特許 7404111出願番号 特願 2020-40547
プロセッサ性能測定装置
出願人 株式会社東芝（識別番号 3078）
2026年 特許公開件数ランキング 8位 1,067件（※）
2026年 特許取得件数ランキング 8位 979件（※）
出願人 東芝デバイス＆ストレージ株式会社（識別番号 317011920）
2026年 特許公開件数ランキング 25223位 206件（※）
2026年 特許取得件数ランキング 7427位 132件（※）
公報発行日 2023年12月25
公報URL https://ipforce.jp/patent-jp-P_B1-7404111 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
プロセッサ性能測定装置
発明が解決しようとする課題[発明の詳細な説明]から抜粋
プロセッサが実行する処理について所定の処理単位毎の性能を測定することができるプロセッサ性能測定装置を提供することを目的とする。
課題を解決するための手段[発明の詳細な説明]から抜粋
実施形態のプロセッサ性能測定装置は、１つ以上の処理単位および前記処理単位の実行に必要な１つ以上の実行単位によって所定の機能を実現するプロセッサにおいて、前記実行単位の実行に必要な情報を記憶するレジスタを監視し前記レジスタに記憶されるレジスタ値が更新されることを検出して、前記実行単位の切換りを推定する第１の推定と、前記レジスタ値により示されるＣＮＮのオペレーションの種類に基づいて、実行中の前記・・・ 続きを知財ポータルサイト IP Force にログインして見る
この特許の権利範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】
第１の実施の形態に係るプロセッサ性能測定装置及び測定対象のプロセッサを示すブロック図。
【図2】
レイヤ推定処理を示すフローチャート。
【図3】
タイリングを説明するための説明図。
【図4】
図３の例におけるＣＮＮ演算及び性能測定の処理を示す説明図。
【図5】
ＣＮＮ演算の他の処理の例を示す説明図。
【図6】
第２の実施の形態を示すブロック図。
【図7】
第２の実施の形態を説明するメタの説明図。
【図8】
第３の実施の形態を示すブロック図。
【図9】
アフィン変換処理時の性能測定を説明するための説明図。
代表図 図1本件の代表的な図
１０…プロセッサ性能測定装置、１１…制御部、１２…レイヤ情報推定部、１３…性能測定部、１４…性能情報集計・記録部、１５…アドレス指定部、２０…プロセッサ、２１…制御部、２２…演算処理部、２３…命令設定記憶部、２４…演算部、２５…レジスタ、２６…ローカルメモリ、３０…グローバルメモリ、３０…メモリ、３１～３３…領域。
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります