▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-15
(45)【発行日】2023-12-25
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 29/78 20060101AFI20231218BHJP
H01L 29/12 20060101ALI20231218BHJP
H01L 29/739 20060101ALI20231218BHJP
【ＦＩ】
H01L29/78 652J
H01L29/78 652T
H01L29/78 652F
H01L29/78 655A
【請求項の数】
8
(21)【出願番号】P 2020122515
(22)【出願日】2020-07-17
(65)【公開番号】P2022019004
(43)【公開日】2022-01-27
【審査請求日】2022-07-05
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】100119035
【弁理士】
【氏名又は名称】池上 徹真
(74)【代理人】
【識別番号】100141036
【弁理士】
【氏名又は名称】須藤 章
(74)【代理人】
【識別番号】100178984
【弁理士】
【氏名又は名称】高下 雅弘
(72)【発明者】
【氏名】鈴木 拓馬
(72)【発明者】
【氏名】蟹江 創造
(72)【発明者】
【氏名】太田 千春
(72)【発明者】
【氏名】小幡 進
(72)【発明者】
【氏名】後藤 和久
【審査官】鈴木 聡一郎
(56)【参考文献】
【文献】特開２０１５－２１６３４８（ＪＰ，Ａ）
【文献】特開２０１５－０１５４９３（ＪＰ，Ａ）
【文献】特開２０１８－１０１７８９（ＪＰ，Ａ）
【文献】特開２０２０－１０９７９３（ＪＰ，Ａ）
【文献】特開２０１２－２４４０８３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２９／１２
Ｈ０１Ｌ ２９／７３９
(57)【特許請求の範囲】
【請求項1】
第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、第１導電形の第１の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電形の第２の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域との間に前記第１の炭化珪素領域を挟む第２導電形の第３の炭化珪素領域と、
前記第２の炭化珪素領域と前記第１の面との間に位置する第１導電形の第４の炭化珪素領域と、
前記第３の炭化珪素領域と前記第１の面との間に位置する第１導電形の第５の炭化珪素領域と、
前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域と前記第３の炭化珪素領域との間に位置する第２導電形の第６の炭化珪素領域と、
少なくとも一部が前記第６の炭化珪素領域の中に位置する結晶欠陥と、
を含む炭化珪素層と、
前記炭化珪素層の前記第１の面の側に位置するゲート電極と、
前記第２の炭化珪素領域と前記ゲート電極との間、前記第３の炭化珪素領域と前記ゲート電極との間、及び前記第６の炭化珪素領域と前記ゲート電極との間に位置するゲート絶縁層と、
前記炭化珪素層の前記第１の面の側に位置する第１の電極と、
前記炭化珪素層の前記第２の面の側に位置する第２の電極と、
を備え、
前記第２の炭化珪素領域及び前記第３の炭化珪素領域を含み前記第１の面に垂直な断面において、前記第６の炭化珪素領域の深さは一定である、半導体装置。
【請求項2】
前記ゲート絶縁層は前記第６の炭化珪素領域に接する請求項１記載の半導体装置。
【請求項3】
前記第６の炭化珪素領域は、前記第２の炭化珪素領域及び前記第３の炭化珪素領域に接する請求項１又は請求項２記載の半導体装置。
【請求項4】
前記第６の炭化珪素領域の深さは、前記第２の炭化珪素領域の深さ及び前記第３の炭化珪素領域の深さよりも浅い請求項１ないし請求項３いずれか一項記載の半導体装置。
【請求項5】
前記第６の炭化珪素領域の第２導電形不純物濃度は、前記第２の炭化珪素領域の第２導電形不純物濃度及び前記第３の炭化珪素領域の第２導電形不純物濃度よりも小さい請求項１ないし請求項４いずれか一項記載の半導体装置。
【請求項6】
前記第６の炭化珪素領域の第２導電形不純物濃度は、１×１０１８ｃｍ－３以上である請求項１ないし請求項５いずれか一項記載の半導体装置。
【請求項7】
前記結晶欠陥は前記第１の面に接する請求項１ないし請求項６いずれか一項記載の半導体装置。
【請求項8】
前記結晶欠陥の一部は前記第１の炭化珪素領域の中に位置する請求項１ないし請求項７いずれか一項記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置に関する。
【背景技術】
【0002】
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば高耐圧、低損失かつ高温動作可能なパワー半導体デバイスを実現することができる。
【0003】
炭化珪素を用いたＭｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ（ＭＯＳＦＥＴ）では、高い信頼性を備えたゲート絶縁層が要求される。
【先行技術文献】
【特許文献】
【0004】
【文献】特許第５５４３７８６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明が解決しようとする課題は、ゲート絶縁層の信頼性の向上が可能な半導体装置を提供することにある。
【課題を解決するための手段】
【0006】
実施形態の半導体装置は、第１の面と、前記第１の面に対向する第２の面と、を有する炭化珪素層であって、第１導電形の第１の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に位置する第２導電形の第２の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域との間に前記第１の炭化珪素領域を挟む第２導電形の第３の炭化珪素領域と、前記第２の炭化珪素領域と前記第１の面との間に位置する第１導電形の第４の炭化珪素領域と、前記第３の炭化珪素領域と前記第１の面との間に位置する第１導電形の第５の炭化珪素領域と、前記第１の炭化珪素領域と前記第１の面との間に位置し、前記第２の炭化珪素領域と前記第３の炭化珪素領域との間に位置する第２導電形の第６の炭化珪素領域と、少なくとも一部が前記第６の炭化珪素領域の中に位置する結晶欠陥と、を含む炭化珪素層と、前記炭化珪素層の前記第１の面の側に位置するゲート電極と、前記第２の炭化珪素領域と前記ゲート電極との間、前記第３の炭化珪素領域と前記ゲート電極との間、及び前記第６の炭化珪素領域と前記ゲート電極との間に位置するゲート絶縁層と、前記炭化珪素層の前記第１の面の側に位置する第１の電極と、前記炭化珪素層の前記第２の面の側に位置する第２の電極と、を備え、前記第２の炭化珪素領域及び前記第３の炭化珪素領域を含み前記第１の面に垂直な断面において、前記第６の炭化珪素領域の深さは一定である。
【図面の簡単な説明】
【0007】
【図1】第１の実施形態の半導体装置の模式断面図。
【図2】第１の実施形態の半導体装置の模式上面図。
【図3】第１の実施形態の半導体装置の模式断面図。
【図4】比較例の半導体装置の模式断面図。
【図5】比較例の半導体装置の課題の説明図。
【図6】第１の実施形態の半導体装置の作用及び効果の説明図。
【図7】第２の実施形態の半導体装置の模式上面図。
【図8】第３の実施形態の半導体装置の模式断面図。
【発明を実施するための形態】
【0008】
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
【0009】
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電形における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ形不純物濃度が相対的に高く、ｎ－はｎよりもｎ形不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ形不純物濃度が相対的に高く、ｐ－はｐよりもｐ形不純物濃度が相対的に低いことを示す。なお、ｎ＋形、ｎ－形を単にｎ形、ｐ＋形、ｐ－形を単にｐ形と記載する場合もある。
【0010】
不純物濃度は、例えば、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ（ＳＩＭＳ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ（ＳＣＭ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。また、不純物領域の幅や深さ等の距離の大小関係は、例えば、Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＳＥＭ）の画像から求めることが可能である。
【0011】
絶縁層の厚さ等は、例えば、ＳＩＭＳやＴｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ（ＴＥＭ）の画像上で計測することが可能である。
【0012】
なお、本明細書中でｐ形の炭化珪素領域の「ｐ形不純物濃度」とは、当該領域のｐ形不純物濃度から当該領域のｎ形不純物濃度を引いた正味（ｎｅｔ）のｐ形不純物濃度を意味する。また、ｎ形の炭化珪素領域の「ｎ形不純物濃度」とは、当該領域のｎ形不純物濃度から当該領域のｐ形不純物濃度を引いた正味（ｎｅｔ）のｎ形不純物濃度を意味する。
【0013】
また、明細書中に別段の記述がない限り特定の領域の不純物濃度とは、当該領域の最大不純物濃度を意味するものとする。
【0014】
（第１の実施形態）
第１の実施形態の半導体装置は、第１の面と、第１の面に対向する第２の面と、を有する炭化珪素層であって、第１導電形の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に位置する第２導電形の第２の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に位置し、第２の炭化珪素領域との間に第１の炭化珪素領域を挟む第２導電形の第３の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に位置する第１導電形の第４の炭化珪素領域と、第３の炭化珪素領域と第１の面との間に位置する第１導電形の第５の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に位置し、第２の炭化珪素領域と第３の炭化珪素領域との間に位置する第２導電形の第６の炭化珪素領域と、少なくとも一部が第６の炭化珪素領域の中に位置する結晶欠陥と、を含む炭化珪素層と、炭化珪素層の第１の面の側に位置するゲート電極と、第２の炭化珪素領域とゲート電極との間、第３の炭化珪素領域とゲート電極との間、及び第６の炭化珪素領域とゲート電極との間に位置するゲート絶縁層と、炭化珪素層の第１の面の側に位置する第１の電極と、炭化珪素層の第２の面の側に位置する第２の電極と、を備える
第１の実施形態の半導体装置は、第１の面と、第１の面に対向する第２の面と、を有する炭化珪素層であって、第１導電形の第１の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に位置する第２導電形の第２の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に位置し、第２の炭化珪素領域との間に第１の炭化珪素領域を挟む第２導電形の第３の炭化珪素領域と、第２の炭化珪素領域と第１の面との間に位置する第１導電形の第４の炭化珪素領域と、第３の炭化珪素領域と第１の面との間に位置する第１導電形の第５の炭化珪素領域と、第１の炭化珪素領域と第１の面との間に位置し、第２の炭化珪素領域と第３の炭化珪素領域との間に位置する第２導電形の第６の炭化珪素領域と、少なくとも一部が第６の炭化珪素領域の中に位置する結晶欠陥と、を含む炭化珪素層と、炭化珪素層の第１の面の側に位置するゲート電極と、第２の炭化珪素領域とゲート電極との間、第３の炭化珪素領域とゲート電極との間、及び第６の炭化珪素領域とゲート電極との間に位置するゲート絶縁層と、炭化珪素層の第１の面の側に位置する第１の電極と、炭化珪素層の第２の面の側に位置する第２の電極と、を備える
【0015】
第１の実施形態の半導体装置は、ＭＯＳＦＥＴ１００である。ＭＯＳＦＥＴ１００は、ベース領域とソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。また、ＭＯＳＦＥＴ１００は、電子をキャリアとするｎチャネル型のＭＯＳＦＥＴである。以下、第１導電形がｎ形、第２導電形がｐ形である場合を例に説明する。
【0016】
【0017】
【0018】
ＭＯＳＦＥＴ１００は、炭化珪素層１０、ソース電極１２（第１の電極）、ドレイン電極１４（第２の電極）、ゲート電極１６、ゲート絶縁層１８、層間絶縁層２０を備える。
【0019】
炭化珪素層１０は、ｎ＋形のドレイン領域２２、ｎ－形のドリフト領域２４（第１の炭化珪素領域）、ｐ形の第１のボディ領域２６ａ（第２の炭化珪素領域）、ｐ形の第２のボディ領域２６ｂ（第３の炭化珪素領域）、ｎ＋形の第１のソース領域２８ａ（第４の炭化珪素領域）、ｎ＋形の第２のソース領域２８ｂ（第５の炭化珪素領域）、ｐ＋形の第１のコンタクト領域３０ａ、ｐ＋形の第２のコンタクト領域３０ｂ、ｐ形のパッチ領域３２（第６の炭化珪素領域）、及び、結晶欠陥３４を含む。
【0020】
【0021】
第２の面Ｐ２は、第１の面Ｐ１に対向する。第２の面Ｐ２は、第１の面Ｐ１に対して平行である。
【0022】
第１の方向及び第２の方向は第１の面Ｐ１に対して平行な方向である。また、第２の方向は第１の方向に直交する方向である。また、第３の方向は第１の面Ｐ１に対して垂直な方向である。第３の方向は第１の方向及び第２の方向に対して垂直な方向である。
【0023】
以下、「深さ」とは、第１の面Ｐ１を基準とする深さを意味する。「深さ」とは、第１の面Ｐ１を基準とする第３の方向の距離である。
【0024】
炭化珪素層１０は、単結晶のＳｉＣである。炭化珪素層１０は、例えば、４Ｈ－ＳｉＣである。炭化珪素層１０の第１の面Ｐ１は、例えば、シリコン面に対し０度以上８度以下傾斜した面である。シリコン面は、（０００１）面である。炭化珪素層１０の第３の方向の厚さは、例えば、５μｍ以上５００μｍ以下である。
【0025】
ソース電極１２は、炭化珪素層１０の第１の面Ｐ１側に位置する。ソース電極１２は、炭化珪素層１０の第１の面Ｐ１の上に設けられる。ソース電極１２は、第１の面Ｐ１に接する。
【0026】
ソース電極１２は、金属を含む。ソース電極１２は、例えば、アルミニウム（Ａｌ）又はチタン（Ｔｉ）を含む。ソース電極１２は、例えば、第１の面Ｐ１と接する部分にシリサイド領域を含んでも構わない。
【0027】
ソース電極１２は、第１のソース領域２８ａ、第２のソース領域２８ｂ、第１のコンタクト領域３０ａ、及び第２のコンタクト領域３０ｂに電気的に接続される。ソース電極１２は、例えば、第１のソース領域２８ａ、第２のソース領域２８ｂ、第１のコンタクト領域３０ａ、及び第２のコンタクト領域３０ｂに接する。
【0028】
ドレイン電極１４は、炭化珪素層１０の第２の面Ｐ２側に位置する。ドレイン電極１４は、炭化珪素層１０の第２の面Ｐ２上に設けられる。ドレイン電極１４は、第２の面Ｐ２に接する。
【0029】
ドレイン電極１４は、例えば、金属又は金属半導体化合物である。ドレイン電極１４は、例えば、ニッケルシリサイド、チタン（Ｔｉ）、ニッケル（Ｎｉ）、銀（Ａｇ）及び金（Ａｕ）から成る群から選ばれる少なくとも一つの材料を含む。
【0030】
ドレイン電極１４は、ドレイン領域２２に電気的に接続される。ドレイン電極１４は、例えば、ドレイン領域２２に接する。
【0031】
ゲート電極１６は、炭化珪素層１０の第１の面Ｐ１側に位置する。ゲート電極１６は、例えば、第１の方向に延びる。
【0032】
ゲート電極１６は、導電層である。ゲート電極１６は、例えば、ｐ形不純物又はｎ形不純物を含む多結晶質シリコンである。
【0033】
ゲート絶縁層１８は、ゲート電極１６と炭化珪素層１０との間に位置する。ゲート絶縁層１８は、第１のボディ領域２６ａとゲート電極１６との間、第２のボディ領域２６ｂとゲート電極１６との間、及びパッチ領域３２とゲート電極１６との間に位置する。
【0034】
ゲート絶縁層１８は、例えば、シリコン酸化膜である。ゲート絶縁層１８には、例えば、高誘電率絶縁膜を適用することも可能である。また、ゲート絶縁層１８には、例えば、シリコン酸化膜と高誘電率絶縁膜との積層膜を適用することも可能である。
【0035】
ゲート絶縁層１８の第３の方向の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。
【0036】
層間絶縁層２０は、ゲート電極１６上に設けられる。層間絶縁層２０は、ゲート電極１６とソース電極１２との間に設けられる。
【0037】
層間絶縁層２０の第３の方向の厚さは、例えば、ゲート絶縁層１８の第３の方向の厚さよりも厚い。層間絶縁層２０は、例えば、シリコン酸化膜である。層間絶縁層２０は、ゲート電極１６とソース電極１２を電気的に分離する。
【0038】
ｎ＋形のドレイン領域２２は、炭化珪素層１０の第２の面Ｐ２側に設けられる。ドレイン領域２２は、例えば、窒素（Ｎ）をｎ形不純物として含む。ドレイン領域２２のｎ形不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0039】
ｎ－形のドリフト領域２４は、ドレイン領域２２上に設けられる。ドリフト領域２４は、ドレイン領域２２と第１の面Ｐ１との間に位置する。
【0040】
ドリフト領域２４の一部は、第１の面Ｐ１に接する。ドリフト領域２４の一部は、ゲート絶縁層１８に接する。
【0041】
ドリフト領域２６は、例えば、窒素（Ｎ）をｎ形不純物として含む。ドリフト領域２４のｎ形不純物濃度は、ドレイン領域２２のｎ形不純物濃度よりも低い。ドリフト領域２４のｎ形不純物濃度は、例えば、４×１０１４ｃｍ－３以上１×１０１８ｃｍ－３以下である。
【0042】
ドリフト領域２４は、例えば、ドレイン領域２２の上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト領域２４の第２の方向の厚さは、例えば、５μｍ以上５００μｍ以下である。
【0043】
ｐ形の第１のボディ領域２６ａは、ドリフト領域２４と第１の面Ｐ１との間に位置する。第１のボディ領域２６ａは、第１の面Ｐ１に接する。第１のボディ領域２６ａは、ゲート絶縁層１８と接する。第１のボディ領域２６ａは、例えば、第１の方向に延びる。
【0044】
第１のボディ領域２６ａは、ＭＯＳＦＥＴ１００のチャネル形成領域として機能する。例えば、ＭＯＳＦＥＴ１００のオン動作時に、第１のボディ領域２６ａのゲート絶縁層１８と接する領域に電子が流れるチャネルが形成される。第１のボディ領域２６ａのゲート絶縁層１８と接する領域が、チャネル形成領域となる。
【0045】
第１のボディ領域２６ａは、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。第１のボディ領域２６ａのｐ形不純物濃度は、例えば、５×１０１６ｃｍ－３以上５×１０１９ｃｍ－３以下である。
【0046】
第１のボディ領域２６ａの深さは、例えば、０．４μｍ以上０．８μｍ以下である。第１のボディ領域２６ａの第３の方向の厚さは、例えば、０．１μｍ以上０．３μｍ以下である。
【0047】
ｐ形の第２のボディ領域２６ｂは、ドリフト領域２４と第１の面Ｐ１との間に位置する。第２のボディ領域２６ｂは、第１の面Ｐ１に接する。第２のボディ領域２６ｂは、ゲート絶縁層１８と接する。第２のボディ領域２６ｂと第１のボディ領域２６ａとの間に、ドリフト領域２４の一部が挟まれる。第２のボディ領域２６ｂは、例えば、第１の方向に延びる。
【0048】
第２のボディ領域２６ｂは、ＭＯＳＦＥＴ１００のチャネル形成領域として機能する。例えば、ＭＯＳＦＥＴ１００のオン動作時に、第２のボディ領域２６ｂのゲート絶縁層１８と接する領域に電子が流れるチャネルが形成される。第２のボディ領域２６ｂのゲート絶縁層１８と接する領域が、チャネル形成領域となる。
【0049】
第２のボディ領域２６ｂは、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。第２のボディ領域２６ｂのｐ形不純物濃度は、例えば、５×１０１６ｃｍ－３以上５×１０１９ｃｍ－３以下である。
【0050】
第２のボディ領域２６ｂの深さは、例えば、０．４μｍ以上０．８μｍ以下である。第２のボディ領域２６ｂの第３の方向の厚さは、例えば、０．１μｍ以上０．３μｍ以下である。
【0051】
ｎ＋形の第１のソース領域２８ａは、第１のボディ領域２６ａと第１の面Ｐ１との間に位置する。第１のソース領域２８ａは、第１の面Ｐ１に接する。第１のソース領域２８ａは、例えば、ソース電極１２に接する。第１のソース領域２８ａは、例えば、第１の方向に延びる。
【0052】
第１のソース領域２８ａは、例えば、リン（Ｐ）をｎ形不純物として含む。第１のソース領域２８ａのｎ形不純物濃度は、ドリフト領域２４のｎ形不純物濃度よりも高い。第１のソース領域２８ａのｎ形不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0053】
第１のソース領域２８ａの深さは、第１のボディ領域２６ａの深さよりも浅い。第１のソース領域２８ａの深さは、例えば、０．１μｍ以上０．４μｍ以下である。
【0054】
ｎ＋形の第２のソース領域２８ｂは、第２のボディ領域２６ｂと第１の面Ｐ１との間に位置する。第２のソース領域２８ｂは、第１の面Ｐ１に接する。第２のソース領域２８ｂは、例えば、ソース電極１２に接する。第２のソース領域２８ｂは、例えば、第１の方向に延びる。
【0055】
第２のソース領域２８ｂは、例えば、リン（Ｐ）をｎ形不純物として含む。第２のソース領域２８ｂのｎ形不純物濃度は、ドリフト領域２４のｎ形不純物濃度よりも高い。第２のソース領域２８ｂのｎ形不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。
【0056】
第２のソース領域２８ｂの深さは、第２のボディ領域２６ｂの深さよりも浅い。第２のソース領域２８ｂの深さは、例えば、０．１μｍ以上０．４μｍ以下である。
【0057】
ｐ＋形の第１のコンタクト領域３０ａは、第１のボディ領域２６ａと第１の面Ｐ１との間に位置する。第１のコンタクト領域３０ａは、第１のソース領域２８ａに隣り合う。第１のコンタクト領域３０ａは、第１の面Ｐ１に接する。第１のコンタクト領域３０ａは、例えば、ソース電極１２に接する。第１のコンタクト領域３０ａは、例えば、第１の方向に延びる。
【0058】
第１のコンタクト領域３０ａは、ソース電極１２のコンタクト抵抗を低減する機能を有する。第１のコンタクト領域３０ａを設けることにより、ソース電極１２と第１のボディ領域２６ａとの間の電気抵抗が低減する。
【0059】
第１のコンタクト領域３０ａは、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。第１のコンタクト領域３０ａのｐ形不純物濃度は、第１のボディ領域２６ａのｐ形不純物濃度よりも高い。
【0060】
第１のコンタクト領域３０ａのｐ形不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。第１のコンタクト領域３０ａの深さは、例えば、第１のボディ領域２６ａの深さよりも浅い。
【0061】
ｐ＋形の第２のコンタクト領域３０ｂは、第２のボディ領域２６ｂと第１の面Ｐ１との間に位置する。第２のコンタクト領域３０ｂは、第２のソース領域２８ｂに隣り合う。第２のコンタクト領域３０ｂは、第１の面Ｐ１に接する。第２のコンタクト領域３０ｂは、例えば、ソース電極１２に接する。第２のコンタクト領域３０ｂは、例えば、第１の方向に延びる。
【0062】
第２のコンタクト領域３０ｂは、ソース電極１２のコンタクト抵抗を低減する機能を有する。第２のコンタクト領域３０ｂを設けることにより、ソース電極１２と第２のボディ領域２６ｂとの間の電気抵抗が低減する。
【0063】
第２のコンタクト領域３０ｂは、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。第２のコンタクト領域３０ｂのｐ形不純物濃度は、第２のボディ領域２６ｂのｐ形不純物濃度よりも高い。
【0064】
第２のコンタクト領域３０ｂのｐ形不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２１ｃｍ－３以下である。第２のコンタクト領域３０ｂの深さは、例えば、第２のボディ領域２６ｂの深さよりも浅い。
【0065】
ｐ形のパッチ領域３２は、ドリフト領域２４と第１の面Ｐ１との間に位置する。パッチ領域３２は、第１の面Ｐ１に接する。パッチ領域３２は、ゲート絶縁層１８と接する。パッチ領域３２は、ドリフト領域２４と接する。
【0066】
パッチ領域３２は、第１のボディ領域２６ａと第２のボディ領域２６ｂとの間に位置する。パッチ領域３２は、第１の面Ｐ１において、第１のボディ領域２６ａと第２のボディ領域２６ｂとの間に位置する。パッチ領域３２は、第１の面Ｐ１において、第１のボディ領域２６ａと第２のボディ領域２６ｂとの間に挟まれる。パッチ領域３２は、例えば、第１のボディ領域２６ａ及び第２のボディ領域２６ｂに接する。
【0067】
パッチ領域３２は、第１の面Ｐ１において、ドリフト領域２４の一部と、ドリフト領域２４の別の一部との間に挟まれる。
【0068】
パッチ領域３２は、例えば、アルミニウム（Ａｌ）をｐ形不純物として含む。パッチ領域３２のｐ形不純物濃度は、例えば、第１のボディ領域２６ａのｐ形不純物濃度及び第２のボディ領域２６ｂのｐ形不純物濃度よりも低い。パッチ領域３２のｐ形不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０１９ｃｍ－３以下である。
【0069】
【0070】
パッチ領域３２の深さｄ１は、例えば、第１のボディ領域２６ａの深さｄ２の５０％以上９０％以下である。パッチ領域３２の深さは、例えば、第２のボディ領域２６ｂの深さｄ３の５０％以上９０％以下である。
【0071】
パッチ領域３２の深さは、例えば、０．０５μｍ以上０．３５μｍ以下である。
【0072】
結晶欠陥３４は、少なくとも一部がパッチ領域３２の中に位置する。結晶欠陥３４は、例えば、一部がドリフト領域２４に位置する。
【0073】
結晶欠陥３４は、例えば、炭化珪素層１０を貫通する。結晶欠陥３４は、例えば、一端が第１の面Ｐ１に接する。結晶欠陥３４は、例えば、図２に示すように、一端が第１の面Ｐ１に露出する。結晶欠陥３４は、例えば、他端が第２の面Ｐ２に接する。結晶欠陥３４は、例えば、他端が第２の面Ｐ２に露出する。
【0074】
結晶欠陥３４は、例えば、線欠陥又は面欠陥である。結晶欠陥３４は、例えば、貫通転位である。結晶欠陥３４は、例えば、らせん転位又は刃状転位である。結晶欠陥３４は、例えば、積層欠陥である。
【0075】
【0076】
第１の面Ｐ１に露出する結晶欠陥３４は、第１の面Ｐ１において、パッチ領域３２に囲まれる。
【0077】
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
【0078】
最初に、ドレイン領域２２の上にエピタキシャル成長により形成されたドリフト領域２４を有する炭化珪素層１０を準備する。次に、炭化珪素層１０の第１の面Ｐ１に露出する結晶欠陥３４の位置を特定する。結晶欠陥３４の位置は、例えば、フォトルミネッサンスを用いた欠陥検査装置により特定できる。
【0079】
次に、炭化珪素層１０の第１の面Ｐ１側から不純物のイオン注入を行い、ｎ＋形のドレイン領域２２、ｎ－形のドリフト領域２４、ｐ形の第１のボディ領域２６ａ、ｐ形の第２のボディ領域２６ｂ、ｎ＋形の第１のソース領域２８ａ、ｎ＋形の第２のソース領域２８ｂ、ｐ＋形の第１のコンタクト領域３０ａ、及びｐ＋形の第２のコンタクト領域３０ｂを形成する。
【0080】
次に、事前に位置が特定された結晶欠陥３４を含む領域（図２中の実線及び点線で囲まれたＸ）に、ｐ形不純物をイオン注入する。ｐ形不純物は、例えば、アルミニウムである。
【0081】
例えば、マスクを用いないマスクレス露光装置を用いて、レジストの領域Ｘに対応する部分に開口部を設ける。開口部が設けられたレジストをマスクにｐ形不純物をイオン注入することで、パッチ領域３２が形成される。
【0082】
次に、炭化珪素層１０の中にイオン注入された不純物を活性化する熱処理を行う。
【0083】
その後、公知のプロセス技術を用いて、ゲート絶縁層１８、ゲート電極１６、層間絶縁層２０、ソース電極１２、及びドレイン電極１４を形成する。
【0084】
【0085】
次に、第１の実施形態の半導体装置の作用及び効果について説明する。
【0086】
炭化珪素を用いたＭＯＳＦＥＴでは、高い信頼性を備えたゲート絶縁層が要求される。
【0087】
【0088】
比較例のＭＯＳＦＥＴ９００は、炭化珪素層１０がパッチ領域３２を含まない点で第１の実施形態と異なる。
【0089】
【0090】
ソース電極１２とドレイン電極１４との間には、正の高電圧、例えば、１５００Ｖが印加される。また、ソース電極１２とゲート電極１６との間には、負の電圧、例えば、－６Ｖが印加される。
【0091】
結晶欠陥３４は、例えば、ＳｉＣのバンドギャップ内に準位を形成する。バンドギャップ内の準位に起因して、電子正孔対（ｅｌｅｃｔｒｏｎ ｈｏｌｅ ｐａｉｒ）が生成される。
【0092】
生成された電子正孔対の正孔は、図５に示すように、ドリフト領域内の電界によりゲート電極１６側に移動する。移動した正孔がゲート絶縁層１８に注入される。正孔がゲート絶縁層１８に注入されると炭化珪素層１０とゲート電極１６との間に流れるリーク電流量が大きくなる。リーク電流量が大きくなることで、ゲート絶縁層１８の絶縁破壊が生じやすくなる。よって、ゲート絶縁層１８の信頼性が低下するおそれがある。
【0093】
また、結晶欠陥３４が第１の面Ｐ１に露出すると、第１の面Ｐ１に凹部が形成される。例えば、凹部の上のゲート絶縁層１８には、形状に起因して電界集中が生じやすくなる。したがって、凹部の上のゲート絶縁層１８の絶縁破壊が生じやすくなる。よって、ゲート絶縁層１８の信頼性が低下するおそれがある。
【0094】
図６は、第１の実施形態の半導体装置の作用及び効果の説明図である。図６は、ＭＯＳＦＥＴ１００のオフ状態でのバイアス条件を示す。図５と同様のバイアスが、ソース電極１２とドレイン電極１４との間、及び、ソース電極１２とゲート電極１６との間に印加される。
【0095】
第１の実施形態のＭＯＳＦＥＴ１００は、炭化珪素層１０がパッチ領域３２を含む。パッチ領域３２は、結晶欠陥３４の第１の面Ｐ１側の端部を囲む。
【0096】
結晶欠陥３４に起因して発生した正孔は、図６に示すように、パッチ領域３２を通ってソース電極１２に流れる。したがって、ゲート絶縁層１８に注入される正孔の量が比較例の場合に比べ低減する。よって、ゲート絶縁層１８の信頼性が向上する。
【0097】
また、ＭＯＳＦＥＴ１００では、パッチ領域３２が空乏化することにより、ゲート絶縁層１８に印加される電界の強度が低下する。したがって、第１の面Ｐ１に凹部が存在していても、凹部の上のゲート絶縁層１８の電界集中が緩和される。よって、ゲート絶縁層１８の信頼性が向上する。
【0098】
パッチ領域３２の深さｄ１は、第１のボディ領域２６ａの深さｄ２及び第２のボディ領域２６ｂの深さｄ３よりも浅いことが好ましい。パッチ領域３２の深さｄ１は、第１のボディ領域２６ａの深さｄ２の９０％以下であることが好ましく、８０％以下であることがより好ましい。パッチ領域３２の深さｄ１は、第２のボディ領域２６ｂの深さｄ３の９０％以下であることが好ましく、８０％以下であることがより好ましい。
【0099】
パッチ領域３２の深さｄ１を、第１のボディ領域２６ａの深さｄ２及び第２のボディ領域２６ｂの深さｄ３よりも浅くすることで、ＭＯＳＦＥＴ１００のオフ状態で、パッチ領域３２とドリフト領域２４との間でアバランシェ降伏が生じることを抑制できる。したがって、パッチ領域３２を設けることによるＭＯＳＦＥＴ１００の降伏電圧（ｂｒｅａｋｄｏｗｎ ｖｏｌｔａｇｅ）の低下が抑制できる。
【0100】
パッチ領域３２の深さｄ１は、第１のボディ領域２６ａの深さｄ２の５０％以上であることが好ましく、６０％以下であることがより好ましい。パッチ領域３２の深さｄ１は、第２のボディ領域２６ｂの深さｄ３の５０％以上であることが好ましく、６０％以下であることがより好ましい。
【0101】
パッチ領域３２の深さｄ１を深くすることで、ＭＯＳＦＥＴ１００のオフ状態でパッチ領域３２に形成される空乏層がゲート絶縁層１８に到達することが抑制できる。したがって、ゲート絶縁層１８に印加される電界の強度が増加することが抑制できる。よって、ゲート絶縁層１８の信頼性が向上する。
【0102】
また、パッチ領域３２の深さｄ１を深くすることで、パッチ領域３２を通ってソース電極１２に流れる正孔の量が多くなる。したがって、ゲート絶縁層１８に注入される正孔の量が比較例の場合に比べ低減する。よって、ゲート絶縁層１８の信頼性が向上する。
【0103】
パッチ領域３２のｐ形不純物濃度は、第１のボディ領域２６ａのｐ形不純物濃度及び第２のボディ領域２６ｂのｐ形不純物濃度よりも低いことが好ましい。パッチ領域３２のｐ形不純物濃度は、１×１０１９ｃｍ－３以下であることが好ましい。
【0104】
パッチ領域３２のｐ形不純物濃度が低くなることで、ＭＯＳＦＥＴ１００のオフ状態で、パッチ領域３２とドリフト領域２４との間でアバランシェ降伏が生じることを抑制できる。したがって、パッチ領域３２を設けることによるＭＯＳＦＥＴ１００の降伏電圧の低下が抑制できる。
【0105】
パッチ領域３２のｐ形不純物濃度は、１×１０１８ｃｍ－３以上であることが好ましく、３×１０１８ｃｍ－３以上であることがより好ましい。
【0106】
パッチ領域３２のｐ形不純物濃度を高くすることで、ＭＯＳＦＥＴ１００のオフ状態で、パッチ領域３２に形成される空乏層がゲート絶縁層１８に到達することが抑制できる。したがって、ゲート絶縁層１８に印加される電界の強度が増加することが抑制できる。よって、ゲート絶縁層１８の信頼性が向上する。
【0107】
また、パッチ領域３２のｐ形不純物濃度を高くすることで、ＭＯＳＦＥＴ１００のオフ状態でパッチ領域３２を通ってソース電極１２に流れる正孔の量が多くなる。したがって、ゲート絶縁層１８に注入される正孔の量が低減する。よって、ゲート絶縁層１８の信頼性が向上する。
【0108】
パッチ領域３２は、第１のボディ領域２６ａ及び第２のボディ領域２６ｂの両方に接することが好ましい。第１のボディ領域２６ａ及び第２のボディ領域２６ｂの両方を、正孔をソース電極１２に流す経路として機能させることができる。したがって、ゲート絶縁層１８に注入される正孔の量が低減する。よって、ゲート絶縁層１８の信頼性が向上する。
【0109】
以上、第１の実施形態によれば、ゲート絶縁層の信頼性の向上が可能なＭＯＳＦＥＴが実現できる。
【0110】
（第２の実施形態）
第２の実施形態の半導体装置は、結晶欠陥が面欠陥である点以外は、第１の実施形態と同様である。以下、第１の実施形態と重複する内容については一部記述を省略する。
第２の実施形態の半導体装置は、結晶欠陥が面欠陥である点以外は、第１の実施形態と同様である。以下、第１の実施形態と重複する内容については一部記述を省略する。
【0111】
【0112】
第２の実施形態のＭＯＳＦＥ２００では、炭化珪素層１０に含まれる結晶欠陥３４が面欠陥である。結晶欠陥３４は、例えば、積層欠陥である。
【0113】
結晶欠陥３４が面欠陥であるため、図７に示すように、第１の面Ｐ１に露出する結晶欠陥３４は線形状である。パッチ領域３２は、第１の面Ｐ１において線形状の結晶欠陥３４をすべて囲む。
【0114】
以上、第２の実施形態によれば、第１の実施形態と同様、ゲート絶縁層の信頼性の向上が可能なＭＯＳＦＥＴが実現できる。
【0115】
（第３の実施形態）
第３の実施形態の半導体装置は、第６の炭化珪素領域が第３の炭化珪素領域と離間する点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。
第３の実施形態の半導体装置は、第６の炭化珪素領域が第３の炭化珪素領域と離間する点で、第１の実施形態と異なる。以下、第１の実施形態と重複する内容については一部記述を省略する。
【0116】
【0117】
第３の実施形態のＭＯＳＦＥ３００は、パッチ領域３２と第２のボディ領域２６ｂが離間する。パッチ領域３２と第２のボディ領域２６ｂの間にドリフト領域２４の一部が挟まれる。
【0118】
以上、第３の実施形態によれば、第１の実施形態と同様、ゲート絶縁層の信頼性の向上が可能なＭＯＳＦＥＴが実現できる。
【0119】
以上、第１ないし第３の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は６Ｈ－ＳｉＣ、３Ｃ－ＳｉＣなど、その他の結晶構造の炭化珪素に適用することも可能である。
【0120】
また、第１ないし第３の実施形態では、炭化珪素層のシリコン面にゲート絶縁層を設ける場合を例に説明したが、炭化珪素のその他の面、例えば、カーボン面、ｍ面、ａ面、（０－３３－８）面などにゲート絶縁層を設ける場合にも本発明を適用することは可能である。
【0121】
また、第１ないし第３の実施形態では、第１導電形がｎ形、第２導電形がｐ形の場合を例に説明したが、第１導電形をｐ形、第２導電形をｎ形とすることも可能である。この場合、ＭＯＳＦＥＴはｐチャネル型となる。
【0122】
また、Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）に本発明を適用することは可能である。
【0123】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0124】
１０ 炭化珪素層
１２ ソース電極（第１の電極）
１４ ドレイン電極（第２の電極）
１６ ゲート電極
１８ ゲート絶縁層
２４ ドリフト領域（第１の炭化珪素領域）
２６ａ 第１のボディ領域（第２の炭化珪素領域）
２６ｂ 第２のボディ領域（第３の炭化珪素領域）
２８ａ 第１のソース領域（第４の炭化珪素領域）
２８ｂ 第２のソース領域（第５の炭化珪素領域）
３２ パッチ領域（第６の炭化珪素領域）
３４ 結晶欠陥
１００ ＭＯＳＦＥＴ（半導体装置）
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
Ｐ１ 第１の面
Ｐ２ 第２の面
１２ ソース電極（第１の電極）
１４ ドレイン電極（第２の電極）
１６ ゲート電極
１８ ゲート絶縁層
２４ ドリフト領域（第１の炭化珪素領域）
２６ａ 第１のボディ領域（第２の炭化珪素領域）
２６ｂ 第２のボディ領域（第３の炭化珪素領域）
２８ａ 第１のソース領域（第４の炭化珪素領域）
２８ｂ 第２のソース領域（第５の炭化珪素領域）
３２ パッチ領域（第６の炭化珪素領域）
３４ 結晶欠陥
１００ ＭＯＳＦＥＴ（半導体装置）
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
Ｐ１ 第１の面
Ｐ２ 第２の面
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】