▶ 株式会社東芝の特許一覧 ▶ 東芝デバイス＆ストレージ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-15
(45)【発行日】2023-12-25
(54)【発明の名称】設計処理方法
(51)【国際特許分類】
G06F 30/32 20200101AFI20231218BHJP
G06F 30/3308 20200101ALI20231218BHJP
H01L 21/82 20060101ALI20231218BHJP
【ＦＩ】
G06F30/32
G06F30/3308
H01L21/82 C
【請求項の数】
7
(21)【出願番号】P 2021045083
(22)【出願日】2021-03-18
(65)【公開番号】P2022144187
(43)【公開日】2022-10-03
【審査請求日】2023-01-26
(73)【特許権者】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(73)【特許権者】
【識別番号】317011920
【氏名又は名称】東芝デバイス＆ストレージ株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】山崎 正夫
(72)【発明者】
【氏名】渡邊 竜明
【審査官】堀井 啓明
(56)【参考文献】
【文献】特開２００６－３１８２００（ＪＰ，Ａ）
【文献】特開平１０－３３３７１３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ ３０／００－３０／３９８
Ｈ０１Ｌ ２１／８２
(57)【特許請求の範囲】
【請求項1】
モデル開発環境がブロック線図によるモデルの設計と前記モデルのシミュレーションとを行う設計処理方法であって、前記モデル開発環境からの初期化指示により、ハードウエアＩＰを表現する複数のブロックセットが、前記ブロックセット内の各ブロックのそれぞれに対応するハードウエア動作をする各動作機構に初期値を設定し、
前記モデル開発環境からのシミュレーションの実行指示により、前記各ブロックは前記各動作機構に動作計算を指示して、前記各動作機構から動作結果を取得し、
前記モデル開発環境は前記各ブロックが取得した各動作結果を前記ブロックセットから取得し、
前記モデル開発環境からの終了指示により、前記各ブロックが前記各動作機構に停止を指示する、
設計処理方法。
【請求項2】
前記ブロックセットは、前記ハードウエアＩＰの値が固定となる初期設定用のブロックと、前記ハードウエアＩＰの値が動作中に変化する制御用のブロックとを有し、前記動作機構は、前記制御用のブロックから動作を指示された入力時間で動作を計算し、計算後の動作結果を前記ブロックに返し、
前記モデル開発環境は、前記ブロックに返った前記動作結果を取得してシミュレーションの結果を得る、
ことを特徴とする請求項１に記載の設計処理方法。
【請求項3】
前記ブロックセットは、ハードウエアの物理的入出力を表現するＨＷ表現ブロックと、ソフトウエアから前記ハードウエアへの論理的入出力を表現するＳＷ表現ブロックとを有し、前記ＨＷ表現ブロックおよび前記ＳＷ表現ブロックからの呼び出しにより、前記動作機構は、前記ＨＷ表現ブロックおよび前記ＳＷ表現ブロックのそれぞれ入力に応じて前記ハードウエアの動作をし、前記入力に対する動作結果を前記ＨＷ表現ブロックおよび前記ＳＷ表現ブロックに返す、
ことを特徴とする請求項１に記載の設計処理方法。
【請求項4】
前記モデル開発環境は、前記ハードウエアＩＰのコード生成時において前記ブロックセットの各ブロックが前記ＳＷ表現ブロックか前記ＨＷ表現ブロックかを判定し、前記ＳＷ表現ブロックの場合にコード生成を行う、
ことを特徴とする請求項３に記載の設計処理方法。
【請求項5】
前記モデル開発環境は、前記ブロックセットの各ブロックが前記ＳＷ表現ブロックの場合、前記ＳＷ表現ブロックが初期設定用のブロックか制御用のブロックかを判定し、
前記初期設定用のブロックの場合には初期化用のコードとして１回のコード生成を行い、前記制御用のブロックの場合には制御用のコードとして複数回のコード生成を行う、
ことを特徴とする請求項４に記載の設計処理方法。
【請求項6】
前記モデル開発環境は、前記ＳＷ表現ブロック同士の入出力の接続関係に基づく順序で実行する、請求項３乃至５のうちのいずれか一項に記載の設計処理方法。
【請求項7】
前記モデル開発環境は、前記モデル開発環境が提供する汎用ブロックに対し、前記ブロックセットを組み合わせて使用する、ことを特徴とする請求項１乃至６のうちの何れか一項に記載の設計処理方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、設計処理方法に関する。
【背景技術】
【0002】
従来、一般に提供されるモデル開発環境は汎用ロジックを対象にシミュレーションやコード生成を実現する。そのため、組み込みシステム開発において必要となる各社独自のハードウエアＩＰ（例えばＭＣＵ（Micro Controller Unit）に搭載するＡＤＣ（Analog-to-Digital Converter）など）を一般のモデル開発環境で扱えるようにするには手入力により調整作業等が必要になる。
【0003】
従来技術として、ハードウエアモジュールとソフトウエアモジュールの組み合わせから、ハードウエアとソフトウエアのシステムアーキテクチャを生成する技術などもある。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２００１－２０２３９７号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、汎用的ではないハードウエアＩＰであってもモデル開発環境で扱うことが可能な設計処理方法の提供を目的とする。
【課題を解決するための手段】
【0006】
一つの実施形態の設計処理方法によれば、モデル開発環境がブロック線図によるモデルの設計と前記モデルのシミュレーションとを行う設計処理方法であって、前記モデル開発環境からの初期化指示により、ハードウエアＩＰを表現する複数のブロックセットが、前記ブロックセット内の各ブロックのそれぞれに対応するハードウエア動作をする各動作機構に初期値を設定し、前記モデル開発環境からのシミュレーションの実行指示により、前記各ブロックは前記各動作機構に動作計算を指示して、前記各動作機構から動作結果を取得し、前記モデル開発環境は前記各ブロックが取得した各動作結果を前記ブロックセットから取得し、前記モデル開発環境からの終了指示により、前記各ブロックが前記各動作機構に停止を指示するという特徴を有する。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
以下に添付図面を参照して、実施形態にかかる設計処理方法について詳細に説明する。
【0009】
（実施形態）
図１は、実施形態にかかる設計支援装置の装置構成の一例を示す図である。図１に示す設計支援装置１は、ハードウエア構成として制御装置１０、記憶装置１１、入力装置１３、表示装置１４、および通信装置１５を有する。各装置はバス１２を介して接続されている。この例では、主に制御装置１０が「制御手段」に対応し、記憶装置１１が「記憶手段」に対応する。
図１は、実施形態にかかる設計支援装置の装置構成の一例を示す図である。図１に示す設計支援装置１は、ハードウエア構成として制御装置１０、記憶装置１１、入力装置１３、表示装置１４、および通信装置１５を有する。各装置はバス１２を介して接続されている。この例では、主に制御装置１０が「制御手段」に対応し、記憶装置１１が「記憶手段」に対応する。
【0010】
制御装置１０は、例えばＣＰＵ（Central Processing Unit）を有し、記憶装置１１に記憶されている所定のプログラムを実行する。記憶装置１１は、ハードディスクやＳＳＤ（Solid State Drive）等であり、設計支援を行うプログラムやデータを記憶する。記憶装置１１は、例えば所定のプログラムやデータとして、モデル開発環境プログラム３０、モデル開発環境が内部に備える汎用ブロック（機能ブロック等）３１、ＡＤＣ（Analog-to-Digital Converter）等のハードウエアＩＰ４０を表現するブロックセット４１、ＨＷ動作シミュレーション機構５０の機構情報５１などを記憶する。
【0011】
モデル開発環境とは、システム等のモデル（つまりモデルベース）を設計するモデル開発環境のことであり、例えば、既存の技術であればＭＡＴＬＡＢ（登録商標）とＳｉｍｕｌｉｎｋ（登録商標）などが適用できる。Ｓｉｍｕｌｉｎｋでは汎用ブロックを使用したブロック線図によりモデルを設計し、ＭＡＴＬＡＢが生成したコードをモデル上で実行してシミュレーションを行う。ブロックセット４１は、組込みシステム等のハードウエアＩＰ（例えばＡＤＣ）を表現するブロックの集まりであり、ハードウエアＩＰ毎に用意する。
【0012】
ＨＷ動作シミュレーション機構５０は、ハードウエアＩＰ（ＡＤＣ等のハードウエア）の動作を模擬する動作機構部である。ハードウエアＩＰに応じて機構情報５１を有する。本実施形態においてＨＷ動作シミュレーション機構５０は、モデル開発環境上では使用せず、ブロックセット４１からの呼び出しにより使用する。なお、ＨＷ動作シミュレーション機構５０はシミュレーション用の機構であるためコード生成時には作動しない。
【0013】
入力装置１３は、ユーザ（設計者等）が制御装置１０に各種入力操作を行うマウスやキーボードである。例えば、ブロックの選択や、ブロック間の線の接続や、各種の実行指示などを行う。
【0014】
表示装置１４は、ＵＩ画面等の画面情報を表示する液晶等の表示ディスプレイである。例えば、ブロック線図などの画面情報を表示する。
【0015】
通信装置１５は、例えばネットワークを介して外部装置と通信を行う通信インタフェースである。通信装置１５は、データの更新等に利用可能である。
【0016】
図２は、図１に示すブロックセット４１の基本構成を示す図である。図２に示すようにブロックセット４１はハードウエアの物理的入出力を表現するＨＷ表現ブロック４２とソフトウエアからハードウエアへの論理的入出力を表現するＳＷ表現ブロック４３とを有する。
【0017】
さらに、ＳＷ表現ブロック４３は、ハードウエアＩＰの値が固定となる初期設定用のブロック４３ａと、ハードウエアＩＰの値が動作中に変化する制御用のブロック４３ｂとを有する。
【0018】
ブロックセット４１は、モデル開発環境上では実際にモデルの部品として使用され、シミュレーション実行時にＨＷ表現ブロック４２およびＳＷ表現ブロック４３がＨＷ動作シミュレーション機構５０を外部機構として呼び出して使用する。例えばＨＷ動作シミュレーション機構５０は、ＨＷ表現ブロック４２およびＳＷ表現ブロック４３のそれぞれ入力に応じてハードウエアＩＰの動作を模擬し、入力に対する動作結果をＨＷ表現ブロック４２およびＳＷ表現ブロック４３に返す。
【0019】
（設計処理方法）
図３は、設計支援装置１におけるシミュレーション実行時の制御部２０の動作のシーケンスを示す図である。図１に示す制御装置１０のＣＰＵがモデル開発環境プログラム３０を実行することで制御装置１０がモデル開発環境２０として動作する。図３に示す一例において、モデル開発環境２０は、初期化指示（Ｓ１０）と、シミュレーションの実行指示（Ｓ２０）と、終了指示（Ｓ３０）の３種類の指示をブロックセット４１に対して行う。以下、モデル開発環境２０からの指示に基づくシミュレーション動作について説明する。
図３は、設計支援装置１におけるシミュレーション実行時の制御部２０の動作のシーケンスを示す図である。図１に示す制御装置１０のＣＰＵがモデル開発環境プログラム３０を実行することで制御装置１０がモデル開発環境２０として動作する。図３に示す一例において、モデル開発環境２０は、初期化指示（Ｓ１０）と、シミュレーションの実行指示（Ｓ２０）と、終了指示（Ｓ３０）の３種類の指示をブロックセット４１に対して行う。以下、モデル開発環境２０からの指示に基づくシミュレーション動作について説明する。
【0020】
まずモデル開発環境２０から初期化指示（Ｓ１０）があると、ブロックセット４１内の各ブロックは、対応するＨＷ動作シミュレーション機構５０の機構情報５１を読み込み（Ｓ１１）、初期値が必要なものについてＨＷ動作シミュレーション機構５０に初期値を設定する（Ｓ１２）。このＳ１１～Ｓ１２の動作により、ブロックセット４１内の各ブロックとＨＷ動作シミュレーション機構５０との連携準備および動作設定を行う。
【0021】
続いてモデル開発環境２０からシミュレーション実行指示Ｓ２０があると、ブロックセット４１内の各ブロックは、それぞれ対応するＨＷ動作シミュレーション機構５０にＨＷ動作計算を指示し（Ｓ２１）、ＨＷ動作シミュレーション機構５０からＨＷ動作結果を取得する（Ｓ２２）。例えば、ブロックセット４１内の各ブロックは、現在時間とブロックに接続されている入力値とをＨＷ動作シミュレーション機構５０に渡して、そのＨＷ動作シミュレーション機構５０からＨＷ動作の計算結果を得る。ＨＷ動作シミュレーション機構５０は、入力時間（入力された現在時間）でＨＷ動作を計算し（Ｓ２１－１）、ＨＷ動作の結果を対応するブロックに返す（Ｓ２２）。こうしてモデル開発環境２０はブロックセット４１内の各ブロックに返ってきた結果を取得し、シミュレーション結果を得る。
【0022】
このようにシミュレーションを行った後、モデル開発環境２０から終了指示Ｓ３０があると、ブロックセット４１は、対応するＨＷ動作シミュレーション機構に停止を指示する（Ｓ３１）。
【0023】
本設計支援装置１では、ハードウエアＩＰの振る舞いをＨＷ動作シミュレーション機構５０に隠ぺいし、ブロックセット４１をモデル開発環境下のモデルとＨＷ動作シミュレーション機構５０のインタフェースとして扱う。こうすることで、ブロックセット４１によるＨＷ動作シミュレーション機構５０との連携を可能にする。
【0024】
（コード生成）
次に、設計支援装置１におけるコード生成について説明する。コード生成を行う場合、ブロックセット４１内の各ブロックがどのような種類のコードを生成するのかを分離する必要がある。そこで本実施形態では、次の条件でコード生成を行うようにする。
次に、設計支援装置１におけるコード生成について説明する。コード生成を行う場合、ブロックセット４１内の各ブロックがどのような種類のコードを生成するのかを分離する必要がある。そこで本実施形態では、次の条件でコード生成を行うようにする。
【0025】
まず、ＨＷ表現ブロック４２については、コード生成時にハードウエアＩＰの動作は影響しないのでコードの生成を行わないものとして扱う。つまり、ＨＷ表現ブロック４２はハードウエアとしての物理的入出力を表すため、ソフトウエアの視点から見えない。そのためＨＷ表現ブロック４２をコード生成において存在しないものとして扱い、生成されるコードにハードウエアの物理的入出力の情報が現れないようにする。
【0026】
次に、ＳＷ表現ブロック４３については、初期設定用ブロック４３ａと制御用ブロック４３ｂとで生成するコードの内容を変化させる。例えば初期設定用ブロック４３ａについては初期化時に１度だけ呼ばれるコードを生成し、制御用ブロック４３ｂについては動作中に複数回呼ばれるコードを生成する。このように初期設定用ブロック４３ａと制御用ブロック４３ｂとが生成するコードを明確に分離する。こうすることで、複数の制御用ブロック４３ｂから重複した初期設定コードが生成されることや、矛盾した初期設定コードが生成されることを防止する。本設計支援装置１では、これらの条件で次のようなフローによりコード生成を行う。
【0027】
図４は、コード生成のフローの一例を示す図である。本設計支援装置１の制御部２０が「生成手段」としても機能し、モデル開発環境下のモデルに構成されている各ブロックを一つずつ指定し、図４に示すフローを繰り返し実行して各ブロックのコード生成を行う。まず、制御部２０は、指定したブロックがＳＷ表現ブロック４３かを判定する（Ｓ１０１）。制御部２０は、指定したブロックがＳＷ表現ブロック４３でない場合（Ｓ１０１：Ｎｏ）、当該ブロックのコード生成を行わない（Ｓ１０２）。
【0028】
一方、制御部２０は、指定したブロックがＳＷ表現ブロック４３である場合（Ｓ１０１：Ｙｅｓ）、当該ブロックが初期設定用ブロック４３ａかを判定する（Ｓ１０３）。
【0029】
ＳＷ表現ブロック４３は初期設定用ブロック４３ａか制御用ブロック４３ｂかのどちらかである。従って、当該ブロックが初期設定用ブロック４３ａである場合には（Ｓ１０３：Ｙｅｓ）、初期設定コード（初期化関数用コード）を生成し（Ｓ１０４）、当該ブロックが初期設定用ブロック４３ａでない場合には（Ｓ１０３：Ｎｏ）、制御用コードを生成する（Ｓ１０５）。生成したコードは、組込みシステム（ＭＰＵやＤＳＰ等）に展開して実装することができる。
【0030】
以上のように、制御部２０はコード生成部としても機能し、モデル開発環境下のモデルに構成されている各ブロックについて必要なコード生成を行う。
【0031】
次に、設計支援装置１に設けるハードウエアＩＰの具体例を示す。ここでは一例としてＡＤＣのハードウエアＩＰをブロックセット（以下、ＡＤＣのブロックセットと言う）４１として設ける場合について説明する。
【0032】
図５は、ＡＤＣのブロックセット４１の構成の一例を示す図である。図５に示すＡＤＣのブロックセット４１は、１つのＨＷ表現ブロック４２１と、６つのＳＷ表現ブロック４３１～４３６とによりＡＤＣというハードウエアＩＰを表現する。各ブロックには、ブロックの種類を吹き出しで示している。なお、一例として１つのＨＷ表現ブロック４２１と、６つのＳＷ表現ブロック４３１～４３６とにより構成しているが、それぞれの表現ブロックのブロック数はハードウエアＩＰの種類等に応じて適宜決めてよい。
【0033】
ＨＷ表現ブロック４２１の場合、ＡＤＣのハードウエアとしての物理的入出力を考える。この例で使用するＡＤＣの場合、ＡＤ変換対象や参照電圧というＡＤＣへの入力のみが存在する。そのため、ＨＷ表現ブロック４２１は入力のみを表す１つのブロックで表している。
【0034】
ＳＷ表現ブロック４３１～４３６の場合、ＡＤＣをソフトウエアから使用する場合のＡＰＩ（Application Programming Interface）を考える。この例で使用するＡＤＣの場合、ＡＤＣの初期設定、変換開始と停止、変換結果の取得、変換完了割り込み、動作状態取得などの制御が考えられる。そのため、ＳＷ表現ブロック４３１～４３６は、それらの各動作をモデル上で表現するために必要と考えた６ブロックで表している。なお、この例では、ＳＷ表現ブロック４３１が初期設定用ブロックに相当し、ＳＷ表現ブロック４３２が変換開始の制御用ブロックに相当し、ＳＷ表現ブロック４３３が変換停止の制御用ブロックに相当し、ＳＷ表現ブロック４３４が変換結果の取得の制御用ブロックに相当し、ＳＷ表現ブロック４３５が変換完了割込みの制御用ブロックに相当し、ＳＷ表現ブロック４３６が動作状態取得の制御用ブロックに相当する。
【0035】
ＡＰＩレベルでＳＷ表現ブロック４３１～４３６に分けると、それぞれのＳＷ表現ブロック４３１～４３６が出力すべきコードの範囲が明確となり、実行中のＳＷ表現ブロック間の不整合を回避することも可能になる。
【0036】
続いて、モデル開発環境下において図５に示すブロックセット４１を用いて作成したモデルの一例を示し、各部の役割について説明する。
【0037】
図６は、モデル開発環境下で作成したモデルの一例（サンプルモデル）を示す図である。図６に示すサンプルモデル２００は、設計者が表示装置１４に表示されるＵＩ画面を入力装置１３で操作することにより、モデル開発環境が提供する汎用ブロック（機能ブロック）と、ＡＤＣのブロックセット４１を適宜使用して作成したモデルである。一例として、ソフトウエアが５μｓ毎にＡＤＣでのAD変換を開始し、AD変換完了割り込みで結果を取得するという動作を表現したモデルを示している。各ブロックには、ブロックの種類を吹き出しで示している。
【0038】
図６（ａ）のサンプルモデル２００は、ＡＤＣの物理接続表現部２１０と、ＡＤＣのＳＷ処理表現部２２０と、シミュレーション時の出力表示部２３０とに分類される。
【0039】
ＡＤＣの物理接続表現部２１０は、ＨＷ表現ブロック４２１に機能ブロック４５１、４５２を組み合わせて物理接続関係を表現した部分である。例えば、ＡＤＣにＳＩＮ波形が入力されていることを想定し、ＡＤＣにＳＩＮ波形が接続されているという物理的接続関係を表現するとする。その場合、図６に示すようにＨＷ表現ブロック４２１に対し、機能ブロック４５１である固定値出力ブロック４５１で参照電圧の5Vを入力し、機能ブロック４５２であるＳＩＮ波形出力ブロック４５２で変換対象の振幅2.5VのＳＩＮ波形を接続する。
【0040】
ＡＤＣのＳＷ処理表現部２２０は、目的のソフトウエア動作を表現するために、図６に示すように変換開始と、変換結果取得と、変換完了割り込み発生と、初期設定の４つのＳＷ表現ブロック４３２、４３４、４３５、４３１とを次のように組み合わせて表現した部分である。変換完了割り込みでの変換結果取得を表現するため、変換結果取得のＳＷ表現ブロック４３４に変換完了割り込みのＳＷ表現ブロック４３５を接続する。また、初期設定のＳＷ表現ブロック４３１は初期設定用であるため、そのまま置く。さらに、この例のように５μｓ毎の変換開始を表現する場合は、変換開始のＳＷ表現ブロック４３２に機能ブロックである５μｓ周期に設定した一定周期実行ブロック４５３を接続する。
【0041】
シミュレーション時の出力表示部２３０は、このシミュレーション結果をグラフに出力するために、機能ブロックを組み合わせた部分である。なお、この例では、グラフ出力ブロック４５５を使用し、ＳＩＮ波形出力ブロック４５６はグラフ出力ブロック４５５の接続前に、変換結果取得出力の範囲と合わせるために乗算ブロック４５７で値を変化させている。図６（ｂ）には、シミュレーションの際の各部の状態を参考として示している。
【0042】
図７は、サンプルモデルのシミュレーション結果の一例を示す図である。図７には一例のＡＤＣの動作シミュレーションの結果を示している。このシミュレーション結果からは、対象としたＡＤＣでAD変換に必要な２μｓだけ遅延した形で、５μｓ周期でＨＷ表現ブロック４２１に入力されたＳＩＮ波形が変換されている様子が分かる。このように、本装置によればＡＤＣのハードウエアＩＰを正しくシミュレーションすることができる。
【0043】
【0044】
ＨＷ表現ブロック４２１は１μｓ毎にＨＷ動作シミュレーション機構５０に対して各時間でのＡＤＣへの入力値を与える。ＨＷ動作シミュレーション機構５０は変換開始ブロック４３２から与えられた０μｓでのＨＷ表現ブロック４２１からの入力値2.5Vを選択し、２μｓまで変換中状態になる。ＨＷ動作シミュレーション機構５０はＨＷ表現ブロック４２１から２μｓの時間を与えられた際に変換完了タイミングと判断し、変換完了割込みブロック４３５に実行を指示する。変換完了割込みブロック４３５に接続された変換結果取得ブロック４３４は、２μｓでの結果取得をＨＷ動作シミュレーション機構５０に要求し、ＨＷ動作シミュレーション機構５０は２μｓでの変換結果である２０４８を返す。その後、ＨＷ動作シミュレーション機構５０は変換開始ブロック４３２から与えられた５μｓでのＨＷ表現ブロック４２１からの入力値５Ｖを選択し、再度７μｓまで変換中状態になる。このようにＨＷ動作シミュレーション機構５０に各ブロックの時間を与え、ＨＷ動作シミュレーション機構５０がその時間でのＨＷ動作として適切な振る舞いを行うことでシミュレーション上でのハードウエアＩＰの動作シミュレーションを実現している。
【0045】
コード生成時の各ＳＷ表現ブロックは、モデル開発環境からコード生成を指示された際に、各ブロックに設定されたルールに従って出力するコードを決定し、出力する。例えば、一例のサンプルモデル２００に使用されている４つのＳＷ表現ブロック４３１、４３２、４３４、４３５はそれぞれ以下のルールをもつ。
【0046】
（ルール）
変換開始ブロック:AD変換開始関数を出力する。
変換開始ブロック:AD変換開始関数を出力する。
【0047】
変換結果取得ブロック:接続先のブロックの入力として変換結果取得関数を出力する。
【0048】
変換完了割り込みブロック:接続先のブロックが生成するコードを処理とする割り込み関数を出力する。
【0049】
初期設定ブロック:変換完了割り込みブロックがあればその割り込み関数ハンドラを引数とした初期化関数を出力し、無ければＮＵＬＬを引数とした初期化関数を出力する。
【0050】
図９は、サンプルモデル２００のコード生成結果の一例を示す図である。コード生成結果では、上記ルールに従い４つのＳＷ表現ブロック４３１、４３２、４３４、４３５から正しく制御Ｃコードが生成されていることが分かる。変換開始ブロック４３２からは、ＡＤ変換開始用関数ＡＤＣ＿ＳｔａｒｔＣｏｎｖｅｒｓｉｏｎが５μｓ実行の関数Ｓｕｂｓｙｓｔｅｍ＿ｓｔｅｐに出力されている。変換結果取得ブロック４３４からは、変換結果取得関数ＡＤＣ＿ＧｅｔＣｏｎｖｅｒｓｉｏｎＲｅｓｕｌｔがＳｕｂｓｙｓｔｅｍ＿Ｙ．Ｏｕｔ１の入力として出力されている。変換完了割り込みブロック４３５からは、接続先である変換結果取得関数を処理とした割り込み用関数Ｓｕｂｓｙｓｔｅｍ＿ＡＤＣ０＿ｃａｌｌｂａｃｋが出力されている。初期設定用ブロック４３１からは、初期化関数Ｓｕｂｓｙｓｔｅｍ＿ＡＤＣ０＿ｉｎｉｔｉａｌｉｚｅ関数が割り込み関数ハンドラＳｕｂｓｙｓｔｅｍ＿ＡＤＣ０＿ｃａｌｌｂａｃｋを引数としてモデル初期化関数Ｓｕｂｓｙｓｔｅｍ＿ｉｎｉｔｉａｌｉｚｅに出力されている。
【0051】
このような結果から、本装置によりハードウエアＩＰのシミュレーションおよびコード生成が同一のモデルから実施できていることが分かる。
【0052】
（変形例１）
論理的入出力に加え順序決定用の入出力を使用できるように変形した例を示す。順序決定用の入出力の効果を示すため、順序決定用の入出力を使用しない場合と比較して説明する。
論理的入出力に加え順序決定用の入出力を使用できるように変形した例を示す。順序決定用の入出力の効果を示すため、順序決定用の入出力を使用しない場合と比較して説明する。
【0053】
図１０は、変形例１にかかる順序決定用の入出力を使用するための説明図である。図１０（ａ）は、順序決定用の入出力を使用しない場合のサンプルモデルの例であり、図１０（ｂ）は、順序決定用の入出力を使用した場合のサンプルモデルの例である。各図に示す右肩の数字（ｘ：ｙ）は実行優先順位を示し、数字が小さいものから順に実行される。
【0054】
モデル開発環境では入出力の接続関係から実行順序を決定する。図１０（ａ）の順序決定用の入出力を使用しないモデルでは、ＳＷ表現ブロック同士が接続されていないため、実行順序はモデル開発環境の内部処理に依存し、不定となってしまう。図１０（ａ）に示す例では、変換結果取得はＡＤＣ ＵＮＩＴ０実行後にＡＤＣ ＵＮＩＴ１を実行するが、変換開始はＡＤＣ ＵＮＩＴ１実行後にＡＤＣ ＵＮＩＴ０を実行する。この順序は意図しない順序である可能性が高く、サンプルモデルの配置からはこの順序になることを読み取ることはできない。
【0055】
このような接続関係を持たないＳＷ表現ブロックが存在する理由は、ＳＷ表現ブロックがソフトウエアからハードウエアへの入出力を表すことから、ＨＷに対して固定値の入出力を行うＳＷ表現ブロックは入出力を持たないためである。例えばＡＤＣならば、変換開始ブロックはＡＤＣへ変換開始を指示するブロックである。実際のソフトウエアコードで使用するＡＰＩとして考えた場合、このＡＰＩは引数と戻り値両方を持たないため、対応する変換開始ブロックも入出力両方を持たない。変換結果取得ブロックはＡＤＣから変換結果を取得するブロックである。ＡＰＩとして考えた場合に、このＡＰＩは戻り値を持つが引数は持たないため、変換結果取得ブロックは出力だけを持ち、入力を持たない。結果として、このモデルでは変換開始ブロックと変換結果取得ブロック間が接続されず、ブロックの実行順序が不定となってしまう。各ブロックに優先度を割り当てることで制御することはできるが、モデルの可読性は改善することができない。
【0056】
この問題は、シミュレーション動作およびコード生成に影響を与えない形で順序決定用の入出力を追加することで解決することができる。ＳＷ表現ブロックに順序決定用の入出力を追加することで、図１０（ｂ）のように各変換開始ブロック、変換結果取得ブロックを接続することができる。これにより変換開始後の結果取得、結果取得後の変換開始の順序が決定的になり、モデルの可読性も向上する。また、順序決定用の入出力は、シミュレーション動作およびコード生成に影響を与えないよう次のように実装する。シミュレーション時には入力側は値を破棄し、出力側は任意の値を出力できるようにすることでシミュレーション中に他の処理の結果に影響を与えない値を選択可能とする。コード生成時には入出力ともにコードを生成しないようにすることで、コード生成結果に影響を与えないようにする。そのため、シミュレーションやコード生成に影響を与えずにモデルの実行順序を決定的にし、可読性を向上させることができる。
【0057】
（変形例２）
モデル開発環境上で異なるハードウエアＩＰ間で連携動作を可能にする変形例について示す。ＨＷ動作シミュレーション機構を別のハードウエアＩＰのＨＷ動作シミュレーション機構と連携させることでハードウエアＩＰ間の連携機能を持つハードウエアＩＰを表現できるようにする。ここでは、一例としてＡＤＣとＰＭＤを連携するハードウエアＩＰとして説明する。ＡＤＣとＰＭＤのハードウエア連携機能として、ＰＭＤが出力する出力信号に応じたタイミングでＡＤＣの変換動作を自動開始する機能がある。
モデル開発環境上で異なるハードウエアＩＰ間で連携動作を可能にする変形例について示す。ＨＷ動作シミュレーション機構を別のハードウエアＩＰのＨＷ動作シミュレーション機構と連携させることでハードウエアＩＰ間の連携機能を持つハードウエアＩＰを表現できるようにする。ここでは、一例としてＡＤＣとＰＭＤを連携するハードウエアＩＰとして説明する。ＡＤＣとＰＭＤのハードウエア連携機能として、ＰＭＤが出力する出力信号に応じたタイミングでＡＤＣの変換動作を自動開始する機能がある。
【0058】
図１１Ａは、変形例２にかかるＡＤＣとＰＤＭの連携機能を表現したサンプルモデルの一例を示す図である。このサンプルモデル５００は、ＰＭＤが１００μｓ毎に出力が切り替わる信号を出力し、出力が切り替わるタイミングでＡＤＣの変換動作が自動開始するハードウエア連携動作を表現したモデルである。各ブロックには、ブロックの種類を吹き出しで指示している。
【0059】
このモデル５００では、ＡＤＣ初期設定（ＰＭＤ同期変換開始）と、ＳＩＮ波形をＡＤＣに入力するブロックと、ＰＭＤ初期設定と、ＰＭＤのＡＤ変換トリガ設定と、自動ＡＤ変換結果とＰＷＭ出力との比較を行うブロックと、を使用する。
ＡＤＣ初期設定（ＰＭＤ同期変換開始）は、ＡＤＣのＳＷ表現ブロック（初期設定用）と、変換開始のＳＷ表現ブロック（制御用）とで表現したＳＷ表現ブロックである。ＳＩＮ波形をＡＤＣへ入力ブロックは、汎用の固定値出力ブロックとＳｉｎ波形出力ブロックと、ＡＤＣのＨＷ表現ブロックとで表現したＨＷブロックである。ＰＭＤ初期設定は、ＰＭＤのＰＷＭ出力設定を表現したＳＷ表現ブロックである。ＰＭＤのＡＤ変換トリガ設定は、汎用ブロックの固定値出力ブロックとＰＭＤのＡＤＣ変換タイミング設定のブロックとを表現したＳＷ表現ブロックである。自動ＡＤ変換結果とＰＷＭ出力とを比較するブロックは、ＡＤＣの変換結果を取得するＳＷ表現ブロックと、ＰＭＤのＨＷ表現ブロックとを表現したブロックである。
図１１Ａに示すＡＤＣのＨＷ表現ブロックには実施形態に示す例と同様に汎用ブロックを使用して参照電圧とＳＩＮ波形を接続する。ＡＤＣの変換開始は、変形例２ではシミュレーション開始時にＡＤＣを起動する目的で１度しか実行しないが、ＰＭＤのＡＤ変換トリガ設定によりＰＭＤのＡＤ変換タイミングを設定できるため、ＡＤＣとＰＭＤのハードウエア連携機能により、ＰＭＤの出力が切り替わるタイミングでＡＤＣの変換動作が自動開始する。
つまり、ここでＡＤＣの変換開始ブロックは、シミュレーション開始時にＡＤＣを起動する目的で１度のみしか実行しないが、ＡＤＣとＰＭＤのハードウエア連携機能を実現することにより、ＰＭＤの出力が切り替わるタイミングでＡＤＣの変換動作が自動開始する動作をシミュレーションすることができる。
ＡＤＣ初期設定（ＰＭＤ同期変換開始）は、ＡＤＣのＳＷ表現ブロック（初期設定用）と、変換開始のＳＷ表現ブロック（制御用）とで表現したＳＷ表現ブロックである。ＳＩＮ波形をＡＤＣへ入力ブロックは、汎用の固定値出力ブロックとＳｉｎ波形出力ブロックと、ＡＤＣのＨＷ表現ブロックとで表現したＨＷブロックである。ＰＭＤ初期設定は、ＰＭＤのＰＷＭ出力設定を表現したＳＷ表現ブロックである。ＰＭＤのＡＤ変換トリガ設定は、汎用ブロックの固定値出力ブロックとＰＭＤのＡＤＣ変換タイミング設定のブロックとを表現したＳＷ表現ブロックである。自動ＡＤ変換結果とＰＷＭ出力とを比較するブロックは、ＡＤＣの変換結果を取得するＳＷ表現ブロックと、ＰＭＤのＨＷ表現ブロックとを表現したブロックである。
図１１Ａに示すＡＤＣのＨＷ表現ブロックには実施形態に示す例と同様に汎用ブロックを使用して参照電圧とＳＩＮ波形を接続する。ＡＤＣの変換開始は、変形例２ではシミュレーション開始時にＡＤＣを起動する目的で１度しか実行しないが、ＰＭＤのＡＤ変換トリガ設定によりＰＭＤのＡＤ変換タイミングを設定できるため、ＡＤＣとＰＭＤのハードウエア連携機能により、ＰＭＤの出力が切り替わるタイミングでＡＤＣの変換動作が自動開始する。
つまり、ここでＡＤＣの変換開始ブロックは、シミュレーション開始時にＡＤＣを起動する目的で１度のみしか実行しないが、ＡＤＣとＰＭＤのハードウエア連携機能を実現することにより、ＰＭＤの出力が切り替わるタイミングでＡＤＣの変換動作が自動開始する動作をシミュレーションすることができる。
【0060】
図１１Ｂは、図１１Ａに示すモデルのシミュレーション結果の一例を示す図である。変換開始ブロックはシミュレーション開始時の１度のみしか実行されないが、ＰＭＤの出力が切り替わるタイミングでＡＤＣの変換動作が行われ、変換結果取得ブロックの値が変わっていることが分かる。
【0061】
図１３は、ＡＤＣとＰＭＤとＨＷ動作シミュレーション機構との連携を示す動作シーケンスの一例を示す図である。図１３は、図３の動作シーケンスにおいて、ブロックセット４１をＰＭＤブロックセット４１－１とＡＤＣブロックセット４１－２の２種類とし、ＨＷ動作シミュレーション機構５０をＰＭＤとＡＤＣのそれぞれのＨＷ動作シミュレーション機構５０－１、５０－２として動作を示したものである。
【0062】
図１３に示す一例において、モデル開発環境２０は、ＰＭＤブロックセット４１－１とＡＤＣブロックセット４１－２のそれぞれに対し、初期化指示（Ｓ１０）と、シミュレーションの実行指示（Ｓ２０）と、終了指示（Ｓ３０）の３種類の指示を行う。図１３に示す例では、ＰＭＤブロックセット４１－１に対し初期化指示（Ｓ１０－１）と、シミュレーションの実行指示（Ｓ２０－１）とを行い、ＡＤＣブロックセット４１－２に対し初期化指示（Ｓ１０－２）と、シミュレーションの実行指示（Ｓ２０－２）とを行う動作を示した。なお、それぞれの終了指示（Ｓ３０）については、それぞれのＨＷ動作シミュレーション機構を停止するだけなので、図１３では図示を省略している。
【0063】
図１３では、まずモデル開発環境２０がＰＭＤブロックセット４１－１に初期化を指示する（Ｓ１０－１）。ＰＭＤブロックセット４１－１は、初期化の指示があると、ＰＭＤブロックセット４１－１内の各ブロックが、対応するＰＭＤのＨＷ動作シミュレーション機構５０－１のＰＭＤ機構情報を読み込み（Ｓ５１）、初期値が必要なものについてＰＭＤのＨＷ動作シミュレーション機構５０－１に初期値を設定する（Ｓ５２）。続いて、ＰＭＤのＨＷ動作シミュレーション機構５０－１が、ＡＤＣのＨＷ動作シミュレーション機構５０－２のＡＤＣ機構情報を読み込む（Ｓ５３）。
【0064】
続いて、モデル開発環境２０がＡＤＣブロックセット４１－２に初期化を指示する（Ｓ１０－２）。ＡＤＣブロックセット４１－２は、初期化の指示があると、ＡＤＣブロックセット４１－２内の各ブロックが、対応するＡＤＣのＨＷ動作シミュレーション機構５０－２のＡＤＣ機構情報を読み込み（Ｓ５５）、初期値が必要なものについてＡＤＣのＨＷ動作シミュレーション機構５０－２に初期値を設定する（Ｓ５６）。
【0065】
続いてモデル開発環境２０がＰＭＤブロックセット４１－１に対しシミュレーション実行を指示する（Ｓ２０－１）。シミュレーション実行指示があると、ＰＭＤブロックセット４１－１内の各ブロックは、対応するＰＭＤのＨＷ動作シミュレーション機構５０－１にＰＭＤ動作計算を指示し（Ｓ６１）、ＰＭＤのＨＷ動作シミュレーション機構５０－１からＰＭＤ動作結果を取得する（Ｓ６２）。ＰＭＤのＨＷ動作シミュレーション機構５０－１は、入力時間（入力された現在時間）でＰＭＤ動作を計算し（Ｓ６１－１）、その計算後、ＡＤＣのＨＷ動作シミュレーション機構５０－２に現在時間を渡してＡＤＣ変換開始を指示する（Ｓ６１－２）。ＡＤＣのＨＷ動作シミュレーション機構５０－２は、ＡＤＣ変換動作を行う（Ｓ６１－３）。
【0066】
続いてモデル開発環境２０がＡＤＣブロックセット４１－２に対しシミュレーション実行を指示する（Ｓ２０－２）。シミュレーション実行指示があると、ＡＤＣブロックセット４１－２内の各ブロックは、ＡＤＣのＨＷ動作シミュレーション機構５０－２にＡＤＣ動作計算を指示し（Ｓ６５）、ＡＤＣのＨＷ動作シミュレーション機構５０－２からＡＤＣ動作結果を取得する（Ｓ６６）。ＡＤＣのＨＷ動作シミュレーション機構５０－２は、ＡＤＣ動作計算が指示されると、ＡＤＣ動作計算を実行する（Ｓ６５－１）。
【0067】
その後、モデル開発環境２０から終了指示を行い、ＰＭＤのＨＷ動作シミュレーション機構５０－１とＡＤＣのＨＷ動作シミュレーション機構５０－２とを停止する。
【0068】
この例では、ハードウエアＩＰ間の連係動作をモデル開発環境上で表現するため、モデル開発環境からの初期化命令時にＰＭＤのＨＷ動作シミュレーション機構はＡＤＣのＨＷ動作シミュレーション機構を読み込む。これにより、ＰＭＤのＨＷ動作シミュレーション機構がモデル開発環境を経由することなく、ＡＤＣのＨＷ動作シミュレーション機構に指令を与えることができる。ＡＤＣのＨＷ動作シミュレーション機構を読み込んだＰＭＤのＨＷ動作シミュレーション機構は、シミュレーション実行中にＰＭＤブロックセットに呼び出された際、ＰＭＤ出力が切り替わるタイミングならばＡＤＣのＨＷ動作シミュレーション機構に対して変換動作の開始を指示する。このようにＡＤＣとＰＭＤのＨＷ動作シミュレーション同士を直接連携させることで、ＡＤＣやＰＭＤのブロックセットには影響を与えず、モデル開発環境上での操作無しでＡＤＣとＰＭＤのハードウエア連携機能のシミュレーションを実現している。
【0069】
図１４は、５０μｓ間隔でシミュレーションを行い、図１３のシミュレーション結果を得たと仮定した場合の、１００μｓにおけるＰＭＤからＡＤＣへの変換動作の開始指示までの詳細なシーケンスの一例を示す図である。０μｓおよび５０μｓでのシミュレーション（Ｓ１００～Ｓ２００）では、ＰＭＤの出力は変化しない。そのため、ＰＭＤのＨＷ表現ブロックから呼び出されたＰＭＤのＨＷ動作シミュレーション機構は、ＡＤＣのＨＷ動作シミュレーション機構へ指示をせず、初期値の０を出力する。ＰＭＤのＨＷ表現ブロックの処理後にＡＤＣの変換結果取得ブロックはＡＤＣのＨＷ動作シミュレーション機構から変換結果を取得するが、ＡＤＣのＨＷ動作シミュレーション機構は変換動作を指示されていないため、初期値の０を返す。１００μｓではＰＭＤの出力は変化するため、ＰＭＤのＨＷ表現ブロックから呼び出されたＰＭＤのＨＷ動作シミュレーション機構は、ＡＤＣのＨＷ動作シミュレーション機構へ変換動作の開始を指示し、変化後の値である1を返す。指示されたＡＤＣのＨＷ動作シミュレーション機構は、その時点での入力値を変換し、内部の変換結果を更新する。その後にＡＤＣの変換結果取得ブロックはＡＤＣのＨＷ動作シミュレーション機構から変換結果を取得するが、ＡＤＣのＨＷ動作シミュレーション機構内部の変換結果が更新されているため更新後の値３８００を取得し、モデル開発環境へ返す。
【0070】
（実施形態の効果）
従来技術では組込みシステム開発に必要とされるハードウエアＩＰをモデル開発環境で扱う場合に、シミュレーションとコード生成とを手入力で行うなどの手間が発生していた。一方、本実施形態の設計支援装置では、ハードウエアＩＰを表現する複数のブロックをブロックセットとして含めるようにしたため、汎用的ではないハードウエアＩＰであってもモデル開発環境で扱うことが可能になる。さらに、本実施形態の設計支援装置では、モデルにハードウエアＩＰのブロックセットが使用されている場合、そのブロックセットが有するブロック毎に対応するハードウエアの動作結果を取得してシミュレーションを行う。このため、シミュレーションとコード生成とを手入力無しで、あるいは最低限の手入力のみで行うことが可能になり、従ってユーザによる入力操作の手間を大幅に軽減するという効果を奏する。さらに、従来の開発環境を利用し、各社独自のハードウエアＩＰでの設計も容易になるという効果も奏する。
従来技術では組込みシステム開発に必要とされるハードウエアＩＰをモデル開発環境で扱う場合に、シミュレーションとコード生成とを手入力で行うなどの手間が発生していた。一方、本実施形態の設計支援装置では、ハードウエアＩＰを表現する複数のブロックをブロックセットとして含めるようにしたため、汎用的ではないハードウエアＩＰであってもモデル開発環境で扱うことが可能になる。さらに、本実施形態の設計支援装置では、モデルにハードウエアＩＰのブロックセットが使用されている場合、そのブロックセットが有するブロック毎に対応するハードウエアの動作結果を取得してシミュレーションを行う。このため、シミュレーションとコード生成とを手入力無しで、あるいは最低限の手入力のみで行うことが可能になり、従ってユーザによる入力操作の手間を大幅に軽減するという効果を奏する。さらに、従来の開発環境を利用し、各社独自のハードウエアＩＰでの設計も容易になるという効果も奏する。
【0071】
特に、従来技術では、各社独自の専用ブロックをモデル開発環境で使用する場合、２つの問題が存在していた。１つ目はシミュレーション用モデルとコード生成用モデルの等価性の問題である。シミュレーションとコード生成で異なるブロックを使用するため、シミュレーション用モデルとコード生成用モデルは異なるモデルとなる。それぞれのモデルが一致しているかを確認するために、シミュレーション用モデルのシミュレーション結果とコード生成用モデルのコード生成結果を比較する必要がある。２つ目はシミュレーション用ブロックとコード生成用ブロックの入出力と使用するブロック数の違いである。シミュレーション用ブロックはハードウエアと１対１対応した物理的入出力を持つブロックである。一方でコード生成用ブロックはＡＰＩと１対１対応した論理的入出力を持つブロックである。シミュレーション用モデルとコード生成用モデルでは入出力と、使用するブロック数と、共に異なるため、単純なブロック置き換えでは対応することができない。
【0072】
本実施形態の設計支援装置では、ハードウエアＩＰのブロックセットを、ハードウエアとしての物理的入出力を表現するＨＷ表現ブロックと、ソフトウエアからハードウエアへの論理的入出力を表現するＳＷ表現ブロックとで表現する。このため、従来の問題点も解決することができる。
【0073】
本発明の実施形態を説明したが、この実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。この新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。この実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0074】
１ 設計支援装置、１０ 制御装置、１１ 記憶装置、１３ 入力装置、１４ 表示装置、１５ 通信装置、２０ モデル開発環境、３０ モデル開発環境プログラム、３１ 汎用ブロック（機能ブロック等）、４０ ハードウエアＩＰ、４１ ブロックセット、５０ ＨＷ動作シミュレーション機構、５１ 機構情報。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12】
【図13】
【図14】