特許 7404601 半導体集積回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-18

(45)【発行日】2023-12-26

(54)【発明の名称】半導体集積回路

(51)【国際特許分類】

   H01L 29/861 20060101AFI20231219BHJP

   H01L 29/868 20060101ALI20231219BHJP

   H01L 29/06 20060101ALI20231219BHJP

   H01L 21/329 20060101ALI20231219BHJP

   H01L 29/87 20060101ALI20231219BHJP

【ＦＩ】

H01L29/91 D

H01L29/06 301M

H01L29/90 Z

H01L29/06 301G

【請求項の数】 5

(21)【出願番号】P 2019200244

(22)【出願日】2019-11-01

(65)【公開番号】P2021072427

(43)【公開日】2021-05-06

【審査請求日】2022-05-27

(73)【特許権者】

【識別番号】000003551

【氏名又は名称】株式会社東海理化電機製作所

(74)【代理人】

【識別番号】100084995

【弁理士】

【氏名又は名称】加藤 和詳

(74)【代理人】

【識別番号】100099025

【弁理士】

【氏名又は名称】福田 浩志

(72)【発明者】

【氏名】島 健悟

(72)【発明者】

【氏名】片岡 良一

(72)【発明者】

【氏名】足立 和也

【審査官】石塚 健太郎

(56)【参考文献】

【文献】特開平０５－１３６４３６（ＪＰ，Ａ）

【文献】特開平０２－０１６７５１（ＪＰ，Ａ）

【文献】特開２０１３－０８４９０３（ＪＰ，Ａ）

【文献】特開２００１－１４４３０７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／８６１

Ｈ０１Ｌ ２９／８６８

Ｈ０１Ｌ ２９／０６

Ｈ０１Ｌ ２１／３２９

Ｈ０１Ｌ ２９／８７

(57)【特許請求の範囲】

【請求項1】

Ｐ型の基板と、
前記基板上に設けられた埋め込み絶縁膜と、
前記埋め込み絶縁膜上に設けられたＰ型の活性層と、
前記活性層内に形成されたカソード領域と、
前記カソード領域を囲んで前記活性層内に形成されたＰ型不純物領域と、
前記Ｐ型不純物領域を囲んで前記活性層内に形成されたアノードコンタクト領域と、
前記アノードコンタクト領域を囲んで形成され、前記埋め込み絶縁膜に達する溝と、
前記カソード領域に接続されるとともに前記Ｐ型不純物領域と交差して設けられたカソード配線と、
を含み、
前記Ｐ型不純物領域は、前記アノードコンタクト領域と離隔して形成される、
半導体集積回路。

【請求項2】

Ｐ型の基板と、
前記基板上に設けられた埋め込み絶縁膜と、
前記埋め込み絶縁膜上に設けられたＰ型の活性層と、
前記活性層内に形成されたカソード領域と、
前記カソード領域を囲んで前記活性層内に形成されたＰ型不純物領域と、
前記Ｐ型不純物領域を囲んで前記活性層内に形成されたアノードコンタクト領域と、
前記アノードコンタクト領域を囲んで形成され、前記埋め込み絶縁膜に達する溝と、
前記カソード領域に接続されるとともに前記Ｐ型不純物領域と交差して設けられたカソード配線と、
前記溝の内面に形成された酸化膜と、
前記アノードコンタクト領域を囲み、前記酸化膜に隣接し、かつ、前記アノードコンタクト領域と離隔して前記活性層内に形成されたＮ型不純物領域と、
を含む半導体集積回路。

【請求項3】

前記溝の内面に形成された酸化膜と、
前記アノードコンタクト領域を囲み、前記酸化膜に隣接して前記活性層内に形成されたＮ型不純物領域と、
前記アノードコンタクト領域に接続されるとともに前記Ｎ型不純物領域と交差して設けられたアノード配線と、をさらに含む
請求項１に記載の半導体集積回路。

【請求項4】

前記酸化膜を介して前記溝の内部に形成された導電体をさらに含み、
前記基板、前記カソード領域、および前記導電体に第１電位が付与され、前記アノードコンタクト領域に前記第１電位より低い第２電位が付与される
請求項２または請求項３に記載の半導体集積回路。

【請求項5】

前記基板の平面視での外形形状がトラック形状であり、
前記Ｐ型不純物領域、前記アノードコンタクト領域、前記Ｎ型不純物領域、および前記溝の各々が、前記基板の外形形状に沿ってトラック形状に形成されている
請求項２から請求項４のいずれか一項に記載の半導体集積回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体集積回路、特に、反転防止構造を有する高耐圧ダイオードを含む半導体集積回路に関する。

【背景技術】

【0002】

反転防止構造を有するダイオードに関する従来技術として、例えば特許文献１に開示された半導体装置が知られている。特許文献１に係る半導体装置は、所望のデバイスが形成されると共に、Ｐ型のトレンチＭＯＳＦＥＴ周縁部の拡散領域１１ｓを備えた半導体基板で構成され、半導体基板のスクライブ領域にＰ型の埋め込み拡散領域１１ｔが形成された半導体装置であって、スクライブ領域の拡散領域１１ｓと埋め込み拡散領域１１ｔとの間にチャネルストッパを形成している。特許文献１によれば、このような構造を備えることにより、周縁部のスクライブ領域に埋め込み拡散領域が形成されるＭＯＳＦＥＴなどの半導体装置において、リーク電流を低減し、信頼性の高い半導体装置を提供することが可能になるとしている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１０－０８７１９６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

上記特許文献１に係る半導体装置では、スクライブ領域周縁部の埋め込み拡散領域としてのＰ－領域と、トレンチＭＯＳＦＥＴ周縁部の拡散領域としてのＰ－領域との間に、アルミニウム配線を用いたチャネルストッパ電極を形成したことを特徴としている。該チャネルストッパ電極はドレイン電極と同電位となるように構成され、アルミニウム配線からの電界で反転層の形成を防止する構造となっている。

【0005】

しかしながら、半導体装置として高耐圧のダイオードを形成する場合、該ダイオードから引き回す配線としてアルミニウム（一般に金属）を下地とする配線を用いると、該配線から印加される電界が大きすぎて、反転層の形成を効果的に防止できないという問題がある。

【0006】

また、上記特許文献１に係る半導体装置では、半導体基板の裏面に形成された長方形のドレイン電極と、表面に形成された略矩形のソース電極を備え、これらの電極が縦方向（半導体装置の集積方向）に対向した構造となっている。しかしながら、このような構造ではドレイン電極とソース電極とが配線パターンの端部でショート（短絡）し、素子構造に起因する電流の回り込みが発生する懸念がある。

【0007】

本発明は、上記事実を考慮し、回路領域間で配線を引き回す際の、反転層の形成が抑制された半導体集積回路を提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明の第１実施態様に係る半導体集積回路は、Ｐ型の基板と、基板上に設けられた埋め込み絶縁膜と、埋め込み絶縁膜上に設けられたＰ型の活性層と、活性層内に形成されたカソード領域と、カソード領域を囲んで活性層内に形成されたＰ型不純物領域と、Ｐ型不純物領域を囲んで活性層内に形成されたアノードコンタクト領域と、アノードコンタクト領域を囲んで形成され、埋め込み絶縁膜に達する溝と、カソード領域に接続されるとともにＰ型不純物領域と交差して設けられたカソード配線と、を含んでいる。

【0009】

第１実施態様に係る半導体集積回路は、埋め込み絶縁膜と、埋め込み絶縁膜上に設けられたＰの活性層と、活性層内に形成されたカソード領域と、カソード領域を囲んで活性層内に形成されたアノードコンタクト領域と、を含んでいる。

【0010】

ここで、Ｐ型の活性層とカソード領域の界面にはＰＮ接合が存在し、ダイオードが形成されている。そして、カソード領域に接続されるとともにＰ型不純物領域と交差して設けられたカソード配線をさらに含んでいる。つまり、カソード配線の下部に位置するとともに活性層内に形成されたＰ型不純物領域を含んでいるので、該Ｐ型不純物領域がチャネルストッパとして作用し、その結果耐圧の低下が抑制される。

【0011】

本発明の第２実施態様に係る半導体集積回路では、第１実施態様に係る半導体集積回路において、溝の内面に形成された酸化膜と、アノードコンタクト領域を囲み、酸化膜に隣接して活性層内に形成されたＮ型不純物領域と、アノードコンタクト領域に接続されるとともにＮ型不純物領域と交差して設けられたアノード配線と、をさらに含んでいる。

【0012】

第２実施態様に係る半導体集積回路によれば、アノードコンタクト領域に接続されるとともにＮ型不純物領域と交差して形成されたアノード配線をさらに含んでいる。つまり、アノード配線の下部に位置するとともにアノードコンタクト領域を囲み、酸化膜に隣接して活性層内に形成されたＮ型不純物領域を含んでいるので、該Ｎ型不純物領域がチャネルストッパとして作用し、その結果耐圧の低下が抑制される。

【0013】

本発明の第３実施態様に係る半導体集積回路では、第２実施態様に係る半導体集積回路において、酸化膜を介して溝の内部に形成された導電体をさらに含み、基板、カソード領域、および導電体に第１電位が付与され、アノードコンタクト領域に第１電位より低い第２電位が付与される。

【0014】

第３実施態様に係る半導体集積回路によれば、基板、カソード領域、および導電体に第１電位が付与され、アノードコンタクト領域に第１電位より低い第２電位が付与される。
このため、半導体集積回路に負バイアスを付与した場合の耐圧の低下が抑制される。

【0015】

本発明の第４実施態様に係る半導体集積回路では、第２実施態様または第３実施態様に係る半導体集積回路において、基板の平面視での外形形状がトラック形状であり、Ｐ型不純物領域、アノードコンタクト領域、Ｎ型不純物領域、および溝の各々が、基板の外形形状に沿ってトラック形状に形成されている。

【0016】

第４実施態様に係る半導体集積回路によれば、半導体集積回路全体がトラック形状に形成されている。このため、対向する電極間の短絡を抑制することができる。また、カソード配線、およびアノード配線を任意の方向に引き出すことができる。

【発明の効果】

【0017】

本発明によれば、回路領域間で配線を引き回す際の、反転層の形成が抑制された半導体集積回路を提供することができる、という優れた効果を奏する。

【図面の簡単な説明】

【0018】

【図1】本発明の実施の形態に係る半導体集積回路の構成の一例を示す、（ａ）は断面図、（ｂ）は平面図である。

【図2】本発明の実施の形態に係る半導体集積回路の、バイアスの印加方法を示す断面図である。

【発明を実施するための形態】

【0019】

以下、図面を参照して、本発明の一実施の形態に係る半導体集積回路について説明する。以下の実施の形態では、本発明に係る半導体集積回路を高耐圧ダイオードに適用した形態を例示して説明する。また、本実施の形態に係る半導体集積回路は、一例としてＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）ウェハによるＤＴＩ（Ｄｅｅｐ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）技術を用いて製造される。つまり、本実施の形態に係る半導体集積回路は、ＳＯＩウェハのＢＯＸ層に達するトレンチ（溝）を備えている。ここで、本実施の形態では、「高耐圧」の具体的な電圧の一例として、６００Ｖ以上を想定している。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は適宜省略する。

【0020】

図１（ａ）は、本実施の形態に係る半導体集積回路１０の断面図の一例を、図１（ｂ）は半導体集積回路１０の平面図の一例を示している。図１（ａ）は、図１（ｂ）に示すＡ－Ａ’線で切断した半導体集積回路１０の断面図である。ただし、図１（ｂ）では、図１（ａ）に示す構成の一部を省略して図示している。図１（ａ）に示すように、半導体集積回路１０は、半導体基板１２、埋め込み絶縁膜１４、Ｐ型不純物領域１６、Ｎ型不純物領域１８、アノード電極２０、およびカソード電極２２を含んで構成されている。

【0021】

本実施の形態に係る半導体集積回路１０は、上述したように、一例としてＳＯＩウェハを用いて製造されている。すなわち、半導体基板１２は、一例としてＰ型（Ｐ－）のシリコン基板とされて、埋め込み絶縁膜１４はいわゆるＢＯＸ層である。Ｐ型不純物領域１６（Ｐ－）、Ｎ型不純物領域１８（Ｎ－）の各々は、ＳＯＩウェハに含まれるシリコン半導体層に形成されている。

【0022】

Ｐ型不純物領域１６は半導体集積回路１０のアノードを構成する層の一部であり、Ｐ＋コンタクト領域２６を介してアノード電極２０に接続され、アノード電極２０はアノード配線３８に接続されている。Ｎ型不純物領域１８は半導体集積回路１０のカソードを構成する層の一部であり、Ｎ＋コンタクト領域３４を介してカソード電極２２に接続され、カソード電極２２はカソード配線３６に接続されている。Ｐ型不純物領域１６とＮ型不純物領域１８との界面には、ＰＮ接合が形成されている。ここで、図１（ａ）に示す半導体集積回路１０の表面に絶縁膜が設けられ、従って、カソード配線３６およびアノード配線３８の下部に該絶縁膜が配置される場合もあるが、図１（ａ）では図示を省略している。なお、「Ｐ型不純物領域１６」は本発明に係る「活性層」の一例であり、「Ｎ型不純物領域１８」および「Ｎ＋コンタクト領域３４」は本発明に係る「カソード領域」の一例であり、「Ｐ＋コンタクト領域２６」は本発明に係る「アノードコンタクト領域」の一例である。ここで、本実施の形態では、Ｐ－は比較的低い濃度のＰ型不純物領域を、Ｐ＋は比較的高い濃度のＰ型不純物領域を、Ｎ－は比較的低い濃度のＮ型不純物領域を、Ｎ＋は比較的高い濃度のＮ型不純物領域を、各々意味している。

【0023】

半導体集積回路１０は、さらに、ポリシリコン２４、および酸化膜２８を含んでいる。
ポリシリコン２４は、ＳＯＩウェハのシリコン半導体層に形成されたトレンチ２９（溝）を充填して形成されている。本実施の形態では、一例として、トレンチ２９は埋め込み絶縁膜１４に到達する深さを有している。酸化膜２８は、例えばシリコン酸化膜（ＳｉＯ_２）を用いてトレンチ２９の内壁に形成されている。トレンチ２９によって、例えば半導体集積回路１０を他の回路素子から容易に分離することができる。ポリシリコン２４をトレンチ２９内に充填することにより、埋め込み絶縁膜１４に連なるポリシリコン２４にバイアス電圧（本実施の形態では接地電位）を印加することができる。なお、「ポリシリコン２４」は、本発明に係る「導電体」の一例である。

【0024】

半導体集積回路１０は、さらにＰ＋不純物領域３０、Ｎ－不純物領域３２を含んで構成されているが、Ｐ＋不純物領域３０、およびＮ－不純物領域３２の詳細については後述する。なお、「Ｐ＋不純物領域３０」は本発明に係る「Ｐ型不純物領域」の一例であり、「Ｎ－不純物領域３２」は本発明に係る「Ｎ型不純物領域」の一例である。

【0025】

図１（ｂ）に示すように、本実施の形態に係る半導体集積回路１０は、平面視で、矩形部分の両側に半円形を接続した、トラック形状をなしている。そして、Ｐ＋不純物領域３０はＮ型不純物領域１８を囲んで形成され、Ｐ＋コンタクト領域２６はＰ＋不純物領域３０を囲んで形成され、ポリシリコン２４（トレンチ２９）はＰ＋コンタクト領域２６を囲んで形成されている。なお、図１（ｂ）で図示を省略しているＮ－不純物領域３２も、Ｐ＋コンタクト領域２６を囲んで、Ｐ＋コンタクト領域２６とポリシリコン２４の間に形成されている。

【0026】

図１（ｂ）に示すように、半導体集積回路１０では、カソード電極２２が複数の不純物領域で囲まれて配置されている。従って、半導体集積回路１０をパッケージ等に実装する場合には、カソード配線３６がカソード電極２２に接続され、延伸されたカソード配線３６によって外部端子（電極パッド）と接続される。アノード電極２０も、図１（ｂ）に示すように、アノード電極２０に接続されたアノード配線３８によって延伸された構成となっており、延伸先で電極パッドに接続される。

【0027】

次に、図２を参照して、半導体集積回路１０へのバイアス電圧の印加方法について説明する。図２は、バイアス電圧の印加方法の一例として、負バイアス（逆バイアス）を印加する場合の電源４０の接続方法を示している。すなわち、図２に示すように、電源４０の正極を、ＧＮＤ（グランド）に接続されたカソード電極２２（カソード配線３６）に接続し、負極をアノード電極２０（アノード配線３８）に接続する。この際、半導体基板１２、およびポリシリコン２４もＧＮＤに接続する。

【0028】

この場合、電源４０の電圧をＶｂとすると、アノード電極２０には電位－Ｖｂが印加され、カソード電極２２の電位が０Ｖであることから、ダイオードとしての半導体集積回路１０の端子間の電位差はＶｂとなる。なお、図２に示す半導体集積回路１０への負バイアスの印加は、例えば半導体集積回路１０を静電保護素子として用いる場合に行う。

【0029】

ここで、半導体集積回路１０では、Ｐ型不純物領域１６とＮ型不純物領域１８との界面にＰＮ接合が形成されている。図２に示すように、半導体集積回路１０に負バイアスを印加すると、該ＰＮ接合を起点として空乏層ＤＬＴが形成される。半導体集積回路１０では、ダイオードを形成する半導体層（活性層）がＰ型のＰ型不純物領域１６とされている。
そのため、埋め込み絶縁膜１４を挟んで対向するＧＮＤ電位の半導体基板１２に対して負バイアスが印加されると、Ｐ型不純物領域１６が埋め込み絶縁膜１４と接する界面付近まで空乏化し、半導体基板１２とＰ型不純物領域１６との間の電位差に起因するブレークダウンが抑制される。

【0030】

また、半導体集積回路１０では、上記効果と同様に、トレンチ２９の近傍でもブレークダウンが抑制される構成となっている。すなわち、Ｐ型不純物領域１６に負電位が印加され、ポリシリコン２４がＧＮＤに接続されているので、酸化膜２８を介してＰ型不純物領域１６が空乏化され、Ｐ型不純物領域１６の周縁部でのブレークダウンが抑制されている。

【0031】

次に、図１（ａ）に示すＰ＋不純物領域３０の機能、作用について説明する。上述したように、半導体集積回路１０では、カソード電極２２を外部端子と接続するために、カソード電極２２から延伸されたカソード配線３６を備えている。そして、カソード配線３６は、Ｐ＋不純物領域３０、Ｐ＋コンタクト領域２６、Ｎ－不純物領域３２、トレンチ２９等を跨いで（交差して）形成されている。

【0032】

ここで、上記のようなカソードの配線構造では、０Ｖの電位となっているカソード配線３６によって、負バイアスが印加されたＰ型不純物領域１６の表面に反転層が形成される懸念がある。ここで、「反転層」とは、いわゆるＭＯＳ効果によって配線の下部の半導体層に形成される反転電荷（ここではＮ型の電荷）の層をいう。反転層が形成されると半導体集積回路１０の耐圧の低下等を招く場合がある。

【0033】

そこで、本実施の形態に係る半導体集積回路１０では、上述の反転層の形成を抑制するためにＰ＋不純物領域３０を設けている。Ｐ＋不純物領域３０はチャネルストッパとしての作用を発揮するので、半導体集積回路１０では、耐圧の低下が抑制される。つまり、本実施の形態に係る半導体集積回路１０によれば、アルミニウム（一般に金属）によるチャネルストッパに代えて拡散層（Ｐ＋不純物領域３０）によるチャネルストッパを採用しているので、配線（カソード配線３６）に高電位を印加しても反転層が形成されにくく、耐圧の低下を抑制することができる。なお、本実施の形態では、カソード配線３６がＰ＋不純物領域３０、Ｐ＋コンタクト領域２６、およびトレンチ２９等と交差する形態を例示して説明した。しかしながら、これに限られず、少なくともＰ＋不純物領域３０がカソード配線３６と交差して（カソード配線３６がＰ＋不純物領域３０を跨いで）設けられ、Ｐ＋不純物領域３０がカソード配線３６の下部に位置していればよい。また、Ｐ＋不純物領域３０の不純物濃度は、チャネルストッパとしての効果等を勘案して設定すればよいもので、例えばＰ－不純物領域としてもよい。

【0034】

Ｎ－不純物領域３２も、上記のＰ＋不純物領域３０と同様の理由によって設けられている。すなわち、半導体集積回路１０の周縁部では、Ｐ型不純物領域１６の電位がアノード配線３８の電位と比較して高く（ＧＮＤに近く）なっている。そのため、アノード配線３８の下部に蓄積電荷（ここではＰ型の電荷）の層が形成され、半導体集積回路１０の耐圧が低下することが懸念される。

【0035】

そこで、半導体集積回路１０では、トレンチ２９の周辺部にＮ－不純物領域３２を形成している。Ｎ－不純物領域３２はチャネルストッパとしての機能を発揮するので、半導体集積回路１０ではアノード配線３８に起因する耐圧の低下を抑制することが可能となっている。また、本実施の形態に係る半導体集積回路１０によれば、アルミニウム（一般に金属）によるチャネルストッパに代えて拡散層（Ｎ－不純物領域３２）によるチャネルストッパを採用しているので、配線（アノード配線３８）に負の高電圧を印加しても蓄積電荷層が形成されにくく、耐圧の低下を抑制することができる。なお、本実施の形態では、アノード配線３８がＮ－不純物領域３２、トレンチ２９等と交差する形態を例示して説明した。しかしながら、これに限られず、少なくともＮ－不純物領域３２がアノード配線３８と交差して（アノード配線３８がＮ－不純物領域３２を跨いで）設けられ、Ｎ－不純物領域３２がアノード配線３８の下部に位置していればよい。また、Ｎ－不純物領域３２の不純物濃度は、チャネルストッパとしての効果等を勘案して設定すればよいもので、例えばＮ＋不純物領域としてもよい。

【0036】

次に、図１（ｂ）を参照して、本実施の形態に係る半導体集積回路１０の形状について説明する。本実施の形態に係る半導体集積回路１０は、上述した構造による効果を有効あらしめるために、平面視での形状を図１（ｂ）に示すようなトラック形状としている。すなわち、半導体集積回路１０をトラック形状とすることで、様々な方向の断面構造を図１（ａ）に示す断面構造とすることができる。つまり、半導体集積回路１０の断面構造の方向依存性をなくすことにより、Ｐ＋不純物領域３０およびＮ－不純物領域３２がどの方向に対しても等しく耐圧向上の効果を発揮させることができる。従って、半導体集積回路１０からカソード配線３６、あるいはアノード配線３８を取り出す場合、いずれの方向からも取り出すことができる。

【0037】

また、半導体集積回路１０では、カソード配線３６およびアノード配線３８が半導体集積回路１０の表面に形成され、全体の形状がトラック形状とされているため、パターンの端部は必ずアノード領域となる。このことにより、パターン端部における対向電極間のショート（短絡）を抑制することが可能となっている。なお、本実施の形態では、半導体集積回路１０の平面視での形状をトラック形状とする形態を例示して説明したが、これに限られず、円形状、楕円形状等他の形状を用いた形態としてもよい。ただし、当該形状は角を有さないことが好ましい。

【0038】

以上詳述したように、上記構成を有する本実施の形態に係る半導体集積回路によれば、回路領域間で配線を引き回す際の、反転層の形成が抑制された半導体集積回路（ダイオード）を構成することができる。また、本実施の形態に係る半導体集積回路によれば、対向する電極配線（カソード配線とアノード配線）を半導体集積回路の表面側に形成することができるので、他の回路素子との接続の自由度が増す。その結果、他の回路素子との接続が容易となっている。

【符号の説明】

【0039】

１０・・・半導体集積回路、１２・・・半導体基板、１４・・・埋め込み絶縁膜、１６・・・Ｐ型不純物領域、１８・・・Ｎ型不純物領域、２０・・・アノード電極、２２・・・カソード電極、２４・・・ポリシリコン、２６・・・Ｐ＋コンタクト領域、２８・・・酸化膜、２９・・・トレンチ、３０・・・Ｐ＋不純物領域、３２・・・Ｎ－不純物領域、３４・・・Ｎ＋コンタクト領域、３６・・・カソード配線、３８・・・アノード配線、４０・・・電源、Ｖｂ・・・電圧、ＤＬＴ・・・空乏層

【図1】

【図2】