特許7404666IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特許7404666

技術分野

集積回路及び電源回路

発明が解決しようとする課題[発明の詳細な説明]から抜粋

近年、従来よりも大きな電力を変換するトランジスタが用いられることがあるため、トランジスタを制御するスイッチング制御ＩＣ内のバッファ回路の駆動能力が向上している。

課題を解決するための手段[発明の詳細な説明]から抜粋

前述した課題を解決する主たる本発明は、トランジスタをオンするために一方の論理レベルとなり、前記トランジスタをオフするために他方の論理レベルとなる駆動信号を生成する信号生成回路と、前記一方の論理レベルの前記駆動信号に基づいて前記トランジスタをオンするための電圧を端子に発生させ、前記他方の論理レベルの前記駆動信号に基づいて前記トランジスタをオフするための電圧を前記端子に発生させるバッファ回路と、・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明によれば、バッファ回路の出力と基板のラインとが短絡しているか否かを判定できる集積回路を提供することができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 ＡＣ－ＤＣコンバータ１０の一例を示す図である。
【図2】 力率改善ＩＣの第１実施形態の一例を示す図である。
【図3】 信号生成回路５１の一例を示す図である。
【図4】 端子ＯＵＴの電圧Ｖｏｕｔの変化を説明するための図である。
【図5】 立ち上がり遅延回路５２の一例を示す図である。
【図6】 立ち上がり遅延回路５２の動作を説明するための図である。
【図7】 バッファ回路５６の一例を示す図である。
【図8】 力率改善ＩＣ２５ａの動作を説明するための図である。
【図9】 地絡が発生した場合の力率改善ＩＣ２５ａの動作を説明するための図である。
【図10】 力率改善ＩＣの第２実施形態の一例を示す図である。
【図11】 力率改善ＩＣの第３実施形態の一例を示す図である。
【図12】 力率改善ＩＣの第４実施形態の一例を示す図である。
【図13】 バッファ回路２２０と外付け回路の詳細を説明するための図である。
【図14】 外付けのバッファ回路の一例を説明するための図である。

代表図 図1本件の代表的な図

１０ ＡＣ－ＤＣコンバータ １１ 負荷 ２０ 全波整流回路 ２１，２２，３６Ａ，３６Ｂ，１０３ コンデンサ ２３ インダクタ ２４ ダイオード ２５ａ～２５ｄ 力率改善ＩＣ ２６，２７，１０１，１３１，１３３ ＮＭＯＳトランジスタ ３０～３５，３７，３８，１１０，１１１，５００ 抵抗 ４０ 電源ライン ４１ グランドライン ５０，２００，２１１ 電源回路 ５１ 信号生成回路 ５２ 立ち上がり遅延回路 ５３ 判定回路 ５４，１００，１２０，１２１ インバータ ５５，１０４，１１３ ＡＮＤ回路 ５６，２２０，４００ バッファ回路 ７０，７７，７８，１１２ コンパレータ ７１ 遅延回路 ７２ パルス回路 ７３ ターンオンタイマ回路 ７４，７９ ＯＲ回路 ７５ 誤差増幅回路 ７６ 発振回路 ８０ ＳＲフリップフロップ １０２，３０１ バイアス電流回路 １３０，１３２ ＰＭＯＳトランジスタ １４０，３００，３１０～３１２ スイッチ ２１０ タイマ回路 ３０２ 設定回路 ５０１ ＮＰＮトランジスタ ５０２ ＰＮＰトランジスタ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.