特許7404710IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特許7404710

技術分野

窒化物半導体装置及び窒化物半導体装置の製造方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

特許文献１に開示された技術では、電気的特性のばらつきを抑制するために、不純物の活性化率の算出工程、犠牲酸化処理工程、ドライエッチング工程など、多数の工程が必要である。

課題を解決するための手段[発明の詳細な説明]から抜粋

課題を解決するために、本発明の一態様に係る窒化物半導体装置は、窒化物半導体層と、窒化物半導体層に設けられた第１導電型のウェル領域と、ウェル領域の表面側に設けられた第２導電型のソース領域と、ウェル領域上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、を備える。ウェル領域は、ソース領域側に位置する第１端部と、ウェル領域の表面方向において第１端部の反対側に位置する第２端部と・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明によれば、しきい値電圧のばらつきを容易に抑制することが可能な窒化物半導体装置及び窒化物半導体装置の製造方法を提供することができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 図１は、本発明の実施形態１に係るＧａＮ半導体装置の構成例を示す断面図である。
【図2】 図２は、本発明の実施形態１に係るＧａＮ半導体装置において、ウェル領域の深さ方向におけるＭｇ濃度の分布の一例を示すグラフである。
【図3】 図３は、本発明の実施形態１に係るＧａＮ半導体装置において、ウェル領域の表面Ｍｇ濃度の分布の一例を示すグラフである。
【図4】 図４は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。
【図5】 図５は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。
【図6】 図６は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。
【図7】 図７は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。
【図8】 図８は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。
【図9】 図９は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。
【図10】 図１０は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。
【図11】 図１１は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。
【図12】 図１２は、本発明の実施形態１に係るＧａＮ半導体装置の製造方法を工程順に示す断面図である。
【図13】 図１３は、本発明の実施形態２に係るウェル領域の深さ方向におけるＭｇ濃度の分布の一例を示すグラフである。
【図14】 図１４は、本発明の実施形態２に係るウェル領域の表面Ｍｇ濃度の分布の一例を示すグラフである。
【図15】 図１５は、本発明の実施形態２に係るウェル領域の深さ方向におけるＭｇ濃度の分布の一例（変形例１）を示すグラフである。
【図16】 図１６は、本発明の実施形態２に係るウェル領域の表面Ｍｇ濃度の分布の一例（変形例１）を示すグラフである。
【図17】 図１７は、本発明の実施形態２に係るウェル領域の深さ方向におけるＭｇ濃度の分布の一例（変形例２）を示すグラフである。
【図18】 図１８は、本発明の実施形態２に係るウェル領域の表面Ｍｇ濃度の分布の一例（変形例２）を示すグラフである。
【図19】 図１９は、本発明の実施形態２に係るウェル領域の深さ方向におけるＭｇ濃度の分布の一例（変形例３）を示すグラフである。
【図20】 図２０は、本発明の実施形態２に係るウェル領域の表面Ｍｇ濃度の分布の一例（変形例３）を示すグラフである。
【図21】 図２１は、本発明の実施形態２に係るウェル領域の深さ方向におけるＭｇ濃度の分布の一例（変形例４）を示すグラフである。
【図22】 図２２は、本発明の実施形態２に係るウェル領域の表面Ｍｇ濃度の分布の一例（変形例４）を示すグラフである。
【図23】 図２３は、本発明の実施形態２に係るウェル領域の深さ方向におけるＭｇ濃度の分布の一例（変形例５）を示すグラフである。
【図24】 図２４は、本発明の実施形態２に係るウェル領域の表面Ｍｇ濃度の分布の一例（変形例５）を示すグラフである。
【図25】 図２５は、本発明の実施形態３に係るＧａＮ半導体装置の構成例を示す断面図である。
【図26】 図２６は、本発明の比較例に係るＧａＮ半導体装置の製造工程の一部を示す断面図である。
【図27】 図２７は、本発明の比較例に係るウェル領域の深さ方向におけるＭｇ濃度の分布を示すグラフである。
【図28】 図２８は、本発明の比較例に係るウェル領域の表面Ｍｇ濃度の分布を示すグラフである。

代表図 図1本件の代表的な図

１、１０１ ＧａＮ基板 １ａ、２ａ 表面 １ｂ 裏面 ２、１０２ ＧａＮ層 ３、１０３ ウェル領域 ３’ （ウェル領域が形成される）予定領域 ４、１０４ ソース領域 ４’ （ソース領域が形成される）予定領域 ５ ゲート絶縁膜 ６ ゲート電極 ７ ソース電極 ８ ドレイン電極 １０ チャネル領域 ２１ 絶縁膜 ２１ａ、２２ａ 傾斜面 ２１Ｍ、１２１ マスク ２２、２３ レジストマスク ２３ レジストマスク ３０ ＪＦＥＴ領域 １００ ＧａＮ半導体装置 Ｄ１ 表面 Ｄ２ 底部 Ｄ３、Ｄ３１、Ｄ３２、Ｄ３３ ピーク位置 Ｐ１ 第１端部 Ｐ２ 第２端部 Ｐ３、Ｐ３１、Ｐ３２、Ｐ３３ ピーク位置 ＶＬ 仮想線

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.