(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-18
(45)【発行日】2023-12-26
(54)【発明の名称】窒化物半導体装置及び窒化物半導体装置の製造方法
(51)【国際特許分類】
H01L 29/78 20060101AFI20231219BHJP
H01L 21/336 20060101ALI20231219BHJP
H01L 29/12 20060101ALI20231219BHJP
H01L 21/265 20060101ALI20231219BHJP
H01L 21/266 20060101ALI20231219BHJP
【ＦＩ】
H01L29/78 652C
H01L29/78 658A
H01L29/78 652J
H01L29/78 658F
H01L29/78 652T
H01L21/265 601H
H01L21/265 M
【請求項の数】
9
(21)【出願番号】P 2019152332
(22)【出願日】2019-08-22
(65)【公開番号】P2021034524
(43)【公開日】2021-03-01
【審査請求日】2022-07-13
(73)【特許権者】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】100105854
【弁理士】
【氏名又は名称】廣瀬 一
(74)【代理人】
【識別番号】100103850
【弁理士】
【氏名又は名称】田中 秀▲てつ▼
(72)【発明者】
【氏名】福島 悠太
(72)【発明者】
【氏名】田中 亮
(72)【発明者】
【氏名】上野 勝典
(72)【発明者】
【氏名】高島 信也
【審査官】杉山 芳弘
(56)【参考文献】
【文献】特開２０１２－２３５００１（ＪＰ，Ａ）
【文献】特開２０１８－１８１８９２（ＪＰ，Ａ）
【文献】特開２０１７－０９２３５５（ＪＰ，Ａ）
【文献】特開２００４－３１９９６４（ＪＰ，Ａ）
【文献】特開２０１４－１７０８８６（ＪＰ，Ａ）
【文献】特開２００１－１２７２８５（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２９／７８
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２９／１２
Ｈ０１Ｌ ２１／２６５
Ｈ０１Ｌ ２１／２６６
(57)【特許請求の範囲】
【請求項1】
窒化物半導体層と、前記窒化物半導体層に設けられた第１導電型のウェル領域と、
前記ウェル領域の表面側に設けられた第２導電型のソース領域と、
前記ウェル領域上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜上に設けられたゲート電極と、を備え、
前記ウェル領域は、
前記ソース領域側に位置する第１端部と、
前記ウェル領域の表面方向において前記第１端部の反対側に位置する第２端部と、を有し、
前記ウェル領域の表面における第１導電型の不純物濃度は、
前記第１端部から前記第２端部に向かって変化し、かつ前記第１端部と前記第２端部との間に第１最大値が存在し、前記第１最大値と前記第２端部との間に前記第１最大値よりも前記第１導電型の不純物濃度が低い領域が存在する第１分布を有し、
前記ウェル領域の深さ方向における前記第１導電型の不純物濃度は、
前記ウェル領域の表面から前記ウェル領域の底部に向かって変化し、かつ前記ウェル領域の表面と前記底部との間に第２最大値が存在する第２分布を有する、窒化物半導体装置。
【請求項2】
前記第２分布には、
前記第２最大値と前記底部との間に前記第２最大値よりも前記第１導電型の不純物濃度が低い領域が存在する、請求項１に記載の窒化物半導体装置。
【請求項3】
前記第１端部と前記第２端部との間で前記第１導電型の不純物濃度が極大となる第１ピーク位置と、前記ウェル領域の表面と前記底部との間で前記第１導電型の不純物濃度が極大となる第２ピーク位置と、が互いに同じ数だけ存在する、請求項１又は２に記載の窒化物半導体装置。
【請求項4】
前記第１導電型の不純物はマグネシウムであり、前記ウェル領域の表面におけるマグネシウム濃度と、前記ウェル領域の深さ方向におけるマグネシウム濃度は、それぞれ、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である、請求項１から３のいずれか１項に記載の窒化物半導体装置。
【請求項5】
前記第１導電型の不純物はマグネシウムであり、前記ウェル領域の表面におけるマグネシウム濃度と、前記ウェル領域の深さ方向におけるマグネシウム濃度は、それぞれ、１×１０１７ｃｍ－３以上１×１０１８ｃｍ－３以下である、請求項１から３のいずれか１項に記載の窒化物半導体装置。
【請求項6】
前記窒化物半導体層は、第２導電型の第１窒化物半導体層と、
前記第１窒化物半導体層上に設けられた第２導電型の第２窒化物半導体層と、を有し、
前記第１窒化物半導体層よりも前記第２窒化物半導体層の方が第２導電型の不純物濃度が低く、
前記ウェル領域と前記ソース領域は前記第２窒化物半導体層に設けられている、請求項１から５のいずれか１項に記載の窒化物半導体装置。
【請求項7】
前記第２窒化物半導体層に設けられ、前記第２端部に隣接する第２導電型の不純物領域、をさらに備え、前記第２導電型の不純物濃度は、前記第１窒化物半導体層よりも前記不純物領域の方が低く、前記不純物領域よりも前記第２窒化物半導体層の方が低い、請求項６に記載の窒化物半導体装置。
【請求項8】
窒化物半導体層に第１導電型のウェル領域を形成する工程と、前記ウェル領域の表面側に２導電型のソース領域を形成する工程と、
前記ウェル領域上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、を備え、
前記ウェル領域を形成する工程は、
前記ウェル領域の表面方向に対して傾斜した傾斜面を有するマスクを前記窒化物半導体層上に形成する工程と、
前記マスクが形成された前記窒化物半導体層に、前記マスク側から第１導電型の不純物をイオン注入する工程と、を有し、
前記マスクを形成する工程では、
前記窒化物半導体層において前記ウェル領域が形成される予定領域上に前記傾斜面を配置し、
前記ウェル領域の端部であって、前記ソース領域側に位置する端部を第１端部とし、前記ウェル領域の表面方向において前記第１端部の反対側に位置する端部を第２端部とすると、
前記第１導電型の不純物をイオン注入する工程では、
前記ウェル領域の表面における第１導電型の不純物濃度について、
前記第１端部から前記第２端部に向かって変化し、かつ前記第１端部と前記第２端部との間に第１最大値が存在し、前記第１最大値と前記第２端部との間に前記第１最大値よりも前記第１導電型の不純物濃度が低い領域が存在する第１分布を形成する、窒化物半導体装置の製造方法。
【請求項9】
前記第１導電型の不純物をイオン注入する工程では、前記第１導電型の不純物を第１の注入エネルギーでイオン注入する工程と、
前記第１導電型の不純物を前記第１の注入エネルギーとは異なる第２の注入エネルギーでイオン注入する工程と、を含む、請求項８に記載の窒化物半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物半導体装置及び窒化物半導体装置の製造方法に関する。
【背景技術】
【0002】
半導体層における不純物濃度分布として、例えば表面側の濃度が低く、深い領域の濃度が高いレトログレードプロファイルが知られている（例えば、特許文献１参照）。特許文献１には、半導体層にレトログレードプロファイルの不純物濃度分布を形成した後、不純物の活性化率を算出し、算出した活性化率に基づいて半導体層の表面を除去することによって、電気的特性（しきい値電圧及びそれに伴うチャネル移動度、オン抵抗など）のばらつきを抑制することが開示されている。特許文献１には、半導体層の表面を除去する方法として、犠牲酸化処理とドライエッチングが開示されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１５－６０８４１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
特許文献１に開示された技術では、電気的特性のばらつきを抑制するために、不純物の活性化率の算出工程、犠牲酸化処理工程、ドライエッチング工程など、多数の工程が必要である。
【0005】
本発明は、このような事情に鑑みてなされたものであって、良好なチャネル特性と良好な耐圧とを両立可能な窒化物半導体装置と、この窒化物半導体装置を工程数の増加を抑制しつつ製造可能な窒化物半導体装置の製造方法とを提供することを目的とする。
【課題を解決するための手段】
【0006】
上記課題を解決するために、本発明の一態様に係る窒化物半導体装置は、窒化物半導体層と、窒化物半導体層に設けられた第１導電型のウェル領域と、ウェル領域の表面側に設けられた第２導電型のソース領域と、ウェル領域上に設けられたゲート絶縁膜と、ゲート絶縁膜上に設けられたゲート電極と、を備える。ウェル領域は、ソース領域側に位置する第１端部と、ウェル領域の表面方向において第１端部の反対側に位置する第２端部と、を有する。ウェル領域の表面における第１導電型の不純物濃度は、第１端部から第２端部に向かって変化し、かつ第１端部と第２端部との間に最大値が存在する分布を有する。ウェル領域の深さ方向における第１導電型の不純物濃度は、ウェル領域の表面からウェル領域の底部に向かって変化し、かつウェル領域の表面と底部との間に最大値が存在する分布を有する。
【0007】
本発明の一態様に係る窒化物半導体装置の製造方法は、窒化物半導体層に第１導電型のウェル領域を形成する工程と、ウェル領域の表面側に２導電型のソース領域を形成する工程と、ウェル領域上にゲート絶縁膜を形成する工程と、ゲート絶縁膜上にゲート電極を形成する工程と、を備える。ウェル領域を形成する工程は、ウェル領域の表面方向に対して傾斜した傾斜面を有するマスクを窒化物半導体層上に形成する工程と、マスクが形成された窒化物半導体層に、マスク側から第１導電型の不純物をイオン注入する工程と、を有する。マスクを形成する工程では、窒化物半導体層においてウェル領域が形成される予定領域上に傾斜面を配置する。
【発明の効果】
【0008】
本発明によれば、しきい値電圧のばらつきを容易に抑制することが可能な窒化物半導体装置及び窒化物半導体装置の製造方法を提供することができる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
以下に本発明の実施形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各装置や各部材の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判定すべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【0011】
また、以下の説明では、Ｘ軸方向、Ｙ軸方向及びＺ軸方向の文言を用いて、方向を説明する場合がある。例えば、Ｘ軸方向又はＹ軸方向は、後述するウェル領域３の表面方向である。Ｚ軸方向は、後述するウェル領域３の深さ方向である。Ｘ軸方向、Ｙ軸方向及びＺ軸方向は、互いに直交する。
【0012】
また、以下の説明では、Ｚ軸の矢印方向を「上」と称し、Ｚ軸の矢印の反対方向を「下」と称する場合がある。「上」及び「下」は、必ずしも地面に対する鉛直方向を意味しない。つまり、「上」及び「下」の方向は、重力方向に限定されない。「上」及び「下」は、領域、層、膜及び基板等における相対的な位置関係を特定する便宜的な表現に過ぎず、本発明の技術的思想を限定するものではない。例えば、紙面を１８０度回転すれば「上」が「下」に、「下」が「上」になることは勿論である。
【0013】
また以下の説明では、第１導電型がｐ型、第２導電型がｎ型の場合について例示的に説明する。しかし、導電型を逆の関係に選択して、第１導電型をｎ型、第２導電型をｐ型としても構わない。またｐやｎに付す＋や－は、＋及び－が付記されていない半導体領域に比して、それぞれ相対的に不純物濃度が高い又は低い半導体領域であることを意味する。但し、同じｐとｐとが付された半導体領域であっても、それぞれの半導体領域の不純物濃度が厳密に同じであることを意味するものではない。
【0014】
＜実施形態１＞
（構造）
図１は、本発明の実施形態１に係る窒化ガリウム半導体装置（以下、ＧａＮ半導体装置）１００の構成例を示す断面図である。ＧａＮ半導体装置１００は、本発明の窒化物半導体装置の一例であり、プレーナゲート型縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。図１に示すように、ＧａＮ半導体装置１００は、窒化ガリウム基板（本発明の「第１窒化物半導体層」の一例；以下、ＧａＮ基板）１と、ＧａＮ層２（本発明の「第２窒化物半導体層」の一例）と、ゲート絶縁膜５と、ゲート電極６と、ソース電極７及びドレイン電極８を有する。
（構造）
図１は、本発明の実施形態１に係る窒化ガリウム半導体装置（以下、ＧａＮ半導体装置）１００の構成例を示す断面図である。ＧａＮ半導体装置１００は、本発明の窒化物半導体装置の一例であり、プレーナゲート型縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。図１に示すように、ＧａＮ半導体装置１００は、窒化ガリウム基板（本発明の「第１窒化物半導体層」の一例；以下、ＧａＮ基板）１と、ＧａＮ層２（本発明の「第２窒化物半導体層」の一例）と、ゲート絶縁膜５と、ゲート電極６と、ソース電極７及びドレイン電極８を有する。
【0015】
ＧａＮ基板１は、ＧａＮ単結晶基板である。ＧａＮ基板１は、第１導電型（ｎ型）の基板であり、例えばｎ＋型の基板である。ＧａＮ基板１に含まれるｎ型不純物は、Ｓｉ（シリコン）、Ｏ（酸素）及びＧｅ（ゲルマニウム）のうちの一種類以上の元素である。一例を挙げると、ＧａＮ基板１に含まれるｎ型不純物はＳｉ又はＯである。ＧａＮ基板１におけるＳｉ又はＯの不純物濃度は２×１０１８ｃｍ－３以上である。
【0016】
なお、ＧａＮ基板１は、転位密度が１×１０７ｃｍ－２未満の低転位自立基板であってもよい。ＧａＮ基板１が低転位自立基板であることにより、ＧａＮ基板１上に形成されるＧａＮ層２の転位密度も低くなる。また、低転位自立基板をＧａＮ基板１に用いることで、ＧａＮ基板１に大面積のパワーデバイスが形成される場合でも、パワーデバイスにおけるリーク電流を少なくすることができる。これにより、製造装置は、パワーデバイスを高い良品率で製造することができる。また、熱処理において、イオン注入された不純物が転位に沿って深く拡散することを防止することができる。
【0017】
ＧａＮ層２は、ＧａＮ基板１の表面１ａ上に設けられている。ＧａＮ層２は、ｎ－型のＧａＮ単結晶層であり、ＧａＮ基板１の表面１ａ上にエピタキシャル形成された層である。ＧａＮ層２には、ｐ型のウェル領域３と、ｎ＋型のソース領域４とが設けられている。ＧａＮ層２において、ウェル領域３とソース領域４とが設けられていない領域は、ドリフト領域と呼んでもよい。ドリフト領域は、ＧａＮ基板１とウェル領域３との間の電流経路として機能する領域である。
【0018】
ウェル領域３は、ＧａＮ層２の表面２ａ側からｐ型不純物がイオン注入され、熱処理されることにより形成される。ｐ型不純物は、例えばマグネシウムである。ウェル領域３の表面Ｄ１は、図１に示したＧａＮ層２の表面２ａと同じ面である。また、ウェル領域３は、ソース領域４側に位置する第１端部Ｐ１と、ウェル領域３の表面方向においてソース領域４の反対側に位置する第２端部Ｐ２と、を有する。ウェル領域３において、ゲート絶縁膜５と接する表面Ｄ１とその近傍が、縦型ＭＯＳＦＥＴのチャネル領域１０である。
【0019】
なお、図１では、ｐ型のウェル領域３に含まれるマグネシウム（Ｍｇ）の濃度を正円で模式的に示している。正円が大きいほど正円とその付近におけるＭｇ濃度が大きく、正円が小さいほど正円とその付近におけるＭｇ濃度が小さいことを示している。
【0020】
ソース領域４は、ＧａＮ層２の表面２ａ側からｎ型不純物がイオン注入され、熱処理されることにより形成される。ｎ型不純物は、例えばＳｉ、Ｏ及びＧｅのうちの一種類以上の元素である。ソース領域４は、ＧａＮ層２の表面２ａ側に設けられており、ウェル領域３の内側に位置する。ソース領域４の側部と底部は、ウェル領域３に接している。Ｘ軸方向、Ｙ軸方向及びＺ軸方向において、ソース領域４とウェル領域３は互いに接している。
【0021】
ゲート絶縁膜５は、ウェル領域３上に設けられている。ゲート絶縁膜５は、例えばシリコン酸化膜（ＳｉＯ２膜）又は酸化アルミニウム（Ａｌ２Ｏ３）膜である。ゲート絶縁膜５の厚さは、例えば５０ｎｍ以上１００ｎｍ以下である。ゲート電極６は、ゲート絶縁膜５上に設けられている。ゲート電極６は、平坦なゲート絶縁膜５上に設けられたプレーナ型の電極である。ゲート電極６は、例えば不純物をドープしたポリシリコンで形成されている。
【0022】
ソース電極７は、ソース領域４上に設けられており、ソース領域４と電気的に接続している。図示しないが、ソース電極７は、層間絶縁膜を介してゲート電極６を覆うように設けられてもよい。ソース電極７は、例えばＡｌ又はＡｌ－Ｓｉの合金からなる。また、ソース電極７は、ＧａＮ層２の表面２ａとの間にバリアメタル層を有してもよい。バリアメタル層の材料としてチタン（Ｔｉ）を使用してもよい。ドレイン電極８は、ＧａＮ基板１の裏面１ｂ側に設けられており、ＧａＮ基板１と電気的に接続している。ドレイン電極８は、例えばＡｌ又はＡｌ－Ｓｉの合金からなる。
【0023】
図２は、本発明の実施形態１に係るＧａＮ半導体装置１００において、ウェル領域３の深さ方向におけるＭｇ濃度の分布の一例を示すグラフである。図２において、横軸はウェル領域３の深さ方向における位置を示し、縦軸はＭｇ濃度を示す。図２は、Ｍｇ濃度の分布の一例として、図１に示す仮想線ＶＬの位置におけるＭｇ濃度の分布を示している。仮想線ＶＬは、ウェル領域３の深さ方向に平行である。
【0024】
図２に示すように、ウェル領域３のＭｇ濃度は、ウェル領域３の深さ方向にレトログレードプロファイルを有する。レトログレードプロファイルとは、一方向に向かって位置が変わるにしたがって濃度が変化する濃度分布のことである。例えば、ウェル領域３の深さ方向におけるＭｇ濃度は、ウェル領域３の表面Ｄ１からウェル領域３の底部Ｄ２に向かって連続的に変化している。ウェル領域３の表面Ｄ１と底部Ｄ２との間に、Ｍｇ濃度が最大値Ｃ２となるピーク位置Ｄ３（本発明の「第２ピーク位置」の一例）が存在する。
【0025】
ウェル領域３の表面Ｄ１からピーク位置Ｄ３に近づくにしたがってＭｇ濃度は高くなる。ピーク位置Ｄ３から底部Ｄ２に近づくにしたがってＭｇ濃度は低くなる。ピーク位置Ｄ３で、Ｍｇ濃度は極大かつ最大となる。図２に示すように、ウェル領域３の深さ方向において、ピーク位置Ｄ３は、表面Ｄ１と底部Ｄ２との間に１つだけ存在する。
【0026】
図３は、本発明の実施形態１に係るＧａＮ半導体装置１００において、ウェル領域３の表面Ｄ１におけるＭｇ濃度（以下、表面Ｍｇ濃度）の分布の一例を示すグラフである。図３において、横軸はウェル領域３の表面方向における位置を示し、縦軸は表面Ｍｇ濃度を示す。
【0027】
図３に示すように、ウェル領域３の表面Ｍｇ濃度は、ウェル領域３の表面方向にレトログレードプロファイルを有する。例えば、ウェル領域３の表面Ｍｇ濃度は、ウェル領域３の第１端部Ｐ１から第２端部Ｐ２に向かって連続的に変化している。ウェル領域３の第１端部Ｐ１と第２端部Ｐ２との間に、Ｍｇ濃度が最大値Ｃ２となるピーク位置Ｐ３（本発明の「第１ピーク位置」の一例）が存在する。
【0028】
ウェル領域３の第１端部Ｐ１からピーク位置Ｐ３に近づくにしたがってＭｇ濃度は高くなる。ピーク位置Ｐ３から第２端部Ｐ２に近づくにしたがってＭｇ濃度は低くなる。ピーク位置Ｐ３で、Ｍｇ濃度は極大かつ最大となる。図３に示すように、ウェル領域３の表面方向において、ピーク位置Ｐ３は、第１端部Ｐ１と第２端部Ｐ２との間に１つだけ存在する。
【0029】
なお、ウェル領域３の表面Ｍｇ濃度と、ウェル領域３の深さ方向におけるＭｇ濃度は、それぞれ、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下であることが好ましい。これにより、耐圧とオン特性を両立可能となる。また、ウェル領域３の表面Ｍｇ濃度と、ウェル領域３の深さ方向におけるＭｇ濃度は、１×１０１７ｃｍ－３以上１×１０１８ｃｍ－３以下であることがより好ましい。これにより、より良好に耐圧とオン特性を制御可能となる。
【0030】
（製造方法）
次に、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法を説明する。図４から図１２は、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法を工程順に示す断面図である。ＧａＮ半導体装置１００は、成膜装置、露光装置、エッチング装置、イオン注入装置など、各種の製造装置によって製造される。
次に、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法を説明する。図４から図１２は、本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法を工程順に示す断面図である。ＧａＮ半導体装置１００は、成膜装置、露光装置、エッチング装置、イオン注入装置など、各種の製造装置によって製造される。
【0031】
図４に示すように、製造装置は、ＧａＮ基板１の表面１ａ上にＧａＮ層２を形成する。例えば、製造装置は、有機金属成長法（ＭＯＣＶＤ）又はハライド気相成長法（ＨＶＰＥ）等により、ｎ＋型のＧａＮ基板１上にｎ－型のＧａＮ層２をエピタキシャル形成する。なお、ＧａＮ層２は、後の工程でウェル領域が形成される予定領域３’と、後の工程でソース領域が形成される予定領域４’とを含む。
【0032】
次に、製造装置は、ＧａＮ層２の表面２ａ上に絶縁膜２１を形成する。絶縁膜２１は、例えばシリコン酸化膜（ＳｉＯ２膜）である。次に、図５に示すように、製造装置は、絶縁膜２１上にレジストマスク２２を形成する。レジストマスク２２は、ソースが形成される予定領域４’の上方を開口し、それ以外の領域を覆う形状を有する。また、レジストマスク２２の開口側の端部は、ＧａＮ層２の表面２ａに対して傾斜した傾斜面２２ａを有する。傾斜面２２ａは、レジストマスク２２の膜厚が開口側に近づくにしたがって徐々に小さくなるように傾斜している。製造装置は、ウェル領域が形成される予定領域３’上に傾斜面２２ａが配置されるようにレジストマスク２２を形成する。なお、傾斜面２２ａの傾斜角度は、レジストの種類、フォトマスクの種類、レジストの感光条件等を任意に選択することによって、所望の値に合わせ込むことが可能である。
【0033】
次に、図６に示すように、製造装置は、レジストマスク２２及び絶縁膜２１にドライエッチング処理を施す。これにより、絶縁膜２１からマスク２１Ｍが形成される。絶縁膜２１はレジストマスク２２で覆われた状態でドライエッチングされるため、レジストマスク２２の形状がマスク２１Ｍに反映される。マスク２１Ｍは、ウェル領域が形成される予定領域３’上に傾斜面２１ａを有する形状に形成される。
【0034】
次に、図７に示すように、製造装置は、マスク２１Ｍ上から、残存するレジストマスク２２を除去する。次に、製造装置は、マスク２１Ｍで覆われたＧａＮ層２に、マスク２１Ｍ側からマグネシウム（Ｍｇ）をイオン注入する。これにより、図８に示すように、ＧａＮ層２にｐ型のウェル領域３が形成される。このイオン注入工程では、マスク２１Ｍの傾斜面２１ａが予定領域３’上に位置するため、Ｍｇの注入ピーク位置は傾斜面２１ａに沿う形となる。ウェル領域３の深さ方向におけるＭｇ濃度の分布は図２に示したような形となり、ウェル領域３の表面方向におけるＭｇ濃度の分布は図３に示したような形となる。
【0035】
次に、図９に示すように、製造装置は、ＧａＮ層２上からマスク２１Ｍを除去する。次に、図１０に示すように、製造装置は、ＧａＮ層上にレジストマスク２３を形成する。レジストマスク２３は、ソースが形成される予定領域４’の上方を開口し、それ以外の領域を覆う形状を有する。次に、製造装置は、レジストマスク２３で覆われたＧａＮ層２に、レジストマスク２３側からＳｉ又はＯなどのｎ型不純物をイオン注入する。これにより、予定領域４’にソース領域４が形成される。次に、製造装置は、ＧａＮ層２上からレジストマスク２３を除去する。
【0036】
次に、製造装置は、ＧａＮ層２上に保護膜（図示せず）を形成する。保護膜は、耐熱性が高く、保護膜からＧａＮ層２側へ不純物が拡散せず、かつ、ＧａＮ層２に対して選択的に除去可能な膜である。耐熱性が高いとは、例えば、１０００℃以上１２００℃以下の温度で熱処理された場合においても保護膜にピット（貫通開口）が形成されない程度に、保護膜が実質的に分解しないことを意味する。
【0037】
次に、製造装置は、ＧａＮ層２に、最大温度が１０００℃以上１２００℃以下の熱処理を施す。この熱処理は、例えば急速加熱処理である。この熱処理により、ＧａＮ層２に導入されたＭｇ等のｐ型不純物と、Ｓｉ、Ｏ等のｎ型不純物とが活性化される。次に、製造装置は、ＧａＮ層上から保護膜を除去する。
【0038】
次に、図１１に示すように、製造装置は、ＧａＮ層２上にゲート絶縁膜５を形成する。次に、図１２に示すように、製造装置は、ゲート絶縁膜５上にゲート電極６を形成する。次に、製造装置は、ソース領域４上にソース電極７（図１参照）を形成する。以上の工程を経て、図１に示したＧａＮ半導体装置１００が完成する。
【0039】
以上説明したように、本発明の実施形態１に係るＧａＮ半導体装置１００は、ＧａＮ層２と、ＧａＮ層２に設けられたｐ型のウェル領域３と、ウェル領域３の表面Ｄ１側に設けられたｎ＋型のソース領域４と、ウェル領域３上に設けられたゲート絶縁膜５と、ゲート絶縁膜５上に設けられたゲート電極６と、を備える。ウェル領域３は、ソース領域４側に位置する第１端部Ｐ１と、ウェル領域３の表面方向において第１端部Ｐ１の反対側に位置する第２端部Ｐ２と、を有する。ウェル領域３の表面Ｍｇ濃度は、第１端部Ｐ１から第２端部Ｐ２に向かって変化し、かつ第１端部Ｐ１と第２端部Ｐ２との間に最大値Ｃ２が存在する分布を有する。ウェル領域３の深さ方向におけるＭｇ濃度は、ウェル領域３の表面Ｄ１から底部Ｄ２に向かって変化し、かつ表面Ｄ１と底部Ｄ２との間で最大値Ｃ２が存在する分布を有する。
【0040】
ウェル領域３において、第１端部Ｐ１と第２端部Ｐ２との間に位置する部位の表面Ｄ１とその近傍がチャネル領域１０となる。チャネル領域１０の表面Ｍｇ濃度は表面方向にレトログレードプロファイルを有し、表面Ｍｇ濃度が最大値Ｃ２となるピーク位置Ｐ３がチャネル領域１０に存在する。ＧａＮ半導体装置１００のチャネル特性（しきい値電圧、移動度）は、チャネル領域１０の表面Ｍｇ濃度の最大値Ｃ２に依存する。チャネル領域１０にピーク位置Ｐ３が存在するため、ＧａＮ半導体装置１００のチャネル特性は安定している。
【0041】
また、ウェル領域３のＭｇ濃度は、ウェル領域３の表面方向だけでなく、ウェル領域３の深さ方向にもレトログレードプロファイルを有する。ウェル領域３の表面Ｄ１と底部Ｄ２との間には、Ｍｇ濃度が最大値Ｃ２となるピーク位置Ｄ３が存在する。ＧａＮ半導体装置１００の耐圧は、ウェル領域３においてチャネル領域１０よりも深い位置のＭｇ濃度に依存する。ウェル領域３の深い位置にピーク位置Ｄ３が存在するため、ＧａＮ半導体装置１００の耐圧は高い。これにより、ＧａＮ半導体装置１００は、良好なチャネル特性と良好な耐圧とを両立している。
【0042】
本発明の実施形態１に係るＧａＮ半導体装置１００の製造方法は、ＧａＮ層２にｐ型のウェル領域３を形成する工程と、ウェル領域３の表面Ｄ１側にｎ＋型のソース領域４を形成する工程と、ウェル領域３上にゲート絶縁膜５を形成する工程と、ゲート絶縁膜５上にゲート電極６を形成する工程と、を備える。ウェル領域３を形成する工程は、ウェル領域３の表面方向に対して傾斜した傾斜面２１ａを有するマスク２１ＭをＧａＮ層２上に形成する工程と、マスク２１Ｍが形成されたＧａＮ層２に、マスク２１Ｍ側からＭｇをイオン注入する工程と、を有する。マスク２１Ｍを形成する工程では、ＧａＮ層２においてウェル領域３が形成される予定領域３’上に傾斜面２１ａを配置する。
【0043】
この製造方法によれば、ＧａＮ半導体装置１００を容易に、安定して製造することができる。例えば、Ｍｇをイオン注入する工程において、Ｍｇの注入エネルギーや注入角度にばらつきが生じると、表面Ｍｇ濃度のピーク位置Ｐ３は第１端部Ｐ１と第２端部Ｐ２との間で位置が変動するが、ピーク位置Ｐ３におけるＭｇ濃度（すなわち、表面Ｍｇ濃度の最大値Ｃ２）は一定である。このため、上記の製造方法により製造されるＧａＮ半導体装置１００は、チャネル特性のばらつきが抑制される。同様に、Ｍｇをイオン注入する工程において、Ｍｇの注入エネルギーや注入角度にばらつきが生じると、ウェル領域３の深さ方向におけるＭｇ濃度のピーク位置Ｄ３は表面Ｄ１と底部Ｄ２との間で位置が変動するが、ピーク位置Ｄ３におけるＭｇ濃度（すなわち、Ｍｇ濃度の最大値Ｃ２）は一定である。このため、上記の製造方法により製造されるＧａＮ半導体装置１００は、耐圧のばらつきが抑制される。
【0044】
また、上記の製造方法では、傾斜面２１ａを有するマスク２１Ｍを通してＧａＮ層２にＭｇをイオン注入してｐ型のウェル領域３を形成する。このため、ウェル領域３の形状は傾斜面２１ａの形状を反映して湾曲化する。これにより、ウェル領域３の端部での電界集中が緩和されるので、さらなる耐圧向上の効果が期待される。
【0045】
上記の製造方法によれば、チャネル特性のばらつきと耐圧のばらつきとを抑制するために、Ｍｇの活性化率を算出したり、ＧａＮ層２に犠牲酸化膜を形成したり、犠牲酸化膜をドライエッチングしたりする必要がない。このため、上記の製造方法は、良好なチャネル特性と良好な耐圧とを両立可能なＧａＮ半導体装置１００を、工程数の増加を抑えつつ製造することができる。
【0046】
＜実施形態２＞
上記の実施形態１では、図２及び図３に示したように、ウェル領域３の表面Ｄ１と底部Ｄ２との間でＭｇ濃度が極大かつ最大となるピーク位置Ｄ３と、ウェル領域３の第１端部Ｐ１と第２端部Ｐ２との間で表面Ｍｇ濃度が極大かつ最大となるピーク位置Ｐ３とが、それぞれ１つずつ存在する場合を説明した。しかし、本発明の実施形態はこれに限定されない。本発明の実施形態では、ピーク位置Ｄ３、Ｐ３が、互いに同じ数だけ複数存在してもよい。
上記の実施形態１では、図２及び図３に示したように、ウェル領域３の表面Ｄ１と底部Ｄ２との間でＭｇ濃度が極大かつ最大となるピーク位置Ｄ３と、ウェル領域３の第１端部Ｐ１と第２端部Ｐ２との間で表面Ｍｇ濃度が極大かつ最大となるピーク位置Ｐ３とが、それぞれ１つずつ存在する場合を説明した。しかし、本発明の実施形態はこれに限定されない。本発明の実施形態では、ピーク位置Ｄ３、Ｐ３が、互いに同じ数だけ複数存在してもよい。
【0047】
図１３は、本発明の実施形態２に係るウェル領域３の深さ方向におけるＭｇ濃度の分布の一例を示すグラフである。図１３において、横軸はウェル領域３の深さ方向における位置を示し、縦軸はＭｇ濃度を示す。図１４は、本発明の実施形態２に係るウェル領域３の表面Ｍｇ濃度の分布の一例を示すグラフである。図１４において、横軸はウェル領域３の表面方向における位置を示し、縦軸は表面Ｍｇ濃度を示す。
【0048】
図１３に示すように、ウェル領域３の表面Ｄ１と底部Ｄ２との間には、Ｍｇ濃度が極大かつ最大となる２つのピーク位置Ｄ３１、Ｄ３２（本発明の「第２ピーク位置」の一例）が存在する。図１４に示すように、ウェル領域３の第１端部Ｐ１と第２端部Ｐ２との間には、表面Ｍｇ濃度が最大かつ極大となる２つのピーク位置Ｐ３１、Ｐ３２（本発明の「第１ピーク位置」の一例）が存在する。このような態様であっても、ＧａＮ半導体装置１００は、良好なチャネル特性と良好な耐圧とを両立することができる。
【0049】
ピーク位置Ｄ３１、Ｄ３２、Ｐ３１、Ｐ３２は、例えば図８に示した工程で、互いに異なる注入エネルギーでＭｇを２回に分けてイオン注入することによって形成することができる。例えば、例えば図８に示した工程では、製造装置は、第１の注入エネルギーでＭｇをイオン注入し、続いて、第１の注入エネルギーとは異なる第２の注入エネルギーでＭｇをイオン注入する。または、ピーク位置Ｄ３１、Ｄ３２、Ｐ３１、Ｐ３２は、例えば図８に示した工程で、厚さ又は傾斜面２１ａの傾斜角度が互いに異なる２種類のマスク２１Ｍを用いて、Ｍｇを２回に分けてイオン注入することによって形成することができる。
【0050】
（変形例１）
本発明の実施形態において、ピーク位置Ｄ３１におけるＭｇ濃度と、ピーク位置Ｄ３２におけるＭｇ濃度は、互いに同一の値でなくてもよい。同様に、ピーク位置Ｐ３１における表面Ｍｇ濃度と、ピーク位置Ｐ３２における表面Ｍｇ濃度も、互いに同一の値でなくてもよい。
本発明の実施形態において、ピーク位置Ｄ３１におけるＭｇ濃度と、ピーク位置Ｄ３２におけるＭｇ濃度は、互いに同一の値でなくてもよい。同様に、ピーク位置Ｐ３１における表面Ｍｇ濃度と、ピーク位置Ｐ３２における表面Ｍｇ濃度も、互いに同一の値でなくてもよい。
【0051】
図１５は、本発明の実施形態２に係るウェル領域３の深さ方向におけるＭｇ濃度の分布の一例（変形例１）を示すグラフである。図１５の横軸と縦軸は、図１３と同じである。図１６は、本発明の実施形態２に係るウェル領域３の表面Ｍｇ濃度の分布の一例（変形例１）を示すグラフである。図１６の横軸と縦軸は、図１４と同じである。
【0052】
図１５に示すように、ピーク位置Ｄ３１におけるＭｇ濃度が最大値Ｃ２であり、ピーク位置Ｄ３２におけるＭｇ濃度は最大値Ｃ２よりも小さい値Ｃ３であってもよい。図１６に示すように、ピーク位置Ｐ３１における表面Ｍｇ濃度が最大値Ｃ２であり、ピーク位置Ｄ３２における表面Ｍｇ濃度は最大値Ｃ２よりも小さい値Ｃ３であってもよい。このような態様であっても、ＧａＮ半導体装置１００は、良好なチャネル特性と良好な耐圧とを両立することができる。
【0053】
（変形例２）
図１７は、本発明の実施形態２に係るウェル領域３の深さ方向におけるＭｇ濃度の分布の一例（変形例２）を示すグラフである。図１７の横軸と縦軸は、図１３と同じである。図１８は、本発明の実施形態２に係るウェル領域３の表面Ｍｇ濃度の分布の一例（変形例２）を示すグラフである。図１８の横軸と縦軸は、図１４と同じである。
図１７は、本発明の実施形態２に係るウェル領域３の深さ方向におけるＭｇ濃度の分布の一例（変形例２）を示すグラフである。図１７の横軸と縦軸は、図１３と同じである。図１８は、本発明の実施形態２に係るウェル領域３の表面Ｍｇ濃度の分布の一例（変形例２）を示すグラフである。図１８の横軸と縦軸は、図１４と同じである。
【0054】
図１７に示すように、ピーク位置Ｄ３２におけるＭｇ濃度は最大値Ｃ２であり、ピーク位置Ｄ３１におけるＭｇ濃度が最大値Ｃ２よりも小さい値Ｃ３であってもよい。図１８に示すように、ピーク位置Ｐ３２における表面Ｍｇ濃度が最大値Ｃ２であり、ピーク位置Ｄ３１における表面Ｍｇ濃度は最大値Ｃ２よりも小さい値Ｃ３であってもよい。このような態様であっても、ＧａＮ半導体装置１００は、良好なチャネル特性と良好な耐圧とを両立することができる。
【0055】
（変形例３）
図１９は、本発明の実施形態２に係るウェル領域３の深さ方向におけるＭｇ濃度の分布の一例（変形例３）を示すグラフである。図１９の横軸と縦軸は、図１３と同じである。図２０は、本発明の実施形態２に係るウェル領域３の表面Ｍｇ濃度の分布の一例（変形例３）を示すグラフである。図２０の横軸と縦軸は、図１４と同じである。
図１９は、本発明の実施形態２に係るウェル領域３の深さ方向におけるＭｇ濃度の分布の一例（変形例３）を示すグラフである。図１９の横軸と縦軸は、図１３と同じである。図２０は、本発明の実施形態２に係るウェル領域３の表面Ｍｇ濃度の分布の一例（変形例３）を示すグラフである。図２０の横軸と縦軸は、図１４と同じである。
【0056】
図１９に示すように、ウェル領域３の表面Ｄ１と底部Ｄ２との間には、Ｍｇ濃度が極大となる３つのピーク位置Ｄ３１、Ｄ３２、Ｄ３３（本発明の「第２ピーク位置」の一例）が存在してもよい。３つのピーク位置Ｄ３１、Ｄ３２、Ｄ３３のうち、ピーク位置Ｄ３２におけるＭｇ濃度が最大値Ｃ２であり、ピーク位置Ｄ３１、Ｄ３３におけるＭｇ濃度は最大値Ｃ２よりも小さい値Ｃ３であってもよい。
【0057】
図２０に示すように、ウェル領域３の第１端部Ｐ１と第２端部Ｐ２との間には、表面Ｍｇ濃度が極大となる３つのピーク位置Ｐ３１、Ｐ３２、Ｐ３３（本発明の「第１ピーク位置」の一例）が存在してもよい。３つのピーク位置Ｐ３１、Ｐ３２、Ｐ３３のうち、ピーク位置Ｐ３２における表面Ｍｇ濃度が最大値Ｃ２であり、ピーク位置Ｐ３１、Ｐ３３における表面Ｍｇ濃度は最大値Ｃ２よりも小さい値Ｃ３であってもよい。このような態様であっても、ＧａＮ半導体装置１００は、良好なチャネル特性と良好な耐圧とを両立することができる。
【0058】
ピーク位置Ｄ３１からＤ３３、Ｐ３１からＰ３３は、例えば図８に示した工程で、互いに異なる注入エネルギーでＭｇを３回に分けてイオン注入することによって形成することができる。または、ピーク位置Ｄ３１からＤ３３、Ｐ３１からＰ３３は、例えば図８に示した工程で、厚さ又は傾斜面２１ａの傾斜角度が互いに異なる３種類のマスク２１Ｍを用いて、Ｍｇを３回に分けてイオン注入することによって形成することができる。
【0059】
（変形例４）
本発明の実施形態において、３つのピーク位置Ｄ３１からＤ３３のうち、Ｍｇ濃度が極大かつ最大となるピーク位置は、ピーク位置Ｄ３２に限定されない。同様に、３つのピーク位置Ｐ３１からＰ３３のうち、表面Ｍｇ濃度が極大かつ最大となるピーク位置は、ピーク位置Ｐ３２に限定されない。
本発明の実施形態において、３つのピーク位置Ｄ３１からＤ３３のうち、Ｍｇ濃度が極大かつ最大となるピーク位置は、ピーク位置Ｄ３２に限定されない。同様に、３つのピーク位置Ｐ３１からＰ３３のうち、表面Ｍｇ濃度が極大かつ最大となるピーク位置は、ピーク位置Ｐ３２に限定されない。
【0060】
図２１は、本発明の実施形態２に係るウェル領域３の深さ方向におけるＭｇ濃度の分布の一例（変形例４）を示すグラフである。図２１の横軸と縦軸は、図１３と同じである。図２２は、本発明の実施形態２に係るウェル領域３の表面Ｍｇ濃度の分布の一例（変形例４）を示すグラフである。図２２の横軸と縦軸は、図２４と同じである。
【0061】
図２１に示すように、３つのピーク位置Ｄ３１、Ｄ３２、Ｄ３３のうち、ピーク位置Ｄ３１におけるＭｇ濃度が最大値Ｃ２であり、ピーク位置Ｄ３２、Ｄ３３におけるＭｇ濃度は最大値Ｃ２よりも小さい値Ｃ３であってもよい。図２２に示すように、３つのピーク位置Ｐ３１、Ｐ３２、Ｐ３３のうち、ピーク位置Ｐ３１における表面Ｍｇ濃度が最大値Ｃ２であり、ピーク位置Ｐ３２、Ｐ３３における表面Ｍｇ濃度は最大値Ｃ２よりも小さい値Ｃ３であってもよい。このような態様であっても、ＧａＮ半導体装置１００は、良好なチャネル特性と良好な耐圧とを両立することができる。
【0062】
（変形例５）
図２３は、本発明の実施形態２に係るウェル領域３の深さ方向におけるＭｇ濃度の分布の一例（変形例５）を示すグラフである。図２３の横軸と縦軸は、図１３と同じである。図２４は、本発明の実施形態２に係るウェル領域３の表面Ｍｇ濃度の分布の一例（変形例５）を示すグラフである。図２４の横軸と縦軸は、図１４と同じである。
図２３は、本発明の実施形態２に係るウェル領域３の深さ方向におけるＭｇ濃度の分布の一例（変形例５）を示すグラフである。図２３の横軸と縦軸は、図１３と同じである。図２４は、本発明の実施形態２に係るウェル領域３の表面Ｍｇ濃度の分布の一例（変形例５）を示すグラフである。図２４の横軸と縦軸は、図１４と同じである。
【0063】
図２３に示すように、３つのピーク位置Ｄ３１、Ｄ３２、Ｄ３３のうち、ピーク位置Ｄ３３におけるＭｇ濃度が最大値Ｃ２であり、ピーク位置Ｄ３１、Ｄ３２におけるＭｇ濃度は最大値Ｃ２よりも小さい値Ｃ３であってもよい。図２４に示すように、３つのピーク位置Ｐ３１、Ｐ３２、Ｐ３３のうち、ピーク位置Ｐ３３における表面Ｍｇ濃度が最大値Ｃ２であり、ピーク位置Ｐ３１、Ｐ３２における表面Ｍｇ濃度は最大値Ｃ２よりも小さい値Ｃ３であってもよい。このような態様であっても、ＧａＮ半導体装置１００は、良好なチャネル特性と良好な耐圧とを両立することができる。
【0064】
＜実施形態３＞
図２５は、本発明の実施形態３に係るＧａＮ半導体装置１００Ａの構成例を示す断面図である。図２５に示すように、ＧａＮ半導体装置１００Ａは、ＧａＮ層２の表面側に設けられたｎ型のＪＦＥＴ領域３０（本発明の「第２導電型の不純物領域」の一例）を備える。ＪＦＥＴ領域３０は、ｐ型のウェル領域３によって表面方向（例えば、Ｘ軸方向）の両側から挟まれている。ＪＦＥＴ領域３０は、ｎ－型のＧａＮ層２（ｎ－型のドリフト層）よりもｎ型不純物の濃度が高い。このような構成であっても、ＧａＮ半導体装置１００Ａは、良好なチャネル特性と良好な耐圧とを両立することができる。
図２５は、本発明の実施形態３に係るＧａＮ半導体装置１００Ａの構成例を示す断面図である。図２５に示すように、ＧａＮ半導体装置１００Ａは、ＧａＮ層２の表面側に設けられたｎ型のＪＦＥＴ領域３０（本発明の「第２導電型の不純物領域」の一例）を備える。ＪＦＥＴ領域３０は、ｐ型のウェル領域３によって表面方向（例えば、Ｘ軸方向）の両側から挟まれている。ＪＦＥＴ領域３０は、ｎ－型のＧａＮ層２（ｎ－型のドリフト層）よりもｎ型不純物の濃度が高い。このような構成であっても、ＧａＮ半導体装置１００Ａは、良好なチャネル特性と良好な耐圧とを両立することができる。
【0065】
また、ＧａＮ半導体装置１００Ａは、図１に示したＧａＮ半導体装置１００と比べて、ドレイン電極８からウェル領域３に至る電流経路の電気抵抗が低く、空乏層による電流経路の狭窄も抑制されるため、オン抵抗を低減することができる。また、ｐ型のウェル領域３とｎ型のＪＦＥＴ領域３０とのｐｎ接合部では、ウェル領域３とｎ－型ドリフト層とのｐｎ接合部よりもウェル領域３側に空乏層が広がる。このため、ＧａＮ半導体装置１００Ａは、図１に示したＧａＮ半導体装置１００と比べて、耐圧をさらに向上させることができる。ＧａＮ半導体装置１００Ａは、良好なチャネル特性と、良好な耐圧と、良好なオン抵抗とを両立することができる。
【0066】
＜比較例＞
次に、本発明の比較例について説明する。図２６は、本発明の比較例に係るＧａＮ半導体装置２００の製造工程の一部を示す断面図である。図２６に示すように、ＧａＮ半導体装置２００は、ｎ＋型のＧａＮ基板１０１と、ＧａＮ基板１０１上に設けられたｎ－型のＧａＮ層１０２と、ＧａＮ層１０２に設けられたｐ型のウェル領域１０３と、ウェル領域１０３の表面側に設けられたｎ＋型のソース領域１０４と、を備える。
次に、本発明の比較例について説明する。図２６は、本発明の比較例に係るＧａＮ半導体装置２００の製造工程の一部を示す断面図である。図２６に示すように、ＧａＮ半導体装置２００は、ｎ＋型のＧａＮ基板１０１と、ＧａＮ基板１０１上に設けられたｎ－型のＧａＮ層１０２と、ＧａＮ層１０２に設けられたｐ型のウェル領域１０３と、ウェル領域１０３の表面側に設けられたｎ＋型のソース領域１０４と、を備える。
【0067】
ｐ型のウェル領域１０３を形成する工程で、垂直性の高いマスク１２１を用いてＭｇのイオン注入を行う。マスク１２１の端部の側面は、ＧａＮ層１０２の表面に対してほぼ垂直となっている。図２６に示すように、比較例では、垂直性の高いマスク１２１を用いるため、Ｍｇの注入ピークはＧａＮ層１０２の表面に平行となる。
【0068】
図２７は、本発明の比較例に係るウェル領域１０３の深さ方向におけるＭｇ濃度の分布を示すグラフである。図２８は、本発明の比較例に係るウェル領域３の表面Ｍｇ濃度の分布を示すグラフである。図２７及び図２８において、比較例１はＭｇの注入エネルギーが低い場合を示し、比較例２はＭｇの注入エネルギーが高い場合を示している。
【0069】
図２７に示すように、比較例のＭｇ濃度分布は、ウェル領域１０３の深さ方向ではレトログレードプロファイルとなる。注入エネルギーが低い比較例１と、注入エネルギーが高い比較例２とにおいて、深さ方向のＭｇ濃度の最大値はＣ２１であり、互いに同じ値となる。これに対して、図２８に示すように、比較例の表面Ｍｇ濃度分布は、ウェル領域１０３の表面方向において一定となる。注入エネルギーが低い比較例１ではＭｇの注入ピークは浅い領域に位置するが、注入エネルギーが高い比較例２ではＭｇの注入ピークは深い領域に位置する。このため、比較例１、２間で、表面Ｍｇ濃度に差が生じる。比較例１の表面Ｍｇ濃度Ｃ１１よりも、比較例２の表面Ｍｇ濃度Ｃ１２の方が低い値となる。
【0070】
このように、比較例に係るＧａＮ半導体装置２００では、Ｍｇの注入エネルギーや注入角度のばらつきが、ウェル領域１０３の表面Ｍｇ濃度に反映される。このため、ＧａＮ半導体装置２００では、ウェル領域１０３の表面Ｍｇ濃度がばらつきやすく、チャネル特性が変動しやすい傾向がある。
【0071】
＜特性の比較＞
本発明の実施形態１から３と比較例とについて、特性を比較した結果を表１に示す。表１では、特性として、Ｍｇの表面濃度分布と、しきい値と、耐圧を示している。また、表１において、〇は良を、×は不良を意味する。
本発明の実施形態１から３と比較例とについて、特性を比較した結果を表１に示す。表１では、特性として、Ｍｇの表面濃度分布と、しきい値と、耐圧を示している。また、表１において、〇は良を、×は不良を意味する。
【0072】
【表1】
【0073】
実施形態１から３では、チャネル領域１０の表面Ｍｇ濃度の最大値にばらつきは生じにく、安定したしきい値が得られる。これに対して、比較例では、チャネル領域の表面Ｍｇ濃度の最大値にばらつきが生じやすく、しきい値が変動しやすい。耐圧に関しては、実施形態１から３、比較例とも、ウェル領域の深い領域にＭｇ濃度のピークが存在するため、高耐圧の特性が得られる。
【0074】
＜その他の実施形態＞
上記のように、本発明は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
上記のように、本発明は実施形態及び変形例によって記載したが、この開示の一部をなす論述及び図面は本発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、変形例が明らかとなろう。
【0075】
例えば、ゲート絶縁膜５には、シリコン酸窒化（ＳｉＯＮ）膜、ストロンチウム酸化物（ＳｒＯ）膜、シリコン窒化物（Ｓｉ３Ｎ４）膜も使用可能である。また、ゲート絶縁膜５には、単層の絶縁膜をいくつか積層した複合膜等も使用可能である。ゲート絶縁膜５としてＳｉＯ２膜以外の絶縁膜を用いた縦型ＭＯＳＦＥＴは、縦型ＭＩＳＦＥＴと呼んでもよい。ＭＩＳＦＥＴは、ＭＯＳＦＥＴを含む、より包括的な絶縁ゲート型トランジスタを意味する。
【0076】
このように、本発明はここでは記載していない様々な実施形態等を含むことは勿論である。上記した実施形態及び各変形例の要旨を逸脱しない範囲で、構成要素の種々の省略、置換及び変更のうち少なくとも１つを行うことができる。また、本明細書に記載された効果はあくまでも例示であって限定されるものでは無く、また他の効果があってもよい。本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【符号の説明】
【0077】
１、１０１ ＧａＮ基板
１ａ、２ａ 表面
１ｂ 裏面
２、１０２ ＧａＮ層
３、１０３ ウェル領域
３’ （ウェル領域が形成される）予定領域
４、１０４ ソース領域
４’ （ソース領域が形成される）予定領域
５ ゲート絶縁膜
６ ゲート電極
７ ソース電極
８ ドレイン電極
１０ チャネル領域
２１ 絶縁膜
２１ａ、２２ａ 傾斜面
２１Ｍ、１２１ マスク
２２、２３ レジストマスク
２３ レジストマスク
３０ ＪＦＥＴ領域
１００ ＧａＮ半導体装置
Ｄ１ 表面
Ｄ２ 底部
Ｄ３、Ｄ３１、Ｄ３２、Ｄ３３ ピーク位置
Ｐ１ 第１端部
Ｐ２ 第２端部
Ｐ３、Ｐ３１、Ｐ３２、Ｐ３３ ピーク位置
ＶＬ 仮想線
１ａ、２ａ 表面
１ｂ 裏面
２、１０２ ＧａＮ層
３、１０３ ウェル領域
３’ （ウェル領域が形成される）予定領域
４、１０４ ソース領域
４’ （ソース領域が形成される）予定領域
５ ゲート絶縁膜
６ ゲート電極
７ ソース電極
８ ドレイン電極
１０ チャネル領域
２１ 絶縁膜
２１ａ、２２ａ 傾斜面
２１Ｍ、１２１ マスク
２２、２３ レジストマスク
２３ レジストマスク
３０ ＪＦＥＴ領域
１００ ＧａＮ半導体装置
Ｄ１ 表面
Ｄ２ 底部
Ｄ３、Ｄ３１、Ｄ３２、Ｄ３３ ピーク位置
Ｐ１ 第１端部
Ｐ２ 第２端部
Ｐ３、Ｐ３１、Ｐ３２、Ｐ３３ ピーク位置
ＶＬ 仮想線
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】