特許7404722IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特許7404722

技術分野

この発明は、半導体装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

上述した従来の半導体装置（図２３参照）では、半導体材料としてワイドバンドギャップ半導体を用いているため、半導体材料としてシリコンを用いた場合と比べて、エッジ終端領域１１６８の幅を１／５倍～１／２倍程度狭くすることができる。かつ、エッジ終端領域１１６８の厚さを１／２倍以上薄くすることができる。このため、エッジ終端領域１１６８の幅を狭くしたり、エッジ終端領域１１６８の厚さを薄くすることで、ＭＯＳＦＥＴの低オン抵抗（ＲｏｎＡ）化が可能である。

課題を解決するための手段[発明の詳細な説明]から抜粋

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置は、主電流が流れる活性領域と、前記活性領域の周囲を囲むゲートリング領域と、前記ゲートリング領域の周囲を囲むリング領域と、前記リング領域の周囲を囲む終端領域と、を備える。活性領域は、前記半導体基板のおもて面に設けられた、前記半導体基板より低不純物濃度の第１導電型の第１半導体層と、前記第１・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本発明にかかる半導体装置によれば、エッジ終端領域での破壊を抑制することができるという効果を奏する。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 実施の形態１にかかる炭化珪素半導体装置の構造を示す上面図である。
【図2】 実施の形態１にかかる炭化珪素半導体装置の構造を示す図１のＡ－Ａ断面図である。
【図3】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その１）。
【図4】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その２）。
【図5】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その３）。
【図6】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その４）。
【図7】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その５）。
【図8】 実施の形態１にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である（その６）。
【図9】 実施の形態２にかかる炭化珪素半導体装置の構造を示す上面図である。
【図10】 実施の形態２にかかる炭化珪素半導体装置の構造を示す図９のＡ－Ａ断面図である。
【図11】 実施の形態３にかかる炭化珪素半導体装置の構造を示す上面図である。
【図12】 実施の形態３にかかる炭化珪素半導体装置の構造を示す図１１のＡ－Ａ断面図である。
【図13】 実施の形態４にかかる炭化珪素半導体装置の構造を示す上面図である。
【図14】 実施の形態４にかかる炭化珪素半導体装置の構造を示す図１３のＡ－Ａ断面図である。
【図15】 実施の形態５にかかる炭化珪素半導体装置の構造を示す断面図である。
【図16】 実施の形態５にかかる炭化珪素半導体装置の構造を示す他の断面図である。
【図17】 実施の形態５にかかる炭化珪素半導体装置の構造を示す他の平面図である。
【図18】 実施の形態６にかかる炭化珪素半導体装置の構造を示す断面図である。
【図19】 実施の形態６にかかる炭化珪素半導体装置の構造を示す他の断面図である。
【図20】 実施の形態７にかかる炭化珪素半導体装置の構造を示す断面図である。
【図21】 実施の形態８にかかる炭化珪素半導体装置の構造を示す断面図である。
【図22】 従来の炭化珪素半導体装置の構造を示す上面図である。
【図23】 従来の炭化珪素半導体装置の構造を示す図２２のＡ－Ａ断面図である。

代表図 図1本件の代表的な図

１、１００１ ｎ+型炭化珪素基板 ２、１００２ ｎ型炭化珪素エピタキシャル層 ２ａ 第１ｎ型炭化珪素エピタキシャル層 ２ｂ 第２ｎ型炭化珪素エピタキシャル層 ３、１００３ 第１ｐ+型ベース領域 ３ａ 下部第１ｐ+型ベース領域 ３ｂ 上部第１ｐ+型ベース領域 ４、１００４ 第２ｐ+型ベース領域 ５、１００５ ｎ型高濃度領域 ５ａ 下部ｎ型高濃度領域 ５ｂ 上部ｎ型高濃度領域 ６、１００６ ｐ型ベース層 ７、１００７ ｎ+型ソース領域 ８、１００８ ｐ++型コンタクト領域 ９、１００９ ゲート絶縁膜 １０、１０１０ ゲート電極 １０ａ 第１ゲート電極 １０ｂ 第２ゲート電極 １１、１０１１ 層間絶縁膜 １２、１０１２ ソース電極 １２ａ 第１ソース電極 １２ｂ 第２ソース電極 １３、１０１３ 裏面電極 １４、１０１４ めっき膜 １４ａ 第１めっき膜 １４ｂ 第２めっき膜 １５、１０１５ ＮｉＳｉ電極 １６、１０１６ トレンチ １６ａ 第１トレンチ １６ｂ 第２トレンチ １７、１０１７ ゲート配線電極 ２０、１０２０ 第１ＴｉＮ膜 ２１、１０２１ 第１Ｔｉ膜 ２２、１０２２ 第２ＴｉＮ膜 ２３、１０２３ 第１保護膜 ２４、１０２４ はんだ ２４ａ 第１はんだ ２４ｂ 第２はんだ ２５、１０２５ 第２保護膜 ２５ａ 第１の第２保護膜 ２５ｂ 第２の第２保護膜 ２６、１０２６ 外部電極ピン ２６ａ 第１外部電極ピン ２６ｂ 第２外部電極ピン ２９、１０２９ Ａｌ合金膜 ３０ ｐ+型領域 ３１ ｎ+型領域 ３２ ライフタイムキラー領域 ３３、１０３３ 第２Ｔｉ膜 ３４ ｐ型領域 １００、１１００ ゲート電極パッド １０４、１１０４ ソース電極パッド １５０、１１５０ 活性領域 １５０ａ 有効領域 １６０、１１６０ ゲートリング領域 １６３、１１６３ 第１ＪＴＥ領域 １６５、１１６５ 第２ＪＴＥ領域 １６７、１１６７ ｎ+型ストッパー領域 １６８、１１６８ エッジ終端領域 １７０ ソースリング領域 ２０２、１２０２ 電流センス部の電極パッド ２３０、１２３０ 電流センス部の活性領域 ４００、１４００ 高機能領域 ５００ 短絡電極 ５３０、１５３０ 絶縁膜 ５３２ 第２絶縁膜 ５４０ 金属バー（短絡電極） ５５０ 分断領域 ６００、１６００ 半導体チップ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.