IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ セイコーエプソン株式会社の特許一覧

(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-18
(45)【発行日】2023-12-26
(54)【発明の名称】A/D変換回路
(51)【国際特許分類】
   H03M 1/50 20060101AFI20231219BHJP
【FI】
H03M1/50
【請求項の数】 9
(21)【出願番号】P 2019178864
(22)【出願日】2019-09-30
(65)【公開番号】P2021057745
(43)【公開日】2021-04-08
【審査請求日】2022-08-03
(73)【特許権者】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】100179475
【弁理士】
【氏名又は名称】仲井 智至
(74)【代理人】
【識別番号】100216253
【弁理士】
【氏名又は名称】松岡 宏紀
(74)【代理人】
【識別番号】100225901
【弁理士】
【氏名又は名称】今村 真之
(72)【発明者】
【氏名】轟原 正義
【審査官】工藤 一光
(56)【参考文献】
【文献】特開2013-110683(JP,A)
【文献】特開2018-163030(JP,A)
【文献】特開2004-7385(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H03M1/12-1/64
H03K5/26
(57)【特許請求の範囲】
【請求項1】
サンプリングクロック信号に同期する特定の波形の比較対象信号を生成する比較対象信号生成部と、
入力信号の電圧と前記比較対象信号の電圧とを比較することにより第1のトリガー信号を生成する比較器と、
基準クロック信号と前記第1のトリガー信号との位相差に対応する第1の時間デジタル値を算出する第1の時間デジタル変換器と、
前記第1の時間デジタル値と、前記基準クロック信号と前記サンプリングクロック信号に基づく第2のトリガー信号との位相差に対応する第2の時間デジタル値とに基づいて、前記入力信号の電圧に対応するデジタル信号を生成するデジタル信号生成部と、を備え、
前記第1の時間デジタル変換器は、
前記第1のトリガー信号に基づいて状態の遷移を開始し、前記状態を示す第1の状態情報を出力する第1の状態遷移部と、
前記基準クロック信号に同期して、前記第1の状態情報に基づく値に時間経過に応じた重み付けを行って所定の演算を行うことにより、前記第1の状態遷移部の前記状態の遷移回数に応じた前記第1の時間デジタル値を算出する第1の重み付け演算部と、を含む、A/D変換回路。
【請求項2】
前記第1の状態遷移部は、前記第2のトリガー信号に基づいて前記状態の遷移を開始し、前記状態を示す第2の状態情報を出力し、
前記第1の重み付け演算部は、
前記基準クロック信号に同期して、前記第2の状態情報に基づく値に時間経過に応じた重み付けを行って前記演算を行うことにより、前記第1の状態遷移部の前記状態の遷移回数に応じた前記第2の時間デジタル値を算出する、請求項1に記載のA/D変換回路。
【請求項3】
前記第2の時間デジタル値を算出する第2の時間デジタル変換器を備え、
前記第2の時間デジタル変換器は、
前記第2のトリガー信号に基づいて状態の遷移を開始し、前記状態を示す第2の状態情報を出力する第2の状態遷移部と、
前記基準クロック信号に同期して、前記第2の状態情報に基づく値に時間経過に応じた重み付けを行って前記演算を行うことにより、前記第2の状態遷移部の前記状態の遷移回数に応じた前記第2の時間デジタル値を算出する第2の重み付け演算部と、を含む、請求項1に記載のA/D変換回路。
【請求項4】
前記基準クロック信号と前記第1のトリガー信号に同期する第3のトリガー信号との位相差に対応する第3の時間デジタル値を算出する第3の時間デジタル変換器を備え、
前記第3の時間デジタル変換器は、
前記第3のトリガー信号に基づいて状態の遷移を開始し、前記状態を示す第3の状態情報を出力する第3の状態遷移部と、
前記基準クロック信号に同期して、前記第3の状態情報に基づく値に時間経過に応じた重み付けを行って前記演算を行うことにより、前記第3の状態遷移部の前記状態の遷移回数に応じた前記第3の時間デジタル値を算出する第3の重み付け演算部と、を含み、
前記デジタル信号生成部は、
前記第1の時間デジタル値と、前記第2の時間デジタル値と、前記第3の時間デジタル値とに基づいて、前記デジタル信号を生成する、請求項3に記載のA/D変換回路。
【請求項5】
前記比較対象信号生成部は、
前記サンプリングクロック信号を積分する積分回路を備え、前記積分回路の出力信号に基づいて前記比較対象信号を生成する、請求項1乃至4のいずれか一項に記載のA/D変換回路。
【請求項6】
前記デジタル信号生成部は、
前記第1の時間デジタル値と、前記第2の時間デジタル値と、前記基準クロック信号と前記第1のトリガー信号に同期する第3のトリガー信号との位相差に対応する第3の時間デジタル値とに基づいて、前記積分回路の時定数の変動量を算出し、前記変動量が補償された前記デジタル信号を生成する、請求項5に記載のA/D変換回路。
【請求項7】
前記サンプリングクロック信号に基づいて前記入力信号をサンプリングして保持するサンプルホールド回路を備え、
前記比較器は、前記サンプルホールド回路によって保持された前記入力信号の電圧と前記比較対象信号の電圧とを比較することにより前記第1のトリガー信号を生成する、請求項1乃至6のいずれか一項に記載のA/D変換回路。
【請求項8】
前記サンプリングクロック信号は、前記基準クロック信号に同期している、請求項1乃至7のいずれか一項に記載のA/D変換回路。
【請求項9】
前記デジタル信号生成部は、
前記第1の時間デジタル値からオフセット値を減算し、前記オフセット値が減算された前記第1の時間デジタル値に基づいて、前記デジタル信号を生成する、請求項1乃至8のいずれか一項に記載のA/D変換回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、A/D変換回路に関する。
【背景技術】
【0002】
特許文献1には、パルス遅延回路を構成する複数の遅延ユニットに入力信号を供給することで各遅延ユニットの遅延時間を変調し、サンプリングクロックの1周期当たりにパルス信号が通過した遅延ユニットの個数であるパルス位置を数値化することにより、入力信号をA/D変換するA/D変換装置が記載されている。特許文献1に記載のA/D変換装置は、複数のパルス位置数値化部の各々が、互いに位相の異なる複数のサンプリングクロックの各々が入力されてパルス位置の数値化を行い、各パルス位置数値化部で得られた数値データを平均化して最終的なA/D変換結果を表す数値データを生成する。したがって、特許文献1に記載のA/D変換装置によれば、複数の遅延ユニットの遅延量のばらつきによる精度劣化が低減され、アナログ信号を高精度にデジタル値に変換することができる。
【先行技術文献】
【特許文献】
【0003】
【文献】特開2004-7385号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、特許文献1に記載のA/D変換装置では、複数の遅延ユニットの遅延量のばらつきによる精度劣化を低減するために、複数のパルス位置数値化部や互いに位相の異なる複数のサンプリングクロックを生成する回路が必要であり、回路を複雑化する必要があった。
【課題を解決するための手段】
【0005】
本発明に係るA/D変換回路の一態様は、
サンプリングクロック信号に同期する特定の波形の比較対象信号を生成する比較対象信号生成部と、
入力信号の電圧と前記比較対象信号の電圧とを比較することにより第1のトリガー信号を生成する比較器と、
基準クロック信号と前記第1のトリガー信号との位相差に対応する第1の時間デジタル値を算出する第1の時間デジタル変換器と、
前記第1の時間デジタル値と、前記基準クロック信号と前記サンプリングクロック信号に基づく第2のトリガー信号との位相差に対応する第2の時間デジタル値とに基づいて、前記入力信号の電圧に対応するデジタル信号を生成するデジタル信号生成部と、を備え、
前記第1の時間デジタル変換器は、
前記第1のトリガー信号に基づいて状態の遷移を開始し、前記状態を示す第1の状態情報を出力する第1の状態遷移部と、
前記基準クロック信号に同期して、前記第1の状態情報に基づく値に時間経過に応じた重み付けを行って所定の演算を行うことにより、前記第1の状態遷移部の前記状態の遷移回数に応じた前記第1の時間デジタル値を算出する第1の重み付け演算部と、を含む。
【0006】
前記A/D変換回路の一態様において、
前記第1の状態遷移部は、前記第2のトリガー信号に基づいて前記状態の遷移を開始し、前記状態を示す第2の状態情報を出力し、
前記第1の重み付け演算部は、
前記基準クロック信号に同期して、前記第2の状態情報に基づく値に時間経過に応じた重み付けを行って前記演算を行うことにより、前記第1の状態遷移部の前記状態の遷移回数に応じた前記第2の時間デジタル値を算出してもよい。
【0007】
前記A/D変換回路の一態様は、
前記第2の時間デジタル値を算出する第2の時間デジタル変換器を備え、
前記第2の時間デジタル変換器は、
前記第2のトリガー信号に基づいて状態の遷移を開始し、前記状態を示す第2の状態情報を出力する第2の状態遷移部と、
前記基準クロック信号に同期して、前記第2の状態情報に基づく値に時間経過に応じた重み付けを行って前記演算を行うことにより、前記第2の状態遷移部の前記状態の遷移回数に応じた前記第2の時間デジタル値を算出する第2の重み付け演算部と、を含んでもよい。
【0008】
前記A/D変換回路の一態様は、
前記基準クロック信号と前記第1のトリガー信号に同期する第3のトリガー信号との位相差に対応する第3の時間デジタル値を算出する第3の時間デジタル変換器を備え、
前記第3の時間デジタル変換器は、
前記第3のトリガー信号に基づいて状態の遷移を開始し、前記状態を示す第3の状態情報を出力する第3の状態遷移部と、
前記基準クロック信号に同期して、前記第3の状態情報に基づく値に時間経過に応じた重み付けを行って前記演算を行うことにより、前記第3の状態遷移部の前記状態の遷移回数に応じた前記第3の時間デジタル値を算出する第3の重み付け演算部と、を含み、
前記デジタル信号生成部は、
前記第1の時間デジタル値と、前記第2の時間デジタル値と、前記第3の時間デジタル値とに基づいて、前記デジタル信号を生成してもよい。
【0009】
前記A/D変換回路の一態様において、
前記比較対象信号生成部は、
前記サンプリングクロック信号を積分する積分回路を備え、前記積分回路の出力信号に基づいて前記比較対象信号を生成してもよい。
【0010】
前記A/D変換回路の一態様において、
前記デジタル信号生成部は、
前記第1の時間デジタル値と、前記第2の時間デジタル値と、前記基準クロック信号と前記第1のトリガー信号に同期する第3のトリガー信号との位相差に対応する第3の時間デジタル値とに基づいて、前記積分回路の時定数の変動量を算出し、前記変動量が補償された前記デジタル信号を生成してもよい。
【0011】
前記A/D変換回路の一態様は、
前記サンプリングクロック信号に基づいて前記入力信号をサンプリングして保持するサンプルホールド回路を備え、
前記比較器は、前記サンプルホールド回路によって保持された前記入力信号の電圧と前記比較対象信号の電圧とを比較することにより前記第1のトリガー信号を生成してもよい。
【0012】
前記A/D変換回路の一態様において、
前記サンプリングクロック信号は、前記基準クロック信号に同期していてもよい。
【0013】
前記A/D変換回路の一態様において、
前記デジタル信号生成部は、
前記第1の時間デジタル値からオフセット値を減算し、前記オフセット値が減算された前記第1の時間デジタル値に基づいて、前記デジタル信号を生成してもよい。
【図面の簡単な説明】
【0014】
図1】第1実施形態のA/D変換回路の構成を示す図。
図2】時間デジタル変換器の構成例を示す図。
図3】状態遷移部の構成例を示す図。
図4】発振部の構成例を示す図。
図5】発振部の動作タイミングの一例を示すタイミングチャート図。
図6】重み付け演算部の構成例を示す図。
図7】時間デジタル変換器の動作タイミングの一例を示すタイミングチャート図。
図8】時間デジタル変換器の動作タイミングの一例を示すタイミングチャート図。
図9】時間デジタル変換器の変形例の構成を示す図。
図10】時間デジタル変換器の変形例の動作タイミングの一例を示すタイミングチャート図。
図11】時間デジタル変換器の変形例の動作タイミングの一例を示すタイミングチャート図。
図12】位相差PDと状態値ST及び時間デジタル値TDとの関係を示す図。
図13】位相差PDと時間デジタル値TDとの関係を示す図。
図14】第1実施形態のA/D変換回路の動作タイミングの一例を示すタイミングチャート図。
図15】第2実施形態のA/D変換回路の構成を示す図。
図16】第2実施形態のA/D変換回路の動作タイミングの一例を示すタイミングチャート図。
図17】第3実施形態のA/D変換回路の構成を示す図。
図18】第3実施形態のA/D変換回路の動作タイミングの一例を示すタイミングチャート図。
図19】第4実施形態のA/D変換回路の構成を示す図。
図20】第4実施形態のA/D変換回路の動作タイミングの一例を示すタイミングチャート図。
図21】状態遷移部及び遷移状態取得部の変形例の構成を示す図。
図22】状態遷移部の各信号の波形の一例を示す図。
図23】状態遷移部及び遷移状態取得部の変形例の構成を示す図。
図24】同期遷移部の状態遷移表を示す図。
図25】状態遷移部の各信号の波形の一例を示す図。
【発明を実施するための形態】
【0015】
以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
【0016】
1.第1実施形態
1-1.A/D変換回路の構成
図1は、第1実施形態のA/D変換回路の構成を示す図である。図1に示すように、第1実施形態のA/D変換回路1は、比較対象信号生成部10、比較器20、タイミング生成部30、デジタル信号生成部40、及び時間デジタル変換器100A,100Bを備える。
【0017】
比較対象信号生成部10は、サンプリングクロック信号CLKsampに同期する特定の波形の比較対象信号Scを生成する。本実施形態では、比較対象信号生成部10は、抵抗11とコンデンサー12とを含む。抵抗11の一端とコンデンサー12の一端とが電気的に接続され、コンデンサー12の他端は接地され、抵抗11の他端にサンプリングクロック信号CLKsampが入力される。抵抗11とコンデンサー12とによってサンプリングクロック信号CLKsampを積分する積分回路が構成される。このように、本実施形態では、比較対象信号生成部10は、サンプリングクロック信号CLKsampを積分する積分回路を含み、当該積分回路の出力信号に基づいて比較対象信号Scを生成する。例えば、比較対象信号Scは、当該積分回路の出力信号そのものであってもよいし、当該積分回路の出力信号をバッファリングした信号であってもよいし、当該積分回路の出力信号の論理を反転した信号であってもよい。
【0018】
比較器20は、アナログ信号である入力信号Sinの電圧と比較対象信号Scの電圧とを比較することによりトリガー信号TRG1を生成する。
【0019】
タイミング生成部30は、トリガー信号TRG1に基づいて、時間デジタル変換器100Aの動作タイミングを指示するためのトリガー信号TRG1nを生成する。
【0020】
時間デジタル変換器100Aは、基準クロック信号CLKrefとトリガー信号TRG1nとが入力され、基準クロック信号CLKrefとトリガー信号TRG1nとの位相差に対応する時間デジタル値TD1を算出する。具体的には、時間デジタル変換器100Aは、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG1nの時間イベントとの位相差PD1に応じた時間デジタル値TD1を算出する。
【0021】
トリガー信号TRG1nの時間イベントとは、トリガー信号TRG1nが変化するタイミングであり、例えば、トリガー信号TRG1nの立ち上がりエッジ又は立ち下がりエッジであってもよいし、トリガー信号TRG1nの立ち上がりエッジ及び立ち下がりエッジであってもよい。
【0022】
基準クロック信号CLKrefの時間イベントとは、基準クロック信号CLKrefが変化するタイミングであり、例えば、基準クロック信号CLKrefの立ち上がりエッジ又は立ち下がりエッジであってもよいし、基準クロック信号CLKrefの立ち上がりエッジ及び立ち下がりエッジであってもよい。
【0023】
基準クロック信号CLKrefの基準となる時間イベントは、例えば、トリガー信号TRG1nの時間イベントが発生する前であって、かつ、後述するトリガー信号TRG2の時間イベントが発生する前の基準クロック信号CLKrefの時間イベントであってもよい。
【0024】
本実施形態では、トリガー信号TRG1nの時間イベントはトリガー信号TRG1の時間イベントとほぼ同じタイミングである。例えば、トリガー信号TRG1nの時間イベントが立ち上がりエッジであり、トリガー信号TRG1の時間イベントが立ち上がりエッジである場合、トリガー信号TRG1nの立ち上がりエッジは、トリガー信号TRG1の立ち上がりエッジとほぼ同じタイミングである。したがって、時間デジタル変換器100Aは、基準クロック信号CLKrefとトリガー信号TRG1との位相差PD1に対応する時間デジタル値TD1を算出すると言える。
【0025】
時間デジタル変換器100Bは、基準クロック信号CLKrefとトリガー信号TRG2とが入力され、基準クロック信号CLKrefとトリガー信号TRG2との位相差に対応する時間デジタル値TD2を算出する。具体的には、時間デジタル変換器100Aは、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG2の時間イベントとの位相差PD2に応じた時間デジタル値TD2を算出する。
【0026】
トリガー信号TRG2は、サンプリングクロック信号CLKsampに基づく信号であり、例えば、サンプリングクロック信号CLKsampそのものであってもよいし、サンプリングクロック信号CLKsampをバッファリングした信号であってもよいし、サンプリングクロック信号CLKsampの論理を反転した信号であってもよい。
【0027】
トリガー信号TRG2の時間イベントとは、トリガー信号TRG2が変化するタイミングであり、例えば、トリガー信号TRG2の立ち上がりエッジ又は立ち下がりエッジであってもよいし、トリガー信号TRG2の立ち上がりエッジ及び立ち下がりエッジであってもよい。
【0028】
デジタル信号生成部40は、時間デジタル値TD1と、時間デジタル値TD2とに基づいて、入力信号Sinの電圧に対応するデジタル信号DOを生成する。デジタル信号生成部40がデジタル信号DOを生成するための演算の詳細については後述する。
【0029】
図1において、トリガー信号TRG1は「第1のトリガー信号」に相当し、トリガー信号TRG2は「第2のトリガー信号」に相当する。また、時間デジタル値TD1は「第1の時間デジタル値」に相当し、時間デジタル値TD2は「第2の時間デジタル値」に相当する。また、時間デジタル変換器100Aは「第1の時間デジタル変換器」に相当し、時間デジタル変換器100Bは「第2の時間デジタル変換器」に相当する。
【0030】
1-2.時間デジタル変換器の構成
本実施形態では、前述の時間デジタル変換器100A及び時間デジタル変換器100Bは同じ構成であり、入力される信号が異なる。したがって、以下では、時間デジタル変換器100A又は時間デジタル変換器100Bである時間デジタル変換器100の構成例について説明する。
【0031】
図2は、時間デジタル変換器100の構成例を示す図である。図2に示す時間デジタル変換器100は、基準クロック信号CLKrefとトリガー信号TRGとの位相差に対応する時間デジタル値TDを生成する。トリガー信号TRGはトリガー信号TRG1又はトリガー信号TRG2であり、時間デジタル値TDは時間デジタル値TD1又は時間デジタル値TD2である。
【0032】
図2に示すように、時間デジタル変換器100は、状態遷移部110及び重み付け演算部120を含む。
【0033】
状態遷移部110は、トリガー信号TRGに基づいて状態の遷移を開始し、状態を示す状態値STを出力する。
【0034】
重み付け演算部120は、基準クロック信号CLKrefに同期して、状態値STに基づく値に時間経過に応じた重み付けを行って所定の演算を行うことにより、状態遷移部110の状態の遷移回数に応じた時間デジタル値TDを算出する。本実施形態では、時間経過に応じた重み付けは、基準クロック信号CLKrefの時間イベントの数に応じた重み付けである。重み付け演算部120は、遷移状態取得部130及び演算部140を含んでもよい。遷移状態取得部130は、基準クロック信号CLKrefの時間イベントが発生する毎に状態値STを取得して保持し、保持する値を状態値LSTとして出力する。演算部140は、状態値STに基づく状態値LSTに、基準クロック信号CLKrefの時間イベントの数に応じた重み付けを行って所定の演算を行うことにより、時間デジタル値TDを生成する。
【0035】
なお、時間デジタル変換器100Aの状態遷移部110は「第1の状態遷移部」に相当し、時間デジタル変換器100Bの状態遷移部110は「第2の状態遷移部」に相当する。また、時間デジタル変換器100Aの状態遷移部110から出力される状態値STは「第1の状態情報」に相当し、時間デジタル変換器100Bの状態遷移部110から出力される状態値STは「第2の状態情報」に相当する。また、時間デジタル変換器100Aの重み付け演算部120は「第1の重み付け演算部」に相当し、時間デジタル変換器100Bの重み付け演算部120は「第2の重み付け演算部」に相当する。
【0036】
図3は、状態遷移部110の構成例を示す図である。図3に示すように、状態遷移部110は、発振部111及び積算器112を含む。
【0037】
発振部111は、トリガー信号TRGの時間イベントに基づいて発振を開始し、所定数のパルスを含むクロック信号CKを出力する。
【0038】
積算器112は、クロック信号CKの時間イベントが発生する毎に、1を積算して状態値STを出力する。換言すれば、積算器112は、クロック信号CKの時間イベントを計数して状態値STを出力する。
【0039】
クロック信号CKの時間イベントが発生する毎に状態遷移部110の状態が遷移すると考えると、状態値STは状態遷移部110の状態遷移数に相当する。
【0040】
図4は、発振部111の構成例を示す図である。図4に示すように、発振部111は、排他的論理和回路201、反転論理積回路202、積算器203、モジュロ演算器204、量子化器205及びバッファー回路206を含む。
【0041】
排他的論理和回路201は、トリガー信号TRGと量子化器205から出力される量子化信号QTとの排他的論理和信号EXを出力する。排他的論理和信号EXは、トリガー信号TRGの論理レベルと量子化信号QTの論理レベルが異なるときにハイレベルとなり、トリガー信号TRGの論理レベルと量子化信号QTの論理レベルが同じであるときにローレベルとなる。
【0042】
反転論理積回路202は、排他的論理和信号EXとバッファー回路206の出力信号との反転論理積信号であるクロック信号CKを出力する。クロック信号CKは、排他的論理和信号EXとバッファー回路206の出力信号がともにハイレベルであるときにローレベルとなり、排他的論理和信号EXとバッファー回路206の出力信号の少なくとも一方がローレベルであるときにハイレベルとなる。
【0043】
積算器203は、クロック信号CKの時間イベントが発生する毎に、1を積算して積算値CEを出力する。換言すれば、積算器203は、クロック信号CKの時間イベントを計数して積算値CEを出力する。クロック信号CKの時間イベントは、立ち上がりエッジでもよいし、立ち下がりエッジでもよいし、立ち上がりエッジと立ち下がりエッジの両方でもよい。
【0044】
モジュロ演算器204は、積算値CEを被除数とし、所定の値を除数としてモジュロ演算を行う。すなわち、モジュロ演算器204は、積算値CEを被除数とし、所定の値を除数として除算したときの剰余値MDを出力する。除数である所定の値は適宜設定される。
【0045】
量子化器205は、剰余値MDを所定の閾値と比較することにより、剰余値MDを量子化した量子化信号QTを出力する。換言すれば、量子化器205は、剰余値MDを被除数とし、閾値を除数として除算した商を量子化信号QTとして出力する。
【0046】
バッファー回路206は、クロック信号CKをバッファリングした信号を出力する。バッファー回路206の出力信号は、クロック信号CKを遅延させた信号である。
【0047】
図5は、図4に示す発振部111の動作タイミングの一例を示すタイミングチャート図である。図5は、モジュロ演算器204によるモジュロ演算における除数が16であり、量子化器205による量子化の閾値が8である場合の例である。
【0048】
図5の例では、トリガー信号TRGの論理レベルが変化すると、排他的論理和信号EXがローレベルからハイレベルに変化し、排他的論理和信号EXがハイレベルの期間にクロック信号CKのパルスが連続して発生する。積算値CEは、クロック信号CKの立ち上がりエッジ毎に1ずつ増加していき、剰余値MDは、積算値CEの増加とともに増加していき、積算値CEが16の整数倍となる毎に0に初期化される。量子化信号QTは、剰余値MDが7以下のときはローレベルとなり、剰余値MDが8以上のときはハイレベルとなる。量子化信号QTの論理レベルが変化すると、排他的論理和信号EXがハイレベルからローレベルに変化し、クロック信号CKのパルスの発生が停止する。
【0049】
図5の例では、トリガー信号TRGの論理レベルが変化する毎に、発振部111が8回発振し、クロック信号CKの論理レベルが16回反転してパルスが8回発生しているが、モジュロ演算器204によるモジュロ演算における除数と量子化器205による量子化の閾値を変えれば、発振部111の発振回数が変わり、クロック信号CKのパルス数も変わる。例えば、モジュロ演算器204によるモジュロ演算における除数が2pであり、量子化器205による量子化の閾値がpである場合は、トリガー信号TRGの論理レベルが変化する毎に、発振部111がp回発振し、クロック信号CKの論理レベルが2p回反転してパルスがp回発生する。この場合、状態遷移部110の状態遷移数に相当する状態値STの上限値はpとなる。
【0050】
図6は、重み付け演算部120の構成例を示す図である。図6に示すように、重み付け演算部120は、レジスター131、レジスター141、減算器142、積算器143、乗算器144及び積算器145を含む。
【0051】
レジスター131は、基準クロック信号CLKrefの時間イベントに同期して、状態値STを取り込み、状態値LSTとして保持する。レジスター131は、例えば、1又は複数のD型フリップフロップで構成される。
【0052】
レジスター141は、基準クロック信号CLKrefの時間イベントに同期して、状態値LSTを取り込んで保持する。レジスター141は、例えば、1又は複数のD型フリップフロップで構成される。
【0053】
減算器142は、状態値LSTから、レジスター141が保持する値を減算してカウント値CNTを出力する。カウント値CNTは、基準クロック信号CLKrefの連続する2つの時間イベントの間における状態値LSTの増加分に相当する。例えば、基準クロック信号CLKrefの時間イベントが立ち上がりエッジであれば、カウント値CNTは、基準クロック信号CLKrefの1周期の間における状態遷移部110の状態遷移数に相当する。
【0054】
このように、レジスター141及び減算器142は、状態遷移部110の状態遷移数を計数する状態遷移計数部150を構成する。
【0055】
積算器143は、初期値に対して、基準クロック信号CLKrefの時間イベントが発生する毎に-1を積算して重み係数値WCを出力する。換言すれば、積算器143は、基準クロック信号CLKrefの時間イベントが発生する毎に、初期値から1ずつ減少する重み係数値WCを出力する。なお、重み係数値WCの初期値は、適宜設定される。
【0056】
乗算器144は、カウント値CNTに重み係数値WCを乗算して重み付けカウント値WCNTを出力する。
【0057】
このように、積算器143及び乗算器144は、カウント値CNTに基準クロック信号CLKrefの時間イベントの数に応じた重み付けを行う重み付け部160を構成する。
【0058】
積算器145は、基準クロック信号CLKrefの時間イベントが発生する毎に、重み付けカウント値WCNTを積算して時間デジタル値TDを出力する。このように、積算器145は、重み付けカウント値WCNTを積算する積算部170を構成する。
【0059】
なお、レジスター131は、図2の遷移状態取得部130に相当する。また、状態遷移計数部150、重み付け部160及び積算部170は、図2の演算部140に相当する。
【0060】
このように構成されている時間デジタル変換器100において、i番目のカウント値CNT、すなわち、基準クロック信号CLKrefのi番目の1周期の間における状態遷移部110の状態遷移数をmとし、基準クロック信号CLKrefのi番目の1周期の間における重み係数値WCをwとすると、基準クロック信号CLKrefのN周期後の時間デジタル値TDは次式(1)で表される。
【0061】
【数1】
【0062】
この時間デジタル値TDは、基準クロック信号CLKrefの時間イベントとトリガー信号TRGの時間イベントとの位相差PDに応じた値となる。なお、位相差PDは、前述の位相差PD1又は位相差PD2である。
【0063】
図7及び図8は、時間デジタル変換器100の動作タイミングの一例を示すタイミングチャート図である。図7及び図8において、基準クロック信号CLKrefの時間イベントは立ち上がりエッジである。また、基準クロック信号CLKrefの1周期の時間Tに対して、基準クロック信号CLKrefの時間イベントとトリガー信号TRGの時間イベントとの位相差PDは、図7の例ではT×0.5であり、図8の例ではT×0.7である。図7の例では、トリガー信号TRGの時間イベントが発生すると、基準クロック信号CLKrefの時間イベントが発生する毎に、時間デジタル値TDが0、16、40、56、65、・・・のように増加していく。また、図8の例では、トリガー信号TRGの時間イベントが発生すると、基準クロック信号CLKrefの時間イベントが発生する毎に、時間デジタル値TDが0、8、32、50、58、・・・のように増加していく。図7図8を比較すると、位相差PDがより大きい図8の例における時間デジタル値TDは、位相差PDがより小さい図7の例における時間デジタル値TDよりも小さい値となっている。すなわち、時間デジタル変換器100は、位相差PDが大きいほど小さい値となる時間デジタル値TDを出力する。ただし、時間デジタル変換器100は、位相差PDが大きいほど大きい値となる時間デジタル値TDを出力してもよい。
【0064】
なお、図3及び図6では図示を省略しているが、状態値STが上限値に達した後、トリガー信号TRGの論理レベルが次に変化するまでの所定のタイミングで、状態値ST及び時間デジタル値TDが0にリセットされる。
【0065】
以上に説明した時間デジタル変換器100は、状態遷移部110の状態遷移数をカウントした状態値STの差分を時間によって重み付けして積算することにより時間デジタル値TDを生成する重み付きΔΣカウント値積算型の時間デジタル変換器であり、デルタシグマ変調による高いノイズシェーピング効果が発揮され、S/N比の高い時間デジタル値TDが得られる。
【0066】
1-3.時間デジタル変換器の変形例
図9は、図2図3及び図6に示した上述の時間デジタル変換器100の変形例の構成を示す図である。
【0067】
図9に示す時間デジタル変換器100は、発振部111、積算器112及び積算器121を含む。
【0068】
発振部111は、トリガー信号TRGの時間イベントに基づいて発振を開始し、所定数のパルスを含むクロック信号CKを出力する。発振部111は、例えば、図4と同様の構成である。
【0069】
積算器112は、クロック信号CKの時間イベントが発生する毎に、1を積算して状態値STを出力する。換言すれば、積算器112は、クロック信号CKの時間イベントを計数して状態値STを出力する。前述の通り、状態値STは状態遷移部110の状態遷移数に相当する。
【0070】
積算器121は、クロック信号CKの時間イベントが発生する毎に、状態値STを積算して時間デジタル値TDを出力する。時間デジタル値TDは、状態遷移部110の状態遷移数の積算値に相当する。
【0071】
なお、発振部111及び積算器112は、図2の状態遷移部110に相当する。また、積算器112は、図2の重み付け演算部120に相当する。
【0072】
このように構成されている時間デジタル変換器100において、基準クロック信号CLKrefのi周期後の状態値ST、すなわち、基準クロック信号CLKrefの1番目からi番目までの各周期における状態遷移部110の状態遷移数の積算値Mは、次式(2)で表される。
【0073】
【数2】
【0074】
したがって、基準クロック信号CLKrefのN周期後の時間デジタル値TDは、次式(3)で表される。
【0075】
【数3】
【0076】
式(3)に式(2)を代入すると次式(4)が得られる。
【0077】
【数4】
【0078】
式(4)を式(1)と比較すると、N+1-iは、基準クロック信号CLKrefのi番目の1周期の間における重み係数値wに相当する。したがって、図9に示した時間デジタル変換器100が生成する時間デジタル値TDは、図2図3及び図6に示した時間デジタル変換器100と同様であり、基準クロック信号CLKrefの時間イベントとトリガー信号TRGの時間イベントとの位相差PDに応じた値となる。
【0079】
図10及び図11は、図9に示した時間デジタル変換器100の動作タイミングの一例を示すタイミングチャート図である。図10及び図11において、基準クロック信号CLKrefの時間イベントは立ち上がりエッジである。また、基準クロック信号CLKrefの1周期の時間Tに対して、基準クロック信号CLKrefの時間イベントとトリガー信号TRGの時間イベントとの位相差PDは、図10の例ではT×0.5であり、図11の例ではT×0.7である。図10の例では、トリガー信号TRGの時間イベントが発生すると、基準クロック信号CLKrefの時間イベントが発生する毎に、時間デジタル値TDが4、16、36、65、102、・・・のように増加していく。また、図11の例では、トリガー信号TRGの時間イベントが発生すると、基準クロック信号CLKrefの時間イベントが発生する毎に、時間デジタル値TDが2、12、31、58、93、・・・のように増加していく。図10図11を比較すると、位相差PDがより大きい図11の例における時間デジタル値TDは、位相差PDがより小さい図10の例における時間デジタル値TDよりも小さい値となっている。すなわち、図9に示した時間デジタル変換器100は、図2図3及び図6に示した時間デジタル変換器100と同様、位相差PDが大きいほど小さい値となる時間デジタル値TDを出力する。
【0080】
なお、図9では図示を省略しているが、状態値STが上限値に達した後、トリガー信号TRGの論理レベルが次に変化するまでの所定のタイミングで、状態値ST及び時間デジタル値TDが0にリセットされる。
【0081】
図12は、位相差PDと状態値ST及び時間デジタル値TDとの関係を示す図である。図12では、状態値STの上限値が64である。図12に示すように、基準クロック信号CLKrefの時間イベントが発生する毎に、状態値STが積算されて時間デジタル値TDが増加する。基準クロック信号CLKrefの時間イベントを0番目の立ち上がりエッジとしたとき、位相差PDがT×0.5、T×0.7の場合は9番目の立ち上がりエッジで状態値STが上限値である64に達している。また、位相差PDがT×1.7、T×2.7、T×3.7の場合は、それぞれ10番目、11番目、12番目の立ち上がりエッジで状態値STが上限値である64に達している。
【0082】
図13は、図12において位相差PDと状態値STが上限値に達した後の12番目の立ち上がりエッジで得られる時間デジタル値TDとの関係を示す図である。位相差PDがT×0.5、T×0.7、T×1.7、T×2.7、T×3.7の場合の時間デジタル値TDはそれぞれ519、505、441,377、313であり、時間デジタル値TDの差分値ΔTDはそれぞれ-14、-64、-64、-64である。すなわち、位相差PDが大きいほど、状態値STが上限値である64に達するのが遅くなるため、時間デジタル値TDは小さい値となり、位相差PDが基準クロック信号CLKrefの1周期の時間Tだけ増加すると、時間デジタル値TDは状態値STの上限値である64だけ減少する。
【0083】
1-4.デジタル信号生成部の演算
図14を用いて、デジタル信号生成部40がデジタル信号DOを求める演算の一例について説明する。図14は、第1実施形態のA/D変換回路1の動作タイミングの一例を示すタイミングチャート図である。
【0084】
図14に示すように、比較対象信号Scの電圧はサンプリングクロック信号CLKsampの立ち上がりに同期して、抵抗11の抵抗値Rとコンデンサー12の容量値Cとの積RCで決まる時定数で増加する。
【0085】
したがって、サンプリングクロック信号CLKsampの立ち上がりエッジからの経過時間をtとすると、サンプリングクロック信号CLKsampがハイレベルの期間における比較対象信号Scの電圧Vは、式(5)で表される。式(5)において、基準電圧Vrefは、例えば、電圧Vの最大電圧である。
【0086】
【数5】
【0087】
図14に示すように、サンプリングクロック信号CLKsampの立ち上がりエッジからの経過時間tにおいて、比較対象信号Scの電圧Vが入力信号Sinの電圧Vinと交差する場合、電圧Vinは式(6)で表される。
【0088】
【数6】
【0089】
式(6)において、基準電圧Vref、抵抗11の抵抗値R及びコンデンサー12の容量値Cは既知であるから、これらのデジタル値も既知であり、経過時間tのデジタル値が求まれば、入力信号Sinの電圧Vinのデジタル値が求まる。
【0090】
図14に示すように、入力信号Sinの電圧Vinが比較対象信号Scの電圧Vよりも高いときにトリガー信号TRG1がハイレベルとなる。トリガー信号TRG1nの立ち上がりエッジはトリガー信号TRG1の立ち上がりエッジとほぼ同じタイミングで発生する。そして、前述の通り、時間デジタル変換器100Aは、トリガー信号TRG1nがハイレベルの期間にクロック信号CKのパルスをp回発生させて、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG1の時間イベントとの位相差PD1に対応する時間デジタル値TD1を生成する。
【0091】
また、図14に示すように、トリガー信号TRG2はサンプリングクロック信号CLKsampそのものである。そして、前述の通り、時間デジタル変換器100Bは、トリガー信号TRG2がハイレベルの期間にクロック信号CKのパルスをp回発生させて、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG2の時間イベントとの位相差PD2に対応する時間デジタル値TD2を生成する。
【0092】
図14の例では、時間デジタル変換器100A,100Bの状態遷移部110が状態遷移を開始してから時間デジタル値TD1,TD2が得られるまでに要する時間がサンプリングクロック信号CLKsampの半周期の時間を超えないように設定されている。このように設定することで、時間デジタル変換器100A,100Bが時間デジタル値TD1,TD2をそれぞれ連続して生成する場合でも、状態遷移部110が次の状態遷移を始めるまでに現在の状態遷移を終えることができる。
【0093】
図14に示すように、経過時間tは位相差PD1と位相差PD2との差分に等しいので、時間デジタル値TD1と時間デジタル値TD2との差分は、経過時間tに対応する時間デジタル値である。したがって、デジタル信号生成部40は、時間デジタル値TD1と時間デジタル値TD2とに基づいて経過時間tに対応する時間デジタル値を算出することができる。そして、デジタル信号生成部40は、経過時間tに対応する時間デジタル値を用いて入力信号Sinの電圧Vinのデジタル値を求め、当該デジタル値を有するデジタル信号DOを生成することができる。
【0094】
なお、経過時間tを求めるためには、式(6)における時定数RCが既知であることが必要であるが、例えば、電圧Vinが既知である入力信号Sinを用いて得られる時間デジタル値TD1,TD2から経過時間tを計算し、経過時間tから、あらかじめ時定数RCを求めておくことができる。
【0095】
ここで、時間デジタル値TD1,TD2には、トリガー信号TRG1,TRG2が時間デジタル変換器100A,100Bに伝搬する際の配線による遅延等に起因するオフセット値OF1,OF2がそれぞれ重畳される。オフセット値OF1,OF2は、電圧Vinが既知である入力信号Sinを用いて得られる時間デジタル値TD1,TD2と理論値との差分から、あらかじめ求めておくことができる。そして、デジタル信号生成部40は、時間デジタル値TD1からオフセット値OF1を減算し、時間デジタル値TD2からオフセット値OF2を減算し、オフセット値OF1が減算された時間デジタル値TD1と、オフセット値OF2が減算された時間デジタル値TD2とに基づいて、デジタル信号DOを生成してもよい。このようにすれば、時間デジタル値TD1,TD2に重畳されるオフセット値OF1,OF2に起因するA/D変換誤差が低減され、A/D変換精度が向上する。
【0096】
1-5.作用効果
以上に説明したように、第1実施形態のA/D変換回路1では、比較対象信号生成部10がサンプリングクロック信号CLKsampに同期する特定の波形の比較対象信号Scを生成し、比較器20が入力信号Sinの電圧Vinと比較対象信号Scの電圧Vcとを比較することによりトリガー信号TRG1を生成するので、入力信号Sinの電圧Vinの電圧に応じて、サンプリングクロック信号CLKsampに対するトリガー信号TRG1の発生タイミングが変化する。一方、トリガー信号TRG2は、サンプリングクロック信号CLKsampに基づく信号なので、サンプリングクロック信号CLKsampに対するトリガー信号TRG2の発生タイミングは、入力信号Sinの電圧Vinの電圧によらず一定である。したがって、トリガー信号TRG1とトリガー信号TRG2との位相差は、入力信号Sinの電圧Vinの電圧に応じて変化することになる。
【0097】
そして、時間デジタル変換器100Aは、基準クロック信号CLKrefとトリガー信号TRG1との位相差PD1に対応する時間デジタル値TD1を算出し、時間デジタル変換器100Bは、基準クロック信号CLKrefとトリガー信号TRG2との位相差PD2に対応する時間デジタル値TD2を算出する。したがって、時間デジタル値TD1と時間デジタル値TD2との差分は、トリガー信号TRG1とトリガー信号TRG2との位相差、すなわち、入力信号Sinの電圧Vinの電圧に対応する値となり、デジタル信号生成部40は、時間デジタル値TD1,TD2に基づいて、入力信号Sinの電圧Vinに対応するデジタル信号DOを生成することができる。
【0098】
ここで、時間デジタル変換器100A,100Bでは、状態遷移部110がトリガー信号TRG1,TRG2に基づいて状態の遷移を開始し、状態値STを出力し、重み付け演算部120が基準クロック信号CLKrefに同期して、状態値STに基づく値に時間経過に応じた重み付けを行って所定の演算を行うことにより、状態遷移部110の状態の遷移回数に応じた時間デジタル値TD1,TD2を算出する。これにより、ノイズシェーピング効果が発揮され、A/D変換回路1を構成する各素子の遅延量のばらつき等に起因するノイズ成分が高周波数帯域にシフトし、S/N比の高い時間デジタル値TD1,TD2が得られる。
【0099】
このように、第1実施形態のA/D変換回路1によれば、時間デジタル変換器100A,100Bを用いることで、S/N比の高い時間デジタル値TD1,TD2が得られるので、回路を複雑化しなくても高精度にA/D変換を行うことができる。
【0100】
2.第2実施形態
以下、第2実施形態のA/D変換回路について、第1実施形態と同様の構成要素には同じ符号を付してその説明を省略又は簡略し、主に第1実施形態と異なる内容について説明する。
【0101】
図15は、第2実施形態のA/D変換回路の構成を示す図である。図15に示すように、第2実施形態のA/D変換回路1は、比較対象信号生成部10、比較器20、タイミング生成部30,31、デジタル信号生成部41、分周回路50、サンプルホールド回路52、論理反転回路54,56及び時間デジタル変換器100A,100B,100Cを備える。
【0102】
分周回路50は、基準クロック信号CLKrefを分周してサンプリングクロック信号CLKsampを生成する。したがって、本実施形態では、サンプリングクロック信号CLKsampは、基準クロック信号CLKrefに同期している。
【0103】
論理反転回路54は、サンプリングクロック信号CLKsampの論理レベルを反転したトリガー信号TRG2を出力する。したがって、サンプリングクロック信号CLKsampの論理レベルが変化すると、トリガー信号TRG2の論理レベルも変化するので、トリガー信号TRG2はサンプリングクロック信号CLKsampに同期する信号である。
【0104】
サンプルホールド回路52は、サンプリングクロック信号CLKsampに基づいて入力信号Sinをサンプリングして保持し、保持信号Sinxを出力する。
【0105】
比較対象信号生成部10は、サンプリングクロック信号CLKsampに同期する特定の波形の比較対象信号Scを生成する。第2実施形態でも、第1実施形態と同様、比較対象信号生成部10は、サンプリングクロック信号CLKsampを積分する積分回路を構成する抵抗11及びコンデンサー12を含み、当該積分回路の出力信号に基づいて比較対象信号Scを生成する。なお、分周回路50の分周比は、当該積分回路の時定数に応じて適宜設定される。
【0106】
比較器20は、サンプルホールド回路52によって保持された入力信号Sinである保持信号Sinxの電圧と比較対象信号Scの電圧とを比較することによりトリガー信号TRG1を生成する。
【0107】
タイミング生成部30は、トリガー信号TRG1に基づいて、時間デジタル変換器100Aの動作タイミングを指示するためのトリガー信号TRG1nを生成する。
【0108】
論理反転回路56は、トリガー信号TRG1の論理レベルを反転したトリガー信号TRG3を出力する。したがって、トリガー信号TRG1の論理レベルが変化すると、トリガー信号TRG3の論理レベルも変化するので、トリガー信号TRG3はトリガー信号TRG1に同期する信号である。
【0109】
タイミング生成部31は、トリガー信号TRG3に基づいて、時間デジタル変換器100Cの動作タイミングを指示するためのトリガー信号TRG3nを生成する。
【0110】
時間デジタル変換器100Aは、基準クロック信号CLKrefとトリガー信号TRG1nとが入力され、基準クロック信号CLKrefとトリガー信号TRG1nとの位相差に対応する時間デジタル値TD1を算出する。具体的には、時間デジタル変換器100Aは、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG1nの時間イベントとの位相差PD1に応じた時間デジタル値TD1を算出する。
【0111】
時間デジタル変換器100Bは、基準クロック信号CLKrefとトリガー信号TRG2とが入力され、基準クロック信号CLKrefとトリガー信号TRG2との位相差に対応する時間デジタル値TD2を算出する。具体的には、時間デジタル変換器100Aは、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG2の時間イベントとの位相差PD2に応じた時間デジタル値TD2を算出する。
【0112】
時間デジタル変換器100Cは、基準クロック信号CLKrefとトリガー信号TRG3nとが入力され、基準クロック信号CLKrefとトリガー信号TRG3nとの位相差に対応する時間デジタル値TD3を算出する。具体的には、時間デジタル変換器100Cは、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG3nの時間イベントとの位相差PD3に応じた時間デジタル値TD3を算出する。
【0113】
本実施形態では、トリガー信号TRG3nの時間イベントはトリガー信号TRG3の時間イベントとほぼ同じタイミングである。例えば、トリガー信号TRG3nの時間イベントが立ち上がりエッジであり、トリガー信号TRG3の時間イベントが立ち上がりエッジである場合、トリガー信号TRG3nの立ち上がりエッジは、トリガー信号TRG3の立ち上がりエッジとほぼ同じタイミングである。したがって、時間デジタル変換器100Aは、基準クロック信号CLKrefとトリガー信号TRG3との位相差PD3に対応する時間デジタル値TD3を算出すると言える。
【0114】
デジタル信号生成部41は、時間デジタル値TD1と、時間デジタル値TD2と、時間デジタル値TD3とに基づいて、入力信号Sinの電圧に対応するデジタル信号DOを生成する。
【0115】
図15において、トリガー信号TRG1は「第1のトリガー信号」に相当し、トリガー信号TRG2は「第2のトリガー信号」に相当し、トリガー信号TRG3は「第3のトリガー信号」に相当する。また、時間デジタル値TD1は「第1の時間デジタル値」に相当し、時間デジタル値TD2は「第2の時間デジタル値」に相当し、時間デジタル値TD3は「第3の時間デジタル値」に相当する。また、時間デジタル変換器100Aは「第1の時間デジタル変換器」に相当し、時間デジタル変換器100Bは「第2の時間デジタル変換器」に相当し、時間デジタル変換器100Cは「第3の時間デジタル変換器」に相当する。
【0116】
なお、本実施形態では、時間デジタル変換器100A、時間デジタル変換器100B及び時間デジタル変換器100Cは同じ構成であり、入力される信号が異なる。そして、時間デジタル変換器100A、時間デジタル変換器100B又は時間デジタル変換器100Cである時間デジタル変換器100の構成及び動作は、前述の図2図13で説明した通りである。
【0117】
時間デジタル変換器100Aの状態遷移部110は「第1の状態遷移部」に相当し、時間デジタル変換器100Bの状態遷移部110は「第2の状態遷移部」に相当し、時間デジタル変換器100Cの状態遷移部110は「第3の状態遷移部」に相当する。また、時間デジタル変換器100Aの状態遷移部110から出力される状態値STは「第1の状態情報」に相当し、時間デジタル変換器100Bの状態遷移部110から出力される状態値STは「第2の状態情報」に相当し、時間デジタル変換器100Cの状態遷移部110から出力される状態値STは「第3の状態情報」に相当する。また、時間デジタル変換器100Aの重み付け演算部120は「第1の重み付け演算部」に相当し、時間デジタル変換器100Bの重み付け演算部120は「第2の重み付け演算部」に相当し、時間デジタル変換器100Cの重み付け演算部120は「第3の重み付け演算部」に相当する。
【0118】
図16は、第2実施形態のA/D変換回路1の動作タイミングの一例を示すタイミングチャート図である。
【0119】
図16に示すように、比較対象信号Scの電圧はサンプリングクロック信号CLKsampの立ち上がり及び立ち上がりに同期して、抵抗11の抵抗値Rとコンデンサー12の容量値Cとの積RCで決まる時定数RCで増加又は減少する。
【0120】
したがって、サンプリングクロック信号CLKsampの論理反転後の経過時間をtとすると、サンプリングクロック信号CLKsampがハイレベルの期間における比較対象信号Scの電圧Vは、前述の式(5)で表される。また、サンプリングクロック信号CLKsampがローレベルの期間における比較対象信号Scの電圧Vは、式(7)で表される。
【0121】
【数7】
【0122】
図16に示すように、サンプリングクロック信号CLKsampの立ち上がりエッジからの経過時間tにおいて、比較対象信号Scの電圧Vが保持信号Sinxの電圧Vinと交差する場合、電圧Vinは前述の式(6)で表される。また、サンプリングクロック信号CLKsampの立ち下がりエッジからの経過時間tにおいて、比較対象信号Scの電圧Vが保持信号Sinxの電圧Vinと交差する場合、電圧Vinは式(8)で表される。
【0123】
【数8】
【0124】
式(6)及び式(8)において、基準電圧Vrefは既知であり、時定数RCが既知であれば、これらのデジタル値も既知であり、経過時間tのデジタル値及び経過時間tのデジタル値が求まれば、保持信号Sinxの電圧Vinのデジタル値が求まる。そして、例えば、式(6)から求められる保持信号Sinxの電圧Vinのデジタル値と式(8)から求められる保持信号Sinxの電圧Vinのデジタル値の平均値を入力信号Sinの電圧としてもよい。
【0125】
また、保持信号Sinxの電圧Vinの確からしさは一定ではないので、経過時間t,tにおける比較対象信号Scの電圧Vの傾きの絶対値と、式(6),式(8)から求められる保持信号Sinxの電圧Vinの確からしさとには相関があると考えられる。例えば、比較対象信号Scの電圧Vの傾きの絶対値が小さいほど保持信号Sinxの電圧Vinの確からしさが高い場合を想定すると、経過時間tにおける電圧Vの傾きの絶対値が経過時間tにおける電圧Vの傾きの絶対値よりも小さい場合は、式(6)から求められる保持信号Sinxの電圧Vinのデジタル値を入力信号Sinの電圧のデジタル値とし、経過時間tにおける電圧Vの傾きの絶対値が経過時間tにおける電圧Vの傾きの絶対値よりも小さい場合は、式(8)から求められる保持信号Sinxの電圧Vinのデジタル値を入力信号Sinの電圧のデジタル値としてもよい。
【0126】
あるいは、入力信号Sinの電圧のデジタル値を以下のように求めてもよい。式(5)の両辺を時間tで微分すると、式(9)により、サンプリングクロック信号CLKsampがハイレベルの期間における比較対象信号Scの電圧Vの傾きが求められる。同様に、式(7)の両辺を時間tで微分すると、式(10)により、サンプリングクロック信号CLKsampがローレベルの期間における比較対象信号Scの電圧Vの傾きが求められる。
【0127】
【数9】
【0128】
【数10】
【0129】
比較対象信号Scの電圧Vの傾きの絶対値を用いた加重平均値は式(11)により求められる。
【0130】
【数11】
【0131】
式(11)に式(9)及び式(10)を代入して整理すると式(12)が得られる。
【0132】
【数12】
【0133】
式(12)より求められる加重平均値を入力信号Sinの電圧のデジタル値としてもよい。
【0134】
図16に示すように、保持信号Sinxの電圧Vinが比較対象信号Scの電圧Vよりも高いときにトリガー信号TRG1がハイレベルとなる。トリガー信号TRG1nの立ち上がりエッジはトリガー信号TRG1の立ち上がりエッジとほぼ同じタイミングで発生する。そして、時間デジタル変換器100Aは、トリガー信号TRG1nがハイレベルの期間にクロック信号CKのパルスをp回発生させて、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG1の時間イベントとの位相差PD1に対応する時間デジタル値TD1を生成する。
【0135】
また、図16に示すように、トリガー信号TRG2は、サンプリングクロック信号CLKsampの論理反転信号である。そして、時間デジタル変換器100Bは、トリガー信号TRG2がハイレベルの期間にクロック信号CKのパルスをp回発生させて、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG2の時間イベントとの位相差PD2に対応する時間デジタル値TD2を生成する。
【0136】
また、図16に示すように、トリガー信号TRG3はトリガー信号TRG1の論理反転信号である。トリガー信号TRG3nの立ち上がりエッジはトリガー信号TRG3の立ち上がりエッジとほぼ同じタイミングで発生する。そして、時間デジタル変換器100Cは、トリガー信号TRG3nがハイレベルの期間にクロック信号CKのパルスをp回発生させて、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG3の時間イベントとの位相差PD3に対応する時間デジタル値TD3を生成する。
【0137】
図16の例では、時間デジタル変換器100A,100B,100Cの状態遷移部110が状態遷移を開始してから時間デジタル値TD1,TD2,TD3が得られるまでに要する時間がサンプリングクロック信号CLKsampの半周期の時間を超えないように設定されている。このように設定することで、時間デジタル変換器100A,100B,100Cが時間デジタル値TD1,TD2,TD3をそれぞれ連続して生成する場合でも、状態遷移部110が次の状態遷移を始めるまでに現在の状態遷移を終えることができる。
【0138】
図16に示すように、時間デジタル値TD2と時間デジタル値TD1との差分は、位相差PD2と位相差PD1との差分に相当する時間τに対応する時間デジタル値である。サンプリングクロック信号CLKsampの1周期の時間は既知であり、経過時間tは、サンプリングクロック信号CLKsampの半周期の時間から時間τを減算した時間に等しいので、経過時間tに対応する時間デジタル値が求まる。また、経過時間tは位相差PD3と位相差PD2との差分に等しいので、時間デジタル値TD3と時間デジタル値TD2との差分は、経過時間tに対応する時間デジタル値である。したがって、デジタル信号生成部41は、時間デジタル値TD1、時間デジタル値TD2及び時間デジタル値TD3に基づいて経過時間t,tに対応する時間デジタル値を算出することができる。そして、デジタル信号生成部41は、経過時間t,tに対応する時間デジタル値を用いて入力信号Sinの電圧のデジタル値を求め、当該デジタル値を有するデジタル信号DOを生成することができる。
【0139】
なお、経過時間t,tを求めるためには、式(6)及び式(8)における時定数RCが既知であることが必要であるが、例えば、電圧Vinが既知である入力信号Sinを用いて得られる時間デジタル値TD1,TD2,TD3から経過時間t,tを計算し、経過時間t,tから、あらかじめ時定数RCを求めておくことができる。
【0140】
ここで、時間デジタル値TD1,TD2,TD3には、トリガー信号TRG1,TRG2,TRG3が時間デジタル変換器100A,100B,100Cに伝搬する際の配線による遅延等に起因するオフセット値OF1,OF2,OF3がそれぞれ重畳される。オフセット値OF1,OF2,OF3は、電圧Vinが既知である入力信号Sinを用いて得られる時間デジタル値TD1,TD2,TD3と理論値との差分から、あらかじめ求めておくことができる。そして、デジタル信号生成部41は、時間デジタル値TD1からオフセット値OF1を減算し、時間デジタル値TD2からオフセット値OF2を減算し、時間デジタル値TD3からオフセット値OF3を減算し、オフセット値OF1が減算された時間デジタル値TD1と、オフセット値OF2が減算された時間デジタル値TD2と、オフセット値OF3が減算された時間デジタル値TD3とに基づいて、デジタル信号DOを生成してもよい。このようにすれば、時間デジタル値TD1,TD2,TD3に重畳されるオフセット値OF1,OF2,OF3に起因するA/D変換誤差が低減され、A/D変換精度が向上する。
【0141】
また、温度変化や経時変化等により、抵抗11とコンデンサー12とによって構成される積分回路の時定数RCが変動する場合、時定数RCの変動に応じて経過時間t,tも変動してしまい、A/D変換精度の低下の原因となる。そこで、本実施形態では、サンプルホールド回路52により入力信号Sinが保持されるため、保持信号Sinxの電圧Vinが経過時間t,tの計測中に変化しないことを利用し、以下のようにして時定数RCの変動を補償する。
【0142】
まず、準備として関数f(x)=exp(-t/x)のテイラー展開を考える。f(x)のRCのまわりでのテイラー展開は、式(13)によって与えられる。
【0143】
【数13】
【0144】
式(13)の1次までのテイラー展開を考えると、f’(x)~t/x・exp(-t/x)であることから、式(14)が導かれる。
【0145】
【数14】
【0146】
RCがεだけ変化してR’C’=RC+εになったと仮定し、式(6)と式(8)が等しいとすると、式(15)が得られる。
【0147】
【数15】
【0148】
式(14)を用いて式(15)をテイラー展開するとexp の項を展開すると、式(16)が得られる。
【0149】
【数16】
【0150】
式(16)を変動量εについて解くと式(17)が得られる。
【0151】
【数17】
【0152】
式(17)において、時定数RCは既知であり、経過時間t,tのデジタル値が求まれば、変動量εが求まる。
【0153】
前述の通り、デジタル信号生成部41は、時間デジタル値TD1、時間デジタル値TD2及び時間デジタル値TD3に基づいて経過時間t,tに対応する時間デジタル値を算出することができる。したがって、デジタル信号生成部41は、時間デジタル値TD1と、時間デジタル値TD2と、時間デジタル値TD3とに基づいて、時定数RCの変動量εを算出し、変動量εが補償されたデジタル信号DOを生成してもよい。このようにすれば、時定数RCの変動量が補償され、A/D変換精度が向上する。
【0154】
なお、εの値はオンラインで逐次更新されてもよいし、オフラインで更新されてもよい。また、デジタル信号生成部41は、複数のεの値をフィルター処理したものや統計処理したものを用いて時定数RCの変動量を補償してもよい。また、上記の例では式(13)の1次までのテイラー展開を考えたが、デジタル信号生成部41は、式(13)の高次のテイラー展開を考慮して時定数RCの変動量を補償してもよい。
【0155】
以上に説明したように、第2実施形態のA/D変換回路1では、サンプルホールド回路52がサンプリングクロック信号CLKsampに基づいて入力信号Sinをサンプリングして保持し、比較対象信号生成部10がサンプリングクロック信号CLKsampに同期する特定の波形の比較対象信号Scを生成し、比較器20が保持信号Sinxの電圧Vinと比較対象信号Scの電圧Vcとを比較することによりトリガー信号TRG1を生成する。また、トリガー信号TRG3は、トリガー信号TRG1に同期している。したがって、保持信号Sinxの電圧Vinの電圧に応じて、サンプリングクロック信号CLKsampに対するトリガー信号TRG1,TRG3の発生タイミングが変化する。一方、トリガー信号TRG2は、サンプリングクロック信号CLKsampに基づく信号なので、サンプリングクロック信号CLKsampに対するトリガー信号TRG2の発生タイミングは、保持信号Sinxの電圧Vinの電圧によらず一定である。したがって、トリガー信号TRG1,TRG3とトリガー信号TRG2との位相差は、保持信号Sinxの電圧Vinの電圧に応じて変化することになる。
【0156】
そして、時間デジタル変換器100Aは、基準クロック信号CLKrefとトリガー信号TRG1との位相差PD1に対応する時間デジタル値TD1を算出し、時間デジタル変換器100Bは、基準クロック信号CLKrefとトリガー信号TRG2との位相差PD2に対応する時間デジタル値TD2を算出し、時間デジタル変換器100Cは、基準クロック信号CLKrefとトリガー信号TRG3との位相差PD3に対応する時間デジタル値TD3を算出する。したがって、時間デジタル値TD1と時間デジタル値TD2との差分は、トリガー信号TRG1とトリガー信号TRG2との位相差、すなわち、保持信号Sinxの電圧Vinの電圧に対応する値となる。また、時間デジタル値TD3と時間デジタル値TD2との差分は、トリガー信号TRG3とトリガー信号TRG2との位相差、すなわち、保持信号Sinxの電圧Vinの電圧に対応する値となる。したがって、デジタル信号生成部41は、時間デジタル値TD1,TD2,TD3に基づいて、保持信号Sinxの電圧Vinに対応するデジタル信号DOを生成することができる。
【0157】
ここで、時間デジタル変換器100A,100B,100Cでは、状態遷移部110がトリガー信号TRG1,TRG2,TRG3に基づいて状態の遷移を開始し、状態値STを出力し、重み付け演算部120が基準クロック信号CLKrefに同期して、状態値STに基づく値に時間経過に応じた重み付けを行って所定の演算を行うことにより、状態遷移部110の状態の遷移回数に応じた時間デジタル値TD1,TD2,TD3を算出する。これにより、ノイズシェーピング効果が発揮され、A/D変換回路1を構成する各素子の遅延量のばらつき等に起因するノイズ成分が高周波数帯域にシフトし、S/N比の高い時間デジタル値TD1,TD2,TD3が得られる。
【0158】
このように、第2実施形態のA/D変換回路1によれば、時間デジタル変換器100A,100B、100Cを用いることで、S/N比の高い時間デジタル値TD1,TD2,TD3が得られるので、回路を複雑化しなくても高精度にA/D変換を行うことができる。
【0159】
また、第2実施形態のA/D変換回路1では、サンプルホールド回路52がサンプリングクロック信号CLKsampに基づいて入力信号Sinをサンプリングして保持し、保持信号Sinxに基づくデジタル信号DOが得られる。したがって、第2実施形態のA/D変換回路1によれば、入力信号Sinの電圧が変動しても保持信号Sinxの電圧は一定であるので、入力信号Sinの電圧に応じたサンプリングタイミングの揺らぎが低減され、高精度にA/D変換を行うことができる。
【0160】
なお、第2実施形態のA/D変換回路1では、分周回路50が基準クロック信号CLKrefを分周してサンプリングクロック信号CLKsampを生成するので、サンプリングクロック信号CLKsampは基準クロック信号CLKrefに同期している。そのため、基準クロック信号CLKrefとサンプリングクロック信号CLKsampとの位相差は一定であり、位相差PD2に対応する時間デジタル値TD2が既知の一定値であるものとして、論理反転回路54及び時間デジタル変換器100Bを省いてもよい。このようにすれば、A/D変換回路1のサイズを小さくすることができる。
【0161】
3.第3実施形態
以下、第3実施形態のA/D変換回路について、第1実施形態又は第2実施形態と同様の構成要素には同じ符号を付してその説明を省略又は簡略し、主に第1実施形態及び第2実施形態と異なる内容について説明する。
【0162】
図17は、第3実施形態のA/D変換回路の構成を示す図である。図17に示すように、第3実施形態のA/D変換回路1は、比較対象信号生成部10、比較器20、タイミング生成部32、デジタル信号生成部42、サンプルホールド回路52及び時間デジタル変換器100Aを備える。
【0163】
サンプルホールド回路52は、サンプリングクロック信号CLKsampに基づいて入力信号Sinをサンプリングして保持し、保持信号Sinxを出力する。
【0164】
比較対象信号生成部10は、サンプリングクロック信号CLKsampに同期する特定の波形の比較対象信号Scを生成する。第3実施形態でも、第1実施形態及び第2実施形態と同様、比較対象信号生成部10は、サンプリングクロック信号CLKsampを積分する積分回路を構成する抵抗11及びコンデンサー12を含み、当該積分回路の出力信号に基づいて比較対象信号Scを生成する。
【0165】
比較器20は、サンプルホールド回路52によって保持された入力信号Sinである保持信号Sinxの電圧と比較対象信号Scの電圧とを比較することによりトリガー信号TRG1を生成する。
【0166】
タイミング生成部32は、トリガー信号TRG1及びサンプリングクロック信号CLKsampに基づいて、時間デジタル変換器100Aの動作タイミングを指示するためのトリガー信号TRG1nを生成する。具体的には、タイミング生成部32は、トリガー信号TRG1の時間イベントに基づいてトリガー信号TRG1nの時間イベントを発生させ、さらに、サンプリングクロック信号CLKsampの時間イベントに基づいてトリガー信号TRG1nの次の時間イベントを発生させる。
【0167】
時間デジタル変換器100Aは、基準クロック信号CLKrefとトリガー信号TRG1nとが入力され、基準クロック信号CLKrefとトリガー信号TRG1nとの位相差に対応する時間デジタル値TD1nを算出する。具体的には、時間デジタル変換器100Aは、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG1nの時間イベントとの位相差PD1に応じた時間デジタル値TD1nを算出する。さらに、時間デジタル変換器100Aは、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG1nの次の時間イベントとの位相差PD2に応じた時間デジタル値TD1nを算出する。
【0168】
本実施形態では、トリガー信号TRG1nの所定の時間イベントはトリガー信号TRG1の時間イベントとほぼ同じタイミングである。例えば、トリガー信号TRG1nの時間イベントが立ち上がりエッジであり、トリガー信号TRG1の時間イベントが立ち上がりエッジである場合、トリガー信号TRG1nの立ち上がりエッジは、トリガー信号TRG1の立ち上がりエッジとほぼ同じタイミングである。また、トリガー信号TRG1nの次の時間イベントはサンプリングクロック信号CLKsampの時間イベントとほぼ同じタイミングである。例えば、トリガー信号TRG1nの時間イベントが立ち上がりエッジであり、サンプリングクロック信号CLKsampの時間イベントが立ち上がりエッジである場合、トリガー信号TRG1nの立ち上がりエッジは、サンプリングクロック信号CLKsampの立ち上がりエッジとほぼ同じタイミングである。したがって、時間デジタル変換器100Aは、基準クロック信号CLKrefとトリガー信号TRG1との位相差PD1に対応する時間デジタル値TD1nを算出し、さらに、基準クロック信号CLKrefとサンプリングクロック信号CLKsampとの位相差PD2に対応する時間デジタル値TD1nを算出すると言える。
【0169】
デジタル信号生成部42は、位相差PD1に応じた時間デジタル値TD1nと、位相差PD2に応じた時間デジタル値TD1nとに基づいて、入力信号Sinの電圧に対応するデジタル信号DOを生成する。
【0170】
図17において、トリガー信号TRG1は「第1のトリガー信号」に相当し、サンプリングクロック信号CLKsampは「第2のトリガー信号」に相当する。また、位相差PD1に対応する時間デジタル値TD1nは「第1の時間デジタル値」に相当し、位相差PD2に対応する時間デジタル値TD1nは「第2の時間デジタル値」に相当する。また、時間デジタル変換器100Aは「第1の時間デジタル変換器」に相当する。
【0171】
なお、本実施形態では、時間デジタル変換器100Aの構成及び機能は、前述の図2図13で説明した通りである。
【0172】
ただし、本実施形態では、状態遷移部110は、トリガー信号TRG1nに基づいて状態の遷移を開始し、状態を示す状態値ST1を出力し、さらに、トリガー信号TRG1nに基づいて状態の遷移を開始し、状態を示す状態値ST2を出力する。具体的には、状態遷移部110は、トリガー信号TRG1nの時間イベントにより状態の遷移を開始して状態を示す状態値ST1を出力し、さらに、トリガー信号TRG1nの次の時間イベントにより状態の遷移を開始して次の状態を示す状態値ST2を出力する。
【0173】
また、重み付け演算部120は、基準クロック信号CLKrefに同期して、状態値ST1に基づく値に時間経過に応じた重み付けを行って所定の演算を行うことにより、状態遷移部110の状態の遷移回数に応じた時間デジタル値TD1nを算出し、さらに、基準クロック信号CLKrefに同期して、状態値ST2に基づく値に時間経過に応じた重み付けを行って所定の演算を行うことにより、状態遷移部110の状態の遷移回数に応じた時間デジタル値TD1nを算出する。具体的には、重み付け演算部120は、状態値ST1に基づいて位相差PD1に応じた時間デジタル値TD1nを算出し、さらに、状態値ST2に基づいて位相差PD2に応じた時間デジタル値TD1nを算出する。
【0174】
時間デジタル変換器100Aの状態遷移部110は「第1の状態遷移部」に相当する。また、時間デジタル変換器100Aの状態遷移部110から出力される状態値ST1は「第1の状態情報」に相当し、時間デジタル変換器100Bの状態遷移部110から出力される状態値ST2は「第2の状態情報」に相当する。また、時間デジタル変換器100Aの重み付け演算部120は「第1の重み付け演算部」に相当する。
【0175】
図18は、第3実施形態のA/D変換回路1の動作タイミングの一例を示すタイミングチャート図である。
【0176】
図18に示すように、比較対象信号Scの電圧はサンプリングクロック信号CLKsampの立ち上がりに同期して、抵抗11の抵抗値Rとコンデンサー12の容量値Cとの積RCで決まる時定数で増加する。
【0177】
サンプリングクロック信号CLKsampの立ち上がりエッジからの経過時間tにおいて、比較対象信号Scの電圧Vが入力信号Sinの電圧Vinと交差する場合、電圧Vinは前述の式(6)で表される。式(6)において、基準電圧Vref、抵抗11の抵抗値R及びコンデンサー12の容量値Cは既知であるから、これらのデジタル値も既知であり、経過時間tのデジタル値が求まれば、保持信号Sinxの電圧Vinのデジタル値が求まる。
【0178】
図18に示すように、保持信号Sinxの電圧Vinが比較対象信号Scの電圧Vよりも高いときにトリガー信号TRG1がハイレベルとなる。トリガー信号TRG1nの1回目の立ち上がりエッジはトリガー信号TRG1の立ち上がりエッジとほぼ同じタイミングで発生し、トリガー信号TRG1nの2回目の立ち上がりエッジはサンプリングクロック信号CLKsampの立ち上がりエッジとほぼ同じタイミングで発生する。そして、時間デジタル変換器100Aは、トリガー信号TRG1nがハイレベルの期間にクロック信号CKのパルスをp回発生させて、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG1の時間イベントとの位相差PD1に対応する時間デジタル値TD1nを生成する。また、時間デジタル変換器100Aは、トリガー信号TRG1nがハイレベルの期間にクロック信号CKのパルスをp回発生させて、基準クロック信号CLKrefの基準となる時間イベントとサンプリングクロック信号CLKsampの時間イベントとの位相差PD2に対応する時間デジタル値TD1nを生成する。
【0179】
図18の例では、時間デジタル変換器100Aの状態遷移部110が状態遷移を開始してから時間デジタル値TD1nが得られるまでに要する時間がサンプリングクロック信号CLKsampの半周期の時間を超えないように設定されている。このように設定することで、時間デジタル変換器100Aが時間デジタル値TD1nを連続して生成する場合でも、状態遷移部110が次の状態遷移を始めるまでに現在の状態遷移を終えることができる。
【0180】
図18に示すように、位相差PD2に対応する時間デジタル値TD1nと位相差PD1に対応する時間デジタル値TD1nとの差分は、位相差PD2と位相差PD1との差分に相当する時間τに対応する時間デジタル値である。サンプリングクロック信号CLKsampの1周期の時間は既知であり、経過時間tは、サンプリングクロック信号CLKsampの1周期の時間から時間τを減算した時間に等しいので、経過時間tに対応する時間デジタル値が求まる。したがって、デジタル信号生成部42は、時間デジタル値TD1nに基づいて経過時間tに対応する時間デジタル値を算出することができる。そして、デジタル信号生成部42は、経過時間tに対応する時間デジタル値を用いて入力信号Sinの電圧のデジタル値を求め、当該デジタル値を有するデジタル信号DOを生成することができる。
【0181】
なお、経過時間tを求めるためには、式(6)における時定数RCが既知であることが必要であるが、例えば、電圧Vinが既知である入力信号Sinを用いて得られる時間デジタル値TD1,TD2から経過時間tを計算し、経過時間tから、あらかじめ時定数RCを求めておくことができる。
【0182】
ここで、位相差PD1,PD2にそれぞれ対応する時間デジタル値TD1nには、トリガー信号TRG1及びサンプリングクロック信号CLKsampが時間デジタル変換器100Aに伝搬する際の配線による遅延等に起因するオフセット値OF1,OF2がそれぞれ重畳される。オフセット値OF1,OF2は、電圧Vinが既知である入力信号Sinを用いて得られる位相差PD1,PD2にそれぞれ対応する時間デジタル値TD1nと理論値との差分から、あらかじめ求めておくことができる。そして、デジタル信号生成部42は、位相差PD1に対応する時間デジタル値TD1nからオフセット値OF1を減算し、位相差PD2に対応する時間デジタル値TD1nからオフセット値OF2を減算し、オフセット値OF1が減算された時間デジタル値TD1nと、オフセット値OF2が減算された時間デジタル値TD1nとに基づいて、デジタル信号DOを生成してもよい。このようにすれば、時間デジタル値TD1nに重畳されるオフセット値OF1,OF2に起因するA/D変換誤差が低減され、A/D変換精度が向上する。
【0183】
以上に説明したように、第3実施形態のA/D変換回路1では、サンプルホールド回路52がサンプリングクロック信号CLKsampに基づいて入力信号Sinをサンプリングして保持し、比較対象信号生成部10がサンプリングクロック信号CLKsampに同期する特定の波形の比較対象信号Scを生成し、比較器20が保持信号Sinxの電圧Vinと比較対象信号Scの電圧Vcとを比較することによりトリガー信号TRG1を生成する。したがって、保持信号Sinxの電圧Vinの電圧に応じて、サンプリングクロック信号CLKsampに対するトリガー信号TRG1の発生タイミングが変化し、トリガー信号TRG1に基づいて生成されるトリガー信号TRG1nの発生タイミングも変化する。一方、サンプリングクロック信号CLKsampに基づいて生成されるトリガー信号TRG1nの発生タイミングは、保持信号Sinxの電圧Vinの電圧によらず一定である。したがって、トリガー信号TRG1に基づいて生成されるトリガー信号TRG1nとサンプリングクロック信号CLKsampに基づいて生成されるトリガー信号TRG1nとの位相差は、保持信号Sinxの電圧Vinの電圧に応じて変化することになる。
【0184】
そして、時間デジタル変換器100Aは、トリガー信号TRG1nに基づいて、基準クロック信号CLKrefとトリガー信号TRG1との位相差PD1に対応する時間デジタル値TD1nを算出し、さらに、基準クロック信号CLKrefとサンプリングクロック信号CLKsampとの位相差PD2に対応する時間デジタル値TD1nを算出する。
【0185】
したがって、位相差PD1に対応する時間デジタル値TD1nと位相差PD2に対応する時間デジタル値TD1nとの差分は、トリガー信号TRG1とサンプリングクロック信号CLKsampとの位相差、すなわち、保持信号Sinxの電圧Vinの電圧に対応する値となる。したがって、デジタル信号生成部42は、時間デジタル値TD1nに基づいて、保持信号Sinxの電圧Vinに対応するデジタル信号DOを生成することができる。
【0186】
ここで、時間デジタル変換器100Aでは、状態遷移部110がトリガー信号TRG1に基づいて状態の遷移を開始して状態値ST1を出力し、重み付け演算部120が基準クロック信号CLKrefに同期して、状態値ST1に基づく値に時間経過に応じた重み付けを行って所定の演算を行うことにより、状態遷移部110の状態の遷移回数に応じた時間デジタル値TD1nを算出する。また、状態遷移部110がサンプリングクロック信号CLKsampに基づいて状態の遷移を開始して状態値ST2を出力し、重み付け演算部120が基準クロック信号CLKrefに同期して、状態値ST2に基づく値に時間経過に応じた重み付けを行って所定の演算を行うことにより、状態遷移部110の状態の遷移回数に応じた時間デジタル値TD1nを算出する。これにより、ノイズシェーピング効果が発揮され、A/D変換回路1を構成する各素子の遅延量のばらつき等に起因するノイズ成分が高周波数帯域にシフトし、S/N比の高い時間デジタル値TD1nが得られる。
【0187】
このように、第3実施形態のA/D変換回路1によれば、時間デジタル変換器100Aを用いることで、S/N比の高い時間デジタル値TD1nが得られるので、回路を複雑化しなくても高精度にA/D変換を行うことができる。
【0188】
また、第3実施形態のA/D変換回路1では、サンプルホールド回路52がサンプリングクロック信号CLKsampに基づいて入力信号Sinをサンプリングして保持し、保持信号Sinxに基づくデジタル信号DOが得られる。したがって、第3実施形態のA/D変換回路1によれば、入力信号Sinの電圧が変動しても保持信号Sinxの電圧は一定であるので、入力信号Sinの電圧に応じたサンプリングタイミングの揺らぎが低減され、高精度にA/D変換を行うことができる。
【0189】
また、第3実施形態のA/D変換回路1によれば、1つの時間デジタル変換器100Aを用いてA/D変換を行うので、2つの時間デジタル変換器100A,100Bを用いる第1実施形態のA/D変換回路1や3つの時間デジタル変換器100A,100B,100Cを用いる第2実施形態のA/D変換回路1よりもサイズを小さくすることができる。
【0190】
4.第4実施形態
以下、第4実施形態のA/D変換回路について、第1実施形態、第2実施形態又は第3実施形態と同様の構成要素には同じ符号を付してその説明を省略又は簡略し、主に第1実施形態、第2実施形態及び第3実施形態と異なる内容について説明する。
【0191】
図19は、第4実施形態のA/D変換回路の構成を示す図である。図19に示すように、第4実施形態のA/D変換回路1は、比較対象信号生成部10、比較器20、タイミング生成部30、デジタル信号生成部43、分周回路50、サンプルホールド回路52、及び時間デジタル変換器100Aを備える。
【0192】
分周回路50は、基準クロック信号CLKrefを分周してサンプリングクロック信号CLKsampを生成する。したがって、本実施形態では、サンプリングクロック信号CLKsampは、基準クロック信号CLKrefに同期している。
【0193】
サンプルホールド回路52は、サンプリングクロック信号CLKsampに基づいて入力信号Sinをサンプリングして保持し、保持信号Sinxを出力する。
【0194】
比較対象信号生成部10は、サンプリングクロック信号CLKsampに同期する特定の波形の比較対象信号Scを生成する。第4実施形態でも、第1実施形態、第2実施形態及び第3実施形態と同様、比較対象信号生成部10は、サンプリングクロック信号CLKsampを積分する積分回路を構成する抵抗11及びコンデンサー12を含み、当該積分回路の出力信号に基づいて比較対象信号Scを生成する。なお、分周回路50の分周比は、当該積分回路の時定数に応じて適宜設定される。
【0195】
比較器20は、サンプルホールド回路52によって保持された入力信号Sinである保持信号Sinxの電圧と比較対象信号Scの電圧とを比較することによりトリガー信号TRG1を生成する。
【0196】
タイミング生成部30は、トリガー信号TRG1に基づいて、時間デジタル変換器100Aの動作タイミングを指示するためのトリガー信号TRG1nを生成する。
【0197】
時間デジタル変換器100Aは、基準クロック信号CLKrefとトリガー信号TRG1nとが入力され、基準クロック信号CLKrefとトリガー信号TRG1nとの位相差に対応する時間デジタル値TD1を算出する。具体的には、時間デジタル変換器100Aは、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG1nの時間イベントとの位相差PD1に応じた時間デジタル値TD1を算出する。
【0198】
本実施形態では、サンプリングクロック信号CLKsampは、基準クロック信号CLKrefに同期しているから、基準クロック信号CLKrefの基準となる時間イベントとサンプリングクロック信号CLKsampの時間イベントとの位相差PD2は既知である。したがって、位相差PD2に対応する時間デジタル値TD2も既知である。
【0199】
デジタル信号生成部43は、時間デジタル値TD1と、既知の時間デジタル値TD2とに基づいて、入力信号Sinの電圧に対応するデジタル信号DOを生成する。
【0200】
図19において、トリガー信号TRG1は「第1のトリガー信号」に相当し、サンプリングクロック信号CLKsampは「第2のトリガー信号」に相当する。また、時間デジタル値TD1は「第1の時間デジタル値」に相当し、時間デジタル値TD2は「第2の時間デジタル値」に相当する。また、時間デジタル変換器100Aは「第1の時間デジタル変換器」に相当する。
【0201】
なお、本実施形態では、時間デジタル変換器100Aの構成及び機能は、前述の図2図13で説明した通りである。
【0202】
時間デジタル変換器100Aの状態遷移部110は「第1の状態遷移部」に相当する。また、時間デジタル変換器100Aの状態遷移部110から出力される状態値ST1は「第1の状態情報」に相当する。また、時間デジタル変換器100Aの重み付け演算部120は「第1の重み付け演算部」に相当する。
【0203】
図20は、第4実施形態のA/D変換回路1の動作タイミングの一例を示すタイミングチャート図である。
【0204】
図20に示すように、比較対象信号Scの電圧はサンプリングクロック信号CLKsampの立ち上がりに同期して、抵抗11の抵抗値Rとコンデンサー12の容量値Cとの積RCで決まる時定数で増加する。
【0205】
サンプリングクロック信号CLKsampの立ち上がりエッジからの経過時間tにおいて、比較対象信号Scの電圧Vが入力信号Sinの電圧Vinと交差する場合、電圧Vinは前述の式(6)で表される。式(6)において、基準電圧Vref、抵抗11の抵抗値R及びコンデンサー12の容量値Cは既知であるから、これらのデジタル値も既知であり、経過時間tのデジタル値が求まれば、保持信号Sinxの電圧Vinのデジタル値が求まる。
【0206】
図20に示すように、入力信号Sinの電圧Vinが比較対象信号Scの電圧Vよりも高いときにトリガー信号TRG1がハイレベルとなる。トリガー信号TRG1nの立ち上がりエッジはトリガー信号TRG1の立ち上がりエッジとほぼ同じタイミングで発生する。そして、前述の通り、時間デジタル変換器100Aは、トリガー信号TRG1nがハイレベルの期間にクロック信号CKのパルスをp回発生させて、基準クロック信号CLKrefの基準となる時間イベントとトリガー信号TRG1の時間イベントとの位相差PD1に対応する時間デジタル値TD1を生成する。
【0207】
また、前述の通り、サンプリングクロック信号CLKsampは、基準クロック信号CLKrefに同期しているから、基準クロック信号CLKrefの基準となる時間イベントとサンプリングクロック信号CLKsampの時間イベントとの位相差PD2に対応する時間デジタル値TD2は既知である。
【0208】
図20の例では、時間デジタル変換器100Aの状態遷移部110が状態遷移を開始してから時間デジタル値TD1が得られるまでに要する時間がサンプリングクロック信号CLKsampの半周期の時間を超えないように設定されている。このように設定することで、時間デジタル変換器100Aが時間デジタル値TD1を連続して生成する場合でも、状態遷移部110が次の状態遷移を始めるまでに現在の状態遷移を終えることができる。
【0209】
図20に示すように、経過時間tは位相差PD1と位相差PD2との差分に等しいので、時間デジタル値TD1と時間デジタル値TD2との差分は、経過時間tに対応する時間デジタル値である。したがって、デジタル信号生成部43は、時間デジタル値TD1と既知の時間デジタル値TD2とに基づいて経過時間tに対応する時間デジタル値を算出することができる。そして、デジタル信号生成部43は、経過時間tに対応する時間デジタル値を用いて入力信号Sinの電圧のデジタル値を求め、当該デジタル値を有するデジタル信号DOを生成することができる。
【0210】
なお、経過時間tを求めるためには、式(6)における時定数RCが既知であることが必要であるが、例えば、電圧Vinが既知である入力信号Sinを用いて得られる時間デジタル値TD1及び既知の時間デジタル値TD2から経過時間tを計算し、経過時間tから、あらかじめ時定数RCを求めておくことができる。
【0211】
ここで、時間デジタル値TD1には、トリガー信号TRG1が時間デジタル変換器100Aに伝搬する際の配線による遅延等に起因するオフセット値OF1が重畳される。オフセット値OF1は、電圧Vinが既知である入力信号Sinを用いて得られる時間デジタル値TD1と理論値との差分から、あらかじめ求めておくことができる。そして、デジタル信号生成部43は、時間デジタル値TD1からオフセット値OF1を減算し、オフセット値OF1が減算された時間デジタル値TD1と、既知の時間デジタル値TD2とに基づいて、デジタル信号DOを生成してもよい。このようにすれば、時間デジタル値TD1に重畳されるオフセット値OF1に起因するA/D変換誤差が低減され、A/D変換精度が向上する。
【0212】
以上に説明したように、第4実施形態のA/D変換回路1では、サンプルホールド回路52がサンプリングクロック信号CLKsampに基づいて入力信号Sinをサンプリングして保持し、比較対象信号生成部10がサンプリングクロック信号CLKsampに同期する特定の波形の比較対象信号Scを生成し、比較器20が保持信号Sinxの電圧Vinと比較対象信号Scの電圧Vcとを比較することによりトリガー信号TRG1を生成する。したがって、保持信号Sinxの電圧Vinの電圧に応じて、サンプリングクロック信号CLKsampに対するトリガー信号TRG1の発生タイミングが変化する。したがって、トリガー信号TRG1とサンプリングクロック信号CLKsampとの位相差は、保持信号Sinxの電圧Vinの電圧に応じて変化することになる。
【0213】
そして、時間デジタル変換器100Aは、基準クロック信号CLKrefとトリガー信号TRG1との位相差PD1に対応する時間デジタル値TD1を算出する。また、分周回路50が基準クロック信号CLKrefを分周してサンプリングクロック信号CLKsampを生成するので、サンプリングクロック信号CLKsampは基準クロック信号CLKrefに同期している。そのため、基準クロック信号CLKrefとサンプリングクロック信号CLKsampとの位相差に対応する時間デジタル値TD2は既知の一定値である。そのため、時間デジタル値TD1と時間デジタル値TD2との差分は、トリガー信号TRG1とサンプリングクロック信号CLKsampとの位相差、すなわち、保持信号Sinxの電圧Vinの電圧に対応する値となる。したがって、デジタル信号生成部43は、時間デジタル値TD1と既知の時間デジタル値TD2とに基づいて、保持信号Sinxの電圧Vinに対応するデジタル信号DOを生成することができる。
【0214】
ここで、時間デジタル変換器100Aでは、状態遷移部110がトリガー信号TRG1に基づいて状態の遷移を開始し、状態値STを出力し、重み付け演算部120が基準クロック信号CLKrefに同期して、状態値STに基づく値に時間経過に応じた重み付けを行って所定の演算を行うことにより、状態遷移部110の状態の遷移回数に応じた時間デジタル値TD1を算出する。これにより、ノイズシェーピング効果が発揮され、A/D変換回路1を構成する各素子の遅延量のばらつき等に起因するノイズ成分が高周波数帯域にシフトし、S/N比の高い時間デジタル値TD1が得られる。
【0215】
このように、第4実施形態のA/D変換回路1によれば、時間デジタル変換器100Aを用いることで、S/N比の高い時間デジタル値TD1が得られるので、回路を複雑化しなくても高精度にA/D変換を行うことができる。
【0216】
また、第4実施形態のA/D変換回路1では、サンプルホールド回路52がサンプリングクロック信号CLKsampに基づいて入力信号Sinをサンプリングして保持し、保持信号Sinxに基づくデジタル信号DOが得られる。したがって、第4実施形態のA/D変換回路1によれば、入力信号Sinの電圧が変動しても保持信号Sinxの電圧は一定であるので、入力信号Sinの電圧に応じたサンプリングタイミングの揺らぎが低減され、高精度にA/D変換を行うことができる。
【0217】
また、第4実施形態のA/D変換回路1によれば、1つの時間デジタル変換器100Aを用いてA/D変換を行うので、2つの時間デジタル変換器100A,100Bを用いる第1実施形態のA/D変換回路1や3つの時間デジタル変換器100A,100B,100Cを用いる第2実施形態のA/D変換回路1よりもサイズを小さくすることができる。
【0218】
また、第4実施形態のA/D変換回路1によれば、サンプリングクロック信号CLKsampの1周期毎にA/D変換を行うことができるので、A/D変換にサンプリングクロック信号CLKsampの2周期を必要とする第3実施形態のA/D変換回路1よりも高速にA/D変換を行うことができる。
【0219】
5.変形例
第1実施形態、第3実施形態又は第4実施形態のA/D変換回路1において、デジタル信号生成部40,42,43は、それぞれ、サンプリングクロック信号CLKsampの立ち上がりエッジから、比較対象信号Scの電圧Vが入力信号Sinの電圧Vinと交差するまでの経過時間tに対応する時間デジタル値を算出しているが、サンプリングクロック信号CLKsampの立ち下がりエッジから、比較対象信号Scの電圧Vが入力信号Sinの電圧Vinと交差するまでの経過時間tに対応する時間デジタル値を算出してもよい。入力信号Sinの電圧Vinが低いほど経過時間tが小さくなるので、デジタル信号生成部40,42,43は、それぞれ、経過時間tに対応する時間デジタル値を用いて入力信号Sinの電圧Vinのデジタル値を求め、当該デジタル値を有するデジタル信号DOを生成することができる。
【0220】
また、第2実施形態のA/D変換回路1と同様に、第1実施形態、第3実施形態又は第4実施形態のA/D変換回路1において、デジタル信号生成部40,42,43は、それぞれ、時定数RCの変動量εを算出し、変動量εが補償されたデジタル信号DOを生成してもよい。
【0221】
また、上記の各実施形態において、状態遷移部110及び遷移状態取得部130を図21に示すように変形してもよい。図21の例では、状態遷移部110は、トリガー信号TRGに基づいて内部状態が遷移する状態遷移を開始し、内部状態を示す状態情報を出力する。図21に示すように、状態遷移部110は、排他的論理和回路211、反転論理積回路212、積算器213、モジュロ演算器214、量子化器215、多段遅延線216及び積算器217を含む。
【0222】
排他的論理和回路211は、トリガー信号TRGと量子化器215から出力される量子化信号QTとの排他的論理和信号EXを出力する。排他的論理和信号EXは、トリガー信号TRGの論理レベルと量子化信号QTの論理レベルが異なるときにハイレベルとなり、トリガー信号TRGの論理レベルと量子化信号QTの論理レベルが同じであるときにローレベルとなる。
【0223】
反転論理積回路212は、排他的論理和信号EXと多段遅延線216から出力される信号D[n]との反転論理積信号であるクロック信号CKを出力する。クロック信号CKは、排他的論理和信号EXと信号D[n]がともにハイレベルであるときにローレベルとなり、排他的論理和信号EXと信号D[n]の少なくとも一方がローレベルであるときにハイレベルとなる。
【0224】
積算器213は、クロック信号CKの立ち上がりエッジが発生する毎に、1を積算して積算値CEを出力する。換言すれば、積算器213は、クロック信号CKの立ち上がりエッジを計数して積算値CEを出力する。なお、積算器213は、クロック信号CKの立ち下がりエッジを計数してもよい。
【0225】
モジュロ演算器214は、積算値CEを被除数とし、所定の値を除数としてモジュロ演算を行う。すなわち、モジュロ演算器214は、積算値CEを被除数とし、所定の値を除数として除算したときの剰余値MDを出力する。除数である所定の値は適宜設定される。
【0226】
量子化器215は、剰余値MDを所定の閾値と比較することにより、剰余値MDを量子化した量子化信号QTを出力する。換言すれば、量子化器215は、剰余値MDを被除数とし、閾値を除数として除算した商を量子化信号QTとして出力する。
【0227】
多段遅延線216は、複数の遅延素子、具体的にはn+1個の遅延素子218-0~218-nを有する。nは1以上の整数である。多段遅延線216は、n+1個の遅延素子218-0~218-nがチェーン状に接続された遅延線であって、1つの入力端とn個の出力端とを有する。このような多段遅延線216は、タップ付き遅延線(TDL:Tapped Delay Line)とも呼ばれる。遅延素子218-0~218-nは、それぞれ、バッファー素子や論理反転素子である。以下では、遅延素子218-0~218-nがすべてバッファー素子であるものとして説明する。
【0228】
多段遅延線216の先頭の遅延素子218-0の入力端は、多段遅延線216の入力端となる。また、遅延素子218-0~218-nの各々の出力端は、多段遅延線216のn個の出力端となる。多段遅延線216のn個の出力端からは、多段遅延線216の入力端側から順に、信号D[0]~D[n]が出力される。
【0229】
多段遅延線216の入力端にはクロック信号CKが入力される。クロック信号CKがローレベルからハイレベルに変化し、ハイレベルのクロック信号CKが遅延素子218-0を伝搬することで信号D[0]がローレベルからハイレベルに変化する。そして、ハイレベルの信号D[i-1]が遅延素子218-iを伝搬することで信号D[i]がローレベルからハイレベルに変化する。iは1以上n以下の任意の整数である。すなわち、ハイレベルの信号が遅延素子218-0~218-nを順番に伝搬していき、信号D[0]~D[n]が順番にローレベルからハイレベルに変化する。
【0230】
同様に、クロック信号CKがハイレベルからローレベルに変化し、ローレベルのクロック信号CKが遅延素子218-0を伝搬することで信号D[0]がハイレベルからローレベルに変化する。そして、ローレベルの信号D[i-1]が遅延素子218-iを伝搬することで信号D[i]がハイレベルからローレベルに変化する。iは1以上n以下の任意の整数である。すなわち、ローレベルの信号が遅延素子218-0~218-nを順番に伝搬していき、信号D[0]~D[n+1]が順番にハイレベルからローレベルに変化する。
【0231】
積算器217は、クロック信号CKの立ち上がりエッジが発生する毎に、1を積算してm+1ビットの信号q[m:0]を出力する。mは0以上の整数である。換言すれば、積算器217は、クロック信号CKの立ち上がりエッジを計数して信号q[m:0]を出力する。すなわち、信号q[m:0]はクロック信号CKのエッジのカウント情報に対応する。なお、積算器217は、クロック信号CKの立ち下がりエッジを計数してもよい。
【0232】
図22は、状態遷移部110の各信号の波形の一例を示す図である。図22は、nが6であり、mが2であり、モジュロ演算器204によるモジュロ演算における除数が16であり、量子化器205による量子化の閾値が8である場合の例である。
【0233】
図22の例では、トリガー信号TRGの論理レベルが変化すると、排他的論理和信号EXがローレベルからハイレベルに変化し、排他的論理和信号EXがハイレベルの期間にクロック信号CKのパルスが連続して発生する。積算値CEは、クロック信号CKの立ち上がりエッジ毎に1ずつ増加していき、剰余値MDは、積算値CEの増加とともに増加していき、積算値CEが16の整数倍となる毎に0に初期化される。量子化信号QTは、剰余値MDが7以下のときはローレベルとなり、剰余値MDが8以上のときはハイレベルとなる。量子化信号QTの論理レベルが変化すると、排他的論理和信号EXがハイレベルからローレベルに変化し、クロック信号CKのパルスの発生が停止する。
【0234】
図22の例では、トリガー信号TRGの論理レベルが変化する毎に、クロック信号CKの論理レベルが16回反転してパルスが8回発生するが、モジュロ演算器204によるモジュロ演算における除数と量子化器205による量子化の閾値を変えれば、クロック信号CKのパルス数も変わる。例えば、モジュロ演算器204によるモジュロ演算における除数が2pであり、量子化器205による量子化の閾値がpである場合は、トリガー信号TRGの論理レベルが変化する毎に、クロック信号CKの論理レベルが2p回反転してパルスがp回発生する。そして、クロック信号CKの論理レベルが変化する毎に、信号q[2:0]が1ずつ増加する。また、クロック信号CKの論理レベルが変化する毎に、信号D[6:0]の各ビットが順番に変化する。
【0235】
ここで、信号q[2:0]と信号D[6:0]とで構成される10ビットの信号の値は、時間の経過に伴って変化していく。したがって、この10ビットの信号の値に対応づけて状態遷移部110の内部状態を定義すると、状態遷移部110は、トリガー信号TRGに基づいて内部状態が遷移する状態遷移を開始し、内部状態を示す状態情報として、積算器217から出力される信号q[2:0]と多段遅延線216から出力される信号D[6:0]とで構成される状態値STを出力することになる。
【0236】
図21の説明に戻り、遷移状態取得部130は、ラッチ信号に基づいて、状態遷移部110が出力する状態情報をラッチして保持するラッチ回路である。ラッチ信号はクロック信号CLKrefであり、状態情報は、信号q[m:0]と信号D[n:0]とで構成される状態値STである。図21に示すように、遷移状態取得部130は、n+1個のDフリップフロップ231-0~231-nと、m+1個のDフリップフロップからなるm+1ビットのレジスター232と、を含む。
【0237】
Dフリップフロップ231-0~231-nの各々は、クロック信号CLKrefの立ち上がりエッジに同期して、信号D[0]~D[n]の各々を取得し、信号D[0]~D[n]の各々の論理レベルに応じた信号S[0]~S[n]を保持する。
【0238】
また、レジスター232は、クロック信号CLKrefの立ち上がりエッジに同期して、信号q[m:0]を取得し、信号q[2:0]の値に応じた信号Q[m:0]を保持する。
【0239】
このように構成されている遷移状態取得部130は、クロック信号CLKrefの立ち上がりエッジのタイミングで、状態遷移部110の内部状態を示す状態値STをラッチして保持するラッチ回路として機能する。そして、遷移状態取得部130は、信号Q[m:0]と信号S[n:0]とで構成される状態値LSTを出力する。
【0240】
ここで、信号S[0]の値が1である場合、信号S[m:0]に含まれる値が1であるビット数は、クロック信号CLKrefの立ち上がりエッジのタイミングで多段遅延線216を伝搬しているハイレベルのクロック信号CKの位置を示す。同様に、信号S[0]の値が0である場合、信号S[m:0]に含まれる値が0であるビット数は、クロック信号CLKrefの立ち上がりエッジのタイミングで多段遅延線216を伝搬しているローレベルのクロック信号CKの位置を示す。また、信号Q[m:0]の値は、クロック信号CLKrefの立ち上がりエッジ数を示す。
【0241】
したがって、図示を省略するが、遷移状態取得部130の後段の状態遷移計数部150は、状態値LSTに対して所定の演算を行うことでトリガー信号TRGの時間イベントが発生してからの状態遷移部110の状態遷移回数を算出し、連続する2つの状態遷移回数の算出値の差分を計算することでカウント値CNTを算出することができる。
【0242】
また、上記の各実施形態において、状態遷移部110及び遷移状態取得部130を図23に示すように変形してもよい。図23の例では、状態遷移部110は、トリガー信号TRGに基づいて内部状態が遷移する状態遷移を開始し、内部状態を示す状態情報を出力する。図23に示すように、状態遷移部110は、排他的論理和回路211、反転論理積回路212、積算器213、モジュロ演算器214、量子化器215、多段遅延線216及び同期遷移部219を含む。
【0243】
排他的論理和回路211及び反転論理積回路212の機能は図21と同じであるため、その説明を省略する。
【0244】
同期遷移部219は、反転論理積回路212から出力されるクロック信号CKのエッジをカウントする。同期遷移部219は、クロック信号CKに同期して状態が遷移するステートマシンであり、同期遷移部219から出力されるm+1ビットの信号q[m:0]は状態を示す信号である。mは0以上の整数である。同期遷移部219は、クロック信号CKの論理レベルが反転する毎に状態が遷移するので、信号q[m:0]はクロック信号CKのエッジのカウント情報に対応する。また、同期遷移部219は、多段遅延線216の入力端に供給される信号doutを出力する。
【0245】
同期遷移部219は、任意の状態から次の状態に遷移するときに信号q[m:0]のm+1ビットのうちの1ビットのみ変化する。すなわち、同期遷移部219の状態遷移の前後における信号q[m:0]のハミング距離は1である。例えば、同期遷移部219は、グレイコードカウンターであってもよい。
【0246】
図24に、同期遷移部219がグレイコードカウンターであって、mが2の場合の状態遷移表を示す。なお、図24及び以下の説明では、ローレベル、ハイレベルをそれぞれ0、1と表記する。図24の例では、同期遷移部219はT0~T7の8個の状態を有している。そして、同期遷移部219は、信号q[2:0]が”000”である状態T0において、クロック信号CKがローレベルであれば状態T0を維持し、クロック信号CKがローレベルであれば、信号q[2:0]のビット0が0から1に変化して状態T1に遷移する。また、同期遷移部219は、信号q[2:0]が”001”である状態T1において、クロック信号CKがローレベルであれば、信号q[2:0]のビット1が0から1に変化して状態T2に遷移し、クロック信号CKがハイレベルであれば状態T1を維持する。また、同期遷移部219は、信号q[2:0]が”011”である状態T2において、クロック信号CKがローレベルであれば状態T2を維持し、クロック信号CKがハイレベルであれば、信号q[2:0]のビット0が1から0に変化して状態T3に遷移する。また、同期遷移部219は、信号q[2:0]が”010”である状態T3において、クロック信号CKがローレベルであれば、信号q[2:0]のビット2が0から1に変化して状態T4に遷移し、クロック信号CKがハイレベルであれば状態T3を維持する。また、同期遷移部219は、信号q[2:0]が”110”である状態T4において、クロック信号CKがローレベルであれば状態T4を維持し、クロック信号CKがハイレベルであれば、信号q[2:0]のビット0が0から1に変化して状態T5に遷移する。また、同期遷移部219は、信号q[2:0]が”111”である状態T5において、クロック信号CKがローレベルであれば、信号q[2:0]のビット1が1から0に変化して状態T6に遷移し、クロック信号CKがハイレベルであれば状態T5を維持する。また、同期遷移部219は、信号q[2:0]が”101”である状態T6において、クロック信号CKがローレベルであれば状態T6を維持し、クロック信号CKがハイレベルであれば、信号q[2:0]のビット0が1から0に変化して状態T7に遷移する。また、同期遷移部219は、信号q[2:0]が”100”である状態T7において、クロック信号CKがローレベルであれば、信号q[2:0]のビット2が1から0に変化して状態T0に遷移し、クロック信号CKがハイレベルであれば状態T7を維持する。
【0247】
図24の例では、同期遷移部219は、状態T0から状態T7まで遷移した後、状態T0に戻るが、いずれの状態遷移においても信号q[2:0]が1ビットのみ変化している。したがって、同期遷移部219の状態遷移の前後における信号q[2:0]のハミング距離は1である。
【0248】
また、図24の例では、信号doutは、状態T0、状態T2、状態T4及び状態T6では0であり、状態T1、状態T3、状態T5及び状態T7では1である。したがって、状態が遷移する毎に信号doutの論理レベルが反転する。
【0249】
図23の説明に戻り、積算器213は、信号doutの立ち上がりエッジが発生する毎に、1を積算して積算値CEを出力する。換言すれば、積算器213は、信号doutの立ち上がりエッジを計数して積算値CEを出力する。なお、積算器213は、信号doutの立ち下がりエッジを計数してもよい。
【0250】
モジュロ演算器214及び量子化器215の機能は図21と同じであるため、その説明を省略する。また、入力される信号がクロック信号CKではなくて信号doutであるが、多段遅延線216の構成及び機能は図21と同じであるため、その説明を省略する。
【0251】
図25は、状態遷移部110の各信号の波形の一例を示す図である。図25は、nが6であり、mが2であり、モジュロ演算器204によるモジュロ演算における除数が16であり、量子化器205による量子化の閾値が8である場合の例である。
【0252】
図25の例では、トリガー信号TRGの論理レベルが変化すると、排他的論理和信号EXがローレベルからハイレベルに変化し、排他的論理和信号EXがハイレベルの期間にクロック信号CKのパルスが連続して発生する。積算値CEは、クロック信号CKの立ち上がりエッジ毎に1ずつ増加していき、剰余値MDは、積算値CEの増加とともに増加していき、積算値CEが16の整数倍となる毎に0に初期化される。量子化信号QTは、剰余値MDが7以下のときはローレベルとなり、剰余値MDが8以上のときはハイレベルとなる。量子化信号QTの論理レベルが変化すると、排他的論理和信号EXがハイレベルからローレベルに変化し、クロック信号CKのパルスの発生が停止する。
【0253】
図25の例では、トリガー信号TRGの論理レベルが変化する毎に、クロック信号CKの論理レベルが16回反転してパルスが8回発生するが、モジュロ演算器204によるモジュロ演算における除数と量子化器205による量子化の閾値を変えれば、クロック信号CKのパルス数も変わる。例えば、モジュロ演算器204によるモジュロ演算における除数が2pであり、量子化器205による量子化の閾値がpである場合は、トリガー信号TRGの論理レベルが変化する毎に、クロック信号CKの論理レベルが2p回反転してパルスがp回発生する。そして、クロック信号CKの論理レベルが変化する毎に、同期遷移部219の状態、すなわち信号q[2:0]の1ビットが変化し、信号doutの論理レベルも変化する。また、信号doutの論理レベルが変化する毎に、信号D[6:0]の各ビットが順番に変化する。
【0254】
ここで、信号q[2:0]と信号D[6:0]とで構成される10ビットの信号の値は、時間の経過に伴って変化していく。したがって、この10ビットの信号の値に対応づけて状態遷移部110の内部状態を定義すると、状態遷移部110は、トリガー信号TRGに基づいて内部状態が遷移する状態遷移を開始し、内部状態を示す状態情報として、同期遷移部219から出力される信号q[2:0]と多段遅延線216から出力される信号D[6:0]とで構成される状態値STを出力することになる。
【0255】
図23の説明の戻り、遷移状態取得部130は、クロック信号CLKrefの立ち上がりエッジのタイミングで、状態遷移部110の内部状態を示す状態値STをラッチして保持するラッチ回路として機能する。そして、遷移状態取得部130は、信号Q[m:0]と信号S[n:0]とで構成される状態値LSTを出力する。遷移状態取得部130の機能は図21と同じであるため、その詳細な説明を省略する。
【0256】
ここで、信号S[0]の値が1である場合、信号S[m:0]に含まれる値が1であるビット数は、クロック信号CLKrefの立ち上がりエッジのタイミングで多段遅延線216を伝搬しているハイレベルの信号doutの位置を示す。同様に、信号S[0]の値が0である場合、信号S[m:0]に含まれる値が0であるビット数は、クロック信号CLKrefの立ち上がりエッジのタイミングで多段遅延線216を伝搬しているローレベルの信号doutの位置を示す。また、信号Q[m:0]の値は、クロック信号CLKrefのエッジ数を示す。
【0257】
したがって、図示を省略するが、遷移状態取得部130の後段の状態遷移計数部150は、状態値LSTに対して所定の演算を行うことでトリガー信号TRGの時間イベントが発生してからの状態遷移部110の状態遷移回数を算出し、連続する2つの状態遷移回数の算出値の差分を計算することでカウント値CNTを算出することができる。
【0258】
また、状態遷移部110の内部状態が任意の状態から次の状態に遷移するときに、信号q[m:0]と信号D[n:0]とで構成される状態値STは1ビットのみ変化する。すなわち、状態遷移部110の状態遷移の前後における状態情報のハミング距離は1である。そのため、状態遷移部110が任意の状態から次の状態に遷移する際に他の状態を経由しないので、クロック信号CLKrefの立ち上がりエッジのタイミングと状態遷移部110の状態遷移のタイミングとがほぼ一致した場合でも、遷移状態取得部130は、状態遷移の前後の2つの状態のいずれかに対応する状態値STをラッチすることできる。したがって、遷移状態取得部130が誤った状態情報を取得するおそれが低減される。
【0259】
本発明は本実施形態に限定されず、本発明の要旨の範囲内で種々の変形実施が可能である。
【0260】
例えば、第1実施形態の一部を、適宜、第2実施形態~第4実施形態のいずれかの一部に置き換えてもよい。同様に、第2実施形態の一部を、適宜、第1実施形態、第3実施形態、第4実施形態のいずれかの一部に置き換えてもよい。同様に、第3実施形態の一部を、適宜、第1実施形態、第2実施形態、第4実施形態のいずれかの一部に置き換えてもよい。同様に、第4実施形態の一部を、適宜、第1実施形態~第3実施形態のいずれかの一部に置き換えてもよい。
【0261】
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
【0262】
本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
【符号の説明】
【0263】
1…A/D変換回路、10…比較対象信号生成部、11…抵抗、12…コンデンサー、20…比較器、30,31,32…タイミング生成部、40,41,42,43…デジタル信号生成部、50…分周回路、52…サンプルホールド回路、54,56…論理反転回路、100,100A,100B,100C…時間デジタル変換器、110…状態遷移部、111…発振部、112…積算器、120…重み付け演算部、121…積算器、130…遷移状態取得部、131…レジスター、140…演算部、141…レジスター、142…減算器、143…積算器、144…乗算器、145…積算器、150…状態遷移計数部、160…重み付け部、170…積算部、201…排他的論理和回路、202…反転論理積回路、203…積算器、204…モジュロ演算器、205…量子化器、206…バッファー回路、211…排他的論理和回路、212…反転論理積回路、213…積算器、214…モジュロ演算器、215…量子化器、216…多段遅延線、217…積算器、218-0~218-n…遅延素子、219…同期遷移部、231-0~231-n…Dフリップフロップ、232…レジスター
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21
図22
図23
図24
図25