特許7404834IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特許7404834

技術分野

半導体装置及び半導体装置の製造方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

しかし、の半導体装置を製造するために、次のような工程が行われる。まず、ケースに対して配線部材及び制御端子を一体成形するための成形工程が行われる。また、当該ケースに基板を接着する接着工程が行われる。さらに、半導体チップが設けられた回路パターンと、ケースに一体成形された配線部材とをボンディングワイヤにより電気的に接続するボンディング工程も行われる。このように、半導体装置を製造するにあたって、多くの工程並びに部材が必要となり製造コストが嵩んでいる。特に、ボンディング工程では、次のような理由により、当該工程に時間を要する。半導体装置の電力容量の増加に伴い、電流量も増加する。このため、ボンディングワイヤの本数も増加させなくてはならない。これに伴って、ボンディング工程に従来よりも時間が掛かってしまう。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明の一観点によれば、第１おもて面を備える放熱板と、前記第１おもて面に固着された第２裏面と第２おもて面とを備え、樹脂を含む樹脂基板と、前記第２おもて面に固着された第３裏面と第３おもて面とを備える回路パターンと、を有する絶縁回路基板と、前記第３おもて面に超音波接合により接合されたリードフレームと、を有し、前記回路パターンの少なくとも対向する一対の側部が前記樹脂基板によりそれぞれ支持されている・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

開示の技術によれば、製造コストを削減し、特性改善を行うことができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 実施の形態の半導体装置の外観を説明する図である。
【図2】 実施の形態の半導体装置の側断面図である。
【図3】 実施の形態の半導体装置の平面断面図である。
【図4】 実施の形態の半導体装置の製造方法を示すフローチャート（その１）である。
【図5】 実施の形態の半導体装置の製造方法を示すフローチャート（その２）である。
【図6】 実施の形態の半導体装置の製造方法に含まれる外部接続端子の接合工程を説明するための図である。
【図7】 実施の形態の半導体装置の製造方法の半導体チップ、電子部品の接合工程並びにボンディングワイヤによる接続工程を説明するための図である。
【図8】 実施の形態の半導体装置の製造方法に含まれる封止工程を説明するための図である。
【図9】 実施の形態の半硬化状態の半硬化基板への回路パターンの接合を説明する図（その１）である。
【図10】 実施の形態の半硬化状態の半硬化基板への回路パターンの接合を説明する図（その２）である。
【図11】 実施の形態の半硬化状態の半硬化基板への回路パターンの接合を説明する図（その３）である。
【図12】 実施の形態の半硬化状態の半硬化基板への回路パターンの接合を説明する図（その４）である。
【図13】 実施の形態の半硬化状態の半硬化基板への回路パターンの接合を説明する図（その５）である。
【図14】 実施の形態の半導体装置の別の絶縁回路基板を示す図（その１）である。
【図15】 実施の形態の半導体装置の別の絶縁回路基板を示す図（その２）である。

代表図 図1本件の代表的な図

１０ 半導体装置 ２１ａ 第１半導体チップ ２１ｂ 第２半導体チップ ２２ 絶縁回路基板 ２２ａ 素子領域 ２３ 樹脂基板 ２３ａ 拘束凸部 ２３ｂ 結合拘束凸部 ２４，２４ａ，２４ｂ，２４ｃ，２４ｄ 回路パターン ２５ 放熱板 ２６ ボンディングワイヤ ３０，３１，３２，３３ 制御端子 ３０ａ 制御領域 ３４ 制御配線部 ４０，４１ａ，４１ｂ，４１ｃ，４１ｄ 外部接続端子 ４１ａ１ 接合部 ４１ａ２ 連係部 ４１ａ３ 端子部 ５０ 電子部品 ６０ 封止部材 ８０ 成形金型 ８１ 上部金型 ８２ 下部金型 ８３ 流路 ８４ キャビティ ２４１ バリ ２４２ ダレ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.