特許 7404985 給電制御装置、検査方法及びコンピュータプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-18

(45)【発行日】2023-12-26

(54)【発明の名称】給電制御装置、検査方法及びコンピュータプログラム

(51)【国際特許分類】

   H02H 7/20 20060101AFI20231219BHJP

   B60R 16/02 20060101ALI20231219BHJP

   G01R 31/00 20060101ALI20231219BHJP

   H02H 3/087 20060101ALI20231219BHJP

   H02H 7/00 20060101ALI20231219BHJP

   H02J 1/00 20060101ALI20231219BHJP

【ＦＩ】

H02H7/20 D

B60R16/02 650S

G01R31/00

H02H3/087

H02H7/00 K

H02J1/00 309Q

【請求項の数】 6

(21)【出願番号】P 2020071837

(22)【出願日】2020-04-13

(65)【公開番号】P2021168582

(43)【公開日】2021-10-21

【審査請求日】2022-09-30

(73)【特許権者】

【識別番号】395011665

【氏名又は名称】株式会社オートネットワーク技術研究所

(73)【特許権者】

【識別番号】000183406

【氏名又は名称】住友電装株式会社

(73)【特許権者】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100114557

【弁理士】

【氏名又は名称】河野 英仁

(74)【代理人】

【識別番号】100078868

【弁理士】

【氏名又は名称】河野 登夫

(72)【発明者】

【氏名】澤野 峻一

【審査官】辻丸 詔

(56)【参考文献】

【文献】特開２０１７－１７５８０９（ＪＰ，Ａ）

【文献】特開２００７－０３３１０８（ＪＰ，Ａ）

【文献】特開２００４－１４０９０７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｈ ７／２０

Ｇ０１Ｒ ３１／００

Ｈ０２Ｈ ７／００

Ｈ０２Ｈ ３／０８７

Ｂ６０Ｒ １６／０２

Ｈ０２Ｊ １／００

(57)【特許請求の範囲】

【請求項1】

スイッチをオン又はオフに切替えることによって給電を制御する給電制御装置であって、
前記スイッチを介して流れる電流が上昇した場合に上昇する電流が流れる抵抗回路と
前記抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合に報知を行う報知回路と、
前記所定電圧以上の電圧を前記抵抗回路に印加する印加回路と、
処理を実行する処理部と
を備え、
前記処理部は、
前記印加回路に前記抵抗回路への電圧の印加を指示し、
前記印加回路に電圧の印加を指示した後に前記報知回路が報知を行っているか否かを判定する
給電制御装置。

【請求項2】

前記報知回路は、前記所定電圧以上の電圧を前記抵抗回路に印加することによって前記報知を行い、
前記処理部は、
前記印加回路に電圧の印加を指示した後、前記印加回路に電圧の印加の停止を指示し、
前記印加回路に電圧の印加の停止を指示した後、前記抵抗回路の両端間の電圧に基づいて、前記報知回路が前記報知を行っているか否かを判定する
請求項１に記載の給電制御装置。

【請求項3】

前記抵抗回路の両端間の電圧が前記所定電圧以上の電圧となった場合に前記スイッチをオフに切替える切替え部を備え、
前記処理部は、前記スイッチのオフへの切替えを指示するオフ信号が入力された場合に前記印加回路に前記抵抗回路への電圧の印加を指示する
請求項２に記載の給電制御装置。

【請求項4】

前記処理部は、
前記報知回路が前記報知を行っていると判定した場合、前記報知回路に電圧の印加の停止を指示し、
前記報知回路に電圧の印加の停止を指示した後、前記抵抗回路の両端間の電圧が前記所定電圧未満であるか否かを判定する
請求項２又は請求項３に記載の給電制御装置。

【請求項5】

スイッチを介して流れる電流が上昇した場合に上昇する電流が流れる抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合に報知を行う報知回路を検査する検査方法であって、
前記所定電圧以上の電圧を前記抵抗回路に印加することを指示するステップと、
前記抵抗回路への電圧の印加を指示した後、前記報知回路が報知を行っているか否かを判定するステップと
をコンピュータが実行する検査方法。

【請求項6】

スイッチを介して流れる電流が上昇した場合に上昇する電流が流れる抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合に報知を行う報知回路をコンピュータに検査させるためのコンピュータプログラムであって、
前記所定電圧以上の電圧を前記抵抗回路に印加することを指示するステップと、
前記抵抗回路への電圧の印加を指示した後、前記報知回路が報知を行っているか否かを判定するステップと
をコンピュータに実行させるためのコンピュータプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、給電制御装置、検査方法及びコンピュータプログラムに関する。

【背景技術】

【0002】

車両には、バッテリから負荷への給電を制御する給電制御装置（例えば、特許文献１を参照）が搭載されている。特許文献１に記載の給電制御装置では、バッテリから負荷に流れる電流の電流経路にスイッチが配置されている。スイッチをオン又はオフに切替えることによって、バッテリから負荷への給電を制御する。

【0003】

特許文献１に記載の給電制御装置では、スイッチを介して流れる電流が上昇した場合に上昇する電流が抵抗回路を流れる。抵抗回路には抵抗が含まれている。抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合、電流経路を流れる電流が大きいとして、スイッチをオフに切替える。これにより、電流経路を介して過電流が流れることが防止される。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１７－１０３９６３号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

特許文献１に記載されているような従来の給電制御装置では、抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合、スイッチがオフに切替わるとともに、報知回路が報知を行う。報知回路が適切に報知を行わない場合、スイッチが適切にオフに切替わらない可能性が高い。スイッチがオフに適切に切替わらない場合、電流経路を介して過電流が通流を未然に防止することができない。

【0006】

近年、コンピュータによって運転が行われる自動運転車両の開発が行われている。自動運転車両では、人によって運転が行われないため、過電流の通流が確実に防止される構成が要求されている。

【0007】

本開示は斯かる事情に鑑みてなされたものであり、その目的とするところは、抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合に報知を行う報知回路を検査することができる給電制御装置、検査方法及びコンピュータプログラムを提供することにある。

【課題を解決するための手段】

【0008】

本開示の一態様に係る給電制御装置は、スイッチをオン又はオフに切替えることによって給電を制御する給電制御装置であって、前記スイッチを介して流れる電流が上昇した場合に上昇する電流が流れる抵抗回路と前記抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合に報知を行う報知回路と、前記所定電圧以上の電圧を前記抵抗回路に印加する印加回路と、処理を実行する処理部とを備え、前記処理部は、前記印加回路に前記抵抗回路への電圧の印加を指示し、前記印加回路に電圧の印加を指示した後に前記報知回路が報知を行っているか否かを判定する。

【0009】

本開示の一態様に係る検査方法は、スイッチを介して流れる電流が上昇した場合に上昇する電流が流れる抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合に報知を行う報知回路を検査する検査方法であって、前記所定電圧以上の電圧を前記抵抗回路に印加することを指示するステップと、前記抵抗回路への電圧の印加を指示した後、前記報知回路が報知を行っているか否かを判定するステップとをコンピュータが実行する。

【0010】

本開示の一態様に係るコンピュータプログラムは、スイッチを介して流れる電流が上昇した場合に上昇する電流が流れる抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合に報知を行う報知回路をコンピュータに検査させるためのコンピュータプログラムであって、前記所定電圧以上の電圧を前記抵抗回路に印加することを指示するステップと、前記抵抗回路への電圧の印加を指示した後、前記報知回路が報知を行っているか否かを判定するステップとをコンピュータに実行させる。

【0011】

なお、本開示を、このような特徴的な処理部を備える給電制御装置として実現することができるだけでなく、かかる特徴的な処理をステップとする検査方法として実現したり、かかるステップをコンピュータに実行させるためのコンピュータプログラムとして実現したりすることができる。また、本開示を、給電制御装置の一部又は全部を実現する半導体集積回路として実現したり、給電制御装置を含む電源システムとして実現したりすることができる。

【発明の効果】

【0012】

上記の態様によれば、抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合に報知を行う報知回路を検査することができる。

【図面の簡単な説明】

【0013】

【図1】実施形態１における電源システムの要部構成を示すブロック図である。

【図2】駆動回路の要部構成を示すブロック図である。

【図3】ラッチ回路の回路図である。

【図4】マイコンの要部構成を示すブロック図である。

【図5】Ａ／Ｄ変換が行われる両端電圧の範囲の説明図である。

【図6】オン処理の手順を示すフローチャートである。

【図7】オフ処理の手順を示すフローチャートである。

【図8】給電制御装置の動作を説明するためのタイミングチャートである。

【図9】実施形態２における電源システムの要部構成を示すブロック図である。

【発明を実施するための形態】

【0014】

［本開示の実施形態の説明］
最初に本開示の実施態様を列挙して説明する。以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。

【0015】

（１）本開示の一態様に係る給電制御装置は、スイッチをオン又はオフに切替えることによって給電を制御する給電制御装置であって、前記スイッチを介して流れる電流が上昇した場合に上昇する電流が流れる抵抗回路と前記抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合に報知を行う報知回路と、前記所定電圧以上の電圧を前記抵抗回路に印加する印加回路と、処理を実行する処理部とを備え、前記処理部は、前記印加回路に前記抵抗回路への電圧の印加を指示し、前記印加回路に電圧の印加を指示した後に前記報知回路が報知を行っているか否かを判定する。

【0016】

（２）本開示の一態様に係る給電制御装置では、前記報知回路は、前記所定電圧以上の電圧を前記抵抗回路に印加することによって前記報知を行い、前記処理部は、前記印加回路に電圧の印加を指示した後、前記印加回路に電圧の印加の停止を指示し、前記印加回路に電圧の印加の停止を指示した後、前記抵抗回路の両端間の電圧に基づいて、前記報知回路が前記報知を行っているか否かを判定する。

【0017】

（３）本開示の一態様に係る給電制御装置は、前記抵抗回路の両端間の電圧が前記所定電圧以上の電圧となった場合に前記スイッチをオフに切替える切替え部を備え、前記処理部は、前記スイッチのオフへの切替えを指示するオフ信号が入力された場合に前記印加回路に前記抵抗回路への電圧の印加を指示する。

【0018】

（４）本開示の一態様に係る給電制御装置では、前記処理部は、前記報知回路が前記報知を行っていると判定した場合、前記報知回路に電圧の印加の停止を指示し、前記報知回路に電圧の印加の停止を指示した後、前記抵抗回路の両端間の電圧が前記所定電圧未満であるか否かを判定する。

【0019】

（５）本開示の一態様に係る検査方法は、スイッチを介して流れる電流が上昇した場合に上昇する電流が流れる抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合に報知を行う報知回路を検査する検査方法であって、前記所定電圧以上の電圧を前記抵抗回路に印加することを指示するステップと、前記抵抗回路への電圧の印加を指示した後、前記報知回路が報知を行っているか否かを判定するステップとをコンピュータが実行する。

【0020】

（６）本開示の一態様に係るコンピュータプログラムは、スイッチを介して流れる電流が上昇した場合に上昇する電流が流れる抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合に報知を行う報知回路をコンピュータに検査させるためのコンピュータプログラムであって、前記所定電圧以上の電圧を前記抵抗回路に印加することを指示するステップと、前記抵抗回路への電圧の印加を指示した後、前記報知回路が報知を行っているか否かを判定するステップとをコンピュータに実行させる。

【0021】

上記の一態様に係る給電制御装置、検査方法及びコンピュータプログラムにあっては、所定電圧以上の電圧を抵抗回路に印加し、報知回路が報知を行っているか否かを判定する。これにより、報知回路が検査される。

【0022】

上記の一態様に係る給電制御装置にあっては、印加回路が電圧の印加を停止した後において、抵抗回路の両端間の電圧が所定電圧以上であるか否かに基づいて、報知回路は報知を行っている否かを判定する。抵抗回路の両端間の電圧が所定電圧以上である場合、報知が行われていると判定する。抵抗回路の両端間の電圧が所定電圧未満である場合、報知回路は報知を行っていないと判定する。

【0023】

上記の一態様に係る給電制御装置にあっては、スイッチを介して流れる電流が上昇した場合、抵抗回路の両端間の電圧が上昇する。抵抗回路の両端間の電圧が所定電圧以上の電圧となった場合、スイッチをオフに切替える。このため、スイッチを介して過電流が流れることが防止される。また、オフ信号が入力されたタイミング、即ち、スイッチのオフへの切替えが要求されたタイミングで報知回路を検査する。装置において故障が発生していない場合においては、印加回路が所定電圧以上の電圧を抵抗回路に印加した時点でスイッチがオフに切替わる。

【0024】

上記の一態様に係る給電制御装置にあっては、報知回路に抵抗回路への電圧の印加を停止させた後、抵抗回路の両端間の電圧が所定電圧未満であるか否かを判定する。これにより、抵抗回路の両端間の電圧が所定電圧未満の電圧に戻ったことが確認される。

【0025】

［本開示の実施形態の詳細］
本開示の実施形態に係る電源システムの具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【0026】

（実施形態１）
＜電源システムの構成＞
図１は、実施形態１における電源システム１の要部構成を示すブロック図である。電源システム１は、車両に好適に搭載されており、給電制御装置１０、直流電源１１及び負荷１２を備える。直流電源１１は、例えばバッテリである。負荷１２は、車両に搭載されている電気機器である。

【0027】

給電制御装置１０は、スイッチとして機能するＮチャネル型のＦＥＴ(Field Effect Transistor)２０及びシャント抵抗２１を有する。直流電源１１の正極は、ＦＥＴ２０のドレインに接続されている。ＦＥＴ２０のソースはシャント抵抗２１の一端に接続されている。シャント抵抗２１の他端は負荷１２の一端に接続されている。直流電源１１の負極と、負荷１２の他端とは接地されている。

【0028】

ＦＥＴ２０がオンである場合、ＦＥＴ２０のドレイン及びソース間の抵抗値は十分に小さく、ＦＥＴ２０のドレイン及びソースを介して電流が流れることが可能である。ＦＥＴ２０がオフである場合、ＦＥＴ２０のドレイン及びソース間の抵抗値は十分に大きく、ＦＥＴ２０のドレイン及びソースを介して電流が流れることはない。

【0029】

給電制御装置１０はＦＥＴ２０をオン又はオフに切替える。ＦＥＴ２０がオンに切替わった場合、電流は、直流電源１１の正極からＦＥＴ２０、シャント抵抗２１、負荷１２及び直流電源１１の負極の順に流れ、負荷１２に電力が供給される。負荷１２に電力が供給されている間、負荷１２は作動する。ＦＥＴ２０がオフに切替わった場合、負荷１２への電力供給が停止し、負荷１２は動作を停止する。
以上のように、給電制御装置１０は、ＦＥＴ２０をオン又はオフに切替えることによって、直流電源１１から負荷１２への給電を制御する。

【0030】

ＦＥＴ２０のオンへの切替えを指示するオン信号と、ＦＥＴ２０のオフへの切替えを指示するオフ信号とが給電制御装置１０に入力される。給電制御装置１０は、オン信号が入力された場合、ＦＥＴ２０をオンに切替える。給電制御装置１０は、オフ信号が入力された場合、ＦＥＴ２０をオフに切替える。

【0031】

＜給電制御装置１０の構成＞
給電制御装置１０は、ＦＥＴ２０及びシャント抵抗２１に加えて、レギュレータ２２、駆動回路２３、電流出力回路２４、抵抗回路２５、印加回路２６及びマイクロコンピュータ（以下、マイコンという）２７を有する。抵抗回路２５は検出抵抗３０を有する。

【0032】

ＦＥＴ２０のドレイン及びゲートそれぞれは、レギュレータ２２及び駆動回路２３に接続されている。シャント抵抗２１の一端及び他端は電流出力回路２４に各別に接続されている。電流出力回路２４は、更に、抵抗回路２５の検出抵抗３０の一端に接続されている。検出抵抗３０の他端は接地されている。検出抵抗３０の一端及び他端それぞれは抵抗回路２５の一端及び他端に相当する。電流出力回路２４及び検出抵抗３０間の接続ノードは、駆動回路２３、印加回路２６及びマイコン２７に接続されている。レギュレータ２２、駆動回路２３及び印加回路２６それぞれは、更に、マイコン２７に接続されている。マイコン２７も接地されている。

【0033】

基準電位が接地電位であるＦＥＴ２０のゲートの電圧が一定のオン電圧以上である場合、ＦＥＴ２０はオンである。基準電位が接地電位であるＦＥＴ２０のゲートの電圧が一定のオフ電圧未満である場合、ＦＥＴ２０はオフである。オン電圧はオフ電圧を超えている。オフ電圧は正の電圧である。駆動回路２３は、基準電位が接地電位であるＦＥＴ２０のゲートの電圧をオン電圧以上の電圧に上昇させることによって、ＦＥＴ２０をオンに切替える。駆動回路２３は、基準電位が接地電位であるＦＥＴ２０のゲートの電圧をオフ電圧未満の電圧に低下させることによって、ＦＥＴ２０をオフに切替える。

【0034】

前述したように、ＦＥＴ２０がオンである場合、電流は、ＦＥＴ２０及びシャント抵抗２１の順に流れる。電流出力回路２４は、シャント抵抗２１を介して流れる電流に比例する電流を抵抗回路２５の検出抵抗３０に出力する。電流出力回路２４が出力した電流は、抵抗回路２５の検出抵抗３０を流れる。以下では、ＦＥＴ２０を介して流れる電流をスイッチ電流と記載する。シャント抵抗２１を介して流れる電流は、スイッチ電流に実質的に一致する。このため、電流出力回路２４から出力される電流は、（スイッチ電流）／（所定数）に実質的に一致し、スイッチ電流が上昇した場合に上昇する。所定数は、正の実数であり、例えば４０００である。

【0035】

電流出力回路２４から出力された電流は、抵抗回路２５の検出抵抗３０を介して流れる。検出抵抗３０、即ち、抵抗回路２５の両端間の電圧は、（電流出力回路２４から出力された電流）・（検出抵抗３０の抵抗値）で表される。以下では、抵抗回路２５の両端間の電圧を両端電圧と記載する。前述したように、電流出力回路２４から出力される電流は、（スイッチ電流）／（所定数）に実質的に一致する。従って、抵抗回路２５の両端電圧は、（スイッチ電流）・（検出抵抗３０の抵抗値）／（所定数）に実質的に一致し、スイッチ電流が大きい程、高い。

【0036】

電流出力回路２４及び検出抵抗３０間の接続ノードの電圧が駆動回路２３及びマイコン２７に出力される。ここで、接続ノードの電圧の基準電位は接地電位である。このため、電流出力回路２４及び検出抵抗３０間の接続ノードの電圧は、抵抗回路２５の両端電圧である。

【0037】

レギュレータ２２は、基準電位が接地電位である直流電源１１の出力電圧を降圧することによって一定電圧Ｖｃを生成し、生成した一定電圧Ｖｃをマイコン２７に印加する。これにより、電流が、直流電源１１の正極からレギュレータ２２、マイコン２７及び直流電源１１の負極の順に流れ、マイコン２７に電力が供給されている。一定電圧Ｖｃは、５．０Ｖ又は３．３Ｖ等である。

【0038】

マイコン２７は駆動回路２３に電圧を出力する。マイコン２７の出力電圧の基準電位は接地電位である。マイコン２７は、駆動回路２３に出力する出力電圧をハイレベル電圧又はローレベル電圧に切替える。ハイレベル電圧はローレベル電圧よりも高い。ハイレベル電圧は、例えば一定電圧Ｖｃに一致する。ローレベル電圧は、例えばゼロＶである。駆動回路２３は、マイコン２７の出力電圧と、抵抗回路２５の両端電圧とに基づいてＦＥＴ２０をオン又はオフに切替える。

【0039】

抵抗回路２５の両端電圧が一定の基準電圧未満である状態で、マイコン２７が出力電圧をローレベル電圧からハイレベル電圧に切替えた場合、駆動回路２３はＦＥＴ２０をオンに切替える。抵抗回路２５の両端電圧が基準電圧未満である状態でマイコン２７が出力電圧をハイレベル電圧からローレベル電圧に切替えた場合、駆動回路２３はＦＥＴ２０をオフに切替える。

【0040】

マイコン２７の出力電圧がハイレベル電圧である状態で、抵抗回路２５の両端電圧が基準電圧以上の電圧となった場合、駆動回路２３は、ＦＥＴ２０をオフに切替え、電圧を抵抗回路２５に印加する。以下、駆動回路２３が抵抗回路２５に印加する電圧を報知電圧と記載する。報知電圧は基準電圧以上の電圧である。報知電圧の基準電位は接地電位である。

【0041】

駆動回路２３は、報知電圧を抵抗回路２５に印加することによって、抵抗回路２５の両端電圧が基準電圧以上の電圧となったことをマイコン２７に報知する。マイコン２７が出力電圧をハイレベル電圧からローレベル電圧に切替えた場合、駆動回路２３は、ＦＥＴ２０をオフに維持した状態で抵抗回路２５への報知電圧の印加を停止する。
マイコン２７の出力電圧がローレベル電圧である場合、抵抗回路２５の両端電圧に無関係に駆動回路２３はＦＥＴ２０をオフに維持する。

【0042】

印加回路２６は、マイコン２７の指示に従って、抵抗回路２５への電圧の印加と、抵抗回路２５への電圧の印加の停止とを行う。印加回路２６が抵抗回路２５に印加する電圧を印加電圧と記載する。印加電圧は基準電圧以上の電圧である。印加電圧の基準電位は接地電位である。

【0043】

オン信号及びオフ信号はマイコン２７に入力される。マイコン２７は、オン信号が入力された場合、駆動回路２３に出力している出力電圧をローレベル電圧からハイレベル電圧に切替える。これにより、駆動回路２３はＦＥＴ２０をオンに切替える。前述したように、ＦＥＴ２０がオンである場合、電流が、ＦＥＴ２０、シャント抵抗２１及び負荷１２の順に流れ、負荷１２に電力が供給される。電流出力回路２４は、シャント抵抗２１を介して流れる電流に比例する電流を抵抗回路２５の検出抵抗３０に出力する。

【0044】

マイコン２７は、オフ信号が入力された場合、印加回路２６に電圧の印加を指示する。これにより、印加回路２６は、基準電圧以上の電圧を抵抗回路の両端間の電圧に印加する。結果、抵抗回路２５の両端電圧が基準電圧以上の電圧となるので、駆動回路２３はＦＥＴ２０をオフに切替える。前述したように、駆動回路２３は、抵抗回路２５の両端電圧が基準電圧以上の電圧となった場合、報知電圧を抵抗回路２５に印加することによって、報知を行う。

【0045】

マイコン２７は、印加回路２６に電圧の印加を指示した後、印加回路２６に電圧の印加の停止を指示する。これにより、印加回路２６は、基準電圧以上の電圧の印加を停止する。給電制御装置１０において故障が発生していない場合、印加回路２６が電圧の印加を停止した後においては、基準電圧以上の電圧を駆動回路２３が印加し続けている。マイコン２７は、印加回路２６に電圧の印加の停止を指示した後、抵抗回路２５の両端電圧に基づいて、駆動回路２３が報知を行っているか否かを判定する。これにより、マイコン２７は駆動回路２３の報知機能を検査する。

【0046】

マイコン２７は、駆動回路２３が報知を行っているか否かを判定した後、出力電圧をローレベル電圧に切替える。これにより、駆動回路２３は、抵抗回路２５への報知電圧の印加を停止する。マイコン２７は、出力電圧をローレベル電圧に切替えた後、抵抗回路２５の両端電圧が基準電圧未満であるか否かを判定する。これにより、マイコン２７は、抵抗回路２５の両端電圧が基準電圧未満の電圧に戻ったことを確認することができる。

【0047】

＜印加回路２６の構成＞
印加回路２６は、トランジスタ４０、ダイオード４１及び回路抵抗４２，４３を有する。トランジスタ４０は、ＰＮＰ型のバイポーラトランジスタであり、スイッチとして機能する。トランジスタ４０がオンである場合、トランジスタ４０のエミッタ及びコレクタ間の抵抗値は十分に小さく、トランジスタ４０のエミッタ及びコレクタを介して電流が流れることが可能である。トランジスタ４０がオフである場合、トランジスタ４０のエミッタ及びコレクタ間の抵抗値は十分に大きく、トランジスタ４０のエミッタ及びコレクタを介して電流が流れることはない。

【0048】

ダイオード４１のカソードは、電流出力回路２４及び検出抵抗３０間の接続ノードに接続されている。ダイオード４１のアノードは、トランジスタ４０のコレクタに接続されている。トランジスタ４０のエミッタ及びベース間に回路抵抗４２が接続されている。トランジスタ４０のベースには、回路抵抗４３の一端が接続されている。回路抵抗４３の他端はマイコン２７に接続されている。トランジスタ４０のエミッタには、マイコン２７と同様に、一定電圧Ｖｃが印加されている。
なお、トランジスタ４０のエミッタに一定電圧Ｖｃを印加する構成は、レギュレータ２２が一定電圧Ｖｃを印加することによって実現されてもよい。

【0049】

トランジスタ４０において、基準電位がエミッタの電位であるベースの電圧が一定の電圧閾値未満である場合、トランジスタ４０はオンである。電圧閾値は負の電圧である。トランジスタ４０において、基準電位がエミッタの電位であるベースの電圧が電圧閾値以上である場合、トランジスタ４０はオフである。

【0050】

マイコン２７は、印加回路２６の回路抵抗４３の他端の電圧を調整する。以下では、回路抵抗４３の他端の電圧を抵抗電圧と記載する。抵抗電圧の基準電位は接地電位である。トランジスタ４０はマイコン２７によってオン又はオフに切替えられる。マイコン２７は、抵抗電圧を、十分に低い電圧、例えば、ゼロＶに低下させる。これにより、電流が、トランジスタ４０のエミッタから回路抵抗４２，４３の順に流れ、回路抵抗４２において電圧降下が発生する。このとき、回路抵抗４２を介して流れる電流は大きいので、トランジスタ４０において、基準電位がエミッタの電位であるベースの電圧が電圧閾値未満の電圧となる。結果、トランジスタ４０はオンに切替わる。

【0051】

マイコン２７は、抵抗電圧を、十分に高い電圧、例えば、一定電圧Ｖｃに上昇させる。これにより、回路抵抗４２を介して流れる電流は、ゼロＡか又はゼロＡに近い値に低下する。このとき、トランジスタ４０において、基準電位がエミッタの電位であるベースの電圧は、ゼロＶか又はゼロＶに近い値に上昇し、電圧閾値以上の電圧となる。このため、トランジスタ４０はオフに切替わる。
以上のように、マイコン２７はトランジスタ４０をオン又はオフに切替える。

【0052】

トランジスタ４０がオフからオンに切替わった場合、電流がトランジスタ４０、ダイオード４１及び抵抗回路２５の順に流れ、印加回路２６は抵抗回路２５に電圧を印加する。ダイオード４１において、電流がアノード及びカソードの順に流れた場合に、ダイオード４１で生じる電圧降下の幅を順方向電圧と記載する。印加回路２６が抵抗回路２５に印加する印加電圧は、（一定電圧Ｖｃ）－（順方向電圧）で表される。前述したように、印加電圧は基準電圧以上である。
トランジスタ４０がオンからオフに切替わった場合、トランジスタ４０及びダイオード４１を介した電流の通流が停止し、印加回路２６は抵抗回路２５への電圧の印加を停止する。

【0053】

以上のように、マイコン２７は、抵抗電圧を十分に低い電圧に低下させることによって、印加回路２６に抵抗回路２５への電圧の印加を指示する。これにより、トランジスタ４０はオンに切替わり、印加回路２６は、基準電圧以上の電圧を、抵抗回路２５に印加する。マイコン２７は、抵抗電圧を十分に高い電圧に上昇させることによって、印加回路２６に抵抗回路２５への電圧の印加の停止を指示する。これにより、トランジスタ４０はオフに切替わり、印加回路２６は、抵抗回路２５への電圧の印加を停止する。

【0054】

＜駆動回路２３の構成＞
図２は、駆動回路２３の要部構成を示すブロック図である。駆動回路２３は、駆動部５０、コンパレータ５１及びラッチ回路５２を有する。コンパレータ５１は、プラス端、マイナス端及び出力端を有する。ＦＥＴ２０のゲートは駆動部５０に接続されている。駆動部５０は、更に、マイコン２７に接続されている。駆動部５０及びマイコン２７間の接続ノードはラッチ回路５２に接続されている。コンパレータ５１の出力端は、駆動部５０及びラッチ回路５２に接続されている。コンパレータ５１のマイナス端と、ラッチ回路５２とは、電流出力回路２４及び抵抗回路２５間の接続ノードに接続されている。コンパレータ５１のプラス端には、前述した基準電圧Ｖｒが印加されている。基準電圧Ｖｒは、例えば、図示しないレギュレータが直流電源１１の出力電圧を降圧することによって生成される。

【0055】

駆動部５０は、基準電位が接地電位であるＦＥＴ２０のゲートの電圧を、前述したように調整することによって、ＦＥＴ２０をオン又はオフに切替える。コンパレータ５１は、出力端から駆動部５０及びラッチ回路５２に電圧を出力する。コンパレータ５１の出力電圧の基準電位は接地電位である。コンパレータ５１は、出力電圧を、ハイレベル電圧又はローレベル電圧に切替える。

【0056】

コンパレータ５１は、抵抗回路２５の両端電圧が基準電圧Ｖｒ未満である場合、ハイレベル電圧を駆動部５０及びラッチ回路５２に出力している。コンパレータ５１は、抵抗回路２５の両端電圧が基準電圧Ｖｒ以上の電圧となった場合、出力電圧をハイレベル電圧からローレベル電圧に切替える。コンパレータ５１は、抵抗回路２５の両端が基準電圧Ｖｒ未満の電圧になった場合、出力電圧をローレベル電圧からハイレベル電圧に切替える。基準電圧Ｖｒは所定電圧に相当する。

【0057】

マイコン２７の出力電圧は、駆動部５０及びラッチ回路５２に出力されている。ラッチ回路５２は、マイコン２７の出力電圧がハイレベル電圧である状態で、コンパレータ５１の出力電圧がハイレベル電圧からローレベル電圧に切替わった場合、報知電圧を抵抗回路２５に印加する。これにより、報知が行われる。前述したように、報知電圧は基準電圧Ｖｒ以上の電圧である。ラッチ回路５２は報知回路として機能する。報知電圧をラッチ回路５２が抵抗回路２５に印加している間、コンパレータ５１の出力電圧はローレベル電圧に固定される。マイコン２７の出力電圧がハイレベル電圧からローレベル電圧に切替わった場合、ラッチ回路５２は、抵抗回路２５への報知電圧の印加を停止する。ラッチ回路５２は、マイコン２７の出力電圧がハイレベル電圧である状態でコンパレータ５１の出力電圧がハイレベル電圧からローレベル電圧に切替わるまで、抵抗回路２５への報知電圧の印加を停止し続ける。

【0058】

駆動部５０は、コンパレータ５１がハイレベル電圧を出力している状態、即ち、抵抗回路２５の両端電圧が基準電圧Ｖｒ未満である状態で、マイコン２７が出力電圧をローレベル電圧からハイレベル電圧に切替えた場合、ＦＥＴ２０をオンに切替える。駆動部５０は、コンパレータ５１がハイレベル電圧を出力している状態で、マイコン２７が出力電圧をハイレベル電圧からローレベル電圧に切替えた場合、ＦＥＴ２０をオフに切替える。

【0059】

マイコン２７の出力電圧がハイレベル電圧である状態で、コンパレータ５１の出力電圧がハイレベル電圧からローレベル電圧に切替わった場合、駆動部５０は、ＦＥＴ２０をオフに切替える。駆動部５０は切替え部として機能する。前述したように、スイッチ電流が上昇した場合、抵抗回路２５の両端電圧が上昇する。抵抗回路２５の両端電圧が基準電圧Ｖｒ以上の電圧となった場合、コンパレータ５１の出力電圧はハイレベル電圧からローレベル電圧に切替わり、駆動部５０はＦＥＴ２０をオフに切替える。このため、ＦＥＴ２０を介して過電流が流れることが防止される。

【0060】

マイコン２７の出力電圧がハイレベル電圧である状態で、コンパレータ５１の出力電圧がハイレベル電圧からローレベル電圧に切替わった場合、ラッチ回路５２は、前述したように、報知電圧を抵抗回路２５に印加することによって、コンパレータ５１の出力電圧をローレベル電圧に固定する。マイコン２７の出力電圧がローレベル電圧に切替わった場合、ラッチ回路５２は、報知電圧の印加を停止し、固定を解除する。
マイコン２７の出力電圧がローレベル電圧である場合、コンパレータ５１の出力電圧、即ち、抵抗回路２５の両端電圧に無関係に駆動部５０はＦＥＴ２０をオフに維持する。

【0061】

図３はラッチ回路５２の回路図である。ラッチ回路５２は、反転器６０、ＯＲ回路６１、第２の回路抵抗６２，６３、第２のトランジスタ６４及び第２のダイオード６５を有する。反転器６０は入力端及び出力端を有する。ＯＲ回路６１は、第１入力端、第２入力端及び出力端を有する。

【0062】

第２のトランジスタ６４は、ＰＮＰ型のバイポーラトランジスタであり、スイッチとして機能する。第２のトランジスタ６４がオンである場合、第２のトランジスタ６４のエミッタ及びコレクタ間の抵抗値は十分に小さく、第２のトランジスタ６４のエミッタ及びコレクタを介して電流が流れることが可能である。第２のトランジスタ６４がオフである場合、第２のトランジスタ６４のエミッタ及びコレクタ間の抵抗値は十分に大きく、第２のトランジスタ６４のエミッタ及びコレクタを介して電流が流れることはない。

【0063】

反転器６０の入力端は、マイコン２７及び駆動部５０間の接続ノードに接続されている。反転器６０の出力端は、ＯＲ回路６１の第１入力端に接続されている。ＯＲ回路６１の第２入力端はコンパレータ５１の出力端に接続されている。ＯＲ回路６１の出力端は第２の回路抵抗６２の一端に接続されている。第２の回路抵抗６２の他端は、第２のトランジスタ６４のベースに接続されている。第２のトランジスタ６４のエミッタ及びベース間に第２の回路抵抗６３が接続されている。第２のトランジスタ６４のコレクタは第２のダイオード６５のアノードに接続されている。第２のダイオード６５のカソードは、電流出力回路２４及び抵抗回路２５の検出抵抗３０間の接続ノードに接続されている。

【0064】

第２のトランジスタ６４のエミッタには、マイコン２７及びトランジスタ４０と同様に、一定電圧Ｖｃが印加されている。
なお、第２のトランジスタ６４のエミッタに一定電圧Ｖｃを印加する構成は、レギュレータ２２が一定電圧Ｖｃを印加することによって実現されてもよい。

【0065】

反転器６０は電圧をＯＲ回路６１に出力する。反転器６０の出力電圧の基準電位は接地電位である。反転器６０の出力電圧はハイレベル電圧又はローレベル電圧である。反転器６０には、マイコン２７の出力電圧が入力される。反転器６０は、マイコン２７の出力電圧がハイレベル電圧である場合、ローレベル電圧をＯＲ回路６１に出力する。反転器６０は、マイコン２７の出力電圧がローレベル電圧である場合、ハイレベル電圧をＯＲ回路６１に出力する。

【0066】

第２のトランジスタ６４において、基準電位がエミッタの電位であるベースの電圧が一定の第２の電圧閾値未満である場合、第２のトランジスタ６４はオンである。第２の電圧閾値は負の電圧である。第２のトランジスタ６４において、基準電位がエミッタの電位であるベースの電圧が第２の電圧閾値以上である場合、第２のトランジスタ６４はオフである。

【0067】

ＯＲ回路６１は出力端の電圧を調整する。これにより、第２のトランジスタ６４はオン又はオフに切替えられる。ＯＲ回路６１は、出力端の電圧を、十分に低い電圧、例えば、ゼロＶに低下させる。これにより、電流が、第２のトランジスタ６４のエミッタから第２の回路抵抗６３，６２の順に流れ、第２の回路抵抗６３において電圧降下が発生する。このとき、第２の回路抵抗６３を介して流れる電流は大きいので、第２のトランジスタ６４において、基準電位がエミッタの電位であるベースの電圧が第２の電圧閾値未満の電圧となる。結果、第２のトランジスタ６４はオンに切替わる。

【0068】

ＯＲ回路６１は、出力端の電圧を、十分に高い電圧、例えば、一定電圧Ｖｃに上昇させる。これにより、第２の回路抵抗６２を介して流れる電流は、ゼロＡか又はゼロＡに近い値に低下する。このとき、第２のトランジスタ６４において、基準電位がエミッタの電位であるベースの電圧が第２の電圧閾値以上の電圧となるので、第２のトランジスタ６４はオフに切替わる。
以上のように、ＯＲ回路６１は第２のトランジスタ６４をオン又はオフに切替える。

【0069】

ＯＲ回路６１は、コンパレータ５１及び反転器６０の出力電圧が入力される。ＯＲ回路６１は、反転器６０の出力電圧がローレベル電圧である状態、即ち、マイコン２７の出力電圧がハイレベル電圧である状態で、コンパレータ５１の出力電圧がハイレベル電圧からローレベル電圧に切替わった場合、第２のトランジスタ６４をオフからオンに切替える。第２のトランジスタ６４がオフからオンに切替わった場合、電流が第２のトランジスタ６４、第２のダイオード６５及び抵抗回路２５の順に流れ、ラッチ回路５２は抵抗回路２５に報知電圧を印加する。

【0070】

第２のダイオード６５において、電流がアノード及びカソードの順に流れた場合に、第２のダイオード６５で生じる電圧降下の幅を第２の順方向電圧と記載する。ラッチ回路５２が抵抗回路２５に印加する報知電圧は、（一定電圧Ｖｃ）－（第２の順方向電圧）で表される。前述したように、報知電圧は基準電圧以上の電圧である。ラッチ回路５２が抵抗回路２５に報知電圧を印加している間、抵抗回路２５の両端電圧は基準電圧Ｖｒ以上であるため、コンパレータ５１はローレベル電圧を出力し続ける。

【0071】

この状態で、反転器６０が出力電圧をローレベル電圧からハイレベル電圧に切替えた場合、即ち、マイコン２７が出力電圧をハイレベル電圧からローレベル電圧に切替えた場合、ＯＲ回路６１は第２のトランジスタ６４をオンからオフに切替える。第２のトランジスタ６４がオンからオフに切替わった場合、第２のトランジスタ６４及び第２のダイオード６５を介した電流の通流が停止し、ラッチ回路５２は抵抗回路２５への電圧の印加を停止する。その後、ＯＲ回路６１は、マイコン２７の出力電圧がハイレベル電圧である状態で、コンパレータ５１の出力電圧がハイレベル電圧からローレベル電圧に切替わるまで、第２のトランジスタ６４のオフを維持する。

【0072】

＜マイコン２７の構成＞
図４はマイコン２７の要部構成を示すブロック図である。マイコン２７は、出力部７０、調整部７１、Ａ／Ｄ変換部７２、入力部７３、報知部７４、記憶部７５及び制御部７６を有する。これらは、内部バス７７に接続されている。出力部７０は、更に、駆動回路２３の駆動部５０と、駆動回路２３が有するラッチ回路５２の反転器６０とに接続されている。調整部７１は、更に、印加回路２６の回路抵抗４３の他端に接続されている。Ａ／Ｄ変換部７２は、更に、電流出力回路２４及び抵抗回路２５間の接続ノードに接続されている。

【0073】

出力部７０は、駆動部５０及び反転器６０に電圧を出力している。出力部７０の出力電圧は、前述したマイコン２７の出力電圧である。出力部７０は、制御部７６の指示に従って、出力電圧をハイレベル電圧又はローレベル電圧に切替える。
調整部７１は、抵抗電圧、即ち、回路抵抗４３の他端の電圧を調整することによって、印加回路２６のトランジスタ４０をオン又はオフに切替える。調整部７１は、トランジスタ４０の切替えを制御部７６の指示に従って行う。

【0074】

Ａ／Ｄ変換部７２には、抵抗回路２５の両端電圧のアナログ値が入力される。Ａ／Ｄ変換部７２は、抵抗回路２５の両端電圧について、Ａ／Ｄ変換、即ち、アナログ値からデジタル値への変換を行う。制御部７６は、抵抗回路２５の両端電圧のデジタル値をＡ／Ｄ変換部７２から取得する。

【0075】

図５は、Ａ／Ｄ変換が行われる両端電圧の範囲の説明図である。Ａ／Ｄ変換が行われる両端電圧の範囲の下限値はゼロＶである。Ａ／Ｄ変換が行われる両端電圧の範囲の上限値は、レギュレータ２２がマイコン２７に印加する一定電圧Ｖｃである。コンパレータ５１のプラス端に印加されている基準電圧Ｖｒは、ゼロＶを超えており、かつ、一定電圧Ｖｃ未満である。

【0076】

図５では、Ｖａは印加回路２６が抵抗回路２５に印加する印加電圧を示す。Ｖｉは、駆動回路２３のラッチ回路５２が抵抗回路２５に印加する報知電圧を示す。図５では、ダイオード４１の順方向電圧と、第２のダイオード６５の第２の順方向電圧とが一致する例が示されている。印加電圧Ｖａ及び報知電圧Ｖｉそれぞれは、基準電圧Ｖｒ以上であり、かつ、一定電圧Ｖｃ以下である。

【0077】

図４に示すように、入力部７３には、オン信号及びオフ信号が入力される。入力部７３は、信号が入力された場合、入力された信号を制御部７６に通知する。
報知部７４は、制御部７６の指示に従って報知を行う。制御部７６は、ラッチ回路５２が抵抗回路２５への報知電圧の印加の停止を指示したにも関わらず、抵抗回路２５の両端電圧が基準電圧Ｖｒ以上の電圧に固定されている場合に、報知部７４に報知を行わせる。報知は、ランプの点灯、又は、図示しない通信線を介した信号の送信等によって実現される。

【0078】

記憶部７５は不揮発性メモリである。記憶部７５には、コンピュータプログラムＰが記憶されている。制御部７６は、処理を実行する処理素子、例えば、ＣＰＵ(Central Processing Unit)を有し、処理部として機能する。制御部７６は、コンピュータプログラムＰを実行することによって、ＦＥＴ２０をオンに切替えるオン処理と、ＦＥＴ２０をオフに切替えるオフ処理とを実行する。

【0079】

なお、コンピュータプログラムＰは、制御部７６の処理素子が読み取り可能に記憶媒体Ａに記憶されていてもよい。この場合、図示しない読み出し装置によって記憶媒体Ａから読み出されたコンピュータプログラムＰが記憶部７５に書き込まれる。記憶媒体Ａは、光ディスク、フレキシブルディスク、磁気ディスク、磁気光ディスク又は半導体メモリ等である。光ディスクは、ＣＤ（Compact Disc）－ＲＯＭ(Read Only Memory)、ＤＶＤ（Digital Versatile Disc）－ＲＯＭ、又は、ＢＤ（Blu-ray(登録商標) Disc）等である。磁気ディスクは、例えばハードディスクである。また、図示しない通信網に接続されている図示しない装置からコンピュータプログラムＰをダウンロードし、ダウンロードしたコンピュータプログラムＰを記憶部７５に書き込んでもよい。

【0080】

制御部７６が有する処理素子の数は、１に限定されず、２以上であってもよい。この場合、複数の処理素子がコンピュータプログラムＰに従って、オン処理及びオフ処理等を協同で実行してもよい。

【0081】

記憶部７５には、コンピュータプログラムＰに加えて、故障フラグの値が記憶されている。故障フラグの値は、報知がラッチ回路５２によって行われるか否かを示す。故障フラグの値がゼロであることは、報知が行われることを示す。故障フラグの値が１であることは、報知が行われないことを示す。故障フラグの値は制御部７６によって変更される。

【0082】

＜オン処理＞
図６はオン処理の手順を示すフローチャートである。制御部７６は、マイコン２７が起動した場合、又は、オフ処理の実行が終了した場合にオン処理を実行する。オン処理は、出力部７０の出力電圧がローレベル電圧である状態で実行される。出力部７０の出力電圧がローレベル電圧である場合、駆動回路２３の駆動部５０はＦＥＴ２０をオフに維持している。ＦＥＴ２０がオフである場合、ＦＥＴ２０を介して電流が流れない。従って、抵抗回路２５の両端電圧は基準電圧未満であり、駆動回路２３のコンパレータ５１の出力電圧はハイレベル電圧である。

【0083】

出力部７０の出力電圧がローレベル電圧である場合、ラッチ回路５２は報知電圧の印加を停止している。オン処理が実行される時点においては、調整部７１は、印加回路２６の回路抵抗４３の他端の電圧である抵抗電圧を低い電圧に維持することによって、印加回路２６に印加電圧の印加を停止させている。

【0084】

オン処理では、制御部７６は、入力部７３にオン信号が入力されたか否かを判定する（ステップＳ１）。制御部７６は、オン信号が入力されたと判定した場合（Ｓ１：ＹＥＳ）、故障フラグの値がゼロであるか否かを判定する（ステップＳ２）。故障フラグの値は１又はゼロであるため、故障フラグの値がゼロではないことは、故障フラグの値が１であることを意味する。

【0085】

制御部７６は、オン信号が入力されていないと判定した場合（Ｓ１：ＮＯ）、又は、故障フラグの値がゼロではない場合（Ｓ２：ＮＯ）、ステップＳ１を再び実行する。制御部７６は、故障フラグの値がゼロである状態でオン信号が入力部７３に入力されるまで待機する。制御部７６は、故障フラグの値がゼロであると判定した場合（Ｓ２：ＹＥＳ）、出力部７０に指示して、出力電圧をローレベル電圧からハイレベル電圧に切替えさせる（ステップＳ３）。

【0086】

給電制御装置１０において故障が発生していない場合、ステップＳ３が実行された時点において、コンパレータ５１はハイレベル電圧を出力している。給電制御装置１０において故障が発生していない場合において、ステップＳ３が実行されたとき、駆動部５０はＦＥＴ２０をオンに切替える。制御部７６は、ステップＳ３を実行した後、オン処理を終了する。

【0087】

以上のように、故障フラグの値がゼロである状態でオン信号が入力された場合、駆動回路２３の駆動部５０はＦＥＴ２０をオンに切替え、ＦＥＴ２０を介して負荷１２に電力が供給される。故障フラグの値が１である場合、駆動部５０はＦＥＴ２０をオンに切替えることはない。

【0088】

＜オフ処理＞
図７はオフ処理の手順を示すフローチャートである。制御部７６は、オン処理の実行が終了した場合にオフ処理を実行する。オフ処理は、出力部７０の出力電圧がハイレベル電圧であり、かつ、故障フラグの値がゼロである状態で実行される。オフ処理が実行される時点においては、調整部７１は、印加回路２６の回路抵抗４３の他端の電圧である抵抗電圧を低い電圧に維持することによって、印加回路２６に印加電圧の印加を停止させている。

【0089】

オン処理の実行が終了した後において、スイッチ電流が電流閾値未満の電流に維持されている場合、抵抗回路２５の両端電圧が基準電圧未満であるため、コンパレータ５１の出力電圧はハイレベル電圧である。コンパレータ５１の出力電圧がハイレベル電圧である場合、ラッチ回路５２は報知電圧の印加を停止している。

【0090】

オン処理の実行が終了した後において、スイッチ電流が電流閾値以上の電流となった場合、抵抗回路２５の両端電圧が基準電圧以上の電圧となって、コンパレータ５１は出力電圧をハイレベル電圧からローレベル電圧に切替える。これにより、駆動部５０はＦＥＴ２０をオフに切替える。コンパレータ５１の出力電圧がローレベル電圧である場合、ラッチ回路５２は、出力部７０の出力電圧がハイレベル電圧に維持されている限り、報知電圧を抵抗回路２５に印加し続けている。これにより、抵抗回路２５の両端電圧は基準電圧以上の電圧に維持されている。

【0091】

オフ処理では、制御部７６は、抵抗回路２５の両端電圧が基準電圧以上であるか否かを判定する（ステップＳ１１）。これにより、ラッチ回路５２によって報知が行われているか否かを判定する。両端電圧が基準電圧以上であることは、報知が行われていることを意味する。両端電圧はＡ／Ｄ変換部７２から取得される。制御部７６は、両端電圧が基準電圧未満であると判定した場合（Ｓ１１：ＮＯ）、入力部７３にオフ信号が入力されたか否かを判定する（ステップＳ１２）。制御部７６は、オフ信号が入力されていないと判定した場合（Ｓ１２：ＮＯ）、ステップＳ１１を再び実行し、両端電圧が基準電圧以上の電圧となるか、又は、オフ信号が入力されるまで待機する。

【0092】

制御部７６は、オフ信号が入力されたと判定した場合（Ｓ１２：ＹＥＳ）、印加回路２６に抵抗回路２５への印加電圧の印加を指示する（ステップＳ１３）。制御部７６は、調整部７１に回路抵抗４３の他端の電圧である抵抗電圧を上昇させることによって、印加回路２６に印加電圧の印加を指示する。前述したように、抵抗電圧が上昇した場合、トランジスタ４０がオンに切替わり、印加回路２６は印加電圧を抵抗回路２５に印加する。

【0093】

給電制御装置１０において故障が発生していない場合において、印加電圧が印加されたとき、抵抗回路２５の両端電圧は基準電圧以上の電圧となる。これにより、駆動回路２３の駆動部５０はＦＥＴ２０をオフに切替え、ラッチ回路５２は報知電圧を抵抗回路２５に印加する。報知電圧の印加によって報知が行われている。

【0094】

制御部７６は、ステップＳ１３を実行した後、印加回路２６に印加電圧の印加の停止を指示する（ステップＳ１４）。制御部７６は、調整部７１に抵抗電圧を低下させることによって、印加回路２６に印加電圧の印加の停止を指示する。前述したように、抵抗電圧が低下した場合、トランジスタ４０がオフに切替わり、印加回路２６は印加電圧の印加を停止する。給電制御装置１０において故障が発生していない場合においては、印加回路２６が印加電圧の印加を停止した後であっても、ラッチ回路５２は報知電圧の印加を継続しているため、抵抗回路２５の両端電圧は基準電圧以上の電圧に維持されている。

【0095】

制御部７６は、ステップＳ１４を実行した後、抵抗回路２５の両端電圧が基準電圧以上であるか否かを判定する（ステップＳ１５）。これにより、ラッチ回路５２が報知を行っているか否かを判定する。両端電圧が基準電圧以上であることは報知が行われていることを意味する。両端電圧が基準電圧未満であることは報知が行われていないことを意味する。制御部７６は、ステップＳ１５を実行することによって、ラッチ回路５２を検査する。駆動回路２３が１つの集積回路である場合においては、ラッチ回路５２が報知を行わないとき、駆動回路２３が故障している可能性がある。ラッチ回路５２を検査することによって、駆動回路２３の故障の可能性を事前に検知することができる。制御部７６は、両端電圧が基準電圧未満であると判定した場合（Ｓ１５：ＮＯ）、故障フラグの値を１に変更する（ステップＳ１６）。

【0096】

制御部７６は、両端電圧が基準電圧以上であると判定した場合（Ｓ１１：ＹＥＳ）、入力部７３にオフ信号が入力されたか否かを判定する（ステップＳ１７）。制御部７６は、オフ信号が入力されていないと判定した場合（Ｓ１７：ＮＯ）、ステップＳ１７を再び実行し、オフ信号が入力されるまで待機する。

【0097】

制御部７６は、両端電圧が基準電圧以上であると判定した場合（Ｓ１５：ＹＥＳ）、ステップＳ１６を実行した後、又は、オフ信号が入力されたと判定した場合（Ｓ１７：ＹＥＳ）、出力部７０に指示して、出力電圧をハイレベル電圧からローレベル電圧に切替えさせる（ステップＳ１８）。ラッチ回路５２が報知電圧を印加している状態で出力部７０の出力電圧がローレベル電圧に切替わった場合、ラッチ回路５２は、報知電圧の印加を停止する。従って、出力部７０にローレベル電圧への出力電圧の切替えを指示することは、ラッチ回路５２に報知電圧の印加の停止を指示することに相当する。
給電制御装置１０において故障が発生していない場合においては、報知電圧の印加が停止したとき、抵抗回路２５の両端電圧は、基準電圧未満の電圧、例えば、ゼロＶに低下する。ステップＳ１８が実行された時点では、ＦＥＴ２０がオフである。このため、制御部７６がステップＳ１８を実行することによって、ＦＥＴ２０の状態が変わることはない。

【0098】

制御部７６は、ステップＳ１８を実行した後、抵抗回路２５の両端電圧が基準電圧未満であるか否かを判定する（ステップＳ１９）。これにより、両端電圧が基準電圧未満の電圧に低下した否かが判定される。制御部７６は、両端電圧が基準電圧以上であると判定した場合（Ｓ１９：ＮＯ）、報知部７４に指示して報知を行わせる（ステップＳ２０）。制御部７６は、両端電圧が基準電圧未満であると判定した場合（Ｓ１９：ＹＥＳ）、又は、ステップＳ２０を実行した後、オフ処理を終了する。

【0099】

＜給電制御装置１０の動作＞
図８は、給電制御装置１０の動作を説明するためのタイミングチャートである。図８には、出力部７０の出力電圧、ＦＥＴ２０の状態、印加回路２６の印加状態、ラッチ回路５２の印加状態、抵抗回路２５の両端電圧及びスイッチ電流の推移を示す。Ｈ及びＬそれぞれは、ハイレベル電圧及びローレベル電圧を示す。Ｖａ、Ｖｉ、Ｖｒ及びＩｔｈそれぞれは、印加電圧、報知電圧、基準電圧及び電流閾値を示す。図８では、給電制御装置１０に故障が発生しておらず、かつ、印加電圧Ｖａ及び報知電圧Ｖｉが一致している場合の動作が示されている。

【0100】

図８に示すように、出力部７０の出力電圧がローレベル電圧である場合、駆動部５０はＦＥＴ２０をオフに維持しており、スイッチ電流はゼロＡである。スイッチ電流がゼロＡであるため、抵抗回路２５の両端電圧は、ゼロＶであり、基準電圧Ｖｒ未満である。出力部７０の出力電圧がローレベル電圧である場合、印加回路２６及びラッチ回路５２それぞれは、印加電圧及び報知電圧の印加を停止している。

【0101】

マイコン２７の入力部７３にオン信号が入力された場合、制御部７６は、出力部７０に指示して、出力電圧をローレベル電圧からハイレベル電圧に切替える。このとき、スイッチ電流はゼロＡであり、抵抗回路２５の両端電圧は基準電圧未満である。このため、駆動回路２３の駆動部５０はＦＥＴ２０をオンに切替える。ＦＥＴ２０がオンに切替わった場合、ＦＥＴ２０を介してスイッチ電流が流れる。これにより、スイッチ電流は、ゼロＡを超えており、かつ、電流閾値Ｉｔｈ未満である電流に上昇する。また、抵抗回路２５の両端電圧は、ゼロＶを超えており、かつ、基準電圧Ｖｒ未満である電圧に上昇する。

【0102】

入力部７３にオフ信号が入力された場合、制御部７６は、印加回路２６に指示して、印加電圧Ｖａを抵抗回路２５に印加させる。これにより、抵抗回路２５の両端電圧は、基準電圧Ｖｒ以上である印加電圧Ｖａに上昇する。結果、駆動部５０はＦＥＴ２０をオフに切替え、ラッチ回路５２は、報知電圧Ｖｉを抵抗回路２５に印加する。ＦＥＴ２０がオフに切替わった場合、スイッチ電流はゼロＡに低下する。
印加電圧Ｖａ及び報知電圧Ｖｉが相互に異なる場合においては、印加回路２６及びラッチ回路５２が印加している間、両端電圧は、印加電圧Ｖａ及び報知電圧Ｖｉの中で高い方の電圧に一致する。

【0103】

制御部７６は、印加回路２６が印加電圧Ｖａを印加した後、印加回路２６に指示して、印加電圧Ｖａの印加を停止させる。印加電圧Ｖａの印加が停止した場合であっても、ラッチ回路５２が報知電圧Ｖｉの印加しているため、抵抗回路２５の両端電圧は基準電圧Ｖｒ以上の電圧に維持される。制御部７６は、印加回路２６に指示して、印加電圧Ｖａの印加を停止させた後、抵抗回路２５の両端電圧が基準電圧Ｖｒ以上であるか否かを判定する。これにより、制御部７６は、ラッチ回路５２が報知を行っているか否かを判定する。制御部７６は、両端電圧が基準電圧Ｖｒ未満であると判定した場合、報知が行われていないとして、故障フラグの値をゼロから１に変更する。

【0104】

制御部７６は、報知を行っているか否かを判定した後、出力部７０に指示して、出力電圧をハイレベル電圧からローレベル電圧に切替える。これにより、ラッチ回路５２は報知電圧Ｖｉの印加を停止する。このとき、スイッチ電流はゼロＡであるので、抵抗回路２５の両端電圧はゼロＶに低下する。ゼロＶは基準電圧Ｖｒ未満の電圧である。制御部７６は、出力部７０が出力電圧をローレベル電圧に切替えた後、両端電圧が基準電圧Ｖｒ未満の電圧に低下したか否かを判定する。これにより、抵抗回路２５の両端電圧が基準電圧Ｖｒ未満の電圧に戻ったことが確認される。制御部７６は、両端電圧が基準電圧Ｖｒ以上である場合、報知部７４に報知を行わせる。

【0105】

以上のように、給電制御装置１０では、オフ信号が入力されたタイミング、即ち、ＦＥＴ２０のオフへの切替えが要求されたタイミングでラッチ回路５２を検査する。給電制御装置１０において故障が発生していない場合においては、印加回路２６が印加電圧を抵抗回路２５に印加した時点でＦＥＴ２０がオフに切替わる。

【0106】

＜実施形態１の変形例＞
ＦＥＴ２０はスイッチとして機能すればよい。このため、ＦＥＴ２０の代わりに、Ｐチャネル型のＦＥＴ、バイポーラトランジスタ又はリレー接点等を用いてもよい。抵抗回路２５は、検出抵抗３０を有する回路であればよい。このため、抵抗回路２５は、検出抵抗３０に回路素子、例えば、キャパシタが並列に接続される回路であってもよい。印加回路２６のトランジスタ４０のエミッタに印加される電圧は、基準電圧Ｖｒよりも高い電圧であればよい。このため、トランジスタ４０のエミッタに印加される電圧は、レギュレータ２２が生成する一定電圧Ｖｃと異なっていてもよい。印加回路２６が有するトランジスタ４０はスイッチとして機能すればよい。このため、トランジスタ４０の代わりに、Ｐチャネル型のＦＥＴ又はリレー接点等を用いてもよい。

【0107】

印加回路２６は、マイコン２７、即ち、制御部７６の指示に従って、印加電圧を抵抗回路２５に印加する回路であればよい。このため、印加回路２６は、処理素子、例えばＣＰＵを有する回路であってもよい。この場合、印加回路２６の処理素子は、制御部７６の指示に従って、抵抗回路２５への印加電圧の印加を指示する。

【0108】

ラッチ回路５２の第２のトランジスタ６４のエミッタに印加される電圧は、基準電圧Ｖｒよりも高い電圧であればよい。このため、第２のトランジスタ６４のエミッタに印加される電圧は、レギュレータ２２が生成する一定電圧Ｖｃと異なっていてもよい。ラッチ回路５２が有する第２のトランジスタ６４はスイッチとして機能すればよい。このため、第２のトランジスタ６４の代わりに、Ｐチャネル型のＦＥＴ又はリレー接点等を用いてもよい。

【0109】

ラッチ回路５２は、マイコン２７が有する出力部７０の出力電圧と、コンパレータ５１の出力電圧とに基づいて、報知電圧の印加と、報知電圧の印加の停止とを行う回路であればよい。このため、印加回路２６は、処理素子、例えばＣＰＵを有する回路であってもよい。この場合、印加回路２６の処理素子は、出力部７０及びコンパレータ５１の出力電圧に基づいて、報知電圧を印加するか否かと、報知電圧の印加を停止するか否か等を判定する。

【0110】

ラッチ回路５２を検査するタイミングは、マイコン２７の入力部７３にオフ信号が入力されたタイミングに限定されない。マイコン２７の制御部７６は、ラッチ回路５２を周期的に検査してもよい。ラッチ回路５２が報知電圧の印加を停止するタイミングは、出力部７０の出力電圧がハイレベル電圧からローレベル電圧に切替わったタイミングに限定されず、例えば、報知電圧が印加されてから一定時間が経過したタイミングであってもよい。

【0111】

ラッチ回路５２が行う報知は、報知電圧の印加によって実現される報知に限定されず、例えば、抵抗回路２５の両端電圧が基準電圧以上の電圧となったことを示す信号の出力によって実現される報知であってもよい。

【0112】

（実施形態２）
実施形態１においては、直流電源１１の正極から負極に流れる電流の電流経路において、給電制御装置１０は負荷１２の上流側に配置されている。しかしながら、給電制御装置１０が配置される場所は、負荷１２の上流側に限定されない。
以下では、実施形態２について、実施形態１と異なる点を説明する。後述する構成を除く他の構成は実施形態１と共通している。このため、実施形態１と共通する構成部には、実施形態１と同一の参照符号を付してその説明を省略する。

【0113】

＜電源システム１の構成＞
図９は、実施形態２における電源システム１の要部構成を示すブロック図である。実施形態２における電源システム１を実施形態１における電源システム１と比較した場合、給電制御装置１０が配置される場所が異なる。実施形態２における電源システム１では、直流電源１１の正極から負極に流れる電流経路において、給電制御装置１０は負荷１２の下流側に配置されている。

【0114】

直流電源１１の正極は負荷１２の一端に接続されている。給電制御装置１０がＦＥＴ２０を有する場合、ＦＥＴ２０のドレインは負荷１２の他端に接続されている。ＦＥＴ２０のソースは、実施形態１と同様に、シャント抵抗２１の一端に接続されている。シャント抵抗２１の他端は接地されている。直流電源１１の負極は実施形態１と同様に接地されている。
実施形態２における給電制御装置１０は、実施形態１における給電制御装置１０が奏する効果を同様に奏する。

【0115】

開示された実施形態１，２はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。

【符号の説明】

【0116】

１ 電源システム
１０ 給電制御装置
１１ 直流電源
１２ 負荷
２０ ＦＥＴ（スイッチ）
２１ シャント抵抗
２２ レギュレータ
２３ 駆動回路
２４ 電流出力回路
２５ 抵抗回路
２６ 印加回路
２７ マイコン
３０ 検出抵抗
４０ トランジスタ
４１ ダイオード
４２，４３ 回路抵抗
５０ 駆動部（切替え部）
５１ コンパレータ
５２ ラッチ回路（報知回路）
６０ 反転器
６１ ＯＲ回路
６２，６３ 第２の回路抵抗
６４ 第２のトランジスタ
６５ 第２のダイオード
７０ 出力部
７１ 調整部
７２ Ａ／Ｄ変換部
７３ 入力部
７４ 報知部
７５ 記憶部
７６ 制御部（処理部）
７７ 内部バス
Ａ 記憶媒体
Ｐ コンピュータプログラム

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】