特許7405008IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士通株式会社 > 特許7405008

技術分野

情報処理装置、情報処理プログラム、及び、情報処理方法

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ＣＰＵが備えるコアは、多数の論理回路を含んでおり、これらの論理回路の動作は複雑である。このようなコアの動作を停止するために、コア内部では、例えば、動作中の回路を停止できる状態になるまで待ち合わせる等の処理が発生する。また、コアの動作を再開するために、コア内部では、例えば、停止中の回路を動作できる状態にするための処理、一例としてレジスタの値の読み込み等の処理が発生する。これらの処理には、例えば、数ｍｓ（ミリ秒）程度の時間がかかる場合がある。

課題を解決するための手段[発明の詳細な説明]から抜粋

１つの側面では、情報処理装置は、複数のコアを備えるプロセッサを備えてよい。前記複数のコアのうちの第１コアは、前記複数のコアのうちの第２コアの動作状態を、プログラムを実行する実行状態から前記第２コアの動作を停止する停止状態に移行させる停止指示と、前記停止状態から前記実行状態に移行させる復帰指示と、を前記第２コアに発行する処理部を備えてよい。前記処理部は、第１の停止指示を発行するときの前記プログ・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

１つの側面では、停止状態のコアを適切なタイミングで実行状態に復帰させることができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 一計算機システムのハードウェア構成例を示すブロック図である。
【図2】 一プロセッサによるリテンション処理の一例を説明するための図である。
【図3】 リテンション処理において発生するディレイの一例を示す図である。
【図4】 一コアの構成例を示すブロック図である。
【図5】 一制御部の動作例を説明するための図である。
【図6】 一ノードの動作例を説明するためのフローチャートである。
【図7】 コンピュータのハードウェア構成例を示すブロック図である。

代表図 図1本件の代表的な図

１ 計算機システム １０ コンピュータ ２ 計算ノード、ノード ２ａ プロセッサ ２０ コア ２１ 制御部 ２２ 位置記録部 ２３ タイマ ２４ リテンション時間記録部 ２５ 復帰タイマ ３ 端末装置 ４ 管理装置 ５ インタコネクトネットワーク（ＩＮ）

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.