(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-18
(45)【発行日】2023-12-26
(54)【発明の名称】半導体装置とその製造方法
(51)【国際特許分類】
H01L 29/786 20060101AFI20231219BHJP
H01L 21/318 20060101ALI20231219BHJP
H01L 21/316 20060101ALI20231219BHJP
【ＦＩ】
H01L29/78 617U
H01L21/318 B
H01L21/318 C
H01L21/316 X
H01L21/316 Y
【請求項の数】
7
(21)【出願番号】P 2020117418
(22)【出願日】2020-07-07
(65)【公開番号】P2022014832
(43)【公開日】2022-01-20
【審査請求日】2022-06-17
(73)【特許権者】
【識別番号】000241463
【氏名又は名称】豊田合成株式会社
(74)【代理人】
【識別番号】110000648
【氏名又は名称】弁理士法人あいち国際特許事務所
(74)【代理人】
【識別番号】100087723
【弁理士】
【氏名又は名称】藤谷 修
(74)【代理人】
【識別番号】100165962
【弁理士】
【氏名又は名称】一色 昭則
(74)【代理人】
【識別番号】100206357
【弁理士】
【氏名又は名称】角谷 智広
(72)【発明者】
【氏名】黒崎 潤一郎
(72)【発明者】
【氏名】泉 貴富
(72)【発明者】
【氏名】西井 潤弥
【審査官】鈴木 聡一郎
(56)【参考文献】
【文献】特開２０１６－０６６６４１（ＪＰ，Ａ）
【文献】特開２００６－３５１６２６（ＪＰ，Ａ）
【文献】特開２００７－１７３７９６（ＪＰ，Ａ）
【文献】特開２０１７－２１１６５６（ＪＰ，Ａ）
【文献】国際公開第２０１９／１１１０９６（ＷＯ，Ａ１）
【文献】特開２００９－０４９３８８（ＪＰ，Ａ）
【文献】特開２００７－２９４９２８（ＪＰ，Ａ）
【文献】米国特許第０６６４９５３８（ＵＳ，Ｂ１）
【文献】特開平０４－１４４２７８（ＪＰ，Ａ）
【文献】特開２００７－２１４５０３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３１２－２１／３２
Ｈ０１Ｌ ２１／３３６
Ｈ０１Ｌ ２１／４７－２１／４７５
Ｈ０１Ｌ ２９／７６
Ｈ０１Ｌ ２９／７７２
Ｈ０１Ｌ ２９／７８－２９／７８６
(57)【特許請求の範囲】
【請求項1】
III族窒化物半導体層の上に第１絶縁性酸化膜を成膜する工程と、前記III族窒化物半導体層および前記第１絶縁性酸化膜に前記第１絶縁性酸化膜の側から窒素プラズマを照射する工程と、
前記第１絶縁性酸化膜を熱処理する第１熱処理工程と、
前記第１絶縁性酸化膜の上に第２絶縁性酸化膜を成膜する工程と、
前記第２絶縁性酸化膜を熱処理する第２熱処理工程と、
を含む半導体装置の製造方法。
【請求項2】
請求項１に記載の半導体装置の製造方法において、前記第１絶縁性酸化膜を成膜する工程では、
前記第１絶縁性酸化膜の膜厚を２ｎｍ以上９ｎｍ以下とすること
を含む半導体装置の製造方法。
【請求項3】
請求項１または請求項２に記載の半導体装置の製造方法において、前記第１熱処理工程の熱処理温度は、
前記第２熱処理工程の熱処理温度よりも高いこと
を含む半導体装置の製造方法。
【請求項4】
請求項１から請求項３までのいずれか１項に記載の半導体装置の製造方法において、前記第１熱処理工程の熱処理温度は、
８００℃以上１０００℃以下であること
を含む半導体装置の製造方法。
【請求項5】
請求項１から請求項４までのいずれか１項に記載の半導体装置の製造方法において、前記窒素プラズマを照射する工程では、
前記III族窒化物半導体層の少なくとも表面に窒素ラジカルを供給すること
を含む半導体装置の製造方法。
【請求項6】
請求項１から請求項５までのいずれか１項に記載の半導体装置の製造方法において、前記窒素プラズマを照射する工程では、
前記第１絶縁性酸化膜の表面を窒化すること
を含む半導体装置の製造方法。
【請求項7】
ＧａＮ層と、前記ＧａＮ層の上のゲート絶縁膜と、
前記ゲート絶縁膜の上のゲート電極と、
を有し、
前記ゲート絶縁膜は、
前記ＧａＮ層の上のＳｉＯＮ膜と、
前記ＳｉＯＮ膜の上のＳｉＮ膜と、
前記ＳｉＮ膜の上のＳｉＯ２膜と、
を有し、
前記ＳｉＯＮ膜は、
前記ＧａＮ層に接触しており、
前記ＳｉＮ膜は、
前記ＳｉＯＮ膜に接触しており、
前記ＳｉＯ２膜は、
前記ＳｉＮ膜に接触しており、
前記ＳｉＯＮ膜の膜厚は、
１ｎｍ以上４ｎｍ以下であり、
前記ＳｉＯＮ膜の窒素濃度は、前記ＧａＮ層から前記ＳｉＮ膜に向かうにつれて連続的に増加していて、
前記ＳｉＯＮ膜の酸素濃度は、前記ＧａＮ層から前記ＳｉＮ膜に向かうにつれて連続的に減少している、
ことを含む半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書の技術分野は、半導体装置とその製造方法に関する。
【背景技術】
【0002】
ＧａＮに代表されるIII 族窒化物半導体は、高い絶縁破壊電界を備えている。そのため、III 族窒化物半導体は、ＧａＡｓ系半導体に代わる、高出力、高周波、高温用の半導体デバイスの材料として期待されている。そのため、III 族窒化物半導体を用いるＨＥＭＴ素子などが研究開発されている。
【0003】
例えば、特許文献１には、電界効果トランジスタにおいて、ゲート絶縁膜にＳｉＮ膜およびＳｉＯ2 膜を用いる技術が開示されている。III 族窒化物半導体の上にＳｉＮ膜を形成し、ＳｉＮ膜の上にＳｉＯ2 膜を形成する（特許文献１の段落［００３６］－［００３８］および図２Ｄ）。これにより、ソース－ドレイン間における窒素空格子点密度が低減される旨が開示されている（特許文献１の段落［００４１］）。また、ソース－ドレイン間における表面電荷の発生が抑制され、表面リーク電流が抑制される旨が開示されている（特許文献１の段落［００４１］）。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２００９－３２７９６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１の技術では、III 族窒化物半導体の表面にＳｉＮ膜が接触している。ＳｉＮ膜は絶縁性窒化膜である。絶縁性窒化膜の絶縁破壊強度は絶縁性酸化膜（ＳｉＯ2 等）の絶縁破壊強度に比べて低い傾向にある。また、絶縁性窒化膜では膜中に電子が注入されやすい。絶縁性窒化膜中に電子が注入されると、半導体装置の動作が不安定となる。
【0006】
とはいえ、III 族窒化物半導体の上にＳｉＯ2 膜を直接接触させると、ＳｉＯ2 膜の酸素がIII 族窒化物半導体の表面を酸化する。III 族窒化物半導体の表面はゲート近傍に相当するため、このIII 族窒化物半導体の表面が酸化されると半導体装置の動作は不安定となる。
【0007】
本明細書の技術が解決しようとする課題は、III 族窒化物半導体から絶縁膜への電子の注入を抑制するとともに絶縁膜に起因するIII 族窒化物半導体の表面の酸化を抑制する半導体装置とその製造方法を提供することである。
【課題を解決するための手段】
【0008】
第１の態様における半導体装置の製造方法は、III 族窒化物半導体層の上に第１絶縁性酸化膜を成膜する工程と、III 族窒化物半導体層および第１絶縁性酸化膜に第１絶縁性酸化膜の側から窒素プラズマを照射する工程と、第１絶縁性酸化膜を熱処理する第１熱処理工程と、第１絶縁性酸化膜の上に第２絶縁性酸化膜を成膜する工程と、第２絶縁性酸化膜を熱処理する第２熱処理工程と、を有する。
【0009】
この半導体装置の製造方法は、III 族窒化物半導体層の上に第１絶縁性酸化膜を形成し、第１絶縁性酸化膜より上層に第１絶縁性窒化膜を形成し、第１絶縁性窒化膜の上に第２絶縁性酸化膜を形成することができる。III 族窒化物半導体層は第１絶縁性酸化膜と接触しているため、III 族窒化物半導体から絶縁膜への電子の注入が抑制されている。III 族窒化物半導体層には窒素が注入されているため、絶縁膜に起因するIII 族窒化物半導体の表面の酸化が抑制されている。
【発明の効果】
【0010】
本明細書では、III 族窒化物半導体から絶縁膜への電子の注入を抑制するとともに絶縁膜に起因するIII 族窒化物半導体の表面の酸化を抑制する半導体装置とその製造方法が提供されている。
【図面の簡単な説明】
【0011】
【図1】第１の実施形態の半導体装置１００の概略構成図である。
【図2】第１の実施形態の半導体装置１００のゲート絶縁膜Ｆ１０の積層構造を示す図である。
【図3】第１の実施形態の半導体装置１００の絶縁膜の成膜方法を示すフローチャートである。
【図4】第１の実施形態の半導体装置１００の絶縁膜の成膜方法を示す図である。
【図5】第２の実施形態の半導体装置２００の概略構成図である。
【図6】第３の実施形態の半導体装置３００の概略構成図である。
【図7】ＭＩＳキャパシタのＳＩＭＳ分析の結果を示すグラフである。
【図8】窒素プラズマを照射した構造体（サンプル）の酸素原子の１ｓスペクトルを示すグラフである。
【図9】窒素プラズマを照射しなかった構造体（サンプル）の酸素原子の１ｓスペクトルを示すグラフである。
【図10】第１熱処理工程の温度が９００℃である場合の構造体（サンプル）のＣＶ特性を示すグラフである。
【図11】第１熱処理工程の温度が７００℃である場合の構造体（サンプル）のＣＶ特性を示すグラフである。
【図12】第１熱処理工程の温度が５００℃である場合の構造体（サンプル）のＣＶ特性を示すグラフである。
【発明を実施するための形態】
【0012】
以下、具体的な実施形態について、半導体装置とその製造方法を例に挙げて説明する。しかし、本明細書の技術はこれらの実施形態に限定されるものではない。本明細書において、第１導電型はｎ型を表し、第２導電型はｐ型を表す。ただし、第１導電型はｐ型を表し、第２導電型はｎ型を表してもよい場合がある。
【0013】
（第１の実施形態）
１．半導体装置
図１は、第１の実施形態の半導体装置１００の概略構成図である。半導体装置１００は、ＭＩＳＦＥＴである。半導体装置１００はトレンチを有さない。半導体装置１００は、ＧａＮ基板１１０と、第１半導体層１２０と、第２半導体層１３０と、半導体領域１４０と、ゲート絶縁膜Ｆ１０と、ゲート電極Ｇ１と、ボディ電極Ｂ１と、ソース電極Ｓ１と、ドレイン電極Ｄ１と、を有する。
１．半導体装置
図１は、第１の実施形態の半導体装置１００の概略構成図である。半導体装置１００は、ＭＩＳＦＥＴである。半導体装置１００はトレンチを有さない。半導体装置１００は、ＧａＮ基板１１０と、第１半導体層１２０と、第２半導体層１３０と、半導体領域１４０と、ゲート絶縁膜Ｆ１０と、ゲート電極Ｇ１と、ボディ電極Ｂ１と、ソース電極Ｓ１と、ドレイン電極Ｄ１と、を有する。
【0014】
第１半導体層１２０と、第２半導体層１３０と、半導体領域１４０とは、III 族窒化物半導体層である。第１半導体層１２０は、例えば、ＧａＮ層である。第２半導体層１３０は、例えば、ｐ型ＧａＮ層である。半導体領域１４０は、例えば、ｎ+ ＧａＮである。半導体領域１４０は半導体の一部にイオン注入された領域である。
【0015】
ゲート絶縁膜Ｆ１０は、第２半導体層１３０および半導体領域１４０の上に形成されている。ゲート電極Ｇ１は、ゲート絶縁膜Ｆ１０の上に形成されている。ゲート電極Ｇ１は、ゲート絶縁膜Ｆ１０を間に挟んだ状態で、第２半導体層１３０と半導体領域１４０の一部と対向している。ソース電極Ｓ１およびドレイン電極Ｄ１は、半導体領域１４０の上に形成されている。
【0016】
２．ゲート絶縁膜
２－１．積層構造
図２は、第１の実施形態の半導体装置１００のゲート絶縁膜Ｆ１０の積層構造を示す図である。ゲート絶縁膜Ｆ１０は、III 族窒化物半導体層の表面の一部を覆うゲート絶縁膜である。ゲート絶縁膜Ｆ１０は、III 族窒化物半導体層の表面を保護する。ゲート絶縁膜Ｆ１０は、第２半導体層１３０および半導体領域１４０と、ゲート電極Ｇ１と、の間の位置に配置されている。ゲート絶縁膜Ｆ１０は、絶縁性酸窒化膜と絶縁性窒化膜と絶縁性酸化膜とを有する。ゲート絶縁膜Ｆ１０は、ＳｉＯＮ膜Ｆ１１と、ＳｉＮ膜Ｆ１３と、ＳｉＯ2 膜Ｆ１４と、を有する。
２－１．積層構造
図２は、第１の実施形態の半導体装置１００のゲート絶縁膜Ｆ１０の積層構造を示す図である。ゲート絶縁膜Ｆ１０は、III 族窒化物半導体層の表面の一部を覆うゲート絶縁膜である。ゲート絶縁膜Ｆ１０は、III 族窒化物半導体層の表面を保護する。ゲート絶縁膜Ｆ１０は、第２半導体層１３０および半導体領域１４０と、ゲート電極Ｇ１と、の間の位置に配置されている。ゲート絶縁膜Ｆ１０は、絶縁性酸窒化膜と絶縁性窒化膜と絶縁性酸化膜とを有する。ゲート絶縁膜Ｆ１０は、ＳｉＯＮ膜Ｆ１１と、ＳｉＮ膜Ｆ１３と、ＳｉＯ2 膜Ｆ１４と、を有する。
【0017】
ＳｉＯＮ膜Ｆ１１は、第２半導体層１３０および半導体領域１４０の表面の少なくとも一部を覆っている。ＳｉＯＮ膜Ｆ１１は、第２半導体層１３０および半導体領域１４０の上に形成されている。ＳｉＯＮ膜Ｆ１１は、第２半導体層１３０および半導体領域１４０に接触している。ＳｉＯＮ膜Ｆ１１の膜厚は、例えば、１ｎｍ以上６ｎｍ以下である。好ましくは、１ｎｍ以上４ｎｍ以下である。
【0018】
ＳｉＮ膜Ｆ１３は、ＳｉＯＮ膜Ｆ１１より上層の位置に形成されている。ＳｉＮ膜Ｆ１３は、ＳｉＯＮ膜Ｆ１１の上に形成されている。ＳｉＮ膜Ｆ１３は、ＳｉＯＮ膜Ｆ１１に接触している。ＳｉＮ膜Ｆ１３の膜厚は、例えば、１ｎｍ以上３ｎｍ以下である。好ましくは、１ｎｍ以上２ｎｍ以下である。
【0019】
ＳｉＯ2 膜Ｆ１４は、ＳｉＮ膜Ｆ１３の上に形成されている。ＳｉＯ2 膜Ｆ１４は、ＳｉＮ膜Ｆ１３に接触している。ＳｉＯ2 膜Ｆ１４の膜厚は、例えば、４０ｎｍ以上１００ｎｍ以下である。
【0020】
２－２．窒素濃度
ゲート絶縁膜Ｆ１０においては、窒素濃度が半導体側からゲート電極Ｇ１に向かうにつれて増加し、飽和した後に減少する。ＳｉＯＮ膜Ｆ１１は、窒素原子を含有する。ＳｉＯＮ膜Ｆ１１における窒素原子含有量は、例えば、１×１０21ａｔｍ／ｃｍ3 以上１×１０22ａｔｍ／ｃｍ3 未満である。ＳｉＯＮ膜Ｆ１１における窒素原子含有量は、ＳｉＯ2 膜Ｆ１４における窒素原子含有量よりも多い。後述するように、ＳｉＯＮ膜Ｆ１１には窒素プラズマが照射されているためである。
ゲート絶縁膜Ｆ１０においては、窒素濃度が半導体側からゲート電極Ｇ１に向かうにつれて増加し、飽和した後に減少する。ＳｉＯＮ膜Ｆ１１は、窒素原子を含有する。ＳｉＯＮ膜Ｆ１１における窒素原子含有量は、例えば、１×１０21ａｔｍ／ｃｍ3 以上１×１０22ａｔｍ／ｃｍ3 未満である。ＳｉＯＮ膜Ｆ１１における窒素原子含有量は、ＳｉＯ2 膜Ｆ１４における窒素原子含有量よりも多い。後述するように、ＳｉＯＮ膜Ｆ１１には窒素プラズマが照射されているためである。
【0021】
３．ゲート絶縁膜の各層の役割
ＳｉＯＮ膜Ｆ１１は、酸素原子がIII 族窒化物半導体に拡散することを防止する拡散防止層である。ＳｉＯＮ膜Ｆ１１は十分に薄く、高い温度で熱処理されている。このため、酸素原子が移動しにくい。また、ＳｉＯＮ膜Ｆ１１は、III 族窒化物半導体から絶縁膜への電子の注入を抑制するための層である。そして、ＳｉＯＮ膜Ｆ１１は、後述する絶縁膜の成膜方法においてIII 族窒化物半導体を保護する。このため、III 族窒化物半導体は、後述する窒素プラズマの照射によりダメージをほとんど受けない。
ＳｉＯＮ膜Ｆ１１は、酸素原子がIII 族窒化物半導体に拡散することを防止する拡散防止層である。ＳｉＯＮ膜Ｆ１１は十分に薄く、高い温度で熱処理されている。このため、酸素原子が移動しにくい。また、ＳｉＯＮ膜Ｆ１１は、III 族窒化物半導体から絶縁膜への電子の注入を抑制するための層である。そして、ＳｉＯＮ膜Ｆ１１は、後述する絶縁膜の成膜方法においてIII 族窒化物半導体を保護する。このため、III 族窒化物半導体は、後述する窒素プラズマの照射によりダメージをほとんど受けない。
【0022】
ＳｉＮ膜Ｆ１３は、III 族窒化物半導体を湿気から保護するための膜である。なお、ＳｉＯＮ膜Ｆ１１がＳｉＮ膜Ｆ１３への電子の注入を抑制する。
【0023】
ＳｉＯ2 膜Ｆ１４は、高い電気絶縁性によりIII 族窒化物半導体を保護するための膜である。このため、ＳｉＯ2 膜Ｆ１４は、ゲートリーク電流を抑制することができる。
【0024】
このようにゲート絶縁膜Ｆ１０は、III 族窒化物半導体が酸化することを防止し、III 族窒化物半導体から絶縁膜への電子の注入を抑制する。このため、ゲート絶縁膜Ｆ１０を有する半導体装置１００は、良好なＣＶ特性（容量電圧特性）を備えている。
【0025】
４．絶縁膜の成膜方法
図３は、第１の実施形態の半導体装置１００の絶縁膜の成膜方法を示すフローチャートである。図３に示すように、この成膜方法は、III 族窒化物半導体層の上に第１絶縁性酸化膜を成膜する工程と、III 族窒化物半導体層および第１絶縁性酸化膜に第１絶縁性酸化膜の側から窒素プラズマを照射する工程と、第１絶縁性酸化膜を熱処理する第１熱処理工程と、第１絶縁性酸化膜の上に第２絶縁性酸化膜を成膜する工程と、第２絶縁性酸化膜を熱処理する第２熱処理工程と、を有する。ここでは、ゲート絶縁膜Ｆ１０を成膜する場合について説明する。
図３は、第１の実施形態の半導体装置１００の絶縁膜の成膜方法を示すフローチャートである。図３に示すように、この成膜方法は、III 族窒化物半導体層の上に第１絶縁性酸化膜を成膜する工程と、III 族窒化物半導体層および第１絶縁性酸化膜に第１絶縁性酸化膜の側から窒素プラズマを照射する工程と、第１絶縁性酸化膜を熱処理する第１熱処理工程と、第１絶縁性酸化膜の上に第２絶縁性酸化膜を成膜する工程と、第２絶縁性酸化膜を熱処理する第２熱処理工程と、を有する。ここでは、ゲート絶縁膜Ｆ１０を成膜する場合について説明する。
【0026】
４－１．第１絶縁膜成膜工程
図４に示すように、第２半導体層１３０および半導体領域１４０の上に第１絶縁性酸化膜Ｉ１を成膜する（Ｓ１０１）。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。反応性スパッタリングの場合には、メタルモードを用いる。ＣＶＤ法の場合には、熱ＣＶＤを用いる。ＡＬＤ法の場合には、Ｈ2 ＯまたはＯ3 を酸化法に用いる。第１絶縁性酸化膜Ｉ１の膜厚は、例えば、２ｎｍ以上９ｎｍ以下である。好ましくは、３ｎｍ以上６ｎｍ以下である。図４に示すように、第１絶縁性酸化膜Ｉ１は、窒化されてＳｉＯＮ膜Ｆ１１となる部分と、窒化されてＳｉＮ膜Ｆ１３となる部分と、を有する。
図４に示すように、第２半導体層１３０および半導体領域１４０の上に第１絶縁性酸化膜Ｉ１を成膜する（Ｓ１０１）。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。反応性スパッタリングの場合には、メタルモードを用いる。ＣＶＤ法の場合には、熱ＣＶＤを用いる。ＡＬＤ法の場合には、Ｈ2 ＯまたはＯ3 を酸化法に用いる。第１絶縁性酸化膜Ｉ１の膜厚は、例えば、２ｎｍ以上９ｎｍ以下である。好ましくは、３ｎｍ以上６ｎｍ以下である。図４に示すように、第１絶縁性酸化膜Ｉ１は、窒化されてＳｉＯＮ膜Ｆ１１となる部分と、窒化されてＳｉＮ膜Ｆ１３となる部分と、を有する。
【0027】
４－２．窒素プラズマ処理工程
第２半導体層１３０および半導体領域１４０および第１絶縁性酸化膜Ｉ１に第１絶縁性酸化膜Ｉ１の側から窒素プラズマを照射する（Ｓ１０２）。例えば、ＥＣＲプラズマ、ＩＣＰ、表面波プラズマ、を用いることができる。プラズマガスは、Ｎ2 ガスである。窒素ガス（Ｎ2 ）の流量は、例えば、２０ｓｃｃｍ以上１００ｓｃｃｍ以下である。
第２半導体層１３０および半導体領域１４０および第１絶縁性酸化膜Ｉ１に第１絶縁性酸化膜Ｉ１の側から窒素プラズマを照射する（Ｓ１０２）。例えば、ＥＣＲプラズマ、ＩＣＰ、表面波プラズマ、を用いることができる。プラズマガスは、Ｎ2 ガスである。窒素ガス（Ｎ2 ）の流量は、例えば、２０ｓｃｃｍ以上１００ｓｃｃｍ以下である。
【0028】
基板温度は、例えば、０℃以上３００℃以下である。基板側のバイアスの電力は、例えば、０Ｗ以上２０Ｗ以下である。絶縁膜および第２半導体層１３０および半導体領域１４０にダメージを与えないために、バイアスの電力は弱いほうがよい。処理時間は、例えば、１０分以上１５０分以下である。これらの数値範囲は例示であり、上記以外の数値であってもよい。
【0029】
この際に、窒素プラズマから電子、陽イオン等の荷電粒子を除去することが好ましい。例えば、窒素プラズマの移動経路に金属製の網を配置する。これにより、窒素ラジカルが第１絶縁性酸化膜Ｉ１に照射される。または、窒素プラズマの移動経路に磁界を加えることにより、荷電粒子を除去してもよい。または、窒素プラズマのプラズマ生成領域と基板との距離を離し、基板側のバイアスの電力を弱めてもよい。
【0030】
第１絶縁性酸化膜Ｉ１は十分に薄いので、窒素ラジカルは第１絶縁性酸化膜Ｉ１および第２半導体層１３０および半導体領域１４０の表面側に供給される。これにより、第１絶縁性酸化膜Ｉ１の主に表面側が窒化されるとともに第２半導体層１３０および半導体領域１４０の表面側に窒素が注入される。これにより、第２半導体層１３０および半導体領域１４０の窒素空孔密度は減少する。図４に示すように、第１絶縁性酸化膜Ｉ１の表面側は十分に窒化されてＳｉＮ膜Ｆ１３となり、第１絶縁性酸化膜Ｉ１における第２半導体層１３０および半導体領域１４０の側は、ある程度窒化されてＳｉＯＮ膜Ｆ１１となる。
【0031】
このように、窒素プラズマ処理工程では、III 族窒化物半導体層の少なくとも表面に窒素ラジカルを供給してIII 族窒化物半導体層の窒素空格子点密度を減少させ、第１絶縁性酸化膜Ｉ１の表面を窒化する。
【0032】
なお、第１絶縁性酸化膜Ｉ１が存在するため、窒素ラジカルは第２半導体層１３０および半導体領域１４０にダメージをほとんど与えない。
【0033】
４－３．第１熱処理工程
次に、窒素プラズマを照射した半導体および絶縁膜に第１熱処理工程を実施する（Ｓ１０３）。第１熱処理工程の熱処理温度は、例えば、８００℃以上１０００℃以下である。好ましくは、９００℃以上である。熱処理時間は、例えば、１０分以上６０分以下である。好ましくは、３０分以上である。これらの数値範囲は例示であり、上記以外の数値であってもよい。
次に、窒素プラズマを照射した半導体および絶縁膜に第１熱処理工程を実施する（Ｓ１０３）。第１熱処理工程の熱処理温度は、例えば、８００℃以上１０００℃以下である。好ましくは、９００℃以上である。熱処理時間は、例えば、１０分以上６０分以下である。好ましくは、３０分以上である。これらの数値範囲は例示であり、上記以外の数値であってもよい。
【0034】
４－４．第２絶縁膜成膜工程
次に、第１絶縁性酸化膜Ｉ１の上に第２絶縁性酸化膜（ＳｉＯ2 膜Ｆ１４）を成膜する（Ｓ１０４）。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。反応性スパッタリングの場合には、オキサイドモードを用いる。ＣＶＤ法の場合には、プラズマを用いてもよい。ＡＬＤ法の場合には、酸化のためにプラズマを用いてもよい。ＳｉＯ2 膜Ｆ１４の膜厚は、例えば、４０ｎｍ以上１００ｎｍ以下である。
次に、第１絶縁性酸化膜Ｉ１の上に第２絶縁性酸化膜（ＳｉＯ2 膜Ｆ１４）を成膜する（Ｓ１０４）。成膜方法は、例えば、反応性スパッタリング、ＣＶＤ法、ＡＬＤ法である。反応性スパッタリングの場合には、オキサイドモードを用いる。ＣＶＤ法の場合には、プラズマを用いてもよい。ＡＬＤ法の場合には、酸化のためにプラズマを用いてもよい。ＳｉＯ2 膜Ｆ１４の膜厚は、例えば、４０ｎｍ以上１００ｎｍ以下である。
【0035】
４－５．第２熱処理工程
次に、半導体および絶縁膜に第２熱処理工程を実施する（Ｓ１０５）。これにより、第２半導体層１３０および半導体領域１４０から順に、ＳｉＯＮ膜Ｆ１１、ＳｉＮ膜Ｆ１３、ＳｉＯ2 膜Ｆ１４が形成される。第２熱処理工程の熱処理温度は、例えば、４００℃以上６００℃以下である。第２熱処理工程の熱処理温度は、第１熱処理工程の熱処理温度よりも低い。熱処理時間は、例えば、１０分以上３０分以下である。これらの数値範囲は例示であり、上記以外の数値であってもよい。
次に、半導体および絶縁膜に第２熱処理工程を実施する（Ｓ１０５）。これにより、第２半導体層１３０および半導体領域１４０から順に、ＳｉＯＮ膜Ｆ１１、ＳｉＮ膜Ｆ１３、ＳｉＯ2 膜Ｆ１４が形成される。第２熱処理工程の熱処理温度は、例えば、４００℃以上６００℃以下である。第２熱処理工程の熱処理温度は、第１熱処理工程の熱処理温度よりも低い。熱処理時間は、例えば、１０分以上３０分以下である。これらの数値範囲は例示であり、上記以外の数値であってもよい。
【0036】
４－６．その他の工程
また、その他の工程を実施してもよい。例えば、第１絶縁性酸化膜成膜工程および第２絶縁性酸化膜成膜工程の前に、III 族窒化物半導体および絶縁膜を有機洗浄する有機洗浄工程を実施してもよい。
また、その他の工程を実施してもよい。例えば、第１絶縁性酸化膜成膜工程および第２絶縁性酸化膜成膜工程の前に、III 族窒化物半導体および絶縁膜を有機洗浄する有機洗浄工程を実施してもよい。
【0037】
５．半導体装置の製造方法
５－１．半導体層形成工程
ＧａＮ基板１１０の上に第１半導体層１２０、第２半導体層１３０、半導体領域１４０をこの順序で成長させる。そのために、例えば、ＭＯＣＶＤ法を用いればよい。または、その他の気相成長法を用いてもよい。または、液相成長法を用いてもよい。また、イオン注入により半導体領域１４０を形成する。
５－１．半導体層形成工程
ＧａＮ基板１１０の上に第１半導体層１２０、第２半導体層１３０、半導体領域１４０をこの順序で成長させる。そのために、例えば、ＭＯＣＶＤ法を用いればよい。または、その他の気相成長法を用いてもよい。または、液相成長法を用いてもよい。また、イオン注入により半導体領域１４０を形成する。
【0038】
５－２．絶縁膜成膜工程
第２半導体層１３０および半導体領域１４０の上にゲート絶縁膜Ｆ１０を形成する。前述の絶縁膜の成膜方法を用いればよい。また、ソース電極Ｓ１およびドレイン電極Ｄ１を形成する領域にはゲート絶縁膜Ｆ１０を形成しない。そのため、例えば、第２半導体層１３０および半導体領域１４０の表面に一様な絶縁膜を形成した後に、ソース電極Ｓ１およびドレイン電極Ｄ１を形成する領域の絶縁膜を除去してもよい。そのために例えば、ＣＦ4 、Ｃ4 Ｆ6 等のフッ素系ガスを用いたエッチングを実施してもよい。
第２半導体層１３０および半導体領域１４０の上にゲート絶縁膜Ｆ１０を形成する。前述の絶縁膜の成膜方法を用いればよい。また、ソース電極Ｓ１およびドレイン電極Ｄ１を形成する領域にはゲート絶縁膜Ｆ１０を形成しない。そのため、例えば、第２半導体層１３０および半導体領域１４０の表面に一様な絶縁膜を形成した後に、ソース電極Ｓ１およびドレイン電極Ｄ１を形成する領域の絶縁膜を除去してもよい。そのために例えば、ＣＦ4 、Ｃ4 Ｆ6 等のフッ素系ガスを用いたエッチングを実施してもよい。
【0039】
５－３．ゲート電極形成工程
ゲート絶縁膜Ｆ１０の上にゲート電極Ｇ１を形成する。そのためには、ＡＬＤ法、スパッタリング等の成膜技術を用いればよい。
ゲート絶縁膜Ｆ１０の上にゲート電極Ｇ１を形成する。そのためには、ＡＬＤ法、スパッタリング等の成膜技術を用いればよい。
【0040】
５－４．ソース電極形成工程
第２半導体層１３０および半導体領域１４０の上にボディ電極Ｂ１およびソース電極Ｓ１を形成する。そのために、スパッタリング、ＥＢ蒸着法または抵抗加熱蒸着法を用いればよい。
第２半導体層１３０および半導体領域１４０の上にボディ電極Ｂ１およびソース電極Ｓ１を形成する。そのために、スパッタリング、ＥＢ蒸着法または抵抗加熱蒸着法を用いればよい。
【0041】
５－５．ドレイン電極形成工程
半導体領域１４０の上にドレイン電極Ｄ１を形成する。そのために、スパッタリング、ＥＢ蒸着法または抵抗加熱蒸着法を用いればよい。
半導体領域１４０の上にドレイン電極Ｄ１を形成する。そのために、スパッタリング、ＥＢ蒸着法または抵抗加熱蒸着法を用いればよい。
【0042】
５－６．素子分離工程
そして、ウエハから半導体装置１００を切り出し、各々の独立した半導体装置１００を製造する。
そして、ウエハから半導体装置１００を切り出し、各々の独立した半導体装置１００を製造する。
【0043】
５－７．その他の工程
保護膜形成工程、熱処理工程等、その他の工程を適宜実施してもよい。以上により、半導体装置１００が得られる。また、ソース電極Ｓ１およびドレイン電極Ｄ１の積層構造が同じ場合には、ソース電極Ｓ１およびドレイン電極Ｄ１を同時に形成してもよい。
保護膜形成工程、熱処理工程等、その他の工程を適宜実施してもよい。以上により、半導体装置１００が得られる。また、ソース電極Ｓ１およびドレイン電極Ｄ１の積層構造が同じ場合には、ソース電極Ｓ１およびドレイン電極Ｄ１を同時に形成してもよい。
【0044】
６．第１の実施形態の効果
第１の実施形態の半導体装置１００は、ゲート絶縁膜Ｆ１０を有する。ゲート絶縁膜Ｆ１０のＳｉＯＮ膜Ｆ１１は、第２半導体層１３０および半導体領域１４０からゲート絶縁膜Ｆ１０への電子の注入を抑制する。第２半導体層１３０および半導体領域１４０には窒素ラジカルが供給されているため、第２半導体層１３０および半導体領域１４０における窒素空格子点密度は十分に低い。第２半導体層１３０および半導体領域１４０はゲート絶縁膜Ｆ１０から半導体領域１４０の酸化を抑制されている。
第１の実施形態の半導体装置１００は、ゲート絶縁膜Ｆ１０を有する。ゲート絶縁膜Ｆ１０のＳｉＯＮ膜Ｆ１１は、第２半導体層１３０および半導体領域１４０からゲート絶縁膜Ｆ１０への電子の注入を抑制する。第２半導体層１３０および半導体領域１４０には窒素ラジカルが供給されているため、第２半導体層１３０および半導体領域１４０における窒素空格子点密度は十分に低い。第２半導体層１３０および半導体領域１４０はゲート絶縁膜Ｆ１０から半導体領域１４０の酸化を抑制されている。
【0045】
III 族窒化物半導体に対して表面酸化層はドナーとして振る舞う。半導体装置１００では半導体の酸化が抑制されているため、ゲート絶縁膜Ｆ１０を有する半導体装置１００は、良好なＣＶ特性を備えている。そして、半導体装置１００は、ドレイン電流が良好に立ち上がる。
【0046】
ゲート絶縁膜Ｆ１０のＳｉＮ膜Ｆ１３は、III 族窒化物半導体を湿気から保護する。
【0047】
また、ＳｉＯ2 膜Ｆ１４は十分な厚みを有するため、半導体装置１００のゲート絶縁膜は高い絶縁破壊強度を有する。このため、ゲートリーク電流が抑制されている。
【0048】
７．変形例
７－１．保護膜
第１の実施形態の技術をゲート絶縁膜以外の保護膜に適用することができる。この場合であっても、この保護膜は高い絶縁性を備えるとともにIII 族窒化物半導体の酸化を抑制することができる。また、III 族窒化物半導体を湿気から保護することができる。
７－１．保護膜
第１の実施形態の技術をゲート絶縁膜以外の保護膜に適用することができる。この場合であっても、この保護膜は高い絶縁性を備えるとともにIII 族窒化物半導体の酸化を抑制することができる。また、III 族窒化物半導体を湿気から保護することができる。
【0049】
７－２．基板
ＧａＮ基板１１０の代わりにその他の基板を用いてもよい。例えば、サファイア基板、Ｓｉ基板が挙げられる。もちろん、それ以外の基板を用いてもよい。
ＧａＮ基板１１０の代わりにその他の基板を用いてもよい。例えば、サファイア基板、Ｓｉ基板が挙げられる。もちろん、それ以外の基板を用いてもよい。
【0050】
７－３．絶縁性酸化膜
ＳｉＯ2 膜の代わりにその他の絶縁性酸化膜を用いてもよい。例えば、Ａｌ2 Ｏ3 が挙げられる。
ＳｉＯ2 膜の代わりにその他の絶縁性酸化膜を用いてもよい。例えば、Ａｌ2 Ｏ3 が挙げられる。
【0051】
７－４．絶縁性窒化膜
ＳｉＮ膜の代わりにその他の絶縁性窒化膜を用いてもよい。例えば、ＡｌＮが挙げられる。
ＳｉＮ膜の代わりにその他の絶縁性窒化膜を用いてもよい。例えば、ＡｌＮが挙げられる。
【0052】
７－５．トレンチ
半導体装置１００は、トレンチを有さない。第１の実施形態の技術は、トレンチを有するＨＥＭＴにも適用可能である。
半導体装置１００は、トレンチを有さない。第１の実施形態の技術は、トレンチを有するＨＥＭＴにも適用可能である。
【0053】
７－６．組み合わせ
上記の変形例を自由に組み合わせてよい。
上記の変形例を自由に組み合わせてよい。
【0054】
（第２の実施形態）
１．半導体装置
図５は、第２の実施形態の半導体装置２００の概略構成図である。半導体装置２００は、縦型ＭＩＳＦＥＴである。図５に示すように、半導体装置２００は、ＧａＮ基板２１０と、第１半導体層２２０と、第２半導体層２３０と、第３半導体層２４０と、ゲート絶縁膜Ｆ３０と、ゲート電極Ｇ２と、ソース電極Ｓ２と、ドレイン電極Ｄ２と、ボディ電極Ｂ２と、を有する。
１．半導体装置
図５は、第２の実施形態の半導体装置２００の概略構成図である。半導体装置２００は、縦型ＭＩＳＦＥＴである。図５に示すように、半導体装置２００は、ＧａＮ基板２１０と、第１半導体層２２０と、第２半導体層２３０と、第３半導体層２４０と、ゲート絶縁膜Ｆ３０と、ゲート電極Ｇ２と、ソース電極Ｓ２と、ドレイン電極Ｄ２と、ボディ電極Ｂ２と、を有する。
【0055】
第１半導体層２２０は、ＧａＮ基板２１０の上に形成されている。第１半導体層２２０は第１導電型のIII 族窒化物半導体層である。第１半導体層２２０は、例えば、ｎ- ＧａＮである。
【0056】
第２半導体層２３０は、第１半導体層２２０の上に形成されている。第２半導体層２３０は第２導電型のIII 族窒化物半導体層である。第２半導体層２３０は、例えば、ｐＧａＮである。
【0057】
第３半導体層２４０は、第２半導体層２３０の上に形成されている。第３半導体層２４０は、第１導電型のIII 族窒化物半導体層である。第３半導体層２４０は、例えば、ｎ+ ＧａＮである。
【0058】
ボディ電極Ｂ２は、第２半導体層２３０から正孔を引き抜くための電極である。ボディ電極Ｂ２は、リセスＲ２に形成されている。リセスＲ２は、第３半導体層２４０を貫通し、第２半導体層２３０の途中まで達する凹部である。ボディ電極Ｂ２は、第２半導体層２３０と、第３半導体層２４０と、ソース電極Ｓ２と、に接触している。
【0059】
ゲート絶縁膜Ｆ３０は、トレンチＴ２を覆っている。ゲート絶縁膜Ｆ３０は、ゲート電極Ｇ２と半導体層とを絶縁している。ゲート絶縁膜Ｆ３０は、第１半導体層２２０の底面および側面と、第２半導体層２３０の側面と、第３半導体層２４０の側面および表面の一部と、を覆っている。
【0060】
ゲート絶縁膜Ｆ３０の積層構造は、第１の実施形態のゲート絶縁膜Ｆ１０と同じである。
【0061】
２．第２の実施形態の効果
第２の実施形態の半導体装置２００は、ゲート絶縁膜Ｆ３０を有する。ゲート絶縁膜Ｆ３０は、第１の実施形態のゲート絶縁膜Ｆ１０と同様の効果を奏する。
第２の実施形態の半導体装置２００は、ゲート絶縁膜Ｆ３０を有する。ゲート絶縁膜Ｆ３０は、第１の実施形態のゲート絶縁膜Ｆ１０と同様の効果を奏する。
【0062】
３．変形例
３－１．保護膜
半導体装置２００は、保護膜を有していてもよい。その保護膜にゲート絶縁膜Ｆ３０の積層構造を採用してもよい。
３－１．保護膜
半導体装置２００は、保護膜を有していてもよい。その保護膜にゲート絶縁膜Ｆ３０の積層構造を採用してもよい。
【0063】
（第３の実施形態）
図６は、第３の実施形態の半導体装置３００の概略構成図である。半導体装置３００は、ＭＩＳキャパシタである。半導体装置３００は、ｎ型半導体３１０と、ゲート絶縁膜Ｆ４０と、ゲート電極Ｇ３と、を有する。ｎ型半導体３１０はｎ型のIII 族窒化物半導体である。ゲート絶縁膜Ｆ４０は、ゲート絶縁膜Ｆ１０と同様の積層構造である。
図６は、第３の実施形態の半導体装置３００の概略構成図である。半導体装置３００は、ＭＩＳキャパシタである。半導体装置３００は、ｎ型半導体３１０と、ゲート絶縁膜Ｆ４０と、ゲート電極Ｇ３と、を有する。ｎ型半導体３１０はｎ型のIII 族窒化物半導体である。ゲート絶縁膜Ｆ４０は、ゲート絶縁膜Ｆ１０と同様の積層構造である。
【0064】
２．第３の実施形態の効果
第３の実施形態の半導体装置３００は、ゲート絶縁膜Ｆ４０を有する。ゲート絶縁膜Ｆ４０は、第１の実施形態のゲート絶縁膜Ｆ１０と同様の効果を奏する。
第３の実施形態の半導体装置３００は、ゲート絶縁膜Ｆ４０を有する。ゲート絶縁膜Ｆ４０は、第１の実施形態のゲート絶縁膜Ｆ１０と同様の効果を奏する。
【0065】
３．変形例
３－１．保護膜
半導体装置３００は、保護膜を有していてもよい。その保護膜にゲート絶縁膜Ｆ４０の積層構造を採用してもよい。
３－１．保護膜
半導体装置３００は、保護膜を有していてもよい。その保護膜にゲート絶縁膜Ｆ４０の積層構造を採用してもよい。
【0066】
（実験）
１．二次イオン質量分析法（ＳＩＭＳ）
１－１．サンプルの作製
ｎ型ＧａＮにゲート絶縁膜を形成して構造体を製作した。その際に、ｎ型ＧａＮにＳｉＯ2 膜を形成した。そして、窒素プラズマの照射の有無により、ＳＩＭＳおよびＸＰＳを比較した。窒素プラズマを照射した構造体は、図３のＳ１０１からＳ１０３までを実施したものに相当する。
１．二次イオン質量分析法（ＳＩＭＳ）
１－１．サンプルの作製
ｎ型ＧａＮにゲート絶縁膜を形成して構造体を製作した。その際に、ｎ型ＧａＮにＳｉＯ2 膜を形成した。そして、窒素プラズマの照射の有無により、ＳＩＭＳおよびＸＰＳを比較した。窒素プラズマを照射した構造体は、図３のＳ１０１からＳ１０３までを実施したものに相当する。
【0067】
窒素プラズマを発生させるためにＥＣＲプラズマを用いた。マイクロ波の出力は５００Ｗであった。基板側のバイアスの電力は０Ｗであった。基板温度は室温であった。処理時間は６０分であった。なお、ＳｉＯ2 膜の熱処理温度は、熱処理温度を変更した場合を除き９００℃であった。また、ｎ型ＧａＮにゲート絶縁膜とゲート電極とを形成し、ＭＩＳキャパシタを製作した。
【0068】
１－２．測定結果
図７は、ＳＩＭＳ分析の結果を示すグラフである。図７の横軸はゲート絶縁膜の表面からの距離（深さ）である。図７の縦軸は、窒素原子の濃度（ａｔｍｓ／ｃｍ3 ）または酸素原子の検出強度である。
図７は、ＳＩＭＳ分析の結果を示すグラフである。図７の横軸はゲート絶縁膜の表面からの距離（深さ）である。図７の縦軸は、窒素原子の濃度（ａｔｍｓ／ｃｍ3 ）または酸素原子の検出強度である。
【0069】
図７に示すように、窒素プラズマ処理により、ＳｉＯ2 膜が表面から窒化されていることが分かる。そして、窒素プラズマを照射した側から順に、ＳｉＮ、ＳｉＯＮ、ＳｉＯ2 が存在する。深さが６ｎｍ以下の領域では、窒素プラズマの照射により窒素濃度が上昇し、酸素濃度が減少している。つまり、この条件において、窒素ラジカルまたは窒素イオンが６ｎｍ程度まで到達していると考えられる。また、深さが２ｎｍ未満の領域ではＳｉＮが形成され、深さが２ｎｍ以上の領域ではＳｉＯＮが形成されている。電気的な安定性の観点から、ＧａＮの上に形成される絶縁膜はＳｉＮよりもＳｉＯＮのほうが好ましい。なお、深さが７ｎｍ以上の領域では、窒素プラズマの効果とｎ型ＧａＮからの窒素の拡散の効果とが重なっており、必ずしも明確には判別できない。
【0070】
窒素濃度が絶縁膜側からｎ型ＧａＮに向かうにつれて減少し、その後ふたたび増加する。ＳｉＯ2 膜における窒素原子含有量は、例えば、１×１０19ａｔｍ／ｃｍ3 以上１×１０21ａｔｍ／ｃｍ3 未満である。ＳｉＯＮ膜における窒素原子含有量は、例えば、１×１０21ａｔｍ／ｃｍ3 以上１×１０22ａｔｍ／ｃｍ3 未満である。ＳｉＮ膜における窒素原子含有量は、例えば、１×１０22ａｔｍ／ｃｍ3 以上である。
【0071】
２．Ｘ線光電子分光法
２－１．サンプルの作製
ｎ型ＧａＮに厚さ３ｎｍのＳｉＯ2 を成膜した構造体を作製した。その後、窒素プラズマの照射の有無により酸素原子との結合状態を調べた。
２－１．サンプルの作製
ｎ型ＧａＮに厚さ３ｎｍのＳｉＯ2 を成膜した構造体を作製した。その後、窒素プラズマの照射の有無により酸素原子との結合状態を調べた。
【0072】
２－２．測定結果
Ｇａ単体、Ｇａ－Ｏ結合、Ｇａ－Ｎ結合のケミカルシフト量は１ｅＶ程度である。このため、Ｇａの３ｄ準位から発せられる光を分光しても、ピークを分離することが困難である。このため、酸素原子（Ｏ）の１ｓ準位から発せられる光を分光した。
Ｇａ単体、Ｇａ－Ｏ結合、Ｇａ－Ｎ結合のケミカルシフト量は１ｅＶ程度である。このため、Ｇａの３ｄ準位から発せられる光を分光しても、ピークを分離することが困難である。このため、酸素原子（Ｏ）の１ｓ準位から発せられる光を分光した。
【0073】
【0074】
図８では、Ｏ－Ｇａ結合の割合は３％程度であった。つまり、Ｇａはほとんど酸化されていない。
【0075】
【0076】
図９では、Ｏ－Ｇａ結合の割合は１６％程度であった。
【0077】
窒素プラズマを照射することにより、Ｏ－Ｇａ結合が十分に減少している。つまり、図８に示すように、ＧａＮとＳｉＯ2 との界面近傍においてＧａの酸化が抑制されていることがわかる。ｎ型ＧａＮにおける窒素空孔密度が低くなっていると考えられる。
【0078】
３．ＣＶ特性
３－１．サンプルの作製
ｎ型ＧａＮに厚さ３ｎｍの第１ＳｉＯ2 膜を成膜したものに窒素プラズマを照射し、その後、さらに第２ＳｉＯ2 膜を成膜した。このように製造された構造体についてＣＶ特性を調べた。
３－１．サンプルの作製
ｎ型ＧａＮに厚さ３ｎｍの第１ＳｉＯ2 膜を成膜したものに窒素プラズマを照射し、その後、さらに第２ＳｉＯ2 膜を成膜した。このように製造された構造体についてＣＶ特性を調べた。
【0079】
３－２．測定結果
図１０は、第１熱処理工程の温度が９００℃である場合の構造体のＣＶ特性を示すグラフである。図１０の横軸はゲート電圧である。図１０の縦軸は静電容量である。静電容量は、ゲート絶縁膜の静電容量の値により規格化されている。図１０に示すように、この場合にはゲート電圧の増加に対して静電容量は段差無くなだらかに変化している。
図１０は、第１熱処理工程の温度が９００℃である場合の構造体のＣＶ特性を示すグラフである。図１０の横軸はゲート電圧である。図１０の縦軸は静電容量である。静電容量は、ゲート絶縁膜の静電容量の値により規格化されている。図１０に示すように、この場合にはゲート電圧の増加に対して静電容量は段差無くなだらかに変化している。
【0080】
図１１は、第１熱処理工程の温度が７００℃である場合の構造体のＣＶ特性を示すグラフである。図１１の横軸はゲート電圧である。図１１の縦軸は静電容量である。静電容量は、ゲート絶縁膜の静電容量の値により規格化されている。図１１に示すように、ゲート電圧が－２Ｖ程度の箇所に段差ＨＰ１がある。段差ＨＰ１が存在すると、閾値電圧が安定せず、半導体装置の動作が不安定となる。
【0081】
図１２は、第１熱処理工程の温度が５００℃である場合の構造体のＣＶ特性を示すグラフである。図１２の横軸はゲート電圧である。図１２の縦軸は静電容量である。静電容量は、ゲート絶縁膜の静電容量の値により規格化されている。図１２に示すように、ゲート電圧が－２Ｖ程度の箇所に段差ＨＰ２がある。段差ＨＰ２が存在すると、閾値電圧が安定せず、半導体装置の動作が不安定となる。
【0082】
このように、第１熱処理工程の熱処理温度を８００℃以上とすることにより、ゲート電圧の閾値電圧が安定する。
【0083】
（付記）
第１の態様における半導体装置の製造方法は、III 族窒化物半導体層の上に第１絶縁性酸化膜を成膜する工程と、III 族窒化物半導体層および第１絶縁性酸化膜に第１絶縁性酸化膜の側から窒素プラズマを照射する工程と、第１絶縁性酸化膜を熱処理する第１熱処理工程と、第１絶縁性酸化膜の上に第２絶縁性酸化膜を成膜する工程と、第２絶縁性酸化膜を熱処理する第２熱処理工程と、を有する。
第１の態様における半導体装置の製造方法は、III 族窒化物半導体層の上に第１絶縁性酸化膜を成膜する工程と、III 族窒化物半導体層および第１絶縁性酸化膜に第１絶縁性酸化膜の側から窒素プラズマを照射する工程と、第１絶縁性酸化膜を熱処理する第１熱処理工程と、第１絶縁性酸化膜の上に第２絶縁性酸化膜を成膜する工程と、第２絶縁性酸化膜を熱処理する第２熱処理工程と、を有する。
【0084】
第２の態様における半導体装置の製造方法においては、第１絶縁性酸化膜を成膜する工程では、第１絶縁性酸化膜の膜厚を２ｎｍ以上９ｎｍ以下とする。
【0085】
第３の態様における半導体装置の製造方法においては、第１熱処理工程の熱処理温度は、第２熱処理工程の熱処理温度よりも高い。
【0086】
第４の態様における半導体装置の製造方法においては、第１熱処理工程の熱処理温度は、８００℃以上１０００℃以下である。
【0087】
第５の態様における半導体装置の製造方法においては、窒素プラズマを照射する工程では、III 族窒化物半導体層の少なくとも表面に窒素ラジカルを供給する。
【0088】
第６の態様における半導体装置の製造方法においては、窒素プラズマを照射する工程では、第１絶縁性酸化膜の表面を窒化する。
【0089】
第７の態様における半導体装置は、III 族窒化物半導体層と、III 族窒化物半導体層の上のゲート絶縁膜と、ゲート絶縁膜の上のゲート電極と、を有する。ゲート絶縁膜は、III 族窒化物半導体層の上のＳｉＯＮ膜と、ＳｉＯＮ膜の上のＳｉＮ膜と、ＳｉＮ膜の上のＳｉＯ2 膜と、を有する。ＳｉＯＮ膜は、III 族窒化物半導体層に接触している。ＳｉＮ膜は、ＳｉＯＮ膜に接触している。ＳｉＯ2 膜は、ＳｉＮ膜に接触している。ＳｉＯＮ膜の膜厚は、１ｎｍ以上４ｎｍ以下である。
【符号の説明】
【0090】
１００…半導体装置
１１０…ＧａＮ基板
１２０…第１半導体層
１３０…第２半導体層
１４０…半導体領域
Ｄ１…ドレイン電極
Ｓ１…ソース電極
Ｇ１…ゲート電極
Ｆ１０…ゲート絶縁膜
Ｆ１１…ＳｉＯＮ膜
Ｆ１３…ＳｉＮ膜
Ｆ１４…ＳｉＯ2 膜
１１０…ＧａＮ基板
１２０…第１半導体層
１３０…第２半導体層
１４０…半導体領域
Ｄ１…ドレイン電極
Ｓ１…ソース電極
Ｇ１…ゲート電極
Ｆ１０…ゲート絶縁膜
Ｆ１１…ＳｉＯＮ膜
Ｆ１３…ＳｉＮ膜
Ｆ１４…ＳｉＯ2 膜
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
