ホーム > 特許ランキング > ソニーグループ株式会社
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-18
(45)【発行日】2023-12-26
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20231219BHJP
G09G 3/3233 20160101ALI20231219BHJP
G09G 3/20 20060101ALI20231219BHJP
H10K 59/12 20230101ALI20231219BHJP
H01L 21/822 20060101ALI20231219BHJP
H01L 27/04 20060101ALI20231219BHJP
H01L 21/8234 20060101ALI20231219BHJP
H01L 27/06 20060101ALI20231219BHJP
【ＦＩ】
G09F9/30 338
G09F9/30 365
G09G3/3233
G09G3/20 624B
G09G3/20 670K
H10K59/12
H01L27/04 H
H01L27/06 102A
【請求項の数】
8
(21)【出願番号】P 2022164804
(22)【出願日】2022-10-13
(62)【分割の表示】P 2022093502の分割
【原出願日】2018-08-29
(65)【公開番号】P2023011653
(43)【公開日】2023-01-24
【審査請求日】2022-11-14
(31)【優先権主張番号】P 2017182677
(32)【優先日】2017-09-22
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000002185
【氏名又は名称】ソニーグループ株式会社
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】木村 圭
【審査官】小野 博之
(56)【参考文献】
【文献】特開２０１５－０５５７６３（ＪＰ，Ａ）
【文献】特開２０１５－１３８１５４（ＪＰ，Ａ）
【文献】特開２０１６－０５３６３５（ＪＰ，Ａ）
【文献】特開２０１３－２３８７２４（ＪＰ，Ａ）
【文献】特開２０１５－００５３４２（ＪＰ，Ａ）
【文献】特開２０１４－１５３４９２（ＪＰ，Ａ）
【文献】特開２０１３－１１７６５８（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１５／０３６６０２６（ＵＳ，Ａ１）
【文献】中国特許出願公開第１０２２８０４４８（ＣＮ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０９Ｆ ９／００－９／４６
Ｇ０２Ｆ １／１３－１／１４１
１／１５－１／１９
Ｈ０５Ｂ ３３／００－３３／２８
４４／００
４５／６０
Ｈ１０Ｋ ５０／００－９９／００
Ｇ０９Ｇ ３／００－３／３８
Ｈ０１Ｌ ２１／８２２
Ｈ０１Ｌ ２１／８２３４
(57)【特許請求の範囲】
【請求項1】
第１の方向に沿って延びる複数のデータ線と、前記第１の方向と直交する第２の方向に沿って延びる複数の制御線と、
行列状に配置された複数の画素回路と、
を備え、
前記複数の画素回路のそれぞれは、
発光素子と、
前記複数のデータ線のうち対応するデータ線から供給されるデータ電圧を蓄積する容量と、
前記発光素子のアノードにソース及びドレインのうちの一方が電気的に接続される第１のトランジスタと、
前記発光素子のアノードにソース及びドレインのうちの一方が電気的に接続される第２のトランジスタと、
前記データ電圧の前記容量への書き込みを制御する第３のトランジスタと、
を備え、
前記第１のトランジスタ、前記第２のトランジスタ、及び前記第３のトランジスタのそれぞれのチャネル長方向は、前記第１の方向に沿って延在し、
前記第２のトランジスタのチャネル領域と、前記第３のトランジスタのチャネル領域とは、素子分離領域を挟んで隣接し、
前記第１のトランジスタのチャネル領域と、前記第２のトランジスタのチャネル領域とは、半導体基板に設けられた平面視で１つの島状の半導体層のそれぞれ一部である、
表示装置。
【請求項2】
前記第２のトランジスタのチャネル領域と前記第３のトランジスタのチャネル領域とは、前記第２の方向において、前記素子分離領域を挟んで隣接する、請求項１に記載の表示装置。
【請求項3】
前記第２のトランジスタのチャネル領域と、前記第３のトランジスタのチャネル領域とは、前記第１の方向に沿って延びる前記素子分離領域を挟んで隣接する、請求項２に記載の表示装置。
【請求項4】
前記素子分離領域は、半導体基板に設けられている、請求項１～３のいずれか１項に記載の表示装置。
【請求項5】
平面視で、前記複数の制御線のうち前記第２のトランジスタの制御線は、前記第３のトランジスタのチャネル領域と交差して配置される、請求項１～４の何れか１項に記載の表示装置。
【請求項6】
前記容量の他方の電極は、前記第１のトランジスタのゲートに接続される、請求項１～５の何れか１項に記載の表示装置。
【請求項7】
前記第１のトランジスタ及び前記第２のトランジスタは、直列接続される、請求項１～６の何れか１項に記載の表示装置。
【請求項8】
前記発光素子、前記第１のトランジスタ、及び前記第２のトランジスタは、直列接続される、請求項１～７の何れか１項に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、表示素子、表示装置、及び、電子機器に関する。より具体的には、マイクロメートル単位の画素ピッチが要求される超小型ディスプレイに用いられる表示素子、係る表示素子を備えた表示装置、及び、係る表示装置を備えた電子機器に関する。
【背景技術】
【0002】
電流駆動型の発光部を備えた表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機エレクトロルミネッセンス素子から成る発光部を備えた表示素子は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。そして、直視型ディスプレイのみならず、マイクロメートル単位の画素ピッチが要求される超小型ディスプレイにおいても、有機エレクトロルミネッセンス素子を備えた表示装置が用いられている。
【0003】
マイクロメートル単位の画素ピッチを実現するために、電流駆動型の発光部を駆動する駆動部を、半導体基板に形成するといったことが行なわれている（例えば、特許文献１を参照）。駆動部は、複数のトランジスタなどから構成されている。従って、隣接するトランジスタを分離するために、トランジスタとトランジスタとの間に素子分離領域が必要となる。このような用途では、ＬＯＣＯＳ（Local Oxidation of Silicon）方式よりも微細に素子分離領域を形成することができる、所謂ＳＴＩ(Shallow Trench Isolation)方式が好適である。
【先行技術文献】
【特許文献】
【0004】
【文献】特開２０１４－９８７７９号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
画素ピッチの微細化が進むほど、素子分離領域を挟んで対向するトランジスタ間の距離は狭まっていく。結果として、素子分離領域を挟んで対向するトランジスタ間に生ずる容量は増大する。そして、発光部の経時変化による表示画像の焼き付き現象が、この容量の影響によって強調されるといったことが考えられる。
【0006】
従って、本開示の目的は、トランジスタ間に生ずる容量が、表示画像の焼き付き現象を強調するといったことがない表示素子、係る表示素子を備えた表示装置、及び、係る表示装置を備えた電子機器を提供することにある。
【課題を解決するための手段】
【0007】
上記の目的を達成するための本開示の第１の態様に係る表示素子は、
電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示素子である。
電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示素子である。
【0008】
上記の目的を達成するための本開示の第１の態様に係る表示装置は、
２次元マトリクス状に配列された表示素子を有する表示装置であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示装置である。
２次元マトリクス状に配列された表示素子を有する表示装置であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示装置である。
【0009】
上記の目的を達成するための本開示の第１の態様に係る電子機器は、
２次元マトリクス状に配列された表示素子を有する表示装置を備えた電子機器であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
電子機器である。
２次元マトリクス状に配列された表示素子を有する表示装置を備えた電子機器であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
電子機器である。
【発明の効果】
【0010】
本開示の表示素子において、駆動部は、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えている。そして、駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する。これによって、電流駆動型の発光部の電圧－電流特性（Ｖ－Ｉ）特性の経時変化の影響による焼き付き現象が、容量の影響によって強調されるといったことを避けることができる。また、本開示に記載された効果は例示であって限定されるものではなく、また、付加的な効果があってもよい。
【図面の簡単な説明】
【0011】
【図9】図９Ａは、有機エレクトロルミネッセンス素子から成る発光部に流れる電流と、発光部のアノード電極－カソード電極間の電圧との関係を説明するための模式図である。図９Ｂは、発光部の電圧－電流特性（Ｖ－Ｉ）特性の経時変化を説明するための模式的なグラフである。
【発明を実施するための形態】
【0012】
以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料は例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
１．本開示に係る、表示素子、表示装置、及び、電子機器、全般に関する説明
２．第１の実施形態
３．第２の実施形態
４．第３の実施形態
５．電子機器の説明、その他
１．本開示に係る、表示素子、表示装置、及び、電子機器、全般に関する説明
２．第１の実施形態
３．第２の実施形態
４．第３の実施形態
５．電子機器の説明、その他
【0013】
［本開示に係る表示素子、表示装置、及び、電子機器、全般に関する説明］
上述したように、本開示の第１の態様に係る表示素子、及び、本開示の第１の態様に係る表示装置や本開示の第１の態様に係る電子機器に用いられる表示素子（以下、単に、これらを「本開示の表示素子」と呼ぶ場合がある。）は、
電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する。
上述したように、本開示の第１の態様に係る表示素子、及び、本開示の第１の態様に係る表示装置や本開示の第１の態様に係る電子機器に用いられる表示素子（以下、単に、これらを「本開示の表示素子」と呼ぶ場合がある。）は、
電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する。
【0014】
本開示の表示素子において、
駆動トランジスタと書込みトランジスタとは、半導体基板に形成されたウエル内に設けられており、
駆動トランジスタは、給電線が接続される一方のソース／ドレイン領域と、発光部の一旦に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタは、外部から信号電圧が供給される一方のソース／ドレイン領域と、駆動トランジスタのゲート電極に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタの一方のソース／ドレイン領域とは、素子分離領域を介して対向するように形成されている、
構成とすることができる。
駆動トランジスタと書込みトランジスタとは、半導体基板に形成されたウエル内に設けられており、
駆動トランジスタは、給電線が接続される一方のソース／ドレイン領域と、発光部の一旦に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタは、外部から信号電圧が供給される一方のソース／ドレイン領域と、駆動トランジスタのゲート電極に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタの一方のソース／ドレイン領域とは、素子分離領域を介して対向するように形成されている、
構成とすることができる。
【0015】
上述した各種の好ましい構成を含む本開示の表示素子において、素子分離領域は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたＳＴＩ（Shallow Trench Isolation）構造によって形成されている構成とすることができる。
【0016】
この場合において、
駆動トランジスタのソース／ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタのソース／ドレイン領域を形成する不純物拡散層は、１マイクロメートル以上の接合深さを有するように設定されている、
構成とすることができる。
駆動トランジスタのソース／ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタのソース／ドレイン領域を形成する不純物拡散層は、１マイクロメートル以上の接合深さを有するように設定されている、
構成とすることができる。
【0017】
上述した各種の好ましい構成を含む本開示の表示素子において、駆動トランジスタはｐチャネル型の電界効果トランジスタから成る構成とすることができる。この場合において、書込みトランジスタはｎチャネル型の構成であってもよいし、ｐチャネル型の構成であってもよい。製造プロセスの共通化などといった観点からは、書込みトランジスタの導電型は駆動トランジスタと同じｐチャネル型の電界効果トランジスタとすることが好ましい。
【0018】
上述した各種の好ましい構成を含む本開示の表示素子において、書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタのゲート電極とを接続するためのゲート配線の周囲には、シールド配線が設けられている構成とすることができる。この場合において、シールド配線は、給電線と接続されている構成とすることができる。
【0019】
上述した各種の好ましい構成を含む本開示の表示素子において、駆動部は、更に、他のトランジスタを含む構成とすることができる。駆動部は、更に、給電線と駆動トランジスタの一方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている構成、あるいは又、駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている構成とすることができる。
上述した各種の好ましい構成を含む本開示の表示素子を構成する電流駆動型の発光部として、有機エレクトロルミネッセンス素子、ＬＥＤ素子、半導体レーザ素子などを用いることができる。これらの素子は、周知の材料や方法を用いて構成することができる。平面型の表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス素子から成る構成とすることが好ましい。
上述した各種の好ましい構成を含む本開示の表示素子を構成する電流駆動型の発光部として、有機エレクトロルミネッセンス素子、ＬＥＤ素子、半導体レーザ素子などを用いることができる。これらの素子は、周知の材料や方法を用いて構成することができる。平面型の表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス素子から成る構成とすることが好ましい。
【0020】
以下、本開示に係る表示素子、表示装置、及び、電子機器を、単に、本開示と呼ぶ場合がある。
【0021】
表示装置を駆動するソースドライバなどは、表示素子が配置される半導体基板に集積されて一体となった構成であってもよいし、適宜別体として構成されていてもよい。これらは、周知の回路素子を用いて構成することができる。例えば、図１に示すソースドライバ、電源部、及び、垂直スキャナーについても、周知の回路素子を用いて構成することができる。ヘッドマウントディスプレイ用やビューファインダ用の表示装置など、小型化が要求される用途においては、表示素子とドライバとが、同じ半導体基板上に形成されているといった構成とすることが好ましい。
【0022】
表示装置は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。カラー表示の構成とする場合には、１つの画素は複数の副画素から成る構成、具体的には、１つの画素は、赤色表示素子、緑色表示素子、及び、青色表示素子の組から成る構成とすることができる。更には、これらの３種の表示素子に更に１種類あるいは複数種類の表示素子を加えた１組から構成することもできる。
【0023】
表示装置の画素（ピクセル）の値として、Ｕ－ＸＧＡ（１６００，１２００）、ＨＤ－ＴＶ（１９２０，１０８０）、Ｑ－ＸＧＡ（２０４８，１５３６）の他、（３８４０，２１６０）、（７６８０，４３２０）等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
【0024】
本明細書における各種の条件は、数学的に厳密に成立する場合の他、実質的に成立する場合にも満たされる。設計上あるいは製造上生ずる種々のばらつきの存在は許容される。また、以下の説明で用いる各図面は模式的なものであり、実際の寸法やその割合を示すものではない。例えば、後述する図３は表示装置の断面構造を示すが、幅、高さ、厚さなどの割合を示すものではない。また、例えば図１０に示すタイミングチャートにおける波形の形状も模式的なものである。
【0025】
［第１の実施形態］
第１の実施形態は、本開示の第１の態様に係る、表示素子、表示装置、及び、電子機器に関する。
第１の実施形態は、本開示の第１の態様に係る、表示素子、表示装置、及び、電子機器に関する。
【0026】
図１は、第１の実施形態に係る表示装置の概念図である。
【0027】
先ず、図１を参照して、表示装置の概要について説明する。表示装置１は、２次元マトリクス状に配列された表示素子７０を有する。より具体的には、各表示素子７０は、行方向（図１においてＸ方向）に延びる走査線ＷＳ１及び給電線（電流供給線）ＰＳ１と列方向（図１においてＹ方向）に延びるデータ線ＤＴＬとに接続された状態で、行方向にＮ個、列方向にＭ個、合計Ｎ×Ｍ個の２次元マトリクス状に配列されている。
【0028】
２次元マトリクス状に配列された表示素子７０によって、画像を表示する表示領域８０が構成される。表示領域８０における表示素子７０の行数はＭであり、各行を構成する表示素子７０の数はＮである。
【0029】
走査線ＷＳ１及び給電線ＰＳ１の本数はそれぞれＭ本である。第ｍ行目（但し、ｍ＝１，２・・・，Ｍ）の表示素子７０は、第ｍ番目の走査線ＷＳ１m及び第ｍ番目の給電線ＰＳ１mに接続されており、１つの表示素子行を構成する。
【0030】
【0031】
データ線ＤＴＬの本数はＮ本である。第ｎ列目（但し、ｎ＝１，２・・・，Ｎ）の表示素子７０は、第ｎ番目のデータ線ＤＴＬnに接続されている。
【0032】
尚、図１では記載を省略しているが、表示装置１は、全ての表示素子７０に共通に接続される共通給電線ＰＳ２を備えている。共通給電線ＰＳ２には、共通の電圧として例えば接地電位が定常的に供給される。
【0033】
表示装置１は、表示領域８０を駆動するためのソースドライバ１１０、電源部１２０、及び、垂直スキャナー１３０を備えている。
【0034】
表示領域８０は、シリコンから成る半導体基板の上に形成されている。尚、ソースドライバ１１０、電源部１２０、及び、垂直スキャナー１３０も、半導体基板１００の上に形成されている。即ち、表示装置１は、ドライバ回路一体型の表示装置である。
【0035】
ソースドライバ１１０には、例えば図示せぬ装置から、表示すべき画像に応じた階調を表す信号ＬＤSigが入力される。信号ＬＤSigは、例えば低電圧のデジタル信号である。ソースドライバ１１０は、映像信号ＬＤSigの階調値に応じたアナログ信号を生成し、映像信号としてデータ線ＤＴＬに供給するために用いられる。生成するアナログ信号は、波高値が例えば１０ボルト程度といった信号である。
【0036】
垂直スキャナー１３０は、走査線ＷＳ１に走査信号を供給する。この走査信号によって、表示素子７０は行単位で線順次走査される。走査線ＷＳ１の走査に対応して、電源部１２０は、給電線ＰＳ１に所定の駆動電圧を供給する。
【0037】
表示装置１は、例えばカラー表示の表示装置であり、行方向に並ぶ３つの表示素子７０から成る群が１つの画素を構成する。従って、Ｎ’＝Ｎ／３とすれば、表示領域８０には、行方向にＮ’個、列方向にＭ個、合計Ｎ’×Ｍ個の画素が配列される。
【0038】
上述したように、垂直スキャナー１３０の走査信号によって、表示素子７０は行単位で線順次走査される。第ｍ行、第ｎ列目に位置する表示素子７０を、以下、第（ｎ，ｍ）番目の表示素子７０と呼ぶ。
【0039】
表示装置１にあっては、第ｍ行目に配列されたＮ個の表示素子７０が同時に駆動される。換言すれば、行方向に沿って配されたＮ個の表示素子７０にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。表示装置１の表示フレームレートをＦＲ（回／秒）と表せば、表示装置１を行単位で線順次走査するときの１行当たりの走査期間（いわゆる水平走査期間）は、（１／ＦＲ）×（１／Ｍ）秒未満である。
【0040】
以上、表示装置１の概要について説明した。次いで、表示素子７０の詳細について説明する。
【0041】
図２は、発光部と発光部を駆動するための駆動部とを含む表示素子の等価回路図である。尚、図示の都合上、図２においては、１つの表示素子７０、より具体的には、第（ｎ，ｍ）番目の表示素子７０についての結線関係を示した。
【0042】
表示素子７０は、電流駆動型の発光部ＥＬＰ、及び、発光部ＥＬＰを駆動するための駆動部７１を備えている。駆動部７１は、容量部ＣS、容量部ＣSが保持した電圧に応じた電流を発光部ＥＬＰに流す駆動トランジスタＴＲD、及び、信号電圧を容量部ＣSに書き込むための書込みトランジスタＴＲWを備えている。
【0043】
発光部ＥＬＰは、流れる電流値に応じて発光輝度が変化する電流駆動型の発光部であって、具体的には、有機エレクトロルミネッセンス素子から構成されている。発光部ＥＬＰは、アノード電極、正孔輸送層、発光層、電子輸送層、及び、カソード電極等から成る周知の構成や構造を有する。
【0044】
駆動トランジスタＴＲDはｐチャネル型のトランジスタから成る。また、書込みトランジスタＴＲWもｐチャネル型の電界効果トランジスタから構成されている。尚、書込みトランジスタＴＲWはｎチャネル型の電界効果トランジスタであってもよい。
【0045】
容量部ＣSは、駆動トランジスタＴＲDのソース領域に対するゲート電極の電圧（所謂ゲート－ソース間電圧）を保持するために用いられる。表示素子７０の発光時において、駆動トランジスタＴＲDの一方のソース／ドレイン領域（図２において給電線ＰＳ１に接続されている側）はソース領域として働き、他方のソース／ドレイン領域はドレイン領域として働く。容量部ＣSを構成する一方の電極と他方の電極は、それぞれ、駆動トランジスタＴＲDの一方のソース／ドレイン領域とゲート電極に接続されている。駆動トランジスタＴＲDの他方のソース／ドレイン領域は、発光部ＥＬＰのアノード電極に接続されている。
【0046】
書込みトランジスタＴＲWは、走査線ＷＳ１に接続されるゲート電極と、データ線ＤＴＬに接続される一方のソース／ドレイン領域と、駆動トランジスタＴＲDのゲート電極に接続される他方のソース／ドレイン領域とを有する。
【0047】
発光部ＥＬＰの他端（具体的には、カソード電極）は、共通給電線ＰＳ２に接続されている。共通給電線ＰＳ２には所定の電圧ＶCathが供給される。尚、発光部ＥＬＰの容量を符号ＣELで表す。発光部ＥＬＰの容量ＣELが小さくて表示素子７０を駆動する上で支障を生ずるなどといった場合には、必要に応じて、発光部ＥＬＰに対して並列に接続される補助容量を設ければよい。
【0048】
ソースドライバ１１０からデータ線ＤＴＬに表示すべき画像の輝度に応じた電圧が供給された状態で、垂直スキャナー１３０からの走査信号により書込みトランジスタＴＲWが導通状態とされると、容量部ＣSに表示すべき画像の階調値に応じた電圧が書き込まれる。そして、書込みトランジスタＴＲWが非導通状態とされ、容量部ＣSに保持された電圧に応じて駆動トランジスタＴＲDに電流が流れ、発光部ＥＬＰが発光する。
【0049】
ここで、駆動トランジスタＴＲDは、発光部ＥＬＰの発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。発光部ＥＬＰの発光状態においては、駆動トランジスタＴＲDの一方のソース／ドレイン領域はソース領域として働き、他方のソース／ドレイン領域はドレイン領域として働く。尚、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
ＶCC：ソース領域に供給される駆動電圧
ＶSig：ゲート電極に印加された信号電圧
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
ＶCC：ソース領域に供給される駆動電圧
ＶSig：ゲート電極に印加された信号電圧
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
【0050】
Ｉds＝ｋ・μ・((ＶCC－ＶSig)－｜Ｖth｜)2 （１）
【0051】
ここで、発光部ＥＬＰやトランジスタなどの立体的な配置関係について説明する。図３は、表示領域における表示素子を含む部分の模式的な一部断面図である。
【0052】
表示素子７０を構成する各トランジスタは、例えば基材１０上にシリコンから成る半導体層２０が形成されて成る半導体基板（図１に示す符号１００）に形成されている。より具体的には、駆動トランジスタＴＲDと書込みトランジスタＴＲWとは、半導体層２０に形成されたｎ型ウエル２１に設けられている。尚、図示の都合上、図３にあっては、駆動トランジスタＴＲDのみが表されている。符号２３Ａ及び２３Ｂは、駆動トランジスタＴＲDの一対のソース／ドレイン領域を示す。
【0053】
各トランジスタは、素子分離領域２２によって囲まれている。符号３２はトランジスタＴＲDのゲート電極、符号３１はゲート絶縁層を示す。後で図４を参照して説明するが、駆動トランジスタＴＲDと書込みトランジスタＴＲWとは、素子分離領域２２によって分離された状態で、半導体基板に形成されている。尚、図示の都合上、後述する図４、図５、図６、図７、図１２、図１３、図１４、図１６、図１８では、トランジスタの種類に関わらず、ゲート電極を符号３１で表す。
【0054】
容量部ＣSを構成する他方の電極３２’は、ゲート電極３２と同層の材料層から構成されており、ゲート絶縁層３１と同層の材料層から成る絶縁層３１’上に形成されている。駆動トランジスタＴＲDのゲート電極３２や電極３２’を含む半導体層２０上の全面に、層間絶縁層３３が形成されている。電極３２’と後述する電極３４とは、層間絶縁層３３を挟んで対向するように配置されている。
【0055】
駆動トランジスタＴＲDの一方のソース／ドレイン領域２３Ａは、層間絶縁層３３に設けられたコンタクトホール３５を介して、給電線ＰＳ１や電極３４に接続されている。尚、接続部は、図３においては隠れて見えない。層間絶縁層３３上には、更に、層間絶縁層４０が形成されている。
【0056】
層間絶縁層４０上には、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４０の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板６０が配置されており、発光層にて発光した光は、基板６０を通過して、外部に出射される。
【0057】
アノード電極５１と駆動トランジスタＴＲDの他方のソース／ドレイン領域２３Ｂは、層間絶縁層３３に設けられたコンタクトホール３６などを介して接続されている。尚、図３においては、接続部は隠れて見えない。
【0058】
また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４０に設けられたコンタクトホール５６，５５を介して、層間絶縁層３３の延在部上に設けられた配線３７（電圧ＶCathが供給される共通給電線ＰＳ２に対応する）に接続されている。
【0059】
以上、発光部ＥＬＰやトランジスタなどの立体的な配置関係について説明した。次いで、第１の実施形態に係る駆動部におけるトランジスタの配置について説明する。
【0060】
図４は、第１の実施形態に係る駆動部におけるトランジスタの配置を説明するための模式的な平面図である。図５は、第１の実施形態に係る駆動部におけるトランジスタの断面構造を説明するための模式的な断面図である。
【0061】
図４及び図５に示すように、駆動トランジスタＴＲDと書込みトランジスタＴＲWとは、素子分離領域２２によって分離された状態で、半導体基板に形成されている。そして、書込みトランジスタＴＲWの他方のソース／ドレイン領域２３Ｄと駆動トランジスタＴＲDの一方のソース／ドレイン領域２３Ａとは、素子分離領域２２を介して対向するように形成されている。素子分離領域２２は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたＳＴＩ（Shallow Trench Isolation）構造によって形成されている。
【0062】
先ほど説明したように、駆動トランジスタＴＲDは、給電線ＰＳ１が接続される一方のソース／ドレイン領域２３Ａと、発光部ＥＬＰの一旦に接続される他方のソース／ドレイン領域２３Ｂとを備えている。また、書込みトランジスタＴＲWは、外部から信号電圧が供給される一方のソース／ドレイン領域２３Ｃと、駆動トランジスタＴＲDのゲート電極に接続される他方のソース／ドレイン領域２３Ｄとを備えている。
【0063】
画素ピッチの微細化に伴い、書込みトランジスタＴＲWの他方のソース／ドレイン領域２３Ｄと駆動トランジスタＴＲDの他方のソース／ドレイン領域２３Ａの端子間距離は狭まる。結果として、素子分離領域２２として用いられた埋め込み絶縁体を介した容量（寄生容量）（符号ＣS1で表す）は増大する。
【0064】
しかしながら、本開示の駆動部７１において、駆動トランジスタＴＲDと書込みトランジスタＴＲWとが素子分離領域２２を介して対向する部分に生ずる容量は、容量部の少なくとも一部として機能する。後で図１１を参照して詳しく説明するが、この構成においては、トランジスタ間に生ずる容量が、表示画像の焼き付き現象を強調するといったことがない。
【0065】
次いで、本開示の理解を助けるため、トランジスタ間に生ずる容量によって焼き付き現象が強調される参考例の駆動部におけるトランジスタの配置、及び、その問題点について説明する。
【0066】
【0067】
図４と図６とを対比して明らかなように、参考例の駆動部（後述する図８において符号９７１で表す）にあっては、駆動トランジスタＴＲDの一対のソース／ドレイン領域２３Ａ，２３Ｂと、給電線ＰＳ１及び発光部ＥＬＰとの接続関係が第１の実施形態の駆動部７１とは逆の関係になっている。
【0068】
この結線においても、駆動トランジスタＴＲDと書込みトランジスタＴＲWとが素子分離領域２２を介して対向する部分には、容量が生ずる。この容量を符号ＣGAで表す。
【0069】
図８は、参考例の駆動部を含む表示素子を備えた表示装置の概念図である。尚、図示の都合上、図８においては、表示装置９における１つの表示素子９７０、より具体的には、第（ｎ，ｍ）番目の表示素子９７０についての結線関係を示した。
【0070】
図８に示すように、参考例の駆動部９７１を含む表示素子９７０において、容量ＣGAは、駆動トランジスタＴＲDのゲート電極と発光部ＥＬＰのアノード電極との間に接続された容量として機能する。以下説明するように、この場合には、発光部ＥＬＰの電圧－電流特性（Ｖ－Ｉ）特性の経時変化による輝度変化が、より強調される。
【0071】
図９Ａは、有機エレクトロルミネッセンス素子から成る発光部に流れる電流と、発光部のアノード電極－カソード電極間の電圧との関係を説明するための模式図である。図９Ｂは、発光部の電圧－電流特性（Ｖ－Ｉ）特性の経時変化を説明するための模式的なグラフである。
【0072】
一般に、有機エレクトロルミネッセンス素子から成る発光部ＥＬＰの輝度は、流れる電流に比例する。従って、基本的に、発光部ＥＬＰに流れる電流ＩOLEDが同じ値であれば発光部ＥＬＰの輝度も同じ値である。一方、発光部ＥＬＰの端子間（アノード電極－カソード電極間）の電圧ＶOLEDは、経時変化によって徐々に高くなる傾向を示す。従って、図９Ｂに示すように、発光部ＥＬＰの電圧－電流特性（Ｖ－Ｉ）特性は、経時変化によって、初期状態から変化する。
【0073】
以上説明したように、発光部ＥＬＰに流れる電流ＩOLEDが同じ値であれば、発光部ＥＬＰの輝度は基本的には同じ値となる。しかしながら、経時変化によって、発光部ＥＬＰの端子間電圧ＶOLEDは徐々に高くなる。従って、電流ＩOLEDに対応する初期状態の発光部ＥＬＰの端子間電圧をＶOLED_INIと表せば、経時変化後の発光部ＥＬＰの端子間電圧は、ＶOLED_INI＋ＶCWTと表すことができる。
【0074】
参考例の駆動部９７１にあっては、経時変化による上述の電圧ＶCWTの影響によって、駆動トランジスタＴＲDのゲート電圧が変化し、焼き付き現象が強調される。以下、図１０を参照して説明する。
【0075】
【0076】
図１０Ｂに示すように、走査線ＷＳ１に供給される走査信号によって、所定の期間、書込みトランジスタＴＲWは導通状態となり、その後、非導通状態となる。
【0077】
書込みトランジスタＴＲWが導通状態のときに、データ線ＤＴＬを通じて、駆動トランジスタＴＲDのゲート電極に信号電圧ＶSigが書き込まれる。書き込み中の駆動トランジスタＴＲDのゲート－ソース間電圧は（ＶCC－ＶSig）である。書き込み終了後、書込みトランジスタＴＲWは非導通状態となる。これによって、駆動トランジスタＴＲDのゲート電極はフローティング状態となる。
【0078】
信号電圧の書き込みによって、ドレイン電流Ｉdsが発光部ＥＬＰに流れ、それに応じて、発光部ＥＬＰのアノード電圧ＶANODEも上昇する。発光部ＥＬＰが初期状態であるときの電圧ＶANODEの上昇量を符号ＶA_INIと表せば、発光部ＥＬＰが経時変化後のときの上昇量は（ＶA_INI＋ＶCWT）と表すことができる。
【0079】
上述したように、書き込み終了後において、駆動トランジスタＴＲDのゲート電極はフローティング状態となる。このため、容量ＣGAによる容量性カップリングによって、アノード電圧の変化が駆動トランジスタＴＲDのゲート電極に及ぶ。
【0080】
発光部ＥＬＰが初期状態であるとき、駆動トランジスタＴＲDのゲート電極の変化量は、
ＶA_INI・ＣGA／(ＣS＋ＣGA)
と表される。
また、ゲート電圧変化後のドレイン電流は、
Ｉds＝ｋ・μ・((ＶCC－(ＶSig＋ＶA_INI・ＣGA／(ＣS＋ＣGA))－｜Ｖth｜)2
と表される。
ＶA_INI・ＣGA／(ＣS＋ＣGA)
と表される。
また、ゲート電圧変化後のドレイン電流は、
Ｉds＝ｋ・μ・((ＶCC－(ＶSig＋ＶA_INI・ＣGA／(ＣS＋ＣGA))－｜Ｖth｜)2
と表される。
【0081】
一方、発光部ＥＬＰが経時変化後であるとき、駆動トランジスタＴＲDのゲート電極の変化量は、
(ＶA_INI＋ＶCWT)・ＣGA／(ＣS＋ＣGA)
と表される。
また、ゲート電圧変化後のドレイン電流は、
Ｉds＝ｋ・μ・((ＶCC－(ＶSig＋(ＶA_INI＋ＶCWT)・ＣGA／(ＣS＋ＣGA))－｜Ｖth｜)2
と表される。
(ＶA_INI＋ＶCWT)・ＣGA／(ＣS＋ＣGA)
と表される。
また、ゲート電圧変化後のドレイン電流は、
Ｉds＝ｋ・μ・((ＶCC－(ＶSig＋(ＶA_INI＋ＶCWT)・ＣGA／(ＣS＋ＣGA))－｜Ｖth｜)2
と表される。
【0082】
従って、初期状態と経時変化後とを比較すると、容量性カップリングによるゲート電圧の変化量には、ＶCWT・ＣGA／(ＣS＋ＣGA)といった差が生ずる。結果として、ドレイン電流にも差が生ずる。定性的には、経時変化によってドレイン電流が減少するといった変化が生ずる。これによって、経時変化後の発光部ＥＬＰに流れる電流はより減少することになり、発光部ＥＬＰの経時変化による表示画像の焼き付き現象が強調されるといった問題を生ずる。
【0083】
また、この現象は、画素ピッチの微細化によって容量ＣGAが大きくなればなるほど、より顕著なものとなる。
【0084】
以上、参考例の駆動部９７１におけるトランジスタの配置、及び、その問題点について説明した。
【0085】
第１の実施形態に係る駆動部７１にあっては、駆動トランジスタＴＲDと書込みトランジスタＴＲWとが素子分離領域２２を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する。これによって、容量性カップリングによるゲート電圧の変化といったことは生じ難くなる。
【0086】
上述した図４及び図５に示すトランジスタ構造を有する駆動部７１にあっては、駆動トランジスタＴＲDと書込みトランジスタＴＲWとが素子分離領域２２を介して対向する部分に生ずる容量ＣS1は、駆動トランジスタＴＲDの一方のソース／ドレイン領域２３Ａと駆動トランジスタＴＲDのゲート電極との間に接続される。従って、第１の実施形態における表示素子７０の等価回路図は図１１のように表される。結線関係から明らかなように、容量ＣS1は、容量部の一部として機能する。尚、容量ＣS1が映像信号の保持のために充分な容量を持つ場合には、容量ＣSを省略した構成とすることもできる。
【0087】
第１の実施形態にあっては、発光部ＥＬＰの経時変化によって発光時のアノード電圧ＶANODEが変化したとしても、上述した容量性カップリングによる問題は生じない。従って、電流駆動型の発光部の電圧－電流特性（Ｖ－Ｉ）特性の経時変化の影響による焼き付き現象が、容量の影響によって強調されるといったことを避けることができる。
【0088】
駆動部７１を構成するトランジスタの配置関係によっては、配線間などで生ずる信号のカップリングを防ぐため、シールド配線を設けるといったことが行なわれる場合がある。理解を助けるため、先ず、上述した参考例の駆動部９７１におけるシールド配線の配置について説明する。
【0089】
【0090】
図６に示すトランジスタの配置では、書込みトランジスタＴＲWの他方のソース／ドレイン領域２３Ｄと駆動トランジスタＴＲDのゲート電極とを接続する配線パスと、発光部ＥＬＰのアノード電極が接続される部位とが交差する。従って、カップリング防止のためには、図１２に示すように、シールド配線３８を別途挿入する必要があった。
【0091】
第１の実施形態にあっては、書込みトランジスタＴＲWの他方のソース／ドレイン領域２３Ｄと駆動トランジスタＴＲDのゲート電極とを接続する配線パスは、給電線ＰＳ１が接続される部位と交差する。従って、基本的には、シールド配線がなくても、カップリングをある程度防止することができる。
【0092】
また、より効果的にカップリングを防止する場合には、図１３に示すように、書込みトランジスタＴＲWの他方のソース／ドレイン領域２３Ｄと駆動トランジスタＴＲDのゲート電極とを接続するためのゲート配線の周囲には、シールド配線３８が設けられている構成とすることもできる。シールド配線が給電線ＰＳ１と接続されている構成とすることで、配線の簡略化を図ることができる。尚、ゲート－アノード配線間に容量を生じさせないよう、図１３に示すように、シールド配線３８はゲート配線を囲うように引き回すことが好ましい。
【0093】
以上、第１の実施形態について説明した。本開示において、トランジスタ間の容量は大きいほうが好ましい。容量を増やすためには、トランジスタを構成する不純物拡散層の接合深さを深くすることが有効である。図１４は、図５に対して、不純物拡散層の接合深さをより深くした場合の例である。駆動トランジスタＴＲDのソース／ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタＴＲWのソース／ドレイン領域を形成する不純物拡散層は、１マイクロメートル以上の接合深さを有するように設定されていることが好ましい。
【0094】
平面レイアウトの面積で容量を確保するといった構成では、高精細化に伴い容量は減少する。一方、トランジスタの接合深さにより縦方向で容量を確保するといった本開示の構成では、容量を確保した上で高精細化を図るといったことが可能となる。
【0095】
［第２の実施形態］
第２の実施形態は、本開示の第２の態様に係る、表示素子、表示装置、及び、電子機器に関する。
第２の実施形態は、本開示の第２の態様に係る、表示素子、表示装置、及び、電子機器に関する。
【0096】
第２の実施形態において、駆動部は、更に、給電線と駆動トランジスタの一方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている。以上の点が、主に、第１の実施形態と相違する。
【0097】
図１５は、第２の実施形態に係る表示装置の概念図である。尚、図示の都合上、図１５においては、表示装置２における１つの表示素子２７０、より具体的には、第（ｎ，ｍ）番目の表示素子２７０についての結線関係を示した。
【0098】
第２の実施形態において、駆動部２７１は、給電線ＰＳ１と駆動トランジスタＴＲDの一方のソース／ドレイン領域２３Ａとの間に接続されたスイッチングトランジスタＴＲSを備えている。スイッチングトランジスタの導電型は特に限定するものではないが、半導体製造プロセスの共通化といった観点からは、スイッチングトランジスタＴＲSはｐチャネル型の電界効果トランジスタから成ることが好ましい。スイッチングトランジスタＴＲSの導通状態／非導通状態は、制御線ＤＳ１を介して発光制御スキャナー２４０からゲート電極に供給される信号で制御され、例えば駆動部毎の特性ばらつきを低減させるといった動作を行なわせることができる。
【0099】
図１６は、第２の実施形態に係る駆動部におけるトランジスタの配置を説明するための模式的な平面図である。符号２３Ｅ，２３Ｆは、スイッチングトランジスタＴＲSの一対のソース／ドレイン領域である。この配置においても、トランジスタ間の容量は、容量部の一部として機能する。
【0100】
［第３の実施形態］
第３の実施形態は、本開示の第３の態様に係る、表示素子、表示装置、及び、電子機器に関する。
第３の実施形態は、本開示の第３の態様に係る、表示素子、表示装置、及び、電子機器に関する。
【0101】
第３の実施形態において、駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている。以上の点が、主に、第１の実施形態と相違する。
【0102】
図１７は、第３の実施形態に係る表示装置の概念図である。尚、図示の都合上、図１７においては、表示装置３における１つの表示素子３７０、より具体的には、第（ｎ，ｍ）番目の表示素子３７０についての結線関係を示した。
【0103】
第３の実施形態において、駆動部３７１は、発光部ＥＬＰの一端と駆動トランジスタＴＲDの他方のソース／ドレイン領域２３Ｄとの間に接続されたスイッチングトランジスタＴＲMを備えている。スイッチングトランジスタの導電型は特に限定するものではないが、半導体製造プロセスの共通化といった観点からは、スイッチングトランジスタＴＲMはｐチャネル型の電界効果トランジスタから成ることが好ましい。スイッチングトランジスタＴＲMの導通状態／非導通状態は、制御線ＥＭ１を介して発光制御スキャナー３４０からゲート電極に供給される信号で制御され、例えば駆動部毎の特性ばらつきを低減させるといった動作を行なわせることができる。
【0104】
図１８は、第３の実施形態に係る駆動部におけるトランジスタの配置を説明するための模式的な平面図である。符号２３Ｇ，２３Ｈは、スイッチングトランジスタＴＲMの一対のソース／ドレイン領域である。この配置においても、トランジスタ間の容量は、容量部の一部として機能する。
【0105】
［電子機器］
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることができる。一例として、例えば、テレビジョンセット、デジタルスチルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラ、ヘッドマウントディスプレイ（頭部装着型ディスプレイ）等の表示部として用いることができる。
以上説明した本開示の表示装置は、電子機器に入力された映像信号、若しくは、電子機器内で生成した映像信号を、画像若しくは映像として表示するあらゆる分野の電子機器の表示部（表示装置）として用いることができる。一例として、例えば、テレビジョンセット、デジタルスチルカメラ、ノート型パーソナルコンピュータ、携帯電話機等の携帯端末装置、ビデオカメラ、ヘッドマウントディスプレイ（頭部装着型ディスプレイ）等の表示部として用いることができる。
【0106】
本開示の表示装置は、封止された構成のモジュール形状のものをも含む。一例として、画素アレイ部に透明なガラス等の対向部が貼り付けられて形成された表示モジュールが該当する。尚、表示モジュールには、外部から画素アレイ部への信号等を入出力するための回路部やフレキシブルプリントサーキット（ＦＰＣ）などが設けられていてもよい。以下に、本開示の表示装置を用いる電子機器の具体例として、デジタルスチルカメラ及びヘッドマウントディスプレイを例示する。但し、ここで例示する具体例は一例に過ぎず、これに限られるものではない。
【0107】
（具体例１）
図１９は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図１９Ａにその正面図を示し、図１９Ｂにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部（カメラボディ）４１１の正面右側に交換式の撮影レンズユニット（交換レンズ）４１２を有し、正面左側に撮影者が把持するためのグリップ部４１３を有している。
図１９は、レンズ交換式一眼レフレックスタイプのデジタルスチルカメラの外観図であり、図１９Ａにその正面図を示し、図１９Ｂにその背面図を示す。レンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、例えば、カメラ本体部（カメラボディ）４１１の正面右側に交換式の撮影レンズユニット（交換レンズ）４１２を有し、正面左側に撮影者が把持するためのグリップ部４１３を有している。
【0108】
そして、カメラ本体部４１１の背面略中央にはモニタ４１４が設けられている。モニタ４１４の上部には、ビューファインダ（接眼窓）４１５が設けられている。撮影者は、ビューファインダ４１５を覗くことによって、撮影レンズユニット４１２から導かれた被写体の光像を視認して構図決定を行うことが可能である。
【0109】
上記の構成のレンズ交換式一眼レフレックスタイプのデジタルスチルカメラにおいて、そのビューファインダ４１５として本開示の表示装置を用いることができる。すなわち、本例に係るレンズ交換式一眼レフレックスタイプのデジタルスチルカメラは、そのビューファインダ４１５として本開示の表示装置を用いることによって作製される。
【0110】
（具体例２）
図２０は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部５１１の両側に、使用者の頭部に装着するための耳掛け部５１２を有している。このヘッドマウントディスプレイにおいて、その表示部５１１として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部５１１として本開示の表示装置を用いることによって作製される。
図２０は、ヘッドマウントディスプレイの外観図である。ヘッドマウントディスプレイは、例えば、眼鏡形の表示部５１１の両側に、使用者の頭部に装着するための耳掛け部５１２を有している。このヘッドマウントディスプレイにおいて、その表示部５１１として本開示の表示装置を用いることができる。すなわち、本例に係るヘッドマウントディスプレイは、その表示部５１１として本開示の表示装置を用いることによって作製される。
【0111】
（具体例３）
図２１は、シースルーヘッドマウントディスプレイの外観図である。シースルーヘッドマウントディスプレイ６１１は、本体部６１２、アーム６１３および鏡筒６１４で構成される。
図２１は、シースルーヘッドマウントディスプレイの外観図である。シースルーヘッドマウントディスプレイ６１１は、本体部６１２、アーム６１３および鏡筒６１４で構成される。
【0112】
本体部６１２は、アーム６１３および眼鏡６００と接続される。具体的には、本体部６１２の長辺方向の端部はアーム６１３と結合され、本体部６１２の側面の一側は接続部材を介して眼鏡６００と連結される。なお、本体部６１２は、直接的に人体の頭部に装着されてもよい。
【0113】
本体部６１２は、シースルーヘッドマウントディスプレイ６１１の動作を制御するための制御基板や、表示部を内蔵する。アーム６１３は、本体部６１２と鏡筒６１４とを接続させ、鏡筒６１４を支える。具体的には、アーム６１３は、本体部６１２の端部および鏡筒６１４の端部とそれぞれ結合され、鏡筒６１４を固定する。また、アーム６１３は、本体部６１２から鏡筒６１４に提供される画像に係るデータを通信するための信号線を内蔵する。
【0114】
鏡筒６１４は、本体部６１２からアーム６１３を経由して提供される画像光を、接眼レンズを通じて、シースルーヘッドマウントディスプレイ６１１を装着するユーザの目に向かって投射する。このシースルーヘッドマウントディスプレイ６１１において、本体部６１２の表示部に、本開示の表示装置を用いることができる。
【0115】
［その他］
なお、本開示の技術は以下のような構成も取ることができる。
［Ａ１］
電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示素子。
［Ａ２］
駆動トランジスタと書込みトランジスタとは、半導体基板に形成されたウエル内に設けられており、
駆動トランジスタは、給電線が接続される一方のソース／ドレイン領域と、発光部の一旦に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタは、外部から信号電圧が供給される一方のソース／ドレイン領域と、駆動トランジスタのゲート電極に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタの一方のソース／ドレイン領域とは、素子分離領域を介して対向するように形成されている、
上記［Ａ１］に記載の表示素子。
［Ａ３］
素子分離領域は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたＳＴＩ（Shallow Trench Isolation）構造によって形成されている、
上記［Ａ１］または［Ａ２］に記載の表示素子。
［Ａ４］
駆動トランジスタのソース／ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタのソース／ドレイン領域を形成する不純物拡散層は、１マイクロメートル以上の接合深さを有するように設定されている、
上記［Ａ１］ないし［Ａ３］のいずれかに記載の表示素子。
［Ａ５］
駆動トランジスタはｐチャネル型の電界効果トランジスタから成る、
上記［Ａ１］ないし［Ａ４］のいずれかに記載の表示素子。
［Ａ６］
書込みトランジスタはｐチャネル型の電界効果トランジスタから成る、
上記［Ａ１］ないし［Ａ５］のいずれかに記載の表示素子。
［Ａ７］
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタのゲート電極とを接続するためのゲート配線の周囲には、シールド配線が設けられている、
上記［Ａ２］ないし［Ａ６］のいずれかに記載の表示素子。
［Ａ８］
シールド配線は、給電線と接続されている、
上記［Ａ７］のいずれかに記載の表示素子。
［Ａ９］
駆動部は、更に、給電線と駆動トランジスタの一方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記［Ａ２］ないし［Ａ８］のいずれかに記載の表示素子。
［Ａ１０］
駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記［Ａ２］ないし［Ａ８］のいずれかに記載の表示素子。
［Ａ１１］
発光部は有機エレクトロルミネッセンス素子から成る、
上記［Ａ１］ないし［Ａ１０］のいずれかに記載の表示素子。
なお、本開示の技術は以下のような構成も取ることができる。
［Ａ１］
電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示素子。
［Ａ２］
駆動トランジスタと書込みトランジスタとは、半導体基板に形成されたウエル内に設けられており、
駆動トランジスタは、給電線が接続される一方のソース／ドレイン領域と、発光部の一旦に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタは、外部から信号電圧が供給される一方のソース／ドレイン領域と、駆動トランジスタのゲート電極に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタの一方のソース／ドレイン領域とは、素子分離領域を介して対向するように形成されている、
上記［Ａ１］に記載の表示素子。
［Ａ３］
素子分離領域は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたＳＴＩ（Shallow Trench Isolation）構造によって形成されている、
上記［Ａ１］または［Ａ２］に記載の表示素子。
［Ａ４］
駆動トランジスタのソース／ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタのソース／ドレイン領域を形成する不純物拡散層は、１マイクロメートル以上の接合深さを有するように設定されている、
上記［Ａ１］ないし［Ａ３］のいずれかに記載の表示素子。
［Ａ５］
駆動トランジスタはｐチャネル型の電界効果トランジスタから成る、
上記［Ａ１］ないし［Ａ４］のいずれかに記載の表示素子。
［Ａ６］
書込みトランジスタはｐチャネル型の電界効果トランジスタから成る、
上記［Ａ１］ないし［Ａ５］のいずれかに記載の表示素子。
［Ａ７］
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタのゲート電極とを接続するためのゲート配線の周囲には、シールド配線が設けられている、
上記［Ａ２］ないし［Ａ６］のいずれかに記載の表示素子。
［Ａ８］
シールド配線は、給電線と接続されている、
上記［Ａ７］のいずれかに記載の表示素子。
［Ａ９］
駆動部は、更に、給電線と駆動トランジスタの一方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記［Ａ２］ないし［Ａ８］のいずれかに記載の表示素子。
［Ａ１０］
駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記［Ａ２］ないし［Ａ８］のいずれかに記載の表示素子。
［Ａ１１］
発光部は有機エレクトロルミネッセンス素子から成る、
上記［Ａ１］ないし［Ａ１０］のいずれかに記載の表示素子。
【0116】
［Ｂ１］
２次元マトリクス状に配列された表示素子を有する表示装置であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示装置。
［Ｂ２］
駆動トランジスタと書込みトランジスタとは、半導体基板に形成されたウエル内に設けられており、
駆動トランジスタは、給電線が接続される一方のソース／ドレイン領域と、発光部の一旦に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタは、外部から信号電圧が供給される一方のソース／ドレイン領域と、駆動トランジスタのゲート電極に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタの一方のソース／ドレイン領域とは、素子分離領域を介して対向するように形成されている、
上記［Ｂ１］に記載の表示装置。
［Ｂ３］
素子分離領域は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたＳＴＩ（Shallow Trench Isolation）構造によって形成されている、
上記［Ｂ１］または［Ｂ２］に記載の表示装置。
［Ｂ４］
駆動トランジスタのソース／ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタのソース／ドレイン領域を形成する不純物拡散層は、１マイクロメートル以上の接合深さを有するように設定されている、
上記［Ｂ１］ないし［Ｂ３］のいずれかに記載の表示装置。
［Ｂ５］
駆動トランジスタはｐチャネル型の電界効果トランジスタから成る、
上記［Ｂ１］ないし［Ｂ４］のいずれかに記載の表示装置。
［Ｂ６］
書込みトランジスタはｐチャネル型の電界効果トランジスタから成る、
上記［Ｂ１］ないし［Ｂ５］のいずれかに記載の表示装置。
［Ｂ７］
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタのゲート電極とを接続するためのゲート配線の周囲には、シールド配線が設けられている、
上記［Ｂ２］ないし［Ｂ６］のいずれかに記載の表示装置。
［Ｂ８］
シールド配線は、給電線と接続されている、
上記［Ｂ７］のいずれかに記載の表示装置。
［Ｂ９］
駆動部は、更に、給電線と駆動トランジスタの一方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記［Ｂ２］ないし［Ｂ８］のいずれかに記載の表示装置。
［Ｂ１０］
駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記［Ｂ２］ないし［Ｂ８］のいずれかに記載の表示装置。
［Ｂ１１］
発光部は有機エレクトロルミネッセンス素子から成る、
上記［Ｂ１］ないし［Ｂ１０］のいずれかに記載の表示装置。
２次元マトリクス状に配列された表示素子を有する表示装置であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
表示装置。
［Ｂ２］
駆動トランジスタと書込みトランジスタとは、半導体基板に形成されたウエル内に設けられており、
駆動トランジスタは、給電線が接続される一方のソース／ドレイン領域と、発光部の一旦に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタは、外部から信号電圧が供給される一方のソース／ドレイン領域と、駆動トランジスタのゲート電極に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタの一方のソース／ドレイン領域とは、素子分離領域を介して対向するように形成されている、
上記［Ｂ１］に記載の表示装置。
［Ｂ３］
素子分離領域は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたＳＴＩ（Shallow Trench Isolation）構造によって形成されている、
上記［Ｂ１］または［Ｂ２］に記載の表示装置。
［Ｂ４］
駆動トランジスタのソース／ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタのソース／ドレイン領域を形成する不純物拡散層は、１マイクロメートル以上の接合深さを有するように設定されている、
上記［Ｂ１］ないし［Ｂ３］のいずれかに記載の表示装置。
［Ｂ５］
駆動トランジスタはｐチャネル型の電界効果トランジスタから成る、
上記［Ｂ１］ないし［Ｂ４］のいずれかに記載の表示装置。
［Ｂ６］
書込みトランジスタはｐチャネル型の電界効果トランジスタから成る、
上記［Ｂ１］ないし［Ｂ５］のいずれかに記載の表示装置。
［Ｂ７］
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタのゲート電極とを接続するためのゲート配線の周囲には、シールド配線が設けられている、
上記［Ｂ２］ないし［Ｂ６］のいずれかに記載の表示装置。
［Ｂ８］
シールド配線は、給電線と接続されている、
上記［Ｂ７］のいずれかに記載の表示装置。
［Ｂ９］
駆動部は、更に、給電線と駆動トランジスタの一方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記［Ｂ２］ないし［Ｂ８］のいずれかに記載の表示装置。
［Ｂ１０］
駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記［Ｂ２］ないし［Ｂ８］のいずれかに記載の表示装置。
［Ｂ１１］
発光部は有機エレクトロルミネッセンス素子から成る、
上記［Ｂ１］ないし［Ｂ１０］のいずれかに記載の表示装置。
【0117】
［Ｃ１］
２次元マトリクス状に配列された表示素子を有する表示装置を備えた電子機器であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
電子機器。
［Ｃ２］
駆動トランジスタと書込みトランジスタとは、半導体基板に形成されたウエル内に設けられており、
駆動トランジスタは、給電線が接続される一方のソース／ドレイン領域と、発光部の一旦に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタは、外部から信号電圧が供給される一方のソース／ドレイン領域と、駆動トランジスタのゲート電極に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタの一方のソース／ドレイン領域とは、素子分離領域を介して対向するように形成されている、
上記［Ｃ１］に記載の電子機器。
［Ｃ３］
素子分離領域は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたＳＴＩ（Shallow Trench Isolation）構造によって形成されている、
上記［Ｃ１］または［Ｃ２］に記載の電子機器。
［Ｃ４］
駆動トランジスタのソース／ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタのソース／ドレイン領域を形成する不純物拡散層は、１マイクロメートル以上の接合深さを有するように設定されている、
上記［Ｃ１］ないし［Ｃ３］のいずれかに記載の電子機器。
［Ｃ５］
駆動トランジスタはｐチャネル型の電界効果トランジスタから成る、
上記［Ｃ１］ないし［Ｃ４］のいずれかに記載の電子機器。
［Ｃ６］
書込みトランジスタはｐチャネル型の電界効果トランジスタから成る、
上記［Ｃ１］ないし［Ｃ５］のいずれかに記載の電子機器。
［Ｃ７］
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタのゲート電極とを接続するためのゲート配線の周囲には、シールド配線が設けられている、
上記［Ｃ２］ないし［Ｃ６］のいずれかに記載の電子機器。
［Ｃ８］
シールド配線は、給電線と接続されている、
上記［Ｃ７］のいずれかに記載の電子機器。
［Ｃ９］
駆動部は、更に、給電線と駆動トランジスタの一方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記［Ｃ２］ないし［Ｃ８］のいずれかに記載の電子機器。
［Ｃ１０］
駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記［Ｃ２］ないし［Ｃ８］のいずれかに記載の電子機器。
［Ｃ１１］
発光部は有機エレクトロルミネッセンス素子から成る、
上記［Ｃ１］ないし［Ｃ１０］のいずれかに記載の電子機器。
２次元マトリクス状に配列された表示素子を有する表示装置を備えた電子機器であって、
表示素子は、電流駆動型の発光部、及び、発光部を駆動するための駆動部を備えており、
駆動部は、容量部、容量部が保持した電圧に応じた電流を発光部に流す駆動トランジスタ、及び、信号電圧を容量部に書き込むための書込みトランジスタを備えており、
駆動トランジスタと書込みトランジスタとは、素子分離領域によって分離された状態で、半導体基板に形成されており、
駆動トランジスタと書込みトランジスタとが素子分離領域を介して対向する部分に生ずる容量が、容量部の少なくとも一部として機能する、
電子機器。
［Ｃ２］
駆動トランジスタと書込みトランジスタとは、半導体基板に形成されたウエル内に設けられており、
駆動トランジスタは、給電線が接続される一方のソース／ドレイン領域と、発光部の一旦に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタは、外部から信号電圧が供給される一方のソース／ドレイン領域と、駆動トランジスタのゲート電極に接続される他方のソース／ドレイン領域とを備えており、
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタの一方のソース／ドレイン領域とは、素子分離領域を介して対向するように形成されている、
上記［Ｃ１］に記載の電子機器。
［Ｃ３］
素子分離領域は、半導体基板の表面に掘られた溝に絶縁体が埋め込まれたＳＴＩ（Shallow Trench Isolation）構造によって形成されている、
上記［Ｃ１］または［Ｃ２］に記載の電子機器。
［Ｃ４］
駆動トランジスタのソース／ドレイン領域を形成する不純物拡散層、及び、書込みトランジスタのソース／ドレイン領域を形成する不純物拡散層は、１マイクロメートル以上の接合深さを有するように設定されている、
上記［Ｃ１］ないし［Ｃ３］のいずれかに記載の電子機器。
［Ｃ５］
駆動トランジスタはｐチャネル型の電界効果トランジスタから成る、
上記［Ｃ１］ないし［Ｃ４］のいずれかに記載の電子機器。
［Ｃ６］
書込みトランジスタはｐチャネル型の電界効果トランジスタから成る、
上記［Ｃ１］ないし［Ｃ５］のいずれかに記載の電子機器。
［Ｃ７］
書込みトランジスタの他方のソース／ドレイン領域と駆動トランジスタのゲート電極とを接続するためのゲート配線の周囲には、シールド配線が設けられている、
上記［Ｃ２］ないし［Ｃ６］のいずれかに記載の電子機器。
［Ｃ８］
シールド配線は、給電線と接続されている、
上記［Ｃ７］のいずれかに記載の電子機器。
［Ｃ９］
駆動部は、更に、給電線と駆動トランジスタの一方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記［Ｃ２］ないし［Ｃ８］のいずれかに記載の電子機器。
［Ｃ１０］
駆動部は、更に、発光部の一端と駆動トランジスタの他方のソース／ドレイン領域との間に接続されたスイッチングトランジスタを備えている、
上記［Ｃ２］ないし［Ｃ８］のいずれかに記載の電子機器。
［Ｃ１１］
発光部は有機エレクトロルミネッセンス素子から成る、
上記［Ｃ１］ないし［Ｃ１０］のいずれかに記載の電子機器。
【符号の説明】
【0118】
１，２，３，９・・・表示装置、１０・・・基材、２０・・・半導体層、２１・・・ｎ型ウエル、２２・・・素子分離領域、２３Ａ，２３Ｂ，２３Ｃ，２３Ｄ，２３Ｅ，２３Ｆ，２３Ｇ，２３Ｈ・・・ソース／ドレイン領域、３１・・・ゲート絶縁層、３１’・・・絶縁層、３２・・・ゲート電極、３２’・・・他方の電極、３３・・・層間絶縁層、３４・・・一方の電極、３５，３６・・・コンタクトホール、３７・・・配線、３８・・・シールド配線、４０・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層、及び、電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、６０・・・透明な基板、７０，２７０，３７０，９７０・・・表示素子、７１，２７１，３７１，９７１・・・駆動部、８０・・・表示領域、１００・・・半導体基板、１１０・・・ソースドライバ、１２０・・・電源部、１３０・・・垂直スキャナー、２４０，３４０・・・発光制御スキャナー、ＴＲW・・・書込みトランジスタ、ＴＲD・・・駆動トランジスタ、ＣS・・・容量部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部、ＣEL・・・発光部ＥＬＰの容量、ＣGA・・・参考例の容量、ＣS1・・・容量、ＴＲS，ＴＲM・・・スイッチングトランジスタ、ＷＳ１・・・走査線、ＤＴＬ・・・データ線、ＰＳ１・・・給電線、ＰＳ２・・・共通給電線、ＤＳ１，ＭＥ１・・・制御線、４１１・・・カメラ本体部、４１２・・・撮影レンズユニット、４１３・・・グリップ部、４１４・・・モニタ、４１５・・・ビューファインダ、５１１・・・眼鏡形の表示部、５１２・・・耳掛け部、６００・・・眼鏡、６１１・・・シースルーヘッドマウントディスプレイ、６１２・・・本体部、６１３・・・アーム、６１４・・・鏡筒
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】