特許7405291IP Force 特許公報全文掲載

ホーム > 特許ランキング > 富士電機株式会社 > 特許7405291

技術分野

窒化物半導体装置及びその製造方法

要約特許出願時に添付された[要約書]

【課題】高閾値電圧と高移動度の両立を可能とする窒化物半導体装置及びその製造方法を提供する。
【解決手段】窒化物半導体装置は、窒化ガリウム層と、窒化ガリウム層に設けられた電界効果トランジスタと、を備える。電界効果トランジスタは、窒化ガリウム層の第１主面側に設けられたゲート絶縁膜と、窒化ガリウム層に設けられ、ゲート絶縁膜と接するｐ型領域と、窒化ガリウム層に設けられ、ｐ型領域とゲート絶縁膜との界面に平行な第１方向においてｐ型領域と接するｎ型領域と、第１主面側に配置され、ｎ型領域と接する第１電極とを備える。ｐ型領域は、ゲート絶縁膜と接する第１領域と、ゲート絶縁膜と接し、かつ第１方向において第１領域とｎ型領域との間に介在する第２領域とを有する。第２領域は、第１領域よりもｐ型不純物濃度が高い。
【選択図】図３

発明が解決しようとする課題[発明の詳細な説明]から抜粋

ＧａＮを用いた縦型ＭＯＳＦＥＴの特性向上には、高閾値電圧と高移動度の両立が必要である。しかし、一般的に閾値電圧と移動度はトレードオフの関係にある。例えば、閾値値電圧を増加させるためにｐ型ウェル領域の濃度を増加させると移動度が低下する。

課題を解決するための手段[発明の詳細な説明]から抜粋

課題を解決するために、本開示の一態様に係る窒化物半導体装置は、第１主面と、前記第１主面の反対側に位置する第２主面とを有する窒化ガリウム層と、前記窒化ガリウム層に設けられた電界効果トランジスタと、を備える。前記電界効果トランジスタは、前記窒化ガリウム層の前記第１主面側に設けられたゲート絶縁膜と、前記窒化ガリウム層に設けられ、前記ゲート絶縁膜と接するｐ型領域と、前記窒化ガリウム層に設けられ、・・・　続きを知財ポータルサイト IP Force にログインして見る

発明の効果[発明の詳細な説明]から抜粋

本開示の一態様によれば、高閾値電圧と高移動度の両立を可能とする窒化物半導体装置及びその製造方法を提供することができる。

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 図１は、本開示の実施形態１に係るＧａＮ半導体装置の構成例を示す平面図である。
【図2】 図２は、本開示の実施形態１に係るＧａＮ半導体装置の構成例を示す断面図である。
【図3】 図３は、図２の断面図の一部を拡大して示す図である。
【図4】 図４は、図３に示した縦型ＭＯＳＦＥＴのＢ－Ｂ´線における不純物濃度分布を示すグラフである。
【図5A】 図５Ａは、本開示の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図5B】 図５Ｂは、本開示の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図5C】 図５Ｃは、本開示の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図5D】 図５Ｄは、本開示の実施形態１に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図6】 図６は、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。
【図7A】 図７Ａは、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図7B】 図７Ｂは、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図7C】 図７Ｃは、本開示の実施形態２に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図8】 図８は、本開示の実施形態２の変形例に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。
【図9】 図９は、本開示の実施形態３に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。
【図10A】 図１０Ａは、本開示の実施形態３に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図10B】 図１０Ｂは、本開示の実施形態３に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図11】 図１１は、本開示の実施形態４に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。
【図12A】 図１２Ａは、本開示の実施形態４に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図12B】 図１２Ｂは、本開示の実施形態４に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図12C】 図１２Ｃは、本開示の実施形態４に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図13】 図１３は、本開示の実施形態５に係る縦型ＭＯＳＦＥＴの構成例を示す断面図である。
【図14A】 図１４Ａは、本開示の実施形態５に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図14B】 図１４Ｂは、本開示の実施形態５に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図14C】 図１４Ｃは、本開示の実施形態５に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図14D】 図１４Ｄは、本開示の実施形態５に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。
【図14E】 図１４Ｅは、本開示の実施形態５に係る縦型ＭＯＳＦＥＴの製造方法を工程順に示す断面図である。

代表図 図3本件の代表的な図

１、１Ａ、１Ｂ、１Ｃ、１Ｄ、１Ｅ 縦型ＭＯＳＦＥＴ １０ ＧａＮ基板 １０ａ 表面 １０ｂ 裏面 １１ ＧａＮ単結晶基板 １２ ＧａＮ層 １３ ウェル領域 １３´ ウェル形成領域 １４ 高濃度領域 １４´ 高濃度形成領域 １５ コンタクト領域 １５´ コンタクト形成領域 ２１ ゲート絶縁膜 ２２ ゲート電極 ２３ ソース領域 ２３´ ソース形成領域 ２５ ソース電極 ２６ ドレイン電極 ４１ 保護膜 １００ ＧａＮ半導体装置 １２１ ＪＦＥＴ領域 １３１ 第１領域 １３２、１３２Ａ 第２領域 １３２´、１３２Ａ´ 第２形成領域 Ｈ トレンチ Ｍ１、Ｍ２、Ｍ１１。Ｍ１２、Ｍ２１、Ｍ３１、Ｍ３２、Ｍ３３ マスク

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります

ログインすれば広告は減ります

Copyright © Science Impact Inc. All Rights Reserved.