特許 7406331 電子デバイス、モジュールおよびウエハ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-19

(45)【発行日】2023-12-27

(54)【発明の名称】電子デバイス、モジュールおよびウエハ

(51)【国際特許分類】

   H03H 9/25 20060101AFI20231220BHJP

   H03H 9/02 20060101ALI20231220BHJP

   H03H 9/17 20060101ALI20231220BHJP

   H03H 9/72 20060101ALI20231220BHJP

   H03H 9/70 20060101ALI20231220BHJP

   H01L 23/06 20060101ALI20231220BHJP

【ＦＩ】

H03H9/25 A

H03H9/02 A

H03H9/17 F

H03H9/25 C

H03H9/72

H03H9/70

H01L23/06 B

【請求項の数】 11

(21)【出願番号】P 2019176741

(22)【出願日】2019-09-27

(65)【公開番号】P2021057667

(43)【公開日】2021-04-08

【審査請求日】2022-08-30

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】佐藤 雅弘

(72)【発明者】

【氏名】黒坂 広幸

(72)【発明者】

【氏名】山内 基

【審査官】吉村 伊佐雄

(56)【参考文献】

【文献】特開２０１０－２６７７３９（ＪＰ，Ａ）

【文献】特開２０１８－０９３０５７（ＪＰ，Ａ）

【文献】特開２０１３－１４０８７４（ＪＰ，Ａ）

【文献】特開２０１９－１０６６９８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ２１／５４

２３／００－２３／０４

２３／０６－２３／１０

２３／１６－２３／２６

Ｈ０３Ｂ５／３０－５／４２

Ｈ０３Ｈ３／００７－３／１０

９／００－９／７６

Ｈ０５Ｋ５／００－５／０６

(57)【特許請求の範囲】

【請求項1】

基板と、
前記基板上に設けられた素子と、
前記基板上に設けられ前記素子を前記基板との間の空隙に封止する封止部と、
前記基板の前記素子とは反対側に設けられた第１金属層と、前記第１金属層と前記基板との間に設けられ、前記第１金属層のヤング率より小さいヤング率を有する第２金属層と、を少なくとも有し、前記第２金属層の厚さは端子の厚さの４／５以上である端子と、
を備える電子デバイス。

【請求項2】

基板と、
前記基板上に設けられた素子と、
前記基板上に設けられ前記素子を前記基板との間の空隙に封止する封止部と、
前記基板の前記素子とは反対側に設けられた第１金属層と、前記第１金属層と前記基板との間に設けられ、前記第１金属層のヤング率より小さいヤング率を有する第２金属層と、を少なくとも有し、前記第２金属層の厚さは端子の厚さの１／２以上である端子と、
を備え、
前記第１金属層および前記第２金属層の積層方向からみて前記第１金属層は前記第２金属層より大きく、前記第２金属層と重なる電子デバイス。

【請求項3】

前記第１金属層はニッケル、チタンおよびクロムの少なくとも１つの元素を主成分とし、前記第２金属層は銅、金およびアルミニウムの少なくとも１つの元素を主成分とする請求項１または２に記載の電子デバイス。

【請求項4】

前記基板は、支持基板と前記支持基板上に設けられた圧電層とを備え、前記素子は前記圧電層上に設けられた櫛型電極である請求項１から３のいずれか一項に記載の電子デバイス。

【請求項5】

前記素子は、前記基板上に設けられた圧電層と、前記圧電層を積層方向に挟む一対の電極とを備える圧電薄膜共振器である請求項１から３のいずれか一項に記載の電子デバイス。

【請求項6】

前記基板は、厚さが前記基板の厚さの４／５以上であるサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板を含む請求項１から５のいずれか一項に記載の電子デバイス。

【請求項7】

前記封止部の線膨張係数は前記基板の線膨張係数より小さい請求項１から６のいずれか一項に記載の電子デバイス。

【請求項8】

前記第１金属層の前記第２金属層とは反対側に、前記第１金属層のヤング率より小さくかつ前記端子の厚さの１／１０倍より大きい厚さを有する金属層は設けられていない請求項１から７のいずれか一項に記載の電子デバイス。

【請求項9】

実装基板と、
前記実装基板上に前記端子がはんだを介し設けられた請求項１から８のいずれか一項に記載の電子デバイスと、
を備えるモジュール。

【請求項10】

前記封止部の線膨張係数は前記基板の線膨張係数より小さく、
前記実装基板の線膨張係数は前記基板の線膨張係数より大きい請求項９に記載のモジュール。

【請求項11】

基板と、
前記基板上に設けられた素子と、
前記基板の前記素子とは反対側に設けられた第１金属層と、前記第１金属層と前記基板との間に設けられ、前記第１金属層のヤング率より小さいヤング率を有する第２金属層と、を少なくとも有し、前記第２金属層の厚さは端子の厚さの４／５以上である端子と、
を備えるウエハ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子デバイス、モジュールおよびウエハに関し、例えば基板に設けられた端子を有する電子デバイス、モジュールおよびウエハに関する。

【背景技術】

【0002】

弾性波素子等の機能素子が設けられた基板の下面に外部と接続するための端子を設けることが知られている（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１７－１５７９２２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

基板上に設けられた機能素子を空隙に封止する封止部が設けられているときに、端子を用いて基板を外部の実装基板等に接合すると、端子の端に応力が集中する。これにより、端子が剥がれる等の不良が生じ易くなる。

【0005】

本発明は、上記課題に鑑みなされたものであり、応力の集中を抑制することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、基板と、前記基板上に設けられた素子と、前記基板上に設けられ前記素子を前記基板との間の空隙に封止する封止部と、前記基板の前記素子とは反対側に設けられた第１金属層と、前記第１金属層と前記基板との間に設けられ、前記第１金属層のヤング率より小さいヤング率を有する第２金属層と、を少なくとも有し、前記第２金属層の厚さは端子の厚さの４／５以上である端子と、を備える電子デバイスである。

【0007】

本発明は、基板と、前記基板上に設けられた素子と、前記基板上に設けられ前記素子を前記基板との間の空隙に封止する封止部と、前記基板の前記素子とは反対側に設けられた第１金属層と、前記第１金属層と前記基板との間に設けられ、前記第１金属層のヤング率より小さいヤング率を有する第２金属層と、を少なくとも有し、前記第２金属層の厚さは端子の厚さの１／２以上である端子と、を備え、前記第１金属層および前記第２金属層の積層方向からみて前記第１金属層は前記第２金属層より大きく、前記第２金属層と重なる電子デバイスである。

【0008】

上記構成において、前記第１金属層はニッケル、チタンおよびクロムの少なくとも１つの元素を主成分とし、前記第２金属層は銅、金およびアルミニウムの少なくとも１つの元素を主成分とする構成とすることができる。

【0009】

上記構成において、前記基板は、支持基板と前記支持基板上に設けられた圧電層とを備え、前記素子は前記圧電層上に設けられた櫛型電極である構成とすることができる。

【0010】

上記構成において、前記素子は、前記基板上に設けられた圧電層と、前記圧電層を積層方向に挟む一対の電極とを備える圧電薄膜共振器である構成とすることができる。

【0011】

上記構成において、前記基板は、厚さが前記基板の厚さの４／５以上であるサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板を含む構成とすることができる。

【0012】

上記構成において、前記封止部の線膨張係数は前記基板の線膨張係数より小さい構成とすることができる。
上記構成において、前記第１金属層の前記第２金属層とは反対側に、前記第１金属層のヤング率より小さくかつ前記端子の厚さの１／１０倍より大きい厚さを有する金属層は設けられていない構成とすることができる。

【0013】

本発明は、実装基板と、前記実装基板上に前記端子がはんだを介し設けられた上記電子デバイスと、を備えるモジュールである。

【0014】

上記構成において、前記封止部の線膨張係数は前記基板の線膨張係数より小さく、前記実装基板の線膨張係数は前記基板の線膨張係数より大きい構成とすることができる。

【0015】

本発明は、基板と、前記基板上に設けられた素子と、前記基板の前記素子とは反対側に設けられた第１金属層と、前記第１金属層と前記基板との間に設けられ、前記第１金属層のヤング率より小さいヤング率を有する第２金属層と、を少なくとも有し、前記第２金属層の厚さは端子の厚さの４／５以上である端子と、を備えるウエハである。

【発明の効果】

【0016】

本発明によれば、応力の集中を抑制することができる。

【図面の簡単な説明】

【0017】

【図1】図１（ａ）は、実施例１に係る電子デバイスの断面図、図１（ｂ）および図１（ｃ）は平面図である。

【図2】図２は、実施例１の電子デバイスが実装されたモジュールの断面図である。

【図3】図３（ａ）および図３（ｂ）は、実施例１における端子の断面図および平面図である。

【図4】図４（ａ）および図４（ｂ）は、実施例１における別の端子の例を示す断面図である。

【図5】図５は、実施例１における弾性波素子の平面図である。

【図6】図６（ａ）から図６（ｄ）は、実施例１に係る電子デバイスの製造方法を示す断面図（その１）である。

【図7】図７（ａ）から図７（ｃ）は、実施例１に係る電子デバイスの製造方法を示す断面図（その２）である。

【図8】図８は、実施例１の電子デバイスの製造方法を示す平面図である。

【図9】図９（ａ）から図９（ｃ）は、実施例１に係る電子デバイスの端子の形成方法を示す断面図（その１）である。

【図10】図１０（ａ）から図１０（ｃ）は、実施例１に係る電子デバイスの端子の形成方法を示す断面図（その２）である。

【図11】図１１は、シミュレーションにおける位置Ｙに対する応力を示す図である。

【図12】図１２（ａ）および図１２（ｂ）は、電子デバイスの側面模式図である。

【図13】図１３（ａ）は、実施例１の変形例１に係る電子デバイスの断面図、図１３（ｂ）は弾性波素子の断面図である。

【図14】図１４（ａ）および図１４（ｂ）は、それぞれ実施例１の変形例２および３に係る電子デバイスの断面図である。

【図15】図１５（ａ）および図１５（ｂ）は、それぞれ実施例１の変形例４および５に係る電子デバイスの断面図である。

【図16】図１６（ａ）は、実施例２に係るフィルタの回路図、図１６（ｂ）は、実施例２の変形例１に係るデュプレクサの回路図である。

【発明を実施するための形態】

【0018】

以下、図面を参照し、本発明の実施例について説明する。

【実施例1】

【0019】

図１（ａ）は、実施例１に係る電子デバイスの断面図、図１（ｂ）および図１（ｃ）は平面図である。図１（ｂ）は、支持基板１０ａ、圧電基板１０ｂおよび枠体２０を主に図示し、図１（ｃ）は、支持基板１０ａおよび端子１８を主に図示し、上方から支持基板１０ａの下面を透視した平面図である。平面をＸＹ平面、積層方向をＺ方向とする。

【0020】

図１（ａ）から図１（ｃ）に示すように、電子デバイス１００では、基板１０は支持基板１０ａと支持基板１０ａ上に直接または間接的に接合された圧電基板１０ｂとを備える。支持基板１０ａは、例えばサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板である。圧電基板１０ｂは、例えば単結晶タンタル酸リチウム基板または単結晶ニオブ酸リチウム基板である。支持基板１０ａの線膨張係数は圧電基板１０ｂの線膨張係数より小さい。これにより、弾性波デバイスの周波数温度係数を低減できる。

【0021】

圧電基板１０ｂの上面に弾性波素子１２および配線１４が設けられている。支持基板１０ａの周縁領域には圧電基板１０ｂが設けられていない。圧電基板１０ｂを囲むように支持基板１０ａ上に枠体２０が設けられている。枠体２０は支持基板１０ａの上面に接触する。枠体２０上にリッド２２が接合されている。リッド２２および枠体２０により弾性波素子１２は空隙２４に封止される。

【0022】

支持基板１０ａの下面に端子１８が設けられている。端子１８は、弾性波素子１２を外部と接続するためのフットパッドである。圧電基板１０ｂおよび支持基板１０ａを貫通するビア配線１６が設けられている。ビア配線１６は端子１８と配線１４とを電気的に接続する。

【0023】

配線１４、ビア配線１６は、例えば銅層、アルミニウム層、白金層、ニッケル層または金層等の金属層である。端子１８は例えばチタン層、銅層、ニッケル層および金層である。枠体２０は例えば銅層である。枠体２０は例えば金錫、錫銀、錫または錫銀銅等のろう材金属層を介しリッド２２に接合される。枠体２０の側面には保護層として例えばニッケル層等の金属層が形成されていてもよい。リッド２２は例えばコバール層等の金属層である。リッド２２は、サファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板等の絶縁基板でもよい。リッド２２の下面に枠体２０と接合するためのロウ材金属層の濡れをよくする金属層（例えば金層）が設けられていてもよい。

【0024】

支持基板１０ａは例えばサファイア基板であり、その厚さは５０μｍから３００μｍである。圧電基板１０ｂは例えば４２°回転ＹカットＸ伝搬タンタル酸リチウム基板であり、その厚さは例えば０．５μｍから３０μｍであり、例えば弾性波の波長以下である。枠体２０の厚さは例えば１０μｍから３０μｍである。リッド２２は厚さが例えば１０μｍから５０μｍのコバール板である。ビア配線１６は例えば径が３０μｍから１００μｍの銅である。

【0025】

図２は、実施例１の電子デバイスが実装されたモジュールの断面図である。図２に示すように、電子デバイス１００は実装基板６０上に搭載されている。実装基板６０の上面には電極６２が設けられている。端子１８は半田６４を介し電極６２に接合されている。実装基板６０は、例えばＦＲ４（Flame Retardant Type 4）等のガラスエポキシ基板である。電極６２は例えば銅層または金層である。半田６４は例えば錫銀半田または錫銀銅半田である。

【0026】

図３（ａ）および図３（ｂ）は、実施例１における端子の断面図および平面図である。図３（ａ）および図３（ｂ）に示すように、支持基板１０ａの下面に端子１８が設けられている。端子１８は、支持基板１０ａ側から金属層１８ａ、１８ｂ、１８ｃおよび１８ｄを有する。金属層１８ａは支持基板１０ａと金属層１８ｂとの密着層である。金属層１８ｂは、低抵抗層である。金属層１８ｃは、半田６４と金属層１８ｂとの原子の相互拡散を抑制するバリア層である。金属層１８ｄは、半田の濡れ性を向上させるための金属層である。金属層１８ｂと支持基板１０ａとの密着がよければ金属層１８ａは設けなくてもよい。金属層１８ｃの半田の濡れ性がよければ金属層１８ｄは設けなくてもよい。

【0027】

金属層１８ａは、例えば厚さＴ１が約０．０５μｍから０．２μｍのチタン層である。金属層１８ｂは、例えば厚さＴ２が１０μｍから３０μｍであり、銅、金、銀またはアルミニウムを主成分とする。金属層１８ｃは、例えば厚さＴ３が２μｍから１０μｍであり、ニッケル、チタンまたはクロムを主成分とする。金属層１８ｄは、例えば厚さＴ４が０．０５μｍから１μｍであり、金を主成分とする。金属層１８ｂは金属層１８ｃより厚い。金属層１８ｂの厚さは端子１８の厚さＴ０の１／２以上である。金属層１８ｃの幅Ｗ３は金属層１８ｂの幅Ｗ２より大きく、平面視において、金属層１８ｂは金属層１８ｃに含まれる。金属層１８ａおよび１８ｄは、密着層および半田濡れ層として機能すればよいため、厚さＴ１およびＴ４は、各々端子１８の厚さＴ０の１／１０以下である。

【0028】

図４（ａ）および図４（ｂ）は、実施例１における別の端子の例を示す断面図である。図４（ａ）に示すように、金属層１８ｂの側面は、金属層１８ｂの下面が上面より広くなるようなテーパ形状を有していてもよい。図４（ｂ）に示すように、金属層１８ｂの側面は、金属層１８ｂの下面が上面より狭くなるようなテーパ形状を有していてもよい。金属層１８ｂの側面は曲面状でもよい。

【0029】

図５は、実施例１における弾性波素子の平面図である。図５に示すように、弾性波素子１２は弾性表面波共振器である。圧電基板１０ｂ上にＩＤＴ（Interdigital Transducer）４０と反射器４２が形成されている。ＩＤＴ４０は、互いに対向する１対の櫛型電極４０ａを有する。櫛型電極４０ａは、複数の電極指４０ｂと複数の電極指４０ｂを接続するバスバー４０ｃとを有する。反射器４２は、ＩＤＴ４０の両側に設けられている。ＩＤＴ４０が圧電基板１０ｂに弾性表面波を励振する。弾性波の波長は一対の櫛型電極４０ａの一方の櫛型電極４０ａの電極指４０ｂのピッチにほぼ等しい。すなわち、弾性波の波長は一対の櫛型電極４０ａの電極指４０ｂのピッチの２倍にほぼ等しい。ＩＤＴ４０および反射器４２は例えばアルミニウム膜、銅膜またはモリブデン膜により形成される。圧電基板１０ｂ上にＩＤＴ４０および反射器４２を覆うように保護膜または温度補償膜が設けられていてもよい。

【0030】

［実施例１の製造方法］
図６（ａ）から図７（ｃ）は、実施例１に係る電子デバイスの製造方法を示す断面図である。

【0031】

図６（ａ）に示すように、支持基板１０ａの上面に圧電基板１０ｂの下面を例えば表面活性化法を用い常温接合する。支持基板１０ａと圧電基板１０ｂとは数ｎｍのアモルファス層等を介し直接接合されていてもよいし、絶縁層を介し間接的に接合されていてもよい。圧電基板１０ｂの上面を例えばＣＭＰ（Chemical Mechanical Polishing）法を用い研磨する。これにより、圧電基板１０ｂを所望の厚さとする。圧電基板１０ｂを例えばエッチングにより除去する。これにより、圧電基板１０ｂに開口１１が形成される。

【0032】

図６（ｂ）に示すように、圧電基板１０ｂの上面に例えばレーザ光を照射し穴を形成する。穴内に銅等の金属層を例えばめっき法を用い形成する。支持基板１０ａおよび圧電基板１０ｂの表面が露出するように金属層の上面を例えばＣＭＰ法を用い平坦化する。これにより、ビア配線１６が形成される。

【0033】

図６（ｃ）に示すように、圧電基板１０ｂ上に弾性波素子１２を形成する。圧電基板１０ｂおよびビア配線１６上に配線１４を形成する。

【0034】

図６（ｄ）に示すように、圧電基板１０ｂを囲む開口１１における支持基板１０ａ上に枠体２０を形成する。

【0035】

図７（ａ）に示すように、枠体２０上にリッド２２を接合する。これにより、リッド２２および枠体２０により弾性波素子１２が空隙２４に封止される。枠体２０とリッド２２との接合には例えば金錫を用いる。金錫の融点は、錫銀または錫銀銅の融点より高いため、電子デバイス１００を実装基板６０上に半田６４を用い実装するときに溶融しない。

【0036】

図７（ｂ）に示すように、支持基板１０ａの下面を例えばＣＭＰ法を用い研磨する。これにより、支持基板１０ａを所望の厚さとする。支持基板１０ａの下面にビア配線１６が露出する。支持基板１０ａの下面にビア配線１６に接続する端子１８を形成する。端子１８の形成方法は後述する。

【0037】

図７（ｃ）に示すように、切断線５４に沿ってリッド２２にレーザ光を照射する。これにより、リッド２２に開口５６が形成され、リッド２２が切断される。支持基板１０ａに溝５７を形成しブレイク刃を押し当てることにより、支持基板１０ａに切断線５４に沿ってクラック５８を形成する。これにより、支持基板１０ａが切断される。

【0038】

図８は、実施例１の電子デバイスの製造方法を示す平面図であり、図７（ｂ）におけるウエハの下面を示す。ウエハ５２は支持基板１０ａと圧電基板１０ｂとが接合された基板１０である。基板１０の下面に端子１８が設けられている。図７（ｃ）において、ウエハ５２を切断線５４に沿って切断することで、ウエハ５２から電子デバイス１００を個片化することができる。

【0039】

図９（ａ）から図１０（ｃ）は、実施例１に係る電子デバイスの端子の形成方法を示す断面図である。図９（ａ）に示すように、支持基板１０ａの上面（図７（ｂ）の下面に相当する）に金属層１８ａおよび１８ｅを例えばスパッタリング法を用い形成する。金属層１８ｅは金属層１８ｂと同じ材料からなるシード層である。

【0040】

図９（ｂ）に示すように、金属層１８ｅ上にマスク層５０としてフォトレジストを塗布する。フォトレジストは例えばネガレジストである。図９（ｃ）に示すように、マスク層５０を露光および現像することにより、マスク層５０に開口５１を形成する。マスク層５０がネガレジストの場合、開口５１の側面は支持基板１０ａ側が狭くなるようなテーパ状となる。

【0041】

図１０（ａ）に示すように、金属層１８ｅをシード層として用い、金属層１８ｅ上に金属層１８ｂ、１８ｃおよび１８ｄを電解めっき法を用い形成する。金属層１８ｄを形成するときにマスク層５０と金属層１８ｃとの間にめっき液が浸み込むと、金属層１８ｃの側面に金属層１８ｄが形成されることもある。

【0042】

図１０（ｂ）に示すように、マスク層５０を除去する。図１０（ｃ）に示すように、金属層１８ｂから１８ｄをマスクに、金属層１８ｅおよび１８ａを除去する。金属層１８ｅを除去するとき、ウェットエッチング法を用いると、金属層１８ｂの側面がエッチングされる。これにより、金属層１８ｂの幅は金属層１８ｃの幅より狭くなり、金属層１８ｃは庇となる。エッチング条件によっては、金属層１８ｂの側面が図４（ａ）のようなテーパ状または図４（ｂ）のようなテーパ状となることがある。金属層１８ｂの側面が図３（ａ）のように支持基板１０ａの側面に対し略垂直となることもある。

【0043】

［シミュレーション］
比較例として金属層１８ｂが金属層１８ｃより薄い電子デバイスを製造し、実装基板６０に搭載すると、端子１８と支持基板１０ａとが剥がれるという問題が生じた。そこで、金属層１８ｂの厚さを変えたサンプルＡおよびＢについて端子１８に加わる応力をシミュレーションした。

【0044】

シミュレーションは熱応力解析シミュレーションとして３次元の有限要素法を用いた。シミュレーション条件は以下である。
支持基板１０ａ：厚さが７５μｍ、大きさが１．２ｍｍ×１．０ｍｍのサファイア基板
圧電基板１０ｂ：厚さが２μｍの４５°回転ＹカットＸ伝搬タンタル酸リチウム基板
枠体２０：厚さが１５μｍおよび幅が１００μｍの銅層
リッド２２：厚さが３０μｍのコバール板
枠体２０とリッド２２および支持基板１０ａの側面との距離：７．５μｍ
枠体２０と圧電基板１０ｂの側面との距離：１０μｍ
実装基板６０：厚さが５００μｍのＦＲ４基板
半田６４：厚さが１０μｍの錫銀銅半田層
金属層１８ａ：厚さＴ１が０．１μｍのチタン層
金属層１８ｂ：厚さＴ２を変えた銅層
金属層１８ｃ：厚さＴ３が５μｍのニッケル層
金属層１８ｄ：厚さＴ４が０．３μｍの金層

【0045】

端子１８の配置は図１（ｃ）の配置とし、＋Ｘおよび－Ｘ側の６個の端子の大きさを２６０μｍ×１６０μｍ、中央の２個の端子の大きさを２６０μｍ×２８０μｍとした。

【0046】

表１は、シミュレーションに用いた各材料の線膨張係数、ヤング率およびポアソン比を示す表である。表１において、ＦＲ４およびＬＴ（タンタル酸リチウム基板）の線膨張係数は方向性があるため、Ｘ、ＹおよびＺ方向の線膨張係数を示している。

【表1】

【0047】

シミュレーションでは、図７（ａ）において、枠体２０上にリッド２２を接合する工程を想定し、室温である２５℃から２８０℃に昇温し、２８０℃において枠体２０上にリッド２２を接合し、室温まで降温した。その後、図２のように実装基板６０に電子デバイス１００を接合することを想定し、室温から２１７℃に昇温し、２１７℃において端子１８を半田６４に接合し、室温まで降温した。

【0048】

図１（ｃ）における中央の２個の端子１８の中心線７０において端子１８と支持基板１０ａとの境界７２（図３（ａ）参照）におけるＺ方向の応力をシミュレーションした。支持基板１０ａの－Ｙ端を０とし＋Ｙ方向を位置Ｙとした。サンプルＡとＢについて金属層１８ｂの厚さＴ２を以下とした。
サンプルＡ（比較例に相当）：Ｔ２＝２．３μｍ
サンプルＢ（実施例１に相当）：Ｔ２＝２０．３μｍ

【0049】

図１１は、シミュレーションにおける位置Ｙに対する応力を示す図である。位置Ｙ１とＹ２の間およびＹ３とＹ４の間に端子１８が設けられている。位置Ｙ１およびＹ４は端子１８の外側の端に相当し、位置Ｙ２およびＹ３は端子１８の内側の端に相当する。正の応力は支持基板１０ａが端子１８から離れる方向の応力を示す。

【0050】

図１１に示すように、サンプルＡでは、位置Ｙ１からＹ４の応力が大きくなっている。特に位置Ｙ１とＹ４の応力が正に大きい。このような位置Ｙ１およびＹ４における支持基板１０ａと端子１８が剥がれる方向の応力により、端子１８が支持基板１０ａから剥がれたものと考えられる。サンプルＢでは、位置Ｙ１およびＹ４の応力が小さくなっている。このように、金属層１８ｂを厚くすることで、位置Ｙ１およびＹ４における端子１８の剥がれを抑制できる。

【0051】

図１２（ａ）および図１２（ｂ）は、電子デバイスの側面模式図である。図１２（ａ）に示すように、２８０℃において枠体２０上にリッド２２を接合し、室温に降温すると、主にリッド２２と支持基板１０ａとの線膨張係数の差に起因し、支持基板１０ａが反る。シミュレーションでは、支持基板１０ａの線膨張係数はリッド２２の線膨張係数より大きい。このため、支持基板１０ａは中央が上に突出するように反る。

【0052】

図１２（ｂ）に示すように、この状態で実装基板６０上の半田６４に端子１８の下面を接触させ、２１７℃に昇温する。端子１８を半田６４に接合させ、室温に降温する。シミュレーションでは、実装基板６０の線膨張係数は支持基板１０ａの線膨張係数より大きい。このため、実装基板６０と支持基板１０ａは図１２（ａ）に比べ大きく反る。これにより、位置Ｙ１およびＹ４に大きな応力が加わり、端子１８が支持基板１０ａから剥がれると考えられる。

【0053】

実装基板６０、支持基板１０ａおよびリッド２２の順に線膨張係数が大きくなる。このため、２１７℃から室温に降温すると、実装基板６０と支持基板１０ａとを接続する端子１８に応力が加わる。特に、端子１８の端である位置Ｙ１～Ｙ４に応力が集中すると考えられる。さらに、図１２（ａ）のように、電子デバイス１００が反った状態で実装基板６０に実装しようとすると、特に位置Ｙ１およびＹ４に応力が集中すると考えられる。

【0054】

このように、基板１０上に設けられた弾性波素子１２（素子）を基板１０との間の空隙２４に封止するリッド２２（封止部）を設けた電子デバイス１００の端子１８を、実装基板６０に接合すると、端子１８の端に応力が集中してしまう。これにより、端子１８が剥がれやすくなる。

【0055】

実施例１によれば、端子１８は、基板１０の下側（素子とは反対側）に設けられた金属層１８ｃ（第１金属層）と、金属層１８ｃと基板１０との間に設けられた金属層１８ｂ（第２金属層）と、を有する。金属層１８ｂのヤング率は金属層１８ｃのヤング率より小さい。これにより、金属層１８ｂは応力を緩和する緩和層として機能できる。サンプルＡのように、金属層１８ｂが薄いと十分に応力を緩和できない。そこで、金属層１８ｂの厚さＴ２は端子１８の厚さＴ０の１／２以上とする。これにより、端子１８の端に加わる応力を緩和できる。

【0056】

金属層１８ｂのヤング率は金属層１８ｃのヤング率の３／４以下が好ましく、２／３以下がより好ましい。金属層１８ｂの厚さＴ２は端子１８の厚さＴ０の３／５以上が好ましく、４／５以上がより好ましい。端子１８を厚くしすぎない観点からＴ２はＴ０の９／１０以下が好ましい。金属層１８ｂの厚さＴ２は１０μｍ以上が好ましく、１５μｍ以上がより好ましい。

【0057】

金属層１８ｃはバリアとして機能するため、ニッケル、チタンおよびクロムの少なくとも１つの元素を主成分とすることが好ましい。金属層１８ｂは、金属層１８ｃより抵抗率が小さくかつヤング率が低い観点から銅、金、銀またはアルミニウムの少なくとも１つの元素を主成分とすることが好ましい。ニッケル、チタンおよびクロムのヤング率はそれぞれ２０７ＧＰａ、１１６ＧＰａ、２７９Ｐａであり、銅、金、銀およびアルミニウムのヤング率はそれぞれ１１０ＧＰａ、７８ＧＰａ、８３ＧＰａおよび７０ＧＰａである。なお、主成分とは、金属層がある元素を実施例１の効果を奏する程度に含む意味であり、例えば金属層がある元素を５０原子％以上または８０原子％以上含むことである。

【0058】

リッド２２の線膨張係数は基板１０（主に支持基板１０ａ）の線膨張係数より小さい。このとき、リッド２２を形成すると、図１２（ａ）のように基板１０が反りやすい。よって、端子１８の端に応力が集中しやすい。そこで、金属層１８ｂの厚さＴ２を端子１８の厚さＴ０の１／２以上とすることが好ましい。これにより、端子１８の端への応力集中を抑制できる。リッド２２の線膨張係数は支持基板１０ａの線膨張係数の４／５以下が好ましい。

【0059】

図２のように、リッド２２の線膨張係数は基板１０の線膨張係数より小さく、実装基板６０の線膨張係数は基板１０の線膨張係数より大きい。このとき、実装基板６０上に端子１８を半田６４により接合すると、図１２（ｂ）のように端子１８の外側の端（位置Ｙ１およびＹ４）に応力が集中しやすい。そこで、厚さＴ２を厚さＴ０の１／２以上とすることが好ましい。これにより、端子１８の端（位置Ｙ１およびＹ４）への応力集中を抑制できる。実装基板６０の線膨張係数は支持基板１０ａの線膨張係数の６／５以上が好ましい。

【0060】

図３（ｂ）のように、金属層１８ｂおよび１８ｃの積層方向からみて金属層１８ｃは金属層１８ｂより大きく、金属層１８ｂと重なる。このように、半田６４が接合される金属層１８ｃより金属層１８ｂを細くする。これにより、金属層１８ｂは応力をより緩和する。応力緩和の観点から金属層１８ｂの幅Ｗ２は金属層１８ｃの幅Ｗ３の８０％以上かつ９９％以下が好ましい。図４（ａ）および図４（ｂ）のように、金属層１８ｂはテーパを有する。これにより、金属層１８ｂは応力をより緩和する。

【0061】

［実施例１の変形例1］
図１３（ａ）は、実施例１の変形例１に係る電子デバイスの断面図、図１３（ｂ）は弾性波素子の断面図である。図１３（ａ）に示すように、基板１０には圧電基板は設けられていない。基板１０は、例えばサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板である。基板１０上に弾性波素子１２が設けられている。

【0062】

図１３（ｂ）に示すように、基板１０上に圧電層４６が設けられている。圧電層４６を挟むように下部電極４４および上部電極４８が設けられている。下部電極４４と基板１０との間に空隙４５が形成されている。圧電層４６の少なくとも一部を挟み下部電極４４と上部電極４８とが対向する領域が共振領域４７である。共振領域４７において、下部電極４４および上部電極４８は圧電層４６内に、厚み縦振動モードの弾性波を励振する。下部電極４４および上部電極４８は例えばルテニウム膜等の金属膜である。圧電層４６は例えば窒化アルミニウム膜である。空隙４５の代わりに弾性波を反射する音響反射膜が設けられていてもよい。

【0063】

実施例１の変形例１のように、弾性波素子１２は圧電薄膜共振器でもよい。その他の構成は実施例１と同じであり説明を省略する。

【0064】

［実施例１の変形例２］
図１４（ａ）は、実施例１の変形例２に係る電子デバイスの断面図である。図１４（ａ）に示すように、基板１０は支持基板１０ａと圧電基板１０ｂとの間に中間層１０ｃおよび１０ｄを有する。中間層１０ｃは例えば酸化アルミニウム膜であり、中間層１０ｄは例えば酸化シリコン膜である。実施例１の変形例２のように、圧電基板１０ｂは支持基板１０ａに間接的に接合されていてもよい。その他の構成は実施例１と同じであり説明を省略する。

【0065】

実施例１およびその変形例２のように、基板１０は、支持基板１０ａと支持基板１０ａ上に設けられた圧電基板１０ｂ（圧電層）とを備え、図５のように、弾性波素子１２は圧電基板１０ｂ上に設けられた櫛型電極４０ａでもよい。

【0066】

実施例１の変形例１のように、弾性波素子１２は、基板１０上に設けられた圧電層４６と、圧電層４６を積層方向に挟む下部電極４４および上部電極４８（一対の電極）とを備える圧電薄膜共振器でもよい。

【0067】

基板１０は、厚さが基板１０の厚さの４／５以上であるサファイア基板、アルミナ基板、スピネル基板、石英基板、水晶基板またはシリコン基板を含む。これらの基板の線膨張係数が一般的に用いられる実装基板６０の線膨張係数より小さく、硬い。このため、端子１８の端に応力が集中しやすくなる。よって、端子１８の金属層１８ｂを厚くすることが好ましい。

【0068】

［実施例１の変形例３］
図１４（ｂ）は、実施例１の変形例３に係る電子デバイスの断面図である。図１４（ｂ）に示すように、基板１０は圧電基板であり例えば単結晶タンタル酸リチウム基板または単結晶ニオブ酸リチウム基板である。基板１０上に封止樹脂２２ａが設けられている。封止樹脂２２ａは弾性波素子１２上に空隙２４を有する。封止樹脂２２ａは例えばエポキシ樹脂等の熱硬化性樹脂である。封止樹脂２２ａを貫通するビア配線２８が設けられている。封止樹脂２２ａ上に端子２９が設けられている。ビア配線２８は配線１４と端子２９とを電気的に接続する。端子１８は弾性波素子１２とは電気的に接続されていない。端子１８は実装基板６０に電子デバイス１００を機械的に接合させる端子である。実装基板６０と端子２９とを例えばボンディングワイヤを用い接続することで、外部と弾性波素子１２とを電気的に接続できる。

【0069】

実施例１の変形例３のように、基板１０は圧電基板でもよい。端子１８は弾性波素子１２と電気的に接続されていなくてもよい。封止部は樹脂でもよい。

【0070】

［実施例１の変形例４］
図１５（ａ）は、実施例１の変形例４に係る電子デバイスの断面図である。図１５（ａ）に示すように、基板１０上に基板３０が搭載されている。基板３０の下面に弾性波素子３１および配線３２が設けられている。弾性波素子３１は例えば図１３（ｂ）に示した圧電薄膜共振器である。弾性波素子３１は弾性表面波共振器でもよい。バンプ３５は配線１４および３２と接合し電気的に接続する。バンプ３５は例えば金バンプ、半田バンプまたは銅バンプ等の金属バンプである。

【0071】

圧電基板１０ｂの開口１１に環状金属層３３が設けられている。基板３０を囲むように、封止部３４が設けられている。封止部３４は例えば半田等の金属層または樹脂等の絶縁層である。封止部３４は環状金属層３３に接合されている。基板３０および封止部３４上にリッド２２が設けられている。リッド２２は、例えばコバール等の金属板または絶縁板である。封止部３４およびリッド２２により弾性波素子１２および３１が空隙２４に封止される。リッド２２、封止部３４および環状金属層３３を囲むように保護膜３６が設けられている。保護膜３６は例えばニッケル膜等の金属膜または絶縁膜である。

【0072】

実施例１の変形例４のように、基板１０上に基板３０が搭載され、基板３０上にリッド２２が設けられていてもよい。この場合、支持基板１０ａの線膨張係数がリッド２２の線膨張係数より大きいとき、封止部３４を形成した後に電子デバイスは中央が上方に突出するように反る。よって、端子１８の金属層１８ｂを厚くすることが好ましい。その他の構成は実施例１と同じであり説明を省略する。

【0073】

［実施例１の変形例５］
図１５（ｂ）は、実施例１の変形例５に係る電子デバイスの断面図である。図１５（ｂ）に示すように、基板１０には圧電基板１０ｂは設けられておらず弾性波素子１２が設けられていない。実施例１の変形例５のように、基板１０の上面に弾性波素子１２は設けられておらず、基板１０上に空隙２４を介し弾性波素子３１が設けられていてもよい。その他の構成は実施例１の変形例４と同じであり説明を省略する。

【0074】

実施例１およびその変形例では、素子として、弾性波素子１２および３１を例に説明したが、素子は、インダクタまたはキャパシタ等の受動素子、トランジスタを含む能動素子、またはＭＥＭＳ（Micro Electro Mechanical Systems）素子等でもよい。

【実施例2】

【0075】

実施例２は、フィルタおよびデュプレクサの例である。図１６（ａ）は、実施例２に係るフィルタの回路図である。図１６（ａ）に示すように、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に、１または複数の直列共振器Ｓ１からＳ４が直列に接続されている。入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に、１または複数の並列共振器Ｐ１からＰ３が並列に接続されている。直列共振器Ｓ１からＳ４および並列共振器Ｐ１からＰ３の少なくとも１つは実施例１およびその変形例の弾性波素子１２でもよい。また、実施例１およびその変形例の基板１０の上面にフィルタを形成してもよい。直列共振器および並列共振器の個数等は適宜設定できる。フィルタとしてラダー型フィルタを例に説明したが、フィルタは多重モード型フィルタでもよい。

【0076】

図１６（ｂ）は、実施例２の変形例１に係るデュプレクサの回路図である。図１６（ｂ）に示すように、共通端子Ａｎｔと送信端子Ｔｘとの間に送信フィルタ７４が接続されている。共通端子Ａｎｔと受信端子Ｒｘとの間に受信フィルタ７６が接続されている。送信フィルタ７４は、送信端子Ｔｘから入力された高周波信号のうち送信帯域の信号を送信信号として共通端子Ａｎｔに通過させ、他の周波数の信号を抑圧する。受信フィルタ７６は、共通端子Ａｎｔから入力された高周波信号のうち受信帯域の信号を受信信号として受信端子Ｒｘに通過させ、他の周波数の信号を抑圧する。送信フィルタ７４および受信フィルタ７６の少なくとも一方を実施例２のフィルタとすることができる。

【0077】

マルチプレクサとしてデュプレクサを例に説明したがトリプレクサまたはクワッドプレクサでもよい。

【0078】

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0079】

１０、３０ 基板
１０ａ 支持基板
１０ｂ 圧電基板
１２、３１ 弾性波素子
１４、３２ 配線
１６ ビア配線
１８ 端子
１８ａ－１８ｅ 金属層
２０ 枠体
２２ リッド
２４ 空隙
４０ａ 櫛型電極
４４ 下部電極
４６ 圧電層
４８ 上部電極
６０ 実装基板
６４ 半田
７４ 送信フィルタ
７６ 受信フィルタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】