IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 太陽誘電株式会社の特許一覧

<>
  • 特許-積層セラミック電子部品の製造方法 図1
  • 特許-積層セラミック電子部品の製造方法 図2
  • 特許-積層セラミック電子部品の製造方法 図3
  • 特許-積層セラミック電子部品の製造方法 図4
  • 特許-積層セラミック電子部品の製造方法 図5
  • 特許-積層セラミック電子部品の製造方法 図6
  • 特許-積層セラミック電子部品の製造方法 図7
  • 特許-積層セラミック電子部品の製造方法 図8
  • 特許-積層セラミック電子部品の製造方法 図9
  • 特許-積層セラミック電子部品の製造方法 図10
  • 特許-積層セラミック電子部品の製造方法 図11
  • 特許-積層セラミック電子部品の製造方法 図12
  • 特許-積層セラミック電子部品の製造方法 図13
  • 特許-積層セラミック電子部品の製造方法 図14
  • 特許-積層セラミック電子部品の製造方法 図15
  • 特許-積層セラミック電子部品の製造方法 図16
  • 特許-積層セラミック電子部品の製造方法 図17
  • 特許-積層セラミック電子部品の製造方法 図18
  • 特許-積層セラミック電子部品の製造方法 図19
  • 特許-積層セラミック電子部品の製造方法 図20
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-19
(45)【発行日】2023-12-27
(54)【発明の名称】積層セラミック電子部品の製造方法
(51)【国際特許分類】
   H01G 4/30 20060101AFI20231220BHJP
【FI】
H01G4/30 311Z
H01G4/30 201N
H01G4/30 517
【請求項の数】 4
(21)【出願番号】P 2019178466
(22)【出願日】2019-09-30
(65)【公開番号】P2021057438
(43)【公開日】2021-04-08
【審査請求日】2022-08-30
(73)【特許権者】
【識別番号】000204284
【氏名又は名称】太陽誘電株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】加藤 靖也
(72)【発明者】
【氏名】倉林 宣彰
(72)【発明者】
【氏名】木暮 利光
(72)【発明者】
【氏名】小林 譲二
【審査官】小林 大介
(56)【参考文献】
【文献】特開2017-120880(JP,A)
【文献】特開平03-112102(JP,A)
【文献】特開2002-066772(JP,A)
【文献】特開昭61-292950(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01G 4/30
H01C 17/22-17/242
(57)【特許請求の範囲】
【請求項1】
第1軸方向に積層された複数のセラミック層と、前記複数のセラミック層の間に位置する複数の内部電極と、前記第1軸と直交する第2軸方向に対向し、前記複数の内部電極が露出する第1及び第2側面と、を有し、前記第2側面を保持する粘着シート上に配列された複数の積層体を用意し、
前記複数の積層体の前記第1側面に沿った気流を発生させた状態で、前記複数の積層体の前記第1側面に対してパルスレーザを走査させながら照射するレーザ処理を行い、
前記レーザ処理を行った前記複数の積層体の前記第1側面にサイドマージン部を形成し、
前記レーザ処理では、配列領域に配列された前記複数の積層体のうち、前記気流に対して最も上流側に配置された積層体に前記第2軸方向に対向する位置又は前記気流に対して最も上流側に配置された前記積層体よりも前記気流の上流側から前記複数の積層体の前記第1側面に向かって前記パルスレーザを照射する
積層セラミック電子部品の製造方法。
【請求項2】
請求項1に記載の積層セラミック電子部品の製造方法であって、
前記レーザ処理では、前記気流の上流から下流に向けて前記パルスレーザを走査させる
積層セラミック電子部品の製造方法。
【請求項3】
請求項2に記載の積層セラミック電子部品の製造方法であって、
前記レーザ処理では、前記複数の積層体の短辺に沿った方向に前記気流を発生させる
積層セラミック電子部品の製造方法。
【請求項4】
請求項1から3のいずれか1項に記載の積層セラミック電子部品の製造方法であって、
前記パルスレーザのパルス幅は、ナノ秒領域、ピコ秒領域、又はフェムト秒領域である
積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、サイドマージン部を後付けする積層セラミック電子部品の製造方法に関する。
【背景技術】
【0002】
積層セラミックコンデンサの製造過程においてサイドマージン部を後付けする技術が知られている(例えば、特許文献1参照)。この技術は、薄いサイドマージン部によっても内部電極が露出した積層体の側面を確実に保護することができるため、積層セラミックコンデンサの小型化及び大容量化に有利である。
【0003】
一例として、特許文献1に記載の積層セラミックコンデンサの製造方法では、内部電極が印刷されたセラミックシートを積層した積層シートを切断し、内部電極が露出した切断面を側面とする複数の積層体を作製する。そして、積層体の側面でセラミックシートを打ち抜くことにより、積層体の側面にサイドマージン部を形成する。
【0004】
また、特許文献1には、サイドマージン部を形成する前の複数の積層体の側面に対して、表層を除去するためのレーザ処理を行う手法が開示されている。この手法では、セラミックシートの切断時に発生する積層体の側面の傷や付着物などが除去され、積層体の側面における内部電極のショートを解消することができる。
【先行技術文献】
【特許文献】
【0005】
【文献】特開2017-120880号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
サイドマージン部を形成する前の積層体の側面に対するレーザ処理には、積層体の側面における平滑性を維持しつつ、傷や付着物などをより確実に除去するために、処理条件の更なる改善の余地がある。また、多数の積層体に対する連続的なレーザ処理をより均一に行うことが可能な技術が求められる。
【0007】
以上のような事情に鑑み、本発明の目的は、サイドマージン部を形成する前の積層体の側面に対するレーザ処理を良好に行うことが可能な技術を提供することにある。
【課題を解決するための手段】
【0008】
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法では、第1軸方向に積層された複数のセラミック層と、上記複数のセラミック層の間に位置する複数の内部電極と、上記第1軸と直交する第2軸方向に対向し、上記複数の内部電極が露出する第1及び第2側面と、を有し、上記第2側面を保持する粘着シート上に配列された複数の積層体が用意される。
上記複数の積層体の上記第1側面に沿った気流を発生させた状態で、上記複数の積層体の上記第1側面に対してパルスレーザを走査させながら照射するレーザ処理が行われる。
上記レーザ処理を行った上記複数の積層体の上記第1側面にサイドマージン部が形成される。
この構成では、レーザ処理の際に、複数の積層体の第1側面から発生するヒュームを気流によって除去することができるため、レーザがヒュームによって遮られにくくなる。これにより、複数の積層体の第1側面に対するレーザ処理を良好に行うことができる。
【0009】
上記レーザ処理では、上記気流の上流から下流に向けて上記パルスレーザを走査させてもよい。
上記の構成では、レーザの照射によって積層体の第1側面で発生したデブリなどの異物が気流の下流側に落下しやすい。したがって、この異物は、気流の下流側に位置する積層体の第1側面に付着することがある。これに対し、この構成では、気流の下流側に位置する積層体ほど後にレーザの照射を行うことにより、積層体の第1側面に付着した異物をより確実に除去することができる。
【0010】
上記レーザ処理では、上記複数の積層体の短辺に沿った方向に上記気流を発生させてもよい。
この構成では、気流に沿った方向に複数の積層体の隙間を多く配置することができる。これにより、レーザの照射によって積層体の第1側面で発生した異物が複数の積層体の隙間に落下しやすくなるため、積層体の第1側面への異物の付着を抑制することができる。
【0011】
上記レーザ処理では、上記複数の積層体が配列された領域の中央部に上記第2軸方向に対向する位置よりも上記気流の上流側から上記パルスレーザを照射してもよい。
この構成では、気流に乗って下流側へ流されるヒュームがレーザの光路に入り込みにくくなる。
【0012】
上記パルスレーザのパルス幅は、ナノ秒領域、ピコ秒領域、又はフェムト秒領域であってもよい。
この構成では、積層体の側面に対するレーザ処理をより良好に行うことが可能となる。
【発明の効果】
【0013】
サイドマージン部を形成する前の積層体の側面に対するレーザ処理を良好に行うことが可能な技術を提供することができる。
【図面の簡単な説明】
【0014】
図1】本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。
図2】上記積層セラミックコンデンサのA-A'線に沿った断面図である。
図3】上記積層セラミックコンデンサのB-B'線に沿った断面図である。
図4】上記積層セラミックコンデンサの製造方法を示すフローチャートである。
図5】上記製造方法のステップS01で準備される積層シートの平面図である。
図6】上記製造方法のステップS02を示す積層シートの斜視図である。
図7】上記製造方法のステップS03を示す積層シートの平面図である。
図8】上記製造方法のステップS03を示す積層シートの断面図である。
図9】上記製造方法のステップS03の後の積層体の側面を例示する平面図である。
図10】上記製造方法のステップS04を示す積層体の断面図である。
図11】上記製造方法のステップS05を示す積層体の断面図である。
図12】上記製造方法のステップS07の後の未焼成のセラミック素体の斜視図である。
図13】上記製造方法のステップS04,S06で用いるレーザ処理装置の斜視図である。
図14】上記レーザ処理装置の平面図である。
図15】上記レーザ処理装置の平面図である。
図16】上記レーザ処理装置の平面図である。
図17】上記レーザ処理装置の側面図である。
図18】上記レーザ処理装置の側面図である。
図19】上記レーザ処理装置の側面図である。
図20】上記レーザ処理装置の変形例を示す側面図である。
【発明を実施するための形態】
【0015】
<積層セラミックコンデンサ10>
以下、図面を参照しながら、本発明の一実施形態に係る積層セラミックコンデンサ10について説明する。なお、図1~12には、相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は、図1~12について共通であり、積層セラミックコンデンサ10に対して固定された固定座標系を規定する。
【0016】
[積層セラミックコンデンサ10の構成]
図1~3は、本実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA-A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB-B'線に沿った断面図である。
【0017】
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、X軸と直交する第1及び第2端面と、Y軸と直交する第1及び第2側面と、Z軸と直交する第1及び第2主面と、を有する6面体として構成される。
【0018】
各外部電極14,15は、セラミック素体11の両端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の各端面から主面及び側面に延出している。これにより、外部電極14,15では、X-Z平面に平行な断面、及びX-Y平面に平行な断面がいずれもU字状となっている。
【0019】
なお、外部電極14,15の形状は、図1に示すものに限定されない。例えば、外部電極14,15は、セラミック素体11の両端面から一方の主面のみに延び、X-Z平面に平行な断面がL字状となっていてもよい。また、外部電極14,15は、いずれの主面及び側面にも延出していなくてもよい。
【0020】
外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
【0021】
セラミック素体11は、誘電体セラミックスで形成され、積層体16と、サイドマージン部17と、を有する。積層体16は、Y軸と直交し、Y軸方向に対向する第1及び第2側面P,Qを有する。また、積層体16は、X軸と直交し、X軸方向に対向する第1及び第2端面と、Z軸と直交し、Z軸方向に対向する第1及び第2主面と、を有する。
【0022】
積層体16は、X-Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。積層体16は、容量形成部18と、カバー部19と、を有する。カバー部19は、容量形成部18をZ軸方向上下から被覆し、積層体16の第1及び第2主面を構成している。
【0023】
容量形成部18は、複数のセラミック層の間に配置され、X-Y平面に沿って延びるシート状の複数の第1及び第2内部電極12,13を有する。内部電極12,13は、Z軸方向に沿って交互に配置されている。つまり、内部電極12,13は、セラミック層を挟んでZ軸方向に対向している。
【0024】
第1内部電極12は、第1外部電極14に覆われた端面に引き出されている。一方、第2内部電極13は第2外部電極15に覆われた端面に引き出されている。これにより、第1内部電極12は第1外部電極14のみに接続され、第2内部電極13は第2外部電極15のみに接続されている。
【0025】
内部電極12,13は、容量形成部18のY軸方向の全幅にわたって形成され、積層体16の側面P,Qにそれぞれ露出している。サイドマージン部17は、積層体16の側面P,Qをそれぞれ覆っている。これにより、積層体16の両側面P,Qにおける内部電極12,13間の絶縁性を確保することができる。
【0026】
このような構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
【0027】
セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
【0028】
なお、セラミック層は、チタン酸ストロンチウム(SrTiO)、チタン酸カルシウム(CaTiO)、チタン酸マグネシウム(MgTiO)、ジルコン酸カルシウム(CaZrO)、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)、ジルコン酸バリウム(BaZrO)、酸化チタン(TiO)などの組成系で構成してもよい。
【0029】
内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
【0030】
[積層セラミックコンデンサ10の製造方法]
図4は、本実施形態に係る積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5~12は、積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5~12を適宜参照しながら説明する。
【0031】
(ステップS01:セラミックシート準備)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を準備する。セラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。
【0032】
セラミックシート101,102,103は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート101,102の厚みは、焼成後の容量形成部18におけるセラミック層の厚みに応じて調整される。第3セラミックシート103の厚みは適宜調整可能である。
【0033】
図5は、セラミックシート101,102,103の平面図である。この段階では、セラミックシート101,102,103が、個片化されていない大判のシートとして構成される。図5には、各積層セラミックコンデンサ10ごとに個片化する際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。
【0034】
図5に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。なお、カバー部19に対応する第3セラミックシート103には内部電極が形成されていない。
【0035】
内部電極112,113は、任意の導電性ペーストをセラミックシート101,102に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。
【0036】
内部電極112,113には、切断線Lyに沿ったX軸方向の隙間が、切断線Ly1本置きに形成されている。第1内部電極112の隙間と第2内部電極113の隙間とはX軸方向に互い違いに配置されている。つまり、第1内部電極112の隙間を通る切断線Lyと第2内部電極113の隙間を通る切断線Lyとが交互に並んでいる。
【0037】
(ステップS02:積層)
ステップS02では、ステップS01で準備したセラミックシート101,102,103を、図6に示すように積層することにより積層シート104を作製する。積層シート104では、容量形成部18に対応する第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層されている。
【0038】
また、積層シート104では、交互に積層されたセラミックシート101,102のZ軸方向上下面にカバー部19に対応する第3セラミックシート103が積層される。なお、図6に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
【0039】
積層シート104は、セラミックシート101,102,103を圧着することにより一体化される。セラミックシート101,102,103の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、積層シート104を高密度化することが可能である。
【0040】
(ステップS03:切断)
ステップS03では、ステップS02で得られた積層シート104を、切断線Lx,Lyに沿って切断することにより、未焼成の積層体116を作製する。積層体116は、焼成後の積層体16に対応する。積層シート104の切断には、例えば、押し切り刃や回転刃などを用いることができる。
【0041】
図7,8は、ステップS03の一例を説明するための模式図である。図7は、積層シート104の平面図である。図8は、積層シート104のY-Z平面に沿った断面図である。積層シート104は、例えば発泡剥離シートなどの粘着性のカットシートCによって保持された状態で、切断線Lx,Lyに沿って押し切り刃BLで切断される。
【0042】
まず、図8(A)に示すように、押し切り刃BLを積層シート104のZ軸方向上方に、先端をZ軸方向下方の積層シート104に向けて配置する。次に、図8(B)に示すように、押し切り刃BLをZ軸方向下方に、カットシートCに到達するまで移動させ、積層シート104を貫通させる。
【0043】
そして、図8(C)に示すように、押し切り刃BLをZ軸方向上方に向けて移動させることにより、積層シート104から引き抜く。これにより、積層シート104がX軸及びY軸方向に切り分けられ、Y軸方向に内部電極112,113が露出する第1及び第2側面P,Qを有する積層体116が形成される。
【0044】
ステップS03では、積層シート104が切断されて複数の積層体116に切り分けられる過程で、各積層体116の側面P,Qにおいて内部電極112,113のショートが発生する場合がある。図9は、ステップS03の直後の積層体116の側面P,Qを例示する拡大平面図である。
【0045】
図9(A)に示す側面P,Qには、押し切り刃BLとの間での異物の挟み込みなどによって、傷Hが形成されている。傷Hが形成される過程において、押し切り刃BLによって内部電極112,113が傷Hに沿って引き摺られると、内部電極112,113のショートの原因となる展延部R1が形成される。
【0046】
図9(B)に示す側面P,Qには、押し切り刃BLによって内部電極112,113が側面P,Qに沿って引き摺られて展延部R2が形成されている。この場合、展延部R2が内部電極112,113の一方から他方に到達すると、内部電極112,113が展延部R2を介して接続されてショートする。
【0047】
図9(C)に示す側面P,Qには、異物R3が付着している。異物R3としては、内部電極112,113や押し切り刃BLなどから生じた導電性を有するものが想定される。このような異物R3が内部電極112,113の双方にわたって付着すると、内部電極112,113が異物R3を介して接続されてショートする。
【0048】
本実施形態では、ステップS05,S07において積層体116の側面P,Qにサイドマージン部117を形成する前に、ステップS04,S06において上記のような展延部R1,R2や異物R3などを除去するためのレーザ処理を行う。これにより、積層体116の側面P,Qにおける内部電極112,113のショートを解消させることができる。
【0049】
(ステップS04:レーザ処理1)
ステップS04では、ステップS03で得られた複数の積層体116の第1側面Pに対してレーザ処理を行う。ステップS04では、まず、複数の積層体116の側面P,Qの向きを変更する。複数の積層体116の側面P,Qの向きを変更する方法としては、例えば、転動法などの公知の方法を用いることができる。
【0050】
転動法では、まず、図8(C)に示す状態の積層体116をカットシートCから粘着シートTに貼り変え、粘着シートTを伸長させることにより、積層体116のY軸方向の間隔を広げる。そして、複数の積層体116を、粘着シートT上においてY軸方向に90°転動させる。
【0051】
これにより、図10に示すように、複数の積層体116ではいずれも、第2側面Qが粘着シートTによって保持され、第1側面Pが上方を向く。この状態で、積層体116の第1側面Pに対してレーザ処理を行う。ステップS04における積層体116の第1側面Pに対するレーザ処理の詳細については後述する。
【0052】
(ステップS05:サイドマージン部形成1)
ステップS05では、ステップS04でレーザ処理された積層体116の第1側面Pに、未焼成のサイドマージン部117を形成する。サイドマージン部117は、例えば、セラミックシート117sを用いた打ち抜き法によって形成することができる。セラミックシート117sは、未焼成の誘電体グリーンシートとして構成される。
【0053】
図11は、打ち抜き法の過程を示す図である。まず、図11(A)に示すように、平板状の弾性体Dの上に、セラミックシート117sが配置される。積層体116は、第1側面Pをセラミックシート117sに対向させて配置される。そして、積層体116の第1側面Pをセラミックシート117sに押し当てる。
【0054】
このとき、セラミックシート117sには、積層体116の第1側面Pによって部分的に押し下げられることで、弾性体Dからせん断力が加わる。これにより、セラミックシート117sは、積層体116の第1側面Pの輪郭に沿って切断され、つまり積層体116の第1側面Pによって打ち抜かれる。
【0055】
そして、積層体116をセラミックシート117sから引き上げると、図11(B)に示すように、セラミックシート117sにおける第1側面Pに接触している部分が、弾性体Dから離れて積層体116側に残ってサイドマージン部117になる。これにより、第1側面Pにサイドマージン部117が形成された積層体116が得られる。
【0056】
なお、サイドマージン部117の形成方法は、打ち抜き法に限定されない。例えば、予め切断されたセラミックシート117sを積層体116の第1側面Pに貼り付けてもよい。更に、セラミックシート117sを用いずに、セラミックペーストを積層体116の第1側面Pに塗布することで、サイドマージン部117を形成してもよい。
【0057】
(ステップS06:レーザ処理2)
ステップS06では、複数の積層体116の第2側面Qに対してレーザ処理を行う。ステップS06では、図11(B)に示す第1側面Pにサイドマージン部117が形成された積層体116を別の粘着シートTに転写することで、ステップS04と同様の方法によって第2側面Qに対してレーザ処理を行うことができる。
【0058】
(ステップS07:サイドマージン部形成2)
ステップS07では、ステップS06でレーザ処理された積層体116の第2側面Qに、未焼成のサイドマージン部117を形成する。ステップS07における第2側面Qに対するサイドマージン部117の形成は、ステップS05における第1側面Pに対するサイドマージン部117の形成と同様に行うことができる。
【0059】
以上により、図12に示す未焼成のセラミック素体111が得られる。セラミック素体111では、積層体116の側面P,Qが、ステップS04,S06におけるレーザ処理によって内部電極112,113のショートが解消された状態で、サイドマージン部117によって覆われている。
【0060】
(ステップS08:焼成)
ステップS08では、ステップS07で得られた図12に示すセラミック素体111を焼成することにより、図1~3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。つまり、ステップS07によって、積層体116が積層体16になり、サイドマージン部117がサイドマージン部17になる。
【0061】
ステップS08における焼成温度は、セラミック素体111の焼結温度に基づいて決定することができる。例えば、チタン酸バリウム(BaTiO)系材料を用いる場合には、焼成温度は1000~1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
【0062】
(ステップS09:外部電極形成)
ステップS09では、ステップS08で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成することにより、図1~3に示す積層セラミックコンデンサ10を作製する。ステップS09における外部電極14,15の形成方法は、公知の方法から任意に選択可能である。
【0063】
以上により、積層セラミックコンデンサ10が完成する。この製造方法では、内部電極112,113が露出した積層体116の側面P,Qにサイドマージン部117が形成されるため、セラミック素体11における複数の内部電極12,13のY軸方向の端部の位置が、Y軸方向に0.5μm以内の範囲で揃う。
【0064】
<レーザ処理方法>
本実施形態に係る積層セラミックコンデンサ10の製造方法のステップS04,S06で行うレーザ処理の詳細について説明する。なお、図13~20には、相互に直交するx軸、y軸、及びz軸が示されている。x軸、y軸、及びz軸は、上記のX軸、Y軸、及びZ軸とは異なる座標系を規定し、図13~20について共通である。
【0065】
より詳細に、x軸、y軸、及びz軸は、実空間に対して固定された実空間座標系を規定する。つまり、x軸、y軸、及びz軸は、上記のX軸、Y軸、及びZ軸とは異なり、積層体116の姿勢によって変化しない。x軸及びy軸は水平方向に延び、つまりx-y平面が水平面となる。z軸は、鉛直方向上下に延びる。
【0066】
図13は、本実施形態に係るレーザ処理を実施可能なレーザ処理装置200の斜視図である。図13に示すレーザ処理装置200では、図10に示す粘着シートTがx-y平面に沿って配置され、粘着シートTのz軸方向上面に保持された積層体116がx軸及びy軸方向に沿って配列されている。
【0067】
レーザ処理装置200は、照射部201を有する。照射部201は、複数の積層体116が配列された配列領域Vのx軸及びy軸方向の中央部にz軸方向上方に対向して配置されている。照射部201は、YAGレーザ光源やファイバレーザ光源などのレーザ光源を有し、複数の積層体116に対してパルスレーザを照射可能に構成されている。
【0068】
照射部201に用いるレーザ光源の波長は、例えば、300nm~1200nmの範囲から適宜選択可能である。また、照射部201では、500nm~550nmの波長のグリーンレーザを発生させるレーザ光源を用いることにより、積層体116の側面P,Qに対するレーザ処理をより良好に行うことができる。
【0069】
また、照射部201では、積層体116の側面P,Qにおけるデブリなどの異物の発生を抑制するために、パルスレーザのパルス幅が短いことが好ましい。具体的に、照射部201によって照射するパルスレーザのパルス幅は、ナノ秒領域、ピコ秒領域、又はフェムト秒領域であることが好ましい。
【0070】
照射部201は、スキャンミラーを有し、スキャンミラーによってレーザの光路の向きを変更することでパルスレーザを走査させながら照射可能に構成されている。これにより、照射部201は、パルスレーザにおける各照射ごとにレーザを入射させる領域である照射領域Spを変更することができる。
【0071】
図14は、照射部201の動作を示すレーザ処理装置200の平面図である。なお、図14は、照射部201を省略して示している。図14には、照射部201による最初の照射によってレーザが入射する照射領域Spが点線で示され、粘着シートT上におけるパルスレーザの走査軌道が矢印で示されている。
【0072】
図14に示すように、照射部201によるパルスレーザの走査では、主走査方向をx軸方向とし、副走査方向をy軸方向とする。つまり、照射部201は、照射領域Spを、複数の積層体116の配列領域Vに対し、x軸方向の全幅にわたって往復移動させながら、y軸方向の右側から左側へ向けて進行させる。
【0073】
図15は、照射部201がパルスレーザを走査させながら照射することによってレーザが入射する全ての照射領域Spを示している。図15に示すように、複数の積層体116が配列された配列領域Vの全体にわたって照射領域Spが敷き詰められており、つまり全ての積層体116の側面P,Qにレーザが照射されている。
【0074】
照射部201は、照射領域Spをオーバーラップさせながら進行させることが好ましい。つまり、各照射領域Spは、その前後の照射でレーザが入射する照射領域Spと進行方向においてその一部が重なっていることが好ましい。これにより、積層体116の側面P,Qに対して隙間なくレーザ処理を行うことができる。
【0075】
照射部201における照射領域Spのオーバーラップ量は、例えば、照射領域Spの進行方向における寸法の15%~20%程度とすることができる。照射部201では、照射領域Spのオーバーラップ量をパルスレーザのパルス幅及び走査速度を調整することによって様々に変更可能である。
【0076】
また、レーザのスポット形状で規定される照射領域Spの形状は、x軸及びy軸に沿った4辺を有する矩形であることが好ましい。これにより、照射領域Spのオーバーラップ量を小さくしても、照射領域Spの間に隙間が形成されにくくなるため、効率的にレーザ処理を行うことができる。
【0077】
照射部201における矩形の照射領域Spのx軸及びy軸方向に沿った径はいずれも、10μm~1000μmの範囲内であることが好ましい。なお、矩形の照射領域Spでは、x軸及びy軸方向の寸法が同等であっても、相互に異なっていてもよい。また、矩形の照射領域Spの4隅は丸まった形状であってもよい。
【0078】
更に、照射領域Spにおけるレーザの出力分布は、トップハット型であることが好ましい。これにより、照射領域Spの全領域においてレーザの出力分布が均一となる。なお、照射領域Spにおけるレーザの出力分布は、トップハット型に限定されず、例えばガウシアン型であってもよい。
【0079】
本実施形態に係るレーザ処理装置200は、送風部202と、吸引部203と、を更に有する。送風部202には、気体を放出する送風口202aが設けられている。吸引部203には、気体を吸引する吸引口203aが設けられている。送風部202が放出する気体としては、例えば、空気や窒素ガスなどを用いることができる。
【0080】
送風部202及び吸引部203は、送風口202aと吸引口203aとが複数の積層体116を挟んでy軸方向に対向するように配置されている。送風口202a及び吸引口203aは、x軸方向に延びる細長い形状を有し、複数の積層体116の配列領域Vに対してx軸方向の全幅にわたって対向する。
【0081】
送風部202及び吸引部203は、図16に点線のブロック矢印で示す気流Wを発生させるための気流発生機構を構成する。つまり、レーザ処理装置200は、送風部202の送風口202aから空気を放出し、吸引部203の吸引口203aから空気を吸引する動作によって、送風部202と吸引部203との間に気流Wを発生させることができる。
【0082】
レーザ処理装置200は、送風部202及び吸引部203を駆動させることにより、図16に示すように、複数の積層体116の配列領域Vの全体にわたって、側面P,Qに沿ったy軸方向右向きの気流Wを発生させることができる。気流Wの風圧は、例えば、0.1MPa~0.5MPaの範囲内とすることができる。
【0083】
図17は、送風部202及び吸引部203を駆動させずに、照射部201が積層体116の側面P,Qにレーザを照射している状態を示すレーザ処理装置200の側面図である。照射部201が積層体116の側面P,Qにレーザを照射すると、主に内部電極112,113が蒸発することで金属蒸気であるヒュームFが発生する。
【0084】
レーザ処理装置200では、照射部201が照射するレーザの光路がヒュームFによって遮られると、積層体116の側面P,Qに照射されるレーザの強度が不充分となることがある。したがって、レーザ処理装置200では、ヒュームFの影響を受けることで、積層体116の側面P,Qに対するレーザ処理にムラが発生する。
【0085】
この点、一般的なレーザ加工であれば、レーザの出力を充分に高くすることによって、ヒュームFの影響をほぼ無視することができる。しかし、本実施形態に係るレーザ処理では、積層体116の側面P,Qの表層の除去量を小さく留める必要があるため、ヒュームFの影響を無視できるほどレーザの出力を高くすることができない。
【0086】
図18は、送風部202及び吸引部203を駆動させることで気流Wを生成しながら、照射部201が積層体116の側面P,Qにレーザを照射している状態を示している。積層体116の側面P,Qで発生したヒュームFは、気流Wに乗って下流側へ流され、やがて吸引部203によって吸引される。
【0087】
このように、レーザ処理装置200では、気流Wによって積層体116の側面P,Q上からヒュームFが除去されるため、照射部201が照射するレーザの光路がヒュームFによって遮られにくくなる。これにより、レーザ処理装置200では、積層体116の側面P,Qに対して良好にレーザ処理を行うことが可能となる。
【0088】
なお、照射部201が複数の積層体116の配列領域Vの中央部に対向して配置される構成では、照射部201よりも気流の上流側に位置する積層体116が存在する。気流Wの上流側に位置する積層体116では、照射部201によって気流Wの下流側から側面P,Qへのレーザの照射を受けることとなる。
【0089】
このため、気流Wの上流側に位置する積層体116では、図19に示すように、側面P,Qで発生するヒュームFが、気流Wに乗って下流側に流されても、照射部201によって気流Wの下流側から照射されるレーザの光路上に滞留しやすくなる。これにより、複数の積層体116において、上流側と下流側とでレーザ処理のムラが発生する。
【0090】
これに対し、レーザ処理装置200では、図20に示すように、複数の積層体116の配列領域Vの中央部に対向する位置よりも気流Wの上流側に照射部201を配置することができる。これにより、上流側に位置する積層体116の側面P,Qで発生するヒュームFも、照射部201によって照射されるレーザの光路から速やかに外れるようになる。
【0091】
なお、図19に示す構成においても、例えば、レーザを照射した複数の積層体116に対し、粘着シートTをx-y平面に沿って180°反転させることで上流側と下流側とを入れ替えた状態で更にレーザを照射することができる。つまり、2回のレーザの照射によって、レーザ処理のムラをキャンセルすることができる。
【0092】
レーザ処理装置200では、照射部201によるレーザの照射によって積層体116の側面P,Qでデブリなどの異物が発生することがある。レーザ処理装置200では、送風部202及び吸引部203によって気流Wを生成しているため、積層体116の側面P,Qで発生した異物が気流Wの下流側に落下しやすい。
【0093】
したがって、レーザ処理装置200では、積層体116の側面P,Qで発生した異物が、この積層体116よりも下流側に位置する積層体116の側面P,Qに付着することがある。異物が側面P,Qに付着した積層体116では、内部電極112,113が異物を介して接続されてショートすることがある。
【0094】
これに対し、レーザ処理装置200では、照射部201の副走査方向を気流Wの方向と一致させることで、気流Wの上流側の積層体116から順番にレーザを照射することができる。これにより、上流側で発生した異物が気流Wの下流側の未処理の積層体116の側面P,Qに付着しても、レーザの照射によって当該異物を除去することができる。
【0095】
また、レーザ処理装置200では、各積層体116の短辺が気流Wの方向に沿うように複数の積層体116を配列することが好ましい。これにより、気流Wに沿った方向に多く配置された複数の積層体116の隙間に異物が落下しやすくなるため、積層体116の側面P,Qへの異物の付着を抑制することができる。
【0096】
<その他の実施形態>
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
【0097】
例えば、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ10の製造方法について説明したが、本発明の製造方法は積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。
【符号の説明】
【0098】
10…積層セラミックコンデンサ
11…セラミック素体
12,13…内部電極
14,15…外部電極
16…積層体
17…サイドマージン部
18…容量形成部
19…カバー部
104…積層シート
111…未焼成の素体
112,113…未焼成の内部電極
116…未焼成の積層体
117…未焼成のサイドマージン部
200…レーザ処理装置
201…照射部
202…送風部
202a…送風口
203…吸引部
203a…吸引口
P,Q…側面
Sp…照射領域
F…ヒューム
W…気流
V…配列領域
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20