特許 7406371 絶縁型電源およびその制御回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-19

(45)【発行日】2023-12-27

(54)【発明の名称】絶縁型電源およびその制御回路

(51)【国際特許分類】

   H02M 3/28 20060101AFI20231220BHJP

【ＦＩ】

H02M3/28 H

【請求項の数】 12

(21)【出願番号】P 2019239617

(22)【出願日】2019-12-27

(65)【公開番号】P2021108522

(43)【公開日】2021-07-29

【審査請求日】2022-10-26

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100105924

【弁理士】

【氏名又は名称】森下 賢樹

(74)【代理人】

【識別番号】100133215

【弁理士】

【氏名又は名称】真家 大樹

(72)【発明者】

【氏名】柄澤 伸也

【審査官】白井 亮

(56)【参考文献】

【文献】特開２０１５－０９１２０６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／１４９４９７（ＵＳ，Ａ１）

【文献】特開２００９－１５９７２１（ＪＰ，Ａ）

【文献】特開平０７－０５９３４４（ＪＰ，Ａ）

【文献】特開２０１５－０１５８５９（ＪＰ，Ａ）

【文献】特開２０１０－１６１９１７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ ３／２８

(57)【特許請求の範囲】

【請求項1】

第１トランスと、前記第１トランスの一次巻線と接続される一次側トランジスタと、を備える絶縁型電源の二次側に配置される制御回路であって、
前記第１トランスの二次巻線に発生するスイッチング電圧にもとづくパルス状のスイッチング信号を監視し、当該スイッチング信号のエッジを基準としてタイミング信号を生成するタイミング発生器と、
前記タイミング信号に応じて前記絶縁型電源の二次側の監視対象の電気信号をサンプリングするサンプリング回路と、
前記サンプリング回路の出力にもとづいて、前記一次側トランジスタに供給すべき一次側パルス信号を生成するフィードバックコントローラと、
を備えることを特徴とする制御回路。

【請求項2】

前記タイミング信号のエッジは、前記スイッチング信号のポジティブエッジから、前記一次側パルス信号のオン時間に所定係数を乗じた時間の経過後に発生することを特徴とする請求項１に記載の制御回路。

【請求項3】

前記タイミング信号のエッジは、前記スイッチング信号のネガティブエッジから、前記一次側パルス信号のオフ時間に所定係数を乗じた時間の経過後に発生することを特徴とする請求項１に記載の制御回路。

【請求項4】

前記所定係数は０．４～０．６であることを特徴とする請求項２または３に記載の制御回路。

【請求項5】

前記所定係数は、０．８から１．０であることを特徴とする請求項２または３に記載の制御回路。

【請求項6】

前記電気信号は、前記スイッチング電圧であることを特徴とする請求項１から５のいずれかに記載の制御回路。

【請求項7】

その一次巻線が前記絶縁型電源の入力電流の経路上に挿入された第２トランスと、
前記第２トランスの２次巻線の電流を整流する整流回路と、
を備え、前記電気信号は、前記整流回路の出力電圧であることを特徴とする請求項１に記載の制御回路。

【請求項8】

前記絶縁型電源は、
前記絶縁型電源の出力電流の経路上に設けられたセンス抵抗と、
前記センス抵抗の電圧降下を入力とするフィルタと、
をさらに備え、
前記電気信号は、前記フィルタの出力信号であることを特徴とする請求項１に記載の制御回路。

【請求項9】

前記タイミング発生器は、前記スイッチング信号を所定のしきい値電圧と比較するコンパレータを含むことを特徴とする請求項１から８のいずれかに記載の制御回路。

【請求項10】

前記絶縁型電源は、前記第１トランスの二次巻線と接続される二次側トランジスタをさらに備え、
前記制御回路は、前記一次側パルス信号のエッジから前記スイッチング信号のエッジまでの遅延時間に応じて、前記一次側パルス信号と前記二次側トランジスタに供給すべき二次側パルス信号の間のデッドタイムの長さを制御するデッドタイムコントローラをさらに備えることを特徴とする請求項１から９のいずれかに記載の制御回路。

【請求項11】

第１トランスと、前記第１トランスの一次巻線と接続される一次側トランジスタと、前記第１トランスの二次巻線と接続される二次側トランジスタと、を備える絶縁型電源の制御回路であって、
前記一次側トランジスタに供給すべき一次側パルス信号および前記二次側トランジスタに供給すべき二次側パルス信号を生成するフィードバックコントローラと、
前記一次側パルス信号のエッジから前記絶縁型電源の二次側において発生するスイッチング信号のエッジまでの遅延時間に応じて、前記一次側パルス信号と前記二次側トランジスタに供給すべき二次側パルス信号の間のデッドタイムの長さを制御するデッドタイムコントローラと、
を備えることを特徴とする制御回路。

【請求項12】

請求項１から１１のいずれかに記載の制御回路を備えることを特徴とする絶縁型電源。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、絶縁型電源に関する。

【背景技術】

【0002】

電源アダプタや家電製品、コンピュータなどに、フライバック型やフォワード型の絶縁型電源が利用される。図１は、絶縁型電源１００Ｒの回路図である。絶縁型電源１００Ｒは、アクティブクランプ方式の同期整流フォワードコンバータであり、制御回路２００Ｒ、アイソレータ１１０、一次側ゲートドライバ１２０、二次側ゲートドライバ１３０、トランジスタＭ１～Ｍ４、トランスＴＲＮ１、インダクタＬ１、キャパシタＣ１などを備える。

【0003】

制御回路２００Ｒは、絶縁型電源１００Ｒの出力信号（たとえば出力電圧Ｖ_ＯＵＴ）にもとづくフィードバック信号Ｖ_ＦＢを受け、フィードバック信号が目標値に近づくように、パルス信号ＰＷＭ１～ＰＷＭ４を生成し、出力ピンＯＵＴ１～ＯＵＴ４から出力する。

【0004】

近年、メインの制御回路２００Ｒを二次側に配置し、二次側から一次側のトランジスタＭ１，Ｍ２を駆動する構成が普及している。この構成では、二次側の制御回路２００Ｒにおいて生成したパルス信号ＰＷＭ１，ＰＷＭ２を、アイソレータ１１０を経由して一次側に伝送する必要がある。この場合、一次側ノードＮ１の電圧Ｖ_Ｎ１は、制御回路２００Ｒが生成したパルス信号ＰＷＭ１，ＰＷＭ２のエッジに対して遅延して遷移する。つまり制御回路２００Ｒが期待する一次側電圧Ｖ_Ｎ１の遷移タイミングと、実際の遷移タイミングとでは、遅延時間Ｔ_{ｄｅｌａｙ}分のずれがある。この遅延時間Ｔ_{ｄｅｌａｙ}は、アイソレータの伝搬遅延ｔ１、ドライバの伝搬遅延ｔ２、トランジスタＭ１，Ｍ２のオン時間ｔ３の合計であり、数十ｎｓと無視できないほど大きくなる。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１９－１２２１６９号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明者は、図１の絶縁型電源１００Ｒについて検討した結果、以下の課題を認識するに至った。

【0007】

（第１の課題）
制御回路２００Ｒは、フィードバック制御のために、絶縁型電源１００Ｒのいくつかのノードの電圧や電流をセンシングする。たとえば一次側の入力電圧Ｖ_ＩＮの検出を例とする。図２は、入力電圧Ｖ_ＩＮのセンシングのタイムチャートである。一次側において、トランスＴＲＮ１の一次巻線Ｗｐの両端間には、振幅が入力電圧Ｖ_ＩＮと等しい巻線電圧Ｖ_Ｐが発生する。そしてトランスＴＲＮ１の二次巻線Ｗｓの両端間には、一次側の巻線電圧Ｖ_Ｐの１／Ｎ倍の振幅の巻線電圧Ｖ_Ｓが発生し、したがって、二次側ノードＮ２には、巻線電圧Ｖ_Ｓにもとづく二次側電圧Ｖ_ＳＷが発生する。ＮはトランスＴＲＮ１の巻線比である。

【0008】

二次側電圧Ｖ_ＳＷの振幅は入力電圧Ｖ_ＩＮの１／Ｎ倍となるから、制御回路２００Ｒは、二次側電圧Ｖ_ＳＷの振幅を検出することにより、入力電圧Ｖ_ＩＮを検出することができる。

【0009】

制御回路２００Ｒが、ＰＷＭ１信号のエッジから所定時間ΔＴ経過後のタイミングにおいて、二次側電圧Ｖ_ＳＷをサンプリングしたとする。ΔＴは、想定される遅延時間Ｔ_{ｄｅｌａｙ}にもとづいて決定する必要があるが、遅延時間Ｔ_{ｄｅｌａｙ}は、制御回路２００Ｒと組み合わせて使用されるアイソレータ１１０やゲートドライバ１２０、トランジスタＭ１によって大きく変化する。

【0010】

ＰＷＭ１信号のパルス幅をＴｏｎ１とする。二次側電圧Ｖ_ＳＷの振幅を適切にサンプリングするためには、
τ＜ΔＴ＜τ＋Ｔｏｎ１
のタイミング条件が成り立たなければならない。このタイミング条件は、ＰＷＭ１信号のパルス幅が最小値Ｔｏｎ１_{（ＭＩＮ）}であるときも成立する必要がある。
τ＜ΔＴ＜τ＋Ｔｏｎ１_{（ＭＩＮ）}
Ｔｏｎ１_{（ＭＩＮ）}が短すぎるとこのタイミング条件が成立しなくなるから、ＰＷＭ１信号の最小オン時間は、マージンを考慮して大きく設計する必要がある。最小オン時間が大きくなると、軽負荷時の効率が悪化したり、電流不連続（ＤＣＭ）モードの動作に制約が生ずるという問題がある。

【0011】

この問題は、電源回路のトポロジーにかかわらず発生し、また入力電流Ｉ_ＩＮや二次側のコイル電流Ｉ_Ｌ１のセンシングについても同様の問題が生ずる。特に、入力電流Ｉ_ＩＮやコイル電流Ｉ_Ｌ１は、リップルを有するため、サンプリングのタイミングは、センシングに大きな影響を及ぼす。

【0012】

（第２の課題）
図３は、絶縁型電源１００Ｓのブロック図である。この絶縁型電源１００Ｓは、フルブリッジ型のフォワードコンバータであり、一次側のフルブリッジ回路Ｍ１～Ｍ４、トランスＴＲＮ１、二次側のトランジスタＭ５，Ｍ６、インダクタＬ１、キャパシタＣ１、制御回路２００Ｓ、アイソレータ１１０、一次側ゲートドライバ１２０、二次側ゲートドライバ１３０を備える。

【0013】

図４は、図３の絶縁型電源１００Ｓの動作波形図である。ＰＷＭ１信号とＰＷＭ２信号は相補的な信号であり、同様にＰＷＭ３信号とＰＷＭ４信号は相補的な信号である。制御回路２００Ｓは、２つの信号ＰＷＭ１信号、ＰＷＭ２信号に、所定の長さのデッドタイムＴｆ２，Ｔｒ２を挿入し、同様に２つの信号ＰＷＭ３信号、ＰＷＭ４信号にも、所定の長さのデッドタイムＴｆ４，Ｔｒ４を挿入する。

【0014】

上述のように、二次側の制御回路２００Ｓが生成したＰＷＭ１信号、ＰＷＭ３信号が一次側に伝搬するのに遅延時間Ｔ_{ｄｅｌａｙ}が存在する。そのため、二次側電圧Ｖ_ＳＷは、ＰＷＭ１，ＰＷＭ３信号に対して、Ｔ_{ｄｅｌａｙ}遅れて遷移する。そのため、Ｖ_ＳＷに対するＰＷＭ２信号の実効的なデッドタイムは、Ｔｆ２’＝Ｔｆ２＋Ｔ_{ｄｅｌａｙ}、Ｔｒ２’＝Ｔｒ２－Ｔ_{ｄｅｌａｙ}となり、設計値と異なった長さになる。同様にＶ_ＳＷに対するＰＷＭ２信号の実効的なデッドタイムは、Ｔｆ４’＝Ｔｆ４＋Ｔ_{ｄｅｌａｙ}、Ｔｒ４’＝Ｔｒ４－Ｔ_{ｄｅｌａｙ}となり、設計値と異なった長さになる。

【0015】

遅延時間Ｔ_{ｄｅｌａｙ}のばらつきを考慮すると、デッドタイムＴｆ２，Ｔｒ２，Ｔｆ４，Ｔｒ４は、マージンを考慮して長く設計する必要があるが、デッドタイムが長くなると、絶縁型電源１００Ｓの効率は低下する。同様の問題は、電源回路のトポロジーにかかわらず発生する。

【0016】

本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、二次側から一次側への伝搬遅延の影響を低減した絶縁型電源およびその制御回路の提供にある。

【課題を解決するための手段】

【0017】

本発明のある態様は、絶縁型電源の制御回路に関する。絶縁型電源は、第１トランスと、第１トランスの一次巻線と接続される一次側トランジスタと、を備える。制御回路は、絶縁型電源の二次側において発生するスイッチング信号のエッジを基準としてタイミング信号を生成するタイミング発生器と、タイミング信号に応じて絶縁型電源の二次側の監視対象の電気信号をサンプリングするサンプリング回路と、サンプリング回路の出力にもとづいて、一次側トランジスタに供給すべき一次側パルス信号を生成するフィードバックコントローラと、を備える。

【0018】

この態様によると、二次側から一次側への伝搬遅延の変動やばらつきにかかわらず、適切なタイミングで、フィードバック制御に必要な電気信号を取り込むことができる。

【0019】

タイミング信号のエッジは、スイッチング信号のポジティブエッジから、一次側パルス信号のオン時間に所定係数を乗じた時間の経過後に発生してもよい。

【0020】

タイミング信号のエッジは、スイッチング信号のネガティブエッジから、一次側パルス信号のオフ時間に所定係数を乗じた時間の経過後に発生してもよい。

【0021】

所定係数は０．４～０．６であってもよい。これにより、スイッチング直後の不安定な状態を避けて、検出対象の信号を取得できる。また、検出対象の信号がリップルを含む場合には、その平均値を取得できる。

【0022】

所定係数は、０．８～１であってもよい。これにより、検出対象の信号がスロープを有する周期信号である場合に、ピーク値あるいはボトム値を検出できる。

【0023】

スイッチング信号は、第１トランスの二次巻線に発生するスイッチング電圧であってもよい。

【0024】

電気信号は、スイッチング電圧であってもよい。これにより、一次側の入力電圧をセンシングできる。

【0025】

絶縁型電源は、その一次巻線が絶縁型電源の入力電流の経路上に挿入された第２トランスと、第２トランスの２次巻線の電流を整流する整流回路と、を備えてもよい。電気信号は、整流回路の出力電圧であってもよい。これにより、一次側の入力電流をセンシングできる。

【0026】

絶縁型電源は、絶縁型電源の出力電流の経路上に設けられたセンス抵抗と、センス抵抗の電圧降下を入力とするフィルタと、をさらに備えてもよい。電気信号は、フィルタの出力信号であってもよい。これにより、二次側の出力電流をセンシングできる。

【0027】

タイミング発生器は、スイッチング信号を所定のしきい値電圧と比較するコンパレータを含んでもよい。

【0028】

絶縁型電源は、第１トランスの二次巻線と接続される二次側トランジスタをさらに備えてもよい。制御回路は、一次側パルス信号のエッジからスイッチング信号のエッジまでの遅延時間に応じて、一次側パルス信号と二次側トランジスタに供給すべき二次側パルス信号の間のデッドタイムの長さを制御するデッドタイムコントローラをさらに備えてもよい。これにより二次側から一次側への伝搬遅延の変動やばらつきにかかわらず、最適な長さのデッドタイムを設定できる。

【0029】

本発明の別の態様もまた、絶縁型電源の制御回路に関する。絶縁型電源は、第１トランスと、第１トランスの一次巻線と接続される一次側トランジスタと、第１トランスの二次巻線と接続される二次側トランジスタと、を備える。制御回路は、一次側トランジスタに供給すべき一次側パルス信号および二次側トランジスタに供給すべき二次側パルス信号を生成するフィードバックコントローラと、一次側パルス信号のエッジから絶縁型電源の二次側において発生するスイッチング信号のエッジまでの遅延時間に応じて、一次側パルス信号と二次側トランジスタに供給すべき二次側パルス信号の間のデッドタイムの長さを制御するデッドタイムコントローラと、を備える。

【0030】

これにより二次側から一次側への伝搬遅延の変動やばらつきにかかわらず、最適な長さのデッドタイムを設定できる。

【0031】

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

【発明の効果】

【0032】

本発明のある態様によれば、二次側から一次側への伝搬遅延の影響を低減できる。

【図面の簡単な説明】

【0033】

【図1】絶縁型電源の回路図である。

【図2】入力電圧Ｖ_ＩＮのセンシングのタイムチャートである。

【図3】絶縁型電源のブロック図である。

【図4】図３の絶縁型電源の動作波形図である。

【図5】実施の形態１に係る絶縁型電源の回路図である。

【図6】タイミング発生器の構成例を示す回路図である。

【図7】図７（ａ）～（ｃ）は、図３の絶縁型電源の動作波形図である。

【図8】実施の形態２に係る絶縁型電源の回路図である。

【図9】タイミング発生器の構成例を示す回路図である。

【図10】図８の絶縁型電源の動作波形図である。

【図11】実施の形態３に係る絶縁型電源のブロック図である。

【図12】デッドタイムコントローラの構成例を示すブロック図である。

【図13】図１１の絶縁型電源の動作波形図である。

【図14】図１４（ａ）～（ｄ）は、絶縁型電源のトポロジーを示す回路図である。

【発明を実施するための形態】

【0034】

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

【0035】

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0036】

同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

【0037】

また本明細書において、電圧信号、電流信号などの電気信号、あるいは抵抗、キャパシタなどの回路素子に付された符号は、必要に応じてそれぞれの電圧値、電流値、あるいは抵抗値、容量値を表すものとする。

【0038】

（実施の形態１）
図５は、実施の形態１に係る絶縁型電源１００Ａの回路図である。絶縁型電源１００Ａは、アクティブクランプ型のフォワードコンバータである。絶縁型電源１００Ａは、制御回路２００Ａとその周辺回路を備える。周辺回路の構成は、図１のそれと同様であり、アイソレータ１１０、ゲートドライバ１２０、ゲートドライバ１３０、一次側のトランジスタＭ１，Ｍ２、二次側のトランジスタＭ３，Ｍ４、トランスＴＲＮ１、インダクタＬ１、キャパシタＣ１等を備える。

【0039】

制御回路２００Ａは、タイミング発生器２１０Ａ、サンプリング回路２２０Ａ、フィードバックコントローラ２３０を備える。

【0040】

タイミング発生器２１０Ａは、絶縁型電源１００Ａの一次側のトランジスタＭ１（Ｍ２）と同期して変動する二次側の信号（スイッチング信号という）が入力されている。タイミング発生器２１０Ａは、スイッチング信号のエッジを基準としてタイミング信号Ｓ１Ａを生成する。本実施の形態では、スイッチング信号として、トランスＴＲＮ１の二次巻線Ｗｓの一端（スイッチングノード）の二次側電圧Ｖ_ＳＷが用いられ、二次側電圧Ｖ_ＳＷを抵抗Ｒ１１，Ｒ１２によって分圧した電圧Ｖ_ＳＷ’が、タイミング発生器２１０Ａの入力電圧センスピンＶＩＮＳＥＮＳＥに入力される。

【0041】

サンプリング回路２２０Ａは、タイミング信号Ｓ１Ａに応じて絶縁型電源１００Ａの二次側の監視対象の電気信号をサンプリングする。本実施の形態において、サンプリング対象となる電気信号は、タイミング生成に使用される二次側電圧Ｖ_ＳＷであり、分圧後の二次側電圧Ｖ_ＳＷ’がサンプリング回路２２０Ａに入力される。

【0042】

たとえばサンプリング回路２２０Ａは、サンプルホールド回路２２２およびＡ／Ｄコンバータ２２４を含む。サンプルホールド回路２２２は、タイミング信号Ｓ１Ａに応じたタイミングで、二次側電圧Ｖ_ＳＷ’をサンプリングし、ホールドする。Ａ／Ｄコンバータ２２４は、ホールドされた電圧Ｖ_ＳＷ’をデジタル信号Ｓ２Ａに変換する。このデジタル信号Ｓ２Ａは、入力電圧Ｖ_ＩＮの１／Ｎ倍の値を有する。フィードバックコントローラ２３０は、サンプリング回路２２０Ａの出力Ｓ２Ａにもとづいて、一次側トランジスタＭ１，Ｍ２に供給すべき一次側パルス信号ＰＷＭ１，ＰＷＭ２を生成する。またフィードバックコントローラ２３０は、二次側トランジスタＭ３，Ｍ４に供給すべき二次側パルス信号ＰＷＭ３，ＰＷＭ４を生成する。

【0043】

フィードバックコントローラ２３０には、Ａ／Ｄコンバータ２４０によってデジタル値に変換されたフィードバック信号Ｓ３が入力されてもよい。

【0044】

フィードバックコントローラ２３０は、デューティサイクルコントローラ２３２およびパルス変調器２３４を備える。デューティサイクルコントローラ２３２は、フィードバック信号Ｓ３が目標値に近づくように、デューティサイクル指令値Ｄをフィードバック制御する。デューティサイクルコントローラ２３２において、入力電圧Ｖ_ＩＮを示すデジタル信号Ｓ２Ａは、フィードフォワード制御に利用することができる。

【0045】

パルス変調器２３４は、デューティサイクル指令値Ｄに応じて、４つのパルス信号ＰＷＭ１～ＰＷＭ４を生成する。たとえば、パルス変調器２３４は、三角波あるいはランプ波を、デューティサイクル指令値Ｄに応じた複数のしきい値でスライスすることにより、パルス信号ＰＷＭ１～ＰＷＭ４を生成してもよい。各しきい値は、デッドタイムの長さを考慮して定めることができる。パルス変調器２３４はデジタルＰＷＭ回路であってもよい。

【0046】

パルス変調器２３４が生成したパルス信号ＰＷＭ１，ＰＷＭ２は、出力ピンＯＵＴ１，ＯＵＴ２から出力され、アイソレータ１１０を介してゲートドライバ１２０に入力される。またパルス変調器２３４が生成したパルス信号ＰＷＭ３，ＰＷＭ４は、出力ピンＯＵＴ３，ＯＵＴ４から出力され、ゲートドライバ１３０に入力される。

【0047】

図６は、タイミング発生器２１０Ａの構成例を示す回路図である。タイミング発生器２１０Ａは、コンパレータ２１２およびタイマー回路２１４Ａを含む。コンパレータ２１２は、スイッチング信号Ｖ_ＳＷ’を所定のしきい値電圧Ｖ_ＴＨと比較し、それらがクロスするタイミングでレベル遷移する比較信号Ｓ４を生成する。タイマー回路２１４Ａは、比較信号Ｓ４の遷移から所定時間τ_Ａの経過後に、その出力であるタイミング信号Ｓ１Ａをアサート（たとえばハイ）する。

【0048】

たとえば、タイミング信号Ｓ１Ａのエッジは、スイッチング信号Ｖ_ＳＷのポジティブエッジから、一次側パルス信号ＰＷＭ１のオン時間Ｔｏｎに所定係数（Ａ）を乗じた時間τ_Ａの経過後に発生してもよい。たとえば所定係数Ａは、０．４～０．６の間、たとえば０．５程度に設定するとよい。

【0049】

デューティサイクル指令値がＤ、スイッチング周期がＴｐであるとき、オン時間Ｔｏｎは、Ｔｐ×Ｄであるから、タイマー回路２１４Ｂは、τ_Ａ＝Ｔｐ×Ｄ×Ａの時間をカウントするように構成される。たとえばタイマー回路２１４Ａは、デジタルカウンタであり、ＰＷＭ１信号のオン時間を指示するデューティサイクル指令値Ｄが入力される。タイマー回路２１４Ａは、クロック信号ＣＬＫをカウントアップし、カウント値がデューティサイクル指令値ＤのＡ倍に相当するしきい値に達すると、その出力Ｓ１Ａを変化させてもよい。

【0050】

所定時間τ_Ａは固定されてもよい。たとえば、τ_Ａを、一次側パルス信号ＰＷＭ１の最小オン時間Ｔｏｎ_{（ＭＩＮ）}に所定係数を乗じた時間としてもよい。

【0051】

以上が絶縁型電源１００Ａの構成である。続いてその動作を説明する。図７（ａ）～（ｃ）は、図３の絶縁型電源１００Ａの動作波形図である。図７（ａ）と図７（ｂ）とでは、二次側から一次側への伝搬遅延Ｔ_{ｄｅｌａｙ}が異なっている。制御回路２００Ａによれば、ＰＷＭ１信号のポジティブエッジにもとづくタイミングではなく、スイッチング電圧Ｖ_ＳＷのエッジを基準としたタイミング信号Ｓ１Ａにおいて、スイッチング電圧Ｖ_ＳＷ’をサンプリングする。したがって、伝搬遅延Ｔ_{ｄｅｌａｙ}の大きさにかかわらず、常にスイッチング電圧Ｖ_ＳＷ’がハイの期間中に、その電圧レベルをサンプリングすることができる。図７（ｂ）と図７（ｃ）とでは、ＰＷＭ１信号のパルス幅が異なっている。制御回路２００Ａによれば、図７（ｃ）に示すように、ＰＷＭ１信号のパルス幅が短くなっても、スイッチング電圧Ｖ_ＳＷ’がハイの期間中に、その電圧レベルをサンプリングすることができる。

【0052】

（実施の形態２）
実施の形態１では、制御回路２００Ａにおいて一次側の入力電圧Ｖ_ＩＮを検出する場合のタイミング制御を説明したがその限りでなく、一次側の入力電流Ｉ_ＩＮや二次側のコイル電流Ｉ_Ｌ１の検出にも本発明は適用しうる。

【0053】

図８は、実施の形態２に係る絶縁型電源１００Ｂの回路図である。実施の形態２では、絶縁型電源１００Ｂとしてプッシュプル型のフォワードコンバータを具体例とする。絶縁型電源１００Ｂは、主として、一次側トランジスタＭ１，Ｍ２、第１トランスＴＲＮ１、二次側トランジスタＭ３，Ｍ４、インダクタＬ１、出力キャパシタＣ１、アイソレータ１１０、ゲートドライバ１２０、ゲートドライバ１３０、制御回路２００Ｂを備える。

【0054】

出力電圧Ｖ_ＯＵＴに応じたフィードバック信号Ｖ_ＦＢは、制御回路２００ＢのＦＢピンに入力される。

【0055】

第１トランスＴＲＮ１の二次巻線ＷｓのセンタータップＴＰ２に発生するスイッチング電圧Ｖ_ＳＷが、抵抗Ｒ１１，Ｒ１２によって分圧され、制御回路２００ＢのＶＩＮＳＥＮＳＥピンに入力される。実施の形態１と同様に、スイッチング電圧Ｖ_ＳＷは、入力電圧Ｖ_ＩＮの検出および制御回路２００Ｂにおけるタイミングの基準信号として利用される。

【0056】

さらに絶縁型電源１００Ｂは、入力電流検出回路１４０、出力電流検出回路１５０を備える。

【0057】

入力電流検出回路１４０は、一次側の入力電流Ｉ_ＩＮを検出するために設けられる。入力電流検出回路１４０は、第２トランスＴＲＮ２および整流回路１４２を備える。第２トランスＴＲＮ２の一次巻線は、一次側の入力電流Ｉ_ＩＮの経路上に設けられる。整流回路１４２は、ダイオードＤ１、抵抗Ｒ１、Ｒｃ、キャパシタＣｃを含み、第２トランスＴＲＮ２の二次巻線に発生する入力電流Ｉ_ＩＮに応じた電流および電圧を整流し、入力電流Ｉ_ＩＮに応じた検出信号Ｓ５を生成する。検出信号Ｓ５は、制御回路２００Ｂの対応する入力電流検出ピンＩＩＮＰ，ＩＩＮＮに入力される。

【0058】

出力電流検出回路１５０は、出力電流Ｉ_ＯＵＴを検出するために設けられる。出力電流検出回路１５０は、センス抵抗Ｒ_Ｓおよびフィルタ１５２を備える。センス抵抗Ｒ_Ｓには、出力電流Ｉ_ＯＵＴに応じた電圧降下が発生する。フィルタ１５２は、センス抵抗Ｒ_Ｓの電圧降下を受け、出力電流Ｉ_ＯＵＴを示す検出信号Ｓ６を出力する。検出信号Ｓ６は、制御回路２００Ｂの対応する出力電流検出ピンＩＯＵＴＰ，ＩＯＵＴＮに入力される。

【0059】

制御回路２００Ｂは、複数のサンプリング回路２２０Ａ～２２０Ｃを備える。サンプリング回路２２０Ａは、実施の形態１と同様に、スイッチング電圧Ｖ_ＳＷ’にもとづいて入力電圧Ｖ_ＩＮを検出するために設けられる。サンプリング回路２２０Ａは、タイミング発生器２１０が発生するタイミング信号Ｓ１Ａに応答して、スイッチング電圧Ｖ_ＳＷ’をサンプリングする。サンプリング回路２２０Ａの出力Ｓ２Ａは、入力電圧Ｖ_ＩＮを示す。

【0060】

サンプリング回路２２０Ｂは、出力電流Ｉ_ＯＵＴを検出するために設けられる。アンプ２５０は、ＩＯＵＴＰピンとＩＯＵＴＮピンの電位差を増幅する。サンプリング回路２２０Ｂは、タイミング発生器２１０が発生するタイミング信号Ｓ１Ｂに応答して、アンプ２５０の出力をサンプリングする。サンプリング回路２２０Ｂの出力Ｓ２Ｂは、出力電流Ｉ_ＯＵＴを示す。

【0061】

サンプリング回路２２０Ｃは、入力電流Ｉ_ＩＮを検出するために設けられる。アンプ２５２は、ＩＩＮＰピンとＩＩＮＮピンの電位差を増幅する。サンプリング回路２２０Ｃは、タイミング発生器２１０が発生するタイミング信号Ｓ１Ｃに応答して、アンプ２５２の出力をサンプリングする。サンプリング回路２２０Ｃの出力Ｓ２Ｃは、入力電流Ｉ_ＩＮを示す。

【0062】

デューティサイクルコントローラ２３２は、フィードバック信号Ｓ３および検出信号Ｓ２Ａ～Ｓ２Ｃにもとづいて、デューティサイクル指令値Ｄを生成する。デューティサイクルコントローラ２３２の構成および動作は限定されず、公知技術を用いればよい。たとえばデューティサイクルコントローラ２３２は、メジャーループによって、フィードバック信号Ｓ３が目標値に近づくようにメイン指令値を生成し、マイナーループによって、検出信号Ｓ２Ａ～Ｓ２Ｃのいずれかがメイン指令値に近づくように、デューティサイクル指令値Ｄを生成してもよい。また検出信号Ｓ２Ａ～Ｓ２Ｃのいずれかをフィードフォワード制御に組み込んでもよいし、過電圧あるいは過電流保護に利用してもよい。

【0063】

パルス変調器２３４は、デューティサイクル指令値Ｄに応じて、４つのパルス信号ＰＷＭＡ～ＰＷＭＤを生成し、出力ピンＯＵＴＡ～ＯＵＴＤから出力する。パルス信号ＰＷＭＡ，ＰＷＭＢは、アイソレータ１１０、ゲートドライバ１２０を経由して、一次側のトランジスタＭ１，Ｍ２の駆動に使用される。パルス信号ＰＷＭＣ，ＰＷＭＤは、ゲートドライバ１３０を経由して、二次側のトランジスタＭ３，Ｍ４の駆動に使用される。

【0064】

図９は、タイミング発生器２１０の構成例を示す回路図である。タイミング発生器２１０Ａは、コンパレータ２１２および複数のタイマー回路２１４Ａ～２１４Ｃを備える。

【0065】

タイマー回路２１４Ａは、図６のそれと同様であり、デジタルカウンタで構成される。タイマー回路２１４Ａは、比較信号Ｓ４の遷移から所定時間τ_Ａの経過後に、入力電圧Ｖ_ＩＮの検出用のタイミング信号Ｓ１Ａをアサート（たとえばハイ）する。たとえば、タイミング信号Ｓ１Ａのエッジは、スイッチング信号Ｖ_ＳＷのポジティブエッジから、一次側パルス信号ＰＷＭ１のオン時間Ｔｏｎに所定係数（Ａ＝０．５）を乗じた時間τ_Ａの経過後に発生する。

【0066】

タイマー回路２１４Ｂは、比較信号Ｓ４の遷移から所定時間τ_Ｂの経過後に、出力電流Ｉ_ＯＵＴの検出用のタイミング信号Ｓ１Ｂをアサート（たとえばハイ）する。たとえば、タイミング信号Ｓ１Ｂのエッジは、スイッチング信号Ｖ_ＳＷのネガティブエッジから、一次側パルス信号ＰＷＭ１のオフ時間Ｔｏｆｆに所定係数Ｂを乗じた時間τ_Ｂの経過後に発生する。たとえば所定係数Ｂは０．４～０．６の間、たとえば０．５程度とするとよい。

【0067】

デューティサイクル指令値がＤ、スイッチング周期がＴｐであるとき、オフ時間Ｔｏｆｆは、Ｔｐ×（１－Ｄ）であるから、タイマー回路２１４Ｂは、τ_Ｂ＝Ｔｐ×（１－Ｄ）×Ｂをカウントするように構成される。

【0068】

タイマー回路２１４Ｃは、比較信号Ｓ４の遷移から所定時間τ_Ｃの経過後に、入力電流Ｉ_ＩＮの検出用のタイミング信号Ｓ１Ｃをアサート（たとえばハイ）する。たとえば、タイミング信号Ｓ１Ｃのエッジは、スイッチング信号Ｖ_ＳＷのポジティブエッジから、一次側パルス信号ＰＷＭ１のオン時間Ｔｏｎに所定係数（Ｃ）を乗じた時間τ_Ｃの経過後に発生する。たとえば所定係数Ｃは、０．８～０．９５、たとえば０．９程度に設定してもよい。

【0069】

デューティサイクル指令値がＤ、スイッチング周期がＴｐであるとき、オン時間Ｔｏｎは、Ｔｐ×Ｄであるから、タイマー回路２１４Ｃは、τ_Ｃ＝Ｔｐ×Ｄ×Ｃをカウントするように構成される。

【0070】

タイマー回路２１４Ａ～２１４Ｃを、単一のタイマーで構成してもよい。

【0071】

以上が絶縁型電源１００Ｂの構成である。続いてその動作を説明する。図１０は、図８の絶縁型電源１００Ｂの動作波形図である。制御回路２００Ｂによれば、タイミング信号Ｓ１Ａに応じてスイッチング電圧Ｖ_ＳＷをサンプリングすることにより、入力電圧Ｖ_ＩＮを正確に検出できる。

【0072】

またタイミング信号Ｓ１Ｂに応じて、出力電流Ｉ_ＯＵＴをサンプリングすることにより、出力電流Ｉ_ＯＵＴの平均値を正確に検出できる。この場合、時定数の大きなフィルタが不要となるという利点がある。

【0073】

さらにタイミング信号Ｓ１Ｃに応じて、入力電流Ｉ_ＩＮをサンプリングすることにより、入力電流Ｉ_ＩＮのピーク値を正確に検出できる。

【0074】

（実施の形態３）
図１１は、実施の形態３に係る絶縁型電源１００Ｃのブロック図である。絶縁型電源１００Ｃは、フルブリッジ型のフォワードコンバータであり、一次側のフルブリッジ回路Ｍ１～Ｍ４、トランスＴＲＮ１、二次側のトランジスタＭ５，Ｍ６、インダクタＬ１、キャパシタＣ１、制御回路２００Ｓ、アイソレータ１１０、一次側ゲートドライバ１２０、二次側ゲートドライバ１３０を備える。

【0075】

制御回路２００Ｃは、フィードバックコントローラ２３０、Ａ／Ｄコンバータ２４０およびデッドタイムコントローラ２６０を備える。制御回路２００Ｃは、実施の形態１あるいは２で説明したタイミング発生器２１０およびサンプリング回路２２０をさらに備えてもよいが、図１１では省略している。

【0076】

フィードバックコントローラ２３０は、一次側トランジスタＭ１～Ｍ４に供給すべき一次側パルス信号ＰＷＭ１，ＰＷＭ３および二次側トランジスタＭ５，Ｍ６に供給すべき二次側パルス信号ＰＷＭ２，ＰＷＭ４を生成する。フィードバックコントローラ２３０の構成は、公知技術を用いればよい。

【0077】

デッドタイムコントローラ２６０は、一次側パルス信号ＰＷＭ１（ＰＷＭ３）のエッジから絶縁型電源１００Ｃの二次側において発生するスイッチング信号Ｖ_ＳＷのエッジまでの遅延時間Ｔ_{ｄｅｌａｙ}に応じて、一次側パルス信号ＰＷＭ１（ＰＷＭ３）と二次側パルス信号ＰＷＭ２（ＰＷＭ４）の間のデッドタイムＴｆ２，Ｔｒ２（Ｔｆ４，Ｔｒ４）の長さを制御する。

【0078】

具体的には、デッドタイムコントローラ２６０は、ＰＷＭ２信号のネガティブエッジからＰＷＭ１信号のポジティブエッジまでのデッドタイムの長さＴｆ２を、Ｔｆ_{（ＲＥＦ）}－Ｔ_{ｄｅｌａｙ}に設定する。またデッドタイムコントローラ２６０は、ＰＷＭ１信号のポジティブエッジからＰＷＭ２信号のネガティブエッジまでのデッドタイムの長さＴｒ２を、Ｔｒ_{（ＲＥＦ）}＋Ｔ_{ｄｅｌａｙ}に設定する。
Ｔｆ２＝Ｔｆ_{（ＲＥＦ）}－Ｔ_{ｄｅｌａｙ}
Ｔｒ２＝Ｔｒ_{（ＲＥＦ）}＋Ｔ_{ｄｅｌａｙ}

【0079】

同様にデッドタイムコントローラ２６０は、ＰＷＭ４信号のネガティブエッジからＰＷＭ３信号のポジティブエッジまでのデッドタイムの長さＴｆ４を、Ｔｆ_{（ＲＥＦ）}－Ｔ_{ｄｅｌａｙ}に設定する。またデッドタイムコントローラ２６０は、ＰＷＭ３信号のポジティブエッジからＰＷＭ４信号のネガティブエッジまでのデッドタイムの長さＴｒ４を、Ｔｒ_{（ＲＥＦ）}＋Ｔ_{ｄｅｌａｙ}に設定する。
Ｔｆ４＝Ｔｆ_{（ＲＥＦ）}－Ｔ_{ｄｅｌａｙ}
Ｔｒ４＝Ｔｒ_{（ＲＥＦ）}＋Ｔ_{ｄｅｌａｙ}

【0080】

図１２は、デッドタイムコントローラ２６０の構成例を示すブロック図である。デッドタイムコントローラ２６０は、コンパレータ２６２、カウンタ２６４、演算処理部２６６を備える。

【0081】

コンパレータ２６２は、スイッチング電圧Ｖ_ＳＷ’を、所定のしきい値電圧Ｖ_ＴＨと比較、それらの大小関係、言い換えると交点のタイミングを示す比較信号Ｓ７を生成する。このコンパレータ２６２は、タイミング発生器２１０のコンパレータ２１２と共通化することができる。

【0082】

カウンタ２６４は、ＰＷＭ１信号（あるいはＰＷＭ３信号）と比較信号Ｓ７の遅延時間Ｔ_{ｄｅｌａｙ}を測定する。演算処理部２６６は、デッドタイムの理想値Ｔｒ_{（ＲＥＦ）}、Ｔｆ_{（ＲＥＦ）}に、遅延時間Ｔ_{ｄｅｌａｙ}を示すカウント値を加算あるいは減算することにより、デッドタイムの長さＴｒ２,Ｔｆ２，Ｔｒ４，Ｔｒｆ４を計算し、パルス変調器２３４に供給する。

【0083】

パルス変調器２３４は、デッドタイムコントローラ２６０によって計算されたデッドタイムの長さＴｒ２,Ｔｆ２，Ｔｒ４，Ｔｒｆ４にもとづいて、パルス信号ＰＷＭ１～ＰＷＭ４を生成する。

【0084】

図１３は、図１１の絶縁型電源１００Ｃの動作波形図である。ＣＮＴは、クロック信号に応じてカウントアップ、カウントダウンを繰り返すカウンタの出力ＣＮＴである。たとえばパルス変調器２３４は、カウンタ出力ＣＮＴを、デューティサイクル指令値Ｄにおいてスライスすることにより、ＰＷＭ１信号およびＰＷＭ３信号を生成する。

【0085】

また、パルス変調器２３４には、デューティサイクル指令値Ｄから、デッドタイムコントローラ２６０が決定したデッドタイムＴｆ、Ｔｒ相当、低いしきい値Ｄ’、Ｄ”が設定されている。

【0086】

パルス変調器２３４は、カウンタ出力ＣＮＴを、しきい値Ｄ’、Ｄ”においてスライスして得られるタイミングにもとづいて、ＰＷＭ２信号およびＰＷＭ４信号を生成する。

【0087】

以上が絶縁型電源１００Ｃの動作である。図１１の絶縁型電源１００Ｃにおいて、トランスＴＲＮ１の二次側のスイッチング信号Ｖ_ＳＷは、絶縁型電源１００Ｃが生成するパルス信号ＰＷＭ１，ＰＷＭ３に対して、Ｔ_{ｄｅｌａｙ}遅延している。

【0088】

制御回路２００Ｃによれば、遅延時間Ｔ_{ｄｅｌａｙ}の変動やばらつきにかかわらず、ＰＷＭ２信号とスイッチング信号Ｖ_ＳＷの間のデッドタイムを、理想値Ｔｆ_{（ＲＥＦ）}、Ｔｒ_{（ＲＥＦ）}に近づけることができる。

【0089】

同様に制御回路２００Ｃによれば、遅延時間Ｔ_{ｄｅｌａｙ}の変動やばらつきにかかわらず、ＰＷＭ４信号とスイッチング信号Ｖ_ＳＷの間のデッドタイムを、理想値Ｔｆ_{（ＲＥＦ）}、Ｔｒ_{（ＲＥＦ）}に近づけることができる。

【0090】

（変形例）
絶縁型電源のトポロジーは、実施の形態１～３で説明したそれらには限定されず、その他のトポロジーにも適用可能である。図１４（ａ）～（ｅ）は、絶縁型電源のトポロジーを示す回路図である。

【0091】

図１４（ａ）は、実施の形態１で説明したフォワードコンバータである。図１４（ｂ）は、ハーフブリッジコンバータである。図１４（ｃ）は、フルブリッジブリッジコンバータである。図１４（ｄ）は、カレントダブラ同期整流器である。図１４（ｅ）は、二次側フルブリッジ同期整流器である。当業者によれば、ここに例示したトポロジー以外の絶縁電源にも本発明が適用可能であることが理解される。

【0092】

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

【符号の説明】

【0093】

１００ 絶縁型電源
１１０ アイソレータ
１２０，１３０ ゲートドライバ
１４０ 入力電流検出回路
１４２ 整流回路
１５０ 出力電流検出回路
２００ 制御回路
２１０ タイミング発生器
２１２ コンパレータ
２１４ タイマー回路
２２０ サンプリング回路
２２２ サンプルホールド回路
２２４ Ａ／Ｄコンバータ
２３０ フィードバックコントローラ
２３２ デューティサイクルコントローラ
２３４ パルス変調器
２４０ Ａ／Ｄコンバータ
２６０ デッドタイムコントローラ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】