(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-19
(45)【発行日】2023-12-27
(54)【発明の名称】静電容量検出装置及び入力装置
(51)【国際特許分類】
G01R 27/26 20060101AFI20231220BHJP
G01R 31/54 20200101ALI20231220BHJP
G01B 7/00 20060101ALI20231220BHJP
H03K 17/955 20060101ALI20231220BHJP
H03K 17/945 20060101ALI20231220BHJP
【FI】
G01R27/26 C
G01R31/54
G01B7/00 101C
H03K17/955 G
H03K17/945 B
(21)【出願番号】P 2022555301
(86)(22)【出願日】2021-08-31
(86)【国際出願番号】 JP2021031977
(87)【国際公開番号】W WO2022074963
(87)【国際公開日】2022-04-14
【審査請求日】2023-01-31
(31)【優先権主張番号】P 2020170629
(32)【優先日】2020-10-08
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000010098
【氏名又は名称】アルプスアルパイン株式会社
(74)【代理人】
【識別番号】100108006
【氏名又は名称】松下 昌弘
(74)【代理人】
【識別番号】100085453
【氏名又は名称】野▲崎▼ 照夫
(74)【代理人】
【識別番号】100135183
【氏名又は名称】大窪 克之
(72)【発明者】
【氏名】飯倉 昭久
(72)【発明者】
【氏名】大井 基史
(72)【発明者】
【氏名】佐々木 友哉
【審査官】島▲崎▼ 純一
(56)【参考文献】
【文献】特開2020-113960(JP,A)
【文献】特開2020-10198(JP,A)
【文献】特開2011-169783(JP,A)
【文献】特開2010-266338(JP,A)
【文献】米国特許出願公開第2013/0320994(US,A1)
【文献】国際公開第2018/116706(WO,A1)
【文献】国際公開第2021/090636(WO,A1)
(58)【調査した分野】(Int.Cl.,DB名)
G01R 27/26
G01R 31/54
G01B 7/00
H03K 17/955
H03K 17/945
(57)【特許請求の範囲】
【請求項1】
シールド電極に近接して配置された検出電極と対象物との間の静電容量を検出する静電容量検出装置であって、
複数の第1配線を介して前記シールド電極に交流電圧を出力する交流電圧出力部と、
それぞれ前記第1配線と近接して配置された複数の第2配線を介して複数の前記検出電極と一対一に接続された複数の検出ノードを持ち、前記検出ノードの電圧が前記交流電圧に応じて振動するように前記検出ノードから前記第2配線を介して前記検出電極に電荷を供給し、複数の前記検出ノードの各々から供給した前記電荷に応じた複数の第1検出信号を生成する第1検出信号生成部と、
前記交流電圧出力部が前記交流電圧を出力する交流出力ノードから前記複数の第1配線の各々へ分岐する複数の第1経路に設けられた複数の第1フィルタと、
一の前記第1検出信号と前記交流電圧との位相差に応じた位相差信号を生成する少なくとも1つの位相差信号生成部と
を有する静電容量検出装置。
【請求項2】
前記第1フィルタが、前記交流電圧の周波数より高いカットオフ周波数を持ったローパスフィルタである、
請求項1に記載の静電容量検出装置。
【請求項3】
前記複数の第2配線と前記複数の検出ノードとの間の複数の第2経路に設けられた複数の第2フィルタを有し、
前記第2フィルタが、前記交流電圧の周波数より高いカットオフ周波数を持ったローパスフィルタである、
請求項2に記載の静電容量検出装置。
【請求項4】
正弦波信号を発生する正弦波発生部と、
前記第1検出信号に含まれる交流成分の振幅に応じた第2検出信号を生成する少なくとも1つの第2検出信号生成部とを有し、
前記交流電圧出力部は、前記正弦波信号に応じた前記交流電圧を出力し、
前記第2検出信号生成部は、
前記正弦波信号と前記第1検出信号とを乗算する第1乗算部と、
前記第1乗算部の出力信号の高域成分を減衰させる第1ローパスフィルタとを含み、
前記位相差信号生成部は、
前記正弦波信号の位相を90度遅延させる第1遅延部と、
前記第1遅延部により遅延した前記正弦波信号と前記第1検出信号とを乗算する第2乗算部と、
前記第2乗算部の出力信号の高域成分を減衰させる第2ローパスフィルタとを含み、
前記第2検出信号生成部は、前記第1ローパスフィルタの出力信号に応じた前記第2検出信号を生成し、
前記位相差信号生成部は、前記第2ローパスフィルタの出力信号に応じた前記位相差信号を生成する、
請求項3に記載の静電容量検出装置。
【請求項5】
前記正弦波信号を遅延させる第2遅延部を有し、
前記交流電圧出力部は、前記第2遅延部により遅延した前記正弦波信号に応じた前記交流電圧を出力し、
前記第2遅延部の遅延量は、前記第2ローパスフィルタの出力信号が最小となるように調整されている、
請求項4に記載の静電容量検出装置。
【請求項6】
前記第1検出信号生成部は、
前記検出ノードの電圧が前記交流電圧に応じて振動するように前記検出ノードへ前記電荷を供給し、供給した前記電荷に応じた信号を出力する少なくとも1つのチャージアンプと、
前記チャージアンプの出力信号と前記交流電圧との差に応じた信号を出力する少なくとも1つの差動アンプと、
前記差動アンプの出力信号をデジタル信号に変換し、前記第1検出信号として出力する少なくとも1つのアナログ-デジタル変換部とを含む、
請求項4又は5に記載の静電容量検出装置。
【請求項7】
前記交流電圧出力部と、前記第1検出信号生成部と、前記第2検出信号生成部と、前記位相差信号生成部と、前記正弦波発生部とが1以上の集積回路内に設けられており、
前記第1フィルタと前記第2フィルタとが、前記1以上の集積回路と異なる1以上の部品により構成されている、
請求項4~6のいずれか一項に記載の静電容量検出装置。
【請求項8】
前記第1フィルタは、
前記第1経路に設けられた第1インダクタと、
前記第1インダクタの両端のノードとグランドとの間にそれぞれ設けられた2つの第1キャパシタとを含み、
前記第2フィルタは、
前記第2経路に設けられた第2インダクタと、
前記第2インダクタの両端のノードと前記グランドとの間にそれぞれ設けられた2つの第2キャパシタとを含む、
請求項3~7のいずれか一項に記載の静電容量検出装置。
【請求項9】
前記第1フィルタは、
前記第1経路に設けられた第1抵抗と、
前記第1抵抗の両端のノードとグランドとの間にそれぞれ設けられた2つの第1キャパシタとを含み、
前記第2フィルタは、
前記第2経路に設けられた第2抵抗と、
前記第2抵抗の両端のノードと前記グランドとの間にそれぞれ設けられた2つの第2キャパシタとを含む、
請求項3~7のいずれか一項に記載の静電容量検出装置。
【請求項10】
前記交流電圧出力部と、前記第1検出信号生成部と、前記複数の第1フィルタと、前記少なくとも1つの位相差信号生成部とが、共通の第1配線基板に設けられており、
前記シールド電極と前記複数の検出電極とが、1以上の第2配線基板に設けられており、
前記第1配線基板と前記1以上の第2配線基板とが、1以上の配線ケーブルにより接続されており、
前記第1配線及び前記第2配線が、それぞれ前記配線ケーブルに含まれている、
請求項1~9のいずれか一項に記載の静電容量検出装置。
【請求項11】
前記交流電圧出力部は、振幅の半分より大きい直流電圧が重畳した前記交流電圧を出力する、
請求項1~10のいずれか一項に記載の静電容量検出装置。
【請求項12】
対象物の近接に応じた情報を入力する入力装置であって、
前記対象物の近接に応じて前記対象物との間の静電容量が変化する複数の検出電極と、
前記複数の検出電極に近接して配置されたシールド電極と、
前記対象物と前記複数の検出電極との間の前記静電容量をそれぞれ検出する請求項1~請求項11のいずれか一項に記載の静電容量検出装置とを有する、
入力装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、静電容量検出装置及び入力装置に関するものである。
【背景技術】
【0002】
指などの対象物と検出電極との間の静電容量を検出する自己容量方式の静電容量センサでは、対象物以外の物体と検出電極との間の寄生容量が検出結果の誤差になる。このような誤差を低減する方法として、検出電極と同じ電位を持つシールド電極(アクティブシールドとも呼ばれる)を検出電極の周囲に配置させる方法が知られている。下記の特許文献1には、シールド電極を備えた静電容量検出装置において上述した寄生容量の影響を更に低減する技術が記載されている。
【先行技術文献】
【特許文献】
【0003】
【文献】国際公開第2018/116706号
【文献】特開平5-288790号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、センシング用の電極(検出電極、シールド電極)が設けられた配線基板と静電容量の検出を行う電子回路が設けられた配線基板とを離れた場所に配置する場合、これらの配線基板をケーブル等によって配線しなければならないため、断線による故障や動作不良が発生し易くなる。
【0005】
検出電極につながる配線が断線した場合は、静電容量の検出ができなくなるため、断線の発生を容易に判別することができる。他方、シールド電極につながる複数の配線の一部が断線した場合は、外来ノイズの影響を受け易くなったり、周囲にノイズを放射し易くなったりするものの、シールド電極と電子回路との電気的な導通は維持されていることから、静電容量の検出結果に異常が表れ難い。そのため、静電容量の検出結果からは断線の発生を容易に判別できないという不利益がある。
【0006】
本発明はかかる事情に鑑みてなされたものであり、その目的は、シールド電極につながる複数の配線の一部が断線したことを容易に判別することが可能な静電容量検出装置と、そのような静電容量検出装置を備えた入力装置を提供することにある。
【課題を解決するための手段】
【0007】
本発明の第1の観点は、シールド電極に近接して配置された検出電極と対象物との間の静電容量を検出する静電容量検出装置であって、複数の第1配線を介して前記シールド電極に交流電圧を出力する交流電圧出力部と、それぞれ前記第1配線と近接して配置された複数の第2配線を介して複数の前記検出電極と一対一に接続された複数の検出ノードを持ち、前記検出ノードの電圧が前記交流電圧に応じて振動するように前記検出ノードから前記第2配線を介して前記検出電極に電荷を供給し、複数の前記検出ノードの各々から供給した前記電荷に応じた複数の第1検出信号を生成する第1検出信号生成部と、前記交流電圧出力部が前記交流電圧を出力する交流出力ノードから前記複数の第1配線の各々へ分岐する複数の第1経路に設けられた複数の第1フィルタと、一の前記第1検出信号と前記交流電圧との位相差に応じた位相差信号を生成する少なくとも1つの位相差信号生成部とを有する静電容量検出装置である。
【0008】
第1の観点の静電容量検出装置によれば、前記交流出力ノードから前記複数の第1配線の各々へ分岐する前記複数の第1経路に前記第1フィルタがそれぞれ設けられていることから、前記複数の第1配線の一部が断線した場合、前記交流出力ノードと前記シールド電極との間で並列に接続される前記第1フィルタの数が変化する。これにより、前記交流出力ノードから前記シールド電極までの周波数特性が変化し、前記交流出力ノードから前記第1検出信号の出力ノードまでの周波数特性も変化するため、前記交流出力ノードにおいて出力される前記交流電圧と、前記第1検出信号に含まれる交流成分との位相差が変化する。前記位相差信号生成部が生成する前記位相差信号は、一の前記第1検出信号と前記交流電圧との位相差に応じた信号であるため、前記複数の第1配線の一部が断線したことによる前記第1検出信号と前記交流電圧との位相差の変化を、前記位相差信号に基づいて容易に判別することが可能となる。
【0009】
好適に、前記第1フィルタが、前記交流電圧の周波数より高いカットオフ周波数を持ったローパスフィルタである。
これにより、前記第1配線から伝搬する周波数の高い外来ノイズを前記第1フィルタにおいて減衰させることが可能となる。
【0010】
好適に、前記複数の第2配線と前記複数の検出ノードとの間の複数の第2経路に設けられた複数の第2フィルタを有し、前記第2フィルタが、前記交流電圧の周波数より高いカットオフ周波数を持ったローパスフィルタである。
これにより、前記第2配線から伝搬する周波数の高い外来ノイズを前記第2フィルタにおいて減衰させることが可能となる。
【0011】
好適に、上記第1の観点の静電容量検出装置は、正弦波信号を発生する正弦波発生部と、前記第1検出信号に含まれる交流成分の振幅に応じた第2検出信号を生成する少なくとも1つの第2検出信号生成部とを有し、前記交流電圧出力部は、前記正弦波信号に応じた前記交流電圧を出力し、前記第2検出信号生成部は、前記正弦波信号と前記第1検出信号とを乗算する第1乗算部と、前記第1乗算部の出力信号の高域成分を減衰させる第1ローパスフィルタとを含み、前記位相差信号生成部は、前記正弦波信号の位相を90度遅延させる第1遅延部と、前記第1遅延部により遅延した前記正弦波信号と前記第1検出信号とを乗算する第2乗算部と、前記第2乗算部の出力信号の高域成分を減衰させる第2ローパスフィルタとを含み、前記第2検出信号生成部は、前記第1ローパスフィルタの出力信号に応じた前記第2検出信号を生成し、前記位相差信号生成部は、前記第2ローパスフィルタの出力信号に応じた前記位相差信号を生成する。
【0012】
この構成によれば、前記第1検出信号に含まれる交流成分と前記正弦波信号との位相差が小さい場合、前記第2ローパスフィルタの出力信号に応じた前記位相差信号は、前記第2検出信号に比べて、当該位相差の変化に応じた変化率が大きくなる。そのため、前記複数の第1配線の一部が断線したことによる前記第1検出信号と前記交流電圧との位相差の変化を、前記位相差信号の変化に基づいて容易に判別することが可能となる。
また、この構成によれば、前記第2検出信号と前記位相信号の両方を一つの前記正弦波信号に基づいて効率的に生成することが可能となる。
【0013】
好適に、上記第1の観点の静電容量検出装置は、前記正弦波信号を遅延させる第2遅延部を有し、前記交流電圧出力部は、前記第2遅延部により遅延した前記正弦波信号に応じた前記交流電圧を出力し、前記第2遅延部の遅延量は、前記第2ローパスフィルタの出力信号が最小となるように調整されている。
【0014】
この構成によれば、前記第2ローパスフィルタの出力信号が最小となる場合に、前記第1検出信号に含まれる交流成分と前記正弦波信号との位相差がゼロに近い状態となるため、前記第2検出信号による前記静電容量の検出感度を高めることが可能となる。
また、この構成によれば、前記第2遅延部の遅延量の変化に応じた前記位相差信号の変化を観測することにより、前記第1検出信号に含まれる交流成分と前記正弦波信号との位相差をゼロに近づける調整を行うことが可能となる。
【0015】
好適に、前記第1検出信号生成部は、前記検出ノードの電圧が前記交流電圧に応じて振動するように前記検出ノードへ前記電荷を供給し、供給した前記電荷に応じた信号を出力する少なくとも1つのチャージアンプと、前記チャージアンプの出力信号と前記交流電圧との差に応じた信号を出力する少なくとも1つの差動アンプと、前記差動アンプの出力信号をデジタル信号に変換し、前記第1検出信号として出力する少なくとも1つのアナログ-デジタル変換部とを含む。
【0016】
この構成によれば、前記チャージアンプと前記差動アンプと前記アナログ-デジタル変換部とを用いた簡易な構成により前記第1検出信号を生成することが可能となる。
【0017】
好適に、前記交流電圧出力部と、前記第1検出信号生成部と、前記第2検出信号生成部と、前記位相差信号生成部と、前記正弦波発生部とが1以上の集積回路内に設けられており、前記第1フィルタと前記第2フィルタとが、前記1以上の集積回路と異なる1以上の部品により構成されている。
これにより、集積回路内では実現が難しい比較的大きな時定数を持つ前記第1フィルタ及び前記第2フィルタを、前記1以上の部品によって構成することが可能となる。
【0018】
好適に、前記第1フィルタは、前記第1経路に設けられた第1インダクタと、前記第1インダクタの両端のノードとグランドとの間にそれぞれ設けられた2つの第1キャパシタとを含み、前記第2フィルタは、前記第2経路に設けられた第2インダクタと、前記第2インダクタの両端のノードと前記グランドとの間にそれぞれ設けられた2つの第2キャパシタとを含む。
この構成によれば、前記第1フィルタにおいて、比較的インピーダンスが高い前記第1配線側からの外来ノイズを減衰させ易くなり、前記第2フィルタにおいて、比較的インピーダンスが高い前記第2配線側からの外来ノイズを減衰させ易くなる。
【0019】
好適に、前記第1フィルタは、前記第1経路に設けられた第1抵抗と、前記第1抵抗の両端のノードとグランドとの間にそれぞれ設けられた2つの第1キャパシタとを含み、前記第2フィルタは、前記第2経路に設けられた第2抵抗と、前記第2抵抗の両端のノードと前記グランドとの間にそれぞれ設けられた2つの第2キャパシタとを含む。
この構成によれば、前記第1フィルタにおいて、比較的インピーダンスが高い前記第1配線側からの外来ノイズを減衰させ易くなり、前記第2フィルタにおいて、比較的インピーダンスが高い前記第2配線側からの外来ノイズを減衰させ易くなる。
【0020】
好適に、前記交流電圧出力部と、前記第1検出信号生成部と、前記複数の第1フィルタと、前記少なくとも1つの位相差信号生成部とが、共通の第1配線基板に設けられており、前記シールド電極と前記複数の検出電極とが、1以上の第2配線基板に設けられており、前記第1配線基板と前記1以上の第2配線基板とが、1以上の配線ケーブルにより接続されており、前記第1配線及び前記第2配線が、それぞれ前記配線ケーブルに含まれている。
この構成によれば、前記複数の第1配線の一部が1以上の前記配線ケーブルにおいて断線したことによる前記第1検出信号と前記交流電圧との位相差の変化を、前記位相差信号に基づいて容易に判別することが可能となる。
【0021】
好適に、前記交流電圧出力部は、振幅の半分より大きい直流電圧が重畳した前記交流電圧を出力する。
これにより、前記交流電圧を入力する回路を単電源で動作させることが可能となる。
【0022】
本発明の第2の観点は、対象物の近接に応じた情報を入力する入力装置であって、前記対象物の近接に応じて前記対象物との間の静電容量が変化する複数の検出電極と、前記複数の検出電極に近接して配置されたシールド電極と、前記対象物と前記複数の検出電極との間の前記静電容量をそれぞれ検出する上記第1の観点の静電容量検出装置とを有する、入力装置である。
【発明の効果】
【0023】
本発明によれば、シールド電極につながる複数の配線の一部が断線したことを容易に判別することが可能な静電容量検出装置と、そのような静電容量検出装置を備えた入力装置を提供できる。
【図面の簡単な説明】
【0024】
【
図1】
図1は、本実施形態に係る入力装置の構成の一例を示す図である。
【
図2】
図2は、本実施形態に係る静電容量検出装置の構成の一例を示す図である。
【
図3】
図3A~
図3Bは、第1フィルタ及び第2フィルタの構成の一例を示す図である。
【
図4】
図4は、第2信号生成部及び位相差信号生成部の構成の一例を示す図である。
【
図5】
図5は、シールド電極につながる複数の第1配線の一部が断線した状態を説明するための図である。
【
図6】
図6は、位相差信号生成部の一変形例を示す図である。
【発明を実施するための形態】
【0025】
図1は、本実施形態に係る入力装置の構成の一例を示す図である。
図1に示す入力装置1は、2つの検出電極Es-1及びEs-2と、検出電極Es-1及びEs-2に近接して配置されたシールド電極Eaと、静電容量検出装置3と、処理部4と、記憶部5と、インターフェース部6とを有する。
【0026】
本実施形態に係る入力装置1は、指やペンなどの対象物9が検出電極Es-i(iは1又は2の整数を示す。)に近接した場合に、検出電極Es-iと対象物9との間の静電容量を検出し、この検出結果に基づいて、対象物9の近接に応じた情報を入力する。例えば入力装置1は、検出電極Es-iに対する対象物9の近接の有無や、検出電極Es-iと対象物9との距離に関する情報などを、静電容量の検出結果に基づいて取得する。例えば入力装置1は、タッチセンサやタッチパッドなどのユーザーインターフェース装置に適用される。なお、本明細書における「近接」とは、近くにあることを意味しており、近接する物同士の接触の有無を限定しない。
【0027】
検出電極Es-iは、導電体である指やペンなどの対象物9との間に静電容量を生じる。シールド電極Eaは、検出電極Es-iに近接して配置される。検出電極Es-iは、指などの対象物9が近接可能な検出領域に配置される。検出領域の表面は、例えば絶縁性のカバー層で覆われており、カバー層より下層側に検出電極Es-iが配置される。シールド電極Eaは、対象物9以外の物体と検出電極Es-iとの静電結合を防止するための静電シールドであり、例えば検出領域において検出電極Es-iよりも下層側に配置される。
【0028】
図1に示すように、検出電極Es-iと対象物9との間には、寄生的な容量成分Crgが形成される。シールド電極Eaと検出電極Esとの間には、寄生的な容量成分Crsが形成される。シールド電極Eaとグランドとの間には、寄生的な容量成分Csgが形成される。
【0029】
静電容量検出装置3は、検出電極Es-1及びEs-2と対象物9との間にそれぞれ形成される容量成分Crgの静電容量(以下、「検出対象容量Crg」と記す場合がある。)を検出し、その検出結果を示す第2検出信号D2-1及びD2-2を出力する。
【0030】
また、静電容量検出装置3は、後述するように、第1検出信号D1-1と交流電圧Vasとの位相差に応じた信号位相差信号P-1、及び、第1検出信号D1-2と交流電圧Vasとの位相差に応じた位相差信号P-2をそれぞれ生成する。
【0031】
静電容量検出装置3は、
図1に示すように、ケーブル2-1を介して検出電極Es-1及びシールド電極Eaに接続され、ケーブル2-2を介して検出電極Es-2及びシールド電極Eaに接続される。ケーブル2-1の内部では、シールド電極Eaにつながる第1配線W1-1と検出電極Es-1につながる第2配線W2-1とが近接して配置される。ケーブル2-2の内部では、シールド電極Eaにつながる第1配線W1-2と検出電極Es-1につながる第2配線W2-2とが近接して配置される。以下の説明では、第1配線W1-1及びW1-2を区別せずに「第1配線W1」と記す場合がある。
【0032】
処理部4は、入力装置1の全体的な動作を制御する回路であり、例えば記憶部5に格納されるプログラムの命令コードに従って処理を行う1以上のプロセッサ(CPU、DSPなど)を含む。また処理部4は、特定の機能を果たすように構成された専用のハードウェア(ASIC、FPGAなど)を含んでもよい。処理部4による処理は、プロセッサがプログラムの命令コードを実行することにより実現してもよいし、少なくとも一部を専用のハードウェアにより実現してもよい。
【0033】
処理部4は、静電容量検出装置3から出力される第2検出信号D2-1及びD2-2に基づいて、対象物9が検出電極Es-1、Es-2に近接しているか否かの判定や、対象物9と検出電極Es-iとの距離の算出、検出領域における対象物9の近接位置の算出、対象物9の大きさの算出などの処理を行う。
【0034】
また処理部4は、静電容量検出装置3から出力される位相差信号P-iに基づいて、シールド電極Eaにつながる複数の第1配線W1の一部が断線したかを判定する処理を行う。
【0035】
記憶部5は、処理部4のプロセッサにおいて実行される命令コードを含んだプログラムや、処理部4において処理に使用されるデータ、処理の過程で一時的に保持されるデータなどを記憶する。記憶部5は、例えばDRAMやSRAM、フラッシュメモリ、ハードディスクなど、1種類以上の記憶デバイスを用いて構成される。
【0036】
インターフェース部6は、入力装置1と他の装置(例えば入力装置1を搭載する電子機器のホストコントローラなど)との間でデータをやり取りするための回路である。処理部4は、静電容量検出装置3の検出結果に基づいて得られた情報(対象物9の有無、対象物9の近接位置、対象物9との距離、対象物9の大きさなど)を、インターフェース部6によって図示しない上位装置に出力する。上位装置では、これらの情報を用いて、例えばポインティング操作やジェスチャ操作などを認識するユーザーインターフェースが構築される。
【0037】
図1の例において、静電容量検出装置3と処理部4と記憶部5とインターフェース部6とが第1配線基板B1に設けられており、検出電極Es-1及びEs-2とシールド電極Eaとが第2配線基板B2に設けられている。第1配線基板B1と第2配線基板B2とは、ケーブル2-1及び2-2によって接続されている。
【0038】
次に、静電容量検出装置3の構成について説明する。
図2は、本実施形態に係る静電容量検出装置3の構成の一例を示す図である。
図1及び
図2の例において、静電容量検出装置3は、第1検出信号生成部10と、交流電圧出力部20と、第2信号生成部30-1及び30-2と、位相差信号生成部40-1及び40-2と、正弦波発生部50と、第2遅延部60と、D/A変換部70と、第1フィルタF1-1及びF1-2と、第2フィルタF2-1及びF2-2とを有する。
また
図2の例において、静電容量検出装置3は、キャパシタC1-1及びC1-2と、キャパシタC2-1及びC2-2と、キャパシタC3-1及びC3-2とを有する。
【0039】
[第1検出信号生成部10]
第1検出信号生成部10は、
図2に示すように、2つの第2配線W2を介して2つの検出電極Esと一対一に接続された2つの検出ノードN1-1及びN1-2を持つ。検出ノードN1-iは、第2配線W2-iを介して検出電極Es-iに接続される。
【0040】
第1検出信号生成部10は、交流電圧出力部20から出力される交流電圧Vasに応じて検出ノードN1-iの電圧が振動するように、検出ノードN1-iから第2配線W2-iを介して検出電極Es-iに電荷を供給する。
【0041】
第1検出信号生成部10は、2つの検出ノードN1-1及びN1-2の各々から供給した電荷に応じた2つの第1検出信号D1-1及びD1-2を生成する。すなわち、第1検出信号生成部10は、検出ノードN1-iから検出電極Es-iへ供給した電荷に応じた第1検出信号D1-iを生成する。
【0042】
図2の例において、第1検出信号生成部10は、チャージアンプ11-1及び11-2と、減衰回路12-1及び12-2と、差動アンプ13-1及び13-2と、A/D変換部14-1及び14-2と、抵抗R1-1及びR1-2とを有する。
【0043】
減衰回路12-iは、交流電圧出力部20が出力する交流電圧Vasの振幅を減衰させた交流電圧Vdrv-iを出力する。減衰回路12-iは、交流電圧Vasの振幅に対する交流電圧Vdrv-iの振幅の比である減衰比Kを、対象物9が存在しない非検出状態においてチャージアンプ11-iの出力信号Vo-iの電圧振幅がゼロ付近となる比に保持する。
【0044】
図2の例において、減衰回路12-iは、直列に接続されたキャパシタC4-i及びキャパシタC5-iを含む。交流電圧出力部20は、キャパシタC4-iとキャパシタC5-iとの直列回路に交流電圧Vasを印加する。キャパシタC4-iの一方の端子は、交流電圧出力部20の交流電圧Vasが出力される交流出力ノードN3に接続され、キャパシタC4-iの他方の端子は、キャパシタC5-iを介してグランドに接続される。減衰回路12-iは、キャパシタC5-iに生じる交流電圧を交流電圧Vdrv-iとして出力する。キャパシタC4-iの静電容量及びキャパシタC5-iの静電容量は、対象物9が存在しない非検出状態においてチャージアンプ11-iの出力信号Vo-iの電圧振幅がゼロ付近となるようにそれぞれ設定された静電容量である。
【0045】
図2の例において、キャパシタC5-iは静電容量値の調整が可能であり、対象物9が存在しない非検出状態においてチャージアンプ11-iの出力信号Vo-iの電圧振幅がゼロ付近となるようにキャパシタC5-iの静電容量値が調整される。キャパシタC5-iは、IC内部の半導体チップ等に形成される部品でもよい。この場合、例えばキャパシタC5-iは、並列に接続された複数のキャパシタにより構成されており、レーザートリミング等で並列接続されるキャパシタの数を選択することにより静電容量値が調整される。またキャパシタC5-iは、素子値の調整が可能なディスクリート部品でもよい。
【0046】
キャパシタC4-iとキャパシタC5-iとが接続される交流入力ノードN2-iは、抵抗R2-iを介して交流出力ノードN3に接続される。交流入力ノードN2-iが接続されるチャージアンプ11-iの入力(後述するオペアンプU1-iの非反転入力端子)は、この抵抗R2-iに比べて入力インピーダンスが十分に大きいため、交流入力ノードN2-iの直流電位は交流出力ノードN3の直流電位と概ね等しくなる。
図2の例において、抵抗R2-iの抵抗値は製造時に調整可能であり、この抵抗値を調整することによって交流電圧Vasに対する交流電圧Vdrv-iの位相を調整することが可能である。
【0047】
チャージアンプ11-iは、検出ノードN1-iの電圧が交流電圧Vasに応じて振動するように検出ノードN1-iへ電荷を供給し、供給した電荷に応じた信号Vo-iを出力する。チャージアンプ11-iは、交流電圧Vasの振幅を減衰させた交流電圧Vdrv-iを交流入力ノードN2-iにおいて入力し、検出ノードN1-iの電圧が交流入力ノードN2-iの電圧に近づくように(すなわち検出ノードN1-iにおいて交流電圧Vdrv-iが生じるように)検出ノードN1-iへ電荷を供給する。
【0048】
図2の例において、チャージアンプ11-iは、帰還キャパシタCagと、オペアンプU1-iとを有する。オペアンプU1-iは、検出ノードN1-iに接続される反転入力端子と交流入力ノードN2-iに接続される非反転入力端子との電圧差を増幅し、当該増幅した電圧差に応じた信号Vo-iを出力する。帰還キャパシタCagは、信号Vo-iを出力するオペアンプU1-iの出力ノードと検出ノードN1-iとの間の経路に設けられる。
【0049】
差動アンプ13-iは、チャージアンプ11-iの出力信号Vo-iと交流電圧Vasとの差に応じた信号Vm-iを出力する。例えば差動アンプ13-iは全差動増幅器を含んでおり、信号Vm-iを差動信号として出力する。また差動アンプ13-iは、後段のA/D変換部14-iの変換動作に伴うエイリアシングを抑制するため、所定の周波数帯域より高域の周波数成分を減衰させるローパスフィルタとしての機能を備える。
【0050】
A/D変換部14-iは、差動アンプ13-iから出力される信号Vm-iをデジタル信号である第1検出信号D1-iに変換する。
【0051】
抵抗R1-iは、検出ノードN1-iと第2配線W2-iとの間の導電路である第2経路P2-iに設けられている。
【0052】
[交流電圧出力部20]
交流電圧出力部20は、複数の第1配線W1を介してシールド電極Eaに交流電圧Vasを出力する。例えば交流電圧出力部20は、一定の振幅及び周波数を持つ正弦波の交流電圧Vasを出力する。
【0053】
図2の例において、交流電圧出力部20は、直流電圧を出力する定電圧源21と、オペアンプU2と、抵抗R3及びR4とを含む。オペアンプU2の非反転入力端子には定電圧源21の直流電圧Vbが印加され、オペアンプU2の反転入力端子には抵抗R3を介して正弦波の信号Vsinが入力される。オペアンプU2の出力端子と反転入力端子との間の経路には、抵抗R4が設けられる。オペアンプU2の出力端子は、交流出力ノードN3に接続される。オペアンプU2は、定電圧源21の直流電圧Vbが重畳した交流電圧Vasを出力端子から交流出力ノードN3に出力する。直流電圧Vbが交流電圧Vasの振幅の半分より大きいため、交流電圧Vasは常に正の電圧となる。
図2の例において、抵抗R4の抵抗値が調整可能であり、交流電圧Vasが所定の振幅を持つように抵抗R4の抵抗値が調整される。
【0054】
[第1フィルタF1-i、第2フィルタF2-i]
第1フィルタF1-1及びF1-2は、交流出力ノードN3から2つの第1配線W1の各々へ分岐する2つの導電路(第1経路P1-1、P1-2)に設けられている。すなわち、第1フィルタF1-iは、交流出力ノードN3から第1配線W1-iへ分岐する第1経路P1-iに設けられている。
第2フィルタF2-1及びF2-2は、第2配線W2-1及びW2-2と検出ノードN1-1及びN1-2との間の2つの導電路(第2経路P2-1、P2-2)に設けられている。すなわち、第2フィルタF2-iは、第2配線W2-iと検出ノードN1-iとの間の第2経路P2-iに設けられている。
【0055】
第1フィルタF1-i及び第2フィルタF2-iは、例えば、交流電圧Vasの周波数より高いカットオフ周波数を持ったローパスフィルタである。これらのフィルタにより、第1配線W1-iや第2配線W2-iから静電容量検出装置3へ伝搬する外来ノイズが減衰すると共に、第1配線W1-iや第2配線W2-iを通じて静電容量検出装置3から周囲に放射されるノイズが減衰する。
【0056】
図3Aは、第1フィルタF1-i及び第2フィルタF2-iの構成の一例を示す図である。
図3Aの例において、第1フィルタF1-i及び第2フィルタF2-iは、インダクタとキャパシタとがπ型に接続されたローパスフィルタである。
図3Aに示す第1フィルタF1-iは、第1経路P1-iに設けられた第1インダクタL1-iと、第1インダクタL1-iの両端のノードとグランドとの間にそれぞれ設けられた第1キャパシタC6-i及び第1キャパシタC7-iとを有する。第1キャパシタC6-iは第1インダクタL1-iの一方(第1配線W1-i側)の端子に接続され、第1キャパシタC7-iは第1インダクタL1-iの他方の端子に接続される。
図3Aに示す第2フィルタF2-iは、第2経路P2-iに設けられた第2インダクタL2-iと、第2インダクタL2-iの両端のノードとグランドとの間にそれぞれ設けられた第2キャパシタC8-i及び第2キャパシタC9-iとを有する。第2キャパシタC8-iは第2インダクタL2-iの一方(第2配線W2-i側)の端子に接続され、第2キャパシタC9-iは第2インダクタL2-iの他方の端子に接続される。
【0057】
図3Bは、第1フィルタF1-i及び第2フィルタF2-iの別の構成例を示す図である。
図3Bの例において、第1フィルタF1-i及び第2フィルタF2-iは、抵抗とキャパシタとがπ型に接続されたローパスフィルタである。
図3Bに示す第1フィルタF1-iは、第1経路P1-iに設けられた第1抵抗R5-iと、第1抵抗R5-iの両端のノードとグランドとの間にそれぞれ設けられた第1キャパシタC10-i及び第1キャパシタC11-iとを有する。第1キャパシタC10-iは第1抵抗R5-iの一方(第1配線W1-i側)の端子に接続され、第1キャパシタC11-iは第1抵抗R5-iの他方の端子に接続される。
図3Bに示す第2フィルタF2-iは、第2経路P2-iに設けられた第2抵抗R6-iと、第2抵抗R6-iの両端のノードとグランドとの間にそれぞれ設けられた第2キャパシタC12-i及び第2キャパシタC13-iとを有する。第2キャパシタC12-iは第2抵抗R6-iの一方(第2配線W2-i側)の端子に接続され、第2キャパシタC13-iは第2抵抗R6-iの他方の端子に接続される。
【0058】
[キャパシタC1-i、C2-i、C3-i]
キャパシタC1-iは、第2経路P2-iにおける抵抗R1-iと第2フィルタF2-iとの間に設けられている。キャパシタC2-iは、キャパシタC1-iの第2フィルタF2-i側の端子とグランドとの間に設けられている。キャパシタC1-iとキャパシタC2-iにより、容量成分Crsの静電容量が大きいことによるチャージアンプ11-iの電荷の増大を抑制して、検出感度を適切な範囲に抑えることができる。
【0059】
キャパシタC3-iは、キャパシタC1-iの第2フィルタF2-i側の端子と交流出力ノードN3との間に設けられている。キャパシタC3-iにより、第1配線W1-i及び第2配線W2-iから静電容量検出装置3に伝搬する外来ノイズを低減できる。
【0060】
[正弦波発生部50]
正弦波発生部50は、交流電圧Vasの基準となる正弦波信号Ds1を発生する。正弦波発生部50は、例えばメモリに記憶された正弦波の数値データを所定のタイミングで順次に読み出すことにより正弦波信号Ds1を生成する。
【0061】
[第2信号生成部30-i]
第2信号生成部30-iは、第1検出信号D1-iに含まれる交流成分(交流電圧Vasに同期した成分)の振幅に応じた第2検出信号D2-iを生成する。第1検出信号D1-iに含まれる交流電圧Vasに同期した交流成分は検出対象容量Crgに応じた振幅を持つため、第1検出信号D1-iは検出対象容量Crgに応じた値を持つ。
【0062】
第2信号生成部30-iは、例えば
図4に示すように、第1乗算部31-iと第1ローパスフィルタ32-iとを有する。第1乗算部31-iは、正弦波信号Ds1と第1検出信号D1-iとを乗算する。第1ローパスフィルタ32-iは、第1乗算部31-iの出力信号の高域成分を減衰させた信号を第2検出信号D2-iとして出力する。
【0063】
[位相差信号生成部40-i]
位相差信号生成部40-iは、第1検出信号D1-iと交流電圧Vasとの位相差に応じた位相差信号P-iを生成する。
【0064】
位相差信号生成部40-iは、例えば
図4に示すように、第2乗算部41-iと、第2ローパスフィルタ42-iと、第1遅延部43-iとを有する。
【0065】
第1遅延部43-iは、正弦波信号Ds1の位相を90度遅延させる。第2乗算部41-iは、第1遅延部43-iにより遅延した正弦波信号Ds1と第1検出信号D1-iとを乗算する。第2ローパスフィルタ42-iは、第2乗算部41-iの出力信号の高域成分を減衰させた信号を位相差信号P-iとして出力する。第1検出信号D1-iと交流電圧Vasとの位相差がゼロに近い場合、位相差信号P-iはゼロに近い値となる。
【0066】
なお、位相差信号生成部40-iは、第1ローパスフィルタ32-iの出力信号と第2ローパスフィルタ42-iの出力信号とに基づいて、第1検出信号D1-iと交流電圧Vasとの位相差に応じた位相差信号P-iを生成してもよい。例えば、第1ローパスフィルタ32-iの出力信号を実部、第2ローパスフィルタ42-iの出力信号を虚部とする複素ベクトルの正弦値を位相差信号P-iとして算出してもよい。このように算出した位相差信号P-iも、第1検出信号D1-iと交流電圧Vasとの位相差がゼロに近い場合、ゼロに近い値となる。
【0067】
[第2遅延部60、D/A変換部70]
第2遅延部60は、正弦波発生部50が生成した正弦波信号Ds1を遅延させた正弦波信号Ds2を生成する。D/A変換部70は、正弦波信号Ds2をデジタル信号からアナログの正弦波の信号Vsinに変換し、交流電圧出力部20に入力する。交流電圧出力部20は、正弦波信号Ds1を遅延させてアナログ信号に変換した正弦波の信号Vsinに基づいて交流電圧Vasを生成する。
【0068】
第2遅延部60の遅延量は、位相差信号生成部40-iの第2ローパスフィルタ42-iの出力信号が最小となるように調整されている。第2ローパスフィルタ42-iの出力信号が最小となる場合に、第1検出信号D1-iに含まれる交流成分と正弦波信号Ds1との位相差がゼロに近い状態となるため、第2検出信号D2-iによる検出対象容量Crgの検出感度が高くなる。
【0069】
静電容量検出装置3は、例えば1以上の集積回路(IC)と、集積回路とは異なる1以上の部品(ディスクリート部品)によって構成される。例えば上述した構成において、第1検出信号生成部10と、交流電圧出力部20と、第2信号生成部30-iと、位相差信号生成部40-iと、正弦波発生部50と、第2遅延部60と、D/A変換部70とが、1以上の集積回路内に設けられている。また、第1フィルタF1-i、第2フィルタF2-i、キャパシタC1-i、キャパシタC2-i、キャパシタC3-iは、集積回路とは異なる部品(ディスクリート部品)により構成される。
【0070】
次に、上述した構成を有する入力装置1における静電容量検出装置3の動作を説明する。
【0071】
断線等が発生していない通常の動作において、第1検出信号生成部10のチャージアンプ11-iは、交流電圧Vasの振幅を減衰回路12-iにより減衰させた交流電圧Vdrv-iとほぼ同じ交流電圧が検出ノードN1-iにおいて発生するように、検出ノードN1へ電荷を供給する。この電荷は、検出ノードN1-iから第2配線W2-iを介して検出電極Es-iに供給されるため、交流電圧Vdrv-iに応じた電荷の変動の振幅は、検出対象容量Crgに応じて変化する。そのため、チャージアンプ11-iの出力信号Vo-iの振幅は検出対象容量Crgに応じて変化し、チャージアンプ11-iの出力信号Vo-iと交流電圧Vasとの差を増幅してデジタル信号に変換した第1検出信号D1-iの振幅も、検出対象容量Crgに応じて変化する。第2信号生成部30-iは、第1検出信号D1-iに含まれる交流成分(交流電圧Vasに同期した成分)の振幅に応じた第2検出信号D2-iを生成するため、第2検出信号D2-iの値は検出対象容量Crgに応じて変化する。これにより、対象物9が検出電極Es-iに近づくことによる検出対象容量Crgの変化を、第2検出信号D2-iの変化として検出することが可能となる。
【0072】
断線等が発生していない場合、第1検出信号D1-iに含まれる交流成分(交流電圧Vasに同期した成分)と正弦波信号Ds1との位相差は小さいため、位相差信号生成部40-iが生成する位相差信号P-iはゼロに近い値となっている。
【0073】
ここで、例えば
図5に示すように、複数の第1配線W1の一部(
図5の例では第1配線W1-2)が断線したものとする。この場合、交流出力ノードN3とシールド電極Eaとの間において並列に接続される第1フィルタF1-iの個数が少なくなる。また、第1フィルタF1-iが
図3Aや
図3Bに示すようなπ型のローパスフィルタである場合、断線が生じた第1配線W1につながる第1フィルタF1-iの交流出力ノードN3とグランドとの間の静電容量が見かけ上大きくなる。これにより、交流出力ノードN3からシールド電極Eaまでの周波数特性が変化し、交流出力ノードN3から第1検出信号D1-iの出力ノードまでの周波数特性も変化するため、交流出力ノードN3において出力される交流電圧Vasと、第1検出信号D1-iに含まれる交流成分との位相差が変化する。具体的には、交流出力ノードN3から第1検出信号D1-iの出力ノードまでのローパスフィルタ特性のカットオフ周波数が低くなることにより、第1検出信号D1-iに含まれる交流成分の位相が正弦波信号Ds1の位相に対して遅れる。この位相差の変化により、位相差信号生成部40-iが生成する位相差信号P-iも変化する。従って、位相差信号P-iの変化に基づいて、複数の第1配線W1の一部に生じた断線を検出することが可能となる。
【0074】
第1検出信号D1-iに含まれる交流成分と正弦波信号Ds1との位相差が微小である場合、第1検出信号D1-iと正弦波信号Ds1との乗算結果に基づいて得られる第2信号生成部30-iの第2検出信号D2-iは、位相差に対する変化率がゼロに近い。そのため、この位相差を第2検出信号D2-iに基づいて検出することは困難である。これに対し、正弦波信号Ds1を90度遅延させた信号と第1検出信号D1-iとの乗算結果に基づいて得られる位相差信号生成部40-iの位相差信号P-iは、位相差に対する変化率が最も大きい状態になっている。そのため、位相差の変化に応じて位相差信号P-iも大きく変化するため、位相差信号P-iの変化から第1配線W1の断線を容易に判別することができる。
【0075】
なお、本実施形態は上述した例に限定されるものではなく、種々の変形例を含んでいる。
【0076】
図6は、位相差信号生成部40-iの一変形例を示す図である。
図6に示す位相差信号生成部40-iは、入力される制御信号に応じて正弦波信号Ds1を遅延させる遅延部44-iと、遅延部44-iの出力信号と第1検出信号D1-iとの位相を比較する位相比較部45-iと、位相比較部45-iの位相比較結果に応じた信号を積分し、位相差信号P-iとして出力する積分部46-iとを有する。遅延部44-iは、積分部46-iが出力する位相差信号P-iを制御信号として入力し、位相差信号P-iに応じて正弦波信号Ds1の遅延量を制御する。
【0077】
図6に示す位相差信号生成部40-iにおいて、位相比較部45-iは、遅延部44-iの出力信号と第1検出信号D1-iとの位相比較結果に応じて、正又は負の信号を出力する。例えば、遅延部44-iの出力信号の位相が第1検出信号D1-iの位相に比べて進むと正の信号を出力し、逆の場合に負の信号を出力する。遅延部44-iは、位相差信号P-iの値が正に増大すると遅延量を大きくし、逆の場合に遅延量を小さくする。これにより、位相差信号P-iの値は、第1検出信号D1-iと正弦波信号Ds1との位相差に応じた値となる。
【0078】
上述した実施形態において検出電極は2つであるが、本実施形態の他の例において検出電極は3以上でもよい。
【0079】
上述した実施形態において、第1検出信号生成部は検出電極と同じ数のチャージアンプを備えているが、本実施形態の他の例では、複数の検出電極とチャージアンプとの接続をセレクタ回路によって切り替えることにより、第1検出信号生成部におけるチャージアンプの数を検出電極の数より少なくしてもよい。
【0080】
本実施形態の入力装置は、指等の操作による情報を入力するユーザーインターフェース装置に限定されない。すなわち、本実施形態の入力装置は、人体に限定されない種々の物体と検出電極との間の静電容量を検出する装置に広く適用可能である。
【符号の説明】
【0081】
1…入力装置、2-1,2-2…ケーブル、3…静電容量検出装置、4…処理部、5…記憶部、6…インターフェース部、9…対象物、10…第1検出信号生成部、11-1,11-2…チャージアンプ、12-1,12-2…減衰回路、13-1,13-2…差動アンプ、14-1,14-2…A/D変換部、20…交流電圧出力部、21…定電圧源、30-1,30-2…第2信号生成部、31-1,31-2…第1乗算部、32-1,32-2…第1ローパスフィルタ、40-1,40-2…位相差信号生成部、41-1,41-2…第2乗算部、42-1,42-2…第2ローパスフィルタ、43-1,43-2…第1遅延部、44-1,44-2…遅延部、45-1,45-2…位相比較部、46-1,45-2…積分部、50…正弦波発生部、60…第2遅延部、70…D/A変換部Es-1,Es-2…検出電極、Ea…シールド電極、F1-1,F1-2…第1フィルタ、F2-1,F2-2…第2フィルタ、W1,W1-1,W1-2…第1配線、W2-1,W2-2…第2配線