IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 株式会社半導体エネルギー研究所の特許一覧

<>
  • 特許-撮像装置 図1
  • 特許-撮像装置 図2
  • 特許-撮像装置 図3
  • 特許-撮像装置 図4
  • 特許-撮像装置 図5
  • 特許-撮像装置 図6
  • 特許-撮像装置 図7
  • 特許-撮像装置 図8
  • 特許-撮像装置 図9
  • 特許-撮像装置 図10
  • 特許-撮像装置 図11
  • 特許-撮像装置 図12
  • 特許-撮像装置 図13
  • 特許-撮像装置 図14
  • 特許-撮像装置 図15
  • 特許-撮像装置 図16
  • 特許-撮像装置 図17
  • 特許-撮像装置 図18
  • 特許-撮像装置 図19
  • 特許-撮像装置 図20
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-19
(45)【発行日】2023-12-27
(54)【発明の名称】撮像装置
(51)【国際特許分類】
   H01L 27/146 20060101AFI20231220BHJP
   H01L 29/786 20060101ALI20231220BHJP
   H01L 21/336 20060101ALI20231220BHJP
   H04N 25/70 20230101ALI20231220BHJP
   H01L 31/10 20060101ALI20231220BHJP
【FI】
H01L27/146 C
H01L27/146 D
H01L29/78 613Z
H01L29/78 618B
H01L29/78 612Z
H04N25/70
H01L31/10 A
【請求項の数】 2
(21)【出願番号】P 2023018551
(22)【出願日】2023-02-09
(62)【分割の表示】P 2021075708の分割
【原出願日】2015-06-11
(65)【公開番号】P2023065433
(43)【公開日】2023-05-12
【審査請求日】2023-02-10
(31)【優先権主張番号】P 2014120472
(32)【優先日】2014-06-11
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】高橋 寛暢
(72)【発明者】
【氏名】島 行徳
(72)【発明者】
【氏名】秋元 健吾
(72)【発明者】
【氏名】肥塚 純一
(72)【発明者】
【氏名】楠本 直人
【審査官】小山 満
(56)【参考文献】
【文献】特開2013-016772(JP,A)
【文献】特開2009-238813(JP,A)
【文献】特開2006-148901(JP,A)
【文献】特開2003-215255(JP,A)
【文献】特開平10-197647(JP,A)
【文献】米国特許出願公開第2002/0117668(US,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 27/146
H01L 29/786
H01L 21/336
H04N 25/70
H01L 31/10
(57)【特許請求の範囲】
【請求項1】
トランジスタと、フォトダイオードと、容量素子を有する画素と、前記画素の上のシンチレータと、を有し、
前記トランジスタは、第1の電極と、前記第1の電極と接する第1の絶縁膜と、前記第1の絶縁膜と接する第1の半導体層と、前記第1の半導体層と接する第2の電極と、前記第1の半導体層と接する第3の電極と、を有し、
前記フォトダイオードは、第4の電極と、第5の電極と、前記第4の電極と前記第5の電極との間の第2の半導体層と、を有し、
前記第1の半導体層は、第2の絶縁層と接する領域を有し、
前記第2の電極は、前記第2の絶縁層と接する領域を有し、
前記第3の電極は、前記第2の絶縁層と接する領域を有し、
前記第2の絶縁層は、第3の絶縁層と接する領域を有し、
前記第3の絶縁層は、第4の絶縁層と接する領域を有し、
前記第4の絶縁層は、前記第4の電極と接する領域を有し、
前記第1の電極と重なる領域において、前記第3の絶縁層は、前記第4の電極と接する領域を有し、
前記第5の電極は、前記第2の電極と電気的に接続され、
前記容量素子は、前記第3の電極が延在した領域と、前記第2の絶縁層と、前記第3の絶縁層と、前記第4の電極と、を有し、
X線が前記シンチレータに入射されると、可視光または紫外線光に変換された後、前記フォトダイオードで検知される、撮像装置。
【請求項2】
請求項1において、
前記第1の半導体層は、酸化物半導体層を有し、
前記酸化物半導体層は、InとZnとM(MはAl、Ti、Sn、Ga、Y、Zr、La、Ce、NdまたはHf)を有する、撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、撮像装置に関する。
【0002】
なお、本発明の一態様は、上記の技術分野に限定されない。より具体的に本明細書で開示
する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装
置、それらの駆動方法、または、それらの製造方法を一例として挙げることができる。
【0003】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
【背景技術】
【0004】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。当該トランジスタは集積回路(IC)や表示装置のような電子デバイス
に広く応用されている。トランジスタに適用可能な半導体材料として、シリコン系半導体
が広く知られているが、その他の材料として酸化物半導体が注目されている。
【0005】
例えば、酸化物半導体として酸化亜鉛、またはIn-Ga-Zn系酸化物を用いてトラン
ジスタを作製する技術が開示されている(特許文献1および特許文献2参照)。
【0006】
また、特許文献3では、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素
回路の一部に用い、CMOS(Complementary Metal Oxide
Semiconductor)回路が作製可能なシリコンを有するトランジスタを周辺回
路に用いる構成の撮像装置が開示されている。
【先行技術文献】
【特許文献】
【0007】
【文献】特開2007-123861号公報
【文献】特開2007-96055号公報
【文献】特開2011-119711号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
撮像装置においては、あらゆる環境下における用途が想定されるため、低照度環境や、動
体を被写体とした場合においても高い撮像品質などが求められる。また、それらの要求を
満たしつつ、より低コストで作製することができ、かつ信頼性の高い撮像装置が望まれて
いる。
【0009】
例えば、放射線像を取得する撮像装置では、放射線よる特性変動が少ないトランジスタを
用いられることが望まれる。
【0010】
また、上述した酸化物半導体は、水素などの不純物が混入することによって物性が変化し
やすい。したがって、酸化物半導体を用いたトランジスタおよびその周囲は、水素などの
不純物が混入しにくい構成とすることが望まれる。
【0011】
したがって、本発明の一態様では、信頼性の高い撮像装置を提供することを目的の一つと
する。または、低コストの撮像装置を提供することを目的の一つとする。または、高開口
率の撮像装置を提供することを目的の一つとする。または、低照度下で撮像することがで
きる撮像装置を提供することを目的の一つとする。または、ダイナミックレンジの広い撮
像装置を提供することを目的の一つとする。または、解像度の高い撮像装置を提供するこ
とを目的の一つとする。または、集積度の高い撮像装置を提供することを目的の一つとす
る。または、広い温度範囲において使用可能な撮像装置を提供することを目的の一つとす
る。または、低消費電力の撮像装置を提供することを目的の一つとする。または、撮像装
置を有する半導体装置を提供することを目的の一つとする。
【0012】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0013】
本発明の一態様は、酸化物半導体を用いて形成されたトランジスタ、およびフォトダイオ
ードを有する撮像装置に関する。
【0014】
本発明の一態様は、第1のトランジスタと、第2のトランジスタと、第3のトランジスタ
と、第4のトランジスタと、フォトダイオードと、容量素子を有する撮像装置であって、
第1乃至第4のトランジスタは、それぞれ第1のゲート電極および第2のゲート電極を有
し、第1のトランジスタのソース電極またはドレイン電極の一方はフォトダイオードのカ
ソード電極と電気的に接続され、第1のトランジスタのソース電極またはドレイン電極の
他方は第2のトランジスタの第1のゲート電極と電気的に接続され、第2のトランジスタ
のソース電極またはドレイン電極の一方は第3のトランジスタのソース電極またはドレイ
ン電極の一方と電気的に接続され、第4のトランジスタのソース電極またはドレイン電極
の一方は第1のトランジスタのソース電極またはドレイン電極の他方と電気的に接続され
、容量素子の一方の電極は第1のトランジスタのソース電極またはドレイン電極の他方と
電気的に接続され、第1乃至第4のトランジスタが有するそれぞれの第2のゲート電極は
フォトダイオードのアノード電極と電気的に接続され、容量素子の他方の電極はフォトダ
イオードのアノード電極と電気的に接続されていることを特徴とする撮像装置である。
【0015】
第1乃至第4のトランジスタは酸化物半導体層を有し、酸化物半導体層は、Inと、Zn
と、M(MはAl、Ti、Sn、Ga、Y、Zr、La、Ce、NdまたはHf)を有す
ることが好ましい。
【0016】
本発明の他の一態様は、トランジスタと、フォトダイオードと、容量素子を有する撮像装
置であって、トランジスタは、第1の電極と、第1の電極と接する第1の絶縁膜と、第1
の絶縁膜と接する第1の半導体層と、第1の半導体層と接する第2の電極および第3の電
極を有し、フォトダイオードは第4の電極と、第5の電極と、第4の電極と第5の電極と
の間に第2の半導体層を有し、第1の半導体層は第2の絶縁層と接する領域を有し、第2
の電極は第2の絶縁層と接する領域を有し、第3の電極は第2の絶縁層と接する領域を有
し、第2の絶縁層は第3の絶縁層と接する領域を有し、第3の絶縁層は第4の絶縁層と接
する領域を有し、第4の絶縁層は第4の電極と接する領域を有し、第1の電極と重なる領
域において、第3の絶縁層は第4の電極と接する領域を有し、第5の電極は第2の電極と
電気的に接続され、容量素子は、第3の電極が延在した領域と、第2の絶縁層と、第3の
絶縁層と、第4の電極を含んで構成されることを特徴とする撮像装置である。
【0017】
上記フォトダイオードは、第4の電極と接する第3の半導体層と、第5の電極と接する第
4の半導体層とをさらに有し、第2の半導体層は第3の半導体層と第4の半導体層に接し
て挟まれる。また、第3の半導体層の導電型はp型、第4の半導体層の導電型はn型、第
2の半導体層の導電型はi型とすることができる。
【0018】
上記第1の電極層と重なる領域において、フォトダイオードは第4の半導体層が欠損して
いる領域を有する構成とすることができる。
【0019】
また、上記第1の電極層と重なる領域において、フォトダイオードは第2の半導体層およ
び第4の半導体層が欠損している領域を有する構成とすることができる。
【0020】
また、上記第1の電極層と重なる領域において、フォトダイオードは第2の半導体層、第
3の半導体層および第4の半導体層が欠損している領域を有する構成とすることができる
【0021】
第1の半導体層は酸化物半導体層を有し、酸化物半導体は、Inと、Znと、M(MはA
l、Ti、Sn、Ga、Y、Zr、La、Ce、NdまたはHf)を有することが好まし
い。
【発明の効果】
【0022】
本発明の一態様により、信頼性の高い撮像装置を提供することができる。または、低コス
トの撮像装置を提供することができる。または、高開口率の撮像装置を提供することがで
きる。または、低照度下で撮像することができる撮像装置を提供することができる。また
は、ダイナミックレンジの広い撮像装置を提供することができる。または、解像度の高い
撮像装置を提供することができる。または、集積度の高い撮像装置を提供することができ
る。または、広い温度範囲において使用可能な撮像装置を提供することができる。または
、低消費電力の撮像装置を提供することができる。または、新規な撮像装置を有する半導
体装置を提供することができる。
【0023】
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態
様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合も
ある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、こ
れらの効果を有さない場合もある。
【図面の簡単な説明】
【0024】
図1】撮像装置の画素の断面図および画素の回路図。
図2】撮像装置の画素の断面図。
図3】撮像装置の画素の断面図。
図4】撮像装置の画素の回路図。
図5】撮像装置の画素の回路図。
図6】撮像装置の画素の上面図。
図7】撮像装置を説明する図。
図8】撮像装置の構成を説明する図。
図9】撮像装置の駆動回路を説明する図。
図10】撮像装置の画素の断面図およびフォトダイオード端部の断面図。
図11】画素回路の動作を説明するタイミングチャート。
図12】撮像装置の画素の回路図。
図13】積分回路を説明するための図。
図14】グローバルシャッタ方式とローリングシャッタ方式の動作を説明するタイミングチャート。
図15】トランジスタを説明する上面図および断面図。
図16】トランジスタを説明する上面図および断面図。
図17】トランジスタを説明する上面図および断面図。
図18】トランジスタを説明する上面図。
図19】トランジスタを説明する断面図。
図20】電子機器を説明する図。
【発明を実施するための形態】
【0025】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
【0026】
例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場
合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場
合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
【0027】
ここで、X、Yは、例えば、装置、素子、回路、配線、電極、端子、導電膜、層、などで
ある。
【0028】
XとYとが直接的に接続されている場合の一例としては、XとYとの電気的な接続を可能
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であ
り、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに
、XとYとが、接続されている場合である。
【0029】
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能
とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、Xと
Yとが直接的に接続されている場合を含むものとする。
【0030】
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能
とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変
換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電
源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)
、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成
回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能であ
る。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号
がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとY
とが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとY
とが電気的に接続されている場合とを含むものとする。
【0031】
なお、XとYとが電気的に接続されている、と明示的に記載されている場合は、XとYと
が電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで
接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの
間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている
場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
【0032】
なお、例えば、トランジスタのソース(又は第1の端子など)が、Z1を介して(又は介
さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z
2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース
(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接
的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的
に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現
することが出来る。
【0033】
例えば、「XとYとトランジスタのソース(又は第1の端子など)とドレイン(又は第2
の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第
1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース(又は第
1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子な
ど)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トラ
ンジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている
」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子な
ど)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トラン
ジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など
)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別
して、技術的範囲を決定することができる。
【0034】
または、別の表現方法として、例えば、「トランジスタのソース(又は第1の端子など)
は、少なくとも第1の接続経路を介して、Xと電気的に接続され、前記第1の接続経路は
、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した、トラ
ンジスタのソース(又は第1の端子など)とトランジスタのドレイン(又は第2の端子な
ど)との間の経路であり、前記第1の接続経路は、Z1を介した経路であり、トランジス
タのドレイン(又は第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気
的に接続され、前記第3の接続経路は、前記第2の接続経路を有しておらず、前記第3の
接続経路は、Z2を介した経路である。」と表現することができる。または、「トランジ
スタのソース(又は第1の端子など)は、少なくとも第1の接続経路によって、Z1を介
して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、
前記第2の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
(又は第2の端子など)は、少なくとも第3の接続経路によって、Z2を介して、Yと電
気的に接続され、前記第3の接続経路は、前記第2の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース(又は第1の端子など)は、少なく
とも第1の電気的パスによって、Z1を介して、Xと電気的に接続され、前記第1の電気
的パスは、第2の電気的パスを有しておらず、前記第2の電気的パスは、トランジスタの
ソース(又は第1の端子など)からトランジスタのドレイン(又は第2の端子など)への
電気的パスであり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3
の電気的パスによって、Z2を介して、Yと電気的に接続され、前記第3の接続経路は、
前記第4の接続経路を有しておらず、前記第4の電気的パスは、トランジスタのドレイン
(又は第2の端子など)からトランジスタのソース(又は第1の端子など)への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース(又は第1の端子
など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定すること
ができる。
【0035】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X
、Y、Z1、Z2は、装置、素子、回路、配線、電極、端子、導電膜、層、などである。
【0036】
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
【0037】
(実施の形態1)
本実施の形態では、本発明の一態様である撮像装置の構成について、図面を参照して説明
する。図1(A)は、本発明の一態様の撮像装置の画素の断面図である。また、図1(B
)は、本発明の一態様の撮像装置の画素回路である。
【0038】
当該撮像装置の画素は、基板300上に設けられたトランジスタ301、トランジスタ3
02、トランジスタ303(図1(A)に図示せず)、トランジスタ304(図1(A)
に図示せず)を有する。上記トランジスタは、第1のゲート電極層、第1のゲート絶縁膜
、半導体層、ソース電極層、およびドレイン電極層を基本構成としたボトムゲート型トラ
ンジスタである。
【0039】
また、上記トランジスタ上には絶縁層335、絶縁層336、および絶縁層337を挟ん
でフォトダイオード320が設けられる。
【0040】
フォトダイオード320は、導電層325と導電層326との間に挟まれた半導体層を有
する。当該半導体層は、導電層325と接するp型半導体層321、導電層326と接す
るn型半導体層323、p型半導体層321とn型半導体層323との間に挟まれるi型
半導体層322を有する。なお、導電層325はフォトダイオード320のアノード電極
として機能させることができ、導電層326はカソード電極として機能させることができ
る。
【0041】
フォトダイオード320の端部には平坦化膜として絶縁層338が設けられ、上部には保
護膜として絶縁層339が設けられる。また、絶縁層339上には平坦化膜として絶縁層
340が設けられる。
【0042】
なお、図1では、導電層326とトランジスタ301のソース電極層またはドレイン電極
層の一方が導電層334を介して電気的に接続している例を図示しているが、この形態に
限られない。例えば、導電層326と当該ソース電極層またはドレイン電極層の一方が直
接接する形態で電気的に接続されていてもよい。または、導電層326と当該ソース電極
層またはドレイン電極層の一方が導電層334を含む複数の導電層を介して電気的に接続
されていてもよい。
【0043】
なお、本発明の一態様の撮像装置の画素は、上記各導電層の一部、絶縁層の一部、または
トランジスタや容量素子などの要素の一部が設けられない構成であってもよい。また、上
記以外の導電層、絶縁層、トランジスタ、容量素子などが設けられた構成であってもよい
【0044】
ここで、上記トランジスタの第1のゲート電極層または半導体層とフォトダイオード32
0が重なる領域においては、絶縁層336が導電層325と接する。このような構成にす
ることによって、導電層325からトランジスタの半導体層に絶縁層335および絶縁層
336を介して電界を印加することができる。すなわち、導電層325を第2のゲート電
極層とし、絶縁層335および絶縁層336を第2のゲート絶縁膜として機能させること
ができる。
【0045】
当該構成は絶縁層337を部分的に除去することによって成し得る。
【0046】
なお、図10(A)に示すように絶縁層337を薄く形成する、すなわち、絶縁層336
の一部が露出するように絶縁層337を形成する場合は、絶縁層337の一部を除去する
必要は無い。
【0047】
また、本発明の一態様の撮像装置は、トランジスタのソース電極層またはドレイン電極層
の一方が延在した領域の一部を一方の電極とし、絶縁層335および絶縁層336を誘電
体とし、導電層325の一部を他方の電極とした容量素子306を有する。導電層325
の一部を他方の電極とするためには、上記トランジスタの第2のゲート電極層の形成方法
と同様に絶縁層337を部分的に除去すればよい。
【0048】
トランジスタ301、302、303、304が有する半導体層は、酸化物半導体で形成
されることが好ましい。酸化物半導体を有するトランジスタは極めて低いオフ電流特性を
有するため、撮像のダイナミックレンジを拡大することができる。詳細は後述するが、図
1(B)に示す回路構成では、フォトダイオード320に入射される光の強度が大きいと
きに電荷蓄積部305(FD)の電位が小さくなる。酸化物半導体を用いたトランジスタ
は極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位
に応じた電流を正確に出力することができる。したがって、検出することのできる照度の
レンジ、すなわちダイナミックレンジを広げることができる。
【0049】
また、トランジスタ301およびトランジスタ304の低いオフ電流特性によって、電荷
蓄積部305(FD)で電荷を保持できる期間を極めて長くすることができる。そのため
、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグロ
ーバルシャッタ方式を適用することができる。したがって、被写体が動体であっても歪の
小さい画像を容易に得ることができる。また、グローバルシャッタ方式により露光時間(
電荷の蓄積動作を行う期間)を長くすることもできることから、低照度環境における撮像
にも適する。
【0050】
なお、トランジスタ301、302、303、304の半導体層に酸化物半導体を用いる
構成は一例であり、当該半導体層にシリコン等を用いた構成であってもよい。また、酸化
物半導体を用いたトランジスタとシリコンを用いたトランジスタが混在した構成であって
もよい。例えば、トランジスタ301およびトランジスタ304の半導体層に酸化物半導
体を用い、トランジスタ302およびトランジスタ303の半導体層にシリコンを用いる
構成とすることができる。
【0051】
絶縁層335は第2のゲート絶縁膜として機能する膜であり、トランジスタの半導体層と
の界面に欠陥を生成しにくい膜であることが好ましい。絶縁層335には、代表的には酸
化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【0052】
また、絶縁層337、絶縁層338および絶縁層340は、平坦化膜として機能する膜で
あり、例えば、酸化シリコン膜などの無機膜のほか、アクリル樹脂やポリイミド樹脂など
の樹脂を用いることができる。
【0053】
また、フォトダイオード320が有する半導体層としては、i型半導体層322には非晶
質シリコンを用いることが好ましい。また、p型半導体層321およびn型半導体層32
3には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリ
コンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは
可視光領域における感度が高く、微弱な可視光を検知しやすい。なお、i型半導体層32
2に微結晶シリコンや多結晶シリコンを用いる構成であってもよい。
【0054】
また、フォトダイオード320の端部は、図1(A)に図示するようにn型半導体層32
3とp型半導体層321との間に段差を有する形状であることが好ましい。換言すると、
n型半導体層323、i型半導体層322、p型半導体層321の側面のうち少なくとも
一つが異なる平面状に存在することが好ましい。当該構造とすることで、端部におけるn
型半導体層323とp型半導体層321との間の抵抗を高めることができ、フォトダイオ
ード320のアノード電極とカソード電極間のリーク電流を小さくすることができる。
【0055】
また、フォトダイオード320の端部は、図10(C1)乃至図10(C3)に示すよう
な形状であっても上記効果を得ることができる。また、図示はしないが、n型半導体層3
23、i型半導体層322およびp型半導体層321のそれぞれの端面が緩やかなテーパ
形状を有して連続している構成としてもよい。
【0056】
また、フォトダイオード320と接する導電層326には、透光性導電膜を用いることが
できる。すなわち、フォトダイオード320は導電層326側の面が受光面となる。透光
性導電膜としては、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、
亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸
化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を
用いることができる。また、導電層326は単層に限らず、上記の透光性導電膜の積層で
あっても良い。
【0057】
また、図1(A)の断面図においては、n型半導体層323が全て導電層326に覆われ
ている例を図示しているが、図10(B)に示すようにn型半導体層323の一部が導電
層326に覆われている構成であってもよい。このとき、導電層326は透光性を有さな
い金属膜等としてもよい。
【0058】
ここで、本発明の一態様の撮像装置の画素の構成においては、上記トランジスタとフォト
ダイオード320が積層する構成となっている。
【0059】
フォトダイオード320の半導体層中に含まれる水素はシリコンのダングリングボンドを
終端する。したがって、当該水素はフォトダイオード320の電気特性および信頼性を向
上させる効果がある。一方、上記トランジスタの半導体層に酸化物半導体を用いる場合に
おいて、当該半導体層の近傍に設けられる絶縁層中の水素は、当該半導体層中にキャリア
を生成する要因の一つとなる。そのため、当該水素はトランジスタの信頼性を低下させる
要因となる場合がある。したがって、シリコン系半導体材料を用いたフォトダイオードと
、酸化物半導体を用いたトランジスタを積層する場合、これらの間に水素の拡散を防止す
る機能を有する水素バリア膜を設けることが好ましい。
【0060】
水素バリア膜としては、例えば、窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化
窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イッ
トリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安
定化ジルコニア(YSZ)、等を用いることができる。
【0061】
図1(A)に示す構成においては、絶縁層336に上記水素バリア膜を適用することがで
きる。したがって、フォトダイオード320からトランジスタ側への水素の拡散を防止す
ることができ、当該トランジスタの信頼性を向上させることができる。なお、絶縁層33
9も上記水素バリア膜として用いることのできる材料で形成することができる。
【0062】
フォトダイオード320に接する導電層325には、代表的にはチタン、アルミニウム、
タングステン、モリブデン、タンタルなどの金属、または導電層326に用いることので
きる透光性導電膜を用いることができる。なお、導電層325にも水素バリア性を有する
導電層を用いることで、フォトダイオード320からトランジスタ側への水素の拡散防止
効果をさらに高めることができる。
【0063】
水素バリア性を有する導電層としては、例えば、窒化チタン、窒化タンタル、窒化アルミ
ニウムチタンなどの金属窒化物などを用いることができる。したがって、導電層325に
当該窒化物の単層、上記金属と当該窒化物の積層、または上記透光性導電膜と当該窒化物
の積層などを用いてもよい。
【0064】
なお、フォトダイオード320からトランジスタへの水素の拡散量は、フォトダイオード
320に含まれる水素の絶対量に大きく影響される。したがって、水素の拡散量を減らす
には、特に体積が大きいi型半導体層322の水素濃度を調整することも有効である。例
えば、i型半導体層322に非晶質シリコンを用いる場合は、膜中水素濃度を5%以下に
することが望ましい。また、i型半導体層322の膜厚を400nm以下、好ましくは3
00nm以下、さらに好ましくは200nm以下とする。また、i型半導体層322に膜
中水素濃度が非晶質シリコンよりも低い微結晶シリコンや多結晶シリコンを用いることも
有効である。
【0065】
また、トランジスタに近い領域においてフォトダイオード320の一部が欠損した構成と
することによっても水素の拡散量の低減が望める。
【0066】
具体的には、トランジスタ上において、導電層326およびフォトダイオード320のn
型半導体層323を取り除くことができる(図2(A)参照)。また、導電層326、n
型半導体層323およびi型半導体層322を取り除くこともできる(図2(B)参照)
。また、導電層326、n型半導体層323、i型半導体層322およびp型半導体層3
21を取り除くこともできる(図2(C)参照)。上記構成とすることで、フォトダイオ
ード320からトランジスタへの水素の拡散量をさらに低減することができる。
【0067】
なお、図2(A)、(B)、(C)における導電層326および上記半導体層が取り除か
れている領域の長さは一例である。当該断面において当該長さは、好ましくはチャネル形
成領域より長く、より好ましくは半導体層の長さより長く、さらに好ましくは第1のゲー
ト電極層の長さより長くする。
【0068】
また、図3(A)、(B)、(C)に示すように、容量素子306上においても上記同様
にフォトダイオード320の一部を欠損させた構成としてもよい。このような構成とする
ことで、アノード電極とカソード電極間のリーク電流を低減することができる。
【0069】
上述した撮像装置の画素が有する要素の接続形態を図1(B)に示す回路図を用いて説明
する。
【0070】
トランジスタ301のソース電極またはドレイン電極の一方は、フォトダイオード320
のカソード電極と接続される。また、トランジスタ301のソース電極またはドレイン電
極の他方は、トランジスタ302の第1のゲート電極と接続される。また、トランジスタ
302のソース電極またはドレイン電極の一方は、トランジスタ303のソース電極また
はドレイン電極の一方と接続される。また、トランジスタ304のソース電極またはドレ
イン電極の一方は、トランジスタ301のソース電極またはドレイン電極の他方と接続さ
れる。また、容量素子306の一方の電極は、トランジスタ301のソース電極またはド
レイン電極の他方と接続される。また、トランジスタ301、302、303、304が
有するそれぞれの第2のゲート電極は、フォトダイオード320のアノード電極と接続さ
れる。また、容量素子306の他方の電極は、フォトダイオード320のアノード電極と
接続される。なお、上記接続は全て電気的な接続とする。
【0071】
上記構成とすることで、本発明の一態様の撮像装置の画素回路は、各トランジスタの第2
のゲート電極層に信号を供給する信号線、および容量素子の他方の電極の電位を供給する
容量線を削減することができる。
【0072】
なお、本発明の一態様の撮像装置の画素回路の構成は図4(A)乃至図4(F)に示す形
態であってもよい。図4(A)は容量素子の他方の電極がトランジスタ302のソース電
極またはドレイン電極の他方と電気的に接続する形態である。図4(B)は、容量素子3
06を有さない形態である。図4(C)乃至図4(F)は一部のトランジスタにおいて第
2のゲート電極を有さない形態である。なお、図4(A)乃至図4(F)に示す回路構成
を任意に組み合すこともできる。
【0073】
ここで、トランジスタ301は、フォトダイオード320の出力に応じて電荷蓄積部30
5(FD)の電位を制御するための転送トランジスタとして機能させることができる。ま
た、トランジスタ302は、電荷蓄積部305(FD)の電位に応じた出力を行う増幅ト
ランジスタとして機能させることができる。また、トランジスタ303は、当該回路を画
素とするときに画素を選択する選択トランジスタとして機能させることができる。また、
トランジスタ304は、電荷蓄積部305(FD)の電位を初期化するリセットトランジ
スタとして機能させることができる。
【0074】
また、図5は、図1(B)に示す回路に対して信号線を接続した形態を説明する図である
。フォトダイオード320のアノードは配線316に接続することができる。また、トラ
ンジスタ301のゲート電極は配線312(TX)に接続することができる。また、トラ
ンジスタ302のソース電極またはドレイン電極の他方は配線314(GND)に接続す
ることができる。また、トランジスタ304のソース電極またはドレイン電極の他方は配
線317に接続することができ、ゲート電極は配線311(RS)接続することができる
。また、トランジスタ303のソース電極またはドレイン電極の他方は配線315(OU
T)に接続することができ、ゲート電極は配線313(SE)に接続することができる。
なお、上記接続は全て電気的な接続とする。
【0075】
配線311(RS)は、トランジスタ304を制御するための信号線として機能させるこ
とができる。また、配線312(TX)は、トランジスタ301を制御するための信号線
として機能させることができる。また、配線313(SE)は、トランジスタ303を制
御するための信号線として機能させることができる。また、配線314(GND)は、基
準電位(例えばGND)を設定する信号線として機能させることができる。また、配線3
15(OUT)は、トランジスタ302から出力される信号を読み出すための信号線とし
て機能させることができる。また、配線316は電荷蓄積部305(FD)からフォトダ
イオード320を介して電荷を出力するための信号線としての機能を有し、図5の回路構
成においては低電位(VSS)線である。また、配線317は電荷蓄積部(FD)の電位
をリセットするための信号線としての機能を有し、図5の回路構成においては高電位(V
DD)線である。
【0076】
なお、配線314には、GND、VSS、VDDなどの電位が供給されていてもよい。こ
こで、電位や電圧は相対的なものである。そのため、GNDの電位の大きさは、必ずしも
、0ボルトであるとは限らないものとする。
【0077】
図5の構成を有する画素回路の動作方法の詳細は後述するが、フォトダイオード320は
逆バイアスを印加して動作させる。つまり、フォトダイオード320のアノード電極には
各トランジスタのソース電位よりも低い電位を印加することができる。したがって、各ト
ランジスタの第2のゲート電極に当該電位が印加されることになり、トランジスタのしき
い値電圧をプラス方向にシフトさせることができる。
【0078】
図6(A)は図5に示す回路構成を有する撮像装置の画素の上面図である。図中に示すA
1-A2の断面が図1(A)に相当する。また、図6(B)は図2(A)、(B)、(C
)に示す撮像装置の画素の上面図に相当する。なお、図6(A)、(B)では、図の明瞭
化のため、一部の要素を省いて図示している。
【0079】
このように、トランジスタとフォトダイオードを重ねて配置することで画素の密度を高め
ることができ、高精細な画像を得ることができる。また、酸化物半導体を用いたトランジ
スタは光照射によって特性が劣化することがあるが、当該構成とすることでフォトダイオ
ード320の半導体層、および/または導電層325が遮光膜として作用するため、当該
トランジスタの劣化を抑制することができる。
【0080】
図7(A)、(B)、(C)、(D)は、上述した画素を用いることのできる撮像装置の
一部の断面図の例である。図7(A)、(B)、(C)、(D)では、3個の隣接する画
素を画素350a、画素350b、画素350cとして例示している。
【0081】
図7(A)の撮像装置は、それぞれの画素上に光学変換層1550を設けた例である。例
えば、光学変換層1550に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮
像装置とすることができる。また、光学変換層1550に近赤外線の波長以下の光を遮る
フィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層1550に
可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。
なお、撮像装置に限らず、特定の波長の光強度を見積もる検出器として当該構成を用いて
もよい。
【0082】
また、光学変換層1550にシンチレータを用いれば、X線撮像装置などに用いる、放射
線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したX線等
の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可
視光線や紫外光線などの光(蛍光)に変換される。そして、当該光をフォトダイオード3
20で検知することにより画像データを取得する。当該撮像装置はフラットパネルディテ
クタとも呼ばれる。また、放射線検出器などに当該構成を用いてもよい。
【0083】
シンチレータは、X線やガンマ線などの放射線が照射されると、そのエネルギーを吸収し
て可視光や紫外光を発する物質を含む。例えば、GdS:Tb、GdS:P
r、GdS:Eu、BaFCl:Eu、NaI、CsI、CaF、BaF、C
eF、LiF、LiI、ZnOを樹脂やセラミクスに分散させたものが知られている。
【0084】
図7(B)の撮像装置は、それぞれの画素上にカラーフィルタ1530を設けた例である
。カラーフィルタ1530a、カラーフィルタ1530b、カラーフィルタ1530cに
、R(赤)、G(緑)、B(青)、Y(黄)、C(シアン)、M(マゼンタ)などの色を
割り当てることにより、カラー画像を得ることができる。
【0085】
図7(C)の撮像装置は、撮像装置の画素に隣接した表示装置の画素351a、351b
、351cを有する構成である。当該表示装置の画素には、液晶表示素子またはEL表示
素子、およびそれらと接続するトランジスタ等を含む。例えば、図7(C)に示すように
撮像装置の画素および表示装置の画素上にカラーフィルタ1530を設けることで、カラ
ーの表示ができ、かつカラー画像を得ることのできるイメージセンサ付表示パネルを形成
することができる。
【0086】
図7(D)の撮像装置は、撮像装置の各画素上にマイクロレンズアレイ1540を設けた
例である。画素と当該マイクロレンズアレイとの間には上述した光学変換層1550やカ
ラーフィルタ1530を設けることができる。マイクロレンズアレイ1540を用いるこ
とで効率よくフォトダイオード320に光を照射することができる。
【0087】
なお、撮像装置の各画素と、上述した光学変換層1550、カラーフィルタ1530また
はマイクロレンズアレイ1540との間には保護層となる絶縁膜、隣接する画素への光の
侵入を防止する遮光層、反射防止膜、平坦化膜などが設けられていてもよい。また、各画
素上に、光学変換層1550、カラーフィルタ1530またはマイクロレンズアレイ15
40が設けられない構成であってもよい。
【0088】
図8は撮像装置の構成を示す概念図である。当該撮像装置は、図1(B)に示す回路を有
する画素350と、複数の画素350が平面状に並べられた画素アレイ1700と、回路
1730、回路1740、回路1750を有する。
【0089】
画素アレイ1700には回路1730および回路1740が接続される。回路1730は
、例えば、リセットトランジスタの駆動回路として機能させることができる。この場合、
回路1730と図1(B)におけるトランジスタ304とが電気的に接続される。回路1
740は、例えば、転送トランジスタの駆動回路として機能させることができる。この場
合、回路1740と図1(B)におけるトランジスタ301とが電気的に接続される。な
お、図8では回路1730および回路1740を分割して配置する構成を図示しているが
、一つの領域に回路1730および回路1740がまとめて配置される構成としてもよい
【0090】
また、画素アレイ1700には回路1750が接続される。回路1750は、例えば、ト
ランジスタ302と電気的に接続される垂直出力線を選択する駆動回路として機能させる
ことができる。
【0091】
回路1730および回路1740は、”Low”または”High”の2値出力の駆動回
路である。したがって、図9(A)で示す様にシフトレジスタ1800とバッファ回路1
900の組み合わせで駆動することができる。
【0092】
また、回路1750は、図9(B)に示すようにシフトレジスタ1810とバッファ回路
1910とアナログスイッチ2100によって構成することができる。各垂直出力線21
10はアナログスイッチ2100によって選択され、出力信号を出力線2200に出力す
る。アナログスイッチ2100はシフトレジスタ1810とバッファ回路1910で順次
選択するものとする。
【0093】
なお、回路1730、回路1740および回路1750は、画素回路と同様に基板上に形
成されてもよいし、外付けのICチップに含まれていてもよい。
【0094】
本実施の形態において、本発明の一態様として、撮像装置に適用した場合の例を示したが
、本発明の一態様は、これに限定されない。例えば、本発明の一態様は、別の機能を有す
る半導体装置に適用してもよい。
【0095】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【0096】
(実施の形態2)
本実施の形態では、実施の形態1の図5に示した画素回路ついて詳細を説明する。
【0097】
図5に示した画素回路において、フォトダイオード320は受光素子であり、画素回路に
入射した光に応じた電流を生成する機能を有する。トランジスタ301は、フォトダイオ
ード320から電荷蓄積部305(FD)への電荷蓄積を制御する機能を有する。トラン
ジスタ302は、電荷蓄積部305(FD)の電位に応じた信号を出力する機能を有する
。トランジスタ304は、電荷蓄積部305(FD)の電位のリセットする機能を有する
。トランジスタ303は、読み出し時に画素回路の選択を制御する機能を有する。
【0098】
なお、電荷蓄積部305(FD)は、フォトダイオード320が受ける光の量に応じて変
化する電荷を保持する。
【0099】
なお、トランジスタ302とトランジスタ303とは、配線315と配線314との間で
、直列接続されていればよい。したがって、配線314、トランジスタ302、トランジ
スタ303、配線315の順で並んでもよいし、配線314、トランジスタ303、トラ
ンジスタ302、配線315の順で並んでもよい。
【0100】
図5に示す回路の動作の一例について、図11に示すタイミングチャートを用いて説明す
る。
【0101】
図11では簡易に説明するため、各配線の電位は、二値変化する信号として与える。ただ
し、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取
り得る。なお、図に示す信号701は配線311(RS)の電位、信号702は配線31
2(TX)の電位、信号703は配線313(SE)の電位、信号704は電荷蓄積部3
05(FD)の電位、信号705は配線315(OUT)の電位に相当する。なお、配線
316の電位は常時”Low”、配線317の電位は常時”High”とする。
【0102】
時刻Aにおいて、配線311(RS)の電位(信号701)を”High”、配線312
(TX)の電位(信号702)を”High”とすると、電荷蓄積部305(FD)の電
位(信号704)は配線317の電位(”High”)に初期化され、リセット動作が開
始される。なお、配線315(OUT)の電位(信号705)は、”High”にプリチ
ャージしておく。
【0103】
時刻Bにおいて、配線311(RS)の電位(信号701)を”Low”とするとリセッ
ト動作が終了し、蓄積動作が開始される。ここで、フォトダイオード320には逆方向バ
イアスが印加されるため、逆方向電流により、電荷蓄積部305(FD)(信号704)
が低下し始める。フォトダイオード320は、光が照射されると逆方向電流が増大するの
で、照射される光の量に応じて電荷蓄積部305(FD)の電位(信号704)の低下速
度は変化する。すなわち、フォトダイオード320に照射する光の量に応じて、トランジ
スタ302のソースとドレイン間のチャネル抵抗が変化する。
【0104】
時刻Cにおいて、配線312(TX)の電位(信号702)を”Low”とすると蓄積動
作が終了し、電荷蓄積部305(FD)の電位(信号704)は一定となる。ここで、当
該電位は、蓄積動作中にフォトダイオード320が生成した電荷量により決まる。すなわ
ち、フォトダイオード320に照射されていた光の量に応じて変化する。また、トランジ
スタ301およびトランジスタ304を酸化膜半導体層でチャネル形成領域を形成したオ
フ電流が極めて低いトランジスタで形成することで、再度リセット動作を行うまで、電荷
蓄積部305(FD)の電位を一定に保つことが可能となる。
【0105】
なお、配線312(TX)の電位(信号702)を”Low”とする際に、配線312(
TX)と電荷蓄積部(FD)との間における寄生容量により、電荷蓄積部305(FD)
の電位に変化が生じることがある。当該電位の変化量が大きい場合は、蓄積動作中にフォ
トダイオード320が生成した電荷量を正確に取得できないことになる。当該電位の変化
量を低減するには、トランジスタ301のゲート-ソース(もしくはゲート-ドレイン)
間容量を低減する、トランジスタ302のゲート容量を増大する、電荷蓄積部305(F
D)に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、当該電位
の変化を無視して説明を行う。
【0106】
時刻Dに、配線313(SE)の電位(信号703)を”High”にすると、トランジ
スタ303が導通して選択動作が開始され、配線314(GND)と配線315(OUT
)が、トランジスタ302とトランジスタ303とを介して導通する。配線315(OU
T)のプリチャージは、時刻D以前に終了しているので、配線315(OUT)の電位(
信号705)は低下していく。ここで、配線315(OUT)の電位(信号705)が低
下する速さは、トランジスタ302のソースとドレイン間の電流に依存する。すなわち、
蓄積動作中にフォトダイオード320に照射されている光の量に応じて変化する。
【0107】
時刻Eにおいて、配線313(SE)の電位(信号703)を”Low”にすると、トラ
ンジスタ303が遮断されて選択動作は終了し、配線315(SE)の電位(信号705
)は、一定値となる。ここで、一定値となる値は、フォトダイオード320に照射されて
いた光の量に依存する。したがって、配線315(SE)の電位を取得することで、蓄積
動作中にフォトダイオード320に照射されていた光の量を知ることができる。
【0108】
より具体的には、フォトダイオード320に照射されている光が強いと、電荷蓄積部30
5(FD)の電位、すなわちトランジスタ302のゲート電圧は低下する。そのため、ト
ランジスタ302のソース-ドレイン間に流れる電流は小さくなり、配線315(OUT
)の電位(信号705)はゆっくりと低下する。したがって、配線315(OUT)から
は比較的高い電位を読み出すことができる。
【0109】
逆に、フォトダイオード320に照射されている光が弱いと、電荷蓄積部305(FD)
の電位、すなわち、トランジスタ302のゲート電圧は高くなる。そのため、トランジス
タ302のソース-ドレイン間に流れる電流は大きくなり、配線315(OUT)の電位
(信号705)は速く低下する。したがって、配線315(OUT)からは比較的低い電
位を読み出すことができる。
【0110】
なお、配線316には、例えば-1Vから-10V程度の電位を供給することで、各トラ
ンジスタのしきい値電圧をプラス方向にシフトさせることができる。したがって、初期段
階またはストレスによる経時変化などでしきい値電圧がマイナス方向にシフトしているト
ランジスタのしきい値電圧を補正することができる。
【0111】
なお、図5では、トランジスタ301が設けられている場合の例を示したが、本発明の一
態様は、これに限定されない。図12に示すように、トランジスタ301を省くことも可
能である。
【0112】
なお、上述した回路例において、配線315(OUT)には、図13(A)、(B)、(
C)に示すような積分回路が接続されていてもよい。当該回路によって、読み出し信号の
S/N比を高めることができ、より微弱な光を検出することができる。すなわち、撮像装
置の感度を高めることができる。
【0113】
図13(A)は、演算増幅回路(OPアンプともいう)を用いた積分回路である。演算増
幅回路の反転入力端子は、抵抗素子Rを介して配線315(OUT)に接続される。演算
増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回路の出力端子は、容量
素子Cを介して演算増幅回路の反転入力端子に接続される。
【0114】
図13(B)は、図13(A)とは異なる構成の演算増幅回路を用いた積分回路である。
演算増幅回路の反転入力端子は、抵抗素子Rと容量素子C1を介して配線315(OUT
)に接続される。演算増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回
路の出力端子は、容量素子C2を介して演算増幅回路の反転入力端子に接続される。
【0115】
図13(C)は、図13(A)および図13(B)とは異なる構成の演算増幅回路を用い
た積分回路である。演算増幅回路の出力端子は、抵抗素子Rを介して配線315(OUT
)に接続される。演算増幅回路の反転入力端子は、演算増幅回路の反転入力端子に接続さ
れる。なお、抵抗素子Rと容量素子Cは、CR積分回路を構成する。また、演算増幅回路
はユニティゲインバッファを構成する。
【0116】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【0117】
(実施の形態3)
本実施の形態では、画素回路の駆動方法の一例について説明する。
【0118】
実施の形態2で説明したように、画素回路の動作は、リセット動作、蓄積動作、および選
択動作の繰り返しである。画素マトリクス全体を制御する撮像方法としては、グローバル
シャッタ方式とローリングシャッタ方式が知られている。
【0119】
図14(A)は、グローバルシャッタ方式におけるタイミングチャートである。なお、図
14(A)は、マトリクス状に複数の画素回路を有し、当該画素回路に図5の回路を有す
る撮像装置を例として、第1行目から第n行目(nは3以上の自然数)の画素回路の動作
を説明するものである。
【0120】
図14(A)において、信号501、信号502、信号503は、第1行目、第2行目、
第n行目の各画素回路に接続された配線311(RS)に入力される信号である。また、
信号504、信号505、信号506は、第1行目、第2行目、第n行目の各画素回路に
接続された配線312(TX)に入力される信号である。また、信号507、信号508
、信号509は、第1行目、第2行目、第n行目の各画素回路に接続された配線313(
SE)に入力される信号である。
【0121】
また、期間510は、1回の撮像に要する期間である。また、期間511は、各行の画素
回路がリセット動作を同時に行っている期間である。また、期間520は、各行の画素回
路が蓄積動作を同時に行っている期間である。なお、選択動作は各行の画素回路で順次行
われる。一例として、期間531は、第1行目の画素回路が選択動作を行っている期間で
ある。このように、グローバルシャッタ方式では、全画素回路で略同時にリセット動作が
行われた後、全画素回路で略同時に蓄積動作が行われ、1行毎に順次読み出し動作が行わ
れる。
【0122】
つまり、グローバルシャッタ方式では、全ての画素回路において蓄積動作が略同時に行わ
れているため、各行の画素回路における撮像の同時性が確保される。したがって、被写体
が動体であっても歪の小さい画像を取得することができる。
【0123】
一方、図14(B)は、ローリングシャッタ方式を用いた場合のタイミングチャートであ
る。なお、信号501乃至509は図14(A)の説明を参照することができる。期間6
10は1回の撮像に要する期間である。また、期間611、期間612、期間613は、
それぞれ第1行目、第2行目、第n行目のリセット期間である。また、期間621、期間
622、期間623は、それぞれ第1行目、第2行目、第n行目の蓄積動作期間である。
また、期間631は、1行目の画素回路が選択動作を行っている期間である。このように
、ローリングシャッタ方式では、蓄積動作が全ての画素回路では同時に行われず、行毎に
順次行われるため、各行の画素回路における撮像の同時性が確保されない。したがって、
一行目の最終行目では撮像のタイミングが異なるため、動体が被写体である場合は歪の大
きい画像となってしまう。
【0124】
グローバルシャッタ方式を実現するためには、各画素からの信号の読み出しが順次終了す
るまで、電荷蓄積部(FD)の電位を保つ必要がある。電荷蓄積部(FD)の電位の長時
間の保持は、トランジスタ301などにチャネル形成領域を酸化物半導体で形成した極め
てオフ電流の低いトランジスタを用いることで実現できる。一方、トランジスタ301な
どにチャネル形成領域をシリコンなどで形成したトランジスタを適用した場合は、オフ電
流が高いために電荷蓄積部(FD)の電位を長時間保持できず、グローバルシャッタ方式
を用いることが困難となる。
【0125】
以上のように、画素回路にチャネル形成領域を酸化物半導体で形成したトランジスタを用
いることでグローバルシャッタ方式を容易に実現することができる。
【0126】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
【0127】
(実施の形態4)
本実施の形態では、本発明の一態様の撮像装置に用いることのできるトランジスタおよび
該トランジスタを構成する材料について説明する。なお、本実施の形態における図面では
、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
【0128】
図15(A)、(B)は、本発明の一態様の撮像装置に用いることのできるトランジスタ
の上面図および断面図である。図15(A)は上面図であり、図15(A)に示す一点鎖
線C1-C2方向の断面が図15(B)に相当する。また、一点鎖線C1-C2方向をチ
ャネル長方向、当該チャネル長方向と直交する方向をチャネル幅方向と呼称する。
【0129】
当該トランジスタは、基板900上に形成された絶縁層915と、ゲート電極層920と
、絶縁層931および絶縁層932の順で形成されたゲート絶縁膜930と、酸化物半導
体層940と、酸化物半導体層940の一部と接するソース電極層950およびドレイン
電極層960を有する。また、上記構成上に絶縁層980、絶縁層990が形成されてい
てもよい。
【0130】
なお、上記構成ではゲート絶縁膜930が2層である構成を例示したが、単層であっても
よい。
【0131】
また、本発明の一態様において、絶縁層980、絶縁層990は第2のゲート絶縁膜とし
て機能することができる。また、絶縁層990は実施の形態1で示した水素バリア膜とし
て機能する材料で形成することができる。
【0132】
また、本発明の一態様の撮像装置に用いることのできるトランジスタは、図16(A)、
(B)に示すようなチャネル保護型のボトムゲート構造であってもよい。図16(A)は
上面図であり、図16(A)に示す一点鎖線D1-D2方向の断面が図16(B)に相当
する。また、一点鎖線D1-D2方向をチャネル長方向、当該チャネル長方向と直交する
方向をチャネル幅方向と呼称する。
【0133】
ここで、絶縁層933は、チャネル領域を保護する機能を有する。したがって、絶縁層9
33は、チャネル領域と重なる領域にのみ配置されていてもよいし、図16(A)、(B
)に示すように、それら以外の領域にも、配置されていてもよい。
【0134】
また、本発明の一態様の撮像装置に用いることのできるトランジスタは、図17(A)、
(B)に示すようなボトムコンタクト型のボトムゲート構造であってもよい。図17(A
)は上面図であり、図17(A)に示す一点鎖線、E1-E2方向の断面が図17(B)
に相当する。また、一点鎖線E1-E2方向をチャネル長方向、当該チャネル長方向と直
交する方向をチャネル幅方向と呼称する。
【0135】
本発明の一態様である撮像装置に用いることのできるトランジスタでは、酸化物半導体を
活性層に用いることができる。酸化物半導体層を用いたトランジスタは非晶質シリコンを
用いたトランジスタよりも移動度が高いため、トランジスタを小さくすることが容易であ
り、画素を小さくすることができる。ただし、本発明の一態様は、これに限定されない。
場合によっては、または、状況に応じて、活性層は、酸化物半導体以外の半導体を有して
いてもよい。
【0136】
なお、図15(A)、(B)および図16(A)、(B)に示すトランジスタでは、ゲー
ト電極層920のチャネル長方向の長さは酸化物半導体層940の長さよりも大きくする
ことが好ましい。例えば、本発明の一態様の撮像装置と表示装置などを組み合わせた場合
において、バックライトを有する表示装置では当該ゲート電極層が遮光層となり、酸化物
半導体層940に光が照射されることによる電気特性の劣化を抑制することができる。
【0137】
また、上記トランジスタにおけるソース電極層950およびドレイン電極層960は、図
18(A)、(B)に示す上面図のような構成とすることができる。なお、図18(A)
、(B)では、酸化物半導体層940、ソース電極層950およびドレイン電極層960
のみを図示している。図18(A)に示すように、ソース電極層950およびドレイン電
極層960の幅(WSD)は、酸化物半導体層940の幅(WOS)よりも長く形成され
ていてもよい。また、図18(B)に示すように、WSDはWOSよりも短く形成されて
いてもよい。WOS≧WSD(WSDはWOS以下)とすることで、ゲート電界が酸化物
半導体層940全体にかかりやすくなり、トランジスタの電気特性を向上させることがで
きる。
【0138】
以下に、発明の一態様のトランジスタの構成要素について、詳細に説明する。
【0139】
基板900は、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いるこ
とができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基
板、シリコンゲルマニウムからなる化合物半導体基板、SOI(Silicon On
Insulator)基板などを用いることができる。
【0140】
絶縁層915には、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、ま
たは窒化酸化シリコン膜の単層、またはこれらの積層を用いることができる。絶縁層91
5を設けず、ゲート電極層が基板に直接接するようにしても良い。
【0141】
ゲート電極層920には、クロム(Cr)、銅(Cu)、アルミニウム(Al)、金(A
u)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo)、タンタル(Ta)、チタン(T
i)、タングステン(W)、マンガン(Mn)、ニッケル(Ni)、鉄(Fe)、コバル
ト(Co)から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述し
た金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極層9
20は、単層構造でも、二層以上の積層構造としてもよい。
【0142】
また、ゲート電極層920には、インジウム錫酸化物、酸化タングステンを含むインジウ
ム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム
酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを
添加したインジウム錫酸化物、グラフェン等の透光性を有する導電性材料を適用すること
もできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすること
もできる。
【0143】
また、ゲート電極層920と絶縁層931との間に、In-Ga-Zn系酸窒化物半導体
膜、In-Sn系酸窒化物半導体膜、In-Ga系酸窒化物半導体膜、In-Zn系酸窒
化物半導体膜、Sn系酸窒化物半導体膜、In系酸窒化物半導体膜、金属窒化膜(InN
、ZnN等)等を設けてもよい。
【0144】
絶縁層931、932としては、プラズマ化学気相堆積(PECVD:(Plasma
Enhanced Chemical Vapor Deposition))法、スパ
ッタ法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリ
コン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウ
ム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セ
リウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。
なお、ゲート絶縁膜930は、絶縁層931、932の積層構造とせずに、上述の材料か
ら選択された単層の絶縁膜、または3層以上の絶縁膜を用いてもよい。なお、絶縁層98
0も上記材料を用いて形成することができる。
【0145】
なお、トランジスタのチャネル形成領域として機能する酸化物半導体層940と接する絶
縁層932は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を
含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁層932
は、酸素を放出することが可能な絶縁膜である。なお、絶縁層932に酸素過剰領域を設
けるには、例えば、酸素雰囲気下にて絶縁層932を形成すればよい。または、成膜後の
絶縁層932に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法として
は、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ
処理等を用いることができる。
【0146】
また、絶縁層931、932として、酸化ハフニウムを用いる場合、以下の効果を奏する
。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したが
って、酸化シリコンを用いた場合に比べて膜厚を大きくできるため、トンネル電流による
リーク電流を小さくすることができる。
【0147】
なお、本実施の形態では、絶縁層931として窒化シリコン膜を形成し、絶縁層932と
して酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率
が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジ
スタのゲート絶縁膜930として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化
することができる。よって、トランジスタの絶縁耐圧を向上させて、トランジスタの静電
破壊を抑制することができる。
【0148】
酸化物半導体層940は、代表的には、In-Ga酸化物、In-Zn酸化物、In-M
-Zn酸化物(Mは、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHf)があ
る。特にIn-M-Zn酸化物を用いると好ましい。
【0149】
酸化物半導体層940がIn-M-Zn酸化物の場合、In-M-Zn酸化物を成膜する
ために用いるスパッタターゲットの金属元素の原子数比は、かならずしも成膜される酸化
物半導体層940の原子数比と同一とはならず、プラスマイナス40%程度の差を有する
。例えば、In:M:Zn=4:2:4.1のスパッタターゲットを用いて成膜を行った
場合、成膜された膜の原子数比は、約In:M:Zn=4:2:3になる。
【0150】
また、酸化物半導体層940は、エネルギーギャップが2eV以上、好ましくは2.5e
V以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタのオフ電流を低減することができる。
【0151】
また、酸化物半導体層940の厚さは、3nm以上200nm以下、好ましくは3nm以
上100nm以下、さらに好ましくは3nm以上50nm以下とする。
【0152】
また、酸化物半導体層940としては、キャリア密度の低い酸化物半導体層を用いる。例
えば、酸化物半導体層940は、キャリア密度が1×1017個/cm以下、好ましく
は1×1015個/cm以下、さらに好ましくは1×1013個/cm以下、より好
ましくは1×1011個/cm以下とする。
【0153】
酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は
不純物となる。例えば、水素および窒素は、ドナー準位の形成に寄与し、キャリア密度を
増大させてしまう。また、シリコンは、酸化物半導体層中で不純物準位を形成する。当該
不純物準位はトラップとなり、トランジスタの電気特性を劣化させる。酸化物半導体層中
や、他の層との界面において不純物濃度を低減させることが好ましい。
【0154】
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するため
には、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真
性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度
が、1×1017/cm未満であること、好ましくは1×1015/cm未満である
こと、さらに好ましくは1×1013/cm未満であることを指す。
【0155】
酸化物半導体層を真性または実質的に真性とするためには、一部あるいは層全体にてシリ
コン濃度を1×1019atoms/cm未満、好ましくは5×1018atoms/
cm未満、さらに好ましくは1×1018atoms/cm未満とすればよい。また
、水素濃度は2×1020atoms/cm以下、好ましくは5×1019atoms
/cm以下、より好ましくは1×1019atoms/cm以下、さらに好ましくは
5×1018atoms/cm以下とすればよい。また、窒素濃度は、5×1019
toms/cm未満、好ましくは5×1018atoms/cm以下、より好ましく
は1×1018atoms/cm以下、さらに好ましくは5×1017atoms/c
以下とすれば良い。なお、これらの不純物濃度はSIMS(Secondary I
on Mass Spectrometry)分析により得ることができる。
【0156】
また、酸化物半導体層がシリコンや炭素を高濃度で含んでいると、結晶性を低下させるこ
とがある。酸化物半導体層の結晶性を低下させないためには、酸化物半導体層の一部ある
いは全体にてシリコン濃度を1×1019atoms/cm未満、好ましくは5×10
18atoms/cm未満、さらに好ましくは1×1018atoms/cm未満と
すればよい。また、炭素濃度を1×1019atoms/cm未満、好ましくは5×1
18atoms/cm未満、さらに好ましくは1×1018atoms/cm未満
とすればよい。
【0157】
高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオフ電流が低
いことは、いろいろな実験により証明されている。例えば、チャネル幅が1×10μm
でチャネル長が10μmのトランジスタでは、ソース電極とドレイン電極間の電圧(ドレ
イン電圧)が1Vから10Vの範囲において、オフ電流は半導体パラメータアナライザの
測定限界以下、すなわち1×10-13A以下である。この場合、チャネル幅当りのオフ
電流は、100zA/μm以下である。また、さらに詳細な測定では、ドレイン電圧が3
Vの場合に、数十yA/μmという、極めて低いオフ電流が得られている。このように、
高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオフ電流は、
結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
【0158】
酸化物半導体層940がIn-M-Zn酸化物の単層構造の場合、ZnおよびOを除いて
のInとMの原子数比率は、Inが25atomic%より高く、Mが75atomic
%未満、あるいはInが34atomic%より高く、Mが66atomic%未満とす
るのが好ましい。
【0159】
必要とするトランジスタの半導体特性および電気特性(電界効果移動度、しきい値電圧等
)に応じて、酸化物半導体層940の組成、キャリア密度、不純物濃度、欠陥密度等を適
切に制御すればよい。
【0160】
酸化物半導体層940は、複数の酸化物半導体層が積層された構造でもよい。例えば、図
19(A)に示すトランジスタのように、酸化物半導体層940を酸化物半導体層941
aと酸化物半導体層941bの積層とすることができる。酸化物半導体層941aと酸化
物半導体層941bは異なる組成を有することができる。例えば、一方の酸化物半導体層
に二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物の
うち一つを用い、他方の酸化物半導体層に一方の酸化物半導体層と異なる二種類の金属を
含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物を用いてもよい。
【0161】
また、酸化物半導体層941aと酸化物半導体層941bの構成元素を同一とし、両者の
原子数比を異ならせてもよい。例えば、一方の酸化物半導体層を原子数比In:M:Zn
=1:1:1、5:5:6、3:1:2、2:1:3、または4:2:4.1のターゲッ
トを用いて形成し、他方の酸化物半導体層を原子数比In:M:Zn=1:3:2、1:
3:4、1:3:6、1:4:5、1:6:4、または1:9:6のターゲットを用いて
形成することができる。
【0162】
このとき、一方の酸化物半導体層と他方の酸化物半導体層のうち、ゲート電極に近い側(
チャネル側)の酸化物半導体層のInとMの原子数比をIn≧Mとし、ゲート電極から遠
い側(バックチャネル側)の酸化物半導体層のInとMの原子数比をIn<Mとすること
で、電界効果移動度の高いトランジスタを作製することができる。一方、チャネル側の酸
化物半導体層のInとMの原子数比をIn<Mとし、バックチャネル側の酸化物半導体層
のInとMの原子数比をIn≧Mとすることで、トランジスタのしきい値電圧の変動量を
低減することができる。
【0163】
また、トランジスタの酸化物半導体層を3層構造としてもよい。このとき、各酸化物半導
体層の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。酸化物半導体
層を3層構造とするトランジスタの構成について、図19(B)を用いて説明する。なお
、酸化物半導体層を多層構造とする構成は、本実施の形態に示す他のトランジスタに適用
することもできる。
【0164】
図19(B)に示すトランジスタ型では、酸化物半導体層942a、酸化物半導体層94
2b、および酸化物半導体層942cがゲート絶縁膜側から順に積層されている。
【0165】
酸化物半導体層942aおよび酸化物半導体層942cを構成する材料は、InM1x
(x≧1、y>1、z>0、M=Ga、Hf等)で表記できる材料を用いるこ
とができる。また、酸化物半導体層942bを構成する材料は、InM2xZn
x≧1、y≧x、z>0、M2=Ga、Sn等)で表記できる材料を用いることができる
【0166】
このように組成比を選択することで、酸化物半導体層942aの伝導帯下端および酸化物
半導体層942cの伝導帯下端に比べて酸化物半導体層942bの伝導帯下端が真空準位
から最も深くなるような井戸型構造を構成することができる。これにより、トランジスタ
の電界効果移動度を高めることが可能であると共に、しきい値電圧の変動量を低減するこ
とができる。
【0167】
例えば、酸化物半導体層942aおよび酸化物半導体層942cを原子数比がをIn:G
a:Zn=1:1:1、1:3:2、1:3:4、1:3:6、1:4:5、1:6:4
、または1:9:6とし、酸化物半導体層942bの原子数比をIn:Ga:Zn=1:
1:1、5:5:6、3:1:2、2:1:3または4:2:4.1とする。
【0168】
酸化物半導体層942a、酸化物半導体層942b、および酸化物半導体層942cの構
成元素は同一であるため、酸化物半導体層942bは、酸化物半導体層942aとの界面
における欠陥準位(トラップ準位)が少ない。詳細には、当該欠陥準位は、ゲート絶縁膜
と酸化物半導体層942aとの界面における欠陥準位よりも少ない。このため、上記のよ
うに酸化物半導体層が積層されていることで、トランジスタのしきい値電圧の変動量を低
減することができる。
【0169】
また、酸化物半導体層942a、酸化物半導体層942b、および酸化物半導体層942
cに、結晶性の異なる酸化物半導体を適用してもよい。チャネル形成領域となりうる酸化
物半導体層942bは結晶性を有する膜であることが好ましく、表面に対して略垂直方向
にc軸配向した膜であることがより好ましい。
【0170】
ソース電極層950およびドレイン電極層960には、酸化物半導体層から酸素を引き抜
く性質を有する導電膜を用いると好ましい。例えば、Al、Cr、Cu、Ta、Ti、M
o、W、Ni、Mn、Nd、Scなどを用いることができる。また、上記材料の合金や上
記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材
料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、特に酸素
と結合しやすいTiや、後のプロセス温度が比較的高くできることなどから、融点の高い
Wを用いることがより好ましい。また、低抵抗のCuまたはCu-X合金(Xは、Mn、
Ni、Cr、Fe、Co、Mo、Ta、またはTi)や上記材料とCuまたはCu-X合
金との積層を用いてもよい。
【0171】
なお、Cu-X合金は、加熱処理により酸化物半導体層と接する領域、または絶縁膜と接
する領域に被覆膜が形成される場合がある。被覆膜は、Xを含む化合物で形成される。X
を含む化合物の一例としては、Xの酸化物、In-X酸化物、Ga-X酸化物、In-G
a-X酸化物、In-Ga-Zn-X酸化物等がある。被覆膜被覆膜はブロッキング膜と
なり、Cu-X合金膜中のCuが、酸化物半導体層に入り込むことを抑制することができ
る。
【0172】
酸化物半導体層から酸素を引き抜く性質を有する導電膜の作用により、酸化物半導体層中
の酸素が脱離し、酸化物半導体層中に酸素欠損が形成される。膜中に僅かに含まれる水素
が当該酸素欠損に入り込むことにより当該領域は顕著にn型化する。n型化した当該領域
はトランジスタのソースまたはドレインとして作用する。
【0173】
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜などは、代表的にはスパッ
タ法やプラズマCVD法により形成することができるが、他の方法、例えば、熱CVD法
により形成してもよい。熱CVD法の例としては、MOCVD(Metal Organ
ic Chemical Vapor Deposition)法やALD(Atomi
c Layer Deposition)法などがある。
【0174】
熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
【0175】
また、熱CVD法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
【0176】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
【0177】
(実施の形態5)
以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する
【0178】
なお、本明細書において、「平行」とは、二つの直線が-10°以上10°以下の角度で
配置されている状態をいう。したがって、-5°以上5°以下の場合も含まれる。また、
「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう
。したがって、85°以上95°以下の場合も含まれる。
【0179】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、CAAC-OS(C Axis Aligned Crys
talline Oxide Semiconductor)膜、多結晶酸化物半導体膜
、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
【0180】
まずは、CAAC-OS膜について説明する。
【0181】
CAAC-OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【0182】
透過型電子顕微鏡(TEM:Transmission Electron Micro
scope)によって、CAAC-OS膜の明視野像および回折パターンの複合解析像(
高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。
一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバ
ウンダリーともいう。)を確認することができない。そのため、CAAC-OS膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【0183】
試料面と概略平行な方向から、CAAC-OS膜の断面の高分解能TEM像を観察すると
、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は
、CAAC-OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映し
た形状であり、CAAC-OS膜の被形成面または上面と平行に配列する。
【0184】
一方、試料面と概略垂直な方向から、CAAC-OS膜の平面の高分解能TEM像を観察
すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認
できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【0185】
X線回折(XRD:X-Ray Diffraction)装置を用いて、例えばInG
aZnOの結晶を有するCAAC-OS膜のout-of-plane法による解析を
行うと、回折角(2θ)が31°にピークが現れる。このピークは、InGaZnO
結晶の(009)面に帰属されることから、CAAC-OS膜の結晶がc軸配向性を有し
、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【0186】
なお、InGaZnOの結晶を有するCAAC-OS膜のout-of-plane法
による解析では、2θが31°のピークの他に、2θが36°にもピークが現れる場合が
ある。2θが36°のピークは、CAAC-OS膜中の一部に、c軸配向性を有さない結
晶が含まれることを示している。CAAC-OS膜は、2θが31°にピークを示し、2
θが36°にピークを示さないことが好ましい。
【0187】
CAAC-OS膜は、不純物濃度の低い酸化物半導体膜である。シリコンなどの、酸化物
半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸
素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また
、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径
)が大きいため、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。な
お、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる。
【0188】
また、CAAC-OS膜は、欠陥準位密度の低い酸化物半導体膜である。
【0189】
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(
ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる。
【0190】
また、CAAC-OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
【0191】
次に、微結晶酸化物半導体膜について説明する。
【0192】
微結晶酸化物半導体膜は、高分解能TEM像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大き
さであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微
結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc
-OS(nanocrystalline Oxide Semiconductor)
膜と呼ぶ。また、nc-OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確
認できない場合がある。
【0193】
nc-OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上
3nm以下の領域)において原子配列に周期性を有する。また、nc-OS膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、nc-OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い。例えば、nc-OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装置を用
いて構造解析を行うと、out-of-plane法による解析では、結晶面を示すピー
クが検出されない。また、nc-OS膜に対し、結晶部よりも大きいプローブ径(例えば
50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行うと、ハ
ローパターンのような回折パターンが観測される。一方、nc-OS膜に対し、結晶部の
大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行う
と、スポットが観測される。nc-OS膜に対しナノビーム電子回折を行うと、円周状に
分布した複数のスポットが観測される。
【0194】
nc-OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、nc-OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
nc-OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc-O
S膜は、CAAC-OS膜と比べて欠陥準位密度が高くなる。
【0195】
次に、非晶質酸化物半導体膜について説明する。
【0196】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【0197】
非晶質酸化物半導体膜は、高分解能TEM像において結晶部を確認することができない。
【0198】
非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out-of-p
lane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
【0199】
なお、酸化物半導体膜は、nc-OS膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体(a-like OS:amorphous-like Oxide Semi
conductor)膜と呼ぶ。
【0200】
a-like OS膜は、高分解能TEM像において鬆(ボイドともいう。)が観察され
る場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。a-like OS膜は、
TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる。一方、nc-OS膜では、TEMによる観察程度の微量な電子照射による結晶化は
ほとんど見られない。
【0201】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、a-like OS膜、微結
晶酸化物半導体膜、CAAC-OS膜のうち、二種以上を有する積層膜であってもよい。
【0202】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
【0203】
(実施の形態6)
本発明の一態様に係る撮像装置および当該撮像装置を含む半導体装置は、表示機器、パー
ソナルコンピュータ、記録媒体を備えた画像再生装置(代表的にはDVD:Digita
l Versatile Disc等の記録媒体を再生し、その画像を表示しうるディス
プレイを有する装置)に用いることができる。その他に、本発明の一態様に係る撮像装置
および当該撮像装置を含む半導体装置を用いることができる電子機器として、携帯電話、
携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチル
カメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲー
ションシステム、音響再生装置(カーオーディオ、デジタルオーディオプレイヤー等)、
複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機(ATM)
、自動販売機、医療検査機器などが挙げられる。これら電子機器の具体例を図20に示す
【0204】
図20(A)はビデオカメラであり、第1筐体841、第2筐体842、表示部843、
操作キー844、レンズ845、接続部846等を有する。操作キー844およびレンズ
845は第1筐体841に設けられており、表示部843は第2筐体842に設けられて
いる。そして、第1筐体841と第2筐体842とは、接続部846により接続されてお
り、第1筐体841と第2筐体842の間の角度は、接続部846により変更が可能であ
る。表示部843における映像を、接続部846における第1筐体841と第2筐体84
2との間の角度に従って切り替える構成としても良い。レンズ845の焦点となる位置に
は本発明の一態様の撮像装置を備えることができる。
【0205】
図20(B)はデジタルカメラであり、筐体831、シャッターボタン832、マイク8
33、発光部837、レンズ835等を有する。レンズ825の焦点となる位置には本発
明の一態様の撮像装置を備えることができる。
【0206】
図20(C)は腕時計型の情報端末であり、筐体821、表示部822、リストバンド8
23、カメラ829等を有する。表示部822はタッチパネルとなっていてもよい。カメ
ラ829には本発明の一態様の撮像装置を用いることができる。
【0207】
図20(D)放射線撮像システムであり、放射線源805、架台803、フラットパネル
ディテクタ801を有する。放射線源から照射された放射線807は被写体809を透過
して架台803に設置されたフラットパネルディテクタで検出し、画像を得ることができ
る。フラットパネルディテクタ801には本発明の一態様の撮像装置を用いることができ
る。
【0208】
図20(E)は携帯データ端末であり、第1筐体811、表示部812、カメラ819等
を有する。表示部812が有するタッチパネルにより情報の入力を行うことができる。ま
た、表示部はイメージセンサ機能を有する。カメラ819および表示部812には本発明
の一態様の撮像装置を用いることができる。
【0209】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
【符号の説明】
【0210】
300 基板
301 トランジスタ
302 トランジスタ
303 トランジスタ
304 トランジスタ
305 電荷蓄積部
306 容量素子
311 配線
312 配線
313 配線
314 配線
315 配線
316 配線
317 配線
320 フォトダイオード
321 p型半導体層
322 i型半導体層
323 n型半導体層
325 導電層
326 導電層
334 導電層
335 絶縁層
336 絶縁層
337 絶縁層
338 絶縁層
339 絶縁層
340 絶縁層
350 画素
350a 画素
350b 画素
350c 画素
351a 画素
351b 画素
351c 画素
501 信号
502 信号
503 信号
504 信号
505 信号
506 信号
507 信号
508 信号
509 信号
510 期間
511 期間
520 期間
531 期間
610 期間
611 期間
612 期間
621 期間
622 期間
623 期間
631 期間
701 信号
702 信号
703 信号
704 信号
705 信号
801 フラットパネルディテクタ
803 架台
805 放射線源
807 放射線
809 被写体
811 筐体
812 表示部
819 カメラ
821 筐体
822 表示部
823 リストバンド
825 レンズ
829 カメラ
831 筐体
832 シャッターボタン
833 マイク
835 レンズ
837 発光部
841 筐体
842 筐体
843 表示部
844 操作キー
845 レンズ
846 接続部
900 基板
915 絶縁層
920 ゲート電極層
930 ゲート絶縁膜
931 絶縁層
932 絶縁層
933 絶縁層
940 酸化物半導体層
941a 酸化物半導体層
941b 酸化物半導体層
942a 酸化物半導体層
942b 酸化物半導体層
942c 酸化物半導体層
950 ソース電極層
960 ドレイン電極層
980 絶縁層
990 絶縁層
1530 カラーフィルタ
1530a カラーフィルタ
1530b カラーフィルタ
1530c カラーフィルタ
1540 マイクロレンズアレイ
1550 光学変換層
1700 画素アレイ
1730 回路
1740 回路
1750 回路
1800 シフトレジスタ
1810 シフトレジスタ
1900 バッファ回路
1910 バッファ回路
2100 アナログスイッチ
2110 垂直出力線
2200 出力線
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20