(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-19
(45)【発行日】2023-12-27
(54)【発明の名称】撮像装置
(51)【国際特許分類】
H01L 27/146 20060101AFI20231220BHJP
H01L 29/786 20060101ALI20231220BHJP
H01L 21/336 20060101ALI20231220BHJP
H04N 25/70 20230101ALI20231220BHJP
H01L 31/10 20060101ALI20231220BHJP
【ＦＩ】
H01L27/146 C
H01L27/146 D
H01L29/78 613Z
H01L29/78 618B
H01L29/78 612Z
H04N25/70
H01L31/10 A
【請求項の数】
2
(21)【出願番号】P 2023018551
(22)【出願日】2023-02-09
(62)【分割の表示】P 2021075708の分割
【原出願日】2015-06-11
(65)【公開番号】P2023065433
(43)【公開日】2023-05-12
【審査請求日】2023-02-10
(31)【優先権主張番号】P 2014120472
(32)【優先日】2014-06-11
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】高橋 寛暢
(72)【発明者】
【氏名】島 行徳
(72)【発明者】
【氏名】秋元 健吾
(72)【発明者】
【氏名】肥塚 純一
(72)【発明者】
【氏名】楠本 直人
【審査官】小山 満
(56)【参考文献】
【文献】特開２０１３－０１６７７２（ＪＰ，Ａ）
【文献】特開２００９－２３８８１３（ＪＰ，Ａ）
【文献】特開２００６－１４８９０１（ＪＰ，Ａ）
【文献】特開２００３－２１５２５５（ＪＰ，Ａ）
【文献】特開平１０－１９７６４７（ＪＰ，Ａ）
【文献】米国特許出願公開第２００２／０１１７６６８（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２７／１４６
Ｈ０１Ｌ ２９／７８６
Ｈ０１Ｌ ２１／３３６
Ｈ０４Ｎ ２５／７０
Ｈ０１Ｌ ３１／１０
(57)【特許請求の範囲】
【請求項1】
トランジスタと、フォトダイオードと、容量素子を有する画素と、前記画素の上のシンチレータと、を有し、前記トランジスタは、第１の電極と、前記第１の電極と接する第１の絶縁膜と、前記第１の絶縁膜と接する第１の半導体層と、前記第１の半導体層と接する第２の電極と、前記第１の半導体層と接する第３の電極と、を有し、
前記フォトダイオードは、第４の電極と、第５の電極と、前記第４の電極と前記第５の電極との間の第２の半導体層と、を有し、
前記第１の半導体層は、第２の絶縁層と接する領域を有し、
前記第２の電極は、前記第２の絶縁層と接する領域を有し、
前記第３の電極は、前記第２の絶縁層と接する領域を有し、
前記第２の絶縁層は、第３の絶縁層と接する領域を有し、
前記第３の絶縁層は、第４の絶縁層と接する領域を有し、
前記第４の絶縁層は、前記第４の電極と接する領域を有し、
前記第１の電極と重なる領域において、前記第３の絶縁層は、前記第４の電極と接する領域を有し、
前記第５の電極は、前記第２の電極と電気的に接続され、
前記容量素子は、前記第３の電極が延在した領域と、前記第２の絶縁層と、前記第３の絶縁層と、前記第４の電極と、を有し、
Ｘ線が前記シンチレータに入射されると、可視光または紫外線光に変換された後、前記フォトダイオードで検知される、撮像装置。
【請求項2】
請求項１において、前記第１の半導体層は、酸化物半導体層を有し、
前記酸化物半導体層は、ＩｎとＺｎとＭ（ＭはＡｌ、Ｔｉ、Ｓｎ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を有する、撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、撮像装置に関する。
【0002】
なお、本発明の一態様は、上記の技術分野に限定されない。より具体的に本明細書で開示
する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装
置、それらの駆動方法、または、それらの製造方法を一例として挙げることができる。
する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装
置、それらの駆動方法、または、それらの製造方法を一例として挙げることができる。
【0003】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
【背景技術】
【0004】
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。当該トランジスタは集積回路（ＩＣ）や表示装置のような電子デバイス
に広く応用されている。トランジスタに適用可能な半導体材料として、シリコン系半導体
が広く知られているが、その他の材料として酸化物半導体が注目されている。
注目されている。当該トランジスタは集積回路（ＩＣ）や表示装置のような電子デバイス
に広く応用されている。トランジスタに適用可能な半導体材料として、シリコン系半導体
が広く知られているが、その他の材料として酸化物半導体が注目されている。
【0005】
例えば、酸化物半導体として酸化亜鉛、またはＩｎ－Ｇａ－Ｚｎ系酸化物を用いてトラン
ジスタを作製する技術が開示されている（特許文献１および特許文献２参照）。
ジスタを作製する技術が開示されている（特許文献１および特許文献２参照）。
【0006】
また、特許文献３では、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素
回路の一部に用い、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路が作製可能なシリコンを有するトランジスタを周辺回
路に用いる構成の撮像装置が開示されている。
回路の一部に用い、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）回路が作製可能なシリコンを有するトランジスタを周辺回
路に用いる構成の撮像装置が開示されている。
【先行技術文献】
【特許文献】
【0007】
【文献】特開２００７－１２３８６１号公報
【文献】特開２００７－９６０５５号公報
【文献】特開２０１１－１１９７１１号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
撮像装置においては、あらゆる環境下における用途が想定されるため、低照度環境や、動
体を被写体とした場合においても高い撮像品質などが求められる。また、それらの要求を
満たしつつ、より低コストで作製することができ、かつ信頼性の高い撮像装置が望まれて
いる。
体を被写体とした場合においても高い撮像品質などが求められる。また、それらの要求を
満たしつつ、より低コストで作製することができ、かつ信頼性の高い撮像装置が望まれて
いる。
【0009】
例えば、放射線像を取得する撮像装置では、放射線よる特性変動が少ないトランジスタを
用いられることが望まれる。
用いられることが望まれる。
【0010】
また、上述した酸化物半導体は、水素などの不純物が混入することによって物性が変化し
やすい。したがって、酸化物半導体を用いたトランジスタおよびその周囲は、水素などの
不純物が混入しにくい構成とすることが望まれる。
やすい。したがって、酸化物半導体を用いたトランジスタおよびその周囲は、水素などの
不純物が混入しにくい構成とすることが望まれる。
【0011】
したがって、本発明の一態様では、信頼性の高い撮像装置を提供することを目的の一つと
する。または、低コストの撮像装置を提供することを目的の一つとする。または、高開口
率の撮像装置を提供することを目的の一つとする。または、低照度下で撮像することがで
きる撮像装置を提供することを目的の一つとする。または、ダイナミックレンジの広い撮
像装置を提供することを目的の一つとする。または、解像度の高い撮像装置を提供するこ
とを目的の一つとする。または、集積度の高い撮像装置を提供することを目的の一つとす
る。または、広い温度範囲において使用可能な撮像装置を提供することを目的の一つとす
る。または、低消費電力の撮像装置を提供することを目的の一つとする。または、撮像装
置を有する半導体装置を提供することを目的の一つとする。
する。または、低コストの撮像装置を提供することを目的の一つとする。または、高開口
率の撮像装置を提供することを目的の一つとする。または、低照度下で撮像することがで
きる撮像装置を提供することを目的の一つとする。または、ダイナミックレンジの広い撮
像装置を提供することを目的の一つとする。または、解像度の高い撮像装置を提供するこ
とを目的の一つとする。または、集積度の高い撮像装置を提供することを目的の一つとす
る。または、広い温度範囲において使用可能な撮像装置を提供することを目的の一つとす
る。または、低消費電力の撮像装置を提供することを目的の一つとする。または、撮像装
置を有する半導体装置を提供することを目的の一つとする。
【0012】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0013】
本発明の一態様は、酸化物半導体を用いて形成されたトランジスタ、およびフォトダイオ
ードを有する撮像装置に関する。
ードを有する撮像装置に関する。
【0014】
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタ
と、第４のトランジスタと、フォトダイオードと、容量素子を有する撮像装置であって、
第１乃至第４のトランジスタは、それぞれ第１のゲート電極および第２のゲート電極を有
し、第１のトランジスタのソース電極またはドレイン電極の一方はフォトダイオードのカ
ソード電極と電気的に接続され、第１のトランジスタのソース電極またはドレイン電極の
他方は第２のトランジスタの第１のゲート電極と電気的に接続され、第２のトランジスタ
のソース電極またはドレイン電極の一方は第３のトランジスタのソース電極またはドレイ
ン電極の一方と電気的に接続され、第４のトランジスタのソース電極またはドレイン電極
の一方は第１のトランジスタのソース電極またはドレイン電極の他方と電気的に接続され
、容量素子の一方の電極は第１のトランジスタのソース電極またはドレイン電極の他方と
電気的に接続され、第１乃至第４のトランジスタが有するそれぞれの第２のゲート電極は
フォトダイオードのアノード電極と電気的に接続され、容量素子の他方の電極はフォトダ
イオードのアノード電極と電気的に接続されていることを特徴とする撮像装置である。
と、第４のトランジスタと、フォトダイオードと、容量素子を有する撮像装置であって、
第１乃至第４のトランジスタは、それぞれ第１のゲート電極および第２のゲート電極を有
し、第１のトランジスタのソース電極またはドレイン電極の一方はフォトダイオードのカ
ソード電極と電気的に接続され、第１のトランジスタのソース電極またはドレイン電極の
他方は第２のトランジスタの第１のゲート電極と電気的に接続され、第２のトランジスタ
のソース電極またはドレイン電極の一方は第３のトランジスタのソース電極またはドレイ
ン電極の一方と電気的に接続され、第４のトランジスタのソース電極またはドレイン電極
の一方は第１のトランジスタのソース電極またはドレイン電極の他方と電気的に接続され
、容量素子の一方の電極は第１のトランジスタのソース電極またはドレイン電極の他方と
電気的に接続され、第１乃至第４のトランジスタが有するそれぞれの第２のゲート電極は
フォトダイオードのアノード電極と電気的に接続され、容量素子の他方の電極はフォトダ
イオードのアノード電極と電気的に接続されていることを特徴とする撮像装置である。
【0015】
第１乃至第４のトランジスタは酸化物半導体層を有し、酸化物半導体層は、Ｉｎと、Ｚｎ
と、Ｍ（ＭはＡｌ、Ｔｉ、Ｓｎ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を有す
ることが好ましい。
と、Ｍ（ＭはＡｌ、Ｔｉ、Ｓｎ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を有す
ることが好ましい。
【0016】
本発明の他の一態様は、トランジスタと、フォトダイオードと、容量素子を有する撮像装
置であって、トランジスタは、第１の電極と、第１の電極と接する第１の絶縁膜と、第１
の絶縁膜と接する第１の半導体層と、第１の半導体層と接する第２の電極および第３の電
極を有し、フォトダイオードは第４の電極と、第５の電極と、第４の電極と第５の電極と
の間に第２の半導体層を有し、第１の半導体層は第２の絶縁層と接する領域を有し、第２
の電極は第２の絶縁層と接する領域を有し、第３の電極は第２の絶縁層と接する領域を有
し、第２の絶縁層は第３の絶縁層と接する領域を有し、第３の絶縁層は第４の絶縁層と接
する領域を有し、第４の絶縁層は第４の電極と接する領域を有し、第１の電極と重なる領
域において、第３の絶縁層は第４の電極と接する領域を有し、第５の電極は第２の電極と
電気的に接続され、容量素子は、第３の電極が延在した領域と、第２の絶縁層と、第３の
絶縁層と、第４の電極を含んで構成されることを特徴とする撮像装置である。
置であって、トランジスタは、第１の電極と、第１の電極と接する第１の絶縁膜と、第１
の絶縁膜と接する第１の半導体層と、第１の半導体層と接する第２の電極および第３の電
極を有し、フォトダイオードは第４の電極と、第５の電極と、第４の電極と第５の電極と
の間に第２の半導体層を有し、第１の半導体層は第２の絶縁層と接する領域を有し、第２
の電極は第２の絶縁層と接する領域を有し、第３の電極は第２の絶縁層と接する領域を有
し、第２の絶縁層は第３の絶縁層と接する領域を有し、第３の絶縁層は第４の絶縁層と接
する領域を有し、第４の絶縁層は第４の電極と接する領域を有し、第１の電極と重なる領
域において、第３の絶縁層は第４の電極と接する領域を有し、第５の電極は第２の電極と
電気的に接続され、容量素子は、第３の電極が延在した領域と、第２の絶縁層と、第３の
絶縁層と、第４の電極を含んで構成されることを特徴とする撮像装置である。
【0017】
上記フォトダイオードは、第４の電極と接する第３の半導体層と、第５の電極と接する第
４の半導体層とをさらに有し、第２の半導体層は第３の半導体層と第４の半導体層に接し
て挟まれる。また、第３の半導体層の導電型はｐ型、第４の半導体層の導電型はｎ型、第
２の半導体層の導電型はｉ型とすることができる。
４の半導体層とをさらに有し、第２の半導体層は第３の半導体層と第４の半導体層に接し
て挟まれる。また、第３の半導体層の導電型はｐ型、第４の半導体層の導電型はｎ型、第
２の半導体層の導電型はｉ型とすることができる。
【0018】
上記第１の電極層と重なる領域において、フォトダイオードは第４の半導体層が欠損して
いる領域を有する構成とすることができる。
いる領域を有する構成とすることができる。
【0019】
また、上記第１の電極層と重なる領域において、フォトダイオードは第２の半導体層およ
び第４の半導体層が欠損している領域を有する構成とすることができる。
び第４の半導体層が欠損している領域を有する構成とすることができる。
【0020】
また、上記第１の電極層と重なる領域において、フォトダイオードは第２の半導体層、第
３の半導体層および第４の半導体層が欠損している領域を有する構成とすることができる
。
３の半導体層および第４の半導体層が欠損している領域を有する構成とすることができる
。
【0021】
第１の半導体層は酸化物半導体層を有し、酸化物半導体は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡ
ｌ、Ｔｉ、Ｓｎ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を有することが好まし
い。
ｌ、Ｔｉ、Ｓｎ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）を有することが好まし
い。
【発明の効果】
【0022】
本発明の一態様により、信頼性の高い撮像装置を提供することができる。または、低コス
トの撮像装置を提供することができる。または、高開口率の撮像装置を提供することがで
きる。または、低照度下で撮像することができる撮像装置を提供することができる。また
は、ダイナミックレンジの広い撮像装置を提供することができる。または、解像度の高い
撮像装置を提供することができる。または、集積度の高い撮像装置を提供することができ
る。または、広い温度範囲において使用可能な撮像装置を提供することができる。または
、低消費電力の撮像装置を提供することができる。または、新規な撮像装置を有する半導
体装置を提供することができる。
トの撮像装置を提供することができる。または、高開口率の撮像装置を提供することがで
きる。または、低照度下で撮像することができる撮像装置を提供することができる。また
は、ダイナミックレンジの広い撮像装置を提供することができる。または、解像度の高い
撮像装置を提供することができる。または、集積度の高い撮像装置を提供することができ
る。または、広い温度範囲において使用可能な撮像装置を提供することができる。または
、低消費電力の撮像装置を提供することができる。または、新規な撮像装置を有する半導
体装置を提供することができる。
【0023】
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態
様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合も
ある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、こ
れらの効果を有さない場合もある。
様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合も
ある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、こ
れらの効果を有さない場合もある。
【図面の簡単な説明】
【0024】
【図1】撮像装置の画素の断面図および画素の回路図。
【図2】撮像装置の画素の断面図。
【図3】撮像装置の画素の断面図。
【図4】撮像装置の画素の回路図。
【図5】撮像装置の画素の回路図。
【図6】撮像装置の画素の上面図。
【図7】撮像装置を説明する図。
【図8】撮像装置の構成を説明する図。
【図9】撮像装置の駆動回路を説明する図。
【図10】撮像装置の画素の断面図およびフォトダイオード端部の断面図。
【図11】画素回路の動作を説明するタイミングチャート。
【図12】撮像装置の画素の回路図。
【図13】積分回路を説明するための図。
【図14】グローバルシャッタ方式とローリングシャッタ方式の動作を説明するタイミングチャート。
【図15】トランジスタを説明する上面図および断面図。
【図16】トランジスタを説明する上面図および断面図。
【図17】トランジスタを説明する上面図および断面図。
【図18】トランジスタを説明する上面図。
【図19】トランジスタを説明する断面図。
【図20】電子機器を説明する図。
【発明を実施するための形態】
【0025】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
【0026】
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
【0027】
ここで、Ｘ、Ｙは、例えば、装置、素子、回路、配線、電極、端子、導電膜、層、などで
ある。
ある。
【0028】
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
【0029】
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
【0030】
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
【0031】
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
【0032】
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
【0033】
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
【0034】
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、
前記第４の接続経路を有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、
前記第４の接続経路を有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
【0035】
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、装置、素子、回路、配線、電極、端子、導電膜、層、などである。
、Ｙ、Ｚ１、Ｚ２は、装置、素子、回路、配線、電極、端子、導電膜、層、などである。
【0036】
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
【0037】
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置の構成について、図面を参照して説明
する。図１（Ａ）は、本発明の一態様の撮像装置の画素の断面図である。また、図１（Ｂ
）は、本発明の一態様の撮像装置の画素回路である。
本実施の形態では、本発明の一態様である撮像装置の構成について、図面を参照して説明
する。図１（Ａ）は、本発明の一態様の撮像装置の画素の断面図である。また、図１（Ｂ
）は、本発明の一態様の撮像装置の画素回路である。
【0038】
当該撮像装置の画素は、基板３００上に設けられたトランジスタ３０１、トランジスタ３
０２、トランジスタ３０３（図１（Ａ）に図示せず）、トランジスタ３０４（図１（Ａ）
に図示せず）を有する。上記トランジスタは、第１のゲート電極層、第１のゲート絶縁膜
、半導体層、ソース電極層、およびドレイン電極層を基本構成としたボトムゲート型トラ
ンジスタである。
０２、トランジスタ３０３（図１（Ａ）に図示せず）、トランジスタ３０４（図１（Ａ）
に図示せず）を有する。上記トランジスタは、第１のゲート電極層、第１のゲート絶縁膜
、半導体層、ソース電極層、およびドレイン電極層を基本構成としたボトムゲート型トラ
ンジスタである。
【0039】
また、上記トランジスタ上には絶縁層３３５、絶縁層３３６、および絶縁層３３７を挟ん
でフォトダイオード３２０が設けられる。
でフォトダイオード３２０が設けられる。
【0040】
フォトダイオード３２０は、導電層３２５と導電層３２６との間に挟まれた半導体層を有
する。当該半導体層は、導電層３２５と接するｐ型半導体層３２１、導電層３２６と接す
るｎ型半導体層３２３、ｐ型半導体層３２１とｎ型半導体層３２３との間に挟まれるｉ型
半導体層３２２を有する。なお、導電層３２５はフォトダイオード３２０のアノード電極
として機能させることができ、導電層３２６はカソード電極として機能させることができ
る。
する。当該半導体層は、導電層３２５と接するｐ型半導体層３２１、導電層３２６と接す
るｎ型半導体層３２３、ｐ型半導体層３２１とｎ型半導体層３２３との間に挟まれるｉ型
半導体層３２２を有する。なお、導電層３２５はフォトダイオード３２０のアノード電極
として機能させることができ、導電層３２６はカソード電極として機能させることができ
る。
【0041】
フォトダイオード３２０の端部には平坦化膜として絶縁層３３８が設けられ、上部には保
護膜として絶縁層３３９が設けられる。また、絶縁層３３９上には平坦化膜として絶縁層
３４０が設けられる。
護膜として絶縁層３３９が設けられる。また、絶縁層３３９上には平坦化膜として絶縁層
３４０が設けられる。
【0042】
なお、図１では、導電層３２６とトランジスタ３０１のソース電極層またはドレイン電極
層の一方が導電層３３４を介して電気的に接続している例を図示しているが、この形態に
限られない。例えば、導電層３２６と当該ソース電極層またはドレイン電極層の一方が直
接接する形態で電気的に接続されていてもよい。または、導電層３２６と当該ソース電極
層またはドレイン電極層の一方が導電層３３４を含む複数の導電層を介して電気的に接続
されていてもよい。
層の一方が導電層３３４を介して電気的に接続している例を図示しているが、この形態に
限られない。例えば、導電層３２６と当該ソース電極層またはドレイン電極層の一方が直
接接する形態で電気的に接続されていてもよい。または、導電層３２６と当該ソース電極
層またはドレイン電極層の一方が導電層３３４を含む複数の導電層を介して電気的に接続
されていてもよい。
【0043】
なお、本発明の一態様の撮像装置の画素は、上記各導電層の一部、絶縁層の一部、または
トランジスタや容量素子などの要素の一部が設けられない構成であってもよい。また、上
記以外の導電層、絶縁層、トランジスタ、容量素子などが設けられた構成であってもよい
。
トランジスタや容量素子などの要素の一部が設けられない構成であってもよい。また、上
記以外の導電層、絶縁層、トランジスタ、容量素子などが設けられた構成であってもよい
。
【0044】
ここで、上記トランジスタの第１のゲート電極層または半導体層とフォトダイオード３２
０が重なる領域においては、絶縁層３３６が導電層３２５と接する。このような構成にす
ることによって、導電層３２５からトランジスタの半導体層に絶縁層３３５および絶縁層
３３６を介して電界を印加することができる。すなわち、導電層３２５を第２のゲート電
極層とし、絶縁層３３５および絶縁層３３６を第２のゲート絶縁膜として機能させること
ができる。
０が重なる領域においては、絶縁層３３６が導電層３２５と接する。このような構成にす
ることによって、導電層３２５からトランジスタの半導体層に絶縁層３３５および絶縁層
３３６を介して電界を印加することができる。すなわち、導電層３２５を第２のゲート電
極層とし、絶縁層３３５および絶縁層３３６を第２のゲート絶縁膜として機能させること
ができる。
【0045】
当該構成は絶縁層３３７を部分的に除去することによって成し得る。
【0046】
【0047】
また、本発明の一態様の撮像装置は、トランジスタのソース電極層またはドレイン電極層
の一方が延在した領域の一部を一方の電極とし、絶縁層３３５および絶縁層３３６を誘電
体とし、導電層３２５の一部を他方の電極とした容量素子３０６を有する。導電層３２５
の一部を他方の電極とするためには、上記トランジスタの第２のゲート電極層の形成方法
と同様に絶縁層３３７を部分的に除去すればよい。
の一方が延在した領域の一部を一方の電極とし、絶縁層３３５および絶縁層３３６を誘電
体とし、導電層３２５の一部を他方の電極とした容量素子３０６を有する。導電層３２５
の一部を他方の電極とするためには、上記トランジスタの第２のゲート電極層の形成方法
と同様に絶縁層３３７を部分的に除去すればよい。
【0048】
トランジスタ３０１、３０２、３０３、３０４が有する半導体層は、酸化物半導体で形成
されることが好ましい。酸化物半導体を有するトランジスタは極めて低いオフ電流特性を
有するため、撮像のダイナミックレンジを拡大することができる。詳細は後述するが、図
１（Ｂ）に示す回路構成では、フォトダイオード３２０に入射される光の強度が大きいと
きに電荷蓄積部３０５（ＦＤ）の電位が小さくなる。酸化物半導体を用いたトランジスタ
は極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位
に応じた電流を正確に出力することができる。したがって、検出することのできる照度の
レンジ、すなわちダイナミックレンジを広げることができる。
されることが好ましい。酸化物半導体を有するトランジスタは極めて低いオフ電流特性を
有するため、撮像のダイナミックレンジを拡大することができる。詳細は後述するが、図
１（Ｂ）に示す回路構成では、フォトダイオード３２０に入射される光の強度が大きいと
きに電荷蓄積部３０５（ＦＤ）の電位が小さくなる。酸化物半導体を用いたトランジスタ
は極めてオフ電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位
に応じた電流を正確に出力することができる。したがって、検出することのできる照度の
レンジ、すなわちダイナミックレンジを広げることができる。
【0049】
また、トランジスタ３０１およびトランジスタ３０４の低いオフ電流特性によって、電荷
蓄積部３０５（ＦＤ）で電荷を保持できる期間を極めて長くすることができる。そのため
、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグロ
ーバルシャッタ方式を適用することができる。したがって、被写体が動体であっても歪の
小さい画像を容易に得ることができる。また、グローバルシャッタ方式により露光時間（
電荷の蓄積動作を行う期間）を長くすることもできることから、低照度環境における撮像
にも適する。
蓄積部３０５（ＦＤ）で電荷を保持できる期間を極めて長くすることができる。そのため
、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグロ
ーバルシャッタ方式を適用することができる。したがって、被写体が動体であっても歪の
小さい画像を容易に得ることができる。また、グローバルシャッタ方式により露光時間（
電荷の蓄積動作を行う期間）を長くすることもできることから、低照度環境における撮像
にも適する。
【0050】
なお、トランジスタ３０１、３０２、３０３、３０４の半導体層に酸化物半導体を用いる
構成は一例であり、当該半導体層にシリコン等を用いた構成であってもよい。また、酸化
物半導体を用いたトランジスタとシリコンを用いたトランジスタが混在した構成であって
もよい。例えば、トランジスタ３０１およびトランジスタ３０４の半導体層に酸化物半導
体を用い、トランジスタ３０２およびトランジスタ３０３の半導体層にシリコンを用いる
構成とすることができる。
構成は一例であり、当該半導体層にシリコン等を用いた構成であってもよい。また、酸化
物半導体を用いたトランジスタとシリコンを用いたトランジスタが混在した構成であって
もよい。例えば、トランジスタ３０１およびトランジスタ３０４の半導体層に酸化物半導
体を用い、トランジスタ３０２およびトランジスタ３０３の半導体層にシリコンを用いる
構成とすることができる。
【0051】
絶縁層３３５は第２のゲート絶縁膜として機能する膜であり、トランジスタの半導体層と
の界面に欠陥を生成しにくい膜であることが好ましい。絶縁層３３５には、代表的には酸
化シリコン膜や酸化窒化シリコン膜などを用いることができる。
の界面に欠陥を生成しにくい膜であることが好ましい。絶縁層３３５には、代表的には酸
化シリコン膜や酸化窒化シリコン膜などを用いることができる。
【0052】
また、絶縁層３３７、絶縁層３３８および絶縁層３４０は、平坦化膜として機能する膜で
あり、例えば、酸化シリコン膜などの無機膜のほか、アクリル樹脂やポリイミド樹脂など
の樹脂を用いることができる。
あり、例えば、酸化シリコン膜などの無機膜のほか、アクリル樹脂やポリイミド樹脂など
の樹脂を用いることができる。
【0053】
また、フォトダイオード３２０が有する半導体層としては、ｉ型半導体層３２２には非晶
質シリコンを用いることが好ましい。また、ｐ型半導体層３２１およびｎ型半導体層３２
３には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリ
コンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは
可視光領域における感度が高く、微弱な可視光を検知しやすい。なお、ｉ型半導体層３２
２に微結晶シリコンや多結晶シリコンを用いる構成であってもよい。
質シリコンを用いることが好ましい。また、ｐ型半導体層３２１およびｎ型半導体層３２
３には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリ
コンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは
可視光領域における感度が高く、微弱な可視光を検知しやすい。なお、ｉ型半導体層３２
２に微結晶シリコンや多結晶シリコンを用いる構成であってもよい。
【0054】
また、フォトダイオード３２０の端部は、図１（Ａ）に図示するようにｎ型半導体層３２
３とｐ型半導体層３２１との間に段差を有する形状であることが好ましい。換言すると、
ｎ型半導体層３２３、ｉ型半導体層３２２、ｐ型半導体層３２１の側面のうち少なくとも
一つが異なる平面状に存在することが好ましい。当該構造とすることで、端部におけるｎ
型半導体層３２３とｐ型半導体層３２１との間の抵抗を高めることができ、フォトダイオ
ード３２０のアノード電極とカソード電極間のリーク電流を小さくすることができる。
３とｐ型半導体層３２１との間に段差を有する形状であることが好ましい。換言すると、
ｎ型半導体層３２３、ｉ型半導体層３２２、ｐ型半導体層３２１の側面のうち少なくとも
一つが異なる平面状に存在することが好ましい。当該構造とすることで、端部におけるｎ
型半導体層３２３とｐ型半導体層３２１との間の抵抗を高めることができ、フォトダイオ
ード３２０のアノード電極とカソード電極間のリーク電流を小さくすることができる。
【0055】
また、フォトダイオード３２０の端部は、図１０（Ｃ１）乃至図１０（Ｃ３）に示すよう
な形状であっても上記効果を得ることができる。また、図示はしないが、ｎ型半導体層３
２３、ｉ型半導体層３２２およびｐ型半導体層３２１のそれぞれの端面が緩やかなテーパ
形状を有して連続している構成としてもよい。
な形状であっても上記効果を得ることができる。また、図示はしないが、ｎ型半導体層３
２３、ｉ型半導体層３２２およびｐ型半導体層３２１のそれぞれの端面が緩やかなテーパ
形状を有して連続している構成としてもよい。
【0056】
また、フォトダイオード３２０と接する導電層３２６には、透光性導電膜を用いることが
できる。すなわち、フォトダイオード３２０は導電層３２６側の面が受光面となる。透光
性導電膜としては、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、
亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸
化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を
用いることができる。また、導電層３２６は単層に限らず、上記の透光性導電膜の積層で
あっても良い。
できる。すなわち、フォトダイオード３２０は導電層３２６側の面が受光面となる。透光
性導電膜としては、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、
亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸
化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を
用いることができる。また、導電層３２６は単層に限らず、上記の透光性導電膜の積層で
あっても良い。
【0057】
また、図１（Ａ）の断面図においては、ｎ型半導体層３２３が全て導電層３２６に覆われ
ている例を図示しているが、図１０（Ｂ）に示すようにｎ型半導体層３２３の一部が導電
層３２６に覆われている構成であってもよい。このとき、導電層３２６は透光性を有さな
い金属膜等としてもよい。
ている例を図示しているが、図１０（Ｂ）に示すようにｎ型半導体層３２３の一部が導電
層３２６に覆われている構成であってもよい。このとき、導電層３２６は透光性を有さな
い金属膜等としてもよい。
【0058】
ここで、本発明の一態様の撮像装置の画素の構成においては、上記トランジスタとフォト
ダイオード３２０が積層する構成となっている。
ダイオード３２０が積層する構成となっている。
【0059】
フォトダイオード３２０の半導体層中に含まれる水素はシリコンのダングリングボンドを
終端する。したがって、当該水素はフォトダイオード３２０の電気特性および信頼性を向
上させる効果がある。一方、上記トランジスタの半導体層に酸化物半導体を用いる場合に
おいて、当該半導体層の近傍に設けられる絶縁層中の水素は、当該半導体層中にキャリア
を生成する要因の一つとなる。そのため、当該水素はトランジスタの信頼性を低下させる
要因となる場合がある。したがって、シリコン系半導体材料を用いたフォトダイオードと
、酸化物半導体を用いたトランジスタを積層する場合、これらの間に水素の拡散を防止す
る機能を有する水素バリア膜を設けることが好ましい。
終端する。したがって、当該水素はフォトダイオード３２０の電気特性および信頼性を向
上させる効果がある。一方、上記トランジスタの半導体層に酸化物半導体を用いる場合に
おいて、当該半導体層の近傍に設けられる絶縁層中の水素は、当該半導体層中にキャリア
を生成する要因の一つとなる。そのため、当該水素はトランジスタの信頼性を低下させる
要因となる場合がある。したがって、シリコン系半導体材料を用いたフォトダイオードと
、酸化物半導体を用いたトランジスタを積層する場合、これらの間に水素の拡散を防止す
る機能を有する水素バリア膜を設けることが好ましい。
【0060】
水素バリア膜としては、例えば、窒化珪素、酸化アルミニウム、窒化アルミニウム、酸化
窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イッ
トリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安
定化ジルコニア（ＹＳＺ）、等を用いることができる。
窒化アルミニウム、窒化酸化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イッ
トリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安
定化ジルコニア（ＹＳＺ）、等を用いることができる。
【0061】
図１（Ａ）に示す構成においては、絶縁層３３６に上記水素バリア膜を適用することがで
きる。したがって、フォトダイオード３２０からトランジスタ側への水素の拡散を防止す
ることができ、当該トランジスタの信頼性を向上させることができる。なお、絶縁層３３
９も上記水素バリア膜として用いることのできる材料で形成することができる。
きる。したがって、フォトダイオード３２０からトランジスタ側への水素の拡散を防止す
ることができ、当該トランジスタの信頼性を向上させることができる。なお、絶縁層３３
９も上記水素バリア膜として用いることのできる材料で形成することができる。
【0062】
フォトダイオード３２０に接する導電層３２５には、代表的にはチタン、アルミニウム、
タングステン、モリブデン、タンタルなどの金属、または導電層３２６に用いることので
きる透光性導電膜を用いることができる。なお、導電層３２５にも水素バリア性を有する
導電層を用いることで、フォトダイオード３２０からトランジスタ側への水素の拡散防止
効果をさらに高めることができる。
タングステン、モリブデン、タンタルなどの金属、または導電層３２６に用いることので
きる透光性導電膜を用いることができる。なお、導電層３２５にも水素バリア性を有する
導電層を用いることで、フォトダイオード３２０からトランジスタ側への水素の拡散防止
効果をさらに高めることができる。
【0063】
水素バリア性を有する導電層としては、例えば、窒化チタン、窒化タンタル、窒化アルミ
ニウムチタンなどの金属窒化物などを用いることができる。したがって、導電層３２５に
当該窒化物の単層、上記金属と当該窒化物の積層、または上記透光性導電膜と当該窒化物
の積層などを用いてもよい。
ニウムチタンなどの金属窒化物などを用いることができる。したがって、導電層３２５に
当該窒化物の単層、上記金属と当該窒化物の積層、または上記透光性導電膜と当該窒化物
の積層などを用いてもよい。
【0064】
なお、フォトダイオード３２０からトランジスタへの水素の拡散量は、フォトダイオード
３２０に含まれる水素の絶対量に大きく影響される。したがって、水素の拡散量を減らす
には、特に体積が大きいｉ型半導体層３２２の水素濃度を調整することも有効である。例
えば、ｉ型半導体層３２２に非晶質シリコンを用いる場合は、膜中水素濃度を５％以下に
することが望ましい。また、ｉ型半導体層３２２の膜厚を４００ｎｍ以下、好ましくは３
００ｎｍ以下、さらに好ましくは２００ｎｍ以下とする。また、ｉ型半導体層３２２に膜
中水素濃度が非晶質シリコンよりも低い微結晶シリコンや多結晶シリコンを用いることも
有効である。
３２０に含まれる水素の絶対量に大きく影響される。したがって、水素の拡散量を減らす
には、特に体積が大きいｉ型半導体層３２２の水素濃度を調整することも有効である。例
えば、ｉ型半導体層３２２に非晶質シリコンを用いる場合は、膜中水素濃度を５％以下に
することが望ましい。また、ｉ型半導体層３２２の膜厚を４００ｎｍ以下、好ましくは３
００ｎｍ以下、さらに好ましくは２００ｎｍ以下とする。また、ｉ型半導体層３２２に膜
中水素濃度が非晶質シリコンよりも低い微結晶シリコンや多結晶シリコンを用いることも
有効である。
【0065】
また、トランジスタに近い領域においてフォトダイオード３２０の一部が欠損した構成と
することによっても水素の拡散量の低減が望める。
することによっても水素の拡散量の低減が望める。
【0066】
具体的には、トランジスタ上において、導電層３２６およびフォトダイオード３２０のｎ
型半導体層３２３を取り除くことができる（図２（Ａ）参照）。また、導電層３２６、ｎ
型半導体層３２３およびｉ型半導体層３２２を取り除くこともできる（図２（Ｂ）参照）
。また、導電層３２６、ｎ型半導体層３２３、ｉ型半導体層３２２およびｐ型半導体層３
２１を取り除くこともできる（図２（Ｃ）参照）。上記構成とすることで、フォトダイオ
ード３２０からトランジスタへの水素の拡散量をさらに低減することができる。
型半導体層３２３を取り除くことができる（図２（Ａ）参照）。また、導電層３２６、ｎ
型半導体層３２３およびｉ型半導体層３２２を取り除くこともできる（図２（Ｂ）参照）
。また、導電層３２６、ｎ型半導体層３２３、ｉ型半導体層３２２およびｐ型半導体層３
２１を取り除くこともできる（図２（Ｃ）参照）。上記構成とすることで、フォトダイオ
ード３２０からトランジスタへの水素の拡散量をさらに低減することができる。
【0067】
なお、図２（Ａ）、（Ｂ）、（Ｃ）における導電層３２６および上記半導体層が取り除か
れている領域の長さは一例である。当該断面において当該長さは、好ましくはチャネル形
成領域より長く、より好ましくは半導体層の長さより長く、さらに好ましくは第１のゲー
ト電極層の長さより長くする。
れている領域の長さは一例である。当該断面において当該長さは、好ましくはチャネル形
成領域より長く、より好ましくは半導体層の長さより長く、さらに好ましくは第１のゲー
ト電極層の長さより長くする。
【0068】
また、図３（Ａ）、（Ｂ）、（Ｃ）に示すように、容量素子３０６上においても上記同様
にフォトダイオード３２０の一部を欠損させた構成としてもよい。このような構成とする
ことで、アノード電極とカソード電極間のリーク電流を低減することができる。
にフォトダイオード３２０の一部を欠損させた構成としてもよい。このような構成とする
ことで、アノード電極とカソード電極間のリーク電流を低減することができる。
【0069】
上述した撮像装置の画素が有する要素の接続形態を図１（Ｂ）に示す回路図を用いて説明
する。
する。
【0070】
トランジスタ３０１のソース電極またはドレイン電極の一方は、フォトダイオード３２０
のカソード電極と接続される。また、トランジスタ３０１のソース電極またはドレイン電
極の他方は、トランジスタ３０２の第１のゲート電極と接続される。また、トランジスタ
３０２のソース電極またはドレイン電極の一方は、トランジスタ３０３のソース電極また
はドレイン電極の一方と接続される。また、トランジスタ３０４のソース電極またはドレ
イン電極の一方は、トランジスタ３０１のソース電極またはドレイン電極の他方と接続さ
れる。また、容量素子３０６の一方の電極は、トランジスタ３０１のソース電極またはド
レイン電極の他方と接続される。また、トランジスタ３０１、３０２、３０３、３０４が
有するそれぞれの第２のゲート電極は、フォトダイオード３２０のアノード電極と接続さ
れる。また、容量素子３０６の他方の電極は、フォトダイオード３２０のアノード電極と
接続される。なお、上記接続は全て電気的な接続とする。
のカソード電極と接続される。また、トランジスタ３０１のソース電極またはドレイン電
極の他方は、トランジスタ３０２の第１のゲート電極と接続される。また、トランジスタ
３０２のソース電極またはドレイン電極の一方は、トランジスタ３０３のソース電極また
はドレイン電極の一方と接続される。また、トランジスタ３０４のソース電極またはドレ
イン電極の一方は、トランジスタ３０１のソース電極またはドレイン電極の他方と接続さ
れる。また、容量素子３０６の一方の電極は、トランジスタ３０１のソース電極またはド
レイン電極の他方と接続される。また、トランジスタ３０１、３０２、３０３、３０４が
有するそれぞれの第２のゲート電極は、フォトダイオード３２０のアノード電極と接続さ
れる。また、容量素子３０６の他方の電極は、フォトダイオード３２０のアノード電極と
接続される。なお、上記接続は全て電気的な接続とする。
【0071】
上記構成とすることで、本発明の一態様の撮像装置の画素回路は、各トランジスタの第２
のゲート電極層に信号を供給する信号線、および容量素子の他方の電極の電位を供給する
容量線を削減することができる。
のゲート電極層に信号を供給する信号線、および容量素子の他方の電極の電位を供給する
容量線を削減することができる。
【0072】
なお、本発明の一態様の撮像装置の画素回路の構成は図４（Ａ）乃至図４（Ｆ）に示す形
態であってもよい。図４（Ａ）は容量素子の他方の電極がトランジスタ３０２のソース電
極またはドレイン電極の他方と電気的に接続する形態である。図４（Ｂ）は、容量素子３
０６を有さない形態である。図４（Ｃ）乃至図４（Ｆ）は一部のトランジスタにおいて第
２のゲート電極を有さない形態である。なお、図４（Ａ）乃至図４（Ｆ）に示す回路構成
を任意に組み合すこともできる。
態であってもよい。図４（Ａ）は容量素子の他方の電極がトランジスタ３０２のソース電
極またはドレイン電極の他方と電気的に接続する形態である。図４（Ｂ）は、容量素子３
０６を有さない形態である。図４（Ｃ）乃至図４（Ｆ）は一部のトランジスタにおいて第
２のゲート電極を有さない形態である。なお、図４（Ａ）乃至図４（Ｆ）に示す回路構成
を任意に組み合すこともできる。
【0073】
ここで、トランジスタ３０１は、フォトダイオード３２０の出力に応じて電荷蓄積部３０
５（ＦＤ）の電位を制御するための転送トランジスタとして機能させることができる。ま
た、トランジスタ３０２は、電荷蓄積部３０５（ＦＤ）の電位に応じた出力を行う増幅ト
ランジスタとして機能させることができる。また、トランジスタ３０３は、当該回路を画
素とするときに画素を選択する選択トランジスタとして機能させることができる。また、
トランジスタ３０４は、電荷蓄積部３０５（ＦＤ）の電位を初期化するリセットトランジ
スタとして機能させることができる。
５（ＦＤ）の電位を制御するための転送トランジスタとして機能させることができる。ま
た、トランジスタ３０２は、電荷蓄積部３０５（ＦＤ）の電位に応じた出力を行う増幅ト
ランジスタとして機能させることができる。また、トランジスタ３０３は、当該回路を画
素とするときに画素を選択する選択トランジスタとして機能させることができる。また、
トランジスタ３０４は、電荷蓄積部３０５（ＦＤ）の電位を初期化するリセットトランジ
スタとして機能させることができる。
【0074】
また、図５は、図１（Ｂ）に示す回路に対して信号線を接続した形態を説明する図である
。フォトダイオード３２０のアノードは配線３１６に接続することができる。また、トラ
ンジスタ３０１のゲート電極は配線３１２（ＴＸ）に接続することができる。また、トラ
ンジスタ３０２のソース電極またはドレイン電極の他方は配線３１４（ＧＮＤ）に接続す
ることができる。また、トランジスタ３０４のソース電極またはドレイン電極の他方は配
線３１７に接続することができ、ゲート電極は配線３１１（ＲＳ）接続することができる
。また、トランジスタ３０３のソース電極またはドレイン電極の他方は配線３１５（ＯＵ
Ｔ）に接続することができ、ゲート電極は配線３１３（ＳＥ）に接続することができる。
なお、上記接続は全て電気的な接続とする。
。フォトダイオード３２０のアノードは配線３１６に接続することができる。また、トラ
ンジスタ３０１のゲート電極は配線３１２（ＴＸ）に接続することができる。また、トラ
ンジスタ３０２のソース電極またはドレイン電極の他方は配線３１４（ＧＮＤ）に接続す
ることができる。また、トランジスタ３０４のソース電極またはドレイン電極の他方は配
線３１７に接続することができ、ゲート電極は配線３１１（ＲＳ）接続することができる
。また、トランジスタ３０３のソース電極またはドレイン電極の他方は配線３１５（ＯＵ
Ｔ）に接続することができ、ゲート電極は配線３１３（ＳＥ）に接続することができる。
なお、上記接続は全て電気的な接続とする。
【0075】
配線３１１（ＲＳ）は、トランジスタ３０４を制御するための信号線として機能させるこ
とができる。また、配線３１２（ＴＸ）は、トランジスタ３０１を制御するための信号線
として機能させることができる。また、配線３１３（ＳＥ）は、トランジスタ３０３を制
御するための信号線として機能させることができる。また、配線３１４（ＧＮＤ）は、基
準電位（例えばＧＮＤ）を設定する信号線として機能させることができる。また、配線３
１５（ＯＵＴ）は、トランジスタ３０２から出力される信号を読み出すための信号線とし
て機能させることができる。また、配線３１６は電荷蓄積部３０５（ＦＤ）からフォトダ
イオード３２０を介して電荷を出力するための信号線としての機能を有し、図５の回路構
成においては低電位（ＶＳＳ）線である。また、配線３１７は電荷蓄積部（ＦＤ）の電位
をリセットするための信号線としての機能を有し、図５の回路構成においては高電位（Ｖ
ＤＤ）線である。
とができる。また、配線３１２（ＴＸ）は、トランジスタ３０１を制御するための信号線
として機能させることができる。また、配線３１３（ＳＥ）は、トランジスタ３０３を制
御するための信号線として機能させることができる。また、配線３１４（ＧＮＤ）は、基
準電位（例えばＧＮＤ）を設定する信号線として機能させることができる。また、配線３
１５（ＯＵＴ）は、トランジスタ３０２から出力される信号を読み出すための信号線とし
て機能させることができる。また、配線３１６は電荷蓄積部３０５（ＦＤ）からフォトダ
イオード３２０を介して電荷を出力するための信号線としての機能を有し、図５の回路構
成においては低電位（ＶＳＳ）線である。また、配線３１７は電荷蓄積部（ＦＤ）の電位
をリセットするための信号線としての機能を有し、図５の回路構成においては高電位（Ｖ
ＤＤ）線である。
【0076】
なお、配線３１４には、ＧＮＤ、ＶＳＳ、ＶＤＤなどの電位が供給されていてもよい。こ
こで、電位や電圧は相対的なものである。そのため、ＧＮＤの電位の大きさは、必ずしも
、０ボルトであるとは限らないものとする。
こで、電位や電圧は相対的なものである。そのため、ＧＮＤの電位の大きさは、必ずしも
、０ボルトであるとは限らないものとする。
【0077】
図５の構成を有する画素回路の動作方法の詳細は後述するが、フォトダイオード３２０は
逆バイアスを印加して動作させる。つまり、フォトダイオード３２０のアノード電極には
各トランジスタのソース電位よりも低い電位を印加することができる。したがって、各ト
ランジスタの第２のゲート電極に当該電位が印加されることになり、トランジスタのしき
い値電圧をプラス方向にシフトさせることができる。
逆バイアスを印加して動作させる。つまり、フォトダイオード３２０のアノード電極には
各トランジスタのソース電位よりも低い電位を印加することができる。したがって、各ト
ランジスタの第２のゲート電極に当該電位が印加されることになり、トランジスタのしき
い値電圧をプラス方向にシフトさせることができる。
【0078】
図６（Ａ）は図５に示す回路構成を有する撮像装置の画素の上面図である。図中に示すＡ
１－Ａ２の断面が図１（Ａ）に相当する。また、図６（Ｂ）は図２（Ａ）、（Ｂ）、（Ｃ
）に示す撮像装置の画素の上面図に相当する。なお、図６（Ａ）、（Ｂ）では、図の明瞭
化のため、一部の要素を省いて図示している。
１－Ａ２の断面が図１（Ａ）に相当する。また、図６（Ｂ）は図２（Ａ）、（Ｂ）、（Ｃ
）に示す撮像装置の画素の上面図に相当する。なお、図６（Ａ）、（Ｂ）では、図の明瞭
化のため、一部の要素を省いて図示している。
【0079】
このように、トランジスタとフォトダイオードを重ねて配置することで画素の密度を高め
ることができ、高精細な画像を得ることができる。また、酸化物半導体を用いたトランジ
スタは光照射によって特性が劣化することがあるが、当該構成とすることでフォトダイオ
ード３２０の半導体層、および／または導電層３２５が遮光膜として作用するため、当該
トランジスタの劣化を抑制することができる。
ることができ、高精細な画像を得ることができる。また、酸化物半導体を用いたトランジ
スタは光照射によって特性が劣化することがあるが、当該構成とすることでフォトダイオ
ード３２０の半導体層、および／または導電層３２５が遮光膜として作用するため、当該
トランジスタの劣化を抑制することができる。
【0080】
図７（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、上述した画素を用いることのできる撮像装置の
一部の断面図の例である。図７（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）では、３個の隣接する画
素を画素３５０ａ、画素３５０ｂ、画素３５０ｃとして例示している。
一部の断面図の例である。図７（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）では、３個の隣接する画
素を画素３５０ａ、画素３５０ｂ、画素３５０ｃとして例示している。
【0081】
図７（Ａ）の撮像装置は、それぞれの画素上に光学変換層１５５０を設けた例である。例
えば、光学変換層１５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮
像装置とすることができる。また、光学変換層１５５０に近赤外線の波長以下の光を遮る
フィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層１５５０に
可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。
なお、撮像装置に限らず、特定の波長の光強度を見積もる検出器として当該構成を用いて
もよい。
えば、光学変換層１５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮
像装置とすることができる。また、光学変換層１５５０に近赤外線の波長以下の光を遮る
フィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層１５５０に
可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる。
なお、撮像装置に限らず、特定の波長の光強度を見積もる検出器として当該構成を用いて
もよい。
【0082】
また、光学変換層１５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射
線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等
の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可
視光線や紫外光線などの光（蛍光）に変換される。そして、当該光をフォトダイオード３
２０で検知することにより画像データを取得する。当該撮像装置はフラットパネルディテ
クタとも呼ばれる。また、放射線検出器などに当該構成を用いてもよい。
線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等
の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可
視光線や紫外光線などの光（蛍光）に変換される。そして、当該光をフォトダイオード３
２０で検知することにより画像データを取得する。当該撮像装置はフラットパネルディテ
クタとも呼ばれる。また、放射線検出器などに当該構成を用いてもよい。
【0083】
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収し
て可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐ
ｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、Ｃ
ｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯを樹脂やセラミクスに分散させたものが知られている。
て可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐ
ｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、Ｃ
ｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯを樹脂やセラミクスに分散させたものが知られている。
【0084】
図７（Ｂ）の撮像装置は、それぞれの画素上にカラーフィルタ１５３０を設けた例である
。カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂ、カラーフィルタ１５３０ｃに
、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を
割り当てることにより、カラー画像を得ることができる。
。カラーフィルタ１５３０ａ、カラーフィルタ１５３０ｂ、カラーフィルタ１５３０ｃに
、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの色を
割り当てることにより、カラー画像を得ることができる。
【0085】
図７（Ｃ）の撮像装置は、撮像装置の画素に隣接した表示装置の画素３５１ａ、３５１ｂ
、３５１ｃを有する構成である。当該表示装置の画素には、液晶表示素子またはＥＬ表示
素子、およびそれらと接続するトランジスタ等を含む。例えば、図７（Ｃ）に示すように
撮像装置の画素および表示装置の画素上にカラーフィルタ１５３０を設けることで、カラ
ーの表示ができ、かつカラー画像を得ることのできるイメージセンサ付表示パネルを形成
することができる。
、３５１ｃを有する構成である。当該表示装置の画素には、液晶表示素子またはＥＬ表示
素子、およびそれらと接続するトランジスタ等を含む。例えば、図７（Ｃ）に示すように
撮像装置の画素および表示装置の画素上にカラーフィルタ１５３０を設けることで、カラ
ーの表示ができ、かつカラー画像を得ることのできるイメージセンサ付表示パネルを形成
することができる。
【0086】
図７（Ｄ）の撮像装置は、撮像装置の各画素上にマイクロレンズアレイ１５４０を設けた
例である。画素と当該マイクロレンズアレイとの間には上述した光学変換層１５５０やカ
ラーフィルタ１５３０を設けることができる。マイクロレンズアレイ１５４０を用いるこ
とで効率よくフォトダイオード３２０に光を照射することができる。
例である。画素と当該マイクロレンズアレイとの間には上述した光学変換層１５５０やカ
ラーフィルタ１５３０を設けることができる。マイクロレンズアレイ１５４０を用いるこ
とで効率よくフォトダイオード３２０に光を照射することができる。
【0087】
なお、撮像装置の各画素と、上述した光学変換層１５５０、カラーフィルタ１５３０また
はマイクロレンズアレイ１５４０との間には保護層となる絶縁膜、隣接する画素への光の
侵入を防止する遮光層、反射防止膜、平坦化膜などが設けられていてもよい。また、各画
素上に、光学変換層１５５０、カラーフィルタ１５３０またはマイクロレンズアレイ１５
４０が設けられない構成であってもよい。
はマイクロレンズアレイ１５４０との間には保護層となる絶縁膜、隣接する画素への光の
侵入を防止する遮光層、反射防止膜、平坦化膜などが設けられていてもよい。また、各画
素上に、光学変換層１５５０、カラーフィルタ１５３０またはマイクロレンズアレイ１５
４０が設けられない構成であってもよい。
【0088】
図８は撮像装置の構成を示す概念図である。当該撮像装置は、図１（Ｂ）に示す回路を有
する画素３５０と、複数の画素３５０が平面状に並べられた画素アレイ１７００と、回路
１７３０、回路１７４０、回路１７５０を有する。
する画素３５０と、複数の画素３５０が平面状に並べられた画素アレイ１７００と、回路
１７３０、回路１７４０、回路１７５０を有する。
【0089】
画素アレイ１７００には回路１７３０および回路１７４０が接続される。回路１７３０は
、例えば、リセットトランジスタの駆動回路として機能させることができる。この場合、
回路１７３０と図１（Ｂ）におけるトランジスタ３０４とが電気的に接続される。回路１
７４０は、例えば、転送トランジスタの駆動回路として機能させることができる。この場
合、回路１７４０と図１（Ｂ）におけるトランジスタ３０１とが電気的に接続される。な
お、図８では回路１７３０および回路１７４０を分割して配置する構成を図示しているが
、一つの領域に回路１７３０および回路１７４０がまとめて配置される構成としてもよい
。
、例えば、リセットトランジスタの駆動回路として機能させることができる。この場合、
回路１７３０と図１（Ｂ）におけるトランジスタ３０４とが電気的に接続される。回路１
７４０は、例えば、転送トランジスタの駆動回路として機能させることができる。この場
合、回路１７４０と図１（Ｂ）におけるトランジスタ３０１とが電気的に接続される。な
お、図８では回路１７３０および回路１７４０を分割して配置する構成を図示しているが
、一つの領域に回路１７３０および回路１７４０がまとめて配置される構成としてもよい
。
【0090】
また、画素アレイ１７００には回路１７５０が接続される。回路１７５０は、例えば、ト
ランジスタ３０２と電気的に接続される垂直出力線を選択する駆動回路として機能させる
ことができる。
ランジスタ３０２と電気的に接続される垂直出力線を選択する駆動回路として機能させる
ことができる。
【0091】
回路１７３０および回路１７４０は、”Ｌｏｗ”または”Ｈｉｇｈ”の２値出力の駆動回
路である。したがって、図９（Ａ）で示す様にシフトレジスタ１８００とバッファ回路１
９００の組み合わせで駆動することができる。
路である。したがって、図９（Ａ）で示す様にシフトレジスタ１８００とバッファ回路１
９００の組み合わせで駆動することができる。
【0092】
また、回路１７５０は、図９（Ｂ）に示すようにシフトレジスタ１８１０とバッファ回路
１９１０とアナログスイッチ２１００によって構成することができる。各垂直出力線２１
１０はアナログスイッチ２１００によって選択され、出力信号を出力線２２００に出力す
る。アナログスイッチ２１００はシフトレジスタ１８１０とバッファ回路１９１０で順次
選択するものとする。
１９１０とアナログスイッチ２１００によって構成することができる。各垂直出力線２１
１０はアナログスイッチ２１００によって選択され、出力信号を出力線２２００に出力す
る。アナログスイッチ２１００はシフトレジスタ１８１０とバッファ回路１９１０で順次
選択するものとする。
【0093】
なお、回路１７３０、回路１７４０および回路１７５０は、画素回路と同様に基板上に形
成されてもよいし、外付けのＩＣチップに含まれていてもよい。
成されてもよいし、外付けのＩＣチップに含まれていてもよい。
【0094】
本実施の形態において、本発明の一態様として、撮像装置に適用した場合の例を示したが
、本発明の一態様は、これに限定されない。例えば、本発明の一態様は、別の機能を有す
る半導体装置に適用してもよい。
、本発明の一態様は、これに限定されない。例えば、本発明の一態様は、別の機能を有す
る半導体装置に適用してもよい。
【0095】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
である。
【0096】
（実施の形態２）
本実施の形態では、実施の形態１の図５に示した画素回路ついて詳細を説明する。
本実施の形態では、実施の形態１の図５に示した画素回路ついて詳細を説明する。
【0097】
図５に示した画素回路において、フォトダイオード３２０は受光素子であり、画素回路に
入射した光に応じた電流を生成する機能を有する。トランジスタ３０１は、フォトダイオ
ード３２０から電荷蓄積部３０５（ＦＤ）への電荷蓄積を制御する機能を有する。トラン
ジスタ３０２は、電荷蓄積部３０５（ＦＤ）の電位に応じた信号を出力する機能を有する
。トランジスタ３０４は、電荷蓄積部３０５（ＦＤ）の電位のリセットする機能を有する
。トランジスタ３０３は、読み出し時に画素回路の選択を制御する機能を有する。
入射した光に応じた電流を生成する機能を有する。トランジスタ３０１は、フォトダイオ
ード３２０から電荷蓄積部３０５（ＦＤ）への電荷蓄積を制御する機能を有する。トラン
ジスタ３０２は、電荷蓄積部３０５（ＦＤ）の電位に応じた信号を出力する機能を有する
。トランジスタ３０４は、電荷蓄積部３０５（ＦＤ）の電位のリセットする機能を有する
。トランジスタ３０３は、読み出し時に画素回路の選択を制御する機能を有する。
【0098】
なお、電荷蓄積部３０５（ＦＤ）は、フォトダイオード３２０が受ける光の量に応じて変
化する電荷を保持する。
化する電荷を保持する。
【0099】
なお、トランジスタ３０２とトランジスタ３０３とは、配線３１５と配線３１４との間で
、直列接続されていればよい。したがって、配線３１４、トランジスタ３０２、トランジ
スタ３０３、配線３１５の順で並んでもよいし、配線３１４、トランジスタ３０３、トラ
ンジスタ３０２、配線３１５の順で並んでもよい。
、直列接続されていればよい。したがって、配線３１４、トランジスタ３０２、トランジ
スタ３０３、配線３１５の順で並んでもよいし、配線３１４、トランジスタ３０３、トラ
ンジスタ３０２、配線３１５の順で並んでもよい。
【0100】
【0101】
図１１では簡易に説明するため、各配線の電位は、二値変化する信号として与える。ただ
し、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取
り得る。なお、図に示す信号７０１は配線３１１（ＲＳ）の電位、信号７０２は配線３１
２（ＴＸ）の電位、信号７０３は配線３１３（ＳＥ）の電位、信号７０４は電荷蓄積部３
０５（ＦＤ）の電位、信号７０５は配線３１５（ＯＵＴ）の電位に相当する。なお、配線
３１６の電位は常時”Ｌｏｗ”、配線３１７の電位は常時”Ｈｉｇｈ”とする。
し、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取
り得る。なお、図に示す信号７０１は配線３１１（ＲＳ）の電位、信号７０２は配線３１
２（ＴＸ）の電位、信号７０３は配線３１３（ＳＥ）の電位、信号７０４は電荷蓄積部３
０５（ＦＤ）の電位、信号７０５は配線３１５（ＯＵＴ）の電位に相当する。なお、配線
３１６の電位は常時”Ｌｏｗ”、配線３１７の電位は常時”Ｈｉｇｈ”とする。
【0102】
時刻Ａにおいて、配線３１１（ＲＳ）の電位（信号７０１）を”Ｈｉｇｈ”、配線３１２
（ＴＸ）の電位（信号７０２）を”Ｈｉｇｈ”とすると、電荷蓄積部３０５（ＦＤ）の電
位（信号７０４）は配線３１７の電位（”Ｈｉｇｈ”）に初期化され、リセット動作が開
始される。なお、配線３１５（ＯＵＴ）の電位（信号７０５）は、”Ｈｉｇｈ”にプリチ
ャージしておく。
（ＴＸ）の電位（信号７０２）を”Ｈｉｇｈ”とすると、電荷蓄積部３０５（ＦＤ）の電
位（信号７０４）は配線３１７の電位（”Ｈｉｇｈ”）に初期化され、リセット動作が開
始される。なお、配線３１５（ＯＵＴ）の電位（信号７０５）は、”Ｈｉｇｈ”にプリチ
ャージしておく。
【0103】
時刻Ｂにおいて、配線３１１（ＲＳ）の電位（信号７０１）を”Ｌｏｗ”とするとリセッ
ト動作が終了し、蓄積動作が開始される。ここで、フォトダイオード３２０には逆方向バ
イアスが印加されるため、逆方向電流により、電荷蓄積部３０５（ＦＤ）（信号７０４）
が低下し始める。フォトダイオード３２０は、光が照射されると逆方向電流が増大するの
で、照射される光の量に応じて電荷蓄積部３０５（ＦＤ）の電位（信号７０４）の低下速
度は変化する。すなわち、フォトダイオード３２０に照射する光の量に応じて、トランジ
スタ３０２のソースとドレイン間のチャネル抵抗が変化する。
ト動作が終了し、蓄積動作が開始される。ここで、フォトダイオード３２０には逆方向バ
イアスが印加されるため、逆方向電流により、電荷蓄積部３０５（ＦＤ）（信号７０４）
が低下し始める。フォトダイオード３２０は、光が照射されると逆方向電流が増大するの
で、照射される光の量に応じて電荷蓄積部３０５（ＦＤ）の電位（信号７０４）の低下速
度は変化する。すなわち、フォトダイオード３２０に照射する光の量に応じて、トランジ
スタ３０２のソースとドレイン間のチャネル抵抗が変化する。
【0104】
時刻Ｃにおいて、配線３１２（ＴＸ）の電位（信号７０２）を”Ｌｏｗ”とすると蓄積動
作が終了し、電荷蓄積部３０５（ＦＤ）の電位（信号７０４）は一定となる。ここで、当
該電位は、蓄積動作中にフォトダイオード３２０が生成した電荷量により決まる。すなわ
ち、フォトダイオード３２０に照射されていた光の量に応じて変化する。また、トランジ
スタ３０１およびトランジスタ３０４を酸化膜半導体層でチャネル形成領域を形成したオ
フ電流が極めて低いトランジスタで形成することで、再度リセット動作を行うまで、電荷
蓄積部３０５（ＦＤ）の電位を一定に保つことが可能となる。
作が終了し、電荷蓄積部３０５（ＦＤ）の電位（信号７０４）は一定となる。ここで、当
該電位は、蓄積動作中にフォトダイオード３２０が生成した電荷量により決まる。すなわ
ち、フォトダイオード３２０に照射されていた光の量に応じて変化する。また、トランジ
スタ３０１およびトランジスタ３０４を酸化膜半導体層でチャネル形成領域を形成したオ
フ電流が極めて低いトランジスタで形成することで、再度リセット動作を行うまで、電荷
蓄積部３０５（ＦＤ）の電位を一定に保つことが可能となる。
【0105】
なお、配線３１２（ＴＸ）の電位（信号７０２）を”Ｌｏｗ”とする際に、配線３１２（
ＴＸ）と電荷蓄積部（ＦＤ）との間における寄生容量により、電荷蓄積部３０５（ＦＤ）
の電位に変化が生じることがある。当該電位の変化量が大きい場合は、蓄積動作中にフォ
トダイオード３２０が生成した電荷量を正確に取得できないことになる。当該電位の変化
量を低減するには、トランジスタ３０１のゲート－ソース（もしくはゲート－ドレイン）
間容量を低減する、トランジスタ３０２のゲート容量を増大する、電荷蓄積部３０５（Ｆ
Ｄ）に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、当該電位
の変化を無視して説明を行う。
ＴＸ）と電荷蓄積部（ＦＤ）との間における寄生容量により、電荷蓄積部３０５（ＦＤ）
の電位に変化が生じることがある。当該電位の変化量が大きい場合は、蓄積動作中にフォ
トダイオード３２０が生成した電荷量を正確に取得できないことになる。当該電位の変化
量を低減するには、トランジスタ３０１のゲート－ソース（もしくはゲート－ドレイン）
間容量を低減する、トランジスタ３０２のゲート容量を増大する、電荷蓄積部３０５（Ｆ
Ｄ）に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、当該電位
の変化を無視して説明を行う。
【0106】
時刻Ｄに、配線３１３（ＳＥ）の電位（信号７０３）を”Ｈｉｇｈ”にすると、トランジ
スタ３０３が導通して選択動作が開始され、配線３１４（ＧＮＤ）と配線３１５（ＯＵＴ
）が、トランジスタ３０２とトランジスタ３０３とを介して導通する。配線３１５（ＯＵ
Ｔ）のプリチャージは、時刻Ｄ以前に終了しているので、配線３１５（ＯＵＴ）の電位（
信号７０５）は低下していく。ここで、配線３１５（ＯＵＴ）の電位（信号７０５）が低
下する速さは、トランジスタ３０２のソースとドレイン間の電流に依存する。すなわち、
蓄積動作中にフォトダイオード３２０に照射されている光の量に応じて変化する。
スタ３０３が導通して選択動作が開始され、配線３１４（ＧＮＤ）と配線３１５（ＯＵＴ
）が、トランジスタ３０２とトランジスタ３０３とを介して導通する。配線３１５（ＯＵ
Ｔ）のプリチャージは、時刻Ｄ以前に終了しているので、配線３１５（ＯＵＴ）の電位（
信号７０５）は低下していく。ここで、配線３１５（ＯＵＴ）の電位（信号７０５）が低
下する速さは、トランジスタ３０２のソースとドレイン間の電流に依存する。すなわち、
蓄積動作中にフォトダイオード３２０に照射されている光の量に応じて変化する。
【0107】
時刻Ｅにおいて、配線３１３（ＳＥ）の電位（信号７０３）を”Ｌｏｗ”にすると、トラ
ンジスタ３０３が遮断されて選択動作は終了し、配線３１５（ＳＥ）の電位（信号７０５
）は、一定値となる。ここで、一定値となる値は、フォトダイオード３２０に照射されて
いた光の量に依存する。したがって、配線３１５（ＳＥ）の電位を取得することで、蓄積
動作中にフォトダイオード３２０に照射されていた光の量を知ることができる。
ンジスタ３０３が遮断されて選択動作は終了し、配線３１５（ＳＥ）の電位（信号７０５
）は、一定値となる。ここで、一定値となる値は、フォトダイオード３２０に照射されて
いた光の量に依存する。したがって、配線３１５（ＳＥ）の電位を取得することで、蓄積
動作中にフォトダイオード３２０に照射されていた光の量を知ることができる。
【0108】
より具体的には、フォトダイオード３２０に照射されている光が強いと、電荷蓄積部３０
５（ＦＤ）の電位、すなわちトランジスタ３０２のゲート電圧は低下する。そのため、ト
ランジスタ３０２のソース－ドレイン間に流れる電流は小さくなり、配線３１５（ＯＵＴ
）の電位（信号７０５）はゆっくりと低下する。したがって、配線３１５（ＯＵＴ）から
は比較的高い電位を読み出すことができる。
５（ＦＤ）の電位、すなわちトランジスタ３０２のゲート電圧は低下する。そのため、ト
ランジスタ３０２のソース－ドレイン間に流れる電流は小さくなり、配線３１５（ＯＵＴ
）の電位（信号７０５）はゆっくりと低下する。したがって、配線３１５（ＯＵＴ）から
は比較的高い電位を読み出すことができる。
【0109】
逆に、フォトダイオード３２０に照射されている光が弱いと、電荷蓄積部３０５（ＦＤ）
の電位、すなわち、トランジスタ３０２のゲート電圧は高くなる。そのため、トランジス
タ３０２のソース－ドレイン間に流れる電流は大きくなり、配線３１５（ＯＵＴ）の電位
（信号７０５）は速く低下する。したがって、配線３１５（ＯＵＴ）からは比較的低い電
位を読み出すことができる。
の電位、すなわち、トランジスタ３０２のゲート電圧は高くなる。そのため、トランジス
タ３０２のソース－ドレイン間に流れる電流は大きくなり、配線３１５（ＯＵＴ）の電位
（信号７０５）は速く低下する。したがって、配線３１５（ＯＵＴ）からは比較的低い電
位を読み出すことができる。
【0110】
なお、配線３１６には、例えば－１Ｖから－１０Ｖ程度の電位を供給することで、各トラ
ンジスタのしきい値電圧をプラス方向にシフトさせることができる。したがって、初期段
階またはストレスによる経時変化などでしきい値電圧がマイナス方向にシフトしているト
ランジスタのしきい値電圧を補正することができる。
ンジスタのしきい値電圧をプラス方向にシフトさせることができる。したがって、初期段
階またはストレスによる経時変化などでしきい値電圧がマイナス方向にシフトしているト
ランジスタのしきい値電圧を補正することができる。
【0111】
【0112】
なお、上述した回路例において、配線３１５（ＯＵＴ）には、図１３（Ａ）、（Ｂ）、（
Ｃ）に示すような積分回路が接続されていてもよい。当該回路によって、読み出し信号の
Ｓ／Ｎ比を高めることができ、より微弱な光を検出することができる。すなわち、撮像装
置の感度を高めることができる。
Ｃ）に示すような積分回路が接続されていてもよい。当該回路によって、読み出し信号の
Ｓ／Ｎ比を高めることができ、より微弱な光を検出することができる。すなわち、撮像装
置の感度を高めることができる。
【0113】
図１３（Ａ）は、演算増幅回路（ＯＰアンプともいう）を用いた積分回路である。演算増
幅回路の反転入力端子は、抵抗素子Ｒを介して配線３１５（ＯＵＴ）に接続される。演算
増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回路の出力端子は、容量
素子Ｃを介して演算増幅回路の反転入力端子に接続される。
幅回路の反転入力端子は、抵抗素子Ｒを介して配線３１５（ＯＵＴ）に接続される。演算
増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回路の出力端子は、容量
素子Ｃを介して演算増幅回路の反転入力端子に接続される。
【0114】
図１３（Ｂ）は、図１３（Ａ）とは異なる構成の演算増幅回路を用いた積分回路である。
演算増幅回路の反転入力端子は、抵抗素子Ｒと容量素子Ｃ１を介して配線３１５（ＯＵＴ
）に接続される。演算増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回
路の出力端子は、容量素子Ｃ２を介して演算増幅回路の反転入力端子に接続される。
演算増幅回路の反転入力端子は、抵抗素子Ｒと容量素子Ｃ１を介して配線３１５（ＯＵＴ
）に接続される。演算増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回
路の出力端子は、容量素子Ｃ２を介して演算増幅回路の反転入力端子に接続される。
【0115】
図１３（Ｃ）は、図１３（Ａ）および図１３（Ｂ）とは異なる構成の演算増幅回路を用い
た積分回路である。演算増幅回路の出力端子は、抵抗素子Ｒを介して配線３１５（ＯＵＴ
）に接続される。演算増幅回路の反転入力端子は、演算増幅回路の反転入力端子に接続さ
れる。なお、抵抗素子Ｒと容量素子Ｃは、ＣＲ積分回路を構成する。また、演算増幅回路
はユニティゲインバッファを構成する。
た積分回路である。演算増幅回路の出力端子は、抵抗素子Ｒを介して配線３１５（ＯＵＴ
）に接続される。演算増幅回路の反転入力端子は、演算増幅回路の反転入力端子に接続さ
れる。なお、抵抗素子Ｒと容量素子Ｃは、ＣＲ積分回路を構成する。また、演算増幅回路
はユニティゲインバッファを構成する。
【0116】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
である。
【0117】
（実施の形態３）
本実施の形態では、画素回路の駆動方法の一例について説明する。
本実施の形態では、画素回路の駆動方法の一例について説明する。
【0118】
実施の形態２で説明したように、画素回路の動作は、リセット動作、蓄積動作、および選
択動作の繰り返しである。画素マトリクス全体を制御する撮像方法としては、グローバル
シャッタ方式とローリングシャッタ方式が知られている。
択動作の繰り返しである。画素マトリクス全体を制御する撮像方法としては、グローバル
シャッタ方式とローリングシャッタ方式が知られている。
【0119】
図１４（Ａ）は、グローバルシャッタ方式におけるタイミングチャートである。なお、図
１４（Ａ）は、マトリクス状に複数の画素回路を有し、当該画素回路に図５の回路を有す
る撮像装置を例として、第１行目から第ｎ行目（ｎは３以上の自然数）の画素回路の動作
を説明するものである。
１４（Ａ）は、マトリクス状に複数の画素回路を有し、当該画素回路に図５の回路を有す
る撮像装置を例として、第１行目から第ｎ行目（ｎは３以上の自然数）の画素回路の動作
を説明するものである。
【0120】
図１４（Ａ）において、信号５０１、信号５０２、信号５０３は、第１行目、第２行目、
第ｎ行目の各画素回路に接続された配線３１１（ＲＳ）に入力される信号である。また、
信号５０４、信号５０５、信号５０６は、第１行目、第２行目、第ｎ行目の各画素回路に
接続された配線３１２（ＴＸ）に入力される信号である。また、信号５０７、信号５０８
、信号５０９は、第１行目、第２行目、第ｎ行目の各画素回路に接続された配線３１３（
ＳＥ）に入力される信号である。
第ｎ行目の各画素回路に接続された配線３１１（ＲＳ）に入力される信号である。また、
信号５０４、信号５０５、信号５０６は、第１行目、第２行目、第ｎ行目の各画素回路に
接続された配線３１２（ＴＸ）に入力される信号である。また、信号５０７、信号５０８
、信号５０９は、第１行目、第２行目、第ｎ行目の各画素回路に接続された配線３１３（
ＳＥ）に入力される信号である。
【0121】
また、期間５１０は、１回の撮像に要する期間である。また、期間５１１は、各行の画素
回路がリセット動作を同時に行っている期間である。また、期間５２０は、各行の画素回
路が蓄積動作を同時に行っている期間である。なお、選択動作は各行の画素回路で順次行
われる。一例として、期間５３１は、第１行目の画素回路が選択動作を行っている期間で
ある。このように、グローバルシャッタ方式では、全画素回路で略同時にリセット動作が
行われた後、全画素回路で略同時に蓄積動作が行われ、１行毎に順次読み出し動作が行わ
れる。
回路がリセット動作を同時に行っている期間である。また、期間５２０は、各行の画素回
路が蓄積動作を同時に行っている期間である。なお、選択動作は各行の画素回路で順次行
われる。一例として、期間５３１は、第１行目の画素回路が選択動作を行っている期間で
ある。このように、グローバルシャッタ方式では、全画素回路で略同時にリセット動作が
行われた後、全画素回路で略同時に蓄積動作が行われ、１行毎に順次読み出し動作が行わ
れる。
【0122】
つまり、グローバルシャッタ方式では、全ての画素回路において蓄積動作が略同時に行わ
れているため、各行の画素回路における撮像の同時性が確保される。したがって、被写体
が動体であっても歪の小さい画像を取得することができる。
れているため、各行の画素回路における撮像の同時性が確保される。したがって、被写体
が動体であっても歪の小さい画像を取得することができる。
【0123】
一方、図１４（Ｂ）は、ローリングシャッタ方式を用いた場合のタイミングチャートであ
る。なお、信号５０１乃至５０９は図１４（Ａ）の説明を参照することができる。期間６
１０は１回の撮像に要する期間である。また、期間６１１、期間６１２、期間６１３は、
それぞれ第１行目、第２行目、第ｎ行目のリセット期間である。また、期間６２１、期間
６２２、期間６２３は、それぞれ第１行目、第２行目、第ｎ行目の蓄積動作期間である。
また、期間６３１は、１行目の画素回路が選択動作を行っている期間である。このように
、ローリングシャッタ方式では、蓄積動作が全ての画素回路では同時に行われず、行毎に
順次行われるため、各行の画素回路における撮像の同時性が確保されない。したがって、
一行目の最終行目では撮像のタイミングが異なるため、動体が被写体である場合は歪の大
きい画像となってしまう。
る。なお、信号５０１乃至５０９は図１４（Ａ）の説明を参照することができる。期間６
１０は１回の撮像に要する期間である。また、期間６１１、期間６１２、期間６１３は、
それぞれ第１行目、第２行目、第ｎ行目のリセット期間である。また、期間６２１、期間
６２２、期間６２３は、それぞれ第１行目、第２行目、第ｎ行目の蓄積動作期間である。
また、期間６３１は、１行目の画素回路が選択動作を行っている期間である。このように
、ローリングシャッタ方式では、蓄積動作が全ての画素回路では同時に行われず、行毎に
順次行われるため、各行の画素回路における撮像の同時性が確保されない。したがって、
一行目の最終行目では撮像のタイミングが異なるため、動体が被写体である場合は歪の大
きい画像となってしまう。
【0124】
グローバルシャッタ方式を実現するためには、各画素からの信号の読み出しが順次終了す
るまで、電荷蓄積部（ＦＤ）の電位を保つ必要がある。電荷蓄積部（ＦＤ）の電位の長時
間の保持は、トランジスタ３０１などにチャネル形成領域を酸化物半導体で形成した極め
てオフ電流の低いトランジスタを用いることで実現できる。一方、トランジスタ３０１な
どにチャネル形成領域をシリコンなどで形成したトランジスタを適用した場合は、オフ電
流が高いために電荷蓄積部（ＦＤ）の電位を長時間保持できず、グローバルシャッタ方式
を用いることが困難となる。
るまで、電荷蓄積部（ＦＤ）の電位を保つ必要がある。電荷蓄積部（ＦＤ）の電位の長時
間の保持は、トランジスタ３０１などにチャネル形成領域を酸化物半導体で形成した極め
てオフ電流の低いトランジスタを用いることで実現できる。一方、トランジスタ３０１な
どにチャネル形成領域をシリコンなどで形成したトランジスタを適用した場合は、オフ電
流が高いために電荷蓄積部（ＦＤ）の電位を長時間保持できず、グローバルシャッタ方式
を用いることが困難となる。
【0125】
以上のように、画素回路にチャネル形成領域を酸化物半導体で形成したトランジスタを用
いることでグローバルシャッタ方式を容易に実現することができる。
いることでグローバルシャッタ方式を容易に実現することができる。
【0126】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
である。
【0127】
（実施の形態４）
本実施の形態では、本発明の一態様の撮像装置に用いることのできるトランジスタおよび
該トランジスタを構成する材料について説明する。なお、本実施の形態における図面では
、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
本実施の形態では、本発明の一態様の撮像装置に用いることのできるトランジスタおよび
該トランジスタを構成する材料について説明する。なお、本実施の形態における図面では
、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。
【0128】
図１５（Ａ）、（Ｂ）は、本発明の一態様の撮像装置に用いることのできるトランジスタ
の上面図および断面図である。図１５（Ａ）は上面図であり、図１５（Ａ）に示す一点鎖
線Ｃ１－Ｃ２方向の断面が図１５（Ｂ）に相当する。また、一点鎖線Ｃ１－Ｃ２方向をチ
ャネル長方向、当該チャネル長方向と直交する方向をチャネル幅方向と呼称する。
の上面図および断面図である。図１５（Ａ）は上面図であり、図１５（Ａ）に示す一点鎖
線Ｃ１－Ｃ２方向の断面が図１５（Ｂ）に相当する。また、一点鎖線Ｃ１－Ｃ２方向をチ
ャネル長方向、当該チャネル長方向と直交する方向をチャネル幅方向と呼称する。
【0129】
当該トランジスタは、基板９００上に形成された絶縁層９１５と、ゲート電極層９２０と
、絶縁層９３１および絶縁層９３２の順で形成されたゲート絶縁膜９３０と、酸化物半導
体層９４０と、酸化物半導体層９４０の一部と接するソース電極層９５０およびドレイン
電極層９６０を有する。また、上記構成上に絶縁層９８０、絶縁層９９０が形成されてい
てもよい。
、絶縁層９３１および絶縁層９３２の順で形成されたゲート絶縁膜９３０と、酸化物半導
体層９４０と、酸化物半導体層９４０の一部と接するソース電極層９５０およびドレイン
電極層９６０を有する。また、上記構成上に絶縁層９８０、絶縁層９９０が形成されてい
てもよい。
【0130】
なお、上記構成ではゲート絶縁膜９３０が２層である構成を例示したが、単層であっても
よい。
よい。
【0131】
また、本発明の一態様において、絶縁層９８０、絶縁層９９０は第２のゲート絶縁膜とし
て機能することができる。また、絶縁層９９０は実施の形態１で示した水素バリア膜とし
て機能する材料で形成することができる。
て機能することができる。また、絶縁層９９０は実施の形態１で示した水素バリア膜とし
て機能する材料で形成することができる。
【0132】
また、本発明の一態様の撮像装置に用いることのできるトランジスタは、図１６（Ａ）、
（Ｂ）に示すようなチャネル保護型のボトムゲート構造であってもよい。図１６（Ａ）は
上面図であり、図１６（Ａ）に示す一点鎖線Ｄ１－Ｄ２方向の断面が図１６（Ｂ）に相当
する。また、一点鎖線Ｄ１－Ｄ２方向をチャネル長方向、当該チャネル長方向と直交する
方向をチャネル幅方向と呼称する。
（Ｂ）に示すようなチャネル保護型のボトムゲート構造であってもよい。図１６（Ａ）は
上面図であり、図１６（Ａ）に示す一点鎖線Ｄ１－Ｄ２方向の断面が図１６（Ｂ）に相当
する。また、一点鎖線Ｄ１－Ｄ２方向をチャネル長方向、当該チャネル長方向と直交する
方向をチャネル幅方向と呼称する。
【0133】
ここで、絶縁層９３３は、チャネル領域を保護する機能を有する。したがって、絶縁層９
３３は、チャネル領域と重なる領域にのみ配置されていてもよいし、図１６（Ａ）、（Ｂ
）に示すように、それら以外の領域にも、配置されていてもよい。
３３は、チャネル領域と重なる領域にのみ配置されていてもよいし、図１６（Ａ）、（Ｂ
）に示すように、それら以外の領域にも、配置されていてもよい。
【0134】
また、本発明の一態様の撮像装置に用いることのできるトランジスタは、図１７（Ａ）、
（Ｂ）に示すようなボトムコンタクト型のボトムゲート構造であってもよい。図１７（Ａ
）は上面図であり、図１７（Ａ）に示す一点鎖線、Ｅ１－Ｅ２方向の断面が図１７（Ｂ）
に相当する。また、一点鎖線Ｅ１－Ｅ２方向をチャネル長方向、当該チャネル長方向と直
交する方向をチャネル幅方向と呼称する。
（Ｂ）に示すようなボトムコンタクト型のボトムゲート構造であってもよい。図１７（Ａ
）は上面図であり、図１７（Ａ）に示す一点鎖線、Ｅ１－Ｅ２方向の断面が図１７（Ｂ）
に相当する。また、一点鎖線Ｅ１－Ｅ２方向をチャネル長方向、当該チャネル長方向と直
交する方向をチャネル幅方向と呼称する。
【0135】
本発明の一態様である撮像装置に用いることのできるトランジスタでは、酸化物半導体を
活性層に用いることができる。酸化物半導体層を用いたトランジスタは非晶質シリコンを
用いたトランジスタよりも移動度が高いため、トランジスタを小さくすることが容易であ
り、画素を小さくすることができる。ただし、本発明の一態様は、これに限定されない。
場合によっては、または、状況に応じて、活性層は、酸化物半導体以外の半導体を有して
いてもよい。
活性層に用いることができる。酸化物半導体層を用いたトランジスタは非晶質シリコンを
用いたトランジスタよりも移動度が高いため、トランジスタを小さくすることが容易であ
り、画素を小さくすることができる。ただし、本発明の一態様は、これに限定されない。
場合によっては、または、状況に応じて、活性層は、酸化物半導体以外の半導体を有して
いてもよい。
【0136】
なお、図１５（Ａ）、（Ｂ）および図１６（Ａ）、（Ｂ）に示すトランジスタでは、ゲー
ト電極層９２０のチャネル長方向の長さは酸化物半導体層９４０の長さよりも大きくする
ことが好ましい。例えば、本発明の一態様の撮像装置と表示装置などを組み合わせた場合
において、バックライトを有する表示装置では当該ゲート電極層が遮光層となり、酸化物
半導体層９４０に光が照射されることによる電気特性の劣化を抑制することができる。
ト電極層９２０のチャネル長方向の長さは酸化物半導体層９４０の長さよりも大きくする
ことが好ましい。例えば、本発明の一態様の撮像装置と表示装置などを組み合わせた場合
において、バックライトを有する表示装置では当該ゲート電極層が遮光層となり、酸化物
半導体層９４０に光が照射されることによる電気特性の劣化を抑制することができる。
【0137】
また、上記トランジスタにおけるソース電極層９５０およびドレイン電極層９６０は、図
１８（Ａ）、（Ｂ）に示す上面図のような構成とすることができる。なお、図１８（Ａ）
、（Ｂ）では、酸化物半導体層９４０、ソース電極層９５０およびドレイン電極層９６０
のみを図示している。図１８（Ａ）に示すように、ソース電極層９５０およびドレイン電
極層９６０の幅（ＷＳＤ）は、酸化物半導体層９４０の幅（ＷＯＳ）よりも長く形成され
ていてもよい。また、図１８（Ｂ）に示すように、ＷＳＤはＷＯＳよりも短く形成されて
いてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界が酸化物
半導体層９４０全体にかかりやすくなり、トランジスタの電気特性を向上させることがで
きる。
１８（Ａ）、（Ｂ）に示す上面図のような構成とすることができる。なお、図１８（Ａ）
、（Ｂ）では、酸化物半導体層９４０、ソース電極層９５０およびドレイン電極層９６０
のみを図示している。図１８（Ａ）に示すように、ソース電極層９５０およびドレイン電
極層９６０の幅（ＷＳＤ）は、酸化物半導体層９４０の幅（ＷＯＳ）よりも長く形成され
ていてもよい。また、図１８（Ｂ）に示すように、ＷＳＤはＷＯＳよりも短く形成されて
いてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、ゲート電界が酸化物
半導体層９４０全体にかかりやすくなり、トランジスタの電気特性を向上させることがで
きる。
【0138】
以下に、発明の一態様のトランジスタの構成要素について、詳細に説明する。
【0139】
基板９００は、ガラス基板、セラミック基板、石英基板、サファイア基板などを用いるこ
とができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基
板、シリコンゲルマニウムからなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ
Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。
とができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基
板、シリコンゲルマニウムからなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ
Ｉｎｓｕｌａｔｏｒ）基板などを用いることができる。
【0140】
絶縁層９１５には、例えば、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、ま
たは窒化酸化シリコン膜の単層、またはこれらの積層を用いることができる。絶縁層９１
５を設けず、ゲート電極層が基板に直接接するようにしても良い。
たは窒化酸化シリコン膜の単層、またはこれらの積層を用いることができる。絶縁層９１
５を設けず、ゲート電極層が基板に直接接するようにしても良い。
【0141】
ゲート電極層９２０には、クロム（Ｃｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａ
ｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔ
ｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述し
た金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極層９
２０は、単層構造でも、二層以上の積層構造としてもよい。
ｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔ
ｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバル
ト（Ｃｏ）から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述し
た金属元素を組み合わせた合金等を用いて形成することができる。また、ゲート電極層９
２０は、単層構造でも、二層以上の積層構造としてもよい。
【0142】
また、ゲート電極層９２０には、インジウム錫酸化物、酸化タングステンを含むインジウ
ム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム
酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを
添加したインジウム錫酸化物、グラフェン等の透光性を有する導電性材料を適用すること
もできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすること
もできる。
ム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム
酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを
添加したインジウム錫酸化物、グラフェン等の透光性を有する導電性材料を適用すること
もできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすること
もできる。
【0143】
また、ゲート電極層９２０と絶縁層９３１との間に、Ｉｎ－Ｇａ－Ｚｎ系酸窒化物半導体
膜、Ｉｎ－Ｓｎ系酸窒化物半導体膜、Ｉｎ－Ｇａ系酸窒化物半導体膜、Ｉｎ－Ｚｎ系酸窒
化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ
、ＺｎＮ等）等を設けてもよい。
膜、Ｉｎ－Ｓｎ系酸窒化物半導体膜、Ｉｎ－Ｇａ系酸窒化物半導体膜、Ｉｎ－Ｚｎ系酸窒
化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ
、ＺｎＮ等）等を設けてもよい。
【0144】
絶縁層９３１、９３２としては、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ
Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパ
ッタ法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリ
コン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウ
ム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セ
リウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。
なお、ゲート絶縁膜９３０は、絶縁層９３１、９３２の積層構造とせずに、上述の材料か
ら選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。なお、絶縁層９８
０も上記材料を用いて形成することができる。
Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、スパ
ッタ法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリ
コン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウ
ム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セ
リウム膜および酸化ネオジム膜を一種以上含む絶縁層を、それぞれ用いることができる。
なお、ゲート絶縁膜９３０は、絶縁層９３１、９３２の積層構造とせずに、上述の材料か
ら選択された単層の絶縁膜、または３層以上の絶縁膜を用いてもよい。なお、絶縁層９８
０も上記材料を用いて形成することができる。
【0145】
なお、トランジスタのチャネル形成領域として機能する酸化物半導体層９４０と接する絶
縁層９３２は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を
含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁層９３２
は、酸素を放出することが可能な絶縁膜である。なお、絶縁層９３２に酸素過剰領域を設
けるには、例えば、酸素雰囲気下にて絶縁層９３２を形成すればよい。または、成膜後の
絶縁層９３２に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法として
は、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ
処理等を用いることができる。
縁層９３２は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を
含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁層９３２
は、酸素を放出することが可能な絶縁膜である。なお、絶縁層９３２に酸素過剰領域を設
けるには、例えば、酸素雰囲気下にて絶縁層９３２を形成すればよい。または、成膜後の
絶縁層９３２に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法として
は、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ
処理等を用いることができる。
【0146】
また、絶縁層９３１、９３２として、酸化ハフニウムを用いる場合、以下の効果を奏する
。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したが
って、酸化シリコンを用いた場合に比べて膜厚を大きくできるため、トンネル電流による
リーク電流を小さくすることができる。
。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したが
って、酸化シリコンを用いた場合に比べて膜厚を大きくできるため、トンネル電流による
リーク電流を小さくすることができる。
【0147】
なお、本実施の形態では、絶縁層９３１として窒化シリコン膜を形成し、絶縁層９３２と
して酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率
が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジ
スタのゲート絶縁膜９３０として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化
することができる。よって、トランジスタの絶縁耐圧を向上させて、トランジスタの静電
破壊を抑制することができる。
して酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率
が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジ
スタのゲート絶縁膜９３０として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化
することができる。よって、トランジスタの絶縁耐圧を向上させて、トランジスタの静電
破壊を抑制することができる。
【0148】
酸化物半導体層９４０は、代表的には、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、Ｉｎ－Ｍ
－Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）があ
る。特にＩｎ－Ｍ－Ｚｎ酸化物を用いると好ましい。
－Ｚｎ酸化物（Ｍは、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、ＳｎまたはＨｆ）があ
る。特にＩｎ－Ｍ－Ｚｎ酸化物を用いると好ましい。
【0149】
酸化物半導体層９４０がＩｎ－Ｍ－Ｚｎ酸化物の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜する
ために用いるスパッタターゲットの金属元素の原子数比は、かならずしも成膜される酸化
物半導体層９４０の原子数比と同一とはならず、プラスマイナス４０％程度の差を有する
。例えば、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のスパッタターゲットを用いて成膜を行った
場合、成膜された膜の原子数比は、約Ｉｎ：Ｍ：Ｚｎ＝４：２：３になる。
ために用いるスパッタターゲットの金属元素の原子数比は、かならずしも成膜される酸化
物半導体層９４０の原子数比と同一とはならず、プラスマイナス４０％程度の差を有する
。例えば、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１のスパッタターゲットを用いて成膜を行った
場合、成膜された膜の原子数比は、約Ｉｎ：Ｍ：Ｚｎ＝４：２：３になる。
【0150】
また、酸化物半導体層９４０は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅ
Ｖ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタのオフ電流を低減することができる。
Ｖ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化
物半導体を用いることで、トランジスタのオフ電流を低減することができる。
【0151】
また、酸化物半導体層９４０の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以
上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
【0152】
また、酸化物半導体層９４０としては、キャリア密度の低い酸化物半導体層を用いる。例
えば、酸化物半導体層９４０は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましく
は１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好
ましくは１×１０１１個／ｃｍ３以下とする。
えば、酸化物半導体層９４０は、キャリア密度が１×１０１７個／ｃｍ３以下、好ましく
は１×１０１５個／ｃｍ３以下、さらに好ましくは１×１０１３個／ｃｍ３以下、より好
ましくは１×１０１１個／ｃｍ３以下とする。
【0153】
酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は
不純物となる。例えば、水素および窒素は、ドナー準位の形成に寄与し、キャリア密度を
増大させてしまう。また、シリコンは、酸化物半導体層中で不純物準位を形成する。当該
不純物準位はトラップとなり、トランジスタの電気特性を劣化させる。酸化物半導体層中
や、他の層との界面において不純物濃度を低減させることが好ましい。
不純物となる。例えば、水素および窒素は、ドナー準位の形成に寄与し、キャリア密度を
増大させてしまう。また、シリコンは、酸化物半導体層中で不純物準位を形成する。当該
不純物準位はトラップとなり、トランジスタの電気特性を劣化させる。酸化物半導体層中
や、他の層との界面において不純物濃度を低減させることが好ましい。
【0154】
なお、酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するため
には、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真
性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度
が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満である
こと、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。
には、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真
性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度
が、１×１０１７／ｃｍ３未満であること、好ましくは１×１０１５／ｃｍ３未満である
こと、さらに好ましくは１×１０１３／ｃｍ３未満であることを指す。
【0155】
酸化物半導体層を真性または実質的に真性とするためには、一部あるいは層全体にてシリ
コン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／
ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。また
、水素濃度は２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ
／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは
５×１０１８ａｔｏｍｓ／ｃｍ３以下とすればよい。また、窒素濃度は、５×１０１９ａ
ｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましく
は１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃ
ｍ３以下とすれば良い。なお、これらの不純物濃度はＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉ
ｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析により得ることができる。
コン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／
ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とすればよい。また
、水素濃度は２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ
／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは
５×１０１８ａｔｏｍｓ／ｃｍ３以下とすればよい。また、窒素濃度は、５×１０１９ａ
ｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましく
は１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃ
ｍ３以下とすれば良い。なお、これらの不純物濃度はＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉ
ｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析により得ることができる。
【0156】
また、酸化物半導体層がシリコンや炭素を高濃度で含んでいると、結晶性を低下させるこ
とがある。酸化物半導体層の結晶性を低下させないためには、酸化物半導体層の一部ある
いは全体にてシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０
１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満と
すればよい。また、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１
０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満
とすればよい。
とがある。酸化物半導体層の結晶性を低下させないためには、酸化物半導体層の一部ある
いは全体にてシリコン濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０
１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満と
すればよい。また、炭素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１
０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満
とすればよい。
【0157】
高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオフ電流が低
いことは、いろいろな実験により証明されている。例えば、チャネル幅が１×１０６μｍ
でチャネル長が１０μｍのトランジスタでは、ソース電極とドレイン電極間の電圧（ドレ
イン電圧）が１Ｖから１０Ｖの範囲において、オフ電流は半導体パラメータアナライザの
測定限界以下、すなわち１×１０－１３Ａ以下である。この場合、チャネル幅当りのオフ
電流は、１００ｚＡ／μｍ以下である。また、さらに詳細な測定では、ドレイン電圧が３
Ｖの場合に、数十ｙＡ／μｍという、極めて低いオフ電流が得られている。このように、
高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオフ電流は、
結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
いことは、いろいろな実験により証明されている。例えば、チャネル幅が１×１０６μｍ
でチャネル長が１０μｍのトランジスタでは、ソース電極とドレイン電極間の電圧（ドレ
イン電圧）が１Ｖから１０Ｖの範囲において、オフ電流は半導体パラメータアナライザの
測定限界以下、すなわち１×１０－１３Ａ以下である。この場合、チャネル幅当りのオフ
電流は、１００ｚＡ／μｍ以下である。また、さらに詳細な測定では、ドレイン電圧が３
Ｖの場合に、数十ｙＡ／μｍという、極めて低いオフ電流が得られている。このように、
高純度化された酸化物半導体層をチャネル形成領域に用いたトランジスタのオフ電流は、
結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
【0158】
酸化物半導体層９４０がＩｎ－Ｍ－Ｚｎ酸化物の単層構造の場合、ＺｎおよびＯを除いて
のＩｎとＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ
％未満、あるいはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とす
るのが好ましい。
のＩｎとＭの原子数比率は、Ｉｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ
％未満、あるいはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とす
るのが好ましい。
【0159】
必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等
）に応じて、酸化物半導体層９４０の組成、キャリア密度、不純物濃度、欠陥密度等を適
切に制御すればよい。
）に応じて、酸化物半導体層９４０の組成、キャリア密度、不純物濃度、欠陥密度等を適
切に制御すればよい。
【0160】
酸化物半導体層９４０は、複数の酸化物半導体層が積層された構造でもよい。例えば、図
１９（Ａ）に示すトランジスタのように、酸化物半導体層９４０を酸化物半導体層９４１
ａと酸化物半導体層９４１ｂの積層とすることができる。酸化物半導体層９４１ａと酸化
物半導体層９４１ｂは異なる組成を有することができる。例えば、一方の酸化物半導体層
に二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物の
うち一つを用い、他方の酸化物半導体層に一方の酸化物半導体層と異なる二種類の金属を
含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物を用いてもよい。
１９（Ａ）に示すトランジスタのように、酸化物半導体層９４０を酸化物半導体層９４１
ａと酸化物半導体層９４１ｂの積層とすることができる。酸化物半導体層９４１ａと酸化
物半導体層９４１ｂは異なる組成を有することができる。例えば、一方の酸化物半導体層
に二種類の金属を含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物の
うち一つを用い、他方の酸化物半導体層に一方の酸化物半導体層と異なる二種類の金属を
含む酸化物、三種類の金属を含む酸化物、四種類の金属を含む酸化物を用いてもよい。
【0161】
また、酸化物半導体層９４１ａと酸化物半導体層９４１ｂの構成元素を同一とし、両者の
原子数比を異ならせてもよい。例えば、一方の酸化物半導体層を原子数比Ｉｎ：Ｍ：Ｚｎ
＝１：１：１、５：５：６、３：１：２、２：１：３、または４：２：４．１のターゲッ
トを用いて形成し、他方の酸化物半導体層を原子数比Ｉｎ：Ｍ：Ｚｎ＝１：３：２、１：
３：４、１：３：６、１：４：５、１：６：４、または１：９：６のターゲットを用いて
形成することができる。
原子数比を異ならせてもよい。例えば、一方の酸化物半導体層を原子数比Ｉｎ：Ｍ：Ｚｎ
＝１：１：１、５：５：６、３：１：２、２：１：３、または４：２：４．１のターゲッ
トを用いて形成し、他方の酸化物半導体層を原子数比Ｉｎ：Ｍ：Ｚｎ＝１：３：２、１：
３：４、１：３：６、１：４：５、１：６：４、または１：９：６のターゲットを用いて
形成することができる。
【0162】
このとき、一方の酸化物半導体層と他方の酸化物半導体層のうち、ゲート電極に近い側（
チャネル側）の酸化物半導体層のＩｎとＭの原子数比をＩｎ≧Ｍとし、ゲート電極から遠
い側（バックチャネル側）の酸化物半導体層のＩｎとＭの原子数比をＩｎ＜Ｍとすること
で、電界効果移動度の高いトランジスタを作製することができる。一方、チャネル側の酸
化物半導体層のＩｎとＭの原子数比をＩｎ＜Ｍとし、バックチャネル側の酸化物半導体層
のＩｎとＭの原子数比をＩｎ≧Ｍとすることで、トランジスタのしきい値電圧の変動量を
低減することができる。
チャネル側）の酸化物半導体層のＩｎとＭの原子数比をＩｎ≧Ｍとし、ゲート電極から遠
い側（バックチャネル側）の酸化物半導体層のＩｎとＭの原子数比をＩｎ＜Ｍとすること
で、電界効果移動度の高いトランジスタを作製することができる。一方、チャネル側の酸
化物半導体層のＩｎとＭの原子数比をＩｎ＜Ｍとし、バックチャネル側の酸化物半導体層
のＩｎとＭの原子数比をＩｎ≧Ｍとすることで、トランジスタのしきい値電圧の変動量を
低減することができる。
【0163】
また、トランジスタの酸化物半導体層を３層構造としてもよい。このとき、各酸化物半導
体層の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。酸化物半導体
層を３層構造とするトランジスタの構成について、図１９（Ｂ）を用いて説明する。なお
、酸化物半導体層を多層構造とする構成は、本実施の形態に示す他のトランジスタに適用
することもできる。
体層の構成元素を同一とし、且つそれぞれの原子数比を異ならせてもよい。酸化物半導体
層を３層構造とするトランジスタの構成について、図１９（Ｂ）を用いて説明する。なお
、酸化物半導体層を多層構造とする構成は、本実施の形態に示す他のトランジスタに適用
することもできる。
【0164】
図１９（Ｂ）に示すトランジスタ型では、酸化物半導体層９４２ａ、酸化物半導体層９４
２ｂ、および酸化物半導体層９４２ｃがゲート絶縁膜側から順に積層されている。
２ｂ、および酸化物半導体層９４２ｃがゲート絶縁膜側から順に積層されている。
【0165】
酸化物半導体層９４２ａおよび酸化物半導体層９４２ｃを構成する材料は、ＩｎＭ１ｘＺ
ｎｙＯｚ（ｘ≧１、ｙ＞１、ｚ＞０、Ｍ１＝Ｇａ、Ｈｆ等）で表記できる材料を用いるこ
とができる。また、酸化物半導体層９４２ｂを構成する材料は、ＩｎＭ２ｘＺｎｙＯｚ（
ｘ≧１、ｙ≧ｘ、ｚ＞０、Ｍ２＝Ｇａ、Ｓｎ等）で表記できる材料を用いることができる
。
ｎｙＯｚ（ｘ≧１、ｙ＞１、ｚ＞０、Ｍ１＝Ｇａ、Ｈｆ等）で表記できる材料を用いるこ
とができる。また、酸化物半導体層９４２ｂを構成する材料は、ＩｎＭ２ｘＺｎｙＯｚ（
ｘ≧１、ｙ≧ｘ、ｚ＞０、Ｍ２＝Ｇａ、Ｓｎ等）で表記できる材料を用いることができる
。
【0166】
このように組成比を選択することで、酸化物半導体層９４２ａの伝導帯下端および酸化物
半導体層９４２ｃの伝導帯下端に比べて酸化物半導体層９４２ｂの伝導帯下端が真空準位
から最も深くなるような井戸型構造を構成することができる。これにより、トランジスタ
の電界効果移動度を高めることが可能であると共に、しきい値電圧の変動量を低減するこ
とができる。
半導体層９４２ｃの伝導帯下端に比べて酸化物半導体層９４２ｂの伝導帯下端が真空準位
から最も深くなるような井戸型構造を構成することができる。これにより、トランジスタ
の電界効果移動度を高めることが可能であると共に、しきい値電圧の変動量を低減するこ
とができる。
【0167】
例えば、酸化物半導体層９４２ａおよび酸化物半導体層９４２ｃを原子数比がをＩｎ：Ｇ
ａ：Ｚｎ＝１：１：１、１：３：２、１：３：４、１：３：６、１：４：５、１：６：４
、または１：９：６とし、酸化物半導体層９４２ｂの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：
１：１、５：５：６、３：１：２、２：１：３または４：２：４．１とする。
ａ：Ｚｎ＝１：１：１、１：３：２、１：３：４、１：３：６、１：４：５、１：６：４
、または１：９：６とし、酸化物半導体層９４２ｂの原子数比をＩｎ：Ｇａ：Ｚｎ＝１：
１：１、５：５：６、３：１：２、２：１：３または４：２：４．１とする。
【0168】
酸化物半導体層９４２ａ、酸化物半導体層９４２ｂ、および酸化物半導体層９４２ｃの構
成元素は同一であるため、酸化物半導体層９４２ｂは、酸化物半導体層９４２ａとの界面
における欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位は、ゲート絶縁膜
と酸化物半導体層９４２ａとの界面における欠陥準位よりも少ない。このため、上記のよ
うに酸化物半導体層が積層されていることで、トランジスタのしきい値電圧の変動量を低
減することができる。
成元素は同一であるため、酸化物半導体層９４２ｂは、酸化物半導体層９４２ａとの界面
における欠陥準位（トラップ準位）が少ない。詳細には、当該欠陥準位は、ゲート絶縁膜
と酸化物半導体層９４２ａとの界面における欠陥準位よりも少ない。このため、上記のよ
うに酸化物半導体層が積層されていることで、トランジスタのしきい値電圧の変動量を低
減することができる。
【0169】
また、酸化物半導体層９４２ａ、酸化物半導体層９４２ｂ、および酸化物半導体層９４２
ｃに、結晶性の異なる酸化物半導体を適用してもよい。チャネル形成領域となりうる酸化
物半導体層９４２ｂは結晶性を有する膜であることが好ましく、表面に対して略垂直方向
にｃ軸配向した膜であることがより好ましい。
ｃに、結晶性の異なる酸化物半導体を適用してもよい。チャネル形成領域となりうる酸化
物半導体層９４２ｂは結晶性を有する膜であることが好ましく、表面に対して略垂直方向
にｃ軸配向した膜であることがより好ましい。
【0170】
ソース電極層９５０およびドレイン電極層９６０には、酸化物半導体層から酸素を引き抜
く性質を有する導電膜を用いると好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍ
ｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃなどを用いることができる。また、上記材料の合金や上
記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材
料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、特に酸素
と結合しやすいＴｉや、後のプロセス温度が比較的高くできることなどから、融点の高い
Ｗを用いることがより好ましい。また、低抵抗のＣｕまたはＣｕ－Ｘ合金（Ｘは、Ｍｎ、
Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）や上記材料とＣｕまたはＣｕ－Ｘ合
金との積層を用いてもよい。
く性質を有する導電膜を用いると好ましい。例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍ
ｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃなどを用いることができる。また、上記材料の合金や上
記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材
料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、特に酸素
と結合しやすいＴｉや、後のプロセス温度が比較的高くできることなどから、融点の高い
Ｗを用いることがより好ましい。また、低抵抗のＣｕまたはＣｕ－Ｘ合金（Ｘは、Ｍｎ、
Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）や上記材料とＣｕまたはＣｕ－Ｘ合
金との積層を用いてもよい。
【0171】
なお、Ｃｕ－Ｘ合金は、加熱処理により酸化物半導体層と接する領域、または絶縁膜と接
する領域に被覆膜が形成される場合がある。被覆膜は、Ｘを含む化合物で形成される。Ｘ
を含む化合物の一例としては、Ｘの酸化物、Ｉｎ－Ｘ酸化物、Ｇａ－Ｘ酸化物、Ｉｎ－Ｇ
ａ－Ｘ酸化物、Ｉｎ－Ｇａ－Ｚｎ－Ｘ酸化物等がある。被覆膜被覆膜はブロッキング膜と
なり、Ｃｕ－Ｘ合金膜中のＣｕが、酸化物半導体層に入り込むことを抑制することができ
る。
する領域に被覆膜が形成される場合がある。被覆膜は、Ｘを含む化合物で形成される。Ｘ
を含む化合物の一例としては、Ｘの酸化物、Ｉｎ－Ｘ酸化物、Ｇａ－Ｘ酸化物、Ｉｎ－Ｇ
ａ－Ｘ酸化物、Ｉｎ－Ｇａ－Ｚｎ－Ｘ酸化物等がある。被覆膜被覆膜はブロッキング膜と
なり、Ｃｕ－Ｘ合金膜中のＣｕが、酸化物半導体層に入り込むことを抑制することができ
る。
【0172】
酸化物半導体層から酸素を引き抜く性質を有する導電膜の作用により、酸化物半導体層中
の酸素が脱離し、酸化物半導体層中に酸素欠損が形成される。膜中に僅かに含まれる水素
が当該酸素欠損に入り込むことにより当該領域は顕著にｎ型化する。ｎ型化した当該領域
はトランジスタのソースまたはドレインとして作用する。
の酸素が脱離し、酸化物半導体層中に酸素欠損が形成される。膜中に僅かに含まれる水素
が当該酸素欠損に入り込むことにより当該領域は顕著にｎ型化する。ｎ型化した当該領域
はトランジスタのソースまたはドレインとして作用する。
【0173】
なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜などは、代表的にはスパッ
タ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法
により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎ
ｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉ
ｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
タ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ法
により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎ
ｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍｉ
ｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
【0174】
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
されることが無いという利点を有する。
【0175】
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
【0176】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
できる。
【0177】
（実施の形態５）
以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する
。
以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する
。
【0178】
なお、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で
配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、
「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう
。したがって、８５°以上９５°以下の場合も含まれる。
配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、
「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう
。したがって、８５°以上９５°以下の場合も含まれる。
【0179】
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非
単結晶酸化物半導体膜とは、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓ
ｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜
、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
単結晶酸化物半導体膜とは、ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓ
ｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜、多結晶酸化物半導体膜
、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
【0180】
まずは、ＣＡＡＣ－ＯＳ膜について説明する。
【0181】
ＣＡＡＣ－ＯＳ膜は、ｃ軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
【0182】
透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏ
ｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳ膜の明視野像および回折パターンの複合解析像（
高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。
一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ－ＯＳ膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳ膜の明視野像および回折パターンの複合解析像（
高分解能ＴＥＭ像ともいう。）を観察することで複数の結晶部を確認することができる。
一方、高分解能ＴＥＭ像によっても明確な結晶部同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ－ＯＳ膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
【0183】
試料面と概略平行な方向から、ＣＡＡＣ－ＯＳ膜の断面の高分解能ＴＥＭ像を観察すると
、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は
、ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映し
た形状であり、ＣＡＡＣ－ＯＳ膜の被形成面または上面と平行に配列する。
、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は
、ＣＡＡＣ－ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映し
た形状であり、ＣＡＡＣ－ＯＳ膜の被形成面または上面と平行に配列する。
【0184】
一方、試料面と概略垂直な方向から、ＣＡＡＣ－ＯＳ膜の平面の高分解能ＴＥＭ像を観察
すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認
できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認
できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
【0185】
Ｘ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて、例えばＩｎＧ
ａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析を
行うと、回折角（２θ）が３１°にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の
結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳ膜の結晶がｃ軸配向性を有し
、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
ａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析を
行うと、回折角（２θ）が３１°にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の
結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳ膜の結晶がｃ軸配向性を有し
、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
【0186】
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ－ＯＳ膜のｏｕｔ－ｏｆ－ｐｌａｎｅ法
による解析では、２θが３１°のピークの他に、２θが３６°にもピークが現れる場合が
ある。２θが３６°のピークは、ＣＡＡＣ－ＯＳ膜中の一部に、ｃ軸配向性を有さない結
晶が含まれることを示している。ＣＡＡＣ－ＯＳ膜は、２θが３１°にピークを示し、２
θが３６°にピークを示さないことが好ましい。
による解析では、２θが３１°のピークの他に、２θが３６°にもピークが現れる場合が
ある。２θが３６°のピークは、ＣＡＡＣ－ＯＳ膜中の一部に、ｃ軸配向性を有さない結
晶が含まれることを示している。ＣＡＡＣ－ＯＳ膜は、２θが３１°にピークを示し、２
θが３６°にピークを示さないことが好ましい。
【0187】
ＣＡＡＣ－ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。シリコンなどの、酸化物
半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸
素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また
、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径
）が大きいため、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。な
お、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる。
半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸
素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また
、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径
）が大きいため、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。な
お、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる。
【0188】
また、ＣＡＡＣ－ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。
【0189】
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（
ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる。
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、
当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（
ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純
度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導
体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとな
る。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要す
る時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が
高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定と
なる。
【0190】
また、ＣＡＡＣ－ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性
の変動が小さい。
の変動が小さい。
【0191】
次に、微結晶酸化物半導体膜について説明する。
【0192】
微結晶酸化物半導体膜は、高分解能ＴＥＭ像において、結晶部を確認することのできる領
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大き
さであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微
結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ
－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確
認できない場合がある。
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、１ｎｍ以上１００ｎｍ以下、または１ｎｍ以上１０ｎｍ以下の大き
さであることが多い。特に、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の微
結晶であるナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）を有する酸化物半導体膜を、ｎｃ
－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）
膜と呼ぶ。また、ｎｃ－ＯＳ膜は、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確
認できない場合がある。
【0193】
ｎｃ－ＯＳ膜は、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用
いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示すピー
クが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば
５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハ
ローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、結晶部の
大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行う
と、スポットが観測される。ｎｃ－ＯＳ膜に対しナノビーム電子回折を行うと、円周状に
分布した複数のスポットが観測される。
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳ膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ－ＯＳ膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かな
い。例えば、ｎｃ－ＯＳ膜に対し、結晶部よりも大きい径のＸ線を用いるＸＲＤ装置を用
いて構造解析を行うと、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による解析では、結晶面を示すピー
クが検出されない。また、ｎｃ－ＯＳ膜に対し、結晶部よりも大きいプローブ径（例えば
５０ｎｍ以上）の電子線を用いる電子回折（制限視野電子回折ともいう。）を行うと、ハ
ローパターンのような回折パターンが観測される。一方、ｎｃ－ＯＳ膜に対し、結晶部の
大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行う
と、スポットが観測される。ｎｃ－ＯＳ膜に対しナノビーム電子回折を行うと、円周状に
分布した複数のスポットが観測される。
【0194】
ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。その
ため、ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－Ｏ
Ｓ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。
ため、ｎｃ－ＯＳ膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
ｎｃ－ＯＳ膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、ｎｃ－Ｏ
Ｓ膜は、ＣＡＡＣ－ＯＳ膜と比べて欠陥準位密度が高くなる。
【0195】
次に、非晶質酸化物半導体膜について説明する。
【0196】
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
【0197】
非晶質酸化物半導体膜は、高分解能ＴＥＭ像において結晶部を確認することができない。
【0198】
非晶質酸化物半導体膜に対し、ＸＲＤ装置を用いた構造解析を行うと、ｏｕｔ－ｏｆ－ｐ
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
ｌａｎｅ法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
【0199】
なお、酸化物半導体膜は、ｎｃ－ＯＳ膜と非晶質酸化物半導体膜との間の物性を示す構造
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）膜と呼ぶ。
【0200】
ａ－ｌｉｋｅ ＯＳ膜は、高分解能ＴＥＭ像において鬆（ボイドともいう。）が観察され
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。ａ－ｌｉｋｅ ＯＳ膜は、
ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる。一方、ｎｃ－ＯＳ膜では、ＴＥＭによる観察程度の微量な電子照射による結晶化は
ほとんど見られない。
る場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる
領域と、結晶部を確認することのできない領域と、を有する。ａ－ｌｉｋｅ ＯＳ膜は、
ＴＥＭによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見ら
れる。一方、ｎｃ－ＯＳ膜では、ＴＥＭによる観察程度の微量な電子照射による結晶化は
ほとんど見られない。
【0201】
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、ａ－ｌｉｋｅ ＯＳ膜、微結
晶酸化物半導体膜、ＣＡＡＣ－ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
晶酸化物半導体膜、ＣＡＡＣ－ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
【0202】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
できる。
【0203】
（実施の形態６）
本発明の一態様に係る撮像装置および当該撮像装置を含む半導体装置は、表示機器、パー
ソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａ
ｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディス
プレイを有する装置）に用いることができる。その他に、本発明の一態様に係る撮像装置
および当該撮像装置を含む半導体装置を用いることができる電子機器として、携帯電話、
携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチル
カメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲー
ションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、
複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）
、自動販売機、医療検査機器などが挙げられる。これら電子機器の具体例を図２０に示す
。
本発明の一態様に係る撮像装置および当該撮像装置を含む半導体装置は、表示機器、パー
ソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａ
ｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディス
プレイを有する装置）に用いることができる。その他に、本発明の一態様に係る撮像装置
および当該撮像装置を含む半導体装置を用いることができる電子機器として、携帯電話、
携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチル
カメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲー
ションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、
複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）
、自動販売機、医療検査機器などが挙げられる。これら電子機器の具体例を図２０に示す
。
【0204】
図２０（Ａ）はビデオカメラであり、第１筐体８４１、第２筐体８４２、表示部８４３、
操作キー８４４、レンズ８４５、接続部８４６等を有する。操作キー８４４およびレンズ
８４５は第１筐体８４１に設けられており、表示部８４３は第２筐体８４２に設けられて
いる。そして、第１筐体８４１と第２筐体８４２とは、接続部８４６により接続されてお
り、第１筐体８４１と第２筐体８４２の間の角度は、接続部８４６により変更が可能であ
る。表示部８４３における映像を、接続部８４６における第１筐体８４１と第２筐体８４
２との間の角度に従って切り替える構成としても良い。レンズ８４５の焦点となる位置に
は本発明の一態様の撮像装置を備えることができる。
操作キー８４４、レンズ８４５、接続部８４６等を有する。操作キー８４４およびレンズ
８４５は第１筐体８４１に設けられており、表示部８４３は第２筐体８４２に設けられて
いる。そして、第１筐体８４１と第２筐体８４２とは、接続部８４６により接続されてお
り、第１筐体８４１と第２筐体８４２の間の角度は、接続部８４６により変更が可能であ
る。表示部８４３における映像を、接続部８４６における第１筐体８４１と第２筐体８４
２との間の角度に従って切り替える構成としても良い。レンズ８４５の焦点となる位置に
は本発明の一態様の撮像装置を備えることができる。
【0205】
図２０（Ｂ）はデジタルカメラであり、筐体８３１、シャッターボタン８３２、マイク８
３３、発光部８３７、レンズ８３５等を有する。レンズ８２５の焦点となる位置には本発
明の一態様の撮像装置を備えることができる。
３３、発光部８３７、レンズ８３５等を有する。レンズ８２５の焦点となる位置には本発
明の一態様の撮像装置を備えることができる。
【0206】
図２０（Ｃ）は腕時計型の情報端末であり、筐体８２１、表示部８２２、リストバンド８
２３、カメラ８２９等を有する。表示部８２２はタッチパネルとなっていてもよい。カメ
ラ８２９には本発明の一態様の撮像装置を用いることができる。
２３、カメラ８２９等を有する。表示部８２２はタッチパネルとなっていてもよい。カメ
ラ８２９には本発明の一態様の撮像装置を用いることができる。
【0207】
図２０（Ｄ）放射線撮像システムであり、放射線源８０５、架台８０３、フラットパネル
ディテクタ８０１を有する。放射線源から照射された放射線８０７は被写体８０９を透過
して架台８０３に設置されたフラットパネルディテクタで検出し、画像を得ることができ
る。フラットパネルディテクタ８０１には本発明の一態様の撮像装置を用いることができ
る。
ディテクタ８０１を有する。放射線源から照射された放射線８０７は被写体８０９を透過
して架台８０３に設置されたフラットパネルディテクタで検出し、画像を得ることができ
る。フラットパネルディテクタ８０１には本発明の一態様の撮像装置を用いることができ
る。
【0208】
図２０（Ｅ）は携帯データ端末であり、第１筐体８１１、表示部８１２、カメラ８１９等
を有する。表示部８１２が有するタッチパネルにより情報の入力を行うことができる。ま
た、表示部はイメージセンサ機能を有する。カメラ８１９および表示部８１２には本発明
の一態様の撮像装置を用いることができる。
を有する。表示部８１２が有するタッチパネルにより情報の入力を行うことができる。ま
た、表示部はイメージセンサ機能を有する。カメラ８１９および表示部８１２には本発明
の一態様の撮像装置を用いることができる。
【0209】
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
できる。
【符号の説明】
【0210】
３００ 基板
３０１ トランジスタ
３０２ トランジスタ
３０３ トランジスタ
３０４ トランジスタ
３０５ 電荷蓄積部
３０６ 容量素子
３１１ 配線
３１２ 配線
３１３ 配線
３１４ 配線
３１５ 配線
３１６ 配線
３１７ 配線
３２０ フォトダイオード
３２１ ｐ型半導体層
３２２ ｉ型半導体層
３２３ ｎ型半導体層
３２５ 導電層
３２６ 導電層
３３４ 導電層
３３５ 絶縁層
３３６ 絶縁層
３３７ 絶縁層
３３８ 絶縁層
３３９ 絶縁層
３４０ 絶縁層
３５０ 画素
３５０ａ 画素
３５０ｂ 画素
３５０ｃ 画素
３５１ａ 画素
３５１ｂ 画素
３５１ｃ 画素
５０１ 信号
５０２ 信号
５０３ 信号
５０４ 信号
５０５ 信号
５０６ 信号
５０７ 信号
５０８ 信号
５０９ 信号
５１０ 期間
５１１ 期間
５２０ 期間
５３１ 期間
６１０ 期間
６１１ 期間
６１２ 期間
６２１ 期間
６２２ 期間
６２３ 期間
６３１ 期間
７０１ 信号
７０２ 信号
７０３ 信号
７０４ 信号
７０５ 信号
８０１ フラットパネルディテクタ
８０３ 架台
８０５ 放射線源
８０７ 放射線
８０９ 被写体
８１１ 筐体
８１２ 表示部
８１９ カメラ
８２１ 筐体
８２２ 表示部
８２３ リストバンド
８２５ レンズ
８２９ カメラ
８３１ 筐体
８３２ シャッターボタン
８３３ マイク
８３５ レンズ
８３７ 発光部
８４１ 筐体
８４２ 筐体
８４３ 表示部
８４４ 操作キー
８４５ レンズ
８４６ 接続部
９００ 基板
９１５ 絶縁層
９２０ ゲート電極層
９３０ ゲート絶縁膜
９３１ 絶縁層
９３２ 絶縁層
９３３ 絶縁層
９４０ 酸化物半導体層
９４１ａ 酸化物半導体層
９４１ｂ 酸化物半導体層
９４２ａ 酸化物半導体層
９４２ｂ 酸化物半導体層
９４２ｃ 酸化物半導体層
９５０ ソース電極層
９６０ ドレイン電極層
９８０ 絶縁層
９９０ 絶縁層
１５３０ カラーフィルタ
１５３０ａ カラーフィルタ
１５３０ｂ カラーフィルタ
１５３０ｃ カラーフィルタ
１５４０ マイクロレンズアレイ
１５５０ 光学変換層
１７００ 画素アレイ
１７３０ 回路
１７４０ 回路
１７５０ 回路
１８００ シフトレジスタ
１８１０ シフトレジスタ
１９００ バッファ回路
１９１０ バッファ回路
２１００ アナログスイッチ
２１１０ 垂直出力線
２２００ 出力線
３０１ トランジスタ
３０２ トランジスタ
３０３ トランジスタ
３０４ トランジスタ
３０５ 電荷蓄積部
３０６ 容量素子
３１１ 配線
３１２ 配線
３１３ 配線
３１４ 配線
３１５ 配線
３１６ 配線
３１７ 配線
３２０ フォトダイオード
３２１ ｐ型半導体層
３２２ ｉ型半導体層
３２３ ｎ型半導体層
３２５ 導電層
３２６ 導電層
３３４ 導電層
３３５ 絶縁層
３３６ 絶縁層
３３７ 絶縁層
３３８ 絶縁層
３３９ 絶縁層
３４０ 絶縁層
３５０ 画素
３５０ａ 画素
３５０ｂ 画素
３５０ｃ 画素
３５１ａ 画素
３５１ｂ 画素
３５１ｃ 画素
５０１ 信号
５０２ 信号
５０３ 信号
５０４ 信号
５０５ 信号
５０６ 信号
５０７ 信号
５０８ 信号
５０９ 信号
５１０ 期間
５１１ 期間
５２０ 期間
５３１ 期間
６１０ 期間
６１１ 期間
６１２ 期間
６２１ 期間
６２２ 期間
６２３ 期間
６３１ 期間
７０１ 信号
７０２ 信号
７０３ 信号
７０４ 信号
７０５ 信号
８０１ フラットパネルディテクタ
８０３ 架台
８０５ 放射線源
８０７ 放射線
８０９ 被写体
８１１ 筐体
８１２ 表示部
８１９ カメラ
８２１ 筐体
８２２ 表示部
８２３ リストバンド
８２５ レンズ
８２９ カメラ
８３１ 筐体
８３２ シャッターボタン
８３３ マイク
８３５ レンズ
８３７ 発光部
８４１ 筐体
８４２ 筐体
８４３ 表示部
８４４ 操作キー
８４５ レンズ
８４６ 接続部
９００ 基板
９１５ 絶縁層
９２０ ゲート電極層
９３０ ゲート絶縁膜
９３１ 絶縁層
９３２ 絶縁層
９３３ 絶縁層
９４０ 酸化物半導体層
９４１ａ 酸化物半導体層
９４１ｂ 酸化物半導体層
９４２ａ 酸化物半導体層
９４２ｂ 酸化物半導体層
９４２ｃ 酸化物半導体層
９５０ ソース電極層
９６０ ドレイン電極層
９８０ 絶縁層
９９０ 絶縁層
１５３０ カラーフィルタ
１５３０ａ カラーフィルタ
１５３０ｂ カラーフィルタ
１５３０ｃ カラーフィルタ
１５４０ マイクロレンズアレイ
１５５０ 光学変換層
１７００ 画素アレイ
１７３０ 回路
１７４０ 回路
１７５０ 回路
１８００ シフトレジスタ
１８１０ シフトレジスタ
１９００ バッファ回路
１９１０ バッファ回路
２１００ アナログスイッチ
２１１０ 垂直出力線
２２００ 出力線
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】