特許 7406887 光電変換装置、放射線撮像システム、光電変換システム、移動体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-20

(45)【発行日】2023-12-28

(54)【発明の名称】光電変換装置、放射線撮像システム、光電変換システム、移動体

(51)【国際特許分類】

   H01L 27/146 20060101AFI20231221BHJP

   H01L 31/10 20060101ALI20231221BHJP

【ＦＩ】

H01L27/146 A

H01L31/10 A

【請求項の数】 11

(21)【出願番号】P 2019145392

(22)【出願日】2019-08-07

(65)【公開番号】P2021027242

(43)【公開日】2021-02-22

【審査請求日】2022-07-29

(73)【特許権者】

【識別番号】000001007

【氏名又は名称】キヤノン株式会社

(74)【代理人】

【識別番号】100126240

【弁理士】

【氏名又は名称】阿部 琢磨

(74)【代理人】

【識別番号】100223941

【弁理士】

【氏名又は名称】高橋 佳子

(74)【代理人】

【識別番号】100159695

【弁理士】

【氏名又は名称】中辻 七朗

(74)【代理人】

【識別番号】100172476

【弁理士】

【氏名又は名称】冨田 一史

(74)【代理人】

【識別番号】100126974

【弁理士】

【氏名又は名称】大朋 靖尚

(72)【発明者】

【氏名】篠原 真人

【審査官】脇水 佳弘

(56)【参考文献】

【文献】特開２００５－３２２７３９（ＪＰ，Ａ）

【文献】国際公開第２０１８／１８５５８７（ＷＯ，Ａ１）

【文献】特開２００１－１１１０２０（ＪＰ，Ａ）

【文献】特開２０１８－１０７４０９（ＪＰ，Ａ）

【文献】特開昭６０－０５２０６７（ＪＰ，Ａ）

【文献】特開昭５７－００１２７４（ＪＰ，Ａ）

【文献】国際公開第２０１６／１５７９１０（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２７／１４６

Ｈ０４Ｎ ２５／５９

Ｈ０１Ｌ ３１／１０

(57)【特許請求の範囲】

【請求項1】

光が入射する第１面を有する半導体基板に光電変換部を備える光電変換装置であって、
前記光電変換部は、
光に基づく信号電荷を収集する第１導電型の第１半導体領域と、
前記第１面から見て前記第１半導体領域よりも深い位置に配されるウエルと、
前記半導体基板の深さ方向に延在し、前記ウエルに所定の電位を供給する、前記第１導電型とは反対の第２導電型の接続領域とを有し、
前記ウエルは、
前記接続領域が延在する深さに配された、前記第２導電型の第２半導体領域と、
前記第１面から見て前記接続領域および前記第２半導体領域よりも深い位置に配された前記第２導電型の第３半導体領域と、
前記第２半導体領域と前記第３半導体領域の間に配され、前記第１導電型の半導体領域を形成するために用いられるドーパントが、前記第２導電型の半導体領域を形成するために用いられるドーパントよりも多く含まれる第４半導体領域とを有し、
前記第４半導体領域は空乏化していない領域を有し、前記第４半導体領域の主たるキャリアが、前記第２導電型の半導体領域の多数キャリアと同じ導電型のキャリアであることを特徴とする光電変換装置。

【請求項2】

光が入射する第１面を有する半導体基板に光電変換部を備える光電変換装置であって、
前記光電変換部は、
光に基づく信号電荷を収集する第１導電型の第１半導体領域と、
前記第１面から見て前記第１半導体領域よりも深い位置に配されるウエルと、
前記半導体基板の深さ方向に延在し、前記ウエルに所定の電位を供給する、前記第１導電型とは反対の第２導電型の接続領域とを有し、
前記ウエルは、
前記接続領域が延在する深さに配された、前記第２導電型の第２半導体領域と、
前記第１面から見て前記接続領域および前記第２半導体領域よりも深い位置に配された前記第２導電型の第３半導体領域と、
前記第２半導体領域と前記第３半導体領域の間に配され、前記第１導電型の半導体領域を形成するために用いられるドーパントが、前記第２導電型の半導体領域を形成するために用いられるドーパントよりも多く含まれる第４半導体領域とを有し、
前記第４半導体領域の、前記半導体基板の深さ方向の幅が、前記第４半導体領域におけるデバイ長の０．８倍以上であって前記デバイ長の４倍以下であることを特徴とする光電変換装置。

【請求項3】

前記ウエルは、前記第１面から見て前記第３半導体領域よりも深い位置に配され、前記第２半導体領域、前記第３半導体領域よりもドーパント密度が高い、前記第２導電型の第５半導体領域と、
前記第３半導体領域と前記第５半導体領域の間に配され、前記第１導電型の半導体領域を形成するために用いられるドーパントが注入された第６半導体領域とを有し、
前記第４半導体領域と、前記第６半導体領域のそれぞれが、前記半導体基板の深さ方向の幅が、各々の半導体領域のデバイ長の０．８倍以上であって前記デバイ長の４倍以下であることを特徴とする請求項２に記載の光電変換装置。

【請求項4】

前記第４半導体領域、前記第６半導体領域の少なくとも一方の半導体領域の、前記半導体基板の深さ方向の幅が、前記一方の半導体領域におけるデバイ長の２倍以上であって前記デバイ長の３倍以下であることを特徴とする請求項３に記載の光電変換装置。

【請求項5】

前記第４半導体領域、前記第６半導体領域のそれぞれが、前記半導体基板の深さ方向の幅が、各々の半導体領域におけるデバイ長の２倍以上であって前記デバイ長の３倍以下であることを特徴とする請求項４に記載の光電変換装置。

【請求項6】

前記第１面から見て前記第１半導体領域よりも深い位置に配された前記第１導電型の第７半導体領域と、
前記接続領域は、
前記半導体基板の表面部に設けられた、前記第２導電型の第８半導体領域の一部と、
前記第７半導体領域および前記第８半導体領域よりも深い位置に配された前記第２導電型の第９半導体領域の一部とを含み、
前記第８半導体領域と前記第９半導体領域は、前記第７半導体領域と平面視で見て重なる領域を有し、
前記第７半導体領域は、平面視において前記第１半導体領域と重なる幹部と、前記幹部から延伸し、平面視において前記第８半導体領域および前記第９半導体領域と重なる複数の枝部と、を有することを特徴とする請求項１～５のいずれか１項に記載の光電変換装置。

【請求項7】

前記第１半導体領域にゲートが接続された、前記第２導電型のトランジスタと、
前記トランジスタのソース及びドレインの少なくとも一方に電圧を供給する電圧供給回路とを有し、
前記電圧供給回路は、前記ソース及び前記ドレインのうちの少なくとも一方に、前記第１半導体領域に蓄積された前記信号電荷が第１の蓄積量のときに前記トランジスタのゲート容量が第１の容量となり、前記第１半導体領域に蓄積された前記信号電荷が前記第１の蓄積量よりも多い第２の蓄積量のときに前記ゲート容量が前記第１の容量よりも大きい第２の容量となる電圧を供給することを特徴とする請求項１～６のいずれか１項に記載の光電変換装置。

【請求項8】

放射線を可視光に変換するシンチレータをさらに備え、
前記シンチレータから入射する前記可視光に基づいて生成される電荷が前記第１半導体領域に収集されることを特徴とする請求項１～７のいずれか１項に記載の光電変換装置。

【請求項9】

請求項８に記載の光電変換装置と、
前記光電変換装置にて得られた画像信号を処理する制御装置とを有する放射線撮像システム。

【請求項10】

請求項１～８のいずれか１項に記載の光電変換装置と、
前記光電変換装置から出力される信号を処理する信号処理部と
を有することを特徴とする光電変換システム。

【請求項11】

移動体であって、
請求項１～８のいずれか１項に記載の光電変換装置と、
前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
前記距離情報に基づいて前記移動体を制御する制御手段と、
を有することを特徴とする移動体。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、光電変換装置、放射線撮像システム、光電変換システム、移動体に関する。

【背景技術】

【0002】

光を光電変換することによって信号電荷を生成する光電変換部を備える光電変換装置が知られている。

【0003】

光電変換部に求められる特性として、高い光検出効率と、高い飽和電荷量が挙げられる。

【0004】

特許文献１に記載の固体撮像装置は、光電変換部のウエル構造を検討したものである。光によって発生した信号電荷の収集効率を高める、すなわち高感度化されたウエル構造が記載されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００８－２６３２２７号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

光電変換部の高感度化には、ウエルをさらに深くすることが考えられる。しかし、ウエルを深く設ける場合、当該ウエルに電位を与えることが困難になる傾向がある。

【0007】

信号電荷を蓄積する蓄積領域に効率よく収集するため。ウエルにおいて、基板の深さ方向のポテンシャル勾配を設けることが考えられる。また、ウエルを深くするには、注入するイオンの価数を増やすことによって、イオン注入における加速エネルギーを増加させる方法がある。このような深いウエルを形成する場合、ウエルに適切なポテンシャル勾配を設けることに技術的な課題がある。

【0008】

本発明は、ウエルを深化させた場合においても、製造プロセスの困難化を抑制しながら適切なポテンシャル勾配をウエルに形成することができる構造を提供するものである。

【課題を解決するための手段】

【0009】

本発明は上記の課題を鑑みて為されたものであり、一の態様は、光が入射する第１面を有する半導体基板に光電変換部を備える光電変換装置であって、前記光電変換部は、光に基づく信号電荷を収集する第１導電型の第１半導体領域と、前記第１面から見て前記第１半導体領域よりも深い位置に配されるウエルと、前記半導体基板の深さ方向に延在し、前記ウエルに所定の電位を供給する、前記第１導電型とは反対の第２導電型の接続領域とを有し、前記ウエルは、前記接続領域が延在する深さに配された、前記第２導電型の第２半導体領域と、前記第１面から見て前記接続領域および前記第２半導体領域よりも深い位置に配された前記第２導電型の第３半導体領域と、前記第２半導体領域と前記第３半導体領域の間に配され、前記第１導電型の半導体領域を形成するために用いられるドーパントが、前記第２導電型の半導体領域を形成するために用いられるドーパントよりも多く含まれる第４半導体領域とを有し、前記第４半導体領域は空乏化していない領域を有し、前記第４半導体領域の主たるキャリアが、前記第２導電型の半導体領域の多数キャリアと同じ導電型のキャリアであることを特徴とする光電変換装置である。

【0010】

また、一の態様は、光が入射する第１面を有する半導体基板に光電変換部を備える光電変換装置であって、前記光電変換部は、光に基づく信号電荷を収集する第１導電型の第１半導体領域と、前記第１面から見て前記第１半導体領域よりも深い位置に配されるウエルと、前記半導体基板の深さ方向に延在し、前記ウエルに所定の電位を供給する、前記第１導電型とは反対の第２導電型の接続領域とを有し、前記ウエルは、前記接続領域が延在する深さに配された、前記第２導電型の第２半導体領域と、前記第１面から見て前記接続領域および前記第２半導体領域よりも深い位置に配された前記第２導電型の第３半導体領域と、前記第２半導体領域と前記第３半導体領域の間に配され、前記第１導電型の半導体領域を形成するために用いられるドーパントが、前記第２導電型の半導体領域を形成するために用いられるドーパントよりも多く含まれる第４半導体領域とを有し、前記第４半導体領域の、前記半導体基板の深さ方向の幅が、前記第４半導体領域におけるデバイ長の０．８倍以上であって前記デバイ長の４倍以下であることを特徴とする光電変換装置である。

【発明の効果】

【0011】

本発明により、ウエルを深化させた場合においても、製造プロセスの困難化を抑制しながら適切なポテンシャル勾配をウエルに形成することができる構造が提供される。

【図面の簡単な説明】

【0012】

【図1】光電変換装置の構成の一例を示す図

【図2】光電変換部の構成の一例を示す図

【図3】光電変換部の構成の一例を示す図

【図4】光電変換部のドーパント密度の一例を示す図

【図5】光電変換部のウエルにおける電荷密度と電位を示す図

【図6】光電変換部のウエルのドーパント密度の一例を示す図

【図7】光電変換部のドーパント密度の一例を示す図

【図8】光電変換部の構成の一例を示す図

【図9】画素の構成の一例を示す図

【図10】光電変換部の構成の一例を示す図

【図11】光電変換装置の構成の一例を示す図

【図12】電圧供給回路の構成の一例を示す図

【図13】放射線撮像システムの構成の一例を示す図

【図14】光電変換システムの構成の一例を示す図

【図15】移動体の構成の一例を示す図

【発明を実施するための形態】

【0013】

以下に述べる実施形態では、光電変換装置の一例として、撮像装置を中心に説明する。ただし、実施形態は、撮像装置に限られるものではなく、光電変換装置の他の例にも適用可能である。光電変換装置の他の例として、測距装置（焦点検出やＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）を用いた距離測定等の装置）、測光装置（入射光量の測定等の装置）などがある。

【0014】

また、以下に述べる実施形態中に記載される半導体領域、ウエルの導電型や注入されるドーパントは一例であって、実施形態中に記載された導電型、ドーパントのみに限定されるものでは無い。実施形態中に記載された導電型、ドーパントに対して適宜変更できるし、この変更に伴って、半導体領域、ウエルの電位は適宜変更される。

【0015】

（第１実施形態）
本実施形態について、図面を参照しながら説明する。

【0016】

図１は本実施形態を表す光電変換装置の回路図である。図１では、３つの光電変換単位１を示している。光電変換単位１は、撮像装置の場合には画素と呼ぶことがある。この例に限られず、さらに多くの光電変換単位１を備えても良い。光電変換単位１は、光電変換部であるフォトダイオード（ＰＤ）２と、信号蓄積電極３、トランジスタ４を有する。トランジスタ４はスイッチ動作を行うＭＯＳトランジスタとしている。また、光電変換装置は、走査回路５を有する。走査回路５は各光電変換単位１のトランジスタ４のゲート電極に、配線６を介して制御信号（パルス信号）を供給する。この制御信号によって、トランジスタ４のオン、オフが制御される。

【0017】

光電変換装置は、増幅器８を有する。増幅器８と、各トランジスタ４は信号出力線７を介して接続されている。増幅器８の非反転入力ノードには、配線９を介して、所定の電位Ｖｒｅｆが供給される。また、増幅器８の出力ノードは出力線１１に接続される。増幅器８の出力ノードと、反転入力ノードとの間の帰還経路に、積分容量１０と、トランジスタ１２が設けられている。トランジスタ１２は、制御線１３から供給される制御信号によって、オン、オフが制御される。

【0018】

増幅器８、積分容量１０によって、電荷積分回路が形成される。

【0019】

トランジスタ１２がオフしている状態で、トランジスタ４がオンすることによって、ＰＤ２に蓄積された信号電荷が、積分容量１０で積分される。この積分容量１０で積分された信号電荷に対応する信号レベルの信号が、出力線１１に出力される。信号出力線７の電位は実際上Ｖｒｅｆに固定されているので、ＰＤ２の信号電荷が読み出された時点でＰＤ２は電位Ｖｒｅｆにリセットされる。その後、トランジスタ４がオンしている状態でトランジスタ１２がオンすることによって、積分容量１０の電荷がリセットされ、出力線１１は電位Ｖｒｅｆとなる。

【0020】

走査回路５によって順次、各光電変換単位１のトランジスタ４が順次オンする。これにより、各光電変換単位１のＰＤ２に蓄積された信号電荷が出力される。

【0021】

図２は図１におけるＰＤ２の平面レイアウト図である。また、図３は、図２に示したＡ、Ｂを通る線に沿った断面図である。図２、図３を参照しながら説明する。なお、図２、図３では、図１で説明した部材と同じ部材には、図１で付した符号と同じ符号を使用している。

【0022】

図２において、ＰＤ２として示した矩形領域に光が入射する。ＰＤ２は、第１導電型であるＮ型の半導体領域１４（第１半導体領域）を有する。半導体領域１４は、光電変換によって生じた信号電荷を収集する収集領域である。半導体領域１４は、ＰＤ２において第１方向（図２における縦方向）に延在している。半導体領域１４は、後述するが半導体基板の表面に接して設けられている。

【0023】

台形状のＮ型の半導体領域１５（第７半導体領域）は、図３に示すように、半導体領域１４よりも入射面Ｆ１から見て深い位置に設けられた半導体領域である。半導体領域１５は、光電変換によって生成された信号電荷を蓄積する、埋め込み型の蓄積領域である。

【0024】

Ｎ型の半導体領域１５は、２つの半導体領域１４の各々に対応してそれぞれ設けられている。半導体領域１５は、平面視において、対応する半導体領域１４と、第１導電型とは反対の第２導電型であるＰ型の半導体領域１６とに重なっている。具体的には、半導体領域１５の各々は、平面視において半導体領域１４と重なる領域に設けられた幹部と、平面視において半導体領域１６と重なる領域に設けられた複数の枝部１４２と、を有する。複数の枝部１４２は、幹部から第１の方向と交差する第２の方向（図２においてＡ－Ｂ線に平行な方向）に平行な両方向に櫛歯状に延伸している。枝部１４２の幅は、幹部から遠ざかるほどに狭くなっている。

【0025】

ＰＤ２のうち、半導体領域１４とその近傍以外の領域には、Ｐ型の半導体領域１６（第８半導体領域）が半導体基板の表面部に接するように設けられている。

【0026】

半導体領域１７は、ＰＤ２の外周部およびＰＤ２の中央部の一部に形成される。半導体領域１７は、複数のＰＤ２同士を電気的に分離するとともに、半導体領域１６と、図３に示したＰ型のウエル３１とを電気的に導通させる。半導体領域１６と、半導体領域１７によって、ウエル３１に電位を供給する接続領域が形成される。なお、図３に示すように、半導体領域２２（第９半導体領域）、２３－１の一部は、半導体領域１７と重なる。

【0027】

金属配線１９は、接続部１８を介して半導体領域１４に接続される。半導体領域１４、半導体領域１５、接続部１８、金属配線１９によって、信号蓄積電極３が構成されている。

【0028】

金属配線１９は、図１におけるトランジスタ４のソース部に接続される。

【0029】

図３において低ドナー密度のＮ型の半導体基板２０が設けられている。本実施例ではＰ型のウエル３１は、図２の平面図においてＰＤ部２の全域に渡って形成される。Ｐ型のウエル３１を構成する複数のＰ型半導体領域の中で、Ｐ型半導体領域２１（第５半導体領域）が最も深くに設けられている。また、Ｐ型のウエル３１は、ウエル３１におけるもっとも浅いＰ型半導体領域としてＰ型半導体領域２２を有する。Ｐ型のウエル３１は、その半導体領域２１と、Ｐ型半導体領域２２との間の深さにおいて、３層のＰ型半導体領域２３（２３－１、２３－２、２３－３を含む）を有する。Ｐ型半導体領域２３－２は、半導体領域１７が深さ方向に延在する深さに配された第２半導体領域である。Ｐ型半導体領域２３－３は半導体領域１７よりも深い位置に配された第３半導体領域である。なお、深さは半導体基板の入射面である第１面Ｆ１を基準にしている。

【0030】

Ｐ型の半導体領域２１、２２、２３－１、２３－２、２３－３のそれぞれは、ドナーが主領域であるドナー主領域２４、２５によって分離されている。これらのドナー主領域（分離層）はＰ型半導体領域を形成するためにイオン注入されるアクセプタよりも、Ｎ型半導体基板に含まれるドナーがドーパントとして多く含まれている層である。ドナー主領域２４は、ドナー主領域２４－１、２４－２を含み、ドナー主領域２５は、ドナー主領域２５－１、２５－２を含む。ドナー主領域２４－１は第４半導体領域であり、ドナー主領域２４－２は第６半導体領域である。

【0031】

本実施形態では、低密度のＮ型の半導体基板２０に対し、アクセプタを注入することによって、Ｐ型の半導体領域のそれぞれを形成する。一方、ドナー主領域２４、２５は、Ｎ型の半導体基板２０が有するドナーに対して、さらなるドナーの注入を行わずに設けることができる。また、別の例として、ドナー主領域２４、２５にドナーを注入するようにしても良く、その場合には、アクセプタよりもドナーを多く含む領域となるように形成される。後述するが、ドナー主領域２４は、Ｐ型の半導体領域の多数キャリアであるホールを、主たるキャリアとして含む。ドナー主領域２５は、空乏化するか、またはホールを主たるキャリアとして持ちうる。

【0032】

図４は図３におけるＣ－Ｄ線に沿ったドーパントプロファイルを示している。図４では、図３と同じ部位には同一の番号を付している。各半導体領域のドーパント密度は一定ではないので平均をとって述べることにする。また各層のドーパントはアクセプタ、ドナー両方を含みうるが、アクセプタのほうが多い場合はＰ型、ドナーのほうが多い場合はＮ型とし、両者の差分をその層のドーパント密度とする。

【0033】

まず、Ｐ型半導体領域２１のドーパント密度はＰ型ウエルの中ではもっとも密度が高く、例えば５Ｅ１５ｃｍ^－３である。なお、「Ｅ」は１０のべき乗を示す。つまり、Ｅ１５は、１０の１５乗を示している。Ｐ型半導体領域２２、Ｐ型半導体領域２３はほぼ同じドーパント密度であり、例えば６Ｅ１４ｃｍ^－３である。Ｎ型に対応するドーパントが主領域となるドナー主領域２４、２５のドーパント密度は、例えば２Ｅ１４ｃｍ^－３である。

【0034】

Ｐ型半導体領域２２、２３－１、２３－２、２３－３、２４－１、２４－２、２５－１、２５－２の各層の幅はほぼ同じであり、本実施例では一例として約０．６ミクロンとしている。図４に示したようにＰ型半導体領域２２からドナー主領域２４－２までの、Ｐ型半導体領域（アクセプタ主領域）とドナー主領域が深さ方向で見て交互に形成されたアクセプタ、ドナー交互層の構造全体の厚さは、約４．８ミクロンとなる。

【0035】

通常、Ｐ型半導体とＮ型半導体が接すると、その接合部にはビルトイン・ポテンシャルが生じる。典型的には、ビルトイン・ポテンシャルの値は７００ｍｅＶ程度である。一方、本実施形態におけるアクセプタ、ドナー交互層ではそのような通常のＰＮ接合のような数百ｍｅＶに及ぶビルトイン・ポテンシャルを形成する性質は持たない。アクセプタ、ドナー交互層におけるポテンシャルの凹凸は熱エネルギーｋＴ程度、すなわち常温で２６ｍｅＶ程度となる。ここでｋはボルツマン定数、Ｔは絶対温度である。よって全体が一様な低ドーパント密度を有する半導体に近い性質を有する。

【0036】

このことを説明するため、まず図５（ａ）のように電荷密度ρが位置ｘに対して周期
２ｄのコサイン曲線で表されるような場合を考える。電荷密度の最大値と最小値は素電荷をｑとしてそれぞれｑＮｍ、－ｑＮｍとすると、
ρ＝ｑＮｍ・ｃｏｓ（π／ｄ・ｘ） （式１）
である。なお、電荷密度が正である幅ｄの領域の平均電荷密度は２ｑＮｍ／π、電荷密度が負である幅ｄの領域の平均電荷密度は、－２ｑＮｍ／πである。

【0037】

電気学におけるガウスの法則より、この時の電界強度Ｅはｘ方向をプラスとして
Ｅ＝ｄ・ｑＮｍ／（πε）・ｓｉｎ（π／ｄ・ｘ） （式２）
が導かれる。ここでεは半導体の誘電率である。

【0038】

これより、位置ｘにおける電位Ｖは
Ｖ＝ｄ^２・ｑＮｍ／（π^２ε）・［ｃｏｓ（π／ｄ・ｘ）―１］＋Ｖ１ （式３）
である。Ｖ１は基準電位をどうとるかによる定数であり、式を簡単化するためＶ０＝ｄ^２・ｑＮｍ／（π^２ε）、Ｖ０＝Ｖ１とすると、
Ｖ＝Ｖ０・ｃｏｓ（π／ｄ・ｘ） （式４）
が得られる。（式４）が表すＶは図５（ｂ）に示している。

【0039】

ここで本実施形態におけるアクセプタ、ドナー交互層の電位の凹凸を上記式より算出する。

【0040】

まず、Ｐ型ドーパントすなわちアクセプタは負イオンであるのでその密度を負の値に、Ｎ型ドーパントすなわちドナーは正イオンなのでその密度を正の値として、このアクセプタ、ドナー交互層の平均ドーパント密度を求めると
（―６Ｅ１４ｃｍ^－３×４＋２Ｅ１４ｃｍ^－３×４）÷８＝―２Ｅ１４ｃｍ^－３と計算される。

【0041】

また電荷は総体としてゼロであるから、ホールの平均密度は２Ｅ１４ｃｍ^－３である。

【0042】

この時、電位の凹凸が熱エネルギーに相当する程度に小さいとしてホールはアクセプタ、ドナー交互層全体に渡り、電子は無いとしている。そして、ホール密度はＰ型半導体領域２２、２４において平均３Ｅ１４ｃｍ^－３、Ｎ型ドーパントの主領域２４、２５において平均１Ｅ１４ｃｍ^－３となるように分布しているとする。この仮定が正しければ、仮定と矛盾しない結果が得られるはずである。

【0043】

そして、ホールおよびドーパントによる電荷分布をコサイン曲線で近似すれば、図５のような電荷分布となる。図５において電荷密度がプラスの領域はＮ型ドーパント主領域、電荷密度がマイナスの領域はＰ型半導体領域を示している。ｄ＝０．６ミクロン、平均密度＝２／π・Ｎｍ＝３Ｅ１４ｃｍ^－３であるから、Ｎｍ＝４．７Ｅ１４ｃｍ^－３である。

【0044】

半導体はシリコンとし、その比誘電率＝１１．９とすると、Ｖ０＝２６ｍＶと算出される。この値はちょうど常温におけるキャリアの熱エネルギー２６ｍｅＶに相当し、電位の凹凸が熱エネルギーに相当する程度に小さいという仮定と整合する。また、Ｐ型半導体領域の平均電位とＮ型ドーパントが主領域の平均電位との差が２６ｍｅＶである。よって、その平均ホール密度の比は、ｅｘｐ（２６ｍｅＶ／ｋＴ）となる。常温においては２６ｍＶはｋＴとほぼ等しいので、自然対数の底ｅの値２．７２程度となる。この値は仮定した３Ｅ１４ｃｍ^－３と１Ｅ１４ｃｍ^－３との比３に近く、この点でも仮定と整合する。よって、本実施形態のアクセプタ、ドナー交互層はその内部ポテンシャルの凹凸が常温での熱エネルギー２６ｍｅＶ程度であって、アクセプタ密度が２Ｅ１４ｃｍ^－３という、一様でごく低密度のＰ型ウエルに近い性質を持つのである。

【0045】

本実施形態のように、アクセプタ、ドナー交互層の内部ポテンシャルの凹凸が熱エネルギー程度以下となるのは、以上の説明によってｑＶ０≒＜ｋＴ、すなわち
ｄ^２・ｑ^２Ｎｍ／（π^２ε）≒＜ｋＴ
書き換えれば、
ｄ≒＜（２π）^１／２（ε／（ｑ・２Ｎｍ／π）・ｋＴ／ｑ）^１／２ （式５）
となるが、（式５）の右辺はπ×（平均電荷密度２Ｎｍ／πのデバイ長）となっている。デバイ長はポテンシャル変化の解像限界を表している。（式５）のとおり、熱平衡状態において、デバイ長程度の厚さ（基板の深さ方向の幅）のドナー半導体領域を形成することでポテンシャルの凹凸はｋＴ程度に留められる。

【0046】

アクセプタ、ドナー交互層のドナー主領域を考えた時、上下のＰ型半導体領域（アクセプタ主領域）に挟まれている。よって、ｄ／２がデバイ長程度ならＮ型ドーパント主領域とＰ型半導体領域とのポテンシャル差がｋＴ程度となるという物理的解釈が成り立ち、確かに（式５）もそうなることを示している。

【0047】

以上の（式５）において、Ｎｍはドーパントによる固定電荷とキャリアによる電荷とを合わせた電荷密度であった。キャリアの電荷分布はポテンシャルにしたがって決まるので正確に求めることは簡単ではない。また、実際にはアクセプタ、ドナー交互層は整然としたドーパント密度を持つとは限らない。

【0048】

よって、実際の半導体デバイスをより考慮した、ド－パント密度と半導体領域の厚さとの関係づけを行う。

【0049】

まず、Ｐ型半導体領域とドナー主領域とは、ほぼ同じ厚さｄを持つとする。またＰ型半導体領域のほうがドナー主領域よりも平均ドーパント密度が高くてＮ１という値を持ち、ドナー主領域はＮ２という平均ドーパント密度を持つとする。

【0050】

この時、（式５）を導出した議論に出てきたように、平均ホール密度は（Ｎ１－Ｎ２）／２である。このホールのＰ型半導体領域での密度はＮ型ドーパント主領域での密度の３倍とすると、Ｐ型半導体領域はＮ１密度のドーパントと、３／４（Ｎ１－Ｎ２）密度のホールにより、（Ｎ１＋３Ｎ２）／４なる平均密度のマイナス電荷を有する。Ｎ型ドーパント主領域は（Ｎ１＋３Ｎ２）／４なる平均密度のプラス電荷を有する。よってＮａｖ＝（Ｎ１＋３Ｎ２）／４なる電荷密度を定義し、この電荷密度に対するデバイ長ＬＤ＝（ε／（ｑＮａｖ）・ｋＴ／ｑ）^１／２が決まる。

【0051】

ＬＤ≒＜ｄ≒＜４ＬＤ （式６）
がｄを規定する条件式である。実態的には、デバイ長ＬＤに対して、厚さｄはＬＤの０．８倍以上、４倍以下の値とすることによって、アクセプタ、ドナー交互層をＰ型ウエルと同様の特性を持たせることができると言える。

【0052】

ＬＤ≒＜ｄであるのはＬＤよりｄを狭くしても内部ポテンシャルの平坦さは変わらず、単に細かいアクセプタ、ドナー交互層を形成する困難さが増すだけだからである。また、（式５）の左辺は（２π）^１／２ＬＤで、約２．５ＬＤであるが、（式６）でｄ≒＜４ＬＤであるのは、（式５）の導出での前提となった電荷密度の三角関数分布はせいぜい近似であり、電荷密度の分布形によって、結果が変動することを考慮している。またポテンシャルの凹凸が多少ｋＴを超えても本発明が成り立つことも考慮している。電荷密度の分布によっては、厚さｄをＬＤの２倍以上、３倍以下の値とすることも好適である。

【0053】

図６はアクセプタ、ドナー交互層のひとつの例を示したものである。図６では、アクセプタ主領域をＡ、ドナー主領域をＤとして示している。厚さｄ、平均ドーパント密度が場所によって異なった値を持っている。このような場合、例えば中央のＮ型ドーパント主領域の幅ｄを規定するＬＤの値は、中央のドナー主領域の平均ドーパントＮ２と、その層を挟む上下の２つのＰ型半導体領域の平均値としてのドーパント密度Ｎ１から決められる。ただし、Ｐ型半導体領域２１と接するドナー主領域の厚さｄを規定するＬＤ値を決めるＮ１は、それと接する浅い側のＰ型半導体領域２３の平均ドーパント密度を用いる。またもっとも浅いＰ型半導体領域２２の厚さｄを規定するＬＤを決めるＮ２は、その半導体領域と接する深い側のドナー主領域の平均ドーパント密度を用いる。

【0054】

このようにして、アクセプタ、ドナー交互層の各層の厚さｄが（式６）を満たしているかどうか決まる。なお、Ｐ型半導体領域２２、２３およびドナー主領域２４、２５のすべてが（式６）を満たしているとは限らず、一部が（式６）を満たしていることもありうる。

【0055】

以上説明したように、本実施形態によれば、（式６）を満足する厚さｄを持つアクセプタ、ドナー交互層は、低いドーパント密度のＰ型ウエルと同様の特性を備える。

【0056】

ここで、比較例を説明する。

【0057】

図７は特許文献１において、図３に示したＰ型半導体領域１７が届かないような深い位置（４ミクロン程度）にＰ型ウエルを構成しようとした場合における、ＰＤの深さ方向のドーパントの密度プロファイルである。図３に示したＰ型ウエル３１の最深層が深く、そのため高ドーパント密度にすることは、製造プロセス上の困難を伴う。このため、Ｐ型ウエル３１にＮ型半導体領域１５に向けたポテンシャル勾配を付けるために、Ｐ型半導体領域が一層浅くなるにつれてドーパント密度を例えば１／３ずつ薄くするように設定することを考える。一般的に、イオン注入工程の制御時間などの制約によって、半導体領域に注入できるイオン量に下限が存在する。したがって、この下限未満のイオン注入は困難である。よって、段階的にＰ型半導体領域のドーパント密度を低下させていくと、Ｐ型ウエル３１にＮ型半導体領域１５に向かう好適なポテンシャル勾配を付けるために充分なＰ型半導体領域の段数を設けることができなくなる。

【0058】

この結果、Ｐ型ウエル３１のもっとも浅いＰ型半導体領域はＮ型半導体領域１５に接するよりも深い位置になる。

【0059】

この結果、Ｎ型半導体領域１５に信号電荷が蓄積され始める深さはＮ型半導体領域１５のドーパントのピーク深さよりもさらに深い位置になる。よって、Ｎ型半導体領域１５とＰ型ウエル３１とのＰＮ接合容量が小さい値になる。さらに、Ｎ型半導体領域１５と表面のＰ型半導体領域１６との間に形成されるＰＮ接合容量も減少する。このことによって、光電変換部の飽和信号量が減少する。

【0060】

さらに図７の形態では、光電変換部をリセットする電圧Ｖｒｅｓの値を低下させる必要も生じる。これにより、光電変換部の飽和信号量はさらに減少する。以下、説明する。
一般的にＮ型半導体領域１５はリセット時には空乏化している。その時にＰＮ接合に印加される逆バイアス電圧が電圧Ｖｒｅｓである。

【0061】

例えば、光電変換部に蓄積された信号電荷を光電変換部から完全転送させる場合、電圧Ｖｒｅｓは信号電荷を完全転送できる最大の電圧である。電圧Ｖｒｅｓは、光電変換部の構造や電源電圧等によって決まる。しかるに、図７のような光電変換部では、すでに述べたように信号電荷はＮ型半導体領域１５のドーパントのピーク位置よりも深い位置で蓄積される。よって、信号転送路が形成される半導体表面から離れた深い所に信号電荷が蓄積される。このため、蓄積された信号電荷が光電変換部から完全転送しにくい状況となる。よって、電源電圧が同じ条件ならば、完全転送を行うためには電圧Ｖｒｅｓの値を下げ、そして、下げた電圧Ｖｒｅｓで空乏化するようにＮ型半導体領域１５のドーパント密度を下げざるを得ない。この結果、光電変換部の飽和信号量は大きく下がることとなる。

【0062】

また、別の例として、上述した完全転送型でなく、図１で説明したように、光電変換部の読み出しにおいて、一定のキャリアが光電変換部に残留する読み出しの形態もある。図１に示した、光電変換部が電荷積分器を備える読み出し回路に接続されている形態は、その一例である。この場合の電圧Ｖｒｅｓは電荷積分器の基準電位で決まる。

【0063】

この場合にもＮ型半導体領域１５は空乏化している必要がある。なぜなら、Ｎ型半導体領域１５に信号電荷が残るとＰＤリセット時（すなわち読み出し直後）のＰＤ容量が大きくなる。このため、熱ノイズであるリセットノイズが大きくなるからである。しかるに、図７のようにＮ型半導体領域１５の下部に、さらに、低ドーパント密度のＮ型半導体領域が設けられている場合、この低ドーパント密度の領域に信号電荷がたまりやすくなる。よって、この低ドーパント密度の領域を空乏化させるために、電圧Ｖｒｅｓは高くなる。しかし、リセットノイズを小さくするため、すなわちリセット時にこの低ドーパント密度の領域まで空乏化させるにはＮ型半導体領域１５の空乏化電圧を下げることが求められる。そして、この低い電圧でも空乏化させるため、Ｎ型半導体領域１５のドーパント密度を低くする。この結果、光電変換部の飽和信号量は大きく下がることとなる。

【0064】

なお、Ｐ型ウエルを深く形成する場合のＰ型ウエルの電位設定、および特許文献１に記載された、ウエルのＰ型半導体領域が離れていてＮ型半導体領域が間に形成される場合の問題について説明を加える。

【0065】

まず表面のＰ型半導体領域１６の電位は、半導体表面部に形成された電源端子によって直接与えられることがある。Ｐ型ウエルの電位は表面のＰ型半導体領域１６とＰ型ウエルとを電気的に接続するＰ型接続層によって、Ｐ型半導体領域１６と同電位に設定される。このＰ型接続層は一般的には、隣接する光電変換部同士を電気的に分離する役割を有する。よって、光電変換部同士の分離領域に設けられることから、Ｐ型接続層はＰ型ウエルに比べて平面視で見た幅が狭い。このため、製造技術上、Ｐ型ウエルの最深層に達する深さにまでＰ型接続層を形成することはできず、Ｐ型接続層がＰ型ウエルと電気的に接続する領域は、Ｐ型ウエルの浅い部分までにとどまる。この状態で、特許文献１のように、Ｐ型ウエルの複数のＰ型半導体領域の間であって、Ｐ型接続層よりも深い位置に、空乏化するとされるＮ型半導体領域を設けたとする。すると、空乏化しているＮ型半導体領域より深いＰ型ウエルのＰ型半導体領域は、それより浅いＰ型ウエル層との電気的導通が途切れて電気的に浮遊状態となる。このような状態は、Ｐ型ウエルの深部が信号電荷の吸収層としての安定した動作は行えない。よって、深いＰ型ウエルにおいては実際上、Ｐ型ウエルの中間部に空乏化するＮ型半導体領域を設ける構造は、実使用上の課題が存在する。

【0066】

以上説明したように、４ミクロン程度かそれ以上に深いＰ型ウエルを形成する場合、特許文献１に記載の構造では、光電変換部に求められる特性である、低ノイズ、飽和電荷量、空乏化に困難さが生じる。

【0067】

本実施形態では、Ｐ型ウエル３１において、ドナーの主領域２４、２５をホールが主たるキャリアとなるように構成している。ドナー主領域２５は、ホールを主たるキャリアとして持つようにしてもよいが、次に述べるように空乏化している方が好適である。これにより、図７のＰ型ウエルを形成するＰ型半導体領域数と同じ層数であってもＮ型半導体領域１５まで接近したＰ型半導体領域２２を備えることができる。そして、本実施形態のＰ型ウエル３１は、一様でごく低密度のドーパント密度を持つＰ型ウエルに近い性質を持つ。よって、空乏層がＰ型ウエル３１の深部まで伸び、図４における、ドナー主領域２５まで空乏化する。アクセプタ、ドナー交互層と、最深Ｐ型半導体領域２１とのドーパントの密度比は実質的に大きい値となる。これにより、最深のＰ型半導体領域２１においては信号電荷にとってポテンシャルバリアが形成される。したがって、入射光によって最深Ｐ型半導体領域２１のドーパントピーク深さよりも浅い場所で発生した信号電子は速やかにＮ型半導体領域１５に収集される。すなわち、高い量子効率（高感度化）を実現することができる。また、Ｎ型半導体領域１５に、Ｐ型半導体領域２２が接近しているため、Ｎ型半導体領域１５に蓄積する信号電荷が図７に比べて浅い領域で収集することができる。よって、表面のＰ型半導体領域１６とＮ型半導体領域１５とのＰＮ接合容量を大きくすることができ、Ｎ型半導体領域１５の大きな飽和信号量を確保できる。さらにドナー主領域２４、およびそれに接するＰ型半導体領域２３は空乏化せず、キャリアとしてホールが存在するように条件が設定される。よって、ドナー主領域２４においてもホールが多数キャリアとして存在し、Ｐ型分離層１７を通して最深Ｐ型拡散層２１まで電気的導通がなされて、Ｐ型ウエルの電位設定がなされる。したがって光電変換部として安定な動作を実現することができる。

【0068】

（第２実施形態）
本実施形態について、第１実施形態と異なる点を中心に説明する。

【0069】

第２実施形態は、第１実施形態における図１、図２と同じ読み出し回路、平面レイアウト図を持つ。そして図８は、図２におけるＣ，Ｄ間の断面図である。図８においてＰ型半導体領域２６（第９半導体領域の別の一例）はＮ型半導体領域１５の下部に設けられ、Ｎ型半導体領域１５とＰＮ接合を形成する。Ｐ型半導体領域２６の平面レイアウトは、Ｐ型半導体領域１６に電位を供給する端子を除き、Ｐ型半導体領域１６と同じレイアウトとしている。つまり、平面視において、Ｎ型半導体領域１４と重なる部分には、Ｐ型半導体領域２６は設けられていない。また、図３におけるＰ型半導体領域２２が無い。ここで、図８において図３と同じ部品には同一の番号を付し、説明を省略している。

【0070】

図８の構造において、まずＰ型半導体領域２６はＮ型半導体領域１５に蓄積される信号電荷が深い側に蓄積されることを第１実施形態に比べてより強く防止する。

【0071】

また、Ｐ型半導体領域２６は、空乏化せず中性領域となる部分を備える。この中性領域とＮ型半導体領域１５とで大きなＰＮ接合容量が形成される。この２つの効果によって第１実施形態に比べて、さらに大きい飽和信号量を持つことが可能となる。

【0072】

さらに平面視において、Ｎ型半導体領域１４に重なる部分にはＰ型半導体領域２６は設けられていない。また、さらに第１実施形態では設けられていたＰ型拡散層２２もまた、設けられていない。このため、当該部分において、空乏層は第１実施形態よりもさらに深く、つまり、Ｐ型半導体領域１７よりも深い領域まで伸びている。これにより、第１実施形態よりも、より深い領域で生成した信号電荷を収集することができるため、さらに高い量子効率（高感度化）を実現できる。

【0073】

この深い空乏層は平面的にはＮ型半導体領域１４と重なる位置に部分的に設けられる。ドナー主領域２４のうち、平面的に見て少なくともＰ型半導体領域１７と重なる領域では空乏化しておらず、第１実施形態と同じように多数キャリアとしてのホールが存在する。よって、半導体基板の表面部からＰ型半導体領域１６に与えた電位が電気的導通によって最深のＰ型半導体領域２１にも与えられる。よって第１実施形態と同じく安定した動作ができる。

【0074】

以上、第２実施形態により、第１実施形態に比べてさらに高い飽和電荷量、高感度、そして第１実施形態と同じように光電変換部の安定した動作を実現できる。

【0075】

（第３実施形態）
第３実施形態について、第２実施形態と異なる点を中心に説明する。

【0076】

図９は本実施形態である撮像装置の単位画素を表す平面図である。

【0077】

単位画素は、Ｎ型半導体領域２７、第２のＮ型半導体領域２８を有する。また、単位画素は、第１転送ゲート２９、第２転送ゲート３０、Ｎ型浮遊拡散層（以下、ＦＤ）３１を有する。第１転送ゲート２９は、Ｎ型半導体領域２７が蓄積した信号電荷のＦＤ３１への転送を制御する。第２転送ゲート３０は、Ｎ型半導体領域２８が蓄積した信号電荷のＦＤ３１への転送を制御する。

【0078】

また、単位画素は、画素トランジスタを備えるトランジスタ領域３２を有する。トランジスタ領域３２には、ＦＤ３１をリセットするリセットトランジスタ、ＦＤ３１の電位に基づく信号を出力する増幅トランジスタを有する。トランジスタ領域３２には、ＦＤ３１の容量値を変更するトランジスタや、単位画素からの信号の出力、非出力を切り替える選択トランジスタなどを配することもできる。図９では、１つの単位画素を示しているが、撮像装置では、数千行、数千列にわたって複数の単位画素が配される。この複数の単位画素同士を分離するために、素子分離領域３３が設けられている。

【0079】

また、単位画素が複数のＮ型半導体領域２７、２８を有することによって、焦点検出機能を実現するための位相差信号を取得することができる。図１０は図９に示した線分Ｅ－Ｆに沿った断面図を表している。図１０において、Ｎ型半導体領域２７、２８の下方にＰ型半導体領域３４を有する。このＰ型半導体領域３４は、第２実施形態で示したＰ型半導体領域２６と同じ機能を備える。第２実施形態のＰ型半導体領域２６との差異は、本実施形態の平面的には画素部全体に渡っている。したがって、図３のＰ型半導体領域２２がＮ型半導体領域２７、２８により近接して配されたものともいえる。

【0080】

なお、図１０において図８、図９と同じ部品には同一の番号を付し、説明は省略する。Ｐ型半導体領域２３とドナー主領域２４とでアクセプタ、ドナー交互層を形成するのは第１実施形態、第２実施形態と同様である。

【0081】

Ｎ型半導体領域２７、２８のそれぞれの中央部はもっともポテンシャルの低い場所となる。したがって、Ｎ型半導体領域２７、２８とＰ型半導体領域３４とは、その中央部でもっとも大きい逆バイアスがかかる。よって、Ｐ型半導体領域３４のド－パント密度を適切に設定することによって、平面的に見てＮ型半導体領域２７、２８のそれぞれの中央部の位置でＰ型半導体領域３４が深さ方向で貫くように空乏化する。このような構造ではＮ型半導体領域２７、２８はＰ型半導体領域３４と大きなＰＮ接合容量を持つので大きな飽和信号量を得ることが可能となる。また最深のＰ型半導体領域２１の深さに至るまでに発生した信号電荷はＰ型半導体領域３４の空乏化した部分を通って速やかにＮ型半導体領域２７、２８に集められるので高感度を実現できる。さらにドナー主領域２４は空乏化せず、主たるキャリアとしてホールを有している。よって、画素部にある、異なる深さの複数のＰ型半導体領域は互いに電気的に導通する。表面のＰ型半導体領域１６に与えた電位が画素部のＰ型半導体領域の中性領域全体に行き渡る。よって光電変換部の安定した動作を実現できる。

【0082】

この第３実施形態においてＰ型半導体領域３４は第２実施形態のＰ型半導体領域２６のように平面的に一部が設けられていない形態（代わりにＮ型半導体領域が存在する）であってもよい。この場合、Ｐ型半導体領域３４が設けられていない領域は、Ｎ型半導体領域２７、２８の中央部付近とするのが好適である。

【0083】

以上より、第３実施形態によれば高飽和、高感度、安定した光電変換部の動作を実現することができる。

【0084】

（第４実施形態）
本実施形態は、光電変換部が蓄積した信号電荷量に応じて光電変換部に付加される容量値が変更される画素を有する光電変換装置である。なお、以下では適宜、第１実施形態で説明した符号を用いながら説明する。

【0085】

図１１は、本実施形態の画素１の構成を示している。各画素１は、Ｐ型のＭＯＳトランジスタＭＰ１を有する。なお、トランジスタ４はＮ型のＭＯＳトランジスタである。

【0086】

フォトダイオードのカソードは、Ｐ型ＭＯＳトランジスタＭＰ１のゲート及びＮ型ＭＯＳトランジスタ４のソースに接続されている。Ｐ型ＭＯＳトランジスタＭＰ１のソース及びドレインは、対応する列の電圧供給線１１１に接続されている。或いは、Ｐ型ＭＯＳトランジスタＭＰ１のソース及びドレインのうちの一方を対応する列の電圧供給線１１１に接続し、他方を浮遊状態にしてもよい。

【0087】

各列の電圧供給線１１１は、電圧供給回路１１０に接続されている。電圧供給回路１１０は、図１２に示すように、演算増幅器ＡＭＰと、負荷抵抗ＲＬと、抵抗Ｒ１，Ｒ２と、Ｐ型ＭＯＳトランジスタＭＰ２と、を有する。抵抗Ｒ１，Ｒ２は、負荷抵抗ＲＬよりも高抵抗の抵抗素子である。

【0088】

負荷抵抗ＲＬの一方の端子は、電源電圧ノード（電圧ＶＤＤ）に接続されている。負荷抵抗ＲＬの他方の端子は、抵抗Ｒ２の一方の端子及びＰ型ＭＯＳトランジスタＭＰ２のソースに接続されている。Ｐ型ＭＯＳトランジスタＭＰ２のドレイン及びゲート、並びに、抵抗Ｒ１の一方の端子は、基準電圧ノード（電圧Ｖｒｅｆ）に接続されている。電圧Ｖｒｅｆは、演算増幅器４２の非反転入力端子（＋）に供給される電圧Ｖｒｅｆと同じである。抵抗Ｒ１の他方の端子及び抵抗Ｒ２の他方の端子は、演算増幅器ＡＭＰの非反転入力端子（＋）に接続されている。換言すると、Ｐ型ＭＯＳトランジスタＭＰ２のゲート及びドレインとソースとの間に、抵抗Ｒ１及び抵抗Ｒ２が直列に接続されている。そして、抵抗Ｒ１と抵抗Ｒ２との間の接続ノードが、演算増幅器ＡＭＰの非反転入力端子（＋）に接続されている。演算増幅器ＡＭＰの反転入力端子（－）と出力端子とは短絡され、ボルテージフォロワ回路を形成している。演算増幅器ＡＭＰの出力端子は、電圧供給線１１１に接続されている。

【0089】

電圧供給回路１１０を構成する各素子のパラメータは、Ｎ型半導体領域１４の信号電荷蓄積量がゼロから飽和電荷量に至る電位の変動範囲において、Ｐ型ＭＯＳトランジスタＭＰ１がオフ状態からオン状態に切り替わるように、適宜設定される。

【0090】

Ｐ型ＭＯＳトランジスタＭＰ１は、光電変換部ＰＤからの信号電荷の読み出しを行った直後のリセット状態におけるＮ型半導体領域１４の電圧においてオフ状態になるように、ソース及びドレインの電圧が設定されている。ここで、Ｐ型ＭＯＳトランジスタＭＰ１は、低密度のＮ型半導体基板２０或いはｎウェルに形成されているため、オフ状態のときＰ型ＭＯＳトランジスタＰ１のゲート電極の下部の半導体層には幅の広い空乏層が形成され、ゲート容量は非常に小さくなる。したがって、Ｎ型半導体領域１４に連なる寄生容量に起因して光電変換部ＰＤのリセット時に生じるｋＴＣノイズを十分に小さく抑えることができる。

【0091】

Ｎ型半導体領域１４の電位は、Ｎ型半導体領域１４に蓄積される信号電荷の量が増加するのに伴って低下していく。Ｎ型半導体領域１４の電位が所定の電位を下回ると、Ｐ型ＭＯＳトランジスタＭＰ１がオン状態になる。Ｐ型ＭＯＳトランジスタＭＰ１がオン状態になると、Ｐ型ＭＯＳトランジスタＭＰ１のゲート電極の直下のＮ型半導体基板１２の表面部がＰ型反転して正孔（ホール）が溜まり、ゲート電極はゲート絶縁膜容量という大きな容量が接続された状態となる。したがって、光電変換部ＰＤのｐｎ接合容量は小さいものの、Ｎ型半導体領域１４に結合されるこの大きなゲート容量によって、高い飽和電荷量を確保することができる。

【0092】

このように、光電変換部ＰＤのカソード（Ｎ型半導体領域１４）に蓄積される信号電荷量が第１の蓄積量であり、Ｐ型ＭＯＳトランジスタＭＰ１がオフ状態にあるときのＰ型ＭＯＳトランジスタＭＰ１のゲート容量が第１の容量である。

【0093】

Ｎ型半導体領域１４に蓄積される信号電荷量が第１の蓄積量よりも多い第２の蓄積量の場合には、Ｐ型ＭＯＳトランジスタＭＰ１はオン状態となる。このＰ型ＭＯＳトランジスタＭＰ１がオン状態にある場合における、Ｐ型ＭＯＳトランジスタＭＰ１のゲート容量は、第１の容量よりも大きい第２の容量となる。このとき、Ｐ型ＭＯＳトランジスタＭＰ１のゲート電極の下のＮ型半導体基板の表面部は反転状態である。

【0094】

このような動作を実現するために、本実施形態では、Ｐ型ＭＯＳトランジスタＭＰ１のソース及びドレインに印加される電圧を、電圧供給回路１１０によって以下のように設定する。

【0095】

電圧供給回路１１０が有するＰ型ＭＯＳトランジスタＭＰ２は、画素１を構成するＰ型ＭＯＳトランジスタＭＰ１と同一の構造を有している。すなわち、Ｐ型ＭＯＳトランジスタＭＰ２の閾値電圧は、Ｐ型ＭＯＳトランジスタＭＰ１の閾値電圧と同じである。なお、ＭＯＳトランジスタの構造が同一とは、ＭＯＳトランジスタの特性を規定するパラメータ、例えば、ゲート絶縁膜の膜厚、ゲート長、各部のドーパント密度等が同じであることを意味する。同じ基板上に同時に形成される同じ素子パラメータを有するＭＯＳトランジスタは、製造上のばらつきを同じように受けるため、閾値電圧等の特性値を揃えることができる。

【0096】

Ｐ型ＭＯＳトランジスタＭＰ２には、ゲート及びドレインに電圧Ｖｒｅｆが供給され、ソースに負荷抵抗ＲＬを介して電圧ＶＤＤが供給されている。これにより、Ｐ型ＭＯＳトランジスタＭＰ２はオン状態となっており、負荷抵抗ＲＬを介してソース電流が流れる。抵抗Ｒ１、Ｒ２の抵抗値は、負荷抵抗ＲＬを流れる電流のうち、一部がＰ型ＭＯＳトランジスタＭＰ２のソース電流となり、残りが抵抗Ｒ２，Ｒ１を流れる電流となるように、負荷抵抗ＲＬの抵抗値よりも高めに設定される。

【0097】

ここで、Ｐ型ＭＯＳトランジスタＭＰ２の閾値電圧をＶｔｈ（閾値電圧Ｖｔｈは負電圧）とすると、Ｐ型ＭＯＳトランジスタＭＰ２のソース電圧は、Ｖｒｅｆ－Ｖｔｈ＋ΔＶとなる。ΔＶは、Ｐ型ＭＯＳトランジスタＭＰ２の電流特性とソース電流値とによって決まる正の電圧値である。ここでは簡略化のため、ソース電流値が十分に小さく、電圧ΔＶは無視できるものと仮定する。

【0098】

抵抗Ｒ１，Ｒ２の抵抗値をそれぞれＲ１，Ｒ２とすると、抵抗Ｒ１と抵抗Ｒ２との間の接続ノード、すなわち演算増幅器ＡＭＰの非反転入力端子の電圧は、Ｖｒｅｆ－Ｖｔｈ×（Ｒ１／（Ｒ１＋Ｒ２））となる。例えば、電圧Ｖｒｅｆが１．０［Ｖ］、閾値電圧Ｖｔｈが－０．８［Ｖ］、Ｒ１＝Ｒ２であるとすると、電圧供給線１１１の電圧は１．４［Ｖ］となる。この電圧は、Ｐ型ＭＯＳトランジスタＭＰ２のゲート及びドレインに所定の電圧を与えてオン状態にしたときのソースの電圧に応じた電圧である。

【0099】

光電変換部ＰＤのＮ型半導体領域１４は、その電位が電圧Ｖｒｅｆ（＝１．０［Ｖ］）にリセットされた状態から信号電荷の蓄積を開始する。この時点において、Ｐ型ＭＯＳトランジスタＭＰ１のゲート－ソース間電圧ＶＧＳは、ＶＧＳ＝１．０［Ｖ］－１．４［Ｖ］＝－０．４［Ｖ］である。Ｐ型ＭＯＳトランジスタＭＰ１の閾値電圧ＶｔｈはＶｔｈ＝－０．８［Ｖ］であるから、Ｐ型ＭＯＳトランジスタＭＰ１はオフ状態である。したがって、Ｐ型ＭＯＳトランジスタＭＰ１のゲート容量は小さい。

【0100】

Ｎ型半導体領域１４の電位は、前述のように、Ｎ型半導体領域１４に蓄積される信号電荷の量が増加するのに伴って低下していく。このとき、Ｎ型半導体領域１４の電位が例えば０．６Ｖを下回る、すなわちゲート－ソース間電圧ＶＧＳが閾値電圧Ｖｔｈ（＝－０．８Ｖ）より低くなると、Ｐ型ＭＯＳトランジスタＭＰ１はオン状態になる。これにより、Ｐ型ＭＯＳトランジスタＭＰ１のゲート容量は急激に大きくなり、光電変換部ＰＤの飽和電荷量は十分に大きな値となる。

【0101】

ＭＯＳトランジスタの閾値電圧Ｖｔｈは、製造条件のばらつきや動作温度によっても変動するが、Ｐ型ＭＯＳトランジスタＭＰ１とＰ型ＭＯＳトランジスタＭＰ２とを同一の構造とすることで、閾値電圧Ｖｔｈの変動による影響を抑制することができる。

【0102】

電圧供給回路１１０の代わりに、例えば１．４Ｖの固定電圧を供給する電源を電圧供給線１１１に接続したとする。この場合、Ｐ型ＭＯＳトランジスタＭＰ１の閾値電圧Ｖｔｈが０．１Ｖ変動すると、Ｐ型ＭＯＳトランジスタＭＰ１がオフ状態にある電位範囲は０．１Ｖ変動する。この点、本実施形態の電圧供給回路１１０を用いれば、Ｐ型ＭＯＳトランジスタＭＰ１がオフ状態にある電位範囲は０．１［Ｖ］の半分の０．０５［Ｖ］に抑制することができる。

【0103】

このように、本実施形態によれば、Ｓ／Ｎ比及びダイナミックレンジを向上した光電変換装置を実現することができる。

【0104】

（第５実施形態）
図１３は第１～第４実施形態に記載した光電変換装置を放射線撮像システムに応用した例を示した図である。

【0105】

放射線撮像システムは、放射線撮像装置６０４０と、放射線撮像装置６０４０から出力される信号を処理するイメージプロセッサ６０７０とを備える。放射線撮像装置６０４０は、前述の各実施形態の光電変換装置を、放射線を撮像する装置として構成したものである。Ｘ線チューブ（放射線源）６０５０で発生したＸ線６０６０は患者あるいは被験者６０６１の胸部６０６２を透過し、放射線撮像装置６０４０に入射する。この入射したＸ線には被験者６０６１の体内部の情報が含まれている。放射線撮像装置６０４０は、入射したＸ線の波長を変換するシンチレータを有する。シンチレータは、典型的にはＸ線を可視光域の波長の光に変換する。放射線撮像装置６０４０は、上述した実施形態の光電変換装置を備えており、この光電変換装置には、シンチレータによって波長が変換された可視光が入射する。よって、上記の各実施形態の光電変換装置では、シンチレータから入射する可視光に対応する信号電荷を、Ｎ型の半導体領域１４が収集することとなる。

【0106】

イメージプロセッサ（プロセッサ）６０７０は、放射線撮像装置６０４０から出力される信号（画像）を処理し、例えば、処理によって得られた画像信号に基づいて制御室のディスプレイ６０８０に画像を表示させることができる。

【0107】

また、イメージプロセッサ６０７０は、処理によって得られた信号を伝送路６０９０を介して遠隔地へ転送することができる。これにより、別の場所のドクタールームなどに配置されたディスプレイ６０８１に画像を表示させたり、光ディスク等の記録媒体に画像を記録したりすることができる。記録媒体は、フィルム６１１０であってもよく、この場合、フィルムプロセッサ６１００がフィルム６１１０に画像を記録する。

【0108】

なお、本明細書に記載した光電変換装置は、可視光の像を撮像する撮像システムに応用することもできる。そのような撮像システムは、例えば光電変換装置と、光電変換装置から出力される信号を処理するプロセッサとを備えうる。該プロセッサによる処理は、例えば、画像の形式を変換する処理、画像を圧縮する処理、画像のサイズを変更する処理および画像のコントラストを変更する処理の少なくとも１つを含みうる。

【0109】

（第６実施形態）
本実施例による光電変換システムについて、図１４を用いて説明する。図１４は、本実施形態による光電変換システムの概略構成を示すブロック図である。

【0110】

上記実施形態で述べた光電変換装置は、種々の光電変換システムに適用可能である。適用可能な光電変換システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、光電変換システムに含まれる。図１４には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

【0111】

図１４に例示した光電変換システムは、撮像装置１００４、被写体の光学像を撮像装置１００４に結像させるレンズ１００２、レンズ１００２を通過する光量を可変にするための絞り１００３、レンズ１００２の保護のためのバリア１００１を有する。レンズ１００２及び絞り１００３は、撮像装置１００４に光を集光する光学系である。撮像装置１００４は、上記のいずれかの実施形態の光電変換装置であって、レンズ１００２により結像された光学像を画像データに変換する。

【0112】

光電変換システムは、また、撮像装置１００４より出力される出力信号の処理を行う信号処理部１００７を有する。信号処理部１００７は、撮像装置１００４が出力するアナログ信号をデジタル信号に変換するＡＤ変換を行う。また、信号処理部１００７はその他、必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。信号処理部１００７の一部であるＡＤ変換部は、撮像装置１００４が設けられた半導体基板に形成されていてもよいし、撮像装置１００４とは別の半導体基板に形成されていてもよい。また、撮像装置１００４と信号処理部１００７とが同一の半導体基板に形成されていてもよい。

【0113】

光電変換システムは、更に、画像データを一時的に記憶するためのメモリ部１０１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１０１３を有する。更に光電変換システムは、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１０１２、記録媒体１０１２に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１０１１を有する。なお、記録媒体１０１２は、光電変換システムに内蔵されていてもよく、着脱可能であってもよい。

【0114】

更に光電変換システムは、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部１００９、撮像装置１００４と信号処理部１００７に各種タイミング信号を出力するタイミング発生部１００８を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システムは少なくとも撮像装置１００４と、撮像装置１００４から出力された出力信号を処理する信号処理部１００７とを有すればよい。

【0115】

撮像装置１００４は、撮像信号を信号処理部１００７に出力する。信号処理部１００７は、撮像装置１００４から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部１００７は、撮像信号を用いて、画像を生成する。

【0116】

このように、本実施形態によれば、上記のいずれかの実施形態の光電変換装置を適用した光電変換システムを実現することができる。

【0117】

（第７実施形態）
本実施例の光電変換システム及び移動体について、図１５を用いて説明する。図１５は、本実施例の光電変換システム及び移動体の構成を示す図である。

【0118】

図１５（ａ）は、車載カメラに関する光電変換システムの一例を示したものである。光電変換システム３００は、撮像装置３１０を有する。撮像装置３１０は、上記のいずれかの実施例に記載の撮像装置１００である。光電変換システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、光電変換システム３００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、光電変換システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

【0119】

光電変換システム３００は車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、光電変換システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。また、光電変換システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

【0120】

本実施例では、車両の周囲、例えば前方又は後方を光電変換システム３００で撮像する。図１５（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の光電変換システムを示した。車両情報取得装置３２０が、光電変換システム３００ないしは撮像装置３１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

【0121】

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、光電変換システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

【0122】

［変形実施形態］
本発明は、上記実施例に限らず種々の変形が可能である。

【0123】

例えば、いずれかの実施例の一部の構成を他の実施例に追加した例や、他の実施例の一部の構成と置換した例も、本発明の実施例である。

【0124】

また、上記実施形態に示した光電変換システムは、光電変換装置を適用しうる光電変換システム例を示したものであって、本発明の光電変換装置を適用可能な光電変換システムは図１４及び図１５に示した構成に限定されるものではない。

【0125】

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

【符号の説明】

【0126】

１４、１５ Ｎ型半導体領域
１６、２１、２２、２３ Ｐ型半導体領域
１７ 接続領域（Ｐ型半導体領域）
２０ Ｎ型半導体基板
２３ Ｐ型半導体領域（アクセプタ主領域）
２４、２５ ドナー主領域
３１ Ｐ型ウエル

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】