特許 7407188 電子機器、車両、及び制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-20

(45)【発行日】2023-12-28

(54)【発明の名称】電子機器、車両、及び制御方法

(51)【国際特許分類】

   G06F 11/00 20060101AFI20231221BHJP

   G11C 16/30 20060101ALI20231221BHJP

   G11C 5/14 20060101ALI20231221BHJP

【ＦＩ】

G06F11/00 606

G11C16/30

G11C5/14 300

【請求項の数】 8

(21)【出願番号】P 2021526828

(86)(22)【出願日】2020-06-17

(86)【国際出願番号】 JP2020023708

(87)【国際公開番号】W WO2020255997

(87)【国際公開日】2020-12-24

【審査請求日】2021-12-21

(31)【優先権主張番号】P 2019115082

(32)【優先日】2019-06-21

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000006633

【氏名又は名称】京セラ株式会社

(74)【代理人】

【識別番号】110001106

【氏名又は名称】弁理士法人キュリーズ

(72)【発明者】

【氏名】平本 寿一

(72)【発明者】

【氏名】高木 一行

【審査官】坂東 博司

(56)【参考文献】

【文献】特開２００３－００２１３２（ＪＰ，Ａ）

【文献】特開２００２－３７３４９５（ＪＰ，Ａ）

【文献】特開２００２－０９９４６８（ＪＰ，Ａ）

【文献】米国特許第０７７２５７６９（ＵＳ，Ｂ１）

【文献】特開平９－１７１４４０（ＪＰ，Ａ）

【文献】特開２０１９－０２８９７２（ＪＰ，Ａ）

【文献】特開２００９－１９９１５７（ＪＰ，Ａ）

【文献】特開２００５－２６０５９０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１８／０３０７６２５（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １１／００

Ｇ１１Ｃ １６／３０

Ｇ１１Ｃ ５／１４

(57)【特許請求の範囲】

【請求項1】

不揮発性メモリ装置と、
前記不揮発性メモリ装置に対して、データの消去及び書き込みのいずれかのコマンドを発行し、前記コマンドの発行に応じて、前記データの消去及び書き込みの動作のいずれかを前記不揮発性メモリ装置に開始させるメモリ制御部と、
主電源の電圧を監視して電圧降下を検出する電圧監視部と、
前記主電源の電圧から前記不揮発性メモリ装置の電源電圧を生成する電源管理装置と、を備え、
前記メモリ制御部は、前記コマンドの発行前に前記電圧降下が検出された場合、前記不揮発性メモリ装置に対する前記コマンドの発行を中止し、
前記メモリ制御部は、前記コマンドの発行前に、前記不揮発性メモリ装置に対する電源電圧の供給を停止させる入力信号の入力が検出された場合、前記不揮発性メモリ装置に対する前記コマンドの発行を中止する、電子機器。

【請求項2】

前記コマンドに従った動作を停止させる停止信号を前記不揮発性メモリ装置に出力する停止指示部をさらに備え、
前記停止指示部は、前記コマンドの発行後に前記主電源の電圧降下が検出された場合、前記停止信号を前記不揮発性メモリ装置に出力する、請求項１に記載の電子機器。

【請求項3】

前記停止指示部は、前記コマンドの発行後に前記入力信号の入力が検出された場合、前記停止信号を前記不揮発性メモリ装置に出力する、請求項２に記載の電子機器。

【請求項4】

前記停止指示部は、前記停止信号を前記不揮発性メモリ装置に出力する論理回路を有し、
前記論理回路は、前記コマンドの発行を示す信号が入力されているときに、前記主電源の電圧降下を示す信号及び前記入力信号のいずれかが入力された場合、前記停止信号を前記不揮発性メモリ装置に出力する、請求項３に記載の電子機器。

【請求項5】

前記電源管理装置は、前記入力信号により前記主電源の電圧が第１閾値を下回った場合、前記不揮発性メモリ装置に対する電源電圧の供給を停止させ、
前記電圧監視部は、前記主電源の電圧が第２閾値を下回った場合、前記主電源の電圧降下を検出し、
前記第２閾値は、前記第１閾値よりも大きい、請求項１乃至４のいずれか１項に記載の電子機器。

【請求項6】

前記主電源は、車両のバッテリ装置である、請求項１乃至５のいずれか１項に記載の電子機器。

【請求項7】

請求項１乃至６のいずれか１項に記載の電子機器を備える、車両。

【請求項8】

不揮発性メモリ装置を備えた電子機器の制御方法であって、
主電源の電圧を監視して電圧降下を検出することと、
前記不揮発性メモリ装置に対するデータの消去及び書き込みのいずれかのコマンドを発行した場合には前記コマンドの発行に応じて前記データの消去及び書き込みの動作のいずれかを前記不揮発性メモリ装置に開始させ、前記不揮発性メモリ装置に対する前記データの消去及び書き込みのいずれかのコマンドを発行する前に前記電圧降下が検出された場合には前記不揮発性メモリ装置に対する前記コマンドの発行を中止することと、
前記コマンドを発行する前に、前記不揮発性メモリ装置に対する電源電圧の供給を停止させる入力信号の入力が検出された場合、前記不揮発性メモリ装置に対する前記コマンドの発行を中止することと、を含む制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電子機器、車両、及び制御方法に関する。

【背景技術】

【0002】

車載通信モジュール等の電子機器は、ＮＡＮＤフラッシュメモリ装置等の不揮発性メモリ装置を備えることがある。電子機器に設けられたプロセッサは、不揮発性メモリ装置に対してデータの書き込み、読み出し、及び／又は消去等のコマンドを発行することにより、不揮発性メモリ装置を制御する。

【0003】

このような電子機器において、不揮発性メモリ装置におけるデータの書き込み又は消去中に、電源断により電源電圧が降下した場合、データの書き込み又は消去が失敗する。この場合、ファイルシステム制御等により、書き込み又は消去対象の記憶領域にデータを書き戻す処理を行うことで、記憶データの消失が発生しないようにする対策がなされることが一般的である。

【0004】

また、不揮発性メモリ装置を有する電子機器における電源断対策として、バックアップ用の内部バッテリを電子機器に搭載する技術も知られている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００８－５９００７号公報

【発明の概要】

【0006】

第１の態様に係る電子機器は、不揮発性メモリ装置と、前記不揮発性メモリ装置に対して、データの消去及び書き込みのいずれかのコマンドを発行するメモリ制御部と、電源の電圧を監視して電圧降下を検出する電圧監視部とを備える。前記メモリ制御部は、前記コマンドの発行前に前記電圧降下が検出された場合、前記不揮発性メモリ装置に対する前記コマンドの発行を中止する。

【0007】

第２の態様に係る車両は、第１の態様に係る電子機器を備える。

【0008】

第３の態様に係る制御方法は、不揮発性メモリ装置を備えた電子機器の制御方法であって、電源の電圧を監視して電圧降下を検出することと、前記不揮発性メモリ装置に対するデータの消去及び書き込みのいずれかのコマンドを発行する前に前記電圧降下が検出された場合、前記不揮発性メモリ装置に対する前記コマンドの発行を中止することとを含む。

【図面の簡単な説明】

【0009】

【図1】一実施形態に係る電子機器の構成を示す図である。

【図2】一実施形態に係る停止指示部の構成例を示す図である。

【図3】一実施形態に係る電子機器の動作例１を示す図である。

【図4】一実施形態に係る電子機器の動作例２を示す図である。

【図5】一実施形態に係る電子機器における動作波形の一例を示す図である。

【発明を実施するための形態】

【0010】

本願発明者らは、鋭意検討の結果、不揮発性メモリ装置に対するデータの書き込み又は消去中に電源電圧が降下した場合、書き込み又は消去対象の記憶領域の記憶データが消失するだけではなく、書き込み又は消去対象の記憶領域以外の記憶領域の記憶データも消失しうるという知見を得た。

【0011】

このような場合、ファイルシステム制御等による書き戻し処理では、消失したデータを回復できないという問題がある。

【0012】

一方、バックアップ用の内部バッテリを備えることにより、書き込み又は消去対象の記憶領域以外の記憶領域の記憶データの消失を回避しうる。しかしながら、製品コストの増大を招くとともに、接続コネクタの接触不良やバッテリの経年劣化に起因する瞬時の電源電圧の降下に対応できない懸念がある。

【0013】

そこで、本開示は、製品コストの増大を抑制しつつ、電源電圧の降下時における記憶データの消失を回避可能とする。

【0014】

図面を参照して実施形態について説明する。図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。

【0015】

（電子機器の構成）
まず、一実施形態に係る電子機器の構成について説明する。一実施形態において、電子機器が、車両に搭載される通信モジュール（すなわち、車載通信モジュール）である一例について主として説明する。但し、電子機器は、車載通信モジュールに限定されるものではなく、電源電圧の降下が発生しうる電子機器であればどのようなものであってもよい。

【0016】

図１は、一実施形態に係る電子機器１００の構成を示す図である。

【0017】

図１に示すように、電子機器１００は、接続部１１０と、電源管理装置１２０と、ＮＡＮＤフラッシュメモリ装置１３０と、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１４０と、周辺装置１５０と、停止指示部１６０とを有する。

【0018】

接続部１１０は、車両１と電気的に接続するインターフェイスである。接続部１１０は複数の端子を有する。一実施形態において、電子機器１００の主電源が接続部１１０を介して車両１側から供給される。具体的には、車両１のバッテリ装置１２から、車両１側の接続部１３及び電子機器１００側の接続部１１０を介して主電源が供給される。また、車両１側のＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｎｔｒｏｌ Ｕｎｉｔ）１１から接続部１３及び接続部１１０を介して、各種のコマンド、データ、及びリセット信号等が入力される。

【0019】

電源管理装置１２０は、車両１側から供給される主電源の電圧（以下、「主電源電圧ＶＣＣ」と呼ぶ）を受けて、電子機器１００内の各部に供給する電源電圧を生成する。電源管理装置１２０は、主電源電圧ＶＣＣから、ＮＡＮＤフラッシュメモリ装置１３０の電源電圧（以下、「メモリ電源電圧ＶＭＥＭ」と呼ぶ）を生成する。メモリ電源電圧ＶＭＥＭは、主電源電圧ＶＣＣよりも低い電圧であるものとする。

【0020】

また、電源管理装置１２０は、車両１側からのリセット信号が入力されると、電子機器１００内の各部に対する電源供給を停止することで、状態の初期化（リセット）を行う。一実施形態において、電源管理装置１２０は、主電源電圧ＶＣＣが第１閾値Ｔｈ１を下回った場合、メモリ電源電圧ＶＭＥＭを降下させる（すなわち、メモリ電源電圧ＶＭＥＭの供給を停止する）。

【0021】

ＮＡＮＤフラッシュメモリ装置１３０は、不揮発性メモリ装置の一例である。ＮＡＮＤフラッシュメモリ装置１３０は、メモリセルアレイ、ビット線制御回路、カラムデコーダ、データ入出力バッファ、及びワード線制御回路等を含んで構成される。ＮＡＮＤフラッシュメモリ装置１３０は、ＣＰＵ１４０から入力される各種のコマンド・制御信号、例えば、ＡＬＥ（アドレス・ラッチ・イネーブル）、ＣＬＥ（コマンド・ラッチ・イネーブル）、ＷＥ（ライト・イネーブル）、及び／又はＲＥ（リード・イネーブル）等によって制御される。

【0022】

ＣＰＵ１４０は、プロセッサの一例である。ＣＰＵ１４０は、例えばＥＣＵ１１からのデータ及びコマンドに基づいて、ＮＡＮＤフラッシュメモリ装置１３０に対してデータの書き込み（Ｒｅａｄ）、読み出し（Ｗｒｉｔｅ）、及び／又は消去（Ｅｒａｓｅ）等のコマンドを発行し、ＮＡＮＤフラッシュメモリ装置１３０を制御する。

【0023】

一実施形態において、ＣＰＵ１４０は、周辺装置１５０に含まれるＲＯＭ又はＮＡＮＤフラッシュメモリ装置１３０に格納されたプログラムを実行することにより、メモリ制御部１４１、電圧監視部１４２、及びリセット信号監視部１４３の各機能を実行する。

【0024】

メモリ制御部１４１は、ＮＡＮＤフラッシュメモリ装置１３０に対してコマンドを発行する。コマンドには、書き込みコマンド、読み出しコマンド、及び消去コマンドが含まれる。

【0025】

電圧監視部１４２は、電源の電圧を監視して電圧降下を検出する。具体的には、電圧監視部１４２は、主電源電圧ＶＣＣを監視して主電源電圧ＶＣＣの降下を検出する。一実施形態において、電圧監視部１４２は、主電源電圧ＶＣＣが第２閾値Ｔｈ２を下回った場合、主電源電圧ＶＣＣの降下を検出する。第２閾値Ｔｈ２は、上述した第１閾値Ｔｈ１よりも大きい。

【0026】

電圧監視部１４２は、電源管理装置１２０を通じて、主電源電圧ＶＣＣの電圧を間接的に取得する。或いは、電圧監視部１４２は、接続部１１０に含まれる主電源端子ＭＡＩＮ＿ＶＣＣ（図２参照）から主電源電圧ＶＣＣの電圧を直接的に取得してもよい。

【0027】

リセット信号監視部１４３は、車両１側から入力されるリセット信号を監視する。リセット信号監視部１４３は、電源管理装置１２０を通じてリセット信号を検出する。或いは、リセット信号監視部１４３は、接続部１１０に含まれるリセット信号端子ＲＥＳＥＴＸ（図２参照）からリセット信号を直接的に検出してもよい。

【0028】

メモリ制御部１４１は、ＮＡＮＤフラッシュメモリ装置１３０に対する消去コマンド又は書き込みコマンドの発行前に、電圧監視部１４２により主電源電圧ＶＣＣの電圧降下が検出された場合、消去コマンド又は書き込みコマンドの発行を中止する。具体的には、メモリ制御部１４１は、消去コマンド又は書き込みコマンドの発行直前に主電源電圧ＶＣＣの電圧降下が検出された場合、消去コマンド又は書き込みコマンドの発行を中止する。ここで、消去コマンド又は書き込みコマンドの発行直前とは、消去コマンド又は書き込みコマンドの発行タイミングから遡って所定時間前までの期間をいう。

【0029】

また、メモリ制御部１４１は、ＮＡＮＤフラッシュメモリ装置１３０に対する消去コマンド又は書き込みコマンドの発行前に、リセット信号監視部１４３によりリセット信号の入力が検出された場合、消去コマンド又は書き込みコマンドの発行を中止する。具体的には、メモリ制御部１４１は、消去コマンド又は書き込みコマンドの発行直前にリセット信号の入力が検出された場合、消去コマンド又は書き込みコマンドの発行を中止する。

【0030】

周辺装置１５０は、ＲＡＭ及びＲＯＭを含む。電子機器１００が車載通信モジュールである場合、周辺装置１５０は、無線通信を行うためのＲＦ回路を含む。

【0031】

停止指示部１６０は、消去コマンド又は書き込みコマンドに従った動作を停止させる停止信号をＮＡＮＤフラッシュメモリ装置１３０に出力する。このような停止信号としては、ＷＰ（ライトプロテクト）信号を用いることができる。

【0032】

一実施形態において、停止指示部１６０は、メモリ制御部１４１が消去コマンド又は書き込みコマンドを発行した後に主電源電圧ＶＣＣの電圧降下が検出された場合、ライトプロテクト信号をＮＡＮＤフラッシュメモリ装置１３０に出力する。

【0033】

また、停止指示部１６０は、メモリ制御部１４１が消去コマンド又は書き込みコマンドを発行した後にリセット信号の入力が検出された場合、ライトプロテクト信号をＮＡＮＤフラッシュメモリ装置１３０に出力する。

【0034】

このように、メモリ制御部１４１、電圧監視部１４２、及びリセット信号監視部１４３は、ソフトウェアによる電源断対策を行う。以下においては、ソフトウェアによる電源断対策に加えて、ハードウェアによる電源断対策を行う一例について説明するが、ソフトウェアによる電源断対策とハードウェアによる電源断対策とは別個独立に実施可能である。

【0035】

図２は、一実施形態に係る停止指示部１６０の構成例を示す図である。停止指示部１６０は、ハードウェアによる電源断対策を行う回路部である。

【0036】

図２に示すように、停止指示部１６０は、ライトプロテクト信号をＮＡＮＤフラッシュメモリ装置１３０に出力する論理回路１６２を有する。論理回路１６２は、消去コマンド又は書き込みコマンドの発行を示す信号がＣＰＵ１４０から入力されているときに、主電源電圧ＶＣＣの降下を示す信号及びリセット信号のいずれかが入力された場合、ライトプロテクト信号をＮＡＮＤフラッシュメモリ装置１３０に出力する。

【0037】

一実施形態において、停止指示部１６０は、接続部１１０に含まれる主電源端子ＭＡＩＮ＿ＶＣＣから主電源電圧ＶＣＣの電圧を監視する電圧監視部１６１を有する。一実施形態において、電圧監視部１６１は、主電源電圧ＶＣＣが第２閾値Ｔｈ２を下回った場合、主電源電圧ＶＣＣの降下を検出する。ここで、第２閾値Ｔｈ２は、上述した第１閾値Ｔｈ１よりも大きい。電圧監視部１６１は、通常はハイレベル“１”の信号を出力するが、主電源電圧ＶＣＣの降下を検出したときはローレベル“０”の信号を出力する。

【0038】

また、リセット信号端子ＲＥＳＥＴＸは、通常はハイレベル“１”に設定されているが、車両１側からのリセット要求時にはローレベル“０”に設定される。リセット信号が入力されたとは、リセット信号端子ＲＥＳＥＴＸがローレベル“０”に設定されたことを意味する。

【0039】

さらに、ＣＰＵ１４０は、消去コマンド又は書き込みコマンドを発行してから、消去又は書き込みが完了するまでの時間において、ハイレベル“１”のライトプロテクト信号ＷＰを出力する。

【0040】

一実施形態において、論理回路１６２は、入力Ａ乃至Ｃを有するＡＮＤ回路である。入力Ａには、電圧監視部１６１からの信号が入力される。入力Ｂにはリセット信号端子ＲＥＳＥＴＸからの信号が入力される。入力Ｃには、ＣＰＵ１４０からのライトプロテクト信号ＷＰが入力される。

【0041】

ＮＡＮＤフラッシュメモリ装置１３０に対する消去又は書き込み時において、通常は論理回路１６２の入力Ａ乃至Ｃのいずれもハイレベル“１”の信号が入力されるため、論理回路１６２の出力もハイレベル“１”である。

【0042】

一方、電圧監視部１６１は、主電源電圧ＶＣＣが第２閾値Ｔｈ２を下回った場合、ローレベル“０”の信号を入力Ａに出力する。その結果、論理回路１６２の出力がローレベル“０”に切り替わり、ＮＡＮＤフラッシュメモリ装置１３０における消去又は書き込みの動作を強制的に中止させる。

【0043】

また、リセット信号が入力された場合、すなわち、リセット信号端子ＲＥＳＥＴＸがローレベル“０”に設定された場合、論理回路１６２の出力がローレベル“０”に切り替わり、ＮＡＮＤフラッシュメモリ装置１３０における消去又は書き込みの動作を強制的に中止させる。

【0044】

なお、ＣＰＵ１４０は、論理回路１６２の出力を監視しており、論理回路１６２の出力がローレベル“０”に切り替わるとリセット処理を行う。リセット処理とは、ＣＰＵ１４０の状態を初期化する処理をいう。

【0045】

このように、停止指示部１６０は、ハードウェアによる電源断対策を行う。上述したように、停止指示部１６０による電源断対策は、ソフトウェアによる電源断対策とは別個独立に実施可能である。

【0046】

（電子機器の動作）
次に、一実施形態に係る電子機器１００の動作について説明する。図３は、一実施形態に係る電子機器１００の動作例１を示す図である。

【0047】

図３に示すように、ステップＳ１１において、メモリ制御部１４１（Ｆｌａｓｈ Ｄｒｉｖｅｒ）は、ＮＡＮＤフラッシュメモリ装置１３０に対する消去又は書き込み（Ｅ／Ｗ）を行う直前に、電圧監視部１４２が主電源電圧ＶＣＣの電圧降下を検出したか否かを確認する。

【0048】

電圧監視部１４２が主電源電圧ＶＣＣの電圧降下を検出していない場合（ステップＳ１１：ＮＯ）、ステップＳ１２において、メモリ制御部１４１は、ＮＡＮＤフラッシュメモリ装置１３０に対して消去又は書き込み（Ｅ／Ｗ）のコマンドを発行する。

【0049】

一方、電圧監視部１４２が主電源電圧ＶＣＣの電圧降下を検出した場合（ステップＳ１１：ＹＥＳ）、ステップＳ１３において、メモリ制御部１４１は、初期化処理（Ｓｏｆｔ Ｒｅｓｅｔ）を行うことで、ＮＡＮＤフラッシュメモリ装置１３０に対する消去又は書き込み（Ｅ／Ｗ）を中止する。

【0050】

図４は、一実施形態に係る電子機器１００の動作例２を示す図である。

【0051】

図４に示すように、ステップＳ２１において、リセット信号監視部１４３は、リセット信号が入力されたことを検出し、割り込み処理を発生させる。

【0052】

ステップＳ２２において、リセット信号監視部１４３は、割り込み処理により、ＲＡＭに割込検出フラグを書き込む。

【0053】

ステップＳ２３において、リセット信号監視部１４３は、ＲＡＭに割込検出フラグを書き込むと、割り込み処理を終了させる。

【0054】

ステップＳ２４において、メモリ制御部１４１（Ｆｌａｓｈ Ｄｒｉｖｅｒ）は、割り込み処理後の動作を開始する。

【0055】

ステップＳ２５において、メモリ制御部１４１は、ＮＡＮＤフラッシュメモリ装置１３０に対する消去又は書き込み（Ｅ／Ｗ）を行う直前に、ＲＡＭに割込検出フラグがあるか否かを確認する。

【0056】

ＲＡＭに割込検出フラグがない場合（ステップＳ２５：ＮＯ）、ステップＳ２６において、メモリ制御部１４１は、ＮＡＮＤフラッシュメモリ装置１３０に対して消去又は書き込み（Ｅ／Ｗ）のコマンドを発行する。

【0057】

一方、ＲＡＭに割込検出フラグがある場合（ステップＳ２５：ＹＥＳ）、ステップＳ２７において、メモリ制御部１４１は、ＮＡＮＤフラッシュメモリ装置１３０に対する消去又は書き込み（Ｅ／Ｗ）を中止し、電源管理装置１２０によるＣＰＵリセットを待つ。

【0058】

図５は、一実施形態に係る電子機器１００における動作波形の一例を示す図である。

【0059】

図５に示すように、時刻ｔ１において、メモリ制御部１４１は、ＮＡＮＤフラッシュメモリ装置１３０に対して消去コマンド又は書き込みコマンドを発行する。ＮＡＮＤフラッシュメモリ装置１３０は、消去又は書き込みの動作を開始し、消去又は書き込みの動作を実行中であることを示す信号（ＢＵＳＹ）をＣＰＵ１４０に出力する。具体的には、信号（ＢＵＳＹ）がローレベル“０”である場合、ＮＡＮＤフラッシュメモリ装置１３０が動作実行中であることを意味する。

【0060】

なお、時刻ｔ１よりも前において主電源電圧ＶＣＣの電圧降下又はリセット信号の入力が検出された場合、図３又は図４の動作により、消去コマンド又は書き込みコマンドの発行が中止される。

【0061】

時刻ｔ２において、電源供給が何らかの理由により途絶され、主電源電圧ＶＣＣの降下が開始する。なお、図５において、主電源電圧ＶＣＣを急激に降下させる一例を示しているが、主電源（ＭＡＩＮ電源）には電源変動を緩和するためにコンデンサＣ（図１参照）が接続されているため、実際には、主電源電圧ＶＣＣの電圧降下は図５よりも緩やかである。

【0062】

時刻ｔ３において、主電源電圧ＶＣＣが第２閾値Ｔｈ２を下回り、電圧監視部１４２及び１６１は、主電源電圧ＶＣＣは主電源電圧ＶＣＣの電圧降下を検出する。時刻ｔ１の後、時刻ｔ３までの期間内で消去コマンド又は書き込みコマンドが発行されている場合、停止指示部１６０は、ライトプロテクト信号ＷＰをＮＡＮＤフラッシュメモリ装置１３０に出力することで、消去又は書き込みの動作を強制的に中止させる。

【0063】

時刻ｔ４において、主電源電圧ＶＣＣが第１閾値Ｔｈ１を下回り、電源管理装置１２０は、メモリ電源電圧ＶＭＥＭ（ＮＡＮＤ電源）の供給を停止する。

【0064】

（実施形態のまとめ）
一実施形態に係る電子機器１００において、メモリ制御部１４１は、消去コマンド又は書き込みコマンドの発行前に電源電圧降下が検出された場合、ＮＡＮＤフラッシュメモリ装置１３０に対する消去コマンド又は書き込みコマンドの発行を中止する。これにより、ＮＡＮＤフラッシュメモリ装置１３０に対するデータの書き込み又は消去中に電源電圧が降下することによるデータの消失を回避できる。また、バックアップ用の内部バッテリが不要であるため、製品コストの増大も回避できる。

【0065】

一実施形態において、電圧監視部１４２及び１６１は、メモリ電源電圧ＶＭＥＭではなく主電源電圧ＶＣＣを監視することにより、主電源電圧ＶＣＣの電圧降下を検出する。これにより、メモリ電源電圧ＶＭＥＭが降下するよりも前の段階で、メモリ電源電圧ＶＭＥＭの降下の予兆を検出できるため、より早期に電源断対策を開始できる。

【0066】

具体的には、電源管理装置１２０は、主電源電圧ＶＣＣが第１閾値Ｔｈ１を下回った場合、メモリ電源電圧ＶＭＥＭを降下させる。電圧監視部１４２及び１６１は、主電源電圧ＶＣＣが第２閾値Ｔｈ２を下回った場合、主電源電圧ＶＣＣの電圧降下を検出する。ここで、第２閾値は、第１閾値よりも大きい。これにより、電源管理装置１２０がメモリ電源電圧ＶＭＥＭを降下させるよりも前の段階で、メモリ電源電圧ＶＭＥＭの降下の予兆を検出できるため、より早期に電源断対策を開始できる。

【0067】

一実施形態において、メモリ制御部１４１は、消去コマンド又は書き込みコマンドの発行前にリセット信号の入力が検出された場合、ＮＡＮＤフラッシュメモリ装置１３０に対する消去コマンド又は書き込みコマンドの発行を中止する。これにより、リセット信号に起因するメモリ電源電圧ＶＭＥＭの降下により記憶データの消失が生じることを防止できる。

【0068】

一実施形態において、停止指示部１６０は、消去コマンド又は書き込みコマンドの発行後に主電源電圧ＶＣＣの降下が検出された場合、ライトプロテクト信号をＮＡＮＤフラッシュメモリ装置１３０に出力する。これにより、消去コマンド又は書き込みコマンドの発行後であっても、このコマンドに従った動作を停止させることにより、主電源電圧ＶＣＣの降下に起因する記憶データの消失が生じることを防止しうる。

【0069】

一実施形態において、停止指示部１６０は、消去コマンド又は書き込みコマンドの発行後にリセット信号の入力が検出された場合、ライトプロテクト信号をＮＡＮＤフラッシュメモリ装置１３０に出力する。これにより、消去コマンド又は書き込みコマンドの発行後であっても、このコマンドに従った動作を停止させることにより、リセット信号に起因する記憶データの消失が生じることを防止しうる。

【0070】

一実施形態において、停止指示部１６０は、ライトプロテクト信号をＮＡＮＤフラッシュメモリ装置１３０に出力する論理回路１６２を有する。論理回路１６２は、消去コマンド又は書き込みコマンドの発行を示す信号が入力されているときに、主電源電圧ＶＣＣの降下を示す信号及びリセット信号のいずれかが入力された場合、ライトプロテクト信号をＮＡＮＤフラッシュメモリ装置１３０に出力する。このように停止指示部１６０をハードウェアにより構成することにより、ソフトウェア制御に比べて高速な動作が可能であるため、記憶データの消失が生じることを防止しやすくなる。

【0071】

（その他の実施形態）
上述した実施形態において、停止指示部１６０をハードウェアにより構成する一例について説明したが、停止指示部１６０をソフトウェアにより実行し、停止指示部１６０の機能をＣＰＵ１４０に持たせてもよい。

【0072】

また、上述した実施形態において、メモリ制御部１４１、電圧監視部１４２、及びリセット信号監視部１４３をソフトウェアにより実装する一例について説明したが、メモリ制御部１４１、電圧監視部１４２、及びリセット信号監視部１４３をハードウェアにより実装してもよい。

【0073】

電子機器１００が行う各処理をコンピュータに実行させるプログラムが提供されてもよい。プログラムは、コンピュータ読取り可能媒体に記録されていてもよい。コンピュータ読取り可能媒体を用いれば、コンピュータにプログラムをインストールすることが可能である。ここで、プログラムが記録されたコンピュータ読取り可能媒体は、非一過性の記録媒体であってもよい。非一過性の記録媒体は、特に限定されるものではないが、例えば、ＣＤ－ＲＯＭやＤＶＤ－ＲＯＭ等の記録媒体であってもよい。また、電子機器１００が行う各処理を実行する機能部（回路）を集積化して半導体集積回路（チップセット、ＳｏＣ）を構成してもよい。

【0074】

以上、図面を参照して実施形態について詳しく説明したが、具体的な構成は上述のものに限られることはなく、要旨を逸脱しない範囲内において様々な設計変更等をすることが可能である。

【0075】

本願は、日本国特許出願第２０１９－１１５０８２号（２０１９年６月２１日出願）の優先権を主張し、その内容の全てが本願明細書に組み込まれている。

【図1】

【図2】

【図3】

【図4】

【図5】