知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-22
(45)【発行日】2024-01-05
(54)【発明の名称】メモリシステム及びその制御方法
(51)【国際特許分類】
G06F 13/10 20060101AFI20231225BHJP
G06F 3/06 20060101ALI20231225BHJP
G06F 3/08 20060101ALI20231225BHJP
G06F 12/00 20060101ALI20231225BHJP
【ＦＩ】
G06F13/10 310B
G06F3/06 301F
G06F3/06 301R
G06F3/06 304N
G06F3/08 H
G06F12/00 571A
G06F12/00 597U
【請求項の数】
18
(21)【出願番号】P 2019207174
(22)【出願日】2019-11-15
(65)【公開番号】P2021081858
(43)【公開日】2021-05-27
【審査請求日】2022-09-12
(73)【特許権者】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】梶原 裕嗣
(72)【発明者】
【氏名】檜田 和浩
(72)【発明者】
【氏名】野村 周央
(72)【発明者】
【氏名】鈴木 智哉
(72)【発明者】
【氏名】佐野 伸太郎
【審査官】北村 学
(56)【参考文献】
【文献】特開２０１９－１７５２９２（ＪＰ，Ａ）
【文献】国際公開第２０１８／１７５０６３（ＷＯ，Ａ１）
【文献】特開２００４－１２６６９４（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ ３／０６
Ｇ０６Ｆ ３／０８
Ｇ０６Ｆ １２／００
Ｇ０６Ｆ １３／１０
(57)【特許請求の範囲】
【請求項1】
不揮発性メモリと、ホストに接続可能であり、前記不揮発性メモリを制御するコントローラと、を具備し、
前記コントローラは、
前記ホストからサブミッションキューの更新頻度情報を受信し、
前記更新頻度情報にしたがって前記サブミッションキューに格納されているコマンド情報をリードし、
前記コマンド情報に基づいて前記不揮発性メモリを制御し、
前記コマンド情報は、更新されているか否かを示す更新情報を含む、メモリシステム。
【請求項2】
前記更新頻度情報は、前記サブミッションキューの更新予定数と、単位時間あたりの更新回数とのうちの少なくとも一方を含む、請求項１のメモリシステム。
【請求項3】
前記コントローラは、前記サブミッションキューに格納されている複数の前記コマンド情報を含むセットをリードする、請求項１または請求項２のメモリシステム。
【請求項4】
前記サブミッションキューは、循環バッファであり、前記更新情報で更新されていることを示す状態は、前記循環バッファの周回にしたがって反転し、
前記コントローラは、前記循環バッファの周回にしたがって前記更新情報が更新されているか否かの判断基準を反転する、請求項１のメモリシステム。
【請求項5】
前記コントローラは、前記更新情報が更新されていることを示す場合に、前記コマンド情報に基づいて前記制御を実行し、前記更新情報が更新されていないことを示す場合に、前記コマンド情報を破棄する、請求項１ないし請求項４のうちのいずれか１項のメモリシステム。
【請求項6】
不揮発性メモリと、ホストに接続可能であり、前記不揮発性メモリを制御するコントローラと、を具備し、
前記コントローラは、
前記ホストのメモリに含まれるサブミッションキューに格納されているコマンド情報をリードし、
前記コマンド情報に基づいて前記不揮発性メモリを制御し、
前記コマンド情報から決定されるアドレスにしたがって、前記ホストの前記メモリに、前記コマンド情報に対するコンプリーション情報をライトし、
前記コマンド情報は、前記アドレスを含み、
前記コントローラは、前記コマンド情報内の前記アドレスにしたがって、前記メモリに、前記コンプリーション情報をライトする、メモリシステム。
【請求項7】
前記メモリは、複数の領域を含み、
前記コントローラは、前記メモリの前記複数の領域のうち、前記コマンド情報を含む一つの領域内に、前記コンプリーション情報をライトする、請求項６のメモリシステム。
【請求項8】
前記メモリは、複数の領域を含み、
前記コントローラは、前記メモリの前記複数の領域のうちの一つの領域内に、複数の前記コンプリーション情報をライトする、請求項６のメモリシステム。
【請求項9】
前記メモリは、複数の領域を含み、
前記コントローラは、前記メモリの前記複数の領域のうちの一つの領域内に、前記コマンド情報に基づいて前記不揮発性メモリからリードされたリードデータと、前記コンプリーション情報とをライトする、請求項６のメモリシステム。
【請求項10】
コントローラによる不揮発性メモリの制御方法であって、前記コントローラにより、ホストからサブミッションキューの更新頻度情報を受信することと、
前記コントローラにより、前記更新頻度情報にしたがって前記サブミッションキューに格納されているコマンド情報をリードすることと、
前記コントローラにより、前記コマンド情報に基づいて前記不揮発性メモリを制御することと、を具備し、
前記コマンド情報は、更新されているか否かを示す更新情報を含む、制御方法。
【請求項11】
前記更新頻度情報は、前記サブミッションキューの更新予定数と、単位時間あたりの更新回数とのうちの少なくとも一方を含む、請求項１０の制御方法。
【請求項12】
前記コマンド情報をリードすることは、前記コントローラにより、前記サブミッションキューに格納されている複数の前記コマンド情報を含むセットをリードすることを含む、請求項１０または請求項１１の制御方法。
【請求項13】
前記サブミッションキューは、循環バッファであり、
前記更新情報で更新されていることを示す状態は、前記循環バッファの周回にしたがって反転し、
前記コントローラにより、前記循環バッファの周回にしたがって前記更新情報が更新されているか否かの判断基準を反転することをさらに具備する、請求項１０の制御方法。
【請求項14】
前記更新情報が更新されていることを示す場合に、前記コントローラにより、前記コマンド情報に基づいて前記制御を実行し、前記更新情報が更新されていないことを示す場合に、前記コントローラにより、前記コマンド情報を破棄することをさらに具備する、請求項１０ないし請求項１３のうちのいずれか１項の制御方法。
【請求項15】
コントローラによる不揮発性メモリの制御方法であって、前記コントローラにより、ホストのメモリに含まれるサブミッションキューに格納されているコマンド情報をリードすることと、
前記コントローラにより、前記コマンド情報に基づいて前記不揮発性メモリを制御することと、
前記コントローラにより、前記コマンド情報から決定されるアドレスにしたがって、前記ホストの前記メモリに、前記コマンド情報に対するコンプリーション情報をライトすることと、を具備し、
前記コマンド情報は、前記アドレスを含み、
前記コンプリーション情報をライトすることは、前記コントローラにより、前記コマンド情報内の前記アドレスにしたがって、前記メモリに、前記コンプリーション情報をライトすることを含む、制御方法。
【請求項16】
前記メモリは、複数の領域を含み、
前記コンプリーション情報をライトすることは、前記コントローラにより、前記メモリの前記複数の領域のうち、前記コマンド情報を含む一つの領域内に、前記コンプリーション情報をライトすることを含む、請求項１５の制御方法。
【請求項17】
前記メモリは、複数の領域を含み、
前記コンプリーション情報をライトすることは、前記コントローラにより、前記メモリの前記複数の領域のうちの一つの領域内に、複数の前記コンプリーション情報をライトすることを含む、請求項１５の制御方法。
【請求項18】
前記メモリは、複数の領域を含み、
前記コンプリーション情報をライトすることは、前記コントローラにより、前記メモリの前記複数の領域のうちの一つの領域内に、前記コマンド情報に基づいて前記不揮発性メモリからリードされたリードデータと、前記コンプリーション情報とをライトする、請求項１５の制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本実施形態は、メモリシステム及びその制御方法に関する。
【背景技術】
【0002】
不揮発性メモリを備えるメモリシステムが普及している。メモリシステムの一例として、ＮＡＮＤフラッシュ技術ベースのソリッドステートドライブ（ＳＳＤ）が知られている。
ＳＳＤは、例えば、データセンタのサーバなどのようなホスト計算機システムのストレージデバイスとして使用される。
ＳＳＤは、例えば、データセンタのサーバなどのようなホスト計算機システムのストレージデバイスとして使用される。
【先行技術文献】
【特許文献】
【0003】
【文献】米国特許第９６５２１９９号明細書
【発明の概要】
【発明が解決しようとする課題】
【0004】
本実施形態は、プロセッサとメモリシステムのコントローラとの間の通信を効率化することを目的とする。
【課題を解決するための手段】
【0005】
本実施形態に係るメモリシステムは、不揮発性メモリと、ホストに接続可能であり、不揮発性メモリを制御するコントローラとを含む。コントローラは、ホストからサブミッションキューの更新頻度情報を受信し、更新頻度情報にしたがってサブミッションキューに格納されているコマンド情報をリードし、コマンド情報に基づいて不揮発性メモリを制御する。前記コマンド情報は、更新されているか否かを示す更新情報を含む。
【図面の簡単な説明】
【0006】
【図1】実施形態１－Ａに係るストレージシステムの構成の一例を示すブロック図。
【図2】実施形態１－Ａに係るキャッシュメモリとコントローラの内部メモリとの一例を示す図。
【図3】実施形態１－Ａに係るストレージシステムによって実行される処理の一例を示すフローチャート。
【図4】第１の比較例のストレージシステムの構成の一例を示すブロック図。
【図5】第１の比較例のキャッシュメモリとメモリシステムの内部メモリとの一例を示す図。
【図6】第２の比較例のストレージシステムの構成の一例を示すブロック図。
【図7】更新頻度情報のデータ構成の一例を示す図。
【図8】サブミッションキューからコントローラの内部メモリへまとめてＤＭＡ転送されるコマンド情報の一例を示す図。
【図9】サブミッションキューに格納されているコマンド情報に含まれている更新情報の状態の一例を示す図。
【図10】奇数周回時のサブミッションキューにおける更新情報の例を示す図。
【図11】偶数周回時のサブミッションキューにおける更新情報の例を示す図。
【図12】実施形態２－Ａに係るストレージシステムの構成の一例を示すブロック図。
【図13】実施形態２－Ａに係るストレージシステムの処理の一例を示すフローチャート。
【図14】第３の比較例のストレージシステムの構成の一例を示すブロック図。
【図15】実施形態２－Ｂに係るキャッシュメモリにおけるコマンド情報とコンプリーション情報との配置関係の例を示す図。
【図16】実施形態２－Ｃに係るキャッシュメモリにおけるコンプリーション情報の配置例を示す図。
【図17】実施形態２－Ｄに係るストレージシステムの構成の一例を示すブロック図。
【図18】実施形態２－Ｅに係るキャッシュメモリにおけるリードデータとコンプリーション情報との第１の配置関係の例を示す図。
【図19】実施形態２－Ｅに係るキャッシュメモリにおけるリードデータとコンプリーション情報との第２の配置関係の例を示す図。
【図20】実施形態２－Ｅに係るキャッシュメモリにおけるリードデータとコンプリーション情報との第３の配置関係の例を示す図。
【図21】実施形態２－Ｆに係るストレージシステムの構成の一例を示すブロック図。
【図22】実施形態２－Ｇに係るストレージシステムの構成の一例を示すブロック図。
【図23】実施形態３－Ａに係るストレージシステムの構成の一例を示すブロック図。
【図24】実施形態３－Ｂに係るストレージシステムの構成の一例を示すブロック図。
【図25】実施形態３－Ｃに係るストレージシステムの構成の一例を示すブロック図。
【図26】実施形態３－Ｄに係るストレージシステムの構成の一例を示すブロック図。
【図27】実施形態３－Ｅに係るストレージシステムの構成の一例を示すブロック図。
【図28】実施形態３－Ｆに係るストレージシステムの構成の一例を示すブロック図。
【図29】実施形態３－Ｇに係るストレージシステムの構成の一例を示すブロック図。
【発明を実施するための形態】
【0007】
以下、図面を参照して、本実施形態について具体的に説明する。なお、以下の説明において、実質的に同一の構成要素及び機能については、同一符号を付し、必要に応じて説明を行う。以下の説明において、例として挙げる数値は好ましい数値であり、本実施形態はこれらの数値に制限されない。
【0008】
以下で説明する各実施形態においては、プロセッサと、当該プロセッサによって発行されたコマンドにしたがって不揮発性メモリを制御するコントローラとの間の通信、および、プロセッサおよびコントローラで実行される制御、を効率化する。
【0009】
（実施形態１－Ａ）
実施形態１－Ａでは、プロセッサからコントローラへ、キューに格納されているコマンドに関する情報（以下、コマンド情報という）の更新頻度を通知するストレージシステムを説明する。
実施形態１－Ａでは、プロセッサからコントローラへ、キューに格納されているコマンドに関する情報（以下、コマンド情報という）の更新頻度を通知するストレージシステムを説明する。
【0010】
【0011】
ストレージシステム１Ａは、プロセッサ２と、キャッシュメモリ３と、メインメモリ４と、システムバス５と、ペリフェラルバス６と、コントローラ７と、不揮発性メモリ８とを備える。
【0012】
プロセッサ２とキャッシュメモリ３とメインメモリ４とは、ホストデバイス９の構成要素でもよい。メインメモリ４としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）が用いられる。
【0013】
コントローラ７と不揮発性メモリ８とは、メモリシステム１０の構成要素でもよい。ストレージシステム１Ａは、並列に動作可能な複数台のメモリシステム１０を備えてもよい。
【0014】
ホストデバイス９は、メモリシステム１０に対してキュー制御機能を用いたデータアクセスを行う。
【0015】
プロセッサ２は、例えば、ＣＰＵ（Central Processing Unit）、ＧＰＵ（Graphics Processing Unit）、または、ＭＰＵ（Micro-Processing Unit）などである。プロセッサ２は、マルチコア型プロセッサにおける１つのプロセッサコアとしてもよい。
【0016】
プロセッサ２は、例えばレジスタなどのような内部メモリ１１を備える。プロセッサ２の内部メモリ１１は、プロセッサ２によって発行されたコマンドに関するコマンド情報を格納するキュー（以下、サブミッションキューという）ＳＱの更新頻度を示す更新頻度情報１２を格納する。更新頻度情報１２は、例えば、プロセッサ２によって生成される。更新頻度情報１２は、換言すれば、プロセッサ２によるコマンドの発行頻度を示す情報である。更新頻度情報１２は、プロセッサ２の内部メモリ１１に代えて、キャッシュメモリ３またはメインメモリ４に格納されてもよい。
【0017】
プロセッサ２は、キャッシュメモリ３をアクセス可能である。プロセッサ２は、システムバス５を介してメインメモリ４をアクセス可能である。プロセッサ２は、システムバス５およびペリフェラルバス６を介してメモリシステム１０のコントローラ７と通信可能である。プロセッサ２とコントローラ７とは、システムバス５およびペリフェラルバス６を介して、例えば、情報、データ、リクエスト、指示、命令などを、互いに送信および受信する。
なお、説明を簡略化するため、以下においてはシステムバス５とペリフェラルバス６に関しては説明を省略する。
なお、説明を簡略化するため、以下においてはシステムバス５とペリフェラルバス６に関しては説明を省略する。
【0018】
プロセッサ２は、キャッシュメモリ３またはメインメモリ４に格納されているプログラム１３にそって動作する。
【0019】
実施形態１－Ａにおいて、プロセッサ２とコントローラ７とは、ＮＶＭｅ規格を改良した通信インタフェースにしたがって動作する。
【0020】
キャッシュメモリ３は、プロセッサ２によって発行されたコマンドに関するコマンド情報１４を格納するサブミッションキューＳＱと、コマンドの完了を示すコンプリーション情報１５を格納するキュー（以下、コンプリーションキュー）ＣＱとを含む。
【0021】
以下の各実施形態において、各コンプリーション情報１５がキャッシュメモリ３にライトされる順序は、各コンプリーション情報１５に対応するコマンド情報１４がサブミッションキューＳＱからリードされた順序と異なっていてもよい。換言すれば、コンプリーション情報１５は、任意の順序で、キャッシュメモリ３にライトされ得る。
【0022】
キャッシュメモリ３は、例えば、プロセッサ２内に備えられていてもよく、プロセッサ２とは別構成としてもよい。以下の各実施形態においても同様である。
【0023】
サブミッションキューＳＱおよびコンプリーションキューＣＱは、循環バッファ（循環キュー）とする。
【0024】
サブミッションキューＳＱは、プロセッサ２からコントローラ７へコマンド情報１４を通知するために使用される。
【0025】
サブミッションキューＳＱは、複数の管理単位の領域を備えており、複数のコマンド情報１４を格納可能である。ここで、管理単位とは、例えば、１回のリード動作でリードされるデータの単位としてもよい。１つのコマンド情報１４は、プロセッサ２またはコントローラ７で効率的に処理可能なサイズとしてもよい。
【0026】
サブミッションキューＳＱへのコマンド情報１４のライトおよびサブミッションキューＳＱからのコマンド情報１４のリードは、先入れ先出し方式で実行される。
【0027】
実施形態１－Ａにおいて、サブミッションキューＳＱに対するライトポインタ（以下、ＳＱテールという）ＳＱＴは、キャッシュメモリ３で管理される。ＳＱテールＳＱＴは、例えばプロセッサ２によって更新される。ＳＱテールＳＱＴは、プロセッサ２によって発行されたコマンドに関するコマンド情報１４を次にライトすべきサブミッションキューＳＱの位置を示すポインタである。なお、ＳＱテールＳＱＴは、例えば、プロセッサ２の内部メモリ１１、メインメモリ４、または、コントローラ７の内部メモリ２７などのような、キャッシュメモリ３ではない他のメモリで管理されてもよい。
【0028】
サブミッションキューＳＱに対するリードポインタ（以下、ＳＱヘッドという）ＳＱＨは、コントローラ７の内部メモリ２７で管理される。ＳＱヘッドＳＱＨは、例えばコントローラ７によって更新される。ＳＱヘッドＳＱＨは、サブミッションキューＳＱから次にリードすべきコマンド情報１４の位置を示すポインタである。なお、ＳＱヘッドＳＱＨは、例えば、プロセッサ２の内部メモリ１１、キャッシュメモリ３、または、メインメモリ４などのような、コントローラ７の内部メモリ２７ではない他のメモリで管理されてもよい。
【0029】
プロセッサ２によってサブミッションキューＳＱにライトされるコマンド情報１４は、例えば、コマンドＩＤ１６、オペレーションコード１７、データ長１８、ホストアドレス１９、メモリアドレス２０、更新情報２１を含む。コマンド情報１４は、換言すれば、リクエストである。
【0030】
コマンドＩＤ１６は、プロセッサ２によって発行されたコマンドに個別に付与される識別情報である。コマンド情報１４にコマンドＩＤ１６が含まれることにより、コマンド情報１４に関する制御の実行順序が乱れた場合であっても、コマンドと制御の結果とを関連付けることができる。
【0031】
オペレーションコード１７は、実行すべきコマンドの種類を示す。
【0032】
データ長１８は、コマンドに関するデータのサイズである。データ長１８は、例えば、コマンドがリードコマンドの場合、リードデータのサイズであり、例えば、コマンドがライトコマンドの場合、ライトデータのサイズである。なお、コマンドがデータを扱わない場合、このデータ長１８はコマンド情報１４に含まれなくてもよい。
【0033】
ホストアドレス１９は、コマンドに関するデータのホストデバイス９側の格納位置を指定する。例えば、コマンドがライトコマンドの場合、ホストアドレス１９は、ライトデータを格納しているホストデバイス９側の位置を指定する。例えば、コマンドがリードコマンドの場合、ホストアドレス１９は、リードデータをライトすべきホストデバイス９側の位置を指定する。
【0034】
メモリアドレス２０は、コマンドに関するデータのメモリシステム１０側の格納位置を指定する。例えば、コマンドがライトコマンドの場合、メモリアドレス２０は、ライトデータのライト先となるメモリシステム１０側の位置を指定する。例えば、コマンドがリードコマンドの場合、メモリアドレス２０は、リードデータを格納しているメモリシステム１０側の位置を指定する。
【0035】
更新情報２１は、サブミッションキューＳＱに格納されているコマンド情報１４が更新されたか否かを示す情報である。具体的には、更新情報２１は、サブミッションキューＳＱに格納されているコマンド情報１４が未処理か否かを判断するために用いられる情報である。
【0036】
コンプリーションキューＣＱは、コントローラ７からプロセッサ２へコマンド完了を通知するために使用される。コンプリーションキューＣＱは、複数の管理単位の領域を備えており、複数のコンプリーション情報１５を格納可能である。１つのコンプリーション情報１５は、プロセッサ２またはコントローラ７で効率的に処理可能なサイズとしてもよい。
【0037】
コンプリーション情報１５は、例えば、コマンドＩＤ１６とステータス情報２２とを含む。
【0038】
コマンドＩＤ１６は、コンプリーション情報１５がどのコマンドに関する完了情報かを指定する。
【0039】
ステータス情報２２は、コマンドＩＤ１６の指定するコマンドの状態を表す。例えば、コマンドＩＤ１６で指定されるコマンドが正常に完了した場合、ステータス情報２２は、正常完了を表す。例えば、コマンドＩＤ１６で指定されるコマンドの実行にエラーが発生した場合、ステータス情報２２は、エラー発生を表す。
【0040】
コンプリーションキューＣＱへのコンプリーション情報１５のライトおよびコンプリーションキューＣＱからのコンプリーション情報１５のリードは、先入れ先出し方式で実行される。
【0041】
実施形態１－Ａにおいて、コンプリーションキューＣＱに対するライトポインタ（以下、ＣＱテールという）ＣＱＴは、コントローラ７の内部メモリ２７で管理される。ＣＱテールＣＱＴは、例えばコントローラ７によって更新される。ＣＱテールＣＱＴは、コントローラ７によって生成されたコンプリーション情報１５を次にライトすべきコンプリーションキューＣＱの位置を示すポインタである。なお、ＣＱテールＣＱＴは、例えば、プロセッサ２の内部メモリ１１、キャッシュメモリ３、または、メインメモリ４などのような、コントローラ７の内部メモリ２７ではない他のメモリで管理されてもよい。
【0042】
コンプリーションキューＣＱに対するリードポインタ（以下、ＣＱヘッドという）ＣＱＨは、キャッシュメモリ３で管理される。ＣＱヘッドＣＱＨは、例えばプロセッサ２によって更新される。ＣＱヘッドＣＱＨは、コンプリーションキューから次にリードすべきコンプリーション情報１５の位置を示すポインタである。なお、ＣＱヘッドＣＱＨは、例えば、プロセッサ２の内部メモリ１１、メインメモリ４、または、コントローラ７の内部メモリ２７などのような、キャッシュメモリ３ではない他のメモリで管理されてもよい。
【0043】
プロセッサ２は、コマンドを発行すると、ＳＱテールＳＱＴによって指定されるサブミッションキューＳＱの位置にコマンド情報１４をライトし、ＳＱテールＳＱＴの値を更新（例えばインクリメント）する。
【0044】
プロセッサ２は、ＣＱヘッドＣＱＨによって指定されるコンプリーションキューＣＱの位置からコンプリーション情報１５をリードすると、ＣＱヘッドＣＱＨの値を更新（例えばインクリメント）する。
【0045】
プロセッサ２は、リードしたコンプリーション情報１５内のコマンドＩＤ１６からどのコマンドが完了したかを判断するとともに、ステータス情報２２の示す状態を判断する。
【0046】
コントローラ７は、プロセッサ２から通知されたコマンド情報１４にしたがって不揮発性メモリ８を制御する。例えば、コントローラ７は、ライトコマンドに対応するコマンド情報１４にそってライトデータを不揮発性メモリ８にライトするための制御を実行する。例えば、コントローラ７は、リードコマンドに対応するコマンド情報１４にそって不揮発性メモリ８からリードデータをリードし、リードデータをキャッシュメモリ３またはメインメモリ４にライトする。
【0047】
より具体的には、コントローラ７は、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱの位置からコマンド情報１４をリード（フェッチ）し、コマンド情報１４に基づいてコマンドを実行する。そして、コントローラ７は、コマンドの実行後に、ＣＱテールによって指定されるコンプリーションキューＣＱの位置に、コンプリーション情報１５をライトする。
【0048】
実施形態１－Ａにおいて、コントローラ７は、複数の不揮発性メモリ８を例えば並列に制御可能であるが、コントローラ７は１つの不揮発性メモリ８を制御するとしてもよい。
【0049】
コントローラ７は、検出部２３、コマンド実行部２４、コンプリーション生成部２５、メモリ・インタフェース・コントローラ２６、コントローラ７の内部メモリ２７を備える。
【0050】
コントローラ７の内部メモリ２７は、プロセッサ２から通知された更新頻度情報１２、ＳＱヘッドＳＱＨ、サブミッションキューＳＱからリードされたコマンド情報１４、例えばリードデータまたはライトデータなどのデータ２８、コンプリーション情報１５、ＣＱテールＣＱＴを格納する。コントローラ７の内部メモリ２７としては、例えば、レジスタ、キャッシュメモリ、バッファメモリ、または、メインメモリなどが用いられる。コントローラ７の内部メモリ２７の一部または全部は、コントローラ７と別構成としてもよい。なお、以下の各実施形態でも同様に、コントローラの内部メモリとして、レジスタ、キャッシュメモリ、バッファメモリ、または、メインメモリが用いられてもよい。また、以下の各実施形態でも同様に、コントローラの内部メモリの一部または全部は、コントローラと別構成としてもよい。
【0051】
検出部２３は、ＤＭＡＣ（Direct Memory Access Controller）２９を含むポーリングコントローラ３０を含む。
【0052】
ＤＭＡＣ２９は、プロセッサ２の内部メモリ１１に格納されている更新頻度情報１２をコントローラ７の内部メモリ２７へ転送する。これにより、コントローラ７は、プロセッサ２から更新頻度情報１２を受信したことになる。
【0053】
なお、以下の各実施形態においては、ＤＭＡＣを用いたデータ転送方式に代えて、一方の要素が他方の要素へ情報またはデータを送信し、他方の要素が一方の要素からの情報またはデータを受信するデータ転送方式を用いてもよい。具体的には、各実施形態においては、ＤＭＡＣによる転送に代えて、ＭＭＩＯ（Memory Mapped Input/Output）が用いられてもよい。
【0054】
ＤＭＡＣ２９は、更新頻度情報１２の示す更新頻度に基づいて、例えば周期的にポーリングを実行し、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱの位置からコントローラ７の内部メモリ２７へコマンド情報１４を転送する。そして、ポーリングコントローラ３０は、ＳＱヘッドＳＱＨの値を更新（例えばインクリメント）する。なお、以下の実施形態１－Ｃで説明するように、ポーリングコントローラ３０は、１回のポーリングに対して、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱの位置を基準として用いて、複数のコマンド情報１４をリードしてもよい。
【0055】
コマンド実行部２４は、コマンド情報１４に含まれている更新情報２１が更新されていることを示す場合に、コマンド情報１４に基づいて不揮発性メモリ８に対する制御を実行する。例えば、コマンド実行部２４は、リードコマンドを実行した場合に、不揮発性メモリ８からリードされたデータ２８をコントローラ７の内部メモリ２７にライトし、コントローラ７の内部メモリ２７のデータ２８をキャッシュメモリ３へライトする。例えば、コマンド実行部２４は、ライトコマンドを実行した場合に、キャッシュメモリ３に格納されているデータ２８をコントローラ７の内部メモリ２７にライトし、コントローラ７の内部メモリ２７のデータ２８を不揮発性メモリ８へライトする。
【0056】
コマンド実行部２４は、コマンド情報１４に含まれている更新情報２１が未更新であることを示す場合に、コマンド情報１４を破棄する。
【0057】
コンプリーション生成部２５は、ＤＭＡＣ３１を備える。
コンプリーション生成部２５は、コマンド情報１４に基づいて実行された制御のコンプリーション情報１５を生成し、コンプリーション情報１５をコントローラ７の内部メモリ２７にライトする。
コンプリーション生成部２５は、コマンド情報１４に基づいて実行された制御のコンプリーション情報１５を生成し、コンプリーション情報１５をコントローラ７の内部メモリ２７にライトする。
【0058】
ＤＭＡＣ３１は、コントローラ７の内部メモリ２７のコンプリーション情報１５をＣＱテールＣＱＴによって指定されるコンプリーションキューＣＱの位置へ転送する。なお、上記のように、ＤＭＡＣ３１を用いた転送に代えて、ＭＭＩＯを用いてもよい。そして、コンプリーション生成部２５は、ＣＱテールＣＱＴの値を更新（例えばインクリメント）する。
【0059】
メモリ・インタフェース・コントローラ２６は、例えば、不揮発性メモリ８へのデータ２８のライト、不揮発性メモリ８からのデータ２８のリード、不揮発性メモリ８に対する消去を制御する。
【0060】
不揮発性メモリ８は、ＮＡＮＤ型フラッシュメモリチップ（ＮＡＮＤ型フラッシュメモリダイ）としてもよい。個々の不揮発性メモリ８は独立して動作可能である。このため、不揮発性メモリ８は、並列動作可能な単位として機能する。
【0061】
不揮発性メモリ８は、例えばＮＯＲ型フラッシュメモリ、ＭＲＡＭ（Magnetoresistive Random Access Memory：磁気抵抗メモリ）、ＰＲＡＭ（Phasechange Random Access Memory：相変化メモリ）、ＲｅＲＡＭ（Resistive Random Access Memory：抵抗変化型メモリ）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）など他の不揮発性半導体メモリでもよい。例えば、不揮発性メモリ８は、磁気メモリ、３次元構造の半導体メモリなどでもよい。
【0062】
不揮発性メモリ８に対するデータのリードおよびライトは、ページと呼ばれる単位で実行され得る。不揮発性メモリ８に対するデータのイレーズは、ブロックと呼ばれる単位で実行され得る。ブロックの１単位は、複数のページを含む。不揮発性メモリ８に対するデータのリード及びライトが複数のページ単位で、イレーズが複数のブロック単位で、それぞれ実行されてもよい。
【0063】
上記のようなコントローラ７の構成において、ＤＭＡＣ２９とＤＭＡＣ３１とは、統合されてもよい。
【0064】
以下で、上記のような構成を持つ実施形態１－Ａに係るストレージシステム１Ａによって実行される処理を説明する。
【0065】
図３は、実施形態１－Ａに係るストレージシステム１Ａによって実行される処理の一例を示すフローチャートである。
【0066】
プロセッサ２は、サブミッションキューＳＱの更新頻度情報１２を、事前に（例えばストレージシステム１Ａを起動してからポーリングコントローラ３０がポーリングを開始するまでの間に）、ポーリングコントローラ３０へ通知する（Ｓ３０１）。
【0067】
更新頻度情報１２の通知後、プロセッサ２は、更新情報２１を含むコマンド情報１４を、ＳＱテールＳＱＴによって指定されるサブミッションキューＳＱの位置にライトし（Ｓ３０２）、ＳＱテールの値を更新する（Ｓ３０３）。
【0068】
コントローラ７の検出部２３は、プロセッサ２から通知された更新頻度情報１２に基づいて、例えば周期的にＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱからコマンド情報１４をリードし、コントローラ７の内部メモリ２７にライトする（Ｓ３０４）。
【0069】
コマンド実行部２４は、コマンド情報１４に含まれている更新情報２１が更新されていることを示すか否か判断する（Ｓ３０５）。
【0070】
コマンド実行部２４は、更新情報２１が未更新であることを示す場合に、コマンド情報１４を破棄し（Ｓ３０６）、処理は終了する。
【0071】
コマンド実行部２４は、更新情報２１が更新されていることを示す場合に、コマンド情報１４に基づいてコマンドを実行する（Ｓ３０７）。
【0072】
コンプリーション生成部２５は、コマンド実行部２４によって実行された制御のコンプリーション情報１５を生成し、コンプリーション情報１５をコントローラ７の内部メモリ２７にライトする（Ｓ３０８）。
【0073】
コンプリーション生成部２５のＤＭＡＣ３１は、コントローラ７の内部メモリ２７からＣＱテールＣＱＴによって指定されるコンプリーションキューＣＱの位置へコンプリーション情報１５を転送し（Ｓ３０９）、コンプリーション生成部２５は、ＣＱテールＣＱＴの値を更新する（Ｓ３１０）。
【0074】
プロセッサ２は、ＣＱヘッドＣＱＨによって指定されるコンプリーションキューＣＱの位置からコンプリーション情報１５をリードし（Ｓ３１１）、ＣＱヘッドＣＱＨの値を更新する（Ｓ３１２）。
【0075】
以下で、第１の比較例のストレージシステムと比較しながら、実施形態１－Ａに係るストレージシステム１Ａの特徴を説明する。
【0076】
【0077】
第１の比較例のストレージシステムＣ１は、ホストデバイス３２と、システムバス５と、ペリフェラルバス６と、メモリシステム３３とを備える。ホストデバイス３２は、プロセッサ３４と、キャッシュメモリ３５と、メインメモリ４とを備える。メモリシステム３３は、内部メモリ３７を備える。
【0078】
第１の比較例において、プロセッサ３４とメモリシステム３３とは、ＮＶＭｅ規格にしたがって動作する。
【0079】
キャッシュメモリ３５は、サブミッションキューＳＱとコンプリーションキューＣＱとを含む。
【0080】
第１の比較例において、ＳＱテールＳＱＴは、キャッシュメモリ３５で管理される。ＳＱテールＳＱＴは、例えばプロセッサ３４によって更新される。ＳＱヘッドＳＱＨは、メモリシステム３３で管理される。ＳＱヘッドＳＱＨは、例えばメモリシステム３３によって更新される。
【0081】
プロセッサ３４によってサブミッションキューＳＱに格納されるコマンド情報３８は、例えば、コマンドＩＤ１６、オペレーションコード１７、データ長１８、ホストアドレス１９、メモリアドレス２０を含む。
【0082】
コンプリーションキューＣＱは、コンプリーション情報１５を格納する。
【0083】
第１の比較例において、ＣＱテールＣＱＴは、メモリシステム３３で管理される。ＣＱテールＣＱＴは、例えばメモリシステム３３によって更新される。ＣＱヘッドＣＱＨは、キャッシュメモリ３５で管理される。ＣＱヘッドＣＱＨは、例えばプロセッサ３４によって更新される。
【0084】
第１の比較例において、プロセッサ３４からメモリシステム３３へコマンドを通知する場合、プロセッサ３４は、ＳＱテールＳＱＴによって指定されるサブミッションキューＳＱの位置にコマンド情報３８をライトし、ＳＱテールＳＱＴをメモリシステムに通知し（以下、mmio(Memory Mapped IO)_write”SQ Tail”という）、ＳＱテールＳＱＴの値を更新する。
【0085】
メモリシステム３３は、ＳＱテールＳＱＴの通知を受けると、ＳＱヘッドＳＱＨからＳＱテールＳＱＴまでの範囲のコマンド情報３８をリード（フェッチ）する。
【0086】
また、第１の比較例において、メモリシステム３３からプロセッサ３４へ完了を通知する場合、メモリシステム３３は、ＣＱテールＣＱＴによって指定されるコンプリーションキューＣＱの位置にコンプリーション情報１５をライトし、ＣＱテールＣＱＴの値を更新する。
【0087】
プロセッサ３４は、ＣＱヘッドＣＱＨによって指定されるコンプリーションキューＣＱの位置のコンプリーション情報１５をリードし、実行されたコマンドとその状態を判断し、ＣＱヘッドＣＱＨをメモリシステム３３に通知し（以下、mmio_write”CQ Head”という）、ＣＱヘッドＣＱＨの値を更新する。
【0088】
上記のmmio_write”SQ Tail”およびmmio_write”CQ Head”を含む処理mmio_writeは、ドアベル制御と呼ばれてもよい。
【0089】
第１の比較例において、サブミッションキューＳＱにコマンド情報３８をライトし、ＳＱテールＳＱＴをメモリシステム３３に通知するプロセッサ３４の処理は負荷が大きい。また、コンプリーションキューＣＱからコンプリーション情報１５をリードし、ＣＱヘッドＣＱＨをメモリシステム３３に通知するプロセッサ３４の処理も負荷が大きい。
【0090】
これに対して、実施形態１－Ａに係るストレージシステム１Ａにおいて、プロセッサ２は、更新頻度情報１２を事前にコントローラ７へ通知し、コントローラ７へＳＱテールＳＱＴを通知しない。また、プロセッサ２は、更新情報２１を含むコマンド情報１４をサブミッションキューＳＱへライトする。コントローラ７は、更新頻度情報１２の示す更新頻度にしたがって、更新情報２１を含むコマンド情報１４をサブミッションキューＳＱからリードする。コントローラ７は、リードしたコマンド情報１４に含まれる更新情報２１が更新されたことを示す場合に、コマンド情報１４に基づく制御を実行し、更新情報２１が未更新を示す場合に、コマンド情報１４を破棄する。
【0091】
このような実施形態１－Ａに係るストレージシステム１Ａにおいては、第１の比較例におけるmmio_write”SQ Tail”を排除することができ、プロセッサ２からコントローラ７へサブミッションキューＳＱにコマンド情報１４が格納されたことを効率よく通知することができる。
【0092】
より具体的に説明すると、第１の比較例のストレージシステムＣ１では、プロセッサ３４からメモリシステム３３へＳＱテールＳＱＴを通知することと、プロセッサ３４からメモリシステム３３へコマンド情報３８を通知することとが必要である。これに対して、実施形態１－Ａに係るストレージシステム１Ａでは、プロセッサ２からメモリシステム１０へＳＱテールＳＱＴを通知する必要はなく、プロセッサ２からメモリシステム１０へコマンド情報１４を通知すればよい。
【0093】
このため、実施形態１－Ａに係るストレージシステム１Ａにおいては、プロセッサ２の処理負荷を軽減させることができ、システムバス５およびペリフェラルバス６のトランザクション数を削減することができる。したがって、ストレージシステム１Ａにおいては、ホストデバイス９とメモリシステム１０との間の通信インタフェースに基づく制御の処理時間を短縮することができ、システムバス５およびペリフェラルバス６の使用率を低下させることができ、ストレージシステム１ＡのＩＯＰＳ（Input/Output Per Second）を高くすることができる。
【0094】
実施形態１－Ａに係るストレージシステム１Ａは、システムバス５およびペリフェラルバス６が広帯域の伝送バスである場合に有効である。実施形態１－Ａのストレージシステム１Ａは、例えば、ＤＲＡＭまたはＳＲＡＭ（Static Random Access Memory）並みのＩＯＰＳを安定して達成することができ、ＤＲＡＭまたはＳＲＡＭに代えて使用可能である。
【0095】
第１の比較例のストレージシステムＣ１では、プロセッサ３４の処理負荷が大きく、例えば１つのプロセッサ３４あたり１０メガＩＯＰＳ程度の性能となる。第１の比較例のストレージシステムＣ１においては、mmio_writeの完了まで１００ナノ秒程度待つ場合がある。
【0096】
これに対して、実施形態１－Ａに係るストレージシステム１Ａにおいては、mmio_write”SQ Tail”を排除することにより、例えば１つのプロセッサ３４あたり５０メガＩＯＰＳ以上の性能を実現することができる。
【0097】
以下で、第２の比較例のストレージシステムと比較しながら、実施形態１－Ａに係るストレージシステム１Ａの特徴を説明する。
【0098】
図６は、第２の比較例のストレージシステムＣ２の構成の一例を示すブロック図である。
【0099】
第２の比較例のストレージシステムＣ２は、ホストデバイス３９と、システムバス５と、ペリフェラルバス６と、メモリシステム４０とを備える。ホストデバイス３９は、プロセッサ４１と、キャッシュメモリ４２と、メインメモリ４とを備える。
【0100】
第２の比較例において、メモリシステム４０は、プロセッサ４１に対してポーリングを行い、コマンド情報３８がサブミッションキューＳＱに格納されたことを検出する。しかしながら、メモリシステム４０は、実施形態１－Ａのような、プロセッサ４１がメモリシステム４０へ更新頻度情報１２を通知する機能はない。
【0101】
また、第２の比較例では、リード完了時に、メモリシステム４０は、コンプリーション情報１５をキャッシュメモリ４２へライトしない。プロセッサ４１は、リード完了前に、キャッシュメモリ４２内のデータバッファメモリ４３を初期化し、メモリシステム４０は、リードデータ４４をデータバッファメモリ４３にライトする。プロセッサ４１は、データバッファメモリ４３のデータの更新を検出した場合に、リードの完了を検出する。この第２の比較例では、リード時に限り、プロセッサ４１は、コンプリーションキューＣＱおよびコンプリーション情報１５を利用することなく、完了を検出する。
【0102】
これに対して、実施形態１－Ａに係るストレージシステム１Ａにおいては、プロセッサ２が更新頻度情報１２をコントローラ７へ通知する。このため、コントローラ７は、第２の比較例のメモリシステム４０よりも、ポーリングのタイミングまたは間隔を適切化することができ、サブミッションキューＳＱからコマンド情報１４を効率的にリードすることができる。
【0103】
さらに、実施形態１－Ａに係るストレージシステム１Ａにおいては、コマンド情報１４に更新情報２１が含まれているが、第２の比較例のコマンド情報３８には更新情報２１が含まれていない。このため、コントローラ７は、更新頻度情報１２に基づいたポーリングのタイミングや間隔を、サブミッションキューＳＱから取得したコマンド情報１４に含まれる更新情報２１の成否回数に基づいて適切化することができ、第２の比較例のメモリシステム４０よりも、効率的に、サブミッションキューＳＱにおけるコマンド情報１４の更新を検出することができる。
【0104】
（実施形態１－Ｂ）
実施形態１－Ｂは、上記の実施形態１－Ａの変形例である。実施形態１－Ｂでは、更新頻度情報１２の具体的な例を説明する。
実施形態１－Ｂは、上記の実施形態１－Ａの変形例である。実施形態１－Ｂでは、更新頻度情報１２の具体的な例を説明する。
【0105】
図７は、更新頻度情報１２のデータ構成の一例を示す図である。
【0106】
更新頻度情報１２は、サブミッションキューＳＱを指定するキューＩＤ４５と、更新予定の情報数４６と、単位時間あたりの情報更新回数４７とを含む。
【0107】
プロセッサ２が複数のメモリシステム１０と通信可能に接続されている場合、プロセッサ２は、それぞれのメモリシステム１０に対応するサブミッションキューＳＱを管理する。また、プロセッサ２が１つのメモリシステム１０と通信可能に接続されている場合であっても、複数のサブミッションキューＳＱを用いる場合がある。
【0108】
キューＩＤ４５は、複数のサブミッションキューＳＱのうちの特定のサブミッションキューＳＱを一意に指定する。
【0109】
更新予定の情報数４６は、プロセッサ２がサブミッションキューＳＱに対して更新する予定のコマンド情報１４の数である。ポーリングコントローラ３０は、サブミッションキューＳＱの更新予定の情報数４６から、ポーリングの終了条件を決定する。例えば、ポーリングコントローラ３０は、更新予定の情報数４６に相当する数のコマンド情報１４をキューＩＤ４５の示すサブミッションキューＳＱからリードした場合に、ポーリングを停止するか、または、ポーリング間隔を長くする。
【0110】
単位時間あたりの情報更新回数４７は、単位時間あたりに、プロセッサ２がサブミッションキューＳＱに対してコマンド情報１４を更新する回数である。ポーリングコントローラ３０は、単位時間あたりの情報更新回数４７からポーリングの頻度または周期を決定し、最適化を図る。例えば、ポーリングコントローラ３０は、単位時間あたりの情報更新回数４７に基づいて、サブミッションキューＳＱからコマンド情報１４をリードするタイミングと、１回のタイミングでリードするコマンド情報の数を最適化（決定）してもよい。
【0111】
例えば、更新予定の情報数４６と単位時間あたりの情報更新回数４７とがゼロの場合には、サブミッションキューＳＱの更新がないことを意味してもよい。
【0112】
以上説明した実施形態１－Ｂにおいては、プロセッサ２がコントローラ７へ更新頻度情報１２を通知し、この更新頻度情報１２が更新予定の情報数４６と単位時間あたりの情報更新回数４７とを含む。これにより、コントローラ７は、サブミッションキューＳＱから、適切な頻度で、および、適切な個数でコマンド情報１４をリードすることができる。
【0113】
なお、更新頻度情報１２は、更新予定の情報数４６と単位時間あたりの情報更新回数４７とのうちの一方を含むとしてもよい。
【0114】
（実施形態１－Ｃ）
実施形態１－Ｃは、上記の実施形態１－Ｂの変形例である。実施形態１－Ｃでは、ポーリングコントローラ３０のＤＭＡＣ２９がサブミッションキューＳＱからコントローラ７の内部メモリ２７へ複数のコマンド情報１４をまとめてＤＭＡ転送する場合の具体的な例を説明する。
実施形態１－Ｃは、上記の実施形態１－Ｂの変形例である。実施形態１－Ｃでは、ポーリングコントローラ３０のＤＭＡＣ２９がサブミッションキューＳＱからコントローラ７の内部メモリ２７へ複数のコマンド情報１４をまとめてＤＭＡ転送する場合の具体的な例を説明する。
【0115】
図８は、サブミッションキューＳＱからコントローラ７の内部メモリ２７へまとめてＤＭＡ転送されるコマンド情報１４の一例を示す図である。
【0116】
ポーリングコントローラ３０のＤＭＡＣ２９は、システムバス５とペリフェラルバス６とがビジー状態となる機会を削減するために、１回の転送（リード）要求に対して、サブミッションキューＳＱのＳＱヘッドＳＱＨから所定数のコマンド情報１４をまとめたセットＣＩＳを、コントローラ７の内部メモリ２７へ転送する。ポーリングコントローラ３０は、コントローラ７の内部メモリ２７に格納されている複数のコマンド情報１４のうち更新情報２１が更新されていることを示すコマンド情報１４を維持し、更新情報２１が未更新を示すコマンド情報１４を破棄する。
【0117】
図８の例では、ポーリングコントローラ３０は、更新情報「High」（１）を含むコマンド情報１４を維持し、更新情報「Low」（０）を含むコマンド情報１４を破棄する。
【0118】
ポーリングコントローラ３０は、更新頻度情報１２における更新予定の情報数４６と単位時間あたりの情報更新回数４７とに基づいて、一度にサブミッションキューＳＱからリードするコマンド情報１４の数を最適化する。
【0119】
最適化の一例として、ポーリングコントローラ３０は、更新予定の情報数４６または単位時間あたりの情報更新回数４７が閾値より小さいうちは一度にリードするコマンド情報１４の数を所定数より少なくし、更新予定の情報数４６または単位時間あたりの情報更新数４７が閾値以上になると一度にリードするコマンド情報１４の数を所定数以上としてもよい。
【0120】
以上説明した実施形態１－Ｃにおいては、ポーリングコントローラ３０が、サブミッションキューＳＱから一度に複数のコマンド情報１４をリードするため、システムバス５とペリフェラルバス６を使用する通信の回数を削減することができ、バスのトランザクション数を減少させることができる。
【0121】
実施形態１－Ｃにおいて、コントローラ７は、更新頻度情報１２にしたがって、ホストデバイス９から、適切な数のコマンド情報１４を、適切な頻度および回数で取得することができ、コマンド情報１４を効率よく取得することができる。コントローラ７は、コマンド情報１４をまとめて取得することにより、コマンド情報１４の取得にかかる総時間を短くすることができる。
【0122】
（実施形態１－Ｄ）
実施形態１－Ｄは、上記の実施形態１－Ａないし１－Ｃに係るコマンド情報１４に含まれている更新情報２１を具体的に説明する。
実施形態１－Ｄは、上記の実施形態１－Ａないし１－Ｃに係るコマンド情報１４に含まれている更新情報２１を具体的に説明する。
【0123】
図９は、サブミッションキューＳＱに格納されているコマンド情報１４に含まれている更新情報２１の状態の一例を示す図である。
【0124】
この図９では、コマンド情報１４が更新されていることを示す更新情報２１を「High」（１）とし、未更新であることを示す更新情報２１を「Low」（０）としている。
【0125】
プロセッサ２は、ＳＱテールＳＱＴによって指定されるサブミッションキューＳＱの位置にコマンド情報１４をライトする場合に、当該コマンド情報１４に含まれている更新情報２１を「High」とする。
【0126】
コントローラ７は、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱの位置からコマンド情報１４をリードする。すると、コントローラ７は、このＳＱヘッドＳＱＨで指定される位置のコマンド情報１４の更新情報２１を「High」から「Low」へ変換するクリア操作を行う。
【0127】
このように、コマンド情報１４が更新情報２１を含むことで、プロセッサ２がコントローラ７へ更新を通知するmmio_writeを排除した場合であっても、コントローラ７は、サブミッションキューＳＱ内のコマンド情報１４が更新済みであるか否かを判断することができる。このため、実施形態１－Ｄでは、プロセッサ２の処理負荷を軽減することができ、ＩＯＰＳを高くすることができ、プロセッサ２とメモリシステム１０との間の通信の効率を向上させることができる。
【0128】
（実施形態１－Ｅ）
実施形態１－Ｅは、上記の実施形態１－Ｄの変形例である。実施形態１－Ｅでは、クリア操作を不要とする更新情報２１の管理を説明する。
実施形態１－Ｅは、上記の実施形態１－Ｄの変形例である。実施形態１－Ｅでは、クリア操作を不要とする更新情報２１の管理を説明する。
【0129】
図１０は、奇数周回（１，３，５，…）時のサブミッションキューＳＱにおける更新情報２１の例を示す図である。
【0130】
実施形態１－Ｅに係るサブミッションキューＳＱは、循環バッファである。実施形態１－Ｅにおいては、サブミッションキューＳＱの周回ごとに、更新情報２１を反転してライトするフェーズビット方式が適用される。
【0131】
プロセッサ２は、サブミッションキューＳＱ内の更新情報２１のフィールドを「Low」で初期化する。
【0132】
プロセッサ２は、奇数周回時において、ＳＱテールＳＱＴによって指定される位置にコマンド情報１４を構成する内容をセットするとともに、ＳＱテールＳＱＴによって指定される位置の更新情報２１のフィールドを「Low」から「High」へ反転させる。
【0133】
コントローラ７は、奇数周回時にサブミッションキューＳＱに格納された更新情報２１について、「High」のときに更新ありと判断し、「Low」のときに未更新と判断する。
【0134】
図１１は、偶数周回（２，４，６，…）時のサブミッションキューＳＱにおける更新情報２１の例を示す図である。
【0135】
プロセッサ２は、偶数周回時において、ＳＱテールＳＱＴによって指定される位置にコマンド情報１４を構成する内容をセットするとともに、ＳＱテールＳＱＴによって指定される位置の更新情報２１のフィールドを「High」から「Low」へ反転させる。
【0136】
コントローラ７は、偶数周回時にサブミッションキューＳＱに格納された更新情報２１について、「Low」のときに更新ありと判断し、「High」のときに未更新と判断する。
【0137】
以上説明した実施形態１－Ｅにおいて、更新情報２１で更新されていることを示す状態は、サブミッションキューＳＱの周回にしたがって反転する。コントローラ７は、サブミッションキューＳＱの周回にしたがって更新情報２１が更新されているか否かを判断する基準を反転する。
【0138】
実施形態１－Ｅにおいて、コントローラ７は、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱの位置からコマンド情報１４をリードした後に、ＳＱヘッドＳＱＨによって指定される位置の更新情報２１に対してクリア操作を行わなくてもよい。
【0139】
したがって、実施形態１－Ｅにおいては、コントローラ７がクリア操作を行う上記の実施形態１－Ｄの場合と比べて、コントローラ７からの更新情報２１のクリア操作が不要となり、ペリフェラルバス６上でコマンド情報１４のリード操作が阻害されず、更新頻度情報１２に基づいた適切なタイミングと間隔でコマンド情報１４をリードできる。
【0140】
（実施形態２－Ａ）
実施形態２－Ａでは、コンプリーションキューＣＱに代えて、サブミッションキューＳＱに格納されているコマンド情報１４、または、サブミッションキューＳＱの管理単位から決定されるエリアにコンプリーション情報（例えば、コンプリーションフラグ）を格納する。
実施形態２－Ａでは、コンプリーションキューＣＱに代えて、サブミッションキューＳＱに格納されているコマンド情報１４、または、サブミッションキューＳＱの管理単位から決定されるエリアにコンプリーション情報（例えば、コンプリーションフラグ）を格納する。
【0141】
実施形態２－Ａは、上記の実施形態１－Ａないし１－Ｅと組み合わせて適用可能である。
【0142】
図１２は、実施形態２－Ａに係るストレージシステム１Ｂの構成の一例を示すブロック図である。
【0143】
ストレージシステム１Ｂは、ホストデバイス４８、システムバス５、ペリフェラルバス６、メモリシステム４９を備える。
【0144】
ホストデバイス４８は、プロセッサ５０、キャッシュメモリ５１、メインメモリ４を備える。
【0145】
メモリシステム４９は、コントローラ５２と不揮発性メモリ８とを備える。
【0146】
キャッシュメモリ５１は、サブミッションキューＳＱと、コンプリーション情報５３を格納する複数のエリアＥ１～Ｅｎとを含む。
【0147】
実施形態２－Ａにおいて、コンプリーション情報５３は、上記の実施形態１－Ａで説明したコンプリーション情報１５よりデータサイズが小さくてもよく、例えば、１ビットとしてもよい。この場合、１つのコマンドが完了したか否かを、１ビットで表すことになる。
【0148】
エリアＥ１～Ｅｎのそれぞれの位置は、サブミッションキューＳＱに格納されているコマンド情報１４、または、サブミッションキューＳＱの各管理単位から決定される。換言すれば、エリアＥ１～Ｅｎのそれぞれは、サブミッションキューＳＱ内のコマンド情報１４、または、管理単位と一意に対応付けられている。
【0149】
プロセッサ５０は、各エリアＥ１～Ｅｎを示す各アドレスを決定、取得、または、計算し、エリアＥ１～Ｅｎを準備または確保する。
【0150】
実施形態２－Ａにおいて、各エリアＥ１～Ｅｎは最小１ビットの情報を格納可能であればよい。
【0151】
コントローラ５２は、検出部２３、コマンド実行部２４、アドレス計算部５４、コンプリーション生成部５５、メモリ・インタフェース・コントローラ２６、コントローラ５２の内部メモリ５６を備える。
【0152】
コントローラ５２の内部メモリ５６は、プロセッサ５０から通知された更新頻度情報１２、ＳＱヘッドＳＱＨ、サブミッションキューＳＱからリードされたコマンド情報１４、データ２８、コンプリーションアドレス５７、コマンド情報１４に対応するコンプリーション情報５３を格納する。コントローラ５２の内部メモリ５６は、例えばレジスタでもよい。
【0153】
アドレス計算部５４は、コマンド情報１４のコマンドの実行完了を示すコンプリーション情報５３のライト先となるエリアＥ１を指定するコンプリーションアドレス５７を計算し、コンプリーションアドレス５７をコントローラ５２の内部メモリ５６へライトする。なお、エリアＥ１～Ｅｎへのコンプリーション情報５３のライト順序は、このコンプリーション情報５３に対応するコマンド情報１４のリード順序と異なってもよい。
【0154】
コンプリーション生成部５５は、ＤＭＡＣ３１を備える。コンプリーション生成部５５は、コマンドの実行後、コンプリーション情報５３を生成し、コントローラ５２の内部メモリ５６にライトする。ＤＭＡＣ３１は、コントローラ５２の内部メモリ５６からコンプリーションアドレス５７によって指定されるエリアＥ１へ、コンプリーション情報５３を転送する。
【0155】
プロセッサ５０は、サブミッションキューＳＱ内のコマンド情報１４、または、サブミッションキューＳＱの管理単位から決定されるエリアＥ１からコンプリーション情報５３をリードすることで、コマンド情報１４に対応するコマンドが完了したか否か判断する。
【0156】
以下で、上記のような構成を持つ実施形態２－Ａに係るストレージシステム１Ｂによって実行される処理を説明する。
【0157】
図１３は、実施形態２－Ａに係るストレージシステム１Ｂの処理の一例を示すフローチャートである。
【0158】
プロセッサ５０は、サブミッションキューＳＱに格納されているコマンド情報１４、または、サブミッションキューＳＱの管理単位から決定されるエリアＥ１～Ｅｎのアドレスを計算し、キャッシュメモリ５１のエリアＥ１～Ｅｎを確保する。エリアＥ１～Ｅｎは、コンプリーション情報５３のライト先となる（Ｓ１３０１）。
【0159】
【0160】
アドレス計算部５４は、コンプリーション情報５３のライト先となるエリアＥ１を示すコンプリーションアドレス５７を計算し、コントローラ５２の内部メモリ５６にライトする（Ｓ１３０９）。
【0161】
コンプリーション生成部５５は、コンプリーション情報５３を生成し、コンプリーション情報５３をコントローラ５２の内部メモリ５６にライトする（Ｓ１３１０）。
【0162】
コンプリーション生成部５５のＤＭＡＣ３１は、コントローラ５２の内部メモリ５６からコンプリーションアドレス５７によって指定されるエリアＥ１へ、コンプリーション情報１５を転送する（Ｓ１３１１）。
【0163】
プロセッサ５０は、サブミッションキューＳＱのコマンド情報１４、または、サブミッションキューＳＱの管理単位からコンプリーションアドレス５７を計算し（Ｓ１３１２）、コンプリーションアドレス５７によって指定されるエリアＥ１に格納されているコンプリーション情報５３をリードし、コマンドの完了を判断する（Ｓ１３１３）。
なお、Ｓ１３１２のアドレス計算は、上記のＳ１３０１でコンプリーションアドレス５７が計算済みの場合には省略してもよい。
なお、Ｓ１３１２のアドレス計算は、上記のＳ１３０１でコンプリーションアドレス５７が計算済みの場合には省略してもよい。
【0164】
以上説明した実施形態２－Ａに係るストレージシステム１Ｂは、サブミッションキューＳＱのコマンド情報１４、または、サブミッションキューＳＱの管理単位から一意に決まるエリアＥ１に、コンプリーション情報５３をライトする。この実施形態２－Ａにおいては、１つのコマンド情報１４に対応する１つのコンプリーション情報５３のデータサイズを例えば１ビットなどのように小さくすることができ、キャッシュメモリ５１の使用量を削減することができる。
【0165】
実施形態２－Ａにおいては、コンプリーションキューＣＱが使用されないため、ＣＱヘッドＣＱＨおよびＣＱテールＣＱＴに対するプロセッサ５０およびコントローラ５２の処理負荷を軽減することができる。プロセッサ５０は、コマンド情報１４に対応するコンプリーション情報５３をキャッシュメモリ５１に対する１回のアクセスで取得することができ、コンプリーション制御を単純化することができる。実施形態２－Ａに係るストレージシステム１Ｂは、ＤＲＡＭまたはＳＲＡＭ並みの高いＩＯＰＳを安定して達成することができる。
【0166】
以下で、上記の図６で説明した第２の比較例のストレージシステムＣ２と比較しながら、実施形態２－Ａに係るストレージシステム１Ｂの特徴を説明する。
【0167】
第２の比較例のストレージシステムＣ２では、リードデータ４４によりデータバッファメモリ４３が更新されたことを検出すると、リードコマンドが完了したと判断する。このように、第２の比較例のストレージシステムＣ２は、リードコマンド実行時にのみ、コンプリーション制御を単純化している。
【0168】
また、第２の比較例のストレージシステムＣ２では、例えば、初期化の状態と同じ内容のリードデータ４４がデータバッファメモリ４３にライトされた場合など、リードデータ４４の内容によってはデータバッファメモリ４３の更新が適切に検出されず、リードコマンドの完了を適切に判断できない場合がある。
【0169】
これに対して、実施形態２－Ａに係るストレージシステム１Ｂは、リードコマンド実行時のみではなく、様々な種類のコマンド実行時のコンプリーション制御を単純化することができる。また、実施形態２－Ａに係るストレージデバイス１Ｂは、リードデータ４４の内容に影響されることなく、コマンド完了を判断することができる。
【0170】
第２の比較例のストレージシステムＣ２では、リードデータ４４自体を使用してリードコマンドの完了を判断するが、実施形態２－Ａに係るストレージシステム１Ｂは、リードデータではなくコンプリーション情報５３によりコマンド完了を判断するため、コンプリーション情報５３の自由度を高くすることができる。
【0171】
以下で、第３の比較例のストレージシステムＣ３と比較しながら、実施形態２－Ａに係るストレージシステム１Ｂの特徴を説明する。
【0172】
図１４は、第３の比較例のストレージシステムＣ３の構成の一例を示すブロック図である。
【0173】
第３の比較例のストレージシステムＣ３において、プロセッサ３４とメモリシステム３３とは、ＮＶＭｅ規格にしたがって動作する。
【0174】
第３の比較例のプロセッサ３４は、リードコマンドに対するコンプリーション制御において、キャッシュメモリ３５をアクセスする。
【0175】
キャッシュメモリ３５は、サブミッションキューＳＱと、コンプリーションキューＣＱとを備えている。
【0176】
コンプリーション情報１５は、例えば１６バイトとする。
【0177】
プロセッサ３４は、リードコマンドに対するコンプリーション制御において、ＣＱヘッドＣＱＨによって指定されるコンプリーションキューＣＱの位置からコンプリーション情報１５をリードする。
【0178】
プロセッサ３４は、コンプリーション情報１５のステータス情報２２が更新されていることを示す場合に、コンプリーション情報１５のコマンドＩＤ１６と同じコマンドＩＤ１６を含むコマンド情報３８に基づいて、コマンドＩＤ１６に対応するリードデータのホストアドレス１９を取得し、ホストアドレス１９によって指定される位置のリードデータをロードする。
【0179】
プロセッサ３４は、ＣＱヘッドＣＱＨの値を更新し、ＣＱヘッドＣＱＨをメモリシステム３３へ通知する（mmio_write”CQ Head”）。
【0180】
この第３の比較例に係るストレージシステムＣ３で５０メガＩＯＰＳの性能を達成するためには、上記のようなコンプリーション制御を数ナノ秒以内に完了させることが望ましい。
【0181】
しかしながら、mmio_write”CQ Head”で１００ナノ秒程度待ち状態が生じる場合があり、第３の比較例のコンプリーション制御を数ナノ秒以内に完了することは困難である。
【0182】
また、第３の比較例のストレージシステムＣ３では、１つのコマンド情報１４に対応する１つのコンプリーション情報１５が１６バイト必要である。
【0183】
複数のメモリシステム３３を並列化することでストレージシステムＣ３の性能向上を図ることができる。しかしながら、この場合、１つのプロセッサ３４あたりの負荷が大きくなり、キャッシュメモリ３５の使用量も大きくなる。
【0184】
これに対して、実施形態２－Ａにおいては、mmio_write”CQ Head”を排除することにより、１つのプロセッサ５０あたりの処理負荷を軽減することができる。
【0185】
また、実施形態２－Ａに係るストレージシステム１Ｂのコンプリーション制御においては、コンプリーション情報５３のデータサイズを削減し、キャッシュメモリの使用量を削減することができる。
【0186】
したがって、実施形態２－Ａに係るストレージシステム１Ｂにおいては、ＤＲＡＭまたはＳＲＡＭ並みの高ＩＯＰＳを安定して達成することができる。
【0187】
（実施形態２－Ｂ）
実施形態２－Ｂは、上記の実施形態２－Ａの変形例である。実施形態２－Ｂでは、キャッシュメモリ５１におけるコンプリーション情報５３の第１の配置例を説明する。
実施形態２－Ｂは、上記の実施形態２－Ａの変形例である。実施形態２－Ｂでは、キャッシュメモリ５１におけるコンプリーション情報５３の第１の配置例を説明する。
【0188】
図１５は、実施形態２－Ｂに係るキャッシュメモリ５１におけるコマンド情報１４とコンプリーション情報５３との配置関係の例を示す図である。
【0189】
キャッシュメモリ５１の１管理単位（ロード単位）のサイズは、例えば６４バイトとする。このキャッシュメモリ５１の１管理単位は、キャッシュラインと呼んでもよい。
【0190】
サブミッションキューＳＱのコマンド情報１４と、当該コマンド情報１４に対応するコンプリーション情報５３とは、キャッシュメモリ５１の同じ管理単位内に配置されている。
【0191】
実施形態２－Ｂでは、例えばハイイネーブル方式が適用される。
【0192】
具体的に説明すると、コンプリーション情報５３は、「Low」のときに未完了を示し、「High」になると完了を示す。
【0193】
プロセッサ５０は、キャッシュメモリ５１の管理単位の領域へコマンド情報１４をライトすると同時に、コンプリーション情報５３に「Low」をライトしてクリアする。
【0194】
コントローラ５２は、コマンドが完了すると、キャッシュメモリ５１における管理単位内のコンプリーション情報５３に「High」をライトする。この実施形態２－Ｂにおいて、コントローラ５２は、キャッシュメモリ５１のコマンド情報１４と同じ管理単位へ当該コマンド情報１４に対応するコンプリーション情報５３をライトする。この場合、コントローラ５２は、管理単位内のコマンド情報１４が変更されないようにこのコマンド情報１４の値を書き戻してもよく、または、別の値をライトしてもよい。
【0195】
プロセッサ５０は、コマンド情報１４と同じ管理単位の領域内に格納されているコンプリーション情報５３が「High」であるか「Low」であるかにより、コマンドの完了または未完了を判断する。
【0196】
以上説明した実施形態２－Ｂにおいては、キャッシュメモリ５１の同じ管理単位の領域内に、コマンド情報１４と当該コマンド情報１４に対応するコンプリーション情報５３がライトされるため、コンプリーション情報５３のために新たな管理単位の領域を消費する必要がない。
【0197】
したがって、実施形態２－Ｂにおいては、キャッシュメモリ５１の使用量を削減することができ、コンプリーション情報５１のアクセスを効率的に行うことができる。
【0198】
また、実施形態２－Ｂにおいては、上記の実施形態２－Ａで説明したアドレス計算部５４をコントローラ５２から削除することができ、コントローラ５２の構成および動作を簡略化することができる。
【0199】
（実施形態２－Ｃ）
実施形態２－Ｃは、上記の実施形態２－Ａの変形例である。
実施形態２－Ｃは、上記の実施形態２－Ａの変形例である。
【0200】
図１６は、実施形態２－Ｃに係るキャッシュメモリ５１におけるコンプリーション情報５３の配置例を示す図である。
【0201】
キャッシュメモリ５１の１つの管理単位に、複数のコンプリーション情報５３を配置してもよい。この場合、プロセッサ５０は、キャッシュメモリ５１から１度に複数のコンプリーション情報５３をリード可能である。また、コントローラ５２は、キャッシュメモリ５１に対して１度に複数のコンプリーション情報５３をライト可能である。
【0202】
実施形態２－Ｃにおいて、コントローラ５２は、コンプリーション情報５３が完了を示すか、または、未完了を示すかを切り替える場合に、フェーズビット方式を採用することが好ましい。
【0203】
実施形態２－Ｃにおいて、キャッシュメモリ５１の１つの管理単位の先頭ビットをＣＦ０、末尾ビット（Most Significant Bit）をＣＦｘとする。コントローラ５２は、キャッシュメモリ５１の管理単位内のコンプリーション情報５３をＣＦ０からＣＦｘへ向けて順次更新し、再び先頭ビットＣＦ０から末尾ビットＣＦｘへ向けて更新を繰り返す場合にはコンプリーション情報５３を反転させる。このように、ＣＦ０からＣＦｘまでの周回ごとに、コンプリーション情報５３を反転させ、奇数周回と偶数周回とで完了または未完了の判断基準も同期して反転させる。コントローラ５２内でのコマンドの完了順序と、コンプリーション情報５３の更新順序とが異なっていてもよい。
【0204】
プロセッサ５０は、キャッシュメモリ５１の管理単位内のコンプリーション情報５３と周回数に基づいて、コマンドの完了または未完了を判断する。
【0205】
実施形態２－Ｃにおける別の方法として、コントローラ５２は、キャッシュメモリ５１の管理単位内のコンプリーション情報５３をコマンドが完了した順に反転させる。
【0206】
プロセッサ５０は、キャッシュメモリ５１の管理単位内のコンプリーション情報５３のビット毎の更新回数に基づいて、コマンドの完了または未完了を判断する。
【0207】
以上説明した実施形態２－Ｃにおいては、コンプリーション情報５３をまとめてライトおよびリードすることができるため、キャッシュメモリ５１へのアクセス回数を削減することができ、プロセッサ５０の処理負荷を軽減することができる。
【0208】
（実施形態２－Ｄ）
実施形態２－Ｄは、上記の実施形態２－Ａの変形例である。実施形態２－Ｄでは、サブミッションキューＳＱの管理単位内に、コンプリーションアドレス５７を格納するためのフィールドを設けることで、コマンド情報１４とコンプリーション情報５３とを関連付ける。
実施形態２－Ｄは、上記の実施形態２－Ａの変形例である。実施形態２－Ｄでは、サブミッションキューＳＱの管理単位内に、コンプリーションアドレス５７を格納するためのフィールドを設けることで、コマンド情報１４とコンプリーション情報５３とを関連付ける。
【0209】
図１７は、実施形態２－Ｄに係るストレージシステム１Ｃの構成の一例を示すブロック図である。
【0210】
ストレージシステム１Ｃは、ホストデバイス５９、システムバス５、ペリフェラルバス６、メモリシステム６０を備える。
【0211】
ホストデバイス５９は、プロセッサ６１、キャッシュメモリ６２、メインメモリ４を備える。
【0212】
メモリシステム６０は、コントローラ６３と不揮発性メモリ８とを備える。
【0213】
キャッシュメモリ６２は、サブミッションキューＳＱとエリアＥ１～Ｅｎとを含む。
【0214】
サブミッションキューＳＱに格納されるコマンド情報６４は、当該コマンド情報６４に対応するコンプリーション情報５３の格納先となる位置を指定するコンプリーションアドレス５７を格納するフィールドを含む。より具体的に説明すると、サブミッションキューＳＱに格納されるコマンド情報６４は、例えばコマンドＩＤ１６、オペレーションコード１７、データ長１８、ホストアドレス１９、メモリアドレス２０などの情報と、コンプリーションアドレス５７とを含む。
【0215】
コントローラ６３は、検出部６５、コマンド実行部２４、コンプリーション生成部６６、メモリ・インタフェース・コントローラ２６、コントローラ６３の内部メモリ６７を備える。
【0216】
コントローラ６３の内部メモリ６７は、更新頻度情報１２、ＳＱヘッドＳＱＨ、サブミッションキューＳＱからリードされたコマンド情報６４、データ２８、コンプリーション情報５３を格納する。
【0217】
検出部６５は、ポーリングコントローラ３０を備える。検出部６５は、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱからコンプリーションアドレス５７を含むコマンド情報６４をリードし、コマンド情報６４をコントローラ６３の内部メモリ６７にライトする。
【0218】
コンプリーション生成部６６は、コマンド実行後、コンプリーション情報５３を生成し、コンプリーション情報５３をコントローラ６３の内部メモリ６７にライトする。コンプリーション生成部６６のＤＭＡＣ３１は、コマンド情報６４に含まれているコンプリーションアドレス５７によって指定されるキャッシュメモリ６２のエリアＥ１に、コンプリーション情報５３を転送する。
【0219】
プロセッサ６１は、サブミッションキューＳＱ内のコマンド情報６４に含まれているコンプリーションアドレス５７の示すエリアＥ１からコンプリーション情報５３をリードすることで、コマンド情報６４に対応するコマンドが完了したか否か判断する。
【0220】
以上説明した実施形態２－Ｄにおいては、プロセッサ６１が自由にコンプリーションアドレスを指定することができ、コンプリーション情報５３を自由なエリアへ格納することができる。
【0221】
（実施形態２－Ｅ）
実施形態２－Ｅは、上記の実施形態２－Ａの変形例である。実施形態２－Ｅでは、リードデータとコンプリーション情報５３との配置例を説明する。
実施形態２－Ｅは、上記の実施形態２－Ａの変形例である。実施形態２－Ｅでは、リードデータとコンプリーション情報５３との配置例を説明する。
【0222】
図１８は、実施形態２－Ｅに係るキャッシュメモリ６８におけるリードデータ６９とコンプリーション情報５３との第１の配置関係の例を示す図である。
【0223】
第１の配置関係においては、キャッシュメモリ６８の１つの管理単位内に、リードデータ６９とコンプリーション情報５３とが配置されている。この第１の配置関係では、リードデータ６９の先頭位置に、コンプリーション情報５３が配置されている。しかしながら、これとは逆に、リードデータ６９の末尾位置に、コンプリーション情報５３が配置されてもよい。
【0224】
図１９は、実施形態２－Ｅに係るキャッシュメモリ６８におけるリードデータ６９とコンプリーション情報５３との第２の配置関係の例を示す図である。
【0225】
第２の配置関係においては、キャッシュメモリ６８の１つの管理単位内に、リードデータ６９とコンプリーション情報５３とが離れて配置されている。
【0226】
図２０は、実施形態２－Ｅに係るキャッシュメモリ６８におけるリードデータ６９とコンプリーション情報５３との第３の配置関係の例を示す図である。
【0227】
第３の配置関係においては、キャッシュメモリ６８の複数の管理単位にわたって、リードデータ６９とコンプリーション情報５３とが配置されている。
【0228】
このような実施形態２－Ｅにおいて、プロセッサ５０は、キャッシュメモリ６８から、リードコマンドに対応するリードデータ６９と当該リードコマンドに対応するコンプリーション情報５３とを同時にリードすることができる。これにより、プロセッサ５０によるキャッシュメモリ６８へのアクセス回数を削減することができ、プロセッサ５０の処理負荷を軽減することができる。
【0229】
また、実施形態２－Ｅにおいては、リードデータ６９をライトするホストアドレス１９をコンプリーション情報５３のライト先のアドレスとして利用することが可能となり、上記の実施形態２－Ａで説明したアドレス計算部５４をコントローラ５２から削除することができ、コントローラ５２の構成および動作を簡略化することができる。
【0230】
（実施形態２－Ｆ）
実施形態２－Ｆは、上記の実施形態２－Ａの変形例である。実施形態２－Ｆでは、サブミッションキューＳＱの管理単位に付されるインデックスと、ベースアドレスと、ストライド（間隔）とに基づいて、コンプリーションアドレス５７を計算する。
実施形態２－Ｆは、上記の実施形態２－Ａの変形例である。実施形態２－Ｆでは、サブミッションキューＳＱの管理単位に付されるインデックスと、ベースアドレスと、ストライド（間隔）とに基づいて、コンプリーションアドレス５７を計算する。
【0231】
図２１は、実施形態２－Ｆに係るストレージシステム１Ｄの構成の一例を示すブロック図である。
【0232】
ストレージシステム１Ｄは、ホストデバイス７０、システムバス５、ペリフェラルバス６、メモリシステム７１を備える。
【0233】
ホストデバイス７０は、プロセッサ７２とキャッシュメモリ７３とを備える。
【0234】
メモリシステム７１は、コントローラ７４と不揮発性メモリ８とを備える。
【0235】
キャッシュメモリ７３は、サブミッションキューＳＱと、コンプリーション情報５３を格納するエリアＥ１～Ｅｎとを含む。
【0236】
サブミッションキューＳＱの各管理単位には、アクセスを効率化するためのインデックスＸ１～Ｘｎが付されている。
【0237】
コンプリーション情報５３を格納するためのエリアＥ１～Ｅｎは、各管理単位のインデックスＸ１～Ｘｎと、ベースアドレス７５と、ストライド（間隔）７６とに基づいて、配列される。より具体的に説明すると、エリアＥ１～Ｅｎのアドレスは、インデックスＸ１～Ｘｎと、ベースアドレス７５と、ストライド７６とを引き数とする関数により計算される。
【0238】
プロセッサ７２は、例えば、キャッシュメモリ７３にコンプリーション情報５３を格納する場合に利用されるベースアドレス７５とストライド７６を決定し、事前に（例えば、ストレージシステム１Ｄが起動してからコマンドを発行するまでの間に）、コントローラ７４へ通知する。
【0239】
コントローラ７４は、検出部７７、コマンド実行部２４、アドレス計算部７８、コンプリーション生成部５５、メモリ・インタフェース・コントローラ２６、コントローラ７４の内部メモリ７９を備える。
【0240】
コントローラ７４の内部メモリ７９は、ベースアドレス７５、ストライド７６、コマンド情報１４、インデックスＸ１、コンプリーションアドレス５７、コンプリーション情報５３を格納する。
【0241】
検出部７７は、プロセッサ７２から通知されたベースアドレス７５およびストライド７６をコントローラ７４の内部メモリ７９にライトする。
【0242】
検出部７７は、コマンド情報１４をリードする時点で、インデックス情報Ｘ１を保有しており、内部メモ７９にライトしている。また、検出部７７は、サブミッションキューＳＱからコマンド情報１４をリードし、コントローラ７４の内部メモリ７９へライトする。
【0243】
アドレス計算部７８は、ベースアドレス７５、インデックスＸ１、ストライド７６に基づいて、コンプリーションアドレス５７を計算し、コンプリーションアドレス５７をコントローラ７４の内部メモリ７９へライトする。例えば、アドレス計算部７８は、コンプリーションアドレス５７＝ベースアドレス７５＋（インデックスＸ１×ストライド７６）を計算する。
【0244】
コンプリーション生成部５５は、ＤＭＡＣ３１を備える。コンプリーション生成部５５は、コマンドの実行後、コンプリーション情報５３を生成し、コントローラ７４の内部メモリ７９にライトする。ＤＭＡＣ３１は、コントローラ７４の内部メモリ７９からコンプリーションアドレス５７によって指定されるエリアＥ１に、コンプリーション情報５３を転送する。
【0245】
プロセッサ７２は、サブミッションキューＳＱに格納されているコマンド情報１４のインデックスＸ１、ベースアドレス７５、ストライド７６に基づいてコンプリーションアドレス５７を計算し、コンプリーションアドレス５７によって指定されるエリアＥ１からコンプリーション情報５３をリードすることで、コマンド情報１４に対応するコマンドが完了したか否か判断する。
【0246】
以上説明した実施形態２－Ｆにおいて、コンプリーション情報５３を格納するエリアＥ１～Ｅｎは、サブミッションキューＳＱのインデックスＸ１～Ｘｎ、ベースアドレス７５、ストライド７６に基づいて設定される配列構造を持つ。
【0247】
実施形態２－Ｆにおいては、プロセッサ７２が、サブミッションキューＳＱの管理単位に対応する専用のエリアＥ１を静的に決定し、コントローラ７４が、当該エリアＥ１のアドレスを計算する。
【0248】
したがって、実施形態２－Ｆにおいては、コンプリーションキューＣＱを使わないコンプリーション制御を実行することができる。
【0249】
実施形態２－Ｆにおいては、上記の実施形態２－Ｄにように、すべてのコマンド情報１４に対してエリアＥ１～Ｅｎを指定するコンプリーションアドレス５７を追加する必要がないため、キャッシュメモリ７３の使用量を削減することができる。
【0250】
なお、実施形態２－Ｆにおいて、インデックスＸ１～Ｘｎは、サブミッションキューＳＱの管理単位の位置情報としてもよく、サブミッションキューＳＱの管理単位に対する通し番号としてもよい。
【0251】
実施形態２－Ｆにおいて、インデックスＸ１～Ｘｎは、コマンド情報１４内のコマンドＩＤ１６としてもよい。
【0252】
実施形態２－Ｆにおいて、コンプリーションアドレス５７の計算にサブミッションキューＳＱの位置情報を用いる場合、コマンド情報１４は、この位置情報を格納するためのフィールドを持たなくてもよい。
【0253】
（実施形態２－Ｇ）
実施形態２－Ｇは、上記の実施形態２－Ａの変形例である。実施形態２－Ｇでは、コンプリーション情報が、コマンドの完了又は未完了を示す情報に加えて、さらに付加的な情報（以下、アトリビュート情報という）を含む。
実施形態２－Ｇは、上記の実施形態２－Ａの変形例である。実施形態２－Ｇでは、コンプリーション情報が、コマンドの完了又は未完了を示す情報に加えて、さらに付加的な情報（以下、アトリビュート情報という）を含む。
【0254】
図２２は、実施形態２－Ｇに係るストレージシステム１Ｅの構成の一例を示すブロック図である。
【0255】
実施形態２－Ｇにおいて、コンプリーション情報８０は、コマンドの完了又は未完了を示す情報（例えばビット）と、アトリビュート情報８１とを含む。
【0256】
アトリビュート情報８１は、例えば、ＮＶＭｅのステータス、エラー情報、コマンド実行結果、リードデータ、その他の付帯情報を含むとしてもよい。
【0257】
ストレージシステム１Ｅは、ホストデバイス８２、システムバス５、ペリフェラルバス６、メモリシステム８３を備える。
【0258】
ホストデバイス８２は、プロセッサ８４、キャッシュメモリ８５、メインメモリ４を備える。
【0259】
メモリシステム８３は、コントローラ８６と不揮発性メモリ８とを備える。
【0260】
コントローラ８６は、検出部２３、コマンド実行部２４、アドレス計算部５４、コンプリーション生成部８７、メモリ・インタフェース・コントローラ２６、コントローラ８６の内部メモリ８８を備える。
【0261】
コントローラ８６の内部メモリ８８は、更新頻度情報１２、ＳＱヘッドＳＱＨ、コマンド情報１４、データ２８、コンプリーションアドレス５７、コンプリーション情報８０を格納する。
【0262】
コンプリーション生成部８７は、ＤＭＡＣ３１を備える。コンプリーション生成部８７は、コマンドの実行後、アトリビュート情報８１を含むコンプリーション情報８０を生成し、コントローラ８６の内部メモリ８８にライトする。ＤＭＡＣ３１は、コントローラ８６の内部メモリ８８からコンプリーションアドレス５７によって指定されるエリアＥ１に、コンプリーション情報８０を転送する。
【0263】
プロセッサ８４は、エリアＥ１のコンプリーション情報８０をリードし、コマンドの完了または未完了の判断およびアトリビュート情報８１に基づいて各種の処理を実行することができる。プロセッサ８４は、例えば、ライトエラーを検出した場合に、リライトコマンドを発行してもよい。
【0264】
以上説明した実施形態２－Ｇにおいて、プロセッサ８４は、コンプリーション情報８０からコマンドが完了したか否かのみではなく、様々な情報を得ることができ、例えば適切なエラー処理など、コマンド完了時に実現可能な機能を追加することができる。
【0265】
（実施形態３－Ａ）
実施形態３－Ａでは、コマンド情報のデータサイズを小さくしてキャッシュメモリの使用量を削減し、プロセッサの処理負荷を軽減するストレージシステムを説明する。
実施形態３－Ａでは、コマンド情報のデータサイズを小さくしてキャッシュメモリの使用量を削減し、プロセッサの処理負荷を軽減するストレージシステムを説明する。
【0266】
実施形態３－Ａは、上記の実施形態１－Ａないし２－Ｇと組み合わせて適用可能である。以下の各実施形態において、コントローラの構成は簡略化して説明するが、上記の実施形態１－Ａないし２－Ｇと同様に、コントローラは、検出部、コマンド実行部、アドレス計算部、コンプリーション生成部、メモリ・インタフェース・コントローラ、内部メモリなどを適宜備えるとしてもよい。
【0267】
図２３は、実施形態３－Ａに係るストレージシステム１Ｆの構成の一例を示すブロック図である。
【0268】
ストレージシステム１Ｆは、プロセッサ８９、キャッシュメモリ９０、メモリシステム９１を備える。メモリシステム９１は、コントローラ９２と不揮発性メモリ８とを備える。
【0269】
キャッシュメモリ９０は、サブミッションキューＳＱ１～ＳＱ３を備える。
【0270】
プロセッサ８９は、サブミッションキューＳＱ１に対して、標準のコマンド情報３８の一部として使用され得るオペレーションコードＯＰ１とデータ長ＤＬ１とを設定し、サブミッションキューＳＱ１に対してオペレーションコードＯＰ１とデータ長ＤＬ１とが設定されていることを示す情報１３３Ａを、事前に、コントローラ９２に通知する。データ長ＤＬ１は、オペレーションコードＯＰ１によって指定されるコマンドで取り扱うデータのデータ長である。例えば、オペレーションコードＯＰ１がライトコマンドを指定する場合、データ長ＤＬ１は、ライトデータのデータ長である。
【0271】
オペレーションコードＯＰ１とデータ長ＤＬ１とがサブミッションキューＳＱ１に対して設定されているため、サブミッションキューＳＱ１に格納されるコマンド情報Ｉ１では、オペレーションコード１７とデータ長１８とが省略される。したがって、コマンド情報Ｉ１は、オペレーションコード１７とデータ長１８とを含まず、コマンドＩＤ１６とホストアドレス１９とメモリアドレス２０とを含む。
【0272】
プロセッサ８９は、オペレーションコードＯＰ１およびデータ長ＤＬ１に対応するコマンドを発行する場合に、コマンド情報Ｉ１を、ＳＱテールＳＱＴによって指定されるサブミッションキューＳＱ１の位置にライトする。
【0273】
コントローラ９２は、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱ１の位置からコマンド情報Ｉ１をリードすると、コマンド情報Ｉ１と、サブミッションキューＳＱ１に設定されているオペレーションコードＯＰ１およびデータ長ＤＬ１とに基づいて、コマンドを実行する。
【0274】
プロセッサ８９は、サブミッションキューＳＱ２に対して、オペレーションコードＯＰ２とデータ長ＤＬ２とを設定し、サブミッションキューＳＱ２に対してオペレーションコードＯＰ２とデータ長ＤＬ２とが設定されていることを示す情報１３３Ｂを、事前に、コントローラ９２に通知する。データ長ＤＬ２は、オペレーションコードＯＰ２によって指定されるコマンドで取り扱うデータのデータ長である。例えば、オペレーションコードＯＰ２がリードコマンドを指定する場合、データ長ＤＬ２は、リードデータのデータ長である。
【0275】
オペレーションコードＯＰ２とデータ長ＤＬ２とがサブミッションキューＳＱ２に対して設定されているため、サブミッションキューＳＱ２に対して格納されるコマンド情報Ｉ２では、オペレーションコード１７とデータ長１８とが省略される。したがって、コマンド情報Ｉ２は、オペレーションコード１７とデータ長１８とを含まず、コマンドＩＤ１６とホストアドレス１９とメモリアドレス２０とを含む。
【0276】
プロセッサ８９は、オペレーションコードＯＰ２およびデータ長ＤＬ２に対応するコマンドを発行する場合に、コマンド情報Ｉ２を、ＳＱテールＳＱＴによって指定される第２のサブミッションキューＳＱ２の位置にライトする。
【0277】
コントローラ９２は、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱ２の位置からコマンド情報Ｉ２をリードすると、コマンド情報Ｉ２と、サブミッションキューＳＱ２に設定されているオペレーションコードＰ２およびデータ長ＤＬ２とに基づいて、コマンドを実行する。
【0278】
プロセッサ８９は、オペレーションコードＯＰ１およびデータ長ＤＬ１に対応するコマンドではなく、かつ、オペレーションコードＯＰ２およびデータ長ＤＬ２に対応するコマンドではないその他のコマンドを発行する場合に、当該その他のコマンドに関するコマンド情報３８をサブミッションキューＳＱ３にライトする。
【0279】
なお、プロセッサ８９は、オペレーションコードＯＰ１およびデータ長ＤＬ１に対応するコマンド、または、オペレーションコードＯＰ２およびデータ長ＤＬ２に対応するコマンドを発行する場合であっても、当該コマンドに対応するコマンド情報３８をサブミッションキューＳＱ３にライトしてもよい。
【0280】
サブミッションキューＳＱ３に対して格納される標準のコマンド情報３８は、コマンドＩＤ１６、オペレーションコード１７、データ長１８、ホストアドレス１９、メモリアドレス２０を含む。
【0281】
プロセッサ８９は、オペレーションコードＯＰ１およびデータ長ＤＬ１に対応するコマンドではなく、かつ、オペレーションコードＯＰ２およびデータ長ＤＬ２に対応するコマンドではないコマンドを発行する場合に、コマンド情報３８を、ＳＱテールＳＱＴによって指定されるサブミッションキューＳＱ３の位置にライトする。
【0282】
コントローラ９２は、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱ３の位置からコマンド情報３８をリードすると、コマンド情報３８に基づいて、コマンドを実行する。
【0283】
以上説明した実施形態３－Ａにおいては、オペレーションコードＯＰ１，Ｐ２とデータ長ＤＬ１，ＤＬ２とをそれぞれサブミッションキューＳＱ１，ＳＱ２に設定し、サブミッションキューＳＱ１，ＳＱ２に格納されるコマンド情報Ｉ１，Ｉ２からオペレーションコード１７とデータ長１８とを削除する。
【0284】
これにより、コマンド情報Ｉ１，Ｉ２ごとにオペレーションコード１７とデータ長１８とを設定する必要がなく、プロセッサ８９の処理負荷を軽減することができ、キャッシュメモリ９０の使用量を削減することができる。
【0285】
なお、コマンド情報Ｉ１，Ｉ２のデータサイズは、プロセッサ８９の１命令サイズまたは１拡張命令サイズ以下であればよい。例えば、コマンド情報Ｉ１，Ｉ２はコマンドＩＤ１６、ホストアドレス１９、メモリアドレス２０を含むため、このコマンド情報Ｉ６のデータサイズは３２ビット以上であるとする。また、プロセッサの１命令サイズは６４ビットであるとする。このような場合、実施形態３－Ａでは、コマンド情報Ｉ１，Ｉ２のデータサイズを、プロセッサの１命令サイズまたは１拡張命令以下の例えば３２ビット～１２８ビットの範囲とすることにより、プロセッサ１１６の処理効率を向上させることができる。なお、以下の各実施形態３－Ｂ～３－Ｇで説明されるコマンド情報Ｉ３～Ｉ７も同様に３２ビット～１２８ビットの範囲としてもよい。
【0286】
（実施形態３－Ｂ）
実施形態３－Ｂは、上記の実施形態３－Ａの変形例である。実施形態３－Ｂでは、サブミッションキューＳＱに格納されるコマンド情報からコマンドＩＤ１６を削除する。
実施形態３－Ｂは、上記の実施形態３－Ａの変形例である。実施形態３－Ｂでは、サブミッションキューＳＱに格納されるコマンド情報からコマンドＩＤ１６を削除する。
【0287】
図２４は、実施形態３－Ｂに係るストレージシステム１Ｇの構成の一例を示すブロック図である。
【0288】
ストレージシステム１Ｇは、プロセッサ９３、キャッシュメモリ９４、メモリシステム９５を備える。メモリシステム９５は、コントローラ９６と不揮発性メモリ８とを備える。
【0289】
キャッシュメモリ９４は、サブミッションキューＳＱとコンプリーションキューＣＱとを備える。
【0290】
サブミッションキューＳＱに格納されるコマンド情報Ｉ３は、オペレーションコード１７、データ長１８、ホストアドレス１９、メモリアドレス２０を含むが、コマンドＩＤ１６を含まない。
【0291】
コントローラ９６は、コマンド情報Ｉ３をリードする時点で、サブミッションキューＳＱにおけるコマンド情報Ｉ３の位置情報（例えば、アドレス、サブミッションキューＳＱの管理単位に対する通し番号、または、インデックス）Ｐ１を保有しており、コントローラ９６の内部メモリ１３４にライトしている。
【0292】
コントローラ９６は、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱの位置からコマンド情報Ｉ３をリードする。
【0293】
コントローラ９６は、サブミッションキューＳＱにおけるコマンド情報Ｉ３の位置情報Ｐ１を、コマンドＩＤ１６に代えてコマンド情報Ｉ３を特定する情報として用いる。コントローラ９６は、コマンド実行後、サブミッションキューＳＱにおけるコマンド情報Ｉ３の位置情報Ｐ１をコマンドＩＤとして用いてコンプリーション情報９７を生成し、位置情報Ｐ１とステータス情報２２とを含むコンプリーション情報９７をコントローラ９６の内部メモリ１３４にライトする。そして、コントローラ９６は、コンプリーション情報９７を、ＣＱテールＣＱＴによって指定されるコンプリーションキューＣＱの位置へライトする。
【0294】
以上説明した実施形態３－Ｂにおいては、サブミッションキューＳＱに格納されるコマンド情報Ｉ３からコマンドＩＤ１６を削除することができるため、コマンド情報Ｉ３のデータサイズを小さくすることができ、キャッシュメモリ９４の使用量を削減することができる。
【0295】
なお、実施形態３－Ｂにおいて、コントローラ９６は、位置情報Ｐ１に基づいて計算をし、コンプリーション情報９７は、位置情報Ｐ１に代えてこの計算結果を含むとしてもよい。
【0296】
（実施形態３－Ｃ）
実施形態３－Ｃは、上記の実施形態３－Ａまたは３－Ｂの変形例である。以下では、実施形態３－Ｂの変形例を説明するが、実施形態３－Ｃは実施形態３－Ａに対しても同様に適用可能である。実施形態３－Ｃでは、サブミッションキューＳＱに格納されるコマンド情報からホストアドレス１９を削除する。
実施形態３－Ｃは、上記の実施形態３－Ａまたは３－Ｂの変形例である。以下では、実施形態３－Ｂの変形例を説明するが、実施形態３－Ｃは実施形態３－Ａに対しても同様に適用可能である。実施形態３－Ｃでは、サブミッションキューＳＱに格納されるコマンド情報からホストアドレス１９を削除する。
【0297】
図２５は、実施形態３－Ｃに係るストレージシステム１Ｈの構成の一例を示すブロック図である。
【0298】
ストレージシステム１Ｈは、プロセッサ９８、キャッシュメモリ９９、メモリシステム１００を備える。メモリシステム１００は、コントローラ１０４と不揮発性メモリ８とを備える。
【0299】
キャッシュメモリ９９の一部は、例えばメモリシステム１００から転送されたリードデータまたはメモリシステム１００へ転送すべきライトデータなどのコマンドに関するデータ２８を格納するデータバッファメモリ１０１として利用される。なお、キャッシュメモリ９９とデータバッファメモリ１０１とは、別構成としてもよい。
【0300】
コマンドに関するデータ２８は、サブミッションキューＳＱにおけるコマンド情報Ｉ４の位置情報Ｐ１と、ベースアドレス１０２と、ストライド１０３とに基づいて配列される。データバッファメモリ１０１に格納されるデータ２８の位置は、例えば、位置情報Ｐ１と、ベースアドレス１０２と、ストライド１０３とを引き数とする関数により計算されてもよい。
【0301】
プロセッサ９８は、例えば、データバッファメモリ１０１にデータ２８を格納する場合に利用されるベースアドレス１０２とストライド１０３を決定し、事前に、コントローラ１０４へ通知する。
【0302】
コントローラ１０４は、ベースアドレス１０２とストライド１０３とをコントローラ１０４の内部メモリ１０５にライトする。
【0303】
プロセッサ９８は、ＳＱテールＳＱＴによって指定されるサブミッションキューＳＱの位置に、コマンド情報Ｉ４をライトする。
【0304】
実施形態３－Ｃにおいて、コマンド情報Ｉ４は、オペレーションコード１７とデータ長１８とメモリアドレス２０とを含むが、コマンドＩＤ１６とホストアドレス１９とを含まない。
【0305】
コントローラ１０４は、コマンド情報Ｉ４をリードする時点で、サブミッションキューＳＱにおけるコマンド情報Ｉ４の位置情報Ｐ１を保有しており、コントローラ１０４の内部メモリ１０５にライトしている。
【0306】
コントローラ１０４は、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱの位置からコマンド情報Ｉ４をリードし、コントローラ１０４の内部メモリ１０５へライトする。
【0307】
コントローラ１０４は、ベースアドレス１０２、位置情報Ｐ１、ストライド１０３に基づいて、データ２８のアドレスＡＤを計算する。具体的には、コントローラ１０４は、例えば、ベースアドレス１０２＋（位置情報Ｐ１×ストライド１０３）を計算し、データのアドレスＡＤを得る。
【0308】
コントローラ１０４は、コマンド情報Ｉ４とアドレスＡＤに基づいてコマンドを実行する。例えば、コマンドがリードコマンドの場合、コントローラ１０４は、不揮発性メモリ８からデータ２８をリードし、アドレスＡＤによって指定されるデータバッファメモリ１０１の位置に、データ２８をライトする。例えば、コマンドがライトデータの場合、コントローラ１０４は、アドレスＡＤによって指定されるデータバッファメモリ１０１の位置からデータ２８をリードし、データ２８を不揮発性メモリ８にライトする。
【0309】
以上説明した実施形態３－Ｃにおいては、コマンドに関するデータ２８のアドレスＡＤが、ベースアドレス１０２と位置情報Ｐ１とストライド１０３とに基づいて計算される。コントローラ１０４は、アドレスＡＤによって指定される位置へデータ２８をライトし、または、アドレスＡＤによって指定される位置からデータ２８をリードする。実施形態３－Ｃにおいては、サブミッションキューＳＱに格納されるコマンド情報Ｉ４からホストアドレス１９を削除することができるため、コマンド情報Ｉ４のデータサイズを小さくすることができ、キャッシュメモリ９９の使用量を削減することができる。
【0310】
なお、実施形態３－Ｃにおいて、コンプリーション制御は、上記の各種の態様を適用することができ、例えばコンプリーションキューＣＱを用いてコンプリーション制御を実行してもよく、例えばコマンド情報またはサブミッションキューＳＱの管理単位の位置から決まるエリアＥ１～Ｅｎを用いてコンプリーション制御を実行してもよい。
【0311】
（実施形態３－Ｄ）
実施形態３－Ｄでは、コマンド情報からホストアドレス１９を削除可能とする。実施形態３－Ｄは、上記の実施形態１－Ａないし３－Ｂと組み合わせて適用可能である。
実施形態３－Ｄでは、コマンド情報からホストアドレス１９を削除可能とする。実施形態３－Ｄは、上記の実施形態１－Ａないし３－Ｂと組み合わせて適用可能である。
【0312】
図２６は、実施形態３－Ｄに係るストレージシステム１Ｉの構成の一例を示すブロック図である。
【0313】
ストレージシステム１Ｉは、プロセッサ１０６、キャッシュメモリ１０７、メモリシステム１０８を備える。メモリシステム１０８は、コントローラ１０９と不揮発性メモリ８とを備える。
【0314】
この図２６では、コマンドがリードコマンドである場合を例示しているが、コマンドが例えばライトコマンドなどの場合であっても、同様の構成を適用可能である。
【0315】
実施形態３－Ｄに係るキャッシュメモリ１０７は、サブミッションキューＳＱとコンプリーションキューＣＱとデータキュー１１０とを含む。データキュー１１０は、コマンドに関するデータ２８を格納する。
【0316】
コマンドに関するデータ２８のデータキュー１１０へのライトおよびデータキュー１１０からのデータ２８のリードは先入れ先出し方式で実行される。
【0317】
プロセッサ１０６およびコントローラ１０９は、この先入れ先出し方式を実現するために、データキュー１１０において次にリードすべき位置を示すリードポインタ１１１、および、データキュー１１０において次にライトすべき位置を示すライトポインタ１１２を管理する。
【0318】
プロセッサ１０６は、例えば、データキュー１１０にデータ２８を格納する場合に利用されるベースアドレス１１３とデータキュー１１０のサイズ１１４とを決定し、事前に、ベースアドレス１１３とデータキュー１１０のサイズ１１４とをコントローラ１０９へ通知する。
【0319】
コントローラ１０９は、コントローラ１０９の内部メモリ１１５にベースアドレス１１３とデータキュー１１０のサイズ１１４とをライトする。
【0320】
プロセッサ１０６は、ＳＱテールＳＱＴによって指定されるサブミッションキューＳＱの位置に、コマンド情報Ｉ５をライトする。
【0321】
コマンド情報Ｉ５は、コマンドＩＤ１６、オペレーションコード１７、データ長１８、メモリアドレス２０を含むが、ホストアドレス１９を含まない。
【0322】
コントローラ１０９は、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱの位置からコマンド情報Ｉ５をリードし、コントローラ１０９の内部メモリ１１５へ格納する。
【0323】
コントローラ１０９は、コマンド情報Ｉ５と、ライトポインタ１１２によって指定されるデータキュー１１０の位置に基づいてコマンドを実行する。
【0324】
コントローラ１０９は、コマンドの実行により、不揮発性メモリ８からリードしたデータ２８を、ライトポインタ１１２によって指定される位置にライトする。コントローラ１０９は、ライトポインタ１１２によって指定される位置にデータ２８がライトされると、ライトポインタ１１２を更新する。具体的には、コントローラ１０９は、ライトポインタ１１２の値と、ライトポインタ１１２によって指定される位置に格納されているデータ２８のデータ長１８とを加算して、ライトポインタ１１２の値を更新する。コントローラ１０９は、更新したライトポインタ１１２がデータキュー１１０の範囲外を指定する場合は、ライトポインタ１１２を再びベースアドレス１１３へ戻す。
【0325】
コントローラ１０９は、コマンドＩＤ１６とステータス情報２２とを含むコンプリーション情報１５を生成し、ＣＱテールＣＱＴによって指定されるコンプリーションキューＣＱの位置にコンプリーション情報１５をライトする。
【0326】
プロセッサ１０６は、リードポインタ１１１によって指定される位置からデータ２８をリードする。その後、プロセッサ１０６は、リードポインタ１１１の値と、リードポインタ１１１によって指定される位置に格納されているデータ２８のデータ長１８とを加算して、リードポインタ１１１の値を更新する。プロセッサ１０６は、更新したリードポインタ１１１がデータキュー１１０の範囲外を指定する場合は、リードポインタ１１１を再びベースアドレス１１３へ戻す。
【0327】
以上説明した実施形態３－Ｄにおいては、前のコマンドに続いて次のコマンドが実行された場合に、前のコマンドに関するデータの終端に、次のコマンドに関するデータが追加される。コントローラ１０９は、ライトポインタ１１２によって指定されるデータキュー１１０の位置に、データ２８をライトする。
【0328】
実施形態３－Ｄにおいては、サブミッションキューＳＱに格納されるコマンド情報Ｉ５からホストアドレス１９を削除することができるため、コマンド情報Ｉ５のデータサイズを小さくすることができ、キャッシュメモリ１０７の使用量を削減することができる。
【0329】
なお、実施形態３－Ｄにおいて、コンプリーション制御は、上記の各種の態様に変更することができ、例えば専用のエリアＥ１～Ｅｎを用いてコンプリーション制御を実行してもよい。
【0330】
実施形態３－Ｄにおいて、データキュー１１０に、コンプリーションキューＣＱが組み込まれていてもよい。
【0331】
プロセッサ１０６またはコントローラ１０９は、コンプリーションキューＣＱの管理単位の位置からデータを指定するポインタを取得してもよい。
【0332】
実施形態３－Ｄではプロセッサ１０６がリードコマンドを発行した場合を例として説明しているが、プロセッサ１０６がライトコマンドを発行した場合も同様にデータキュー１１０を適用可能である。プロセッサ１０６がライトコマンドを発行した場合には、ライトデータを格納するデータキュー１１０のリードポインタ１１１はコントローラ１０９が管理し、ライトポインタ１１２はプロセッサ１０６が管理する。プロセッサ１０６は、ライトポインタ１１２によって指定されるデータキュー１１０の位置にデータ２８をライトし、コントローラ１０９は、リードポインタ１１１によって指定されるデータキュー１１０の位置からデータ２８をリードして不揮発性メモリ８にライトする。
【0333】
（実施形態３－Ｅ）
実施形態３－Ｅでは、上記の実施形態３－Ａと実施形態３－Ｃとの組み合わせを説明する。
実施形態３－Ｅでは、上記の実施形態３－Ａと実施形態３－Ｃとの組み合わせを説明する。
【0334】
図２７は、実施形態３－Ｅに係るストレージシステム１Ｊの構成の一例を示すブロック図である。
【0335】
ストレージシステム１Ｊは、プロセッサ１１６、キャッシュメモリ１１７、メモリシステム１１８を備える。メモリシステム１１８は、コントローラ１１９と不揮発性メモリ８とを備える。
【0336】
キャッシュメモリ１１７は、サブミッションキューＳＱ１，ＳＱ２とコンプリーションキューＣＱとデータバッファメモリ１０１とを含む。
【0337】
以下においては、サブミッションキューＳＱ１に対する制御を代表して説明するが、サブミッションキューＳＱ２に対する制御も同様である。
【0338】
プロセッサ１１６は、例えば、データバッファメモリ１０１にデータ２８を格納する場合に利用されるベースアドレス１０２とストライド１０３を決定し、事前に、コントローラ１１９へ通知する。
【0339】
また、プロセッサ１１６は、サブミッションキューＳＱ１に対して、オペレーションコードＯＰ１とデータ長ＤＬ１とを設定し、サブミッションキューＳＱ１に対してオペレーションコードＯＰ１とデータ長ＤＬ１とが設定されていることを示す情報１３３Ａを、事前に、コントローラ１１９に通知する。
【0340】
コントローラ１１９は、ベースアドレス１０２、ストライド１０３、サブミッションキューＳＱ１に対してオペレーションコードＯＰ１とデータ長ＤＬ１とが設定されていることを示す情報１３３Ａを、コントローラ１１９の内部メモリ１２０にライトする。
【0341】
サブミッションキューＳＱに対して格納されるコマンド情報Ｉ６は、コマンドＩＤ１６とメモリアドレス２０とを含むが、オペレーションコード１７とデータ長１８とホストアドレス１９とを含まない。
【0342】
プロセッサ１１６は、オペレーションコードＯＰ１およびデータ長ＤＬ１に対応するコマンドを発行する場合に、コマンド情報Ｉ６を、ＳＱテールＳＱＴによって指定されるサブミッションキューＳＱ１の位置にライトする。実施形態３－Ｅでは、プロセッサ１１６の１命令又は１拡張命令により、コマンド情報Ｉ６がサブミッションキューＳＱ１へライトされるものとする。
【0343】
コントローラ１１９は、コマンド情報Ｉ６をリードする時点で、位置情報Ｐ１を保有しており、コントローラ１１９の内部メモリ１２０にライトしている。また、コントローラ１１９は、ＳＱヘッドＨによって指定されるサブミッションキューＳＱ１の位置からコマンド情報Ｉ６をリードし、コントローラ１１９の内部メモリ１２０へライトする。
【0344】
コントローラ１１９は、ベースアドレス１０２、位置情報Ｐ１、ストライド１０３に基づいて、データ２８のアドレスＡＤを計算し、コントローラ１１９の内部メモリ１２０にライトする。
【0345】
コントローラ１１９は、コマンド情報Ｉ６と、オペレーションコードＯＰ１と、データ長ＤＬ１と、アドレスＡＤとに基づいてコマンドを実行する。例えば、コマンドがリードコマンドの場合、コントローラ１１９は、不揮発性メモリ８からデータ２８をリードし、アドレスＡＤによって指定されるデータバッファメモリ１０１の位置に、データ２８をライトする。例えば、コマンドがライトコマンドの場合、コントローラ１１９は、アドレスＡＤによって指定されるデータバッファメモリ１０１の位置からデータ２８をリードし、データ２８を不揮発性メモリ８にライトする。
【0346】
コントローラ１１９は、コンプリーション情報１５を生成し、コンプリーション情報１５を、ＣＱテールＣＱＴによって指定されるコンプリーションキューＣＱの位置に転送する。
【0347】
プロセッサ１１６は、ＣＱヘッドＣＱＨによって指定されるコンプリーションキューＣＱの位置からコンプリーション情報１５をリードする。また、プロセッサ１１６は、コマンドがリードコマンドの場合、ベースアドレス１０２、ストライド１０３、位置情報Ｐ１に基づいてデータ２８のアドレスＡＤを計算し、アドレスＡＤによって指定されるデータバッファメモリ１０１の位置からデータ２８をリードする。
【0348】
以上説明した実施形態３－Ｅにおいては、上記の実施形態３－Ａおよび実施形態３－Ｃと同様の効果を得ることができる。具体的には、実施形態３－Ｅにおいては、コマンド情報Ｉ６からオペレーションコード１７とデータ長１８とホストアドレス１９とを削除することができ、コマンド情報Ｉ６のデータサイズを削減することができ、キャッシュメモリ１１７の使用量を削減することができ、プロセッサ１１６の処理負荷を軽減することができる。
【0349】
実施形態３－Ｅにおいて、例えば、プロセッサ１１６が６４ビットマシンであり、コマンド情報Ｉ６のデータサイズが６４ビットまたは１２８ビットであるとすると、プロセッサ１１６は、６４ビットストアの１命令または１拡張命令でコマンド情報Ｉ６をサブミッションキューＳＱ１に格納することができる。このため、プロセッサ１１６の処理効率を向上させることができる。
【0350】
（実施形態３－Ｆ）
実施形態３－Ｆでは、上記の実施形態３－Ｅの変形例を説明する。この実施形態３－Ｆは、上記の実施形態３－Ａと実施形態３－Ｃと実施形態２－Ａとの組み合わせに相当する。
実施形態３－Ｆでは、上記の実施形態３－Ｅの変形例を説明する。この実施形態３－Ｆは、上記の実施形態３－Ａと実施形態３－Ｃと実施形態２－Ａとの組み合わせに相当する。
【0351】
図２８は、実施形態３－Ｆに係るストレージシステム１Ｋの構成の一例を示すブロック図である。
【0352】
実施形態３－Ｆにおいて、コマンド情報Ｉ６は、コマンドＩＤ１６とメモリアドレス２０とを含み、オペレーションコード１７、データ長１８、ホストアドレス１９を含まない。なお、実施形態３－Ｆにおいて、コマンド情報Ｉ６は、コマンドＩＤ１６を含まないとしてもよい。
【0353】
ストレージシステム１Ｋは、プロセッサ１２１、キャッシュメモリ１２２、メモリシステム１２３を備える。メモリシステム１２３は、コントローラ１２４と不揮発性メモリ８とを備える。
【0354】
キャッシュメモリ１２２は、サブミッションキューＳＱ１，ＳＱ２と、エリアＥ１～Ｅｎと、データバッファメモリ１０１とを含む。
【0355】
以下においてはサブミッションキューＳＱ１に対する制御を代表して説明するが、サブミッションキューＳＱ２に対する制御も同様である。
【0356】
プロセッサ１２１は、例えば、データバッファメモリ１０１のベースアドレス１０２とストライド１０３を決定し、事前に、コントローラ１２４へ通知する。
【0357】
また、プロセッサ１２１は、サブミッションキューＳＱ１に対して、オペレーションコードＯＰ１とデータ長ＤＬ１とを設定し、サブミッションキューＳＱ１に対してオペレーションコードＯＰ１とデータ長ＤＬ１とが設定されていることを示す情報１３３Ａを、事前に、コントローラ１２４に通知する。
【0358】
さらに、プロセッサ１２１は、サブミッションキューＳＱ１に格納されているコマンド情報Ｉ６から一意に決まりエリアＥ１～Ｅｎとして使用される位置を示すアドレスを決定、取得、または、計算し、エリアＥ１～Ｅｎを準備または確保する。
【0359】
コントローラ１２４は、ベースアドレス１０２、ストライド１０３、サブミッションキューＳＱ１に対してオペレーションコードＯＰ１とデータ長ＤＬ１とが設定されていることを示す情報１３３Ａを、コントローラ１２４の内部メモリ１２５にライトする。
【0360】
プロセッサ１２１は、オペレーションコードＯＰ１およびデータ長ＤＬ１に対応するコマンドを発行する場合に、コマンド情報Ｉ６を、ＳＱテールＳＱＴによって指定されるサブミッションキューＳＱ１の位置にライトする。
【0361】
コントローラ１２４は、コマンド情報Ｉ６をリードする時点で、位置情報Ｐ１を保有しており、コントローラ１２４の内部メモリ１２５にライトしている。また、コントローラ１２４は、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱ１の位置からコマンド情報Ｉ６をリードし、コントローラ１２４の内部メモリ１２５へライトする。
【0362】
コントローラ１２４は、ベースアドレス１０２、位置情報Ｐ１、ストライド１０３に基づいて、データ２８のアドレスＡＤを計算する。
【0363】
さらに、コントローラ１２４は、コマンド情報Ｉ６に対応するコマンドの実行後、コンプリーション情報５３のライト先となるエリアＥ１を指定するコンプリーションアドレス５７を計算し、コンプリーションアドレス５７をコントローラ１２４の内部メモリ１２５へライトする。
【0364】
コントローラ１２４は、コマンド情報Ｉ６、サブミッションキューＳＱ１に対してオペレーションコードＯＰ１とデータ長ＤＬ１とが設定されていることを示す情報１３３Ａ、アドレスＡＤに基づいて、コマンドを実行する。例えば、コマンドがリードコマンドの場合、コントローラ１２４は、不揮発性メモリ８からデータ２８をリードし、アドレスＡＤによって指定されるデータバッファメモリ１０１の位置に、データ２８をライトする。例えば、コマンドがライトコマンドの場合、コントローラ１２４は、アドレスＡＤによって指定されるデータバッファメモリ１０１の位置からデータ２８をリードし、データ２８を不揮発性メモリ８にライトする。
【0365】
コントローラ１２４は、コンプリーション情報５３を生成し、コンプリーション情報５３を、コントローラ１２４の内部メモリ１２５に格納されているコンプリーションアドレス５７によって指定されるエリアＥ１にライトする。
【0366】
プロセッサ１２１は、サブミッションキューＳＱ１に格納されているコマンド情報Ｉ６から決まるエリアＥ１から、コンプリーション情報５３をリードし、ベースアドレス１０２、ストライド１０３、位置情報Ｐ１に基づいてデータ２８のアドレスＡＤを計算し、データ２８をリードする。
【0367】
以上説明した実施形態３－Ｆにおいては、上記の上記の実施形態３－Ａと実施形態３－Ｃと実施形態２－Ａと同様の効果を得ることができる。具体的には、実施形態３－Ｆにおいては、コマンド情報Ｉ６のデータサイズを削減することができる。また、実施形態３－Ｆにおいては、コンプリーションキューＣＱを使用しないため、コンプリーション制御を軽減することができる。これにより、実施形態３－Ｆにおいては、キャッシュメモリの使用量を削減することができ、プロセッサ１２１の処理負荷を軽減することができる。
【0368】
（実施形態３－Ｇ）
実施形態３－Ｇでは、上記の実施形態１－Ａないし３－Ｆをキーバリュー検索方式で実現する場合を説明する。
実施形態３－Ｇでは、上記の実施形態１－Ａないし３－Ｆをキーバリュー検索方式で実現する場合を説明する。
【0369】
実施形態３－Ｇでは、実施形態３－Ｄに対してキーバリュー検索方式を適用する場合を例として説明する。しかしながら、実施形態１－Ａないし３－Ｃ、３－Ｅ、３－Ｆに対しても、同様に、キーバリュー検索方式を適用可能である。
【0370】
実施形態３－Ｇでは、コマンド情報がキーを含み、キーに対応するバリュー（リードデータ）がキャッシュメモリのデータキューに格納される。
【0371】
図２９は、実施形態３－Ｇに係るストレージシステム１Ｌの構成の一例を示すブロック図である。
【0372】
ストレージシステム１Ｌは、プロセッサ１２６、キャッシュメモリ１２７、メモリシステム１２８を備える。メモリシステム１２８は、コントローラ１２９と不揮発性メモリ８とを備える。
【0373】
この図２９では、コマンドがリードコマンドである場合を例示しているが、コマンドが例えばライトコマンドなどの場合であっても、同様の構成を適用可能である。
【0374】
各キーＫに対応する各バリューＶのデータサイズは可変である。
【0375】
キャッシュメモリ１２７は、サブミッションキューＳＱ１，ＳＱ２とコンプリーションキューＣＱとデータキュー１１０とを含む。
【0376】
サブミッションキューＳＱ１は、リードコマンドを示すオペレーションコードＯＰ１と対応付けられている。
【0377】
データキュー１１０は、コントローラ１２９によってリードされたバリューＶを格納する。データキュー１１０に対するバリューＶのライトおよびデータキュー１１０からのバリューのリードは先入れ先出し方式で実行される。
【0378】
ライトポインタ１１２は、次にバリューＶをライトすべき位置を指定する。コントローラ１２９は、キーＫに対応するバリューＶを不揮発性メモリ８からリードすると、ライトポインタ１１２によって指定される位置にバリューＶをライトする。コントローラ１２９は、ライトポインタ１１２の示す位置にバリューＶがライトされると、ライトポインタ１１２の値とバリューＶのデータ長１３０とを加算して、ライトポインタ１１２の値を更新する。
【0379】
リードポインタ１１１は、次にバリューＶをリードすべき位置を指定する。プロセッサ１２６は、リードポインタ１１１によって指定される位置からバリューＶをリードする。プロセッサ１２６は、リードポインタ１１１の示す位置からバリューＶをリードすると、リードポインタ１１１の値とリードされたバリューＶのデータ長１３０とを加算して、リードポインタ１１１の値を更新する。
【0380】
実施形態３－Ｇにおいては、コントローラ１２９がライトポインタ１１２を管理し、プロセッサ１２６がリードポインタ１１１を管理する場合を例として説明する。しかしながら、プロセッサ１２６がライトポインタ１１２を管理してもよく、コントローラ１２９がリードポインタ１１１を管理してもよい。
【0381】
実施形態３－Ｇにおいて、サブミッションキューＳＱ１に格納されるコマンド情報Ｉ７は、コマンドＩＤ１６とキーＫとを含むが、例えばオペレーションコード１７、データ長１８、ホストアドレス１９、メモリアドレス２０などを含まない。また、コマンド情報Ｉ７は、キーの長さを含まなくてもよい。
【0382】
コンプリーションキューＣＱに格納されるコンプリーション情報１３１は、コマンドＩＤとステータス情報２２とバリューＶのデータ長１３０とを含む。
【0383】
プロセッサ１２６は、サブミッションキューＳＱ１に対して、リードコマンドを示すオペレーションコードＯＰ１を設定し、サブミッションキューＳＱ１に対してオペレーションコードＯＰ１が設定されていることを示す情報１３３Ｃを、事前に、コントローラ１２９に通知する。
【0384】
コントローラ１２９は、サブミッションキューＳＱ１に対してオペレーションコードＯＰ１が設定されていることを示す情報１３３Ｃを、コントローラ１２９の内部メモリ１３２にライトする。
【0385】
プロセッサ１２６は、リードコマンドが発行された場合に、コマンド情報Ｉ７を、ＳＱテールＳＱＴによって指定されるサブミッションキューＳＱ１の位置にライトする。実施形態３－Ｇでは、プロセッサ１２６の１命令又は１拡張命令により、コマンド情報Ｉ７がサブミッションキューＳＱへライトされるものとする。
【0386】
コントローラ１２９は、ＳＱヘッドＳＱＨによって指定されるサブミッションキューＳＱ１の位置からコマンド情報Ｉ７をリードし、コントローラ１２９の内部メモリ１３２にライトする。
【0387】
コントローラ１２９は、コマンド情報Ｉ７と、サブミッションキューＳＱ１に対してオペレーションコードＯＰ１が設定されていることを示す情報１３３Ｃとに基づいてコマンドを実行し、不揮発性メモリ８からキーＫに対応するバリューＶをリードし、ライトポインタ１１２によって指定されるデータキュー１１０の位置に、バリューＶをライトする。
【0388】
コントローラ１２９は、ライトポインタ１１２の値にバリューＶのデータ長１３０を加算して、ライトポインタ１１２の値を更新する。
【0389】
コントローラ１２９は、コンプリーション情報１３１を生成し、ＣＱテールＣＱＴによって指定されるコンプリーションキューＣＱの位置に、コンプリーション情報１３１をライトする。
【0390】
プロセッサ１２６は、ＣＱヘッドＣＱＨによって指定されるコンプリーションキューＣＱの位置からコンプリーション情報１３１をリードする。
【0391】
プロセッサ１２６は、リードポインタ１１１によって指定されるデータキュー１１０の位置から、コンプリーション情報１３１に含まれているデータ長１３０のバリューＶをリードする。
【0392】
さらに、プロセッサ１２６は、リードポインタ１１１の値にコンプリーション情報１３１に含まれているリードしたバリューＶのデータ長１３０を加算して、リードポインタ１１１の値を更新する。
【0393】
以上説明した実施形態３－Ｇにおいては、キーバリュー検索型のストレージシステム１Ｌにおいても、上記の各実施形態に係る手法を適宜組み合わせて、上記の各実施形態と同様の効果を得ることができる。具体的には、実施形態３－Ｇでは、コマンド情報Ｉ７のデータサイズを削減することができ、キャッシュメモリ１２７の使用量を減らすことができ、サブミッションキューＳＱに対する制御およびコンプリーション制御を簡略化してプロセッサ１２６の処理効率を向上させることができる。
【0394】
実施形態３－Ｇにおいては、上記の実施形態３－Ｆと同様に、コマンド情報Ｉ７のデータサイズを、プロセッサ１２６の１命令サイズまたは１拡張命令サイズ以下とし、プロセッサ１２６の処理効率を向上させてもよい。
【0395】
上記の実施形態３－Ｃないし３－Ｇにおいて、データバッファメモリ１０１またはデータキュー１１０に対してデータ２８またはバリューＶをライトする位置、すなわちアドレスは、その他の様々な手法で決定されてもよい。
【0396】
例えば、データバッファメモリ１０１またはデータキュー１１０のアドレスは、コマンド情報を構成する値、サブミッションキューＳＱ内のコマンド情報の位置、メモリシステム側にあらかじめ設定されている値、メモリシステムが以前にリクエストを処理した結果として保持している値に基づいて算出されてもよい。
【0397】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【0398】
１Ａ～１Ｌ…ストレージシステム、２…プロセッサ、３…キャッシュメモリ、ＳＱ…サブミッションキュー、ＣＱ…コンプリーションキュー、７…コントローラ、８…不揮発性メモリ、９…ホストデバイス、１０…メモリシステム、１２…更新頻度情報、１４，Ｉ１～Ｉ７…コマンド情報、ＣＩＳ…複数のコマンド情報のセット、１５，５３，１３１…コンプリーション情報、２１…更新情報、２３…検出部、２４…コマンド実行部、２５…コンプリーション生成部、４６…更新予定の情報数、４７…単位時間あたりの情報更新回数、Ｅ１～Ｅｎ…エリア、５７…コンプリーションアドレス、７８…アドレス計算部、ｘ１～ｘｎ…インデックス、７５，１０２…ベースアドレス、７６，１０３…ストライド、８１…アトリビュート情報、Ｐ１…位置情報、１０１…データバッファエリア、１１０…データキュー、１１１…リードポインタ、１１２…ライトポインタ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】