知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-26
(45)【発行日】2024-01-10
(54)【発明の名称】最適化装置及び最適化方法
(51)【国際特許分類】
G06N 99/00 20190101AFI20231227BHJP
【ＦＩ】
G06N99/00 180
【請求項の数】
6
(21)【出願番号】P 2020055373
(22)【出願日】2020-03-26
(65)【公開番号】P2021157361
(43)【公開日】2021-10-07
【審査請求日】2022-12-08
(73)【特許権者】
【識別番号】000005223
【氏名又は名称】富士通株式会社
(74)【代理人】
【識別番号】110002918
【氏名又は名称】弁理士法人扶桑国際特許事務所
(72)【発明者】
【氏名】神田 浩一
【審査官】武田 広太郎
(56)【参考文献】
【文献】国際公開第２０２０／０５４０６２（ＷＯ，Ａ１）
【文献】特開２０１９－１７９３６４（ＪＰ，Ａ）
【文献】鷹野 芙美代 ほか，組合せ最適化問題における制約条件を考慮したＱＵＢＯソルバ，情報処理学会 研究報告 アルゴリズム（ＡＬ） ２０１９－ＡＬ－１７５，日本，情報処理学会，2019年
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｎ ９９／００
(57)【特許請求の範囲】
【請求項1】
イジングモデルのエネルギーを表す評価関数に含まれるＮ（Ｎは２以上の整数）の２乗個の状態変数をＮ行Ｎ列に配列したときに各行に含まれる状態変数の値の和が１であり、かつ各列に含まれる状態変数の値の和が１である制約を満たすように、４つの状態変数の値を変化させた場合に生じる前記イジングモデルの前記エネルギーの第１変化量を、変化前の値が０である複数の第１の状態変数のそれぞれについて計算する計算部と、前記複数の第１の状態変数のそれぞれについて計算された前記第１変化量に基づいて、変化が許容される前記４つの状態変数を選択し、選択した前記４つの状態変数を識別する識別情報を出力する遷移選択部と、
前記識別情報に基づいて、変化が許容された前記４つの状態変数の値を更新する更新部と、
を有する最適化装置。
【請求項2】
前記計算部は、前記複数の第１の状態変数のそれぞれについての前記第１変化量の何れかをそれぞれ計算する複数のエネルギー変化計算回路を有し、前記識別情報に基づいて、前記第１変化量の計算に用いる、前記Ｎの２乗個の状態変数のそれぞれ１つが変化することによる前記イジングモデルの前記エネルギーの第２変化量の大きさをそれぞれ表すＮの２乗個の局所場の何れかを、前記複数のエネルギー変化計算回路のそれぞれに伝搬する伝搬部を、
さらに有する請求項１に記載の最適化装置。
【請求項3】
前記伝搬部は、前記識別情報に基づいて、前記複数のエネルギー変化計算回路のそれぞれに対して、前記複数の第１の状態変数の何れか１つの第１の状態変数についての第１の局所場と、前記第１の状態変数と同一行に含まれ値が１である第２の状態変数についての第２の局所場と、前記第１の状態変数と同一列に含まれ値が１である第３の状態変数についての第３の局所場と、前記第２の状態変数と同一列かつ前記第３の状態変数と同一行であり値が０である第４の状態変数についての第４の局所場を供給する、請求項２に記載の最適化装置。
【請求項4】
前記伝搬部は、時分割で、または複数のバスを用いて並列に、前記Ｎの２乗個の局所場のそれぞれを、前記複数のエネルギー変化計算回路の何れかに供給する、請求項２または３に記載の最適化装置。
【請求項5】
前記Ｎの２乗個の状態変数のそれぞれの間の相互作用の大きさを示す複数の重み係数を記憶する記憶部と、前記識別情報に基づいて、前記複数の重み係数のうち、前記第１変化量の計算に用いられる重み係数群が記憶されている前記記憶部のアドレスを指定するアドレスデコーダと、をさらに有し、
前記記憶部は、前記アドレスに基づいて、前記重み係数群を一度に読み出す、
請求項１乃至４の何れか一項に記載の最適化装置。
【請求項6】
計算部が、イジングモデルのエネルギーを表す評価関数に含まれるＮ（Ｎは２以上の整数）の２乗個の状態変数をＮ行Ｎ列に配列したときに各行に含まれる状態変数の値の和が１であり、かつ各列に含まれる状態変数の値の和が１である制約を満たすように、４つの状態変数の値を変化させた場合に生じる前記イジングモデルの前記エネルギーの変化量を、変化前の値が０である複数の第１の状態変数のそれぞれについて計算し、遷移選択部が、前記複数の第１の状態変数のそれぞれについて計算された前記変化量に基づいて、変化が許容される前記４つの状態変数を選択し、選択した前記４つの状態変数を識別する識別情報を出力し、
更新部が、前記識別情報に基づいて、変化が許容された前記４つの状態変数の値を更新する、
最適化方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、最適化装置及び最適化方法に関する。
【背景技術】
【0002】
ノイマン型コンピュータが不得意とする大規模な離散最適化問題を計算する装置として、イジング型の評価関数（エネルギー関数などとも呼ばれる）を用いたイジング装置（ボルツマンマシンとも呼ばれる）がある。
【0003】
イジング装置による計算では、計算対象の問題は磁性体のスピンの振る舞いを表すモデルであるイジングモデルに置き換えられる。そして、疑似焼き鈍し法やレプリカ交換法（交換モンテカルロ法とも呼ばれる）などのマルコフ連鎖モンテカルロ法により、イジングモデル型の評価関数の値（イジングモデルのエネルギーに相当する）が最小となる状態の探索が行われる。
【0004】
従来、デジタル回路を用いてマルコフ連鎖モンテカルロ法を行うことでエネルギーが最小となる状態を探索する最適化装置がある。従来の最適化装置は、一度に１つの状態変数の値だけ変化するとしてエネルギーの変化量（以下単にエネルギー変化という場合もある）を計算し、そのエネルギー変化に対して温度に対応するノイズ値を加えた値に応じてビットの変化を許容するか否かを決定する。エネルギーが増加する状態変数の値の変化も所定の確率で許容され、温度が低くなるにつれてその確率は低くなる。
【0005】
ところで、最適化問題には、評価関数に含まれる複数の状態変数のうち値が１となる状態変数の数を１つのみとする制約（１－ｈｏｔ制約）をもつものがある。１－ｈｏｔ制約には、Ｎ２個の状態変数をＮ行Ｎ列の行列状に並べたときに各行と各列に含まれる状態変数の値の和が１となるものがある。以下、このような１－ｈｏｔ制約を２－Ｗａｙ １－ｈｏｔ制約という。たとえば、ｘ１～ｘ９を３行３列の行列状に並べたときに、ｘ１＋ｘ２＋ｘ３＝１、ｘ４＋ｘ５＋ｘ６＝１、ｘ７＋ｘ８＋ｘ９＝１、ｘ１＋ｘ４＋ｘ７＝１、ｘ２＋ｘ５＋ｘ８＝１、ｘ３＋ｘ６＋ｘ９＝１とする制約は、２－Ｗａｙ １ｈｏｔ制約である。巡回セールスマン問題、配車計画問題、２次割り当て問題などは、２－Ｗａｙ １－ｈｏｔ制約をもつ。
【先行技術文献】
【特許文献】
【0006】
【文献】特開平７－３６４７３号公報
【文献】特開２００３－２６３８９０号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
従来の最適化装置では一度に変化する状態変数の数は１つである。つまり、従来の最適化装置は、ハミング距離＝１の状態遷移を繰り返しながらエネルギーが最小となる基底状態の探索を行う。そのため、従来の最適化装置では、２－Ｗａｙ １－ｈｏｔ制約を満たさない状態への遷移も発生し、遷移が起こりうる状態の数（探索空間）が２－Ｗａｙ １－ｈｏｔ制約を満たす状態の数よりも大きい。また、２－Ｗａｙ １－ｈｏｔ制約の制約項のために生じるエネルギー障壁のために状態遷移に時間がかかる。以上のことから、従来の最適化装置では、２－Ｗａｙ １－ｈｏｔ制約をもつ最適化問題の最適解の探索に時間がかかるという問題がある。
【0008】
１つの側面では、本発明は、２－Ｗａｙ １－ｈｏｔ制約をもつ最適化問題の計算時間を短縮可能な最適化装置及び最適化方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
１つの実施態様では、イジングモデルのエネルギーを表す評価関数に含まれるＮ（Ｎは２以上の整数）の２乗個の状態変数をＮ行Ｎ列に配列したときに各行に含まれる状態変数の値の和が１であり、かつ各列に含まれる状態変数の値の和が１である制約を満たすように、４つの状態変数の値を変化させた場合に生じる前記イジングモデルの前記エネルギーの第１変化量を、変化前の値が０である複数の第１の状態変数のそれぞれについて計算する計算部と、前記複数の第１の状態変数のそれぞれについて計算された前記第１変化量に基づいて、変化が許容される前記４つの状態変数を選択し、選択した前記４つの状態変数を識別する識別情報を出力する遷移選択部と、前記識別情報に基づいて、変化が許容された前記４つの状態変数の値を更新する更新部と、を有する最適化装置が提供される。
【発明の効果】
【0010】
１つの側面では、本発明は、２－Ｗａｙ １－ｈｏｔ制約をもつ最適化問題の計算時間を短縮できる。
【図面の簡単な説明】
【0011】
【図1】第１の実施の形態の最適化装置の一例を示す図である。
【図2】第２の実施の形態の最適化装置の一例を示す図である。
【図3】伝搬部の一例を示す図である。
【図4】伝搬制御部の一例を示す図である。
【図5】２５個の状態変数について２－Ｗａｙ １－ｈｏｔ制約を満たす状態遷移の一例を示す図である。
【図7】ｈｉ，ｈｊの伝搬例を示す図である。
【図8】ｈｌの伝搬例を示す図である。
【図9】ｈｋの伝搬例を示す図である。
【図10】Ｗｉｌの伝搬例を示す図である。
【図11】Ｗｊｋの伝搬例を示す図である。
【図12】Ｗｉｌの読み出しとΔＥ計算回路の記憶部への記憶例を示す図である。
【図13】Ｗｊｋの読み出しとΔＥ計算回路の記憶部への記憶例を示す図である。
【図14】Ｗｊｋのアドレス指定例を示す図である。
【図15】２５×２５個の重み係数を記憶する記憶部の一例を示す図である。
【図16】第２の実施の形態の最適化装置の一例の流れを説明する図である。
【図17】第２の実施の形態の最適化装置を用いた場合の計算短縮効果を表すシミュレーション結果を示す図である。
【図18】第３の実施の形態の最適化装置の一例を示す図である。
【図19】局所場及び重み係数を伝搬する伝搬制御部の一例を示す図である。
【図20】Ｎ＝５の場合に各サイクルで計算されるエネルギー変化の例を示す図である。
【図21】サイクル１における伝搬制御部の動作例を示す図である。
【図22】サイクル２における伝搬制御部の動作例を示す図である。
【図23】サイクル３における伝搬制御部の動作例を示す図である。
【図24】サイクル４における伝搬制御部の動作例を示す図である。
【図25】エネルギー変化を伝搬する伝搬制御部の一例を示す図である。
【図26】ΔＥ計算回路の変形例を示す図である。
【発明を実施するための形態】
【0012】
【0013】
最適化装置１０は、２－Ｗａｙ １－ｈｏｔ制約を満たす状態以外の状態の探索を除外することで、２－Ｗａｙ １－ｈｏｔ制約をもつ最適化問題の計算時間を短縮するものである。
【0014】
最適化問題はイジングモデルにモデル化される。モデル化されたイジングモデルのエネルギーは、たとえば、以下の式（１）に示すような評価関数（Ｅ（ｘ））で定義される。
【0015】
【数1】
【0016】
右辺第１項は、イジングモデルに含まれる全状態変数から選択可能な２つの状態変数の全組合せについて、漏れと重複なく、２つの状態変数の値と重み係数との積を積算したものである。ｘｉは、インデックス＝ｉの状態変数である。ｘｊは、インデックス＝ｊの状態変数である。Ｗｉｊは、インデックス＝ｉ，ｊの状態変数の間の重み（たとえば、結合の強さ）を示す重み係数である。なお、Ｗｉｉ＝０である。また、Ｗｉｊ＝Ｗｊｉであることが多い（つまり、重み係数による係数行列は対称行列である場合が多い）。
【0017】
右辺第２項は、全状態変数のそれぞれのバイアス係数と状態変数の値との積の総和を求めたものである。ｂｉは、インデックス＝ｉの状態変数に対するバイアス係数を示している。ｃは定数である。
【0018】
たとえば、イジングモデルにおけるスピンの「－１」は、状態変数の値「０」に対応する。イジングモデルにおけるスピンの「＋１」は、状態変数の値「１」に対応する。このため、状態変数を、０または１の値をとるビットと呼ぶこともできる。
【0019】
式（１）の値が最小となる状態変数の値の組合せが問題の解（最適解）となる。
なお、式（１）において、ｘｉの値が変化して１－ｘｉとなると、ｘｉの増加分は、Δｘｉ＝（１－ｘｉ）－ｘｉ＝１－２ｘｉと表せる。この値の変化に伴うエネルギー変化（ΔＥｉ）は、以下の式（２）で表される。
なお、式（１）において、ｘｉの値が変化して１－ｘｉとなると、ｘｉの増加分は、Δｘｉ＝（１－ｘｉ）－ｘｉ＝１－２ｘｉと表せる。この値の変化に伴うエネルギー変化（ΔＥｉ）は、以下の式（２）で表される。
【0020】
【数2】
【0021】
式（２）において、ｘｉが１から０に変化するとき、Δｘｉは－１となり、ｘｉが０から１に変化するとき、Δｘｉは１となる。なお、ｈｉは局所場（ローカルフィールド）と呼ばれ、Δｘｉに応じてｈｉに符号（＋１または－１）を乗じたものがΔＥｉである。つまり、ｈｉは、ｘｉが１つ変化することによるイジングモデルのエネルギー変化の大きさを表す。
【0022】
ｘｊが０から１に変化するときのｈｉの変化分は、Δｈｉ
（ｊ）＝＋Ｗｉｊ、ｘｊが１から０に変化するときのｈｉの変化分は、Δｈｉ
（ｊ）＝－Ｗｉｊである。同様に、ｘｉが変化したときのｘｊについてのｈｊの変化分は、Δｈｊ
（ｉ）＝ΔｘｉＷｉｊ、と表せる。
【0023】
一方、２－Ｗａｙ １－ｈｏｔ制約を満たす状態以外の状態の探索を除外する場合、一度の状態遷移において、４つの状態変数の値を変化させることになる。
以下では、評価関数に含まれるｎ＝Ｎ２（Ｎは２以上の整数）の状態変数が２－Ｗａｙ １－ｈｏｔ制約を受けるものとする。これらの状態変数をＮ行Ｎ列に配列したときに各行と各列に含まれる状態変数の値の和が１である制約を満たすように、一度の状態遷移において、４つの状態変数の値を変化させることで、２－Ｗａｙ １－ｈｏｔ制約を満たす状態以外の状態の探索を除外できる。
以下では、評価関数に含まれるｎ＝Ｎ２（Ｎは２以上の整数）の状態変数が２－Ｗａｙ １－ｈｏｔ制約を受けるものとする。これらの状態変数をＮ行Ｎ列に配列したときに各行と各列に含まれる状態変数の値の和が１である制約を満たすように、一度の状態遷移において、４つの状態変数の値を変化させることで、２－Ｗａｙ １－ｈｏｔ制約を満たす状態以外の状態の探索を除外できる。
【0024】
なお、２－Ｗａｙ １－ｈｏｔ制約が満たされている状態で、値が０の状態変数の１つを更新対象候補とした場合、他の３つの更新対象候補の状態変数が決まる。
図１には、インデックス＝ｉ，ｊ，ｋ，ｌの４つの状態変数（ｘｉ，ｘｊ，ｘｋ，ｘｌ）の値を変化させることによる状態遷移の例が示されている。値が０の状態変数であるｘｊを更新対象候補とした場合、ｘｊと同じ行及び同じ列に含まれる状態変数のうち、値が１の状態変数であるｘｉ，ｘｌが更新対象候補となる。さらに、ｘｉと同じ列、かつ、ｘｌと同じ行である、値が０のｘｋが更新対象候補となる。
図１には、インデックス＝ｉ，ｊ，ｋ，ｌの４つの状態変数（ｘｉ，ｘｊ，ｘｋ，ｘｌ）の値を変化させることによる状態遷移の例が示されている。値が０の状態変数であるｘｊを更新対象候補とした場合、ｘｊと同じ行及び同じ列に含まれる状態変数のうち、値が１の状態変数であるｘｉ，ｘｌが更新対象候補となる。さらに、ｘｉと同じ列、かつ、ｘｌと同じ行である、値が０のｘｋが更新対象候補となる。
【0025】
これら４つの状態変数の値を変化させた場合に生じるイジングモデルのエネルギー変化をΔＥｊとすると、ΔＥｊは、以下の式（３）のように表せる。
【0026】
【数3】
【0027】
また、ｘｉ，ｘｊ，ｘｋ，ｘｌが変化することによる局所場の変化分（Δｈｍ（ｍ＝１，２，…，ｎ））は、以下の式（４）のように表せる。
【0028】
【数4】
【0029】
一度の状態遷移において、４つの状態変数の値を変化させる最適化装置１０は、たとえば、図１に示すように、記憶部１１、伝搬部１２、計算部１３、遷移選択部１４、更新部１５、アドレスデコーダ１６を有する。なお、図１では、式（４）にしたがって局所場を更新する回路や、後述する温度パラメータ（Ｔ）の大きさの制御などを行う制御部などについては図示が省略されている。
【0030】
記憶部１１は、式（１）の評価関数に含まれる複数の重み係数を記憶する。記憶部１１は、たとえば、ＳＲＡＭ（Static Random Access Memory）、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）、ＨＢＭ（High Bandwidth Memory）などの電子回路を用いて実現される。
【0031】
伝搬部１２は、遷移選択部１４が出力する後述の識別情報に基づいて、計算部１３が有する複数のΔＥ計算回路のそれぞれがエネルギー変化の計算に用いるＮ２個の局所場の何れかを、複数のΔＥ計算回路のそれぞれに伝搬する。また、伝搬部１２は、識別情報に基づいて、複数のΔＥ計算回路のそれぞれがエネルギー変化の計算に用いる重み係数を、複数のΔＥ計算回路のそれぞれに伝搬する。
【0032】
伝搬部１２は、１または複数のバス、複数のスイッチ、各スイッチを制御する制御回路、などの電子回路を用いて実現される。伝搬部１２の例については後述する。
計算部１３は、２－Ｗａｙ １－ｈｏｔ制約を満たすように、４つの状態変数の値を変化させた場合に生じるイジングモデルのエネルギー変化を、変化前の値が０である複数の状態変数のそれぞれについて計算する。計算部１３は、複数のΔＥ計算回路（たとえば、ΔＥ計算回路１３ａｉ，１３ａｊ）を有する。ΔＥ計算回路は、たとえば、Ｎ２個の状態変数のそれぞれに対応してＮ２個設けられている。たとえば、ΔＥ計算回路１３ａｊは、ｘｊが０である場合に、式（３）に示すようなΔＥｊを計算する。
計算部１３は、２－Ｗａｙ １－ｈｏｔ制約を満たすように、４つの状態変数の値を変化させた場合に生じるイジングモデルのエネルギー変化を、変化前の値が０である複数の状態変数のそれぞれについて計算する。計算部１３は、複数のΔＥ計算回路（たとえば、ΔＥ計算回路１３ａｉ，１３ａｊ）を有する。ΔＥ計算回路は、たとえば、Ｎ２個の状態変数のそれぞれに対応してＮ２個設けられている。たとえば、ΔＥ計算回路１３ａｊは、ｘｊが０である場合に、式（３）に示すようなΔＥｊを計算する。
【0033】
また、複数のΔＥ計算回路のそれぞれは、式（３）に示すようなΔＥｊの計算に用いる重み係数（式（３）では、Ｗｉｌ，Ｗｊｋ）を予め記憶部１１から読み出して記憶する記憶部（たとえば、記憶部１３ｂｉ，１３ｂｊ）を有していてもよい。
【0034】
なお、値が１である状態変数に対応するΔＥ計算回路は、無意味な状態遷移が発生することを抑制するために、エネルギー変化として所定の正の値を出力する。所定の正の値は、たとえば、最適化装置１０が生成できる正の最大値である。たとえば、最適化装置１０が２６ビットの値を生成できる場合、正の最大値は、２の補数で表現した場合、０１…１（１の数が２５個）となる。各ΔＥ計算回路は、自身が対応する状態変数の値を記憶部１５ａから読み出し、式（３）に示すようなエネルギー変化の計算を行うか、上記正の値を出力するかを決定する。
【0035】
計算部１３は、たとえば、加算回路、乗算回路（＋１または－１の符号を乗ずる回路）、メモリ（たとえば、レジスタまたはＳＲＡＭ）などの電子回路を用いて実現される。
遷移選択部１４は、計算部１３が計算するエネルギー変化に基づいて、変化が許容される４つの状態変数を選択し、選択した４つの状態変数を識別する識別情報（インデックス）（図１の例では、ｐ，ｑ，ｒ，ｓ）を出力する。
遷移選択部１４は、計算部１３が計算するエネルギー変化に基づいて、変化が許容される４つの状態変数を選択し、選択した４つの状態変数を識別する識別情報（インデックス）（図１の例では、ｐ，ｑ，ｒ，ｓ）を出力する。
【0036】
遷移選択部１４は、計算部１３が出力する複数のエネルギー変化のうち、値が変化したときに、負のエネルギー変化を引き起こす４つの状態変数の変化が優先される形で、４つの状態変数の変化を確率的に受け入れる。正のエネルギー変化を引き起こす４つの状態変数の変化についても確率的に許容される。
【0037】
たとえば、遷移選択部１４は、図示しない制御部から入力される温度パラメータ（Ｔ）と一様乱数とに基づいて生成されるノイズ値と、計算部１３が出力する複数のエネルギー変化のそれぞれとを比較する。疑似焼き鈍し法が行われる場合、Ｔは、たとえば、制御部によって、イジングモデルの状態を更新する状態更新処理が、所定回数繰り返されるごとに、値が小さくなるように制御され、ノイズ値の絶対値も小さくなる。遷移選択部１４は、ノイズ値よりも小さくなるエネルギー変化を選択して、そのエネルギー変化のインデックスを取得する。たとえば、遷移選択部１４は、ΔＥｊを選択した場合、インデックス＝ｊを取得する。インデックスは、たとえば、各ΔＥ計算回路に保持されていて、遷移選択部１４はそれを取得してもよいし、遷移選択部１４が生成してもよい。なお、ノイズ値よりも小さくなるエネルギー変化が複数ある場合、遷移選択部１４は、たとえば、所定のルールにしたがって、またはランダムに、そのうちの１つのエネルギー変化を選択する。
【0038】
遷移選択部１４は、１つのインデックスを取得した場合、他の３つのインデックスを生成する。たとえば、インデックス＝ｊが取得された場合、ｘｊと同じ行及び同じ列に含まれる状態変数のうち、値が１の状態変数であるｘｉ，ｘｌのインデックス＝ｉ，ｌと、ｘｉと同じ列、かつ、ｘｉと同じ行である、ｘｋのインデックス＝ｋが生成される。なお、ｋは、ｋ＝ｉ＋ｌ－ｊにより算出できる。
【0039】
遷移選択部１４は、たとえば、後述する記憶部１５ａに記憶されている状態変数（どの行または列に属しているかを示す識別状態が割り当てられている）の値に基づいて、他の３つのインデックスを生成してもよい。また、遷移選択部１４は、各行各列の状態変数のうち、値が１である状態変数（ホットビット）のインデックスを管理するホットビット管理テーブルを記憶していてもよく、そのテーブルに基づいて、上記のｉ，ｌに相当する２つのインデックスを生成してもよい。その場合、遷移選択部１４は、上記の式（ｋ＝ｉ＋ｌ－ｊ）により、上記のｋに相当するインデックスを生成する。
【0040】
遷移選択部１４は、たとえば、乱数発生器、温度パラメータ（Ｔ）に基づいたノイズ値を生成する回路、比較器、セレクタ、ホットビット管理テーブルを記憶する記憶部（たとえば、レジスタまたはＳＲＡＭ）、加算器などの電子回路を用いて実現される。
【0041】
更新部１５は、ｘ１～ｘｎの値を保持する記憶部１５ａを有している。更新部１５は、遷移選択部１４が出力する。
更新部１５は、たとえば、インデックスによって指定された状態変数の値を０から１または１から０に反転させる回路、レジスタまたＳＲＡＭ、などの電子回路を用いて実現される。
更新部１５は、たとえば、インデックスによって指定された状態変数の値を０から１または１から０に反転させる回路、レジスタまたＳＲＡＭ、などの電子回路を用いて実現される。
【0042】
アドレスデコーダ１６は、インデックス＝ｐ，ｑ，ｒ，ｓに基づいて、計算部１３においてΔＥの計算に用いられる重み係数が記憶されている記憶部１１のアドレスを指定する。アドレスデコーダ１６は、各種の論理回路などの電子回路を用いて実現できる。
【0043】
なお、上記の要素は、１チップの半導体集積回路に搭載されていてもよいし、一部が１ビットで実現されていてもよい。たとえば、問題の規模が大きい場合、重み係数を多数記憶する記憶部１１は、チップ外に設けられていてもよい。
【0044】
以下、最適化装置１０の動作例を説明する。
まず、初期設定が行われる。初期設定は、たとえば、図示しない制御部の制御のもとＮ行Ｎ列のｘ１～ｘｎの値が、各行と各列に含まれる状態変数の値の和が１になるように設定される。さらに、初期設定として、記憶部１３ｂｉ，１３ｂｊなどにｘ１～ｘｎの初期値に応じた重み係数を記憶する処理や、ｘ１～ｘｎの初期値に応じた局所場の初期値の設定、温度パラメータの設定、状態更新処理の繰り返し回数の設定などが行われる。
まず、初期設定が行われる。初期設定は、たとえば、図示しない制御部の制御のもとＮ行Ｎ列のｘ１～ｘｎの値が、各行と各列に含まれる状態変数の値の和が１になるように設定される。さらに、初期設定として、記憶部１３ｂｉ，１３ｂｊなどにｘ１～ｘｎの初期値に応じた重み係数を記憶する処理や、ｘ１～ｘｎの初期値に応じた局所場の初期値の設定、温度パラメータの設定、状態更新処理の繰り返し回数の設定などが行われる。
【0045】
そして、各ΔＥ計算回路は、上記のようなエネルギー変化の計算または所定の正の値の出力を行い、遷移選択部１４は、変化が許容される４つの状態変数を選択し、選択した４つの状態変数を識別するインデックス＝ｐ，ｑ，ｒ，ｓを出力する。
【0046】
更新部１５は、インデックス＝ｐ，ｑ，ｒ，ｓを受けて、これらのインデックスにより指定された状態変数の値を変化させる。また、アドレスデコーダ１６は、これらのインデックスに基づき、次にエネルギー変化の計算に用いられる重み係数や、局所場を更新するための重み係数が記憶されている記憶部１１のアドレスを指定することで、これらの重み係数が読み出される。
【0047】
読み出された重み係数のうち、エネルギー変化の計算に用いられるものは、伝搬部１２を介して、複数のΔＥ計算回路の何れかの記憶部に記憶される。また、局所場の更新のために読み出された重み係数によって局所場が更新されるとともに、更新された局所場が、伝搬部１２によって、複数のΔＥ計算回路の何れかに伝搬される。そして、各ΔＥ計算回路において、エネルギー変化の計算または前述の所定の正の値の出力が行われる。
【0048】
たとえば、ｘｊが０で、ｘｊと同じ行であるｘｉが１、ｘｊと同じ列であるｘｌが１、ｘｉと同じ列、かつ、ｘｌと同じ行であるｘｋが０である場合、ΔＥ計算回路１３ａｊの記憶部１３ｂｊには、Ｗｉｌ，Ｗｊｋが伝搬されて記憶される。さらに、ΔＥ計算回路１３ａｊには、ｈｉ，ｈｊ，ｈｋ，ｈｌが伝搬される。そして、ΔＥ計算回路１３ａｊは、式（３）に示すようなΔＥｊを計算する。値が０の他の状態変数（ｘｋなど）に対応するΔＥ計算回路についても同様の処理が行われる。
【0049】
一方、値が１であるｘｉに対応するΔＥ計算回路１３ａｉは、エネルギー変化として所定の正の値を出力する。なお、値が１である他の状態変数（ｘｌなど）に対応するΔＥ計算回路についても同様に所定の正の値を出力する。
【0050】
以降、同様の処理が繰り返される。たとえば、疑似焼き鈍し法が行われる場合、所定の繰り返し回数の状態更新処理が終わるたびに、温度パラメータの値が所定の温度変更スケジュールにしたがって小さくなっていく。そして、たとえば、温度パラメータの値が最小値に達した時点での状態（ｘ１～ｘｎ）が解として出力される。
【0051】
以上のような第１の実施の形態の最適化装置１０は、２－Ｗａｙ １－ｈｏｔ制約を満たすように４つの状態変数がともに変化するときのエネルギー変化に基づいて、どの４つの状態変数の変化が許容されるかを決定する。そして、決定した４つの状態変数の値が更新される。これによって、２－Ｗａｙ １－ｈｏｔ制約を満たさない状態遷移が抑制され、探索空間を小さくできる。このため、２－Ｗａｙ １－ｈｏｔ制約をもつ最適化問題の計算時間を短縮できる。
【0052】
また、評価関数から、２－Ｗａｙ １－ｈｏｔ制約を満たさない場合にエネルギーを大きくするような制約項をなくせるため、そのような制約項を表すための重み係数のビット数を減らせることができ、重み係数を記憶しておくためのハードウェア量を削減できる。
【0053】
（第２の実施の形態）
図２は、第２の実施の形態の最適化装置の一例を示す図である。
第２の実施の形態の最適化装置２０は、記憶部２１、局所場更新部２２、伝搬部２３、ΔＥ計算回路２４ａ１～２４ａｎ、遷移選択部２５、更新部２６、アドレスデコーダ２７、制御部２８を有する。
図２は、第２の実施の形態の最適化装置の一例を示す図である。
第２の実施の形態の最適化装置２０は、記憶部２１、局所場更新部２２、伝搬部２３、ΔＥ計算回路２４ａ１～２４ａｎ、遷移選択部２５、更新部２６、アドレスデコーダ２７、制御部２８を有する。
【0054】
記憶部２１、伝搬部２３、ΔＥ計算回路２４ａ１～２４ａｎ、遷移選択部２５、更新部２６、アドレスデコーダ２７は、図１に示した最適化装置１０における同名の要素と同様の機能を有する。ただ、以下の例では遷移選択部２５は、インデックス＝ｐ，ｑ，ｒ，ｓの他に、値が１であるｘｐが属する行を識別するインデックス＝ｇｐと、値が１であるｘｓが属する列を識別するインデックス＝ｇｓも出力するものとする。
【0055】
局所場更新部２２は、記憶部２１から読み出された重み係数を用いて、式（４）にしたがって、局所場を更新する。局所場更新部２２は、たとえば、ｘ１～ｘｎに対応するｈ１～ｈｎを保持するレジスタ、保持されたｈ１～ｈｎのそれぞれに対して、４つの重み係数のそれぞれを加えるか、減ずる回路などの電子回路を用いて実現される。
【0056】
制御部２８は、最適化装置２０の後述する初期設定処理を行う。また、制御部２８は、疑似焼き鈍し法が行われる場合、状態更新処理が所定回数繰り返されるごとに、たとえば、制御装置３０によって指定される温度変更スケジュールにしたがって温度パラメータの値を小さくしていく。
【0057】
さらに、制御部２８は、たとえば、温度パラメータの値が最小値に達した時点での状態（ｘ１～ｘｎ）を更新部２６の記憶部２６ａから取得し、解として制御装置３０に送信する。なお、制御部２８は、更新部２６の記憶部２６ａが、最小エネルギーや最小エネルギー時の状態を保持している場合には、状態更新処理が所定の繰り返し回数、繰り返されたのちに、それらの情報を取得して、制御装置３０に送信してもよい。
【0058】
制御部２８は、たとえば、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field Programmable Gate Array）などの電子回路にて実現できる。なお、制御部２８は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）などのプロセッサであってもよい。その場合、プロセッサは、図示しないメモリに記憶されたプログラムを実行することで、上記の処理を行う。
【0059】
（伝搬部２３の一例）
図３は、伝搬部の一例を示す図である。なお、図３には、局所場更新部２２の一例についても図示されている。図１に示した伝搬部１２についても、以下に示す伝搬部２３の例と同様の構成により実現できる。
図３は、伝搬部の一例を示す図である。なお、図３には、局所場更新部２２の一例についても図示されている。図１に示した伝搬部１２についても、以下に示す伝搬部２３の例と同様の構成により実現できる。
【0060】
伝搬部２３は、スイッチ制御回路２３ａ、スイッチ２１ｂ１～２１ｂｎ、伝搬制御部２３ｃを有する。
スイッチ制御回路２３ａは、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、スイッチ２１ｂ１～２１ｂｎのオンオフを制御する。スイッチ制御回路２３ａは、前述のようなホットビット管理テーブルを記憶するメモリを有していてもよい。その場合、スイッチ制御回路２３ａは、ホットビット管理テーブルに基づいて、スイッチ２１ｂ１～２１ｂｎの制御信号を生成する。ホットビット管理テーブルは、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて更新される。スイッチ２１ｂ１～２１ｂｎの制御例については後述する。
スイッチ制御回路２３ａは、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、スイッチ２１ｂ１～２１ｂｎのオンオフを制御する。スイッチ制御回路２３ａは、前述のようなホットビット管理テーブルを記憶するメモリを有していてもよい。その場合、スイッチ制御回路２３ａは、ホットビット管理テーブルに基づいて、スイッチ２１ｂ１～２１ｂｎの制御信号を生成する。ホットビット管理テーブルは、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて更新される。スイッチ２１ｂ１～２１ｂｎの制御例については後述する。
【0061】
スイッチ２１ｂ１～２１ｂｎは、オン状態のときに、記憶部２１から読み出された重み係数を伝搬制御部２３ｃに伝える。
伝搬制御部２３ｃは、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、局所場更新部２２に含まれるｈ更新回路２２ａ１～２２ａｎが出力するｈ１～ｈｎの何れかを、ΔＥ計算回路２４ａ１～２４ａｎのそれぞれに伝搬する。また、伝搬制御部２３ｃは、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、スイッチ２１ｂ１～２１ｂｎを介して供給される重み係数の何れかを、ΔＥ計算回路２４ａ１～２４ａｎのそれぞれに伝搬する。
伝搬制御部２３ｃは、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、局所場更新部２２に含まれるｈ更新回路２２ａ１～２２ａｎが出力するｈ１～ｈｎの何れかを、ΔＥ計算回路２４ａ１～２４ａｎのそれぞれに伝搬する。また、伝搬制御部２３ｃは、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、スイッチ２１ｂ１～２１ｂｎを介して供給される重み係数の何れかを、ΔＥ計算回路２４ａ１～２４ａｎのそれぞれに伝搬する。
【0062】
図４は、伝搬制御部の一例を示す図である。
伝搬制御部２３ｃは、バス部４０ａ１，４０ａ２，…，４０ａｍと、スイッチ制御回路４１，４２を有する。
伝搬制御部２３ｃは、バス部４０ａ１，４０ａ２，…，４０ａｍと、スイッチ制御回路４１，４２を有する。
【0063】
バス部４０ａ１は、スイッチ４０ｂ１，４０ｂ２，…，４０ｂｎ，４０ｃ１，４０ｃ２，…，４０ｃｎ、バス４０ｄを有する。スイッチ４０ｂ１～４０ｂｎは、ｈ１～ｈｎに対応して設けられており、スイッチ４０ｂ１～４０ｂｎの何れか１つがオン状態のときに、そのスイッチに対応する局所場が、バス４０ｄに伝わる。スイッチ４０ｃ１～４０ｃｎは、ΔＥ計算回路２４ａ１，２４ａ２，…，２４ａｎに対応して設けられており、スイッチ４０ｃ１～４０ｃｎのうちオン状態となるスイッチに対応するΔＥ計算回路に、バス４０ｄを介して局所場が伝搬される。バス部４０ａ２～４０ａｍについてもバス部４０ａ１と同様の構成となっている。
【0064】
スイッチ制御回路４１は、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、スイッチ４０ｂ１～４０ｂｎのオンオフを制御する。
スイッチ制御回路４２は、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、スイッチ４０ｃ１～４０ｃｎのオンオフを制御する。
スイッチ制御回路４２は、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、スイッチ４０ｃ１～４０ｃｎのオンオフを制御する。
【0065】
なお、伝搬制御部２３ｃは、前述のようなホットビット管理テーブルを記憶するメモリを有していてもよい。その場合、スイッチ制御回路４１，４２は、ホットビット管理テーブルに基づいて、各スイッチの制御信号を生成する。ホットビット管理テーブルは、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて更新される。なお、ホットビット管理テーブルは、スイッチ制御回路２３ａなどが用いるものと同一のものであってもよい。
【0066】
上記の例では、バス部４０ａ１～４０ａｍの数は、計算の並列度をどの程度優先するかに応じて適宜選択可能である。
なお、図４では、局所場をΔＥ計算回路２４ａ１～２４ａｎに伝搬する例を示したが、重み係数についても同様の構成でΔＥ計算回路２４ａ１～２４ａｎに伝搬できる。
なお、図４では、局所場をΔＥ計算回路２４ａ１～２４ａｎに伝搬する例を示したが、重み係数についても同様の構成でΔＥ計算回路２４ａ１～２４ａｎに伝搬できる。
【0067】
（ｎ＝２５の場合の局所場及び重み係数の伝搬例）
以下、ｎ＝２５（状態変数の数が２５個）の場合を例にして、局所場及び重み係数のΔＥ計算回路２４ａ１～２４ａｎへの伝搬について説明する。
以下、ｎ＝２５（状態変数の数が２５個）の場合を例にして、局所場及び重み係数のΔＥ計算回路２４ａ１～２４ａｎへの伝搬について説明する。
【0068】
図５は、２５個の状態変数について２－Ｗａｙ １－ｈｏｔ制約を満たす状態遷移の一例を示す図である。図５では、図示を簡略化するため、ｘ１～ｘ２５がインデックス＝１～２５により示されている。ｇ１ｃ～ｇ５ｃは、列を識別するインデックスであり、ｇ１ｒ～ｇ５ｒは、行を識別するインデックスである。また、網掛けが施されているインデックスは、値が１である状態変数のインデックスを示し、その他の状態変数の値は０である。
【0069】
図５の例では、ｘ１，ｘ８，ｘ１５，ｘ１７，ｘ２４の値が１となっている。この例において、ｘ４を０から１に変更する場合、ｘ４と同じ列（インデックス＝ｇ４ｃの列）に属し値が１であるｘ２４の値が０に変更され、ｘ４と同じ行（インデックス＝ｇ１ｒの行）に属し値が１であるｘ１の値が０に変更される。さらに、ｘ１と同じ列（インデックス＝ｇ１ｃの列）に属し、かつ、ｘ２４と同じ行（インデックス＝ｇ５ｒの行）に属するｘ２１の値が１に変更される。これにより、２－Ｗａｙ １－ｈｏｔ制約を満たす状態遷移が実現される。
【0070】
図５に示すような状態遷移が生じた場合に、ΔＥ計算回路２４ａ１～２４ａｎがエネルギー変化の計算に用いる局所場と重み係数は以下のように遷移前と遷移後とで変化する。
図６は、図５のような状態遷移が生じた場合に、各ΔＥ計算回路が用いる局所場と重み係数の変化の一例を示す図である。図６では、２５個のΔＥ計算回路２４ａ１～２４ａｎのそれぞれが式（３）を計算する際に用いるｈｉ，ｈｊ，ｈｋ，ｈｌ，Ｗｉｌ，Ｗｊｋが、図５に示した状態遷移前後のそれぞれについて示されている。なお、図示を簡略化するため局所場や重み係数はインデックスにより示されている。たとえば、ｈ１は１、Ｗ１１は、（１，１）と示されている。
図６は、図５のような状態遷移が生じた場合に、各ΔＥ計算回路が用いる局所場と重み係数の変化の一例を示す図である。図６では、２５個のΔＥ計算回路２４ａ１～２４ａｎのそれぞれが式（３）を計算する際に用いるｈｉ，ｈｊ，ｈｋ，ｈｌ，Ｗｉｌ，Ｗｊｋが、図５に示した状態遷移前後のそれぞれについて示されている。なお、図示を簡略化するため局所場や重み係数はインデックスにより示されている。たとえば、ｈ１は１、Ｗ１１は、（１，１）と示されている。
【0071】
図６の例では、状態遷移前のｘ１やｘ８などのホットビットに対応するΔＥ計算回路に伝搬されるｈｉ，ｈｊ，ｈｋ，ｈｌは、そのホットビットのインデックスと同じインデックスの局所場となっている。たとえば、ホットビットであるｘ１に対応するΔＥ計算回路２４ａ１に供給されるｈｉ，ｈｊ，ｈｋ，ｈｌは全てｈ１である。このためＷｉｌ，ＷｊｋはともにＷ１１である。このようなホットビットに対応するΔＥ計算回路は、前述のように、所定の正の値を出力する。
【0072】
状態遷移後、インデックス＝ｇ１ｒの行に属するｘ１～ｘ５に対応する５つのΔＥ計算回路では、同じ行に属するｘ４が０から１に変更されるため、ｈｉとして状態遷移前のｈ１の代わりにｈ４が用いられる。インデックス＝ｇ２ｒの行に属するｘ６～ｘ１０に対応する５つのΔＥ計算回路では、その行に属するホットビットの変更がないため、ｈｉとして状態遷移前と同様にｈ８が用いられる。インデックス＝ｇ３ｒ，ｇ４ｒの行に属する状態変数に対応するΔＥ計算回路についても、それらの行に属するホットビットの変更がないため、ｈｉとして状態遷移前と同じインデックスの局所場が用いられる。インデックス＝ｇ５ｒの行に属するｘ２１～ｘ２５に対応する５つのΔＥ計算回路では、同じ行に属するｘ２１が０から１に変更されるため、ｈｉとして状態遷移前のｈ２４の代わりにｈ２１が用いられる。
【0073】
ｈｊについては、状態遷移前後で変更はない。
ｈｋについては、ホットビットの変更がない行に属する状態変数に対応するΔＥ計算回路についても、状態遷移前後で変更が生じる場合がある。たとえば、ｘ６に対応するΔＥ計算回路が用いるｈｋは、ｈ３からｈ２３に変更される。また、ｘ９に対応するΔＥ計算回路が用いるｈｋは、ｈ２３からｈ３に変更される。
ｈｋについては、ホットビットの変更がない行に属する状態変数に対応するΔＥ計算回路についても、状態遷移前後で変更が生じる場合がある。たとえば、ｘ６に対応するΔＥ計算回路が用いるｈｋは、ｈ３からｈ２３に変更される。また、ｘ９に対応するΔＥ計算回路が用いるｈｋは、ｈ２３からｈ３に変更される。
【0074】
ｈｌについても、各行に属する状態変数に対応するΔＥ計算回路において、状態遷移前後で用いられるものが変更される場合がある。なお、ｈｌについては、各行に属する状態変数に対応するΔＥ計算回路で用いられるｈｌは同じである。すなわち、各行に属する状態変数に対応するΔＥ計算回路で用いられるｈｌは、状態遷移前では、ｈ１，ｈ１７，ｈ８，ｈ２４，ｈ１５であり、状態遷移後では、ｈ２１，ｈ１７，ｈ８，ｈ４，ｈ１５である。
【0075】
用いられる重み係数については、上記のように状態遷移前後で用いられる局所場の変更に伴って変わるものと、変わらないものがある。
以下、状態遷移後における各ΔＥ計算回路への局所場及び重み係数の伝搬例を示す。
以下、状態遷移後における各ΔＥ計算回路への局所場及び重み係数の伝搬例を示す。
【0076】
【0077】
ｈ１～ｈ２５のそれぞれは、これらと同じインデックスをもつ状態変数に対応するΔＥ計算回路にｈｊとして伝搬される。伝搬されるｈｊは、状態遷移前後において変わらない。たとえば、ｈ１はｘ１に対応するΔＥ計算回路２４ａ１に伝搬され、ｈｎはｘｎに対応するΔＥ計算回路２４ａｎに伝搬される。このため、ｈ更新回路２２ａ１～２２ａｎのそれぞれと対応するΔＥ計算回路を直接接続すれば、ｈｊは、伝搬制御部２３ｃを用いずに伝搬できる。
【0078】
ｈｉは、伝搬制御部２３ｃを用いて以下のように伝搬される。
インデックス＝ｇ１ｒの行に属するｘ１～ｘ５に対応する５つのΔＥ計算回路には、ｈｉとしてｈ４が伝搬され、インデックス＝ｇ２ｒの行に属するｘ６～ｘ１０に対応する５つのΔＥ計算回路には、ｈｉとしてｈ８が伝搬される。インデックス＝ｇ３ｒの行に属するｘ１１～ｘ１５に対応する５つのΔＥ計算回路には、ｈｉとしてｈ１５が伝搬され、インデックス＝ｇ４ｒの行に属するｘ１６～ｘ２０に対応する５つのΔＥ計算回路には、ｈｉとしてｈ１７が伝搬される。また、インデックス＝ｇ５ｒの行に属するｘ２１～ｘ２５に対応する５つのΔＥ計算回路には、ｈｉとしてｈ２１が伝搬される。
インデックス＝ｇ１ｒの行に属するｘ１～ｘ５に対応する５つのΔＥ計算回路には、ｈｉとしてｈ４が伝搬され、インデックス＝ｇ２ｒの行に属するｘ６～ｘ１０に対応する５つのΔＥ計算回路には、ｈｉとしてｈ８が伝搬される。インデックス＝ｇ３ｒの行に属するｘ１１～ｘ１５に対応する５つのΔＥ計算回路には、ｈｉとしてｈ１５が伝搬され、インデックス＝ｇ４ｒの行に属するｘ１６～ｘ２０に対応する５つのΔＥ計算回路には、ｈｉとしてｈ１７が伝搬される。また、インデックス＝ｇ５ｒの行に属するｘ２１～ｘ２５に対応する５つのΔＥ計算回路には、ｈｉとしてｈ２１が伝搬される。
【0079】
上記のような伝搬は、図４に示したような伝搬制御部２３ｃにおいて、ｍ＝５である場合、１サイクル（たとえば、１クロックサイクル）で、ｈｉを各ΔＥ計算回路２４ａｎに伝搬できる。たとえば、バス部４０ａ１は、ｈ４をバス４０ｄに伝え、バス４０ｄからインデックス＝ｇ１ｒの行に属するｘ１～ｘ５に対応する５つのΔＥ計算回路に、ｈ４を伝搬する。それと並行に、バス部４０ａ２～４０ａｍは、インデックス＝ｇ２ｒ～ｇ５ｒの行に属する状態変数に対するΔＥ計算回路に、ｈ８，ｈ１５，ｈ１７，ｈ２１を伝搬する。
【0080】
図８は、ｈｌの伝搬例を示す図である。
上記のようにｈｉとして伝搬されるｈ４，ｈ８，ｈ１５，ｈ１７，ｈ２１のそれぞれは、図８に示すように、ｈｌとして、ΔＥ計算回路２４ａ１～２４ａｎの何れかに伝搬される。
上記のようにｈｉとして伝搬されるｈ４，ｈ８，ｈ１５，ｈ１７，ｈ２１のそれぞれは、図８に示すように、ｈｌとして、ΔＥ計算回路２４ａ１～２４ａｎの何れかに伝搬される。
【0081】
ｈ４は、ｘ４と、ｘ４と同じ列に属するｘ９，ｘ１４，ｘ１９，ｘ２４に対応する５つのΔＥ計算回路に伝搬される。ｈ８は、ｘ８と、ｘ８と同じ列に属するｘ３，ｘ１３，ｘ１８，ｘ２３に対応する５つのΔＥ計算回路に伝搬される。ｈ１５は、ｘ１５と、ｘ１５と同じ列に属するｘ５，ｘ１０，ｘ２０，ｘ２５に対応する５つのΔＥ計算回路に伝搬される。ｈ１７は、ｘ１７と、ｘ１７と同じ列に属するｘ２，ｘ７，ｘ１２，ｘ２２に対応する５つのΔＥ計算回路に伝搬される。ｈ２１は、ｘ２１と、ｘ２１と同じ列に属するｘ１，ｘ６，ｘ１１，ｘ１６に対応する５つのΔＥ計算回路に伝搬される。
【0082】
上記のようなｈｌの伝搬についても、５つのバス部４０ａ１～４０ａｍを用いることで、１サイクルで並列に行うことができる。
図９は、ｈｋの伝搬例を示す図である。
図９は、ｈｋの伝搬例を示す図である。
【0083】
ｈｋは、図５に示したような状態遷移後の状態では、ｘ４が属する行と列、及びｘ２１が属する行と列に含まれる状態変数に対応する局所場がｈｋとして伝搬される。
ｈｋの伝搬は、たとえば、５つのバス部４０ａ１～４０ａｍを用いて、４サイクルで行われる。
ｈｋの伝搬は、たとえば、５つのバス部４０ａ１～４０ａｍを用いて、４サイクルで行われる。
【0084】
サイクルｃ１では、ｈ１～ｈ５のそれぞれがバス部４０ａ１～４０ａｍの５本のバスの何れかに伝わり、ｈ１はｘ２４、ｈ２はｘ１９、ｈ３はｘ９、ｈ４はｘ４、ｈ５はｘ１４にそれぞれ対応するΔＥ計算回路に伝搬される。サイクルｃ２では、ｈ１，ｈ６，ｈ１１，ｈ１６，ｈ２１のそれぞれが５本のバスの何れかに伝わり、ｈ１はｘ２４、ｈ６はｘ２３、ｈ１１はｘ２５、ｈ１６はｘ２２、ｈ２１はｘ２１にそれぞれ対応するΔＥ計算回路に伝搬される。サイクルｃ３では、ｈ４，ｈ９，ｈ１４，ｈ１９，ｈ２４のそれぞれが５本のバスの何れかに伝わり、ｈ４はｘ４、ｈ９はｘ３、ｈ１４はｘ５、ｈ１９はｘ２、ｈ２４はｘ１にそれぞれ対応するΔＥ計算回路に伝搬される。サイクルｃ４では、ｈ２１，ｈ２２，ｈ２３，ｈ２４，ｈ２５のそれぞれが５本のバスの何れかに伝わり、ｈ２１はｘ２１、ｈ２２はｘ１６、ｈ２３はｘ６、ｈ２４はｘ１、ｈ２５はｘ１１にそれぞれ対応するΔＥ計算回路に伝搬される。
【0085】
なお、ｈｋとして伝搬すべき局所場の数は、本質的には、ｈ１，ｈ２，ｈ３，ｈ５，ｈ６，ｈ９，ｈ１１，ｈ１４，ｈ１６，ｈ１９，ｈ２２，ｈ２３，ｈ２４，ｈ２５の１４個である。ｈ４やｈ２１は、ホットビットであるｘ４，ｘ２１に対応するΔＥ計算回路にｈｉとして伝搬されるためである。したがって、これらの冗長な伝搬をなくせば、理想的には、３回のサイクル数にてｈｋを伝搬可能である。
【0086】
図１０は、Ｗｉｌの伝搬例を示す図である。
図６に示したように、状態遷移後に２５個のΔＥ計算回路２４ａ１～２４ａｎにおいて用いられるＷｉｌは２５個であるが、そのうち、９個は、状態遷移前と同じである。また、Ｗｉｌ＝Ｗｌｉとすると、伝搬すべきＷｉｌの個数は、９個である。このため、Ｗｉｌの伝搬は、たとえば、５つのバス部４０ａ１～４０ａｍを用いて、２サイクルで行うことができる。
図６に示したように、状態遷移後に２５個のΔＥ計算回路２４ａ１～２４ａｎにおいて用いられるＷｉｌは２５個であるが、そのうち、９個は、状態遷移前と同じである。また、Ｗｉｌ＝Ｗｌｉとすると、伝搬すべきＷｉｌの個数は、９個である。このため、Ｗｉｌの伝搬は、たとえば、５つのバス部４０ａ１～４０ａｍを用いて、２サイクルで行うことができる。
【0087】
１サイクル目では、Ｗ４，８はｘ３，ｘ９、Ｗ４，１５はｘ５，ｘ１４、Ｗ４，１７はｘ２，ｘ１９、Ｗ４，２１はｘ１，ｘ２４にそれぞれ対応するΔＥ計算回路に伝搬される。なお、ｘ４に対応するΔＥ計算回路は、所定の正の値を出力するため、Ｗ４，４は、そのΔＥ計算回路に伝搬しなくてもよい。このため、図１０では、Ｗ４，４の伝搬は行われていない。ただし、Ｗ４，４を伝搬するために加わる処理のオーバーヘッドは少ないため伝搬してもよい。たとえば、伝搬制御部２３ｃの回路構成がシンプルになるなど、Ｗ４，４についても伝搬することが望ましい可能性もある。
【0088】
２サイクル目では、Ｗ２１，８はｘ６，ｘ２３、Ｗ２１，１５はｘ１１，ｘ２５、Ｗ２１，１７はｘ１６，ｘ２２にそれぞれ対応するΔＥ計算回路に伝搬される。なお、ｘ２１に対応するΔＥ計算回路は、所定の正の値を出力するため、Ｗ２１，２１は、そのΔＥ計算回路に伝搬しなくてもよい。このため、図１０では、Ｗ２１，２１の伝搬は行われていない。ただし、上記と同様の理由により、Ｗ２１，２１を伝搬してもよい。
【0089】
図１１は、Ｗｊｋの伝搬例を示す図である。
図６に示したように、状態遷移後に２５個のΔＥ計算回路２４ａ１～２４ａｎにおいて用いられるＷｊｋは２５個であるが、そのうち、９個は、状態遷移前と同じである。また、Ｗｉｌ＝Ｗｌｉとすると、伝搬すべきＷｊｋの個数は、９個である。このため、Ｗｊｋの伝搬は、たとえば、５つのバス部４０ａ１～４０ａｍを用いて、２サイクルで行うことができる。
図６に示したように、状態遷移後に２５個のΔＥ計算回路２４ａ１～２４ａｎにおいて用いられるＷｊｋは２５個であるが、そのうち、９個は、状態遷移前と同じである。また、Ｗｉｌ＝Ｗｌｉとすると、伝搬すべきＷｊｋの個数は、９個である。このため、Ｗｊｋの伝搬は、たとえば、５つのバス部４０ａ１～４０ａｍを用いて、２サイクルで行うことができる。
【0090】
１サイクル目では、Ｗ３，９はｘ３，ｘ９、Ｗ５，１４はｘ５，ｘ１４、Ｗ２，１９はｘ２，ｘ１９、Ｗ１，２４はｘ１，ｘ２４にそれぞれ対応するΔＥ計算回路に伝搬される。
【0091】
２サイクル目では、Ｗ２３，６はｘ６，ｘ２３、Ｗ２５，１１はｘ１１，ｘ２５、Ｗ２２，１６はｘ１６，ｘ２２にそれぞれ対応するΔＥ計算回路に伝搬される。なお、上記と同様の理由により、図１１でもＷ４，４，Ｗ２１，２１の伝搬は行われていない。
【0092】
（ｎ＝２５の場合の重み係数の読み出し例）
次に、重み係数の記憶部２１からの効率的な読み出し方法について説明する。
図５に示したような状態遷移後において、記憶部２１に記憶されている２５×２５個の重み係数のうち、局所場の更新のためにＷ１，１～Ｗ１，２５、Ｗ４，１～Ｗ４，２５、Ｗ２１，１～Ｗ２１，２５、Ｗ２４，１～Ｗ２４，２５が読み出される。このうち、Ｗ４，１～Ｗ４，２５とＷ２１，１～Ｗ２１，２５に、使用されるＷｉｌが含まれている。
次に、重み係数の記憶部２１からの効率的な読み出し方法について説明する。
図５に示したような状態遷移後において、記憶部２１に記憶されている２５×２５個の重み係数のうち、局所場の更新のためにＷ１，１～Ｗ１，２５、Ｗ４，１～Ｗ４，２５、Ｗ２１，１～Ｗ２１，２５、Ｗ２４，１～Ｗ２４，２５が読み出される。このうち、Ｗ４，１～Ｗ４，２５とＷ２１，１～Ｗ２１，２５に、使用されるＷｉｌが含まれている。
【0093】
図１２は、Ｗｉｌの読み出しとΔＥ計算回路の記憶部への記憶例を示す図である。
図１２の例では、局所場の更新のためにＷ４，１～Ｗ４，２５が記憶部２１から読み出されている。これにより、Ｗｉｌとして、たとえば、ｈ８を更新するｈ更新回路２２ａ８にはＷ４，８が供給され、ｈ１５を更新するｈ更新回路２２ａ１５には、Ｗ４，１５が供給される。また、Ｗｉｌとして、たとえば、ｈ１７を更新するｈ更新回路２２ａ１７にはＷ４，１７が供給され、ｈ２１を更新するｈ更新回路２２ａ２１には、Ｗ４，２１が供給される。
図１２の例では、局所場の更新のためにＷ４，１～Ｗ４，２５が記憶部２１から読み出されている。これにより、Ｗｉｌとして、たとえば、ｈ８を更新するｈ更新回路２２ａ８にはＷ４，８が供給され、ｈ１５を更新するｈ更新回路２２ａ１５には、Ｗ４，１５が供給される。また、Ｗｉｌとして、たとえば、ｈ１７を更新するｈ更新回路２２ａ１７にはＷ４，１７が供給され、ｈ２１を更新するｈ更新回路２２ａ２１には、Ｗ４，２１が供給される。
【0094】
このとき、スイッチ制御回路２３ａは、たとえば、ホットビット管理テーブルに基づき、状態遷移後の値が１であるｘ８，ｘ１５，ｘ１７，ｘ２１に対応したスイッチ２１ｂ８，２１ｂ１５，２１ｂ１７，２１ｂ２１をオンする。図示が省略されているが、他のスイッチについてはオフされる。これにより、伝搬制御部２３ｃには、Ｗ４，８，Ｗ４，１５，Ｗ４，１７，Ｗ４，２１が供給される。なお、Ｗ４，４は、前述と同様の理由により読み出しの省略が可能であるため、図１２の例では、伝搬制御部２３ｃには、Ｗ４，４が供給されていない。
【0095】
伝搬制御部２３ｃに供給されたＷ４，８，Ｗ４，１５，Ｗ４，１７，Ｗ４，２１のそれぞれは、図１０の１サイクル目のように、ΔＥ計算回路２４ａ１～２４ａｎの何れかに伝搬される。
【0096】
たとえば、図１２のように、Ｗ４，２１はΔＥ計算回路２４ａ１に伝搬され、記憶部２４ｂ１の記憶領域２４ｂ１ａ，２４ｂ１ｂのうち、Ｗｉｌが記憶される記憶領域２４ｂ１ａに記憶される。Ｗ４，１７はΔＥ計算回路２４ａ２に伝搬され、記憶部２４ｂ２の記憶領域２４ｂ２ａ，２４ｂ２ｂのうち、Ｗｉｌが記憶される記憶領域２４ｂ２ａに記憶される。また、Ｗ４，８はΔＥ計算回路２４ａ３に伝搬され、記憶部２４ｂ３の記憶領域２４ｂ３ａ，２４ｂ３ｂのうち、Ｗｉｌが記憶される記憶領域２４ｂ３ａに記憶される。
【0097】
局所場の更新のためにＷ２１，１～Ｗ２１，２５が記憶部２１から読み出された場合も同様に、スイッチ２１ｂ８，２１ｂ１５，２１ｂ１７，２１ｂ２１がオンされる。これにより、伝搬制御部２３ｃには、Ｗ２１，８，Ｗ２１，１５，Ｗ２１，１７，Ｗ２１，２１が供給される。なお、Ｗ２１，２１は、前述と同様の理由により読み出しや伝搬の省略が可能である。
【0098】
そして、伝搬制御部２３ｃに供給されたＷ２１，８，Ｗ２１，１５，Ｗ２１，１７のそれぞれは、図１０の２サイクル目のように、ΔＥ計算回路２４ａ１～２４ａｎの何れかに伝搬され、記憶部のＷｉｌを記憶する記憶領域に記憶される。
【0099】
このように、Ｗｉｌについては、局所場の更新のための重み係数の読み出しと同じタイミングで記憶部２１から読み出すことができ、改めて記憶部２１から読み出さなくてよい。
【0100】
一方、Ｗｊｋについては、図５に示したような状態遷移後において、Ｗ１，２４を除いて、局所場の更新のために読み出される重み係数には含まれない。そこで、Ｗ１，１～Ｗ１，２５、Ｗ４，１～Ｗ４，２５、Ｗ２１，１～Ｗ２１，２５、Ｗ２４，１～Ｗ２４，２５の読み出しとは別のサイクルにおいて、Ｗ１，２４以外のＷｊｋの読み出しが行われる。
【0101】
図１３は、Ｗｊｋの読み出しとΔＥ計算回路の記憶部への記憶例を示す図である。
図６に示したように、状態遷移後に２５個のΔＥ計算回路２４ａ１～２４ａｎにおいて用いられるＷｊｋは２５個であるが、そのうち、９個は、状態遷移前と同じである。また、Ｗｉｌ＝Ｗｌｉとすると、記憶部２１から読み出すべきＷｊｋの個数は、９個である。ただし、前述の理由からＷ４，４，Ｗ２１，２１については読み出さなくてよいとともに、Ｗ１，２４は、局所場の更新のためのＷ１，１～Ｗ１，２５の読み出し時に、Ｗ１，２４を用いるΔＥ計算回路の重み係数の記憶部のＷｊｋを記憶する記憶領域に記憶しておけばよい。このため、Ｗｊｋとして記憶部２１から改めて読み出すべき重み係数の個数は、Ｗ２３，６，Ｗ３，９，Ｗ２５，１１，Ｗ５，１４，Ｗ２２，１６，Ｗ２，１９の６個でよい。これらは、後述のアドレスデコーダ２７及び記憶部２１の構成によって、１サイクルで読み出し可能である。
図６に示したように、状態遷移後に２５個のΔＥ計算回路２４ａ１～２４ａｎにおいて用いられるＷｊｋは２５個であるが、そのうち、９個は、状態遷移前と同じである。また、Ｗｉｌ＝Ｗｌｉとすると、記憶部２１から読み出すべきＷｊｋの個数は、９個である。ただし、前述の理由からＷ４，４，Ｗ２１，２１については読み出さなくてよいとともに、Ｗ１，２４は、局所場の更新のためのＷ１，１～Ｗ１，２５の読み出し時に、Ｗ１，２４を用いるΔＥ計算回路の重み係数の記憶部のＷｊｋを記憶する記憶領域に記憶しておけばよい。このため、Ｗｊｋとして記憶部２１から改めて読み出すべき重み係数の個数は、Ｗ２３，６，Ｗ３，９，Ｗ２５，１１，Ｗ５，１４，Ｗ２２，１６，Ｗ２，１９の６個でよい。これらは、後述のアドレスデコーダ２７及び記憶部２１の構成によって、１サイクルで読み出し可能である。
【0102】
スイッチ制御回路２３ａは、たとえば、ホットビット管理テーブルに基づいて、状態遷移後の値が０となる状態変数（ｘｊ）に対して、図１に示したようにｘｋの関係にある状態変数を検出し、ｘｊとｘｋとの間のＷｊｋのうち、省けるもの以外のｋを検出する。上記の例では、ｋ＝６，９，１１，１４，１６，１９が検出される。このため、スイッチ制御回路２３ａは、スイッチ２１ｂ６，２１ｂ９，２１ｂ１１，２１ｂ１４，２１ｂ１６，２１ｂ１９をオンする。スイッチ２１ｂ６，２１ｂ９，２１ｂ１１，２１ｂ１４，２１ｂ１６，２１ｂ１９は、ｈ更新回路２２ａ６，２２ａ９，２２ａ１１，２２ａ１４，２２ａ１６，２２ａ１９に対応して設けられている。図示が省略されているが、他のスイッチについてはオフされる。
【0103】
これにより、上記の６つの重み係数が伝搬制御部２３ｃに供給される。
６つの重み係数の伝搬は、たとえば、伝搬制御部２３ｃの５つのバス部４０ａ１～４０ａｍを用いて、２サイクルで行われる。
６つの重み係数の伝搬は、たとえば、伝搬制御部２３ｃの５つのバス部４０ａ１～４０ａｍを用いて、２サイクルで行われる。
【0104】
たとえば、図１３のように、Ｗ２，１９はΔＥ計算回路２４ａ２に伝搬され、記憶部２４ｂ２のＷｊｋが記憶される記憶領域２４ｂ２ｂに記憶される。また、Ｗ３，９はΔＥ計算回路２４ａ３に伝搬され、記憶部２４ｂ３のＷｊｋが記憶される記憶領域２４ｂ３ｂに記憶される。
【0105】
（記憶部２１の一例及びアドレス指定例）
以下の例では、２５行２５列の重み係数行列に含まれる重み係数（Ｗｉｊ（ｉ，ｊ＝１～２５））を、グローバル行アドレス、ローカル行アドレス、グローバル列アドレス及びローカル列アドレスにより指定するものとする。２５行の重み係数のうち、５行ずつが異なるグローバル行アドレス＝１～５により指定され、５行のそれぞれがローカル行アドレス＝１～５により指定されるものとする。また、２５列の重み係数のうち、５列ずつが異なるグローバル列アドレス＝１～５により指定され、５列のそれぞれがローカル列アドレス＝１～５により指定されるものとする。
以下の例では、２５行２５列の重み係数行列に含まれる重み係数（Ｗｉｊ（ｉ，ｊ＝１～２５））を、グローバル行アドレス、ローカル行アドレス、グローバル列アドレス及びローカル列アドレスにより指定するものとする。２５行の重み係数のうち、５行ずつが異なるグローバル行アドレス＝１～５により指定され、５行のそれぞれがローカル行アドレス＝１～５により指定されるものとする。また、２５列の重み係数のうち、５列ずつが異なるグローバル列アドレス＝１～５により指定され、５列のそれぞれがローカル列アドレス＝１～５により指定されるものとする。
【0106】
局所場の更新に用いられる重み係数は、グローバル行アドレスとローカル行アドレスとして、１～５の何れか１つを指定し、グローバル列アドレスとローカル列アドレスについては１～５の全てを指定することで、読み出される。一方、前述のＷｊｋは、たとえば、以下のようにアドレスを指定することで読み出される。
【0107】
図１４は、Ｗｊｋのアドレス指定例を示す図である。
たとえば、Ｗ２，１９は、グローバル行アドレス＝１、ローカル行アドレス＝２、グローバル列アドレス＝４、ローカル列アドレス＝４により指定される。Ｗ３，９は、グローバル行アドレス＝１、ローカル行アドレス＝３、グローバル列アドレス＝２、ローカル列アドレス＝４により指定される。その他の４つのＷｊｋについても、４種のアドレスにより指定される。
たとえば、Ｗ２，１９は、グローバル行アドレス＝１、ローカル行アドレス＝２、グローバル列アドレス＝４、ローカル列アドレス＝４により指定される。Ｗ３，９は、グローバル行アドレス＝１、ローカル行アドレス＝３、グローバル列アドレス＝２、ローカル列アドレス＝４により指定される。その他の４つのＷｊｋについても、４種のアドレスにより指定される。
【0108】
図１５は、２５×２５個の重み係数を記憶する記憶部の一例を示す図である。
図１５では、ｗビットの重み係数（Ｗ１１）を１つ選択する部分が示されている。信号ｇｒａｄ１は、グローバル行アドレスが１の場合に１となり、それ以外の場合には０となる信号であり、信号ｌｒａｄ１は、ローカル行アドレスが１の場合に１となり、それ以外の場合には０となる信号である。また、信号ｇｃａｄ１は、グローバル列アドレスが１の場合に１となり、それ以外の場合には０となる信号であり、信号ｌｃａｄ１は、ローカル列アドレスが１の場合に１となり、それ以外の場合には０となる信号である。
図１５では、ｗビットの重み係数（Ｗ１１）を１つ選択する部分が示されている。信号ｇｒａｄ１は、グローバル行アドレスが１の場合に１となり、それ以外の場合には０となる信号であり、信号ｌｒａｄ１は、ローカル行アドレスが１の場合に１となり、それ以外の場合には０となる信号である。また、信号ｇｃａｄ１は、グローバル列アドレスが１の場合に１となり、それ以外の場合には０となる信号であり、信号ｌｃａｄ１は、ローカル列アドレスが１の場合に１となり、それ以外の場合には０となる信号である。
【0109】
メモリセル２１ａ１～２１ａｗには、ｗビットのＷ１１が記憶されている。３入力ＡＮＤ（論理積）回路２１ｂには、信号ｇｒａｄ１，ｌｒａｄ１，ｇｃａｄ１が入力される。
２入力ＡＮＤ回路２１ｃには、３入力ＡＮＤ回路２１ｂの出力信号と、信号ｌｃａｄ１が入力され、２入力ＡＮＤ回路２１ｃの出力が１のときに、メモリセル２１ａ１～２１ａｗが選択される。そして、ビット線２１ｄ１～２１ｄｗを介してＷ１１が読み出し回路２１ｅによって読み出される。
２入力ＡＮＤ回路２１ｃには、３入力ＡＮＤ回路２１ｂの出力信号と、信号ｌｃａｄ１が入力され、２入力ＡＮＤ回路２１ｃの出力が１のときに、メモリセル２１ａ１～２１ａｗが選択される。そして、ビット線２１ｄ１～２１ｄｗを介してＷ１１が読み出し回路２１ｅによって読み出される。
【0110】
上記のようなメモリセル２１ａ１～２１ａｗ、２入力ＡＮＤ回路２１ｃ、ビット線２１ｄ１～２１ｄｗによるユニットが、３入力ＡＮＤ回路２１ｂの出力信号が伝搬する信号線に、５つ接続されている。さらに、信号ｌｒａｄ１が伝搬する信号線に、上記５つのユニットと３入力ＡＮＤ回路２１ｂとを含むユニットが、５つ接続されている。さらに、このような構成が、５つのローカル行アドレスについて繰り返し設けられているとともに、５つのローカル行アドレスについて設けられた構成が、さらに５つのグローバル行アドレスについて繰り返し設けられている。
【0111】
上記の各アドレスについての信号線は、それぞれ独立に１または０とすることができる。また、２－Ｗａｙ １－ｈｏｔ制約が満たされている場合、同じビット線に接続される異なるメモリセルが同時に選択されることはない。このため、上記の６つのＷｊｋはそれぞれ同時に選択可能であり、１サイクルで読み出し可能である。
【0112】
図２のアドレスデコーダ２７は、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、読み出す重み係数を指定するためのアドレスを生成する。局所場の更新の際には、ｐ，ｑ，ｒ，ｓ行の全ての重み係数を指定するためのアドレスが生成される。Ｗｊｋの読み出しの際、アドレスデコーダ２７は、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、読み出すべき複数のＷｊｋを選択し、各Ｗｊｋを指定するアドレスを生成する。たとえば、図５に示した状態遷移後において、インデックス＝ｑ，ｒ＝４，２１である。この場合、アドレスデコーダ２７は、前述のように、Ｗｊｋとして、Ｗ２３，６，Ｗ３，９，Ｗ２５，１１，Ｗ５，１４，Ｗ２２，１６，Ｗ２，１９の６個を読み出すためのアドレスを生成する。
【0113】
アドレスデコーダ２７は、前述のようなホットビット管理テーブルを記憶するメモリを有していてもよい。その場合、アドレスデコーダ２７は、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、読み出すべき複数のＷｊｋを選択する。ホットビット管理テーブルは、スイッチ制御回路２３ａなどが用いるものと同一のものであってもよい。
【0114】
グローバル行アドレスは、Ｇｒ（ｊ）＝ｉｎｔ（（ｊ－１）／ｓｉｚｅ）＋１と表せ、ローカル行アドレスは、ＧＲＥＬ（ｊ）＝ｍｏｄ（ｊ－１，ｓｉｚｅ）＋１と表せる。また、グローバル列アドレスは、Ｇｒ（ｋ）＝ｉｎｔ（（ｋ－１）／ｓｉｚｅ）＋１と表せ、ローカル列アドレスは、ＧＲＥＬ（ｋ）＝ｍｏｄ（ｋ－１，ｓｉｚｅ）＋１と表せる。
【0115】
ｓｉｚｅは、上記のように各アドレスを１～５としている場合は、５である。
たとえば、Ｗ２３，６を読み出す場合、Ｇｒ（２３）＝ｉｎｔ（（２３－１）／５）＋１＝５、ＧＲＥＬ（２３）＝ｍｏｄ（２３－１，５）＋１＝３、Ｇｒ（６）＝ｉｎｔ（（６－１）／５）＋１＝２、ＧＲＥＬ（６）＝ｍｏｄ（６－１，５）＋１＝１となる。Ｗ３，９を読み出す場合、Ｇｒ（３）＝ｉｎｔ（（３－１）／５）＋１＝１、ＧＲＥＬ（３）＝ｍｏｄ（３－１，５）＋１＝３、Ｇｒ（９）＝ｉｎｔ（（９－１）／５）＋１＝２、ＧＲＥＬ（９）＝ｍｏｄ（９－１，５）＋１＝４となる。
たとえば、Ｗ２３，６を読み出す場合、Ｇｒ（２３）＝ｉｎｔ（（２３－１）／５）＋１＝５、ＧＲＥＬ（２３）＝ｍｏｄ（２３－１，５）＋１＝３、Ｇｒ（６）＝ｉｎｔ（（６－１）／５）＋１＝２、ＧＲＥＬ（６）＝ｍｏｄ（６－１，５）＋１＝１となる。Ｗ３，９を読み出す場合、Ｇｒ（３）＝ｉｎｔ（（３－１）／５）＋１＝１、ＧＲＥＬ（３）＝ｍｏｄ（３－１，５）＋１＝３、Ｇｒ（９）＝ｉｎｔ（（９－１）／５）＋１＝２、ＧＲＥＬ（９）＝ｍｏｄ（９－１，５）＋１＝４となる。
【0116】
前述のように図１５のような記憶部２１において、各アドレスについての信号線は、それぞれ独立に１または０とすることができるため、アドレスデコーダ２７は、上記のような各種のアドレスを、それぞれ複数同時に指定できる。
【0117】
（第２の実施の形態の最適化装置２０の全体の動作の流れ）
図１６は、第２の実施の形態の最適化装置の一例の流れを説明する図である。
なお、以下では、疑似焼き鈍し法が用いられる場合を例にして説明するが、これに限定されず、レプリカ交換法などの手法を用いることもできる。
図１６は、第２の実施の形態の最適化装置の一例の流れを説明する図である。
なお、以下では、疑似焼き鈍し法が用いられる場合を例にして説明するが、これに限定されず、レプリカ交換法などの手法を用いることもできる。
【0118】
まず、制御部２８の制御のもと、初期設定処理が行われる（ステップＳ１）。初期設定処理において、制御部２８は、制御装置３０から受信したＷ１１～Ｗｎｎを記憶部２１に記憶する。また、制御部２８は、各行と各列に含まれる状態変数の値の和が１になるように、Ｎ行Ｎ列のｘ１～ｘｎの値を記憶部２６ａに設定する。さらに、制御部２８は、記憶部２４ｂ１～２４ｂｎなどにｘ１～ｘｎの初期値に応じた重み係数を記憶し、ｘ１～ｘｎの初期値に応じたｈ１～ｈｎの初期値を、ｈ更新回路２２ａ１～２２ａｎ内の図示しないレジスタに記憶する。また、制御部２８は、遷移選択部２５に対して、制御装置３０から受けた温度変更スケジュールに基づいた温度パラメータ（Ｔ）の初期値や、状態更新処理の繰り返し回数の設定などを行う。さらに、制御部２８は、ｘ１～ｘｎの初期値に応じた前述のホットビット管理テーブルを生成し、たとえば、伝搬部２３などに含まれるメモリに記憶してもよい。
【0119】
その後、ΔＥ計算回路２４ａ１～２４ａｎは、記憶部２６ａから自身に対応する状態変数を読み出す（ステップＳ２）。そして、伝搬部２３は、ΔＥ計算回路２４ａ１～２４ａｎのそれぞれにおいてのｈｉ，ｈｊ，ｈｋ，ｈｌを、ｈ更新回路２２ａ１～２２ａｎから、ΔＥ計算回路２４ａ１～２４ａｎに伝搬する（ステップＳ３）。伝搬部２３は、初回は、たとえば、ホットビット管理テーブルに基づいて、ｈｉ，ｈｊ，ｈｋ，ｈｌの伝搬経路を決定する。そして、伝搬部２３は、２回目以降は、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓまたは、これらのインデックスによって更新されたホットビット管理テーブルに基づいて伝搬経路を決定する。
【0120】
次に、ΔＥ計算回路２４ａ１～２４ａｎは、エネルギー変化を計算する（ステップＳ４）。ΔＥ計算回路２４ａ１～２４ａｎのうち、値が０である状態変数に対応するものは、式（３）に示すようなΔＥｊを計算する。ΔＥ計算回路２４ａ１～２４ａｎのうち、値が１である状態変数に対応するものは、エネルギー変化として所定の正の値を出力する。
【0121】
そして、遷移選択部２５は、ΔＥ計算回路２４ａ１～２４ａｎが計算するエネルギー変化に基づいて、インデックス＝ｑを選択する（ステップＳ５）。
たとえば、遷移選択部２５は、温度パラメータ（Ｔ）と一様乱数とに基づいて生成されるノイズ値と、複数のエネルギー変化のそれぞれとを比較し、ノイズ値よりも小さくなるエネルギー変化を選択して、そのエネルギー変化のインデックスをｑとして選択する。ノイズ値よりも小さくなるエネルギー変化が複数ある場合、遷移選択部２５は、たとえば、所定のルールにしたがって、またはランダムに、そのうちの１つのエネルギー変化を選択する。ノイズ値よりも小さくなるエネルギー変化がない場合、遷移選択部２５は、オフセット値をノイズ値に加えるなどして、状態遷移の発生を促してもよい。
たとえば、遷移選択部２５は、温度パラメータ（Ｔ）と一様乱数とに基づいて生成されるノイズ値と、複数のエネルギー変化のそれぞれとを比較し、ノイズ値よりも小さくなるエネルギー変化を選択して、そのエネルギー変化のインデックスをｑとして選択する。ノイズ値よりも小さくなるエネルギー変化が複数ある場合、遷移選択部２５は、たとえば、所定のルールにしたがって、またはランダムに、そのうちの１つのエネルギー変化を選択する。ノイズ値よりも小さくなるエネルギー変化がない場合、遷移選択部２５は、オフセット値をノイズ値に加えるなどして、状態遷移の発生を促してもよい。
【0122】
遷移選択部２５は、さらに、選択したインデックス＝ｑから、インデックス＝ｐ，ｒ，ｓ，ｇｐ，ｇｓを決定する（ステップＳ６）。
その後、局所場更新部２２は、局所場を更新する（ステップＳ７）。ステップＳ７の処理では、インデックス＝ｐ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、記憶部２１から局所場の更新に用いる重み係数が読み出され、その重み係数に基づいて、式（４）に基づいて、局所場が更新される。なお、ステップＳ７の処理では、前述のように、読み出された重み係数のうちＷｉｌに相当する重み係数が、記憶部２４ｂ１～２５ｂｎの何れかに記憶される。
その後、局所場更新部２２は、局所場を更新する（ステップＳ７）。ステップＳ７の処理では、インデックス＝ｐ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、記憶部２１から局所場の更新に用いる重み係数が読み出され、その重み係数に基づいて、式（４）に基づいて、局所場が更新される。なお、ステップＳ７の処理では、前述のように、読み出された重み係数のうちＷｉｌに相当する重み係数が、記憶部２４ｂ１～２５ｂｎの何れかに記憶される。
【0123】
また、ΔＥ計算回路２４ａ１～２４ａｎの記憶部２４ｂ１～２４ｂｎに記憶される重み係数が更新される（ステップＳ８）。ステップＳ８の処理では、インデックス＝ｐ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、記憶部２１から記憶部２４ｂ１～２４ｂｎに記憶される重み係数が読み出される。そして、読み出された重み係数は、伝搬部２３によって、その重み係数を用いるΔＥ計算回路に伝搬され、そのΔＥ計算回路の記憶部に記憶されている重み係数が、新たに読み出された重み係数によって更新される。
【0124】
さらに、更新部２６は、インデックス＝ｐ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、記憶部２６ａに記憶されている４つの状態変数を更新する（ステップＳ９）。
制御部２８は、上記のようなステップＳ２～Ｓ９の状態更新処理の回数が、所定回数Ｎ１に達したか否か判定する（ステップＳ１０）。状態更新処理の回数が所定回数Ｎ１に達していない場合には、ステップＳ２からの処理が繰り返される。
制御部２８は、上記のようなステップＳ２～Ｓ９の状態更新処理の回数が、所定回数Ｎ１に達したか否か判定する（ステップＳ１０）。状態更新処理の回数が所定回数Ｎ１に達していない場合には、ステップＳ２からの処理が繰り返される。
【0125】
状態更新処理の回数が所定回数Ｎ１に達した場合、制御部２８は、Ｔの変更回数（温度変更回数）が、所定回数Ｎ２に達したか否かを判定する（ステップＳ１１）。
温度変更回数が所定回数Ｎ２に達していない場合、制御部２８は、Ｔを変更する（温度を下げる）（ステップＳ１２）。所定回数Ｎ１，Ｎ２、Ｔの値の変更の仕方（一度に値をどのくらい小さくするかなど）は、所定の温度変更スケジュールなどに基づいて決定される。ステップＳ１２の処理後、ステップＳ２からの処理が繰り返される。
温度変更回数が所定回数Ｎ２に達していない場合、制御部２８は、Ｔを変更する（温度を下げる）（ステップＳ１２）。所定回数Ｎ１，Ｎ２、Ｔの値の変更の仕方（一度に値をどのくらい小さくするかなど）は、所定の温度変更スケジュールなどに基づいて決定される。ステップＳ１２の処理後、ステップＳ２からの処理が繰り返される。
【0126】
温度変更回数が所定回数Ｎ２に達したとき、制御部２８は、たとえば、そのとき記憶部２６ａに保持されている全状態変数の値を計算結果として、たとえば、制御装置３０に出力し（ステップＳ１３）、処理を終える。なお、制御部２８は、状態遷移が生じるたびに、全状態変数の値に基づいてエネルギーを計算し、最小エネルギーが得られる全状態変数の値を逐次更新し、温度変更回数が所定回数Ｎ２に達した時点での、その全状態変数の値を、解として出力してもよい。
【0127】
なお、上記の処理の順序は、上記の例に限定されるわけではなく、適宜順番を入れ替えてもよい。
以上のような、第２の実施の形態の最適化装置２０によれば、第１の実施の形態の最適化装置１０と同様の効果が得られる。すなわち、２－Ｗａｙ １－ｈｏｔ制約をもつ最適化問題の計算時間を短縮や、重み係数を記憶しておくためのハードウェア量を削減できる。
以上のような、第２の実施の形態の最適化装置２０によれば、第１の実施の形態の最適化装置１０と同様の効果が得られる。すなわち、２－Ｗａｙ １－ｈｏｔ制約をもつ最適化問題の計算時間を短縮や、重み係数を記憶しておくためのハードウェア量を削減できる。
【0128】
さらに、上記のようなＷｉｌや、Ｗｊｋの効率的な読み出し手法によって、記憶部２１へのアクセス回数を少なくでき、計算時間のさらなる短縮が期待できる。
図１７は、第２の実施の形態の最適化装置を用いた場合の計算短縮効果を表すシミュレーション結果を示す図である。
図１７は、第２の実施の形態の最適化装置を用いた場合の計算短縮効果を表すシミュレーション結果を示す図である。
【0129】
計算対象の組合せ最適化問題は、２次割り当て問題の１つであり正解が知られている“２ＱＡＰ １Ｋ ｈａｄ１２”である。横軸は、イタレーション回数（前述のような更新処理回数）を表し、縦軸は、正解に到達したレプリカ数（最適化装置２０の数）を表す。
【0130】
図１７には、上記のような４ビット遷移の最適化装置２０を用いた場合の結果５０とともに、列または行の一方向の１－ｈｏｔ制約を満たす状態以外を除外して探索する２ビット遷移の最適化装置を用いた場合の結果５１が示されている。さらに、従来の１ビット遷移の最適化装置を用いた場合の結果５２が示されている。
【0131】
図１７のように、最適化装置２０では、２ビット遷移の最適化装置と比べても、正解に到達するまでのイタレーション回数を１／１００以下に削減可能である。たとえば、正解に達したレプリカ数＝１５の場合、イタレーション回数が１／３３７に削減されており、計算が高速化されていることがわかる。
【0132】
（第３の実施の形態）
第２の実施の形態の最適化装置２０では、ΔＥ計算回路２４ａ１～２４ａｎは、状態変数の数（ｎ＝Ｎ２）と同数設けられているものとしたが、ΔＥ計算回路の数は、Ｎ２よりも少なくてもよい。以下、ΔＥ計算回路の数が、Ｎ２よりも少ない最適化装置の例を説明する。
第２の実施の形態の最適化装置２０では、ΔＥ計算回路２４ａ１～２４ａｎは、状態変数の数（ｎ＝Ｎ２）と同数設けられているものとしたが、ΔＥ計算回路の数は、Ｎ２よりも少なくてもよい。以下、ΔＥ計算回路の数が、Ｎ２よりも少ない最適化装置の例を説明する。
【0133】
【0134】
第３の実施の形態の最適化装置６０は、伝搬部６１が図３の伝搬部２３と異なっているとともに、ΔＥ計算回路６２ａ１～６２ａＮの数がＮ個である。また、最適化装置６０は、伝搬制御部６３と、ｎ（＝Ｎ２）個のΔＥ保持部６４ａ１～６４ａｎを有する。
【0135】
ΔＥ計算回路の数がＮ２と等しい第２の実施の形態の最適化装置２０では、ＷｉｌやＷｊｋは、ΔＥ計算回路２４ａ１～２４ａｎが有する記憶部２４ｂ１～２４ｂｎに記憶されるものとしている。これに対して、ΔＥ計算回路の数がＮ２よりも少ない第３の実施の形態の最適化装置６０では、ＷｉｌやＷｊｋは、Ｎ２個設けられているｈ更新回路２２ａ１～２２ａｎのそれぞれに対応して記憶されるようにすればよい。たとえば、式（３）において、ｊ＝１とした場合、ΔＥ１の計算に用いるＷｉｌ，Ｗｊｋ（たとえば、図５のような状態遷移後の場合、図６より、Ｗ４，２１，Ｗ１，２４）は、ｈ１を更新するｈ更新回路２２ａ１に対応付けて記憶されるようにすればよい。
【0136】
しかし、回路構成を簡素化するために、以下では、Ｗｉｌ，Ｗｊｋは、インデックス＝ｌ，ｋで示される局所場を更新する各ｈ更新回路に対応して記憶されるものとする。たとえば、図５のような状態遷移後の場合、ΔＥ１の計算に用いるＷｉｌであるＷ４，２１は、ｈ２１を更新するｈ更新回路に対応して記憶され、ΔＥ１の計算に用いるＷｊｋであるＷ１，２４は、ｈ２４を更新するｈ更新回路に対応して記憶されるものとする。
【0137】
最適化装置６０では、伝搬部６１は、ｈ更新回路２２ａ１～２２ａｎのそれぞれに対応対応して設けられた記憶部６１ａ１～６１ａｎを有する。記憶部６１ａ１～６１ａｎのそれぞれは、スイッチ２１ｂ１～２１ｂｎのうち、対応するスイッチがオンした場合に、記憶部２１から読み出された重み係数を記憶する。たとえば、スイッチ２１ｂ１がオンした場合、記憶部２１から読み出されるＷ１１～Ｗｎ１の何れかが、記憶部６１ａ１に記憶される。スイッチ２１ｂｎがオンした場合、記憶部２１から読み出されるＷ１ｎ～Ｗｎｎの何れかが、記憶部６１ａｎに記憶される。記憶部６１ａ１～６１ａｎは、たとえば、レジスタまたはＳＲＡＭなどの電子回路により実現できる。
【0138】
また、伝搬制御部６１ｂが、第１の実施の形態の最適化装置２０の伝搬制御部２３ｃと異なる。
伝搬制御部６１ｂは、ｎ個の局所場（またはそれらに対応した重み係数、状態変数）をＮ個のΔＥ計算回路６２ａ１～６２ａＮに分配するＮ２：Ｎマルチプレクサとして機能する。Ｎ２：Ｎマルチプレクサは、複数のＮ：１マルチプレクサにより実現される。
伝搬制御部６１ｂは、ｎ個の局所場（またはそれらに対応した重み係数、状態変数）をＮ個のΔＥ計算回路６２ａ１～６２ａＮに分配するＮ２：Ｎマルチプレクサとして機能する。Ｎ２：Ｎマルチプレクサは、複数のＮ：１マルチプレクサにより実現される。
【0139】
一方、伝搬制御部６３は、Ｎ個のΔＥ計算回路６２ａ１～６２ａＮが計算したエネルギー変化を、ｎ個のΔＥ保持部６４ａ１～６４ａｎのうちのＮ個に分配するＮ：Ｎ２デマルチプレクサとして機能する。Ｎ：Ｎ２デマルチプレクサは、複数の１：Ｎデマルチプレクサにより実現される。
【0140】
以下、Ｎ＝５の場合を例にして説明する。
図１９は、局所場及び重み係数を伝搬する伝搬制御部の一例を示す図である。
伝搬制御部６１ｂは、２５個のスイッチ７０ａ１～７０ａ２５、マルチプレクサ７１ａ１，７１ａ２，７１ａ３，７１ａ４，７１ａ５，７１ｂ１，７１ｂ２，７１ｂ３，７１ｂ４，７１ｂ５、制御信号生成回路７２を有する。
図１９は、局所場及び重み係数を伝搬する伝搬制御部の一例を示す図である。
伝搬制御部６１ｂは、２５個のスイッチ７０ａ１～７０ａ２５、マルチプレクサ７１ａ１，７１ａ２，７１ａ３，７１ａ４，７１ａ５，７１ｂ１，７１ｂ２，７１ｂ３，７１ｂ４，７１ｂ５、制御信号生成回路７２を有する。
【0141】
スイッチ７０ａ１～７０ａ２５のそれぞれの一端には、ｈ１～ｈ２５の何れかが入力され、他端は、スイッチ７０ａ１，７０ａ２５を除いて、マルチプレクサ７１ａ１～７１ａ５の何れか２つにおける５つの入力端子のうちの１つに接続されている。スイッチ７０ａ１の他端は、マルチプレクサ７１ａ１の５つの入力端子のうちの１つに接続され、スイッチ７０ａ２５の他端は、マルチプレクサ７１ａ５の５つの入力端子のうちの１つに接続されている。なお、記憶部６１ａ１～６１ａｎに重み係数が記憶されている場合、ｈ１～ｈ２５に対応して、重み係数についてもスイッチ７０ａ１～７０ａ２５のそれぞれの一端に入力される。スイッチ７０ａ１～７０ａ２５は、制御信号生成回路７２が生成する制御信号ｃｎｔａ１～ｃｎｔａ２５によって、オンオフが制御される。
【0142】
マルチプレクサ７１ａ１～７１ａ５のそれぞれは、制御信号生成回路７２が出力する制御信号ｃｎｔｂ１，ｃｎｔｂ２，ｃｎｔｂ３，ｃｎｔｂ４，ｃｎｔｂ５の何れかに応じて、５つの入力端子に入力される局所場（または重み係数）を１つ選択して出力する。
【0143】
マルチプレクサ７１ｂ１～７１ｂ５のそれぞれの５つの入力端子には、マルチプレクサ７１ａ１～７１ａ５が出力する局所場（または重み係数）が入力される。マルチプレクサ７１ｂ１～７１ｂ５のそれぞれは、制御信号生成回路７２が出力する制御信号ｃｎｔｃ１，ｃｎｔｃ２，ｃｎｔｃ３，ｃｎｔｃ４，ｃｎｔｃ５の何れかに応じて、５つの入力端子に入力される局所場（または重み係数）を１つ選択して出力する。
【0144】
制御信号生成回路７２は、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて、制御信号ｃｎｔａ１～ｃｎｔａ２５，ｃｎｔｂ１～ｃｎｔｂ５，ｃｎｔｃ１～ｃｎｔｃ５を生成し、出力する。制御信号生成回路７２は、たとえば、前述のようなホットビット管理テーブルを記憶するメモリを有していてもよい。その場合、制御信号生成回路７２は、ホットビット管理テーブルに基づいて、上記の各制御信号を生成する。ホットビット管理テーブルは、インデックス＝ｐ，ｑ，ｒ，ｓ，ｇｐ，ｇｓに基づいて更新される。
【0145】
なお、伝搬制御部６１ｂに入力されるｘ１～ｘｎは、たとえば、式（３）のｈｊが伝搬されるサイクルで、ｈｊとともに伝搬されるものとする。
Ｎ＝５の場合、図１９に示されているように、５つのΔＥ計算回路６２ａ１，６２ａ２，６２ａ３，６２ａ４，６２ａ５が設けられる。
Ｎ＝５の場合、図１９に示されているように、５つのΔＥ計算回路６２ａ１，６２ａ２，６２ａ３，６２ａ４，６２ａ５が設けられる。
【0146】
ΔＥ計算回路６２ａ１には、マルチプレクサ７１ｂ１から、ΔＥ計算回路６２ａ２には、マルチプレクサ７１ｂ２から、ΔＥ計算回路６２ａ３には、マルチプレクサ７１ｂ３から、それぞれ局所場（または重み係数、状態変数）が供給される。また、ΔＥ計算回路６２ａ４には、マルチプレクサ７１ｂ４から、ΔＥ計算回路６２ａ５には、マルチプレクサ７１ｂ５から、それぞれ局所場（または重み係数）が供給される。
【0147】
なお、図１９には、ΔＥ計算回路６２ａ１の一例の回路構成が示されている。ΔＥ計算回路６２ａ２～６２ａ５についても同様の回路構成である。
ΔＥ計算回路６２ａ１は、乗算器７５、加算器７６、記憶部７７、セレクタ７８、制御信号生成回路７９を有する。
ΔＥ計算回路６２ａ１は、乗算器７５、加算器７６、記憶部７７、セレクタ７８、制御信号生成回路７９を有する。
【0148】
乗算器７５は、マルチプレクサ７１ｂ１が出力する、ｈｉ，ｈｊ，ｈｋ，ｈｌ，Ｗｉｌ，Ｗｊｋに対して、制御信号生成回路７９が出力する符号（＋１または－１）を乗じる。
加算器７６は、乗算器７５が出力する乗算結果と記憶部７７に記憶されている値との加算結果を出力する。
加算器７６は、乗算器７５が出力する乗算結果と記憶部７７に記憶されている値との加算結果を出力する。
【0149】
記憶部７７は、加算器７６が出力する加算結果を記憶する。記憶部７７は、たとえば、レジスタまたはＳＲＡＭなどの電子回路により実現できる。
セレクタ７８は、制御信号生成回路７９が出力する選択信号に基づいて、たとえば、図示しないレジスタなどに記憶された所定の正の値（ΔＥｍａｘ）と、記憶部７７に記憶されているエネルギー変化（ΔＥｊ）の何れか一方を選択して出力する。
セレクタ７８は、制御信号生成回路７９が出力する選択信号に基づいて、たとえば、図示しないレジスタなどに記憶された所定の正の値（ΔＥｍａｘ）と、記憶部７７に記憶されているエネルギー変化（ΔＥｊ）の何れか一方を選択して出力する。
【0150】
制御信号生成回路７９は、伝搬制御部６１ｂがｈｉなどを伝搬するサイクルごとに、ｈｉ，ｈｊ，ｈｋ，ｈｌ，Ｗｉｌ，Ｗｊｋに乗じる符号を生成する。さらに、制御信号生成回路７９は、マルチプレクサ７１ｂ１が出力するｘｊが１である場合、セレクタ７８にΔＥｍａｘを選択させる選択信号を出力し、ｘｊが０である場合、セレクタ７８にΔＥｊを選択させる選択信号を出力する。
【0151】
なお、図２のΔＥ計算回路２４ａ１～２４ａｎについても、上記とほぼ同様な回路構成により実現できる。
図１９のように、５つのマルチプレクサ７１ａ１～７１ａ５を用いる構成は、５つのバスを用いることに相当する。Ｎ本のバスとＮ個のΔＥ計算回路を用いて、Ｎ２個のエネルギー変化を計算する場合、４Ｎサイクルかかる。Ｎ＝５の場合は、２０サイクルかかる。
図１９のように、５つのマルチプレクサ７１ａ１～７１ａ５を用いる構成は、５つのバスを用いることに相当する。Ｎ本のバスとＮ個のΔＥ計算回路を用いて、Ｎ２個のエネルギー変化を計算する場合、４Ｎサイクルかかる。Ｎ＝５の場合は、２０サイクルかかる。
【0152】
図２０は、Ｎ＝５の場合に各サイクルで計算されるエネルギー変化の例を示す図である。
サイクル１～４までは、ｊ＝１～５までのΔＥｊの計算が行われる。サイクル１では、伝搬制御部６１ｂによってｈｉが伝搬され、制御信号生成回路７９は、符号として＋１を出力する。これにより、記憶部７７に記憶されるΔＥｊはｈｉとなる。サイクル２では、伝搬制御部６１ｂによってｈｊ，ｘｊが伝搬され、制御信号生成回路７９は、符号として－１を出力する。これによりΔＥｊ－＝ｈｊが計算され、記憶部７７に記憶されるΔＥｊは、ｈｉ－ｈｊとなる。サイクル３では、伝搬制御部６１ｂによってｈｋとＷｊｋが伝搬され、制御信号生成回路７９は、符号として－１を出力する。これによりΔＥｊ－＝ｈｋ＋Ｗｊｋが計算され、記憶部７７に記憶されるΔＥｊはｈｉ－ｈｊ－ｈｋ－Ｗｊｋとなる。サイクル４では、伝搬制御部６１ｂによってｈｌとＷｉｌが伝搬され、制御信号生成回路７９は、符号として、ｈｌに対しては＋１、Ｗｉｌに対しては－１を出力する。これによりΔＥｊ＋＝ｈｌ－Ｗｉｌが計算され、記憶部７７に記憶されるΔＥｊはｈｉ－ｈｊ－ｈｋ＋ｈｌ－Ｗｊｋ－Ｗｉｌ、つまり、式（３）で表されるΔＥｊとなる。ただ、値が１であるｘｊに対応するΔＥｊを計算するΔＥ計算回路は、ΔＥｊの代わりに、ΔＥｍａｘを出力する。
サイクル１～４までは、ｊ＝１～５までのΔＥｊの計算が行われる。サイクル１では、伝搬制御部６１ｂによってｈｉが伝搬され、制御信号生成回路７９は、符号として＋１を出力する。これにより、記憶部７７に記憶されるΔＥｊはｈｉとなる。サイクル２では、伝搬制御部６１ｂによってｈｊ，ｘｊが伝搬され、制御信号生成回路７９は、符号として－１を出力する。これによりΔＥｊ－＝ｈｊが計算され、記憶部７７に記憶されるΔＥｊは、ｈｉ－ｈｊとなる。サイクル３では、伝搬制御部６１ｂによってｈｋとＷｊｋが伝搬され、制御信号生成回路７９は、符号として－１を出力する。これによりΔＥｊ－＝ｈｋ＋Ｗｊｋが計算され、記憶部７７に記憶されるΔＥｊはｈｉ－ｈｊ－ｈｋ－Ｗｊｋとなる。サイクル４では、伝搬制御部６１ｂによってｈｌとＷｉｌが伝搬され、制御信号生成回路７９は、符号として、ｈｌに対しては＋１、Ｗｉｌに対しては－１を出力する。これによりΔＥｊ＋＝ｈｌ－Ｗｉｌが計算され、記憶部７７に記憶されるΔＥｊはｈｉ－ｈｊ－ｈｋ＋ｈｌ－Ｗｊｋ－Ｗｉｌ、つまり、式（３）で表されるΔＥｊとなる。ただ、値が１であるｘｊに対応するΔＥｊを計算するΔＥ計算回路は、ΔＥｊの代わりに、ΔＥｍａｘを出力する。
【0153】
サイクル５～８では、ｊ＝６～１０に対して、同上の処理が行われ、サイクル９～１２では、ｊ＝１１～１５に対して、同上の処理が行われる。また、サイクル１３～１６では、ｊ＝１６～２０に対して、同上の処理が行われ、サイクル１７～２０では、ｊ＝２１～２５に対して、同上の処理が行われる。
【0154】
次に、図５に示したような状態遷移後における、上記の各サイクルにおける伝搬制御部６１ｂの動作例を説明する。
図２１は、サイクル１における伝搬制御部の動作例を示す図である。なお、図２１では、ｈｉが伝搬される信号線として有効ではないものについては点線で示されている。
図２１は、サイクル１における伝搬制御部の動作例を示す図である。なお、図２１では、ｈｉが伝搬される信号線として有効ではないものについては点線で示されている。
【0155】
図５に示した状態遷移後では、ｘ１～ｘ５のうちｘ４が１となる。このため、ｈｉとしてｈ４が、ΔＥ計算回路６２ａ１～６２ａ５に伝搬される。この場合、スイッチ７０ａ１～７０ａ２５のうち、スイッチ７０ａ４がオンされ、他のスイッチはオフされる。そして、マルチプレクサ７１ａ１は、入力されるｈ４を選択して出力し、マルチプレクサ７１ｂ１～７１ｂ５は、マルチプレクサ７１ａ１の出力であるｈ４を選択して出力する。これにより、ΔＥ計算回路６２ａ１～６２ａ５が、サイクル１において計算するΔＥ１～ΔＥ５は、ｈ４となる。
【0156】
【0157】
サイクル２では、ｈ１～ｈ５とｘ１～ｘ５が伝搬される。この場合、スイッチ７０ａ１～７０ａ２５のうち、スイッチ７０ａ１～７０ａ５がオンされ、他のスイッチはオフされる。そして、マルチプレクサ７１ａ１は、入力されるｈ１，ｘ１を選択して出力し、マルチプレクサ７１ａ２は、入力されるｈ２，ｘ２を選択して出力し、マルチプレクサ７１ａ３は、入力されるｈ３，ｘ３を選択して出力する。また、マルチプレクサ７１ａ４は、入力されるｈ４，ｘ４を選択して出力し、マルチプレクサ７１ａ５は、入力されるｈ５，ｘ５を選択して出力する。
【0158】
また、マルチプレクサ７１ｂ１は、マルチプレクサ７１ａ１の出力であるｈ１，ｘ１を選択して出力し、マルチプレクサ７１ｂ２は、マルチプレクサ７１ａ２の出力であるｈ２，ｘ２を選択して出力する。マルチプレクサ７１ｂ３は、マルチプレクサ７１ａ３の出力であるｈ３，ｘ３を選択して出力し、マルチプレクサ７１ｂ４は、マルチプレクサ７１ａ４の出力であるｈ４，ｘ４を選択して出力する。マルチプレクサ７１ｂ５は、マルチプレクサ７１ａ５の出力であるｈ５，ｘ５を選択して出力する。
【0159】
これによりΔＥ計算回路６２ａ１はΔＥ１－＝ｈ１を計算し、ΔＥ計算回路６２ａ２はΔＥ２－＝ｈ２を計算し、ΔＥ計算回路６２ａ３はΔＥ３－＝ｈ３を計算し、ΔＥ計算回路６２ａ４はΔＥ４－＝ｈ４を計算し、ΔＥ計算回路６２ａ５はΔＥ５－＝ｈ５を計算する。
【0160】
【0161】
サイクル３では、ｈｋであるｈ４，ｈ９，ｈ１４，ｈ１９，ｈ２４と、ＷｊｋであるＷ４，４，Ｗ３，９，Ｗ５，１４，Ｗ２，１９，Ｗ１，２４が伝搬される。これらの重み係数は、図５に示した状態遷移後に、アドレスデコーダ２７によって、記憶部２１から読み出され、記憶部６１ａ１～６１ａｎのうち、ｈ４，ｈ９，ｈ１４，ｈ１９，ｈ２４を更新するｈ更新回路に対応するものに記憶されている。
【0162】
この場合、スイッチ７０ａ１～７０ａ２５のうち、スイッチ７０ａ４，７０ａ９，７０ａ１４，７０ａ１９，７０ａ２４がオンされ、他のスイッチはオフされる。そして、マルチプレクサ７１ａ１は、入力されるｈ４，Ｗ４，４を選択して出力し、マルチプレクサ７１ａ２は、入力されるｈ９，Ｗ３，９を選択して出力し、マルチプレクサ７１ａ３は、入力されるｈ１４，Ｗ５，１４を選択して出力する。また、マルチプレクサ７１ａ４は、入力されるｈ１９，Ｗ２，１９を選択して出力し、マルチプレクサ７１ａ５は、入力されるｈ２４，Ｗ１，２４を選択して出力する。
【0163】
また、マルチプレクサ７１ｂ１は、マルチプレクサ７１ａ５の出力であるｈ２４，Ｗ１，２４を選択して出力し、マルチプレクサ７１ｂ２は、マルチプレクサ７１ａ４の出力であるｈ１９，Ｗ２，１９を選択して出力する。マルチプレクサ７１ｂ３は、マルチプレクサ７１ａ２の出力であるｈ９，Ｗ３，９を選択して出力し、マルチプレクサ７１ｂ４は、マルチプレクサ７１ａ１の出力であるｈ４，Ｗ４，４を選択して出力する。マルチプレクサ７１ｂ５は、マルチプレクサ７１ａ３の出力であるｈ１４，Ｗ５，１４を選択して出力する。
【0164】
これによりΔＥ計算回路６２ａ１はΔＥ１－＝ｈ２４＋Ｗ１，２４を計算し、ΔＥ計算回路６２ａ２はΔＥ２－＝ｈ１９＋Ｗ２，１９を計算し、ΔＥ計算回路６２ａ３はΔＥ３－＝ｈ９＋Ｗ３，９を計算する。また、ΔＥ計算回路６２ａ４はΔＥ４－＝ｈ４＋Ｗ４，４を計算し、ΔＥ計算回路６２ａ５はΔＥ５－＝ｈ１４＋Ｗ５，１４を計算する。
【0165】
【0166】
サイクル４では、ｈｌであるｈ４，ｈ８，ｈ１５，ｈ１７，ｈ２１と、ＷｉｌであるＷ４，４，Ｗ４，８，Ｗ４，１５，Ｗ４，１７，Ｗ４，２１が伝搬される。これらの重み係数は、図５に示した状態遷移後に、アドレスデコーダ２７によって、記憶部２１から読み出され、記憶部６１ａ１～６１ａｎのうち、ｈ４，ｈ８，ｈ１５，ｈ１７，ｈ２１を更新するｈ更新回路に対応するものに記憶されている。
【0167】
この場合、スイッチ７０ａ１～７０ａ２５のうち、スイッチ７０ａ４，７０ａ８，７０ａ１５，７０ａ１７，７０ａ２１がオンされ、他のスイッチはオフされる。そして、マルチプレクサ７１ａ１は、入力されるｈ４，Ｗ４，４を選択して出力し、マルチプレクサ７１ａ２は、入力されるｈ８，Ｗ４，８を選択して出力し、マルチプレクサ７１ａ３は、入力されるｈ１５，Ｗ４，１５を選択して出力する。また、マルチプレクサ７１ａ４は、入力されるｈ１７，Ｗ４，１７を選択して出力し、マルチプレクサ７１ａ５は、入力されるｈ２１，Ｗ４，２１を選択して出力する。
【0168】
また、マルチプレクサ７１ｂ１は、マルチプレクサ７１ａ５の出力であるｈ２１，Ｗ４，２１を選択して出力し、マルチプレクサ７１ｂ２は、マルチプレクサ７１ａ４の出力であるｈ１７，Ｗ４，１７を選択して出力する。マルチプレクサ７１ｂ３は、マルチプレクサ７１ａ２の出力であるｈ８，Ｗ４，８を選択して出力し、マルチプレクサ７１ｂ４は、マルチプレクサ７１ａ１の出力であるｈ４，Ｗ４，４を選択して出力する。マルチプレクサ７１ｂ５は、マルチプレクサ７１ａ３の出力であるｈ１５，Ｗ４，１５を選択して出力する。
【0169】
これによりΔＥ計算回路６２ａ１はΔＥ１＋＝ｈ２１－Ｗ４，２１を計算し、ΔＥ計算回路６２ａ２はΔＥ２＋＝ｈ１７－Ｗ４，１７を計算し、ΔＥ計算回路６２ａ３はΔＥ３＋＝ｈ８－Ｗ４，８を計算する。また、ΔＥ計算回路６２ａ４はΔＥ４＋＝ｈ４－Ｗ４，４を計算し、ΔＥ計算回路６２ａ５はΔＥ５＋＝ｈ１５－Ｗ４，１５を計算する。
【0170】
以上のサイクル１～４によって、ΔＥ１～ΔＥ５についての、式（３）の計算が完了する。なお、ｘ４＝１であるため、ΔＥ４として、上記のように計算した値ではなく、ΔＥｍａｘが出力される。
【0171】
以降のサイクルでも同様の制御により、ΔＥ６～ΔＥ２５が算出される。
図２５は、エネルギー変化を伝搬する伝搬制御部の一例を示す図である。
伝搬制御部６３は、５つのΔＥ計算回路６２ａ１～６２ａ５が計算したエネルギー変化を、２５個のΔＥ保持部６４ａ１～６４ａ２５の何れか５つに伝搬する。伝搬制御部６３は、２５個のスイッチ６３ａ１～６３ａ２５と、スイッチ制御回路６３ｂを有する。なお、図２５の５つの黒丸は、デマルチプレクサとして機能している。
図２５は、エネルギー変化を伝搬する伝搬制御部の一例を示す図である。
伝搬制御部６３は、５つのΔＥ計算回路６２ａ１～６２ａ５が計算したエネルギー変化を、２５個のΔＥ保持部６４ａ１～６４ａ２５の何れか５つに伝搬する。伝搬制御部６３は、２５個のスイッチ６３ａ１～６３ａ２５と、スイッチ制御回路６３ｂを有する。なお、図２５の５つの黒丸は、デマルチプレクサとして機能している。
【0172】
スイッチ制御回路６３ｂは、スイッチ６３ａ１～６３ａ２５の何れか５つをオンし、他のスイッチをオフすることで、ΔＥ計算回路６２ａ１～６２ａ５が計算したエネルギー変化を、ΔＥ保持部６４ａ１～６４ａ２５の何れか５つに伝搬する。
【0173】
たとえば、図２０のように、２０サイクルで、ΔＥ１～ΔＥ２５が算出される場合、ΔＥ１～ΔＥ５の算出が終わるサイクル４において、スイッチ６３ａ１～６３ａ２５のうち、ΔＥ１～ΔＥ５を保持するΔＥ保持部と接続される５つのスイッチがオンされる。ΔＥ６～ΔＥ１０の算出が終わるサイクル８において、スイッチ６３ａ１～６３ａ２５のうち、ΔＥ６～ΔＥ１０を保持するΔＥ保持部と接続される５つのスイッチがオンされる。ΔＥ１１～ΔＥ１５の算出が終わるサイクル１２において、スイッチ６３ａ１～６３ａ２５のうち、ΔＥ１１～ΔＥ１５を保持するΔＥ保持部と接続される５つのスイッチがオンされる。ΔＥ１６～ΔＥ２０の算出が終わるサイクル１６において、スイッチ６３ａ１～６３ａ２５のうち、ΔＥ１６～ΔＥ２０を保持するΔＥ保持部と接続される５つのスイッチがオンされる。ΔＥ２１～ΔＥ２５の算出が終わるサイクル２０において、スイッチ６３ａ１～６３ａ２５のうち、ΔＥ２１～ΔＥ２５を保持するΔＥ保持部と接続される５つのスイッチがオンされる。
【0174】
これにより、図２に示したような遷移選択部２５に入力されるｎ＝２５個のエネルギー変化が得られる。その他は、第２の実施の形態の最適化装置２０と同様の動作が行われる。なお、遷移選択部２５が、Ｎ２個のエネルギー変化をＮ個ずつ入力して、Ｎ個のエネルギー変化のうちから１つのエネルギー変化を選択する場合、図１８に示した伝搬制御部６３やΔＥ保持部６４ａ１～６４ａｎはなくてもよい。
【0175】
以上のように、ΔＥ計算回路６２ａ１～６２ａＮの数がＮ２よりも少なくても、上記のような伝搬部６１により、計算に用いられる局所場や重み係数の伝搬を行うことで、第２の実施の形態の最適化装置２０と同様の効果が得られる。
【0176】
（変形例）
ところで、評価関数に含まれる状態変数には、Ｎ２個の２－Ｗａｙ １－ｈｏｔ制約を受ける状態変数の他に、２－Ｗａｙ １－ｈｏｔ制約を受けない状態変数が含まれていてもよい。
ところで、評価関数に含まれる状態変数には、Ｎ２個の２－Ｗａｙ １－ｈｏｔ制約を受ける状態変数の他に、２－Ｗａｙ １－ｈｏｔ制約を受けない状態変数が含まれていてもよい。
【0177】
【0178】
変形例のΔＥ計算回路８０は、制御信号生成回路７９ａが、図１９の制御信号生成回路７９と異なっている。また、各状態変数とともに、その状態変数が２－Ｗａｙ １－ｈｏｔ制約を受けるものか否かを示すフラグ値が、図示しない記憶部に記憶されているものとする。
【0179】
たとえば、ｘｊが２－Ｗａｙ １－ｈｏｔ制約を受ける状態変数である場合、フラグ値（ｆｊ）は１となっている。これに対して、ｘｊが２－Ｗａｙ １－ｈｏｔ制約を受けない状態変数である場合、フラグ値（ｆｊ）は０となっている。
【0180】
制御信号生成回路７９ａは、ｘｊとともにｆｊも読み込み、ｆｊ＝１の場合、ｈｉ，ｈｊ，ｈｋ，ｈｌ，Ｗｉｌ，Ｗｊｋに対して、前述のように制御信号として＋１または－１を出力する。ｆｊ＝０の場合、制御信号生成回路７９ａは、ｈｉ，ｈｋ，ｈｌ，Ｗｉｌ，Ｗｊｋに対して、制御信号として０を出力し、ｈｊに対して、２ｘｊ－１を出力する。これにより、ΔＥｊ＝（２ｘｊ－１）ｈｊとなる。２ｘｊ－１は、ｘｊの変化分であり、（２ｘｊ－１）ｈｊは、全状態変数のうち、ｘｊだけが変化する場合のエネルギー変化を表す。なお、ｆｊ＝０の場合、制御信号生成回路７９ａは、セレクタ７８にΔＥｊを選択させる。
【0181】
なお、遷移選択部２５において、ｆｊ＝０のｘｊが変化する場合のΔＥｊが選択された場合、ｘｊの１ビットだけが更新される。そして、その更新に応じて局所場についても更新される。
【0182】
たとえば、このような構成により、評価関数に含まれる状態変数には、Ｎ２個の２－Ｗａｙ １－ｈｏｔ制約を受ける状態変数の他に、２－Ｗａｙ １－ｈｏｔ制約を受けない状態変数が含まれていても、処理が可能となる。
【0183】
以上、実施の形態に基づき、本発明の最適化装置及び最適化方法の一観点について説明してきたが、これらは一例にすぎず、上記の記載に限定されるものではない。
【符号の説明】
【0184】
１０ 最適化装置
１１，１３ｂｉ，１３ｂｊ，１５ａ 記憶部
１２ 伝搬部
１３ 計算部
１３ａｉ～１３ａｊ ΔＥ計算回路
１４ 遷移選択部
１５ 更新部
１６ アドレスデコーダ
１１，１３ｂｉ，１３ｂｊ，１５ａ 記憶部
１２ 伝搬部
１３ 計算部
１３ａｉ～１３ａｊ ΔＥ計算回路
１４ 遷移選択部
１５ 更新部
１６ アドレスデコーダ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】