知財求人 - 知財ポータルサイト「IP Force」
▶ ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツングの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-27
(45)【発行日】2024-01-11
(54)【発明の名称】排気ガスセンサの診断方法
(51)【国際特許分類】
G01R 31/52 20200101AFI20231228BHJP
【ＦＩ】
G01R31/52
【請求項の数】
17
(21)【出願番号】P 2021557166
(86)(22)【出願日】2020-03-24
(65)【公表番号】
(43)【公表日】2022-05-25
(86)【国際出願番号】 EP2020058052
(87)【国際公開番号】W WO2020193496
(87)【国際公開日】2020-10-01
【審査請求日】2021-09-24
(31)【優先権主張番号】102019204219.8
(32)【優先日】2019-03-27
(33)【優先権主張国・地域又は機関】DE
【前置審査】
(73)【特許権者】
【識別番号】390023711
【氏名又は名称】ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング
【氏名又は名称原語表記】ＲＯＢＥＲＴ ＢＯＳＣＨ ＧＭＢＨ
【住所又は居所原語表記】Ｓｔｕｔｔｇａｒｔ， Ｇｅｒｍａｎｙ
(74)【代理人】
【識別番号】100114890
【弁理士】
【氏名又は名称】アインゼル・フェリックス＝ラインハルト
(74)【代理人】
【識別番号】100116403
【弁理士】
【氏名又は名称】前川 純一
(74)【代理人】
【識別番号】100134315
【弁理士】
【氏名又は名称】永島 秀郎
(74)【代理人】
【識別番号】100162880
【弁理士】
【氏名又は名称】上島 類
(72)【発明者】
【氏名】ベアンハート レーダーマン
(72)【発明者】
【氏名】クラウディウス ベヴォト
(72)【発明者】
【氏名】シュテファン クレマー
(72)【発明者】
【氏名】オメル カヤ
(72)【発明者】
【氏名】ダンカ ディトマー－ゴベリッチ
【審査官】小川 浩史
(56)【参考文献】
【文献】特開２０１２－２４２３８５（ＪＰ，Ａ）
【文献】特開平５－２２３７７６（ＪＰ，Ａ）
【文献】特開２０１８－４９７２６（ＪＰ，Ａ）
【文献】独国特許出願公開第１０２０１００００６６３（ＤＥ，Ａ１）
【文献】特表２０１１－５２０１１２（ＪＰ，Ａ）
【文献】特開平５－１０７２９９（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１３／０２１９９８４（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｒ ３１／５０－３１／７４
Ｇ０１Ｎ ２７／４１９
(57)【特許請求の範囲】
【請求項1】
少なくとも２つの電気的な線路（２０１，２０２，２０３，２０４）を有している広帯域ラムダゾンデ（２００）の動作のための評価及び制御ユニットであって、前記評価及び制御ユニット（１００）は、前記広帯域ラムダゾンデ（２００）の前記電気的な線路（２０１，２０２，２０３，２０４）との電気的な接続のために、少なくとも２つの電気的な端子（ＲＥ，ＩＰＥ，ＡＰＥ，ＭＥＳ）を有しており、
各前記電気的な端子（ＲＥ，ＩＰＥ，ＡＰＥ，ＭＥＳ）にはそれぞれ１つの電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）が割り当てられており、前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）を介して各前記端子（ＲＥ，ＩＰＥ，ＡＰＥ，ＭＥＳ）が少なくとも１つの規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）と個別に接続可能である、評価及び制御ユニットにおいて、
各前記スイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）の耐電圧は、障害の場合に各前記端子（ＲＥ，ＩＰＥ，ＡＰＥ，ＭＥＳ）において予期される最大短絡電圧（ＵＳＣ）以上であり、
各前記スイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）と前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）との間に分圧器（１４０）が設けられており、前記分圧器（１４０）によって、障害の場合に、前記評価及び制御ユニット（１００）の測定システム（１５０）の測定範囲内にある、予期される前記最大短絡電圧の部分電圧を測定可能である、
ことを特徴とする評価及び制御ユニット。
【請求項2】
前記測定システム（１５０）は、ＡＤＣ（１５０）である、請求項１に記載の評価及び制御ユニット。
【請求項3】
前記評価及び制御ユニット全体に関して、前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）と前記スイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）との間に、単一の分圧器（１４０）が設けられている、請求項２に記載の評価及び制御ユニット。
【請求項4】
前記分圧器（１４０）は、２つのオーム抵抗（ＲＰＲＯＴＮ，ＲＭＥＡＳ）から構成されている、請求項２又は３に記載の評価及び制御ユニット。
【請求項5】
前記分圧器（１４０）を構成する前記２つのオーム抵抗（ＲＰＲＯＴＮ，ＲＭＥＡＳ）のうち、前記スイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）に直接接続される前記オーム抵抗（ＲＰＲＯＴＮ）の耐電圧は、故障の場合に前記端子（ＲＥ，ＩＰＥ，ＡＰＥ，ＭＥＳ）において予期される前記最大短絡電圧（ＵＳＣ）以上である、請求項４に記載の評価及び制御ユニット。
【請求項6】
前記評価及び制御ユニット全体に関して、前記規定された電位（ＧＮＤ，Ｖ
ＳＥＴ１
，Ｖ
ＳＥＴ２
）と前記スイッチ（Ｓｗｔ
ＲＥ
，Ｓｗｔ
ＩＰＥ
，Ｓｗｔ
ＡＰＥ
，Ｓｗｔ
ＭＥＳ
）との間に、単一の分圧器（１４０）が設けられており、
前記分圧器（１４０）は、２つのオーム抵抗（Ｒ ＰＲＯＴＮ ，Ｒ ＭＥＡＳ ）から構成されており、
前記広帯域ラムダゾンデ（２００）を故障の場合に保護するために、前記端子（ＲＥ，ＩＰＥ，ＡＰＥ，ＭＥＳ）は、前記スイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）を介して互いに短絡可能であり、
さらに、前記２つのオーム抵抗（Ｒ ＰＲＯＴＮ ，Ｒ ＭＥＡＳ ）のうち前記規定された電位（ＧＮＤ，Ｖ ＳＥＴ１ ，Ｖ ＳＥＴ２ ）と接続される側のオーム抵抗（Ｒ ＭＥＡＳ ）と前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）との間にさらなるスイッチが配置されていて、故障の場合に、前記広帯域ラムダゾンデ（２００）を通じて、前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）に電流が流れることが阻止可能である、請求項１乃至５のいずれか一項に記載の評価及び制御ユニット。
【請求項7】
前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）は、２つの異なる規定された値を取り得る、請求項１乃至６のいずれか一項に記載の評価及び制御ユニット。
【請求項8】
前記評価及び制御ユニット（１００）は、ＡＳＩＣとして構成されている、請求項１乃至７のいずれか一項に記載の評価及び制御ユニット。
【請求項9】
広帯域ラムダゾンデ（２００）の電気的な線路（２０１，２０２，２０３，２０４）の診断方法であって、前記広帯域ラムダゾンデ（２００）の前記電気的な線路（２０１，２０２，２０３，２０４）はそれぞれ、請求項１乃至８のいずれか一項に記載の評価及び制御ユニット（１００）の端子（ＲＥ，ＩＰＥ，ＡＰＥ，ＭＥＳ）と接続されており、
前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）を１つずつ順次閉成し、各前記電気的な端子（ＲＥ，ＩＰＥ，ＡＰＥ，ＭＥＳ）を通って流れる電流（Ｉ）を求めた後、
・短絡が前記電気的な線路（２０１，２０２，２０３，２０４）のうちの１つの線路に発生していることが既に知られている場合に、最も高い電流（Ｉ）が求められた前記端子（ＲＥ，ＩＰＥ，ＡＰＥ，ＭＥＳ）と接続されている前記線路（２０１，２０２，２０３，２０４）に前記短絡を割り当て、及び／又は、
・前記最も高い電流（Ｉ）の値を、所定の閾値と比較し、前記最も高い電流（Ｉ）の値が前記閾値を上回る場合に、短絡が発生していることを推測し、最も高い電流（Ｉ）が求められた前記端子（ＲＥ，ＩＰＥ，ＡＰＥ，ＭＥＳ）と接続されている前記線路（２０１，２０２，２０３，２０４）に前記短絡を割り当てる、
診断方法。
【請求項10】
前記最も高い電流（Ｉ）が、２番目に高い電流（Ｉ）から、所定の最低差分だけ異なっているというさらなる条件の下においてのみ、短絡を線路（２０１，２０２，２０３，２０４）に割り当て、前記所定の最低差分は、発生する他の総ての許容誤差が含められた測定システムの電流測定精度によって決定される、請求項９に記載の方法。
【請求項11】
前記電気的な線路（２０１，２０２，２０３，２０４）の１つの線路に短絡が発生しており、さらに、前記最も高い電流（Ｉ）が、前記２番目に高い電流（Ｉ）から、所定の最低差分だけ異なっていないために、線路（２０１，２０２，２０３，２０４）への前記短絡の前記割り当てが不可能であることが推測される場合、前記方法を、前記広帯域ラムダゾンデを冷却するために使用される待機時間の後に繰り返す、請求項１０に記載の方法。
【請求項12】
前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）を介して各前記電気的な端子（ＲＥ，ＩＰＥ，ＡＰＥ，ＭＥＳ）が少なくとも１つの規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）と個別に接続可能であり、前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）は、２つの異なる規定された値を取ることが可能であり、
各線路（２０１，２０２，２０３，２０４）に対して、前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）が第１の値を有する間に第１の電流（Ｉ１）を測定し、前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）が第２の値を有する間に第２の電流（Ｉ２）を測定し、
前記第１の電流（Ｉ１）は、前記最も高い電流（Ｉ）及び前記２番目に高い電流（Ｉ）の一方であり、前記第２の電流（Ｉ２）は、前記最も高い電流（Ｉ）及び前記２番目に高い電流（Ｉ）の他方である、
請求項１０又は１１に記載の方法。
【請求項13】
各線路（２０１，２０２，２０３，２０４）に対して、前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）が第１の値を有する間に、前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）が閉成されている場合の前記第１の電流（Ｉ１）と前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）が開放されている場合の第１の電流（Ｉ０１）とを測定し、各線路（２０１，２０２，２０３，２０４）に対して、前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）が第２の値を有する間に、前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）が閉成されている場合の前記第２の電流（Ｉ２）と前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）が開放されている場合の第２の電流（Ｉ０２）とを測定し、
前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）の前記第１の値及び前記第２の値と、前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）が閉成されている場合の前記第１の電流（Ｉ１）の値及び前記第２の電流（Ｉ２）の値と、前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）が開放されている場合の前記第１の電流（Ｉ０１）及び前記第２の電流（Ｉ０２）とから、前記ラムダゾンデ（２００）の前記電気的な線路（２０１，２０２，２０３，２０４）が互いに高抵抗であるという想定に基づいて、各線路（２０１，２０２，２０３，２０４）に対して短絡抵抗（ＲＳＣ）を決定する、請求項１２に記載の方法。
【請求項14】
各線路（２０１，２０２，２０３，２０４）に対して、前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）が第１の値を有する間に、前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）が閉成されている場合の前記第１の電流（Ｉ１）と前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）が開放されている場合の第１の電流（Ｉ０１）とを測定し、各線路（２０１，２０２，２０３，２０４）に対して、前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）が第２の値を有する間に、前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）が閉成されている場合の前記第２の電流（Ｉ２）と前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）が開放されている場合の第２の電流（Ｉ０２）とを測定し、
前記規定された電位（ＧＮＤ，ＶＳＥＴ１，ＶＳＥＴ２）の前記第１の値及び前記第２の値と、前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）が閉成されている場合の前記第１の電流（Ｉ１）の値及び前記第２の電流（Ｉ２）の値と、前記電気的なスイッチ（ＳｗｔＲＥ，ＳｗｔＩＰＥ，ＳｗｔＡＰＥ，ＳｗｔＭＥＳ）が開放されている場合の前記第１の電流（Ｉ０１）及び前記第２の電流（Ｉ０２）とから、前記ラムダゾンデの前記電気的な線路（２０１，２０２，２０３，２０４）が互いに高抵抗であるという想定に基づいて、各線路（２０１，２０２，２０３，２０４）に対して前記最大短絡電圧（ＵＳＣ）を決定する、請求項１３に記載の方法。
【請求項15】
前記最も高い電流（Ｉ）が求められた前記端子（ＲＥ，ＩＰＥ，ＡＰＥ，ＭＥＳ）と接続されている前記線路（２０１，２０２，２０３，２０４）に前記短絡を割り当てる代わりに、求められた少なくとも１つの短絡抵抗（ＲＳＣ）が所定の閾値を下回った場合に短絡を推測し、前記短絡を、最も低い短絡抵抗が発生している前記端子（ＲＥ，ＩＰＥ，ＡＰＥ，ＭＥＳ）と接続されている前記線路（２０１，２０２，２０３，２０４）に割り当てる、請求項１３又は１４に記載の方法。
【請求項16】
前記評価及び制御ユニット（１００）のエラーメモリ、及び／又は、前記評価及び制御ユニット（１００）と接続されている制御装置のエラーメモリは、不揮発性データメモリであり、短絡の存在に関する情報、前記短絡が割り当てられた前記線路（２０１，２０２，２０３，２０４）に関する情報を、前記不揮発性データメモリに格納する、請求項９乃至１２のいずれか一項に記載の方法。
【請求項17】
前記評価及び制御ユニット（１００）のエラーメモリ、及び／又は、前記評価及び制御ユニット（１００）と接続されている制御装置のエラーメモリは、不揮発性データメモリであり、短絡の存在に関する情報、前記短絡が割り当てられた前記線路（２０１，２０２，２０３，２０４）に関する情報、前記最大短絡電圧（ＵＳＣ）に関する情報、及び／又は、前記短絡抵抗（ＲＳＣ）に関する情報を、前記不揮発性データメモリに格納する、請求項１４又は１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
従来技術
独国特許出願公開第１０２０１００００６６３号明細書から、ＡＳＩＣとして構成されている評価及び制御ユニットが既に知られている。評価及び制御ユニットは、電気的な線路を有している広帯域ラムダゾンデの動作のために使用される。ここで、評価及び制御ユニットは、広帯域ラムダゾンデの電気的な線路との電気的な接続のために、電気的な端子を有しており、これらの電気的な端子にはそれぞれ１つの電気的なスイッチが割り当てられており、この電気的なスイッチを介して各端子がアースと接続可能である。
独国特許出願公開第１０２０１００００６６３号明細書から、ＡＳＩＣとして構成されている評価及び制御ユニットが既に知られている。評価及び制御ユニットは、電気的な線路を有している広帯域ラムダゾンデの動作のために使用される。ここで、評価及び制御ユニットは、広帯域ラムダゾンデの電気的な線路との電気的な接続のために、電気的な端子を有しており、これらの電気的な端子にはそれぞれ１つの電気的なスイッチが割り当てられており、この電気的なスイッチを介して各端子がアースと接続可能である。
【先行技術文献】
【特許文献】
【0002】
【文献】独国特許出願公開第１０２０１００００６６３号明細書
【発明の概要】
【発明が解決しようとする課題】
【0003】
発明の利点
本発明は、上述の従来技術から基本的に既に知られているスイッチが、障害の場合に高い電気的負荷にさらされる可能性があるという発明者の考察に基づいている。例えば、供給電圧におけるラムダゾンデの線路の短絡が発生した場合、スイッチは、全供給電圧とその結果発生する電流とにさらされる可能性がある。障害の場合に各端子において予期される最大短絡電圧は、このようなケースにおいては、供給電圧によって定められ得る。
本発明は、上述の従来技術から基本的に既に知られているスイッチが、障害の場合に高い電気的負荷にさらされる可能性があるという発明者の考察に基づいている。例えば、供給電圧におけるラムダゾンデの線路の短絡が発生した場合、スイッチは、全供給電圧とその結果発生する電流とにさらされる可能性がある。障害の場合に各端子において予期される最大短絡電圧は、このようなケースにおいては、供給電圧によって定められ得る。
【0004】
障害の場合に各端子において予期される最大短絡電圧は、例えば、１６Ｖ、３６Ｖ、さらには、４８Ｖ以上になり得る。
【課題を解決するための手段】
【0005】
追加のハードウェア保護メカニズム又はソフトウェア保護メカニズムを用いずに、広帯域ラムダゾンデの線路におけるそのような障害の場合に、評価及び制御ユニットに損傷が発生しないことを保証し、また、障害の場合にも、広帯域ラムダゾンデの電気的な線路の診断方法を可能にするために、特に、各スイッチが、障害の場合に各端子において予期される最大短絡電圧に対して耐電圧性であることが設定されている。
【0006】
電圧に対する、ある構成部分の耐電圧性とは、損傷することなく、長時間、例えば数秒間、そのような電圧にさらされ得る、この構成部分の特性であると理解される。特に高度な小型化の場合、例えば、構成部分が、ＡＳＩＣとして構成されている評価及び制御ユニットの一部として構成されている場合には、これは、十分な絶縁及び／又はシールド等の、対応する建設的な措置を前提にする。
【0007】
障害の場合に所望の診断を実行し得るようにするために、有利には、各スイッチは、低抵抗スイッチとして構成されており、即ち、閉成された状態において、特に、動作温度時に広帯域ラムダゾンデの電気化学セルの内部抵抗以下の体積抵抗を上回らない体積抵抗、及び／又は、特に１００Ｏｈｍを上回らない体積抵抗を有している。
【0008】
本発明に対応して設定された、少なくとも１つの規定された電位は、接地電位、例えば０Ｖであるものとしてよく、又は、他の電位にある仮想のアースであるものとしてよい。規定された電位が２つ以上の異なる規定された値を取り得るように、対応する電圧源及び／又は対応する分圧器によって種々の電位が提供されるように設定されるものとしてもよい。
【0009】
特に、各スイッチと規定された電位との間に分圧器が設けられているように設定されており、この分圧器によって、障害の場合に、評価及び制御ユニットの測定システム、例えばＡＤＣの測定範囲内にある、予期される最大短絡電圧の部分電圧を測定可能である。このようにして、障害の場合に、広帯域ラムダゾンデの所期の診断を実行することができる。
【0010】
評価及び制御ユニットの測定システム、例えばＡＤＣの測定範囲は、例えば、０Ｖ～３．６Ｖ、又は、例えば、－５Ｖ～＋５Ｖであり得る。
【0011】
即ち、分圧器は、例えば、予期される最大短絡電圧を、測定システムの測定範囲の上限まで下がるように、分圧することができる。即ち、予期される最大短絡電圧が３６Ｖであり、測定システムの測定範囲の上限が３．６Ｖである場合には、例えば、印加電圧を９対１の比率により分圧する分圧器を設けることができる。
【0012】
有利には、総てのスイッチと接続されている単一の分圧器を設けることができる。選択的に、各スイッチに、個別の分圧器が割り当てられるものとしてよい。
【0013】
端子がスイッチを介して互いに接続可能であり、特に短絡可能であることは、有利である。この場合には、広帯域ラムダゾンデの線路を共通の電位にすることができ、これによって、特に、スイッチが診断目的においてのみ開放され、それ以外の場合は閉成されたままの場合に、広帯域ラムダゾンデが保護される。
【0014】
さらに、スイッチと規定された電位との間にさらなるスイッチが配置されている場合には、このスイッチを障害の場合に開放することができ、これによって、広帯域ラムダゾンデを通じて、規定された電位に電流が流れることが阻止される。
【0015】
分圧器を実現するために、各スイッチと規定された電位との間に２つのオーム抵抗が直列接続されていることが設定されるものとしてよい。この場合には、これらのオーム抵抗の抵抗値の比率によって、分圧器に印加される電圧が分圧される比率が決まる。即ち、規定された電位に対する予期される最大短絡電圧が３６Ｖであり、規定された電位に対する測定システムの測定範囲の上限が３．６Ｖである場合において、最大で１０ｍＡが流れる場合には、例えば、３．２４ｋＯｈｍのオーム抵抗と３６０Ｏｈｍのオーム抵抗とが選択され得る。
【0016】
本発明の極めて有利な発展形態においては、スイッチに属する、分圧器のオーム抵抗も、故障の場合に端子において予期される最大短絡電圧に対して耐電圧性であることが設定されている。
【0017】
ここで、スイッチから離反する、分圧器のオーム抵抗の耐電圧性が、測定システムの耐電圧性を超えないことが設定されるものとしてよい。
【0018】
本発明の対象はまた、広帯域ラムダゾンデの電気的な線路の診断方法であり、これによって、広帯域ラムダゾンデの電気的な線路の１つの線路に短絡が存在している場合に、短絡が発生している線路を明瞭に確定することができる（特定）。このような方法においては、特に、上述の評価及び制御ユニットが使用され、電気的なスイッチが正確に１つずつ順次閉成され、各電気的な端子に割り当てられている電流又はこのような電流を表す変数が求められることが設定されている。
【0019】
この際に、第１の可能性においては、本発明に係る方法によって、短絡の存在が既に知られていることが前提とされ得る。これは、例えば、評価及び制御ユニットの１つの端子、複数の端子又は総ての端子が、予期される動作範囲外の電位にあることが事前に確定されている場合である。このような場合には、値的に最も高い電流が求められた端子と接続されている線路に短絡が割り当てられることが設定されている。
【0020】
第２の可能性においては、短絡が存在していることがこの方法自体によって初めて確定される。上述の手法に加えて、最も高い電流の値が、固定された所定の閾値又は広帯域ラムダゾンデの温度に関連して決定される閾値以上であることを検証することによって、これを行うことができる。この場合には、値的に最も高い電流が求められた端子と接続されている線路に短絡が割り当てられる。
【0021】
この方法の明瞭性を保証するために、次のことが設定されるものとしてよい。即ち、値的に最も高い電流が、値的に２番目に高い電流から、所定の最低限度だけ異なっているというさらなる条件の下においてのみ、短絡が線路に割り当てられることが設定されるものとしてよい。最低限度は、最低差分又は最低ファクタであるものとしてよい。最低差分は、例えば、発生する他の総ての許容誤差が含められた測定システムの測定精度によって決定されるものとしてよく、例えば１００μＡであり得る。
【0022】
発展形態においては、電気的な線路の１つの線路に短絡が発生していることが知られている場合、又は、短絡が発生しており、さらに、値的に最も高い電流が、値的に２番目に高い電流から、所定の最低限度だけ異なっていないために、線路への短絡の割り当てが不可能であることが推測される場合、この方法が、広帯域ラムダゾンデを冷却するために使用される待機時間の後に繰り返されることが設定されるものとしてよい。広帯域ラムダゾンデが冷却されると、その内部抵抗が増加し、短絡が存在していない線路を流れる電流が減少することが予期され得る。ここで、いずれの線路に短絡が存在しているのかを明瞭に特定することができる。
【0023】
この方法のさらなる発展形態は、有利には評価及び制御ユニットによって行われ、ここでは、規定された電位が２つの異なる規定された値を取り得る。ここで、各接続線路に対して、規定された電位が第１の値を有する間に第１の電流が測定され、規定された電位が第２の値を有する間に第２の電流が測定されることが設定されている。
【0024】
規定された電位の、これらの異なる規定された値は、例えば、調整可能な分圧器を介して生成可能である。
【0025】
ラムダゾンデの電気的な接続が互いに高抵抗であるという仮定に従って、この計算は、次の式に従って実行される：
ＲＳＣ＝［Ｒｒｅｆ＊（Ｉ１－Ｉ２－Ｉ０，１＋Ｉ０，２）＋ＶＳＥＴ１－ＶＳＥＴ２］／（Ｉ２－Ｉ１－Ｉ０，２＋Ｉ０，１）
ここで、
ＲＳＣ：短絡抵抗
Ｒｒｅｆ：規定された電位とスイッチとの間の総抵抗
Ｉ１，Ｉ２：スイッチが閉成されている場合の第１又は第２の電位の印加時の、端子に割り当てられている電流
Ｉ０１，Ｉ０２：スイッチが開放されている場合の第１又は第２の電位の印加時の、端子に割り当てられている電流
ＶＳＥＴ１，ＶＳＥＴ２：第１又は第２の電位
である。
ＲＳＣ＝［Ｒｒｅｆ＊（Ｉ１－Ｉ２－Ｉ０，１＋Ｉ０，２）＋ＶＳＥＴ１－ＶＳＥＴ２］／（Ｉ２－Ｉ１－Ｉ０，２＋Ｉ０，１）
ここで、
ＲＳＣ：短絡抵抗
Ｒｒｅｆ：規定された電位とスイッチとの間の総抵抗
Ｉ１，Ｉ２：スイッチが閉成されている場合の第１又は第２の電位の印加時の、端子に割り当てられている電流
Ｉ０１，Ｉ０２：スイッチが開放されている場合の第１又は第２の電位の印加時の、端子に割り当てられている電流
ＶＳＥＴ１，ＶＳＥＴ２：第１又は第２の電位
である。
【0026】
ラムダゾンデの電気的な線路が互いに高抵抗であるという仮定のもと、この計算は、次の式に従って実行される：
ＶＳＣ＝１／２＊［ＲＳＣ＊（Ｉ１＋Ｉ２＋Ｉ０，１＋Ｉ０，２）＋Ｒｒｅｆ＊（Ｉ１＋Ｉ２）＋ＶＳＥＴ１＋ＶＳＥＴ２］
ここで、
ＶＳＣ：短絡電圧
である。
ＶＳＣ＝１／２＊［ＲＳＣ＊（Ｉ１＋Ｉ２＋Ｉ０，１＋Ｉ０，２）＋Ｒｒｅｆ＊（Ｉ１＋Ｉ２）＋ＶＳＥＴ１＋ＶＳＥＴ２］
ここで、
ＶＳＣ：短絡電圧
である。
【0027】
基本的に、短絡抵抗と短絡電圧とは、各接続線路に対して計算によって特定可能である。ラムダゾンデの電気的な線路が互いに高抵抗ではないが、ラムダゾンデの内部抵抗が知られている場合、又は、特定の値が想定される場合、短絡抵抗の計算及び短絡電圧の計算が、生じている線形方程式系を解くことによって行われる。
【0028】
有利には、求められた少なくとも１つの短絡抵抗が所定の閾値を下回った場合に短絡が推測され、この短絡が、最も低い短絡抵抗が発生している端子と接続されている線路に割り当てられることが設定されている。
【0029】
最も低い短絡抵抗が、２番目に低い短絡抵抗から、加法閾値又は乗法閾値を超えて異なっていない場合、この測定が、広帯域ラムダゾンデが冷却される待機時間の後に繰り返されることが設定されるものとしてよい。この冷却によって、短絡が存在してない線路の短絡抵抗が増加することが予期され得る。ここで、いずれの線路に短絡が実際に存在しているのかを明瞭に特定することができる。
【0030】
判明している診断結果から適当な技術的措置を導出することができる。例えば、短絡の存在に関する情報、特に、短絡の事実自体、短絡が確定された線路、短絡電位及び／又は短絡抵抗が不揮発性データメモリに格納されることが設定されるものとしてよい。これは、例えば、評価及び制御ユニットのエラーメモリ、及び／又は、評価及び制御ユニットと接続されている制御装置のエラーメモリへの書き込みによって行われる。
【図面の簡単な説明】
【0031】
【発明を実施するための形態】
【0032】
実施例の説明
図１ａは、広帯域ラムダゾンデ２００の動作のための評価及び制御ユニット１００の第１の実施例を示している。評価及び制御ユニット１００は、４つの端子ＲＥ、ＩＰＥ、ＡＰＥ、ＭＥＳを介して、広帯域ラムダゾンデ２００の電気的な線路２０１、２０２、２０３、２０４と接続されている。これらの線路は、広帯域ラムダゾンデ２００の電気化学セル２１０、２１１へと連通している。広帯域ラムダゾンデ２００の、可能性のある詳細は、例えば、独国特許出願公開第１０２０１１００７０６８号明細書に示されている。
図１ａは、広帯域ラムダゾンデ２００の動作のための評価及び制御ユニット１００の第１の実施例を示している。評価及び制御ユニット１００は、４つの端子ＲＥ、ＩＰＥ、ＡＰＥ、ＭＥＳを介して、広帯域ラムダゾンデ２００の電気的な線路２０１、２０２、２０３、２０４と接続されている。これらの線路は、広帯域ラムダゾンデ２００の電気化学セル２１０、２１１へと連通している。広帯域ラムダゾンデ２００の、可能性のある詳細は、例えば、独国特許出願公開第１０２０１１００７０６８号明細書に示されている。
【0033】
評価及び制御ユニット１００は、本発明を理解するために必要な範囲においてのみ示されている。評価及び制御ユニット１００の、可能性のある詳細は、例えば、特許文献である欧州特許第２２７７０３５号明細書に示されている。
【0034】
この例においては、評価及び制御ユニット１００は、アースＧＮＤで端子を有しており、これと、端子ＲＥ、ＩＰＥ、ＡＰＥ、ＭＥＳのそれぞれは、それぞれ耐電圧スイッチＳｗｔＲＥ、ＳｗｔＩＰＥ、ＳｗｔＡＰＥ、ＳｗｔＭＥＳを介して、さらに、共通の分圧器１４０を介して、個別に接続されている。
【0035】
この例においては、共通の分圧器１４０は、直列接続された２つのオーム抵抗ＲＰＲＯＴＮ及びＲＭＥＡＳから構成されている。このような例においては、それらの抵抗値は、ＲＰＲＯＴＮ＝３．２４ｋＯｈｍ及びＲＭＥＡＳ＝３６０Ｏｈｍである。
【0036】
抵抗ＲＭＥＡＳにわたって降下する電圧Ｕは、評価及び制御ユニット１００のＡＤＣ１５０によって測定可能である。ＲＭＥＡＳで除算することによって、分圧器１４０を通って流れる電流Ｉが得られる。
【0037】
例えば、抵抗ＲＭＥＡＳとＧＮＤとの間にさらなるスイッチが設けられるものとしてよい（図１ａには示されていない）。障害の場合にこのスイッチが開放されると、これによって、広帯域ラムダゾンデ２００を通じて、ＧＮＤに電流が流れることが阻止される。
【0038】
図１ｂにおいては、３６Ｖの供給電圧における線路２０１の低抵抗短絡の障害の場合が示されており、ここでは、広帯域ラムダゾンデ２００の線路２０１を介して、評価及び制御ユニット１００の端子ＲＥにおいて、短絡抵抗ＲＳＣ＝０Ｏｈｍにわたった短絡電圧ＵＳＣ＝３６Ｖが示されている。
【0039】
図１ｃにおいては、端子ＲＥに割り当てられている低抵抗スイッチＳｗｔＲＥ（内部抵抗ＲＳｗｔＲＥ＝１００Ｏｈｍ）が閉成されているので、９．７ｍＡの電流Ｉが、線路２０１から端子ＲＥ及び分圧器１４０を介してアースＧＮＤへと流れる。その結果、測定抵抗ＲＭＥＡＳにおいて、ＡＤＣ１５０によってデジタル化される３．５０２Ｖの電圧が降下する。
【0040】
図１ｄにおいては、端子ＲＥに割り当てられている低抵抗スイッチＳｗｔＲＥが開放されており、その代わりに、端子ＩＰＥに割り当てられている低抵抗スイッチＳｗｔＩＰＥ（内部抵抗ＲＳｗｔＩＰＥ＝１００Ｏｈｍ）が閉成されている。高温状態の線路２０１と２０２との間の広帯域ラムダゾンデの内部抵抗はＲｉ＝３００Ｏｈｍであるので、ここで９ｍＡである電流Ｉが、分圧器１４０を介してアースＧＮＤへと流れる。これに対応して、測定抵抗ＲＭＥＡＳにおいて、ＡＤＣ１５０によってデジタル化される３．２４０Ｖの電圧が降下する。
【0041】
スイッチＳｗｔＩＰＥの代わりにスイッチＳｗｔＡＰＥが閉成される場合、又は、スイッチＳｗｔＭＥＳが閉成される場合、同様の電流及び電圧が発生する。
【0042】
端子ＲＥに対しては、明瞭に、最も高い電流Ｉが求められた。３６Ｖのこの端子に、許容し得ないほど高い電位が印加されていることが事前に知られていたので、即ち、基本的に短絡が存在することが知られていたので、端子ＲＥと接続されている、広帯域ラムダゾンデ２００の線路２０１に短絡が存在することが推測される。
【0043】
図１を参照して説明した装置に従った例示的な方法が、フローチャートとして図２に示されている。
・ステップＳ１：スイッチＳｗｔＲＥを閉成する
・ステップＳ２：以下において分圧器１４０を通じてアースＧＮＤに流れる電流ＩＲＥを測定する
・ステップＳ３：スイッチＳｗｔＲＥを開放し、スイッチＳｗｔＩＰＥを閉成する
・ステップＳ４：以下において分圧器１４０を通じてアースＧＮＤに流れる電流ＩＩＰＥを測定する
・ステップＳ５：電流ＩＲＥ、ＩＩＰＥのどちらが大きいかを確定する
・ステップＳ６：より大きい電流が流れている端子ＲＥと接続されている線路２０１に短絡を割り当てる
・ステップＳ７：線路２０１に短絡が存在しているという、得られた情報を、評価及び制御ユニット１００と接続されている制御装置のエラーメモリに格納する
・ステップＳ１：スイッチＳｗｔＲＥを閉成する
・ステップＳ２：以下において分圧器１４０を通じてアースＧＮＤに流れる電流ＩＲＥを測定する
・ステップＳ３：スイッチＳｗｔＲＥを開放し、スイッチＳｗｔＩＰＥを閉成する
・ステップＳ４：以下において分圧器１４０を通じてアースＧＮＤに流れる電流ＩＩＰＥを測定する
・ステップＳ５：電流ＩＲＥ、ＩＩＰＥのどちらが大きいかを確定する
・ステップＳ６：より大きい電流が流れている端子ＲＥと接続されている線路２０１に短絡を割り当てる
・ステップＳ７：線路２０１に短絡が存在しているという、得られた情報を、評価及び制御ユニット１００と接続されている制御装置のエラーメモリに格納する
【0044】
図３ａは、広帯域ラムダゾンデ２００の動作のための評価及び制御ユニット１００の第２の実施例を示している。評価及び制御ユニット１００は、４つの端子ＲＥ、ＩＰＥ、ＡＰＥ、ＭＥＳを介して、広帯域ラムダゾンデ２００の電気的な線路２０１、２０２、２０３、２０４と接続されている。これは低温であるため、線路２０１、２０２、２０３、２０４のうちのそれぞれ２つの線路の間に、例えば１ＭＯｈｍの極めて高い内部抵抗Ｒｉが発生する。これらの線路は、広帯域ラムダゾンデ２００の電気化学セル２１０、２１１へと連通している。広帯域ラムダゾンデ２００の、可能性のある詳細は、例えば、独国特許出願公開第１０２０１１００７０６８号明細書に示されている。
【0045】
評価及び制御ユニット１００は、ここで、本発明を理解するために必要な範囲においてのみ示されている。評価及び制御ユニット１００の、可能性のある詳細は、例えば、特許文献である欧州特許第２２７７０３５号明細書に示されている。
【0046】
この例においては、評価及び制御ユニット１００は、値ＶＳＥＴ１＝２Ｖ及びＶＳＥＴ２＝１０Ｖを取り得る規定された電位における端子を有している。このような規定された電位と、端子ＲＥ、ＩＰＥ、ＡＰＥ、ＭＥＳのそれぞれとは、それぞれ、耐電圧スイッチＳｗｔＲＥ、ＳｗｔＩＰＥ、ＳｗｔＡＰＥ、ＳｗｔＭＥＳ及び共通の基準抵抗ＲＲｅｆ＝１００Ｏｈｍを介して個別に接続可能である。さらに、スイッチＳｗｔＲＥ、ＳｗｔＩＰＥ、ＳｗｔＡＰＥ、ＳｗｔＭＥＳの、端子ＲＥ、ＩＰＥ、ＡＰＥ、ＭＥＳに離反する側に、電流源ＳＲを接続して加えることができる。しかし、この例においては、開放されているスイッチによって、この電流源ＳＲが分離されている。
【0047】
図３ｂにおいては、供給電圧における線路２０１の低抵抗短絡の障害の場合が示されており、ここでは、広帯域ラムダゾンデ２００の線路２０１を介して、評価及び制御ユニット１００の端子ＲＥにおいて、短絡抵抗ＲＳＣにわたった短絡電圧ＵＳＣが示されている。
【0048】
規定された電位ＶＳＥＴ１＝２Ｖの場合には、スイッチＳｗｔＲＥが閉成される前に、ＲＲｅｆを通る０ｍＡの電流Ｉ０，１が確定され、スイッチＳｗｔＲＥが閉成された後に、ＲＲｅｆを通る１００ｍＡの電流ｌ１が確定される。
【0049】
規定された電位ＶＳＥＴ２＝１０Ｖの場合には、スイッチＳｗｔＲＥが閉成される前に、ＲＲｅｆを通る０ｍＡの電流Ｉ０，２が確定され、スイッチＳｗｔＲＥが閉成された後に、ＲＲｅｆを通る２０ｍＡの電流ｌ２が確定される。
【0050】
式
ＲＳＣ＝［Ｒｒｅｆ＊（Ｉ１－Ｉ２－Ｉ０，１＋Ｉ０，２）＋ＶＳＥＴ１－ＶＳＥＴ２］／（Ｉ２－Ｉ１－Ｉ０，２＋Ｉ０，１）、
ＶＳＣ＝１／２＊［ＲＳＣ＊（Ｉ１＋Ｉ２＋Ｉ０，１＋Ｉ０，２）＋Ｒｒｅｆ＊（Ｉ１＋Ｉ２）＋ＶＳＥＴ１＋ＶＳＥＴ２］
を適用することによって、ＲＳＣ＝０Ｏｈｍ、ＶＳＣ＝１２Ｖが得られる。
ＲＳＣ＝［Ｒｒｅｆ＊（Ｉ１－Ｉ２－Ｉ０，１＋Ｉ０，２）＋ＶＳＥＴ１－ＶＳＥＴ２］／（Ｉ２－Ｉ１－Ｉ０，２＋Ｉ０，１）、
ＶＳＣ＝１／２＊［ＲＳＣ＊（Ｉ１＋Ｉ２＋Ｉ０，１＋Ｉ０，２）＋Ｒｒｅｆ＊（Ｉ１＋Ｉ２）＋ＶＳＥＴ１＋ＶＳＥＴ２］
を適用することによって、ＲＳＣ＝０Ｏｈｍ、ＶＳＣ＝１２Ｖが得られる。
【0051】
図３ｃにおいては、端子ＲＥに割り当てられている低抵抗スイッチＳｗｔＲＥが開放されており、その代わりに、端子ＩＰＥに割り当てられている低抵抗スイッチＳｗｔＩＰＥが閉成されている。スイッチＳｗｔＩＰＥが開放されているか閉成されているかに関係なく、かつ、規定されている電位ＶＳＥＴ１、ＶＳＥＴ２の値に関係なく、０ｍＡの電流が抵抗ＲＲｅｆを通って流れる。
【0052】
上述の式を適用することによって、線路２０２に関して、「短絡抵抗」ＲＳＣが極めて低いという情報が得られる。
【0053】
全体として、このような例においては、１２Ｖの短絡電圧に対して、線路２０１の極めて低抵抗の短絡が存在していることが推測可能である。
【0054】
【0055】
ＶＳＥＴ１の場合：
・ステップＳ１０：スイッチＳｗｔＲＥ、ＳｗｔＩＰＥ、ＳｗｔＡＰＥ、ＳｗｔＭＥＳを開放する
・ステップＳ１１：基準抵抗ＲＲｅｆを通じて、規定された電位に流れる電流Ｉ０１を測定する
・ステップＳ１２：スイッチＳｗｔＲＥを閉成する
・ステップＳ１４：基準抵抗ＲＲｅｆを通じて、規定された電位に流れる電流Ｉ１を測定する
・ステップＳ１０：スイッチＳｗｔＲＥ、ＳｗｔＩＰＥ、ＳｗｔＡＰＥ、ＳｗｔＭＥＳを開放する
・ステップＳ１１：基準抵抗ＲＲｅｆを通じて、規定された電位に流れる電流Ｉ０１を測定する
・ステップＳ１２：スイッチＳｗｔＲＥを閉成する
・ステップＳ１４：基準抵抗ＲＲｅｆを通じて、規定された電位に流れる電流Ｉ１を測定する
【0056】
ＶＳＥＴ２の場合：
・ステップＳ１０‘：スイッチＳｗｔＲＥ、ＳｗｔＩＰＥ、ＳｗｔＡＰＥ、ＳｗｔＭＥＳを開放する
・ステップＳ１１‘：基準抵抗ＲＲｅｆを通じて、規定された電位に流れる電流Ｉ０１を測定する
・ステップＳ１２‘：スイッチＳｗｔＲＥを閉成する
・ステップＳ１４‘：基準抵抗ＲＲｅｆを通じて、規定された電位に流れる電流Ｉ１を測定する
・ステップＳ１０‘：スイッチＳｗｔＲＥ、ＳｗｔＩＰＥ、ＳｗｔＡＰＥ、ＳｗｔＭＥＳを開放する
・ステップＳ１１‘：基準抵抗ＲＲｅｆを通じて、規定された電位に流れる電流Ｉ０１を測定する
・ステップＳ１２‘：スイッチＳｗｔＲＥを閉成する
・ステップＳ１４‘：基準抵抗ＲＲｅｆを通じて、規定された電位に流れる電流Ｉ１を測定する
【0057】
・ステップＳ１５：端子ＲＥにおける、広帯域ラムダゾンデの線路に対する、短絡抵抗ＲＳＣと短絡電圧ＵＳＣとを計算する
【0058】
他の端子ＩＰＮ、ＡＰＮ及びＭＥＳに対して、ステップＳ１０乃至Ｓ１４及びＳ１０‘乃至Ｓ１４‘及びＳ１５を繰り返す（ステップＳ１０ＩＰＮ乃至Ｓ１４ＩＰＮ及びＳ１０‘ＩＰＮ乃至Ｓ１４‘ＩＰＮ及びＳ１５ＩＰＮ；Ｓ１０ＡＰＮ乃至Ｓ１４ＡＰＮ及びＳ１０‘ＡＰＮ乃至Ｓ１４‘ＡＰＮ及びＳ１５ＡＰＮ；Ｓ１０ＭＥＳ乃至Ｓ１４ＭＥＳ及びＳ１０‘ＭＥＳ乃至Ｓ１４‘ＭＥＳ及びＳ１５ＭＥＳ）
【0059】
・ステップＳ１６：最低の短絡抵抗ＲＳＣが求められた端子ＲＥと接続されている線路２０１に短絡を割り当てる
・ステップＳ１７：線路２０１に短絡が存在しているという、得られた情報を、評価及び制御ユニット１００と接続されている制御装置のエラーメモリに格納する
・ステップＳ１７：線路２０１に短絡が存在しているという、得られた情報を、評価及び制御ユニット１００と接続されている制御装置のエラーメモリに格納する
【図1a】
【図1b】
【図1c】
【図1d】
【図2】
【図3a】
【図3b】
【図3c】
【図4】