特許 7412233 モータ制御回路およびパワーウィンドウ装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2023-12-28

(45)【発行日】2024-01-12

(54)【発明の名称】モータ制御回路およびパワーウィンドウ装置

(51)【国際特許分類】

   H02P 7/285 20160101AFI20240104BHJP

   B60J 1/17 20060101ALI20240104BHJP

【ＦＩ】

H02P7/285

B60J1/17 A

【請求項の数】 5

(21)【出願番号】P 2020042398

(22)【出願日】2020-03-11

(65)【公開番号】P2021145461

(43)【公開日】2021-09-24

【審査請求日】2023-01-19

(73)【特許権者】

【識別番号】510123839

【氏名又は名称】ニデックモビリティ株式会社

(74)【代理人】

【識別番号】100155712

【弁理士】

【氏名又は名称】村上 尚

(72)【発明者】

【氏名】山本 祐輝

(72)【発明者】

【氏名】永田 達樹

【審査官】島倉 理

(56)【参考文献】

【文献】実開平０５－０３３６９７（ＪＰ，Ｕ）

【文献】特開２０１７－０１１８４１（ＪＰ，Ａ）

【文献】特開２００４－２７４８１７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｐ ７／２８５

Ｂ６０Ｊ １／１７

(57)【特許請求の範囲】

【請求項1】

モータが有する第１端子の電位と、前記モータが有する第２端子の電位との差に応じて、前記モータの回転を制御する回転制御を行う制御回路と、
前記回転制御の停止状態において、所定電位の信号を生成し、生成した前記信号を前記第１端子および前記第２端子の少なくとも一方に対して供給することによって、前記第１端子の電位と前記第２端子の電位とを同一とするモータロック回路とを備えており、
前記制御回路は、前記回転制御を開始させる信号を生成する制御ドライバを有しており、
前記モータロック回路が前記第１端子の電位と前記第２端子の電位とを同一としている状態において、前記制御ドライバは停止され、
前記制御回路は、前記回転制御において、前記第１端子の電位および前記第２端子の電位の一方を第１電位とすると共に、前記第１端子の電位および前記第２端子の電位の他方を前記第１電位より低い第２電位とし、
前記所定電位は、前記第１電位であり、
前記モータロック回路は、第１トランジスタ、第２トランジスタ、第３トランジスタ、および第４トランジスタを有しており、
前記第１トランジスタの第１端は、前記モータロック回路の駆動を開始させる信号を生成する駆動トリガ回路と接続されており、前記第１トランジスタの第２端は、第２電位側の電源と接続されており、前記第１トランジスタの第３端は、前記第２トランジスタの第１端と接続されており、
前記第２トランジスタの第２端は、第１電位側の電源と接続されており、前記第２トランジスタの第３端は、前記第３トランジスタの第１端および前記第４トランジスタの第１端と接続されており、
前記第３トランジスタの第２端は、前記第１電位側の電源と接続されており、前記第３トランジスタの第３端は、前記第１端子と接続されており、
前記第４トランジスタの第２端は、前記第１電位側の電源と接続されており、前記第４トランジスタの第３端は、前記第２端子と接続されていることを特徴とするモータ制御回路。

【請求項2】

前記第３トランジスタは、前記回転制御において、前記第１端子の電位を制御し、
前記第４トランジスタは、前記回転制御において、前記第２端子の電位を制御することを特徴とする請求項１に記載のモータ制御回路。

【請求項3】

モータが有する第１端子の電位と、前記モータが有する第２端子の電位との差に応じて、前記モータの回転を制御する回転制御を行う制御回路と、
前記回転制御の停止状態において、所定電位の信号を生成し、生成した前記信号を前記第１端子および前記第２端子の少なくとも一方に対して供給することによって、前記第１端子の電位と前記第２端子の電位とを同一とするモータロック回路とを備えており、
前記制御回路は、前記回転制御を開始させる信号を生成する制御ドライバを有しており、
前記モータロック回路が前記第１端子の電位と前記第２端子の電位とを同一としている状態において、前記制御ドライバは停止され、
前記制御回路は、前記回転制御において、前記第１端子の電位および前記第２端子の電位の一方を第１電位とすると共に、前記第１端子の電位および前記第２端子の電位の他方を前記第１電位より低い第２電位とし、
前記所定電位は、前記第２電位であり、
前記モータロック回路は、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、および第５トランジスタを有しており、
前記第１トランジスタの第１端は、前記モータロック回路の駆動を開始させる信号を生成する駆動トリガ回路と接続されており、前記第１トランジスタの第２端は、第２電位側の電源と接続されており、前記第１トランジスタの第３端は、前記第２トランジスタの第１端と接続されており、
前記第２トランジスタの第２端は、前記第２電位側の電源と接続されており、前記第２トランジスタの第３端は、前記第３トランジスタの第１端と接続されており、
前記第３トランジスタの第２端は、前記第２電位より高い電位である電源と接続されており、前記第３トランジスタの第３端は、前記第４トランジスタの第１端および前記第５トランジスタの第１端と接続されており、
前記第４トランジスタの第２端は、前記第２電位側の電源と接続されており、前記第４トランジスタの第３端は、前記第１端子と接続されており、
前記第５トランジスタの第２端は、前記第２電位側の電源と接続されており、前記第５トランジスタの第３端は、前記第２端子と接続されていることを特徴とするモータ制御回路。

【請求項4】

前記第４トランジスタは、前記回転制御において、前記第１端子の電位を制御し、
前記第５トランジスタは、前記回転制御において、前記第２端子の電位を制御することを特徴とする請求項３に記載のモータ制御回路。

【請求項5】

請求項１から４のいずれか１項に記載のモータ制御回路と、
前記モータ制御回路の制御対象であるモータによって窓を開閉制御する開閉制御部とを備えていることを特徴とするパワーウィンドウ装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、モータ制御回路およびパワーウィンドウ装置に関する。

【背景技術】

【0002】

モータが有する第１端子の電位と、モータが有する第２端子の電位との差（高低関係）に応じて、モータの回転を制御する技術が知られている。当該技術においては、第１端子および第２端子の一方の電位を同他方の電位より高くすることでモータを正転させ、第１端子および第２端子の一方の電位を同他方の電位より低くすることでモータを逆転させる。

【0003】

また、モータがパワーウィンドウ装置の窓を開閉制御するものである場合、モータの回転の制御の停止時に外的圧力によって窓が開かないように、モータをロックすることが好ましい。モータのロックは、第１端子の電位と第２端子の電位とを同一とすることで実現される。

【0004】

モータをロックさせる技術として、特許文献１に開示されている技術が挙げられる。特許文献１に開示されている直流モータ制御回路は、リレーの切り替えによって、直流モータの両端子間をショートさせることで、この直流モータをロックさせるものである。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００１－７８４９１号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

リレーは、寿命に制約があり、劣化し易い。このため、特許文献１に開示されている直流モータ制御回路においては、リレーの劣化に起因して、直流モータのロックに不具合が生じる虞があるという問題が発生する。

【0007】

本発明の一態様は、モータのロックに不具合が生じる虞を低減させることを目的とする。

【課題を解決するための手段】

【0008】

本発明の態様１に係るモータ制御回路は、モータが有する第１端子の電位と、前記モータが有する第２端子の電位との差に応じて、前記モータの回転を制御する回転制御を行う制御回路と、前記回転制御の停止状態において、所定電位の信号を生成し、生成した前記信号を前記第１端子および前記第２端子の少なくとも一方に対して供給することによって、前記第１端子の電位と前記第２端子の電位とを同一とするモータロック回路とを備えており、前記制御回路は、前記回転制御を開始させる信号を生成する制御ドライバを有しており、前記モータロック回路が前記第１端子の電位と前記第２端子の電位とを同一としている状態において、前記制御ドライバは停止される。

【0009】

前記の構成によれば、リレーを用いることなく、モータのロックを実現することができるため、モータのロックに不具合が生じる虞を低減させることが可能となる。

【0010】

また、前記の構成によれば、モータのロック時において、制御ドライバは停止される。モータロック回路の駆動を開始させる信号を生成する回路（駆動トリガ回路）の消費電力を、制御ドライバの消費電力より小さくすることによって、モータのロック時におけるモータ制御回路の低消費電力化が可能となる。

【0011】

本発明の態様２に係るモータ制御回路において、前記制御回路は、前記回転制御において、前記第１端子の電位および前記第２端子の電位の一方を第１電位とすると共に、前記第１端子の電位および前記第２端子の電位の他方を前記第１電位より低い第２電位とし、前記所定電位は、前記第１電位である。

【0012】

前記の構成によれば、第１端子の電位および第２端子の電位を第１電位とすることによって、モータのロックを実現することができる。

【0013】

本発明の態様３に係るモータ制御回路において、前記モータロック回路は、第１トランジスタ、第２トランジスタ、第３トランジスタ、および第４トランジスタを有しており、前記第１トランジスタの第１端は、前記モータロック回路の駆動を開始させる信号を生成する駆動トリガ回路と接続されており、前記第１トランジスタの第２端は、第２電位側の電源と接続されており、前記第１トランジスタの第３端は、前記第２トランジスタの第１端と接続されており、前記第２トランジスタの第２端は、第１電位側の電源と接続されており、前記第２トランジスタの第３端は、前記第３トランジスタの第１端および前記第４トランジスタの第１端と接続されており、前記第３トランジスタの第２端は、前記第１電位側の電源と接続されており、前記第３トランジスタの第３端は、前記第１端子と接続されており、前記第４トランジスタの第２端は、前記第１電位側の電源と接続されており、前記第４トランジスタの第３端は、前記第２端子と接続されている。

【0014】

前記の構成によれば、所定電位が第１電位であるモータロック回路を実現することができる。

【0015】

本発明の態様４に係るモータ制御回路において、前記第３トランジスタは、前記回転制御において、前記第１端子の電位を制御し、前記第４トランジスタは、前記回転制御において、前記第２端子の電位を制御する。

【0016】

前記の構成によれば、第３トランジスタおよび第４トランジスタを、回転制御とモータのロックとで兼用することができるため、トランジスタの総数を削減することができる。

【0017】

本発明の態様５に係るモータ制御回路において、前記制御回路は、前記回転制御において、前記第１端子の電位および前記第２端子の電位の一方を第１電位とすると共に、前記第１端子の電位および前記第２端子の電位の他方を前記第１電位より低い第２電位とし、前記所定電位は、前記第２電位である。

【0018】

前記の構成によれば、第１端子の電位および第２端子の電位を第２電位とすることによって、モータのロックを実現することができる。

【0019】

本発明の態様６に係るモータ制御回路において、前記モータロック回路は、第１トランジスタ、第２トランジスタ、第３トランジスタ、第４トランジスタ、および第５トランジスタを有しており、前記第１トランジスタの第１端は、前記モータロック回路の駆動を開始させる信号を生成する駆動トリガ回路と接続されており、前記第１トランジスタの第２端は、第２電位側の電源と接続されており、前記第１トランジスタの第３端は、前記第２トランジスタの第１端と接続されており、前記第２トランジスタの第２端は、前記第２電位側の電源と接続されており、前記第２トランジスタの第３端は、前記第３トランジスタの第１端と接続されており、前記第３トランジスタの第２端は、前記第２電位より高い電位である電源と接続されており、前記第３トランジスタの第３端は、前記第４トランジスタの第１端および前記第５トランジスタの第１端と接続されており、前記第４トランジスタの第２端は、前記第２電位側の電源と接続されており、前記第４トランジスタの第３端は、前記第１端子と接続されており、前記第５トランジスタの第２端は、前記第２電位側の電源と接続されており、前記第５トランジスタの第３端は、前記第２端子と接続されている。

【0020】

前記の構成によれば、所定電位が第２電位であるモータロック回路を実現することができる。

【0021】

本発明の態様７に係るモータ制御回路において、前記第４トランジスタは、前記回転制御において、前記第１端子の電位を制御し、前記第５トランジスタは、前記回転制御において、前記第２端子の電位を制御する。

【0022】

前記の構成によれば、第４トランジスタおよび第５トランジスタを、回転制御とモータのロックとで兼用することができるため、トランジスタの総数を削減することができる。

【0023】

本発明の態様８に係るパワーウィンドウ装置は、前記モータ制御回路と、前記モータ制御回路の制御対象であるモータによって窓を開閉制御する開閉制御部とを備えている。

【0024】

前記の構成によれば、パワーウィンドウ装置において、前記モータ制御回路と同様の効果を得ることができる。

【発明の効果】

【0025】

本発明の一態様によれば、モータのロックに不具合が生じる虞を低減させることができる。

【図面の簡単な説明】

【0026】

【図1】本発明の実施形態１に係るモータ制御回路の概略構成を示す図である。

【図2】本発明の実施形態２に係るモータ制御回路の概略構成を示す図である。

【図3】本発明の実施形態３に係るモータ制御回路の概略構成を示す図である。

【図4】本発明の実施形態４に係るモータ制御回路の概略構成を示す図である。

【図5】本発明の実施形態５に係るパワーウィンドウ装置の概略構成を示すブロック図である。

【発明を実施するための形態】

【0027】

〔前書〕
モータを駆動させるための回路としてＨブリッジ回路が広く知られており、自動車における制御をはじめとする多くの場面で、Ｈブリッジ回路によるモータ制御が行われている。半導体を用いたモータ駆動用Ｈブリッジ回路では、４つの半導体スイッチング素子に駆動信号が入力されることで、各半導体スイッチング素子の導通および非導通を切り替え、モータの正転および逆転の制御を実施している。システムがスリープ状態であるとき、４つの半導体スイッチング素子へ駆動信号が入力されていない状態（非導通）である場合が多い。この状態では、モータの両端がオープン状態となっている。発電機のように、モータは力を加えることで駆動する。

【0028】

Ｈブリッジ回路によるモータ制御は、自動車のパワーウィンドウ制御にも用いられており、モータの正転および逆転によって、窓の開閉を制御している。しかしながら、スリープ状態（モータ両端がオープン状態）では、窓を強引に手で押し下げた場合、モータが回転し窓が開き得る。

【0029】

これを回避するためには、リレー素子を用いてブレーキ制御するという方法もあるが、以下の各実施形態においては、主に半導体スイッチング素子等の電子素子のみを用いてＨブリッジ回路に対して機能することで、スリープ状態においても暗電流の増加を抑制しつつブレーキ力の維持を図る。

【0030】

なお、リレー素子を用いてブレーキ制御を行った場合に関し、機械式リレーは寿命の制約があり、信頼性の観点において半導体スイッチング素子等の半導体素子に劣る。主に電子素子のみでスリープ時のブレーキ制御を行った場合に関しても、以下のことが言える。Ｈブリッジ回路を形成する半導体スイッチング素子を駆動するためには、半導体スイッチング素子を駆動するドライバが必要である。スリープ状態でドライバを起動するためには、ＣＰＵ（Central Processing Unit）も起動させる必要があり、待機電流が増加する。

【0031】

以下の各実施形態においては、Ｈブリッジ回路に対して、スリープ時にモータ両端をオープン状態にせず、モータ両端を同じ電位状態にする回路を設けることが提案されていると解釈することができる。これによって、モータはブレーキがかけられた状態となり、強引に手で窓が押し下げられないようにすることが可能となる。また、以下の各実施形態にて提案されている回路は、主に電子素子のみを用いて構成されており、抵抗を流れる電流による待機電流はあるものの、ＣＰＵおよび／またはドライバを駆動させるために必要な電流と比較すると、流れる電流はわずかである。

【0032】

〔実施形態〕
本発明を実施するための形態について、以下に説明する。なお、説明の便宜上、先に説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を繰り返さない場合がある。

【0033】

以下の説明において、「トランジスタ」と呼ばれる部材はいずれも、バイポーラトランジスタであってもよいし、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Effect Transistor）であってもよい。このトランジスタは、それぞれ以下のように定義される第１端～第３端を有している。

【0034】

第１端：バイポーラトランジスタのベースおよびＭＯＳＦＥＴのゲートの総称
第２端：バイポーラトランジスタのエミッタおよびＭＯＳＦＥＴのソースの総称
第３端：バイポーラトランジスタのコレクタおよびＭＯＳＦＥＴのドレインの総称。

【0035】

［実施形態１］
図１は、本発明の実施形態１に係るモータ制御回路１０１の概略構成を示す図である。モータ制御回路１０１は、モータ５１を制御するものである。モータ制御回路１０１は、制御回路１、モータロック回路２、ＣＰＵ３、高レベル電源（第１電位側の電源）４、および低レベル電源（第２電位側の電源）５を備えている。

【0036】

モータ５１は、第１端子Ｔ１および第２端子Ｔ２を有している。第１端子Ｔ１の電位と、第２端子Ｔ２の電位との差に応じて、モータ５１の回転が制御可能である。具体例を挙げると、第１端子Ｔ１の電位が第２端子Ｔ２の電位より高い場合、モータ５１は正転し、第１端子Ｔ１の電位が第２端子Ｔ２の電位より低い場合、モータ５１は逆転する。

【0037】

制御回路１は、第１端子Ｔ１の電位および第２端子Ｔ２の電位の各々を制御する。つまり、制御回路１は、第１端子Ｔ１の電位と、第２端子Ｔ２の電位との差に応じて、モータ５１の回転を制御する。以下、制御回路１によってモータ５１の回転を制御することを、回転制御とも呼ぶ。

【0038】

モータロック回路２は、回転制御の停止状態において、所定電位の信号を生成し、生成した信号を第１端子Ｔ１および第２端子Ｔ２に対して供給するものである。これによって、モータロック回路２は、第１端子Ｔ１の電位と第２端子Ｔ２の電位とを同一とする。

【0039】

モータロック回路２が、生成した信号を第１端子Ｔ１および第２端子Ｔ２の両方に対して供給することは必須でない。回転制御の停止状態において、第１端子Ｔ１の電位と第２端子Ｔ２の電位とを同一とすることが可能であれば、モータロック回路２は、生成した信号を第１端子Ｔ１および第２端子Ｔ２のいずれか一方のみに対して供給する構成であってもよい。

【0040】

前記の構成によれば、リレーを用いることなく、モータ５１のロックを実現することができるため、モータ５１のロックに不具合が生じる虞を低減させることが可能となる。

【0041】

ＣＰＵ３は、駆動トリガ回路６および制御トリガ回路７を有している。駆動トリガ回路６は、モータロック回路２の駆動の開始および停止を制御するものであり、モータロック回路２の駆動を開始させる信号を生成している。制御トリガ回路７は、制御ドライバ８（後述）の駆動を制御するものである。

【0042】

高レベル電源４の電位は第１電位（例えば、１２Ｖ）であり、低レベル電源５の電位は第２電位（例えば、０Ｖ：いわゆるＧＮＤ電位）である。第２電位は、第１電位より低い。

【0043】

制御回路１は、制御ドライバ８、および半導体スイッチング素子Ｑ１～Ｑ４を有している。半導体スイッチング素子Ｑ１～Ｑ４の各々は、トランジスタによって構成されている。図１においては、半導体スイッチング素子Ｑ１～Ｑ４の各々が、ｎチャネル型のＭＯＳＦＥＴである例を示している。

【0044】

制御ドライバ８は、制御トリガ回路７による制御に応じて、回転制御を開始させる信号を生成するものである。制御ドライバ８は、半導体スイッチング素子Ｑ１の第１端、半導体スイッチング素子Ｑ２の第１端、半導体スイッチング素子Ｑ３の第１端、および半導体スイッチング素子Ｑ４の第１端と接続されている。

【0045】

半導体スイッチング素子Ｑ１の第２端は、半導体スイッチング素子Ｑ３の第３端と接続されている。半導体スイッチング素子Ｑ２の第２端は、半導体スイッチング素子Ｑ４の第３端と接続されている。半導体スイッチング素子Ｑ１の第３端および半導体スイッチング素子Ｑ２の第３端は、高レベル電源４と接続されている。半導体スイッチング素子Ｑ３の第２端および半導体スイッチング素子Ｑ４の第２端は、低レベル電源５と接続されている。

【0046】

第１端子Ｔ１は、半導体スイッチング素子Ｑ１の第２端と半導体スイッチング素子Ｑ３の第３端とのノードに対して接続されている。第２端子Ｔ２は、半導体スイッチング素子Ｑ２の第２端と半導体スイッチング素子Ｑ４の第３端とのノードに対して接続されている。

【0047】

制御ドライバ８は、半導体スイッチング素子Ｑ１および半導体スイッチング素子Ｑ４を導通（オン）させると共に、半導体スイッチング素子Ｑ２および半導体スイッチング素子Ｑ３を非導通（オフ）とさせる。これによって、第１端子Ｔ１の電位が第１電位とされると共に、第２端子Ｔ２の電位が第２電位とされるため、モータ５１は正転する。

【0048】

制御ドライバ８は、半導体スイッチング素子Ｑ２および半導体スイッチング素子Ｑ３を導通させると共に、半導体スイッチング素子Ｑ１および半導体スイッチング素子Ｑ４を非導通とさせる。これによって、第１端子Ｔ１の電位が第２電位とされると共に、第２端子Ｔ２の電位が第１電位とされるため、モータ５１は逆転する。

【0049】

モータロック回路２は、第１トランジスタＴＲ１、第２トランジスタＴＲ２、第３トランジスタＴＲ３、および第４トランジスタＴＲ４を有している。説明を簡潔にするために、各抵抗については、言及を避ける。図１においては、第１トランジスタＴＲ１がＮＰＮタイプのバイポーラトランジスタであり、第２トランジスタＴＲ２がＰＮＰタイプのバイポーラトランジスタである例を示している。また、図１においては、第３トランジスタＴＲ３および第４トランジスタＴＲ４の各々が、ｐチャネル型のＭＯＳＦＥＴである例を示している。

【0050】

第１トランジスタＴＲ１の第１端は、駆動トリガ回路６と接続されている。第１トランジスタＴＲ１の第２端は、低レベル電源５と接続されている。第１トランジスタＴＲ１の第３端は、第２トランジスタＴＲ２の第１端と接続されている。

【0051】

第２トランジスタＴＲ２の第２端は、高レベル電源４と接続されている。第２トランジスタＴＲ２の第３端は、低レベル電源５、ならびに第３トランジスタＴＲ３の第１端および第４トランジスタＴＲ４の第１端と接続されている。

【0052】

第３トランジスタＴＲ３の第２端は、高レベル電源４と接続されている。第３トランジスタＴＲ３の第３端は、第１端子Ｔ１と接続されている。

【0053】

第４トランジスタＴＲ４の第２端は、高レベル電源４と接続されている。第４トランジスタＴＲ４の第３端は、第２端子Ｔ２と接続されている。

【0054】

回転制御時において、駆動トリガ回路６は、第１トランジスタＴＲ１を導通させる。これによって、第２トランジスタＴＲ２は導通する。これによって、第３トランジスタＴＲ３および第４トランジスタＴＲ４は非導通となる。この結果、モータロック回路２は、制御回路１による回転制御に実質的に影響を及ぼさない。

【0055】

回転制御の停止状態において、駆動トリガ回路６は、第１トランジスタＴＲ１を非導通とさせる。これによって、第２トランジスタＴＲ２は非導通となる。これによって、第３トランジスタＴＲ３および第４トランジスタＴＲ４は導通する。この結果、第１端子Ｔ１の電位と第２端子Ｔ２の電位とは同一とされる。従って、モータロック回路２は、モータ５１のロックを実現することができる。

【0056】

モータロック回路２の出力が、モータロック回路２が生成する信号であると言える。この信号の電位、すなわち所定電位は、第１電位であることが好ましい。前記の構成によれば、第１端子Ｔ１の電位および第２端子Ｔ２の電位を第１電位とすることによって、モータ５１のロックを実現することができる。前述したモータロック回路２の構成によれば、所定電位が第１電位であるモータロック回路２を実現することができる。

【0057】

モータロック回路２が第１端子Ｔ１の電位と第２端子Ｔ２の電位とを同一としている状態において、消費電流を低減するために、制御ドライバ８は停止される。前記の構成によれば、モータ５１のロック時において、制御ドライバ８は停止される。駆動トリガ回路６の消費電力を、制御ドライバ８の消費電力より小さくすることによって、モータ５１のロック時におけるモータ制御回路１０１の低消費電力化が可能となる。

【0058】

さらに、モータロック回路２が第１端子Ｔ１の電位と第２端子Ｔ２の電位とを同一としている状態においては、第１トランジスタＴＲ１が非導通であるため、駆動トリガ回路６は停止させることができる。また、当該状態においては、制御ドライバ８を停止させることができるため、制御トリガ回路７も停止させることができる。つまり、当該状態においては、駆動トリガ回路６および制御トリガ回路７の両方を停止させることができるので、ＣＰＵ３を停止させることができる。ＣＰＵ３を停止させることによって、モータ５１のロック時においてモータ制御回路１０１に流れる電流を、劇的に低減させることができる。

【0059】

図１に示すモータ制御回路１０１においては、第３トランジスタＴＲ３の第３端および第４トランジスタＴＲ４の第３端が、それぞれ、第１端子Ｔ１および第２端子Ｔ２と接続されている。但し、第３トランジスタＴＲ３の第３端および第４トランジスタＴＲ４の第３端の接続先はこれに限定されない。すなわち、第３トランジスタＴＲ３の第３端および第４トランジスタＴＲ４の第３端は、それぞれ、半導体スイッチング素子Ｑ１の第１端および半導体スイッチング素子Ｑ２の第１端と接続されてもよい。

【0060】

［実施形態２］
図２は、本発明の実施形態２に係るモータ制御回路１０２の概略構成を示す図である。モータ制御回路１０２は、モータ制御回路１０１（図１参照）と、以下の点で異なる。説明を簡潔にするために、各抵抗については、言及を避ける。

【0061】

モータ制御回路１０２は、モータ制御回路１０１の第３トランジスタＴＲ３および第４トランジスタＴＲ４を備えていない。一方、モータ制御回路１０２においては、半導体スイッチング素子Ｑ１および半導体スイッチング素子Ｑ２が、それぞれ、モータ制御回路１０１の第３トランジスタＴＲ３および第４トランジスタＴＲ４と同等の機能を担っている。第２トランジスタＴＲ２と半導体スイッチング素子Ｑ１および半導体スイッチング素子Ｑ２との間に、ダイオードＤ１が追加されている。

【0062】

換言すれば、第３トランジスタとしての半導体スイッチング素子Ｑ１は、回転制御において、第１端子Ｔ１の電位を制御する。同様に、第４トランジスタとしての半導体スイッチング素子Ｑ２は、回転制御において、第２端子Ｔ２の電位を制御する。前記の構成によれば、第３トランジスタおよび第４トランジスタを、回転制御とモータ５１のロックとで兼用することができるため、トランジスタの総数を削減することができる。

【0063】

［実施形態３］
図３は、本発明の実施形態３に係るモータ制御回路１０３の概略構成を示す図である。モータ制御回路１０３は、モータ制御回路１０１（図１参照）と、以下の点で異なる。説明を簡潔にするために、各抵抗については、言及を避ける。

【0064】

モータ制御回路１０３は、モータ制御回路１０１のモータロック回路２の替わりに、モータロック回路９を備えている。

【0065】

モータロック回路９は、回転制御の停止状態において、所定電位の信号を生成し、生成した信号を第１端子Ｔ１および第２端子Ｔ２に対して供給するものである。これによって、モータロック回路９は、第１端子Ｔ１の電位と第２端子Ｔ２の電位とを同一とする。

【0066】

モータロック回路９が、生成した信号を第１端子Ｔ１および第２端子Ｔ２の両方に対して供給することは必須でない。回転制御の停止状態において、第１端子Ｔ１の電位と第２端子Ｔ２の電位とを同一とすることが可能であれば、モータロック回路９は、生成した信号を第１端子Ｔ１および第２端子Ｔ２のいずれか一方のみに対して供給する構成であってもよい。

【0067】

前記の構成によれば、リレーを用いることなく、モータ５１のロックを実現することができるため、モータ５１のロックに不具合が生じる虞を低減させることが可能となる。

【0068】

駆動トリガ回路６は、モータロック回路９の駆動の開始および停止を制御するものであり、モータロック回路９の駆動を開始させる信号を生成している。

【0069】

モータロック回路９は、第１トランジスタＴＲ１１、第２トランジスタＴＲ１２、第３トランジスタＴＲ１３、第４トランジスタＴＲ１４、および第５トランジスタＴＲ１５を有している。図３においては、第１トランジスタＴＲ１１および第２トランジスタＴＲ１２の各々がＮＰＮタイプのバイポーラトランジスタであり、第３トランジスタＴＲ１３がＰＮＰタイプのバイポーラトランジスタである例を示している。また、図３においては、第４トランジスタＴＲ１４および第５トランジスタＴＲ１５の各々が、ｐチャネル型のＭＯＳＦＥＴである例を示している。

【0070】

第１トランジスタＴＲ１１の第１端は、駆動トリガ回路６と接続されている。第１トランジスタＴＲ１１の第２端は、低レベル電源５と接続されている。第１トランジスタＴＲ１１の第３端は、第２トランジスタＴＲ１２の第１端と接続されている。

【0071】

第２トランジスタＴＲ１２の第２端は、低レベル電源５と接続されている。第２トランジスタＴＲ１２の第３端は、第３トランジスタＴＲ１３の第１端と接続されている。

【0072】

第３トランジスタＴＲ１３の第２端は、低レベル電源５の電位（第２電位）より高い電位である電源１０と接続されている。第３トランジスタＴＲ１３の第３端は、第４トランジスタＴＲ１４の第１端および第５トランジスタＴＲ１５の第１端と接続されている。

【0073】

第４トランジスタＴＲ１４の第２端は、低レベル電源５と接続されている。第４トランジスタＴＲ１４の第３端は、第１端子Ｔ１と接続されている。

【0074】

第５トランジスタＴＲ１５の第２端は、低レベル電源５と接続されている。第５トランジスタＴＲ１５の第３端は、第２端子Ｔ２と接続されている。

【0075】

第３トランジスタＴＲ１３と電源１０との間に、ダイオードＤ１１が設けられている。第３トランジスタＴＲ１３と第４トランジスタＴＲ１４との間に、ダイオードＤ１２が設けられている。第３トランジスタＴＲ１３と第５トランジスタＴＲ１５との間に、ダイオードＤ１３が設けられている。

【0076】

回転制御時において、駆動トリガ回路６は、第１トランジスタＴＲ１１を導通させる。これによって、第２トランジスタＴＲ１２および第３トランジスタＴＲ１３は非導通となる。これによって、第４トランジスタＴＲ１４および第５トランジスタＴＲ１５は非導通となる。この結果、モータロック回路９は、制御回路１による回転制御に実質的に影響を及ぼさない。

【0077】

回転制御の停止状態において、駆動トリガ回路６は、第１トランジスタＴＲ１１を非導通とさせる。これによって、第２トランジスタＴＲ１２および第３トランジスタＴＲ１３は導通する。これによって、第４トランジスタＴＲ１４および第５トランジスタＴＲ１５は導通する。この結果、第１端子Ｔ１の電位と第２端子Ｔ２の電位とは同一とされる。従って、モータロック回路９は、モータ５１のロックを実現することができる。

【0078】

モータロック回路９の出力が、モータロック回路９が生成する信号であると言える。この信号の電位、すなわち所定電位は、第２電位であることが好ましい。前記の構成によれば、第１端子Ｔ１の電位および第２端子Ｔ２の電位を第２電位とすることによって、モータ５１のロックを実現することができる。前述したモータロック回路９の構成によれば、所定電位が第２電位であるモータロック回路９を実現することができる。

【0079】

モータロック回路９が第１端子Ｔ１の電位と第２端子Ｔ２の電位とを同一としている状態において、消費電流を低減するために、制御ドライバ８は停止される。前記の構成によれば、モータ５１のロック時において、制御ドライバ８は停止される。駆動トリガ回路６の消費電力を、制御ドライバ８の消費電力より小さくすることによって、モータ５１のロック時におけるモータ制御回路１０３の低消費電力化が可能となる。

【0080】

さらに、モータロック回路９が第１端子Ｔ１の電位と第２端子Ｔ２の電位とを同一としている状態においては、第１トランジスタＴＲ１１が非導通であるため、駆動トリガ回路６は停止させることができる。また、当該状態においては、制御ドライバ８を停止させることができるため、制御トリガ回路７も停止させることができる。つまり、当該状態においては、駆動トリガ回路６および制御トリガ回路７の両方を停止させることができるので、ＣＰＵ３を停止させることができる。ＣＰＵ３を停止させることによって、モータ５１のロック時においてモータ制御回路１０３に流れる電流を、劇的に低減させることができる。

【0081】

［実施形態４］
図４は、本発明の実施形態４に係るモータ制御回路１０４の概略構成を示す図である。モータ制御回路１０４は、モータ制御回路１０３（図３参照）と、以下の点で異なる。説明を簡潔にするために、各抵抗については、言及を避ける。

【0082】

モータ制御回路１０４は、モータ制御回路１０３の第４トランジスタＴＲ１４および第５トランジスタＴＲ１５を備えていない。一方、モータ制御回路１０４においては、半導体スイッチング素子Ｑ３および半導体スイッチング素子Ｑ４が、それぞれ、モータ制御回路１０３の第４トランジスタＴＲ１４および第５トランジスタＴＲ１５と同等の機能を担っている。

【0083】

換言すれば、第４トランジスタとしての半導体スイッチング素子Ｑ３は、回転制御において、第１端子Ｔ１の電位を制御する。同様に、第５トランジスタとしての半導体スイッチング素子Ｑ４は、回転制御において、第２端子Ｔ２の電位を制御する。前記の構成によれば、第４トランジスタおよび第５トランジスタを、回転制御とモータ５１のロックとで兼用することができるため、トランジスタの総数を削減することができる。

【0084】

第３トランジスタＴＲ１３の第３端を、半導体スイッチング素子Ｑ３の第１端および半導体スイッチング素子Ｑ４の第１端に替えて、半導体スイッチング素子Ｑ１の第１端および半導体スイッチング素子Ｑ２の第１端と接続してもよい。これにより、上述した実施形態２と同様に、所定電位を第１電位とすることができる。

【0085】

［実施形態５］
図５は、本発明の実施形態５に係るパワーウィンドウ装置３０１の概略構成を示すブロック図である。

【0086】

パワーウィンドウ装置３０１は、モータ制御回路２０１および開閉制御部２０２を備えている。モータ制御回路２０１は、前述したモータ制御回路１０１～モータ制御回路１０４のいずれかである。モータ制御回路２０１の制御対象は、モータ２５１である。開閉制御部２０２は、ハードウェアおよび／またはソフトウェアによって構成されており、モータ２５１によって窓２５２を開閉制御する周知の部材である。

【0087】

前記の構成によれば、パワーウィンドウ装置３０１において、モータ制御回路２０１と同様の効果を得ることができる。

【0088】

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

【符号の説明】

【0089】

１ 制御回路
２、９ モータロック回路
３ ＣＰＵ
４ 高レベル電源（第１電位側の電源）
５ 低レベル電源（第２電位側の電源）
６ 駆動トリガ回路
７ 制御トリガ回路
８ 制御ドライバ
１０ 電源（第２電位より高い電位である電源）
５１、２５１ モータ
１０１～１０４、２０１ モータ制御回路
２０２ 開閉制御部
２５２ 窓
３０１ パワーウィンドウ装置
Ｄ１、Ｄ１１～Ｄ１３ ダイオード
Ｑ１～Ｑ４ 半導体スイッチング素子
Ｔ１ 第１端子
Ｔ２ 第２端子
ＴＲ１、ＴＲ１１ 第１トランジスタ
ＴＲ２、ＴＲ１２ 第２トランジスタ
ＴＲ３、ＴＲ１３ 第３トランジスタ
ＴＲ４、ＴＲ１４ 第４トランジスタ
ＴＲ１５ 第５トランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】