知財求人 - 知財ポータルサイト「IP Force」
▶ ホアウェイ・テクノロジーズ・カンパニー・リミテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2023-12-28
(45)【発行日】2024-01-12
(54)【発明の名称】入力信号レベルシフトを有する適応相関多重サンプリング
(51)【国際特許分類】
H03M 1/56 20060101AFI20240104BHJP
【ＦＩ】
H03M1/56
【請求項の数】
10
(21)【出願番号】P 2022524003
(86)(22)【出願日】2019-10-23
(65)【公表番号】
(43)【公表日】2023-01-10
(86)【国際出願番号】 CN2019112773
(87)【国際公開番号】W WO2021077329
(87)【国際公開日】2021-04-29
【審査請求日】2022-05-24
(73)【特許権者】
【識別番号】504161984
【氏名又は名称】ホアウェイ・テクノロジーズ・カンパニー・リミテッド
(74)【代理人】
【識別番号】100110364
【弁理士】
【氏名又は名称】実広 信哉
(74)【代理人】
【識別番号】100133569
【弁理士】
【氏名又は名称】野村 進
(72)【発明者】
【氏名】石井 隆雄
【審査官】吉村 伊佐雄
(56)【参考文献】
【文献】特開２０１８－０６１２３０（ＪＰ，Ａ）
【文献】特開２０１５－１０６８１６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１９／０１２４２８４（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０３Ｍ１／００－１／８８
Ｈ０４Ｎ５／３０－５／３３、
２３／１１、
２３／２０－２３／３０、
２５／００、
２５／２０－２５／６１、
２５／６１５－２５／７９
(57)【特許請求の範囲】
【請求項1】
シングルスロープ・アナログ・デジタル変換器(SS-ADC)であって、段階的にランプ信号とアナログ入力を比較するための比較器の出力に応答して、リセットレベルと信号レベルのそれぞれのAD変換のための期間の間、前記アナログ入力に１つ以上のレベルのオフセットを付加するためのレベルシフタと、
各オフセットレベルを用いた前記信号レベルのAD変換のカウント値ごとに、前記カウント値と、同じオフセットレベル設定を用いた前記リセットレベルのAD変換のカウント値との間の差をそれぞれ測定するためのカウンタと、
前記AD変換の結果の出力に成功したカウンタの出力にわたって平均するためのコントローラと、
を備えるSS-ADC。
【請求項2】
前記レベルシフタは、ピクセルソースフォロワーの出力ノードに接続された複数の電流源を備える、請求項１に記載のSS-ADC。
【請求項3】
前記レベルシフタは、ピクセルソースフォロワーと前記比較器の間に接続された、前記アナログ入力とオフセット電圧のための合算増幅器を備える、請求項１に記載のSS-ADC。
【請求項4】
アナログ・デジタル(AD)変換の方法であって、段階的にランプ信号とアナログ入力を比較するための比較器の出力に応答して、リセットレベルと信号レベルのそれぞれのAD変換のための期間の間、前記アナログ入力に１つ以上のレベルのオフセットを付加するステップと、
各オフセットレベルを用いた前記信号レベルのAD変換のカウント値ごとに、前記カウント値と、同じオフセットレベル設定を用いた前記リセットレベルのAD変換のカウント値との間の差をそれぞれ測定するステップと、
前記AD変換の結果の出力に成功したカウンタの出力にわたって平均するステップと、
を備える方法。
【請求項5】
シングルスロープ・アナログ・デジタル変換器(SS-ADC)であって、段階的にランプ信号とアナログ入力を比較するための比較器の出力に応答して、リセットレベルと信号レベルのそれぞれのAD変換のための期間の間、前記ランプ信号に１つ以上のレベルのオフセットを付加するためのレベルシフタであって、前記レベルシフタは、ランプ生成器の出力と前記比較器の間のソースフォロワーに接続された複数の電流源を備える、レベルシフタと、
各オフセットレベルを用いた前記信号レベルのAD変換のカウント値ごとに、前記カウント値と、同じオフセットレベル設定を用いた前記リセットレベルのAD変換のカウント値との間の差をそれぞれ測定するためのカウンタと、
前記AD変換の結果の出力に成功したカウンタの出力にわたって平均するためのコントローラと、
を備えるSS-ADC。
【請求項6】
シングルスロープ・アナログ・デジタル変換器(SS-ADC)であって、
段階的にランプ信号とアナログ入力を比較するための比較器の出力に応答して、リセットレベルと信号レベルのそれぞれのAD変換のための期間の間、前記ランプ信号に１つ以上のレベルのオフセットを付加するためのレベルシフタであって、前記レベルシフタは、ランプ生成器と前記比較器の間に接続された、ランプ信号レベルと可変オフセットレベルの合算増幅器を備え、前記合算増幅器は、前記ランプ信号のバッファ増幅器のために使用されるだけでなく、プログラマブル利得増幅器と組み合わせられる、レベルシフタと、
各オフセットレベルを用いた前記信号レベルのAD変換のカウント値ごとに、前記カウント値と、同じオフセットレベル設定を用いた前記リセットレベルのAD変換のカウント値との間の差をそれぞれ測定するためのカウンタと、
前記AD変換の結果の出力に成功したカウンタの出力にわたって平均するためのコントローラと、
を備えるSS-ADC。
【請求項7】
アナログ・デジタル(AD)変換の方法であって、段階的にランプ信号とアナログ入力を比較するための比較器の出力に応答して、リセットレベルと信号レベルのそれぞれのAD変換のための期間の間、前記ランプ信号に１つ以上のレベルのオフセットを付加するステップであって、前記１つ以上のレベルのオフセットは、ランプ生成器の出力と前記比較器の間のソースフォロワーに接続された複数の電流源を用いて生成される、ステップと、
各オフセットレベルを用いた前記信号レベルのAD変換のカウント値ごとに、前記カウント値と、同じオフセットレベル設定を用いた前記リセットレベルのAD変換のカウント値との間の差をそれぞれ測定するステップと、
前記AD変換の結果の出力に成功したカウンタの出力にわたって平均するステップと、
を備える方法。
【請求項8】
アナログ・デジタル(AD)変換の方法であって、
段階的にランプ信号とアナログ入力を比較するための比較器の出力に応答して、リセットレベルと信号レベルのそれぞれのAD変換のための期間の間、前記ランプ信号に１つ以上のレベルのオフセットを付加するステップであって、前記１つ以上のレベルのオフセットは、ランプ生成器と前記比較器の間に接続された、ランプ信号レベルと可変オフセットレベルの合算増幅器を用いて生成され、前記合算増幅器は、前記ランプ信号のバッファ増幅器のために使用されるだけでなく、プログラマブル利得増幅器と組み合わせられる、ステップと、
各オフセットレベルを用いた前記信号レベルのAD変換のカウント値ごとに、前記カウント値と、同じオフセットレベル設定を用いた前記リセットレベルのAD変換のカウント値との間の差をそれぞれ測定するステップと、
前記AD変換の結果の出力に成功したカウンタの出力にわたって平均するステップと、
を備える方法。
【請求項9】
請求項１から３のいずれか一項に記載のシングルスロープ・アナログ・デジタル変換器(SS-ADC)を備えるイメージセンサ。
【請求項10】
請求項５または６に記載のシングルスロープ・アナログ・デジタル変換器(SS-ADC)を備えるイメージセンサ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサのためのアナログ・デジタル変換器に関する。
【背景技術】
【0002】
イメージセンサ、例えば、相補型金属酸化膜半導体(Complementary Metal Oxide Semiconductor, CMOS)イメージセンサ、電荷結合素子(Charge Coupled Device, CCD)イメージセンサ等は、それらの大多数がマイクロボルトのオーダーでの変換利得を有する出力電圧を取得するので、最もノイズに敏感なデバイスの１つとして分類される。従って、多重サンプリング技術のようないくつかのノイズ削減技術が研究されてきた。多重サンプリング技術は、同じN回のアナログ・デジタル(Analog to Digital, AD)変換の結果を平均して、１／√N倍にその時間ノイズを削減するものである。しかし、それは、また、N回のAD変換のための時間を要求し、フレームレートの上昇を制限する。
【発明の概要】
【課題を解決するための手段】
【0003】
この発明は、その変換時間の増加を抑制するとともに、シングルスロープ・アナログ・デジタル変換器(Single Slope Analog to Digital Converter, SS-ADC)およびそのアナログ入力(すなわち、CMOSイメージセンサにおけるカラム並列ADCおよびピクセルソースフォロワー)の時間ノイズを削減するために、多重サンプリング技術に基づく方法を提供する。この発明は、それぞれリセットレベルおよび信号レベルのための基準アナログレベルとして、下りスロープのみの結合を含むランプ信号を用いて、CMSのノイズ削減効果を取得するための方法を提供する。
【0004】
第１の態様によれば、シングルスロープ・アナログ・デジタル変換器(SS-ADC)が提供され、SS-ADCは、段階的にランプ信号とアナログ入力を比較するための比較器の出力に応答して、リセットレベルと信号レベルのそれぞれのAD変換のための期間の間、アナログ入力に１つ以上のレベルのオフセットを付加するためのレベルシフタと、各オフセットレベルを用いた信号レベルのAD変換のカウント値ごとに、当該カウント値と、同じオフセットレベル設定を用いたリセットレベルのAD変換のカウント値との間の差をそれぞれ測定するためのカウンタと、AD変換の結果の出力に成功したカウンタの出力にわたって平均するためのコントローラと、を含む。
【0005】
第１の態様の第１の可能な実装方式において、レベルシフタは、ピクセルソースフォロワーの出力ノードに接続された複数の電流源を含み、これは、ピクセルソースフォロワーの入力と出力の間の電圧降下の２つ以上の段階を設定することを可能にする。
【0006】
第１の態様の第２の可能な実装方式において、レベルシフタは、ピクセルソースフォロワーと比較器の間に接続された、アナログ入力とオフセット電圧のための合算増幅器を含み、合算増幅器は、プログラマブル利得増幅器と組み合わせられることができる。
【0007】
第２の態様によれば、アナログ・デジタル(AD)変換の方法が提供され、方法は、段階的にランプ信号とアナログ入力を比較するための比較器の出力に応答して、リセットレベルと信号レベルのそれぞれのAD変換のための期間の間、アナログ入力に１つ以上のレベルのオフセットを付加するステップと、各オフセットレベルを用いた信号レベルのAD変換のカウント値ごとに、当該カウント値と、同じオフセットレベル設定を用いたリセットレベルのAD変換のカウント値との間の差をそれぞれ測定するステップと、AD変換の結果の出力に成功したカウンタの出力にわたって平均するステップと、を含む。
【0008】
第３の態様によれば、シングルスロープ・アナログ・デジタル変換器(SS-ADC)が提供され、SS-ADCは、段階的にランプ信号とアナログ入力を比較するための比較器の出力に応答して、リセットレベルと信号レベルのそれぞれのAD変換のための期間の間、ランプ信号に１つ以上のレベルのオフセットを付加するためのレベルシフタと、各オフセットレベルを用いた信号レベルのAD変換のカウント値ごとに、当該カウント値と、同じオフセットレベル設定を用いたリセットレベルのAD変換のカウント値との間の差をそれぞれ測定するためのカウンタと、AD変換の結果の出力に成功したカウンタの出力にわたって平均するためのコントローラと、を含む。
【0009】
第３の態様の可能な実装方式において、レベルシフタは、ランプ生成器の出力と比較器の間のソースフォロワーに接続された複数の電流源を含み、ソースフォロワーのPMOSトランジスタのゲートとソースの間の電圧差を変調する。
【0010】
第３の態様の第２の可能な実装方式において、レベルシフタは、ランプ生成器と比較器の間に接続された、ランプ信号レベルと可変オフセットレベルの合算増幅器を含み、合算増幅器は、ランプ信号のバッファ増幅器のために使用されるだけでなく、プログラマブル利得増幅器と組み合わせられる。
【0011】
第４の態様によれば、アナログ・デジタル(AD)変換の方法が提供され、方法は、段階的にランプ信号とアナログ入力を比較するための比較器の出力に応答して、リセットレベルと信号レベルのそれぞれのAD変換のための期間の間、ランプ信号に１つ以上のレベルのオフセットを付加するステップと、各オフセットレベルを用いた信号レベルのAD変換のカウント値ごとに、当該カウント値と、同じオフセットレベル設定を用いたリセットレベルのAD変換のカウント値との間の差をそれぞれ測定するステップと、AD変換の結果の出力に成功したカウンタの出力にわたって平均するステップと、を含む。
【0012】
本発明の実施形態または先行技術における技術的解決策をより明確に説明するために、以下は、実施形態または先行技術を説明するために要求される添付図面を簡単に導入する。明らかに、以下の説明における添付図面は、単に、本発明のいくつかの実施形態を表し、この技術分野の当業者は、依然として、創作的努力なしでこれらの添付図面から他の図面を導き出し得る。
【図面の簡単な説明】
【0013】
【図1】本発明の実施形態による適応相関多重サンプリングSS-ADC(Adaptive Correlated Multiple Sampling SS-ADC, ACMS SS-ADC)の概略ブロック図を表す。
【図2】図２（ａ）は相関２重サンプリング(Correlated Double Sampling, CDS)のために使用されるRAMP波形の一例を表し、図２（ｂ）は相関多重サンプリング(Correlated Multiple Sampling, CMS)のために使用されるRAMP波形の一例を表す。
【図3】図３（ａ）はACMS SS-ADCのためのRAMP波形の一例を表し、図３（ｂ）は小さい信号レベルについての比較器出力の一例を表し、図３（ｃ１）は図３（ａ）におけるピクセル出力についてのカウント値１を表し、図３（ｃ２）は図３（ａ）におけるピクセル出力についてのカウント値２を表し、図３（ｃ３）は図３（ａ）におけるピクセル出力についてのカウント値３を表し、図３（ｃ４）は図３（ａ）におけるピクセル出力についてのカウント値４を表す。
【図4】図４（ａ）は図３（ａ）に表されたRAMP波形の一例を表し、図４（ｂ）は大きい信号レベルについての比較器出力の一例を表し、図４（ｃ１）は図４（ａ）におけるピクセル出力についてのカウント値１を表し、図４（ｃ２）は図４（ａ）におけるピクセル出力についてのカウント値２を表し、図４（ｃ３）は図４（ａ）におけるピクセル出力についてのカウント値３を表し、図４（ｃ４）は図４（ａ）におけるピクセル出力についてのカウント値４を表す。
【図5】本発明のもう１つの実施形態によるACMS SS-ADCの概略ブロック図を表す。
【発明を実施するための形態】
【0014】
以下は、本発明の実施形態における添付図面を参照して本発明の実施形態における技術的解決策を明確かつ十分に説明する。説明される実施形態は、本発明の実施形態の単にいくつかであるが全てではない。創作的努力なしで本発明の実施形態に基づいてこの技術分野の当業者によって得られる他の全ての実施形態は、本発明の保護範囲内にあるものである。
【0015】
図１は、本発明の実施形態による適応相関多重サンプリングSS-ADC(ACMS SS-ADC)の概略ブロック図を表す。レベルシフタ(すなわち、DCオフセット生成器)、制御回路(CTRLロジック)、および修正されたランプ信号を生成するためのランプ信号(RAMP)生成器であるいくつかの追加の構成要素を実装することによってACMS SS-ADCを実現することが可能である。カラム内レベルシフタは、次のカラムおよび共通信号ラインへの信号経路がないので、カラム間の相互作用を誘発しない。
【0016】
図１は、左側にピクセル回路の一部、すなわち、供給電圧とグランドの間に直列に接続された、フローディング・ディフュージョン(floating diffusion, FD)、セレクタスイッチ(selector switch, SEL)、および電流源を含む。ADCは、SELのドレインと電流源の間の出力ノード(黒の点として表されている)に接続される。アナログ出力であるピクセル信号(PIXEL)は、キャパシタを介して比較器(CMP)の反転入力に入力され、RAMP生成器によって生成されるランプ信号(RAMP)は、キャパシタを介してCMPの非反転入力に入力される。PIXELに段階的にオフセットが付加される。RAMP生成器は、図３（ａ）に表されたようにACMS SS-ADCのためのRAMPを出力する。RAMP生成器は、同じカラムに配置されたピクセルのためのSS-ADCによって共有されてもよい。CMPの出力は、CTRLロジックおよび複数のカウンタ(CNT)に入力される。CMPの出力に応答して、CTRLロジックは、レベルシフタを制御してPIXELに付加されるオフセット電圧を制御する。一実装において、CNTの数は、リセットレベルのAD変換の数に対応する。各CNTはクロック信号(CLK)をカウントし、例えば、CLKのサイクル数をカウントし、CLKのサイクルごとにカウント値を増分する。カウント値は、コントローラ(図１に表されていない)によるこのADCへのアナログ入力に対応するデジタル値を出力するために平均される。
【0017】
図３（ａ）を参照して本発明によるRAMP波形の一例を説明する前に、図２（ａ）および図２（ｂ）を参照して典型的なRAMP波形が説明される。図２（ａ）は、相関２重サンプリング(CDS)のために使用されるRAMP波形の一例を表す。実線はランプ信号(RAMP)を表し、破線はリセットレベルにおけるピクセル出力を表す。リセットレベルおよび信号レベルはそれぞれ次のようにサンプリングされる。１番目の下りスロープはリセットレベルにおけるピクセル出力のAD変換のために使用され、２番目の下りスロープは信号レベルにおけるピクセル出力のAD変換のために使用される。CNTは１番目の下りスロープの始まりにおいてカウントを開始し、１番目の下りスロープが破線を横切るまでカウントする。このカウント値はリセットレベルに対応する。ピクセルからの信号がないならば、信号レベルはリセットレベルと同一であり、すなわち、破線のレベルは変化しない。CNTは２番目の下りスロープの始まりにおいてカウントを開始し、２番目の下りスロープが破線を横切るまでカウントする。ピクセルからの信号があるならば、破線は、リセットレベルより下の信号の大きさに対応するレベルまで下降する。CNTは２番目の下りスロープの始まりにおいてカウントを開始し、２番目の下りスロープが破線を横切るまでカウントする。このカウント値は信号レベルに対応する。出力レベルは、信号レベルに対応するカウント値とリセットレベルに対応するカウント値の間の差として定義される。
【0018】
図２（ｂ）は、相関多重サンプリング(CMS)のために使用されるRAMP波形の一例を表す。時間ノイズを削減するために、リセットレベルが３回サンプリングされ、次に信号レベルが３回サンプリングされ、リセットレベルについてサンプリングされた値と信号レベルについてサンプリングされた値がそれぞれ平均される。出力レベルはこれらの平均の間の差として定義される。サンプリング数は３に限定されない。様々なサンプリング数が適用可能である。サンプリング数が４であるならば、時間ノイズは１／√４＝１／２に削減される。図２（ａ）および図２（ｂ）から分かるように、CMS（図２（ｂ））のために要求される時間はCDS(図２（ａ）)と比較して増加する。
【0019】
図３（ａ）から図３（ｃ４）は、ダーク状態、すなわち、ピクセル出力のレベルが比較的低い状態におけるACMS SS-ADCの動作波形を表す。比較器出力の上昇エッジが生成された後、実線矢印で表されたように比較器へのアナログ入力(すなわち、ピクセル出力)がオフセットされる。従って、１つのランプ信号から複数のサンプリングのための比較器出力の複数のエッジを取得することが可能である。リセットレベルのAD変換の各カウント値が別々に記憶される。次に、リセットレベルのAD変換の各カウント値が、信号レベルの対応するAD変換から減算される。信号レベルのAD変換のためのレベルシフトは、リセットレベルのAD変換のためのレベルシフトと同じである。それぞれのレベルシフトについてのCDS結果が取得され、平均される。この動作において、信号レベルは比較的低く、リセットレベルのAD変換に対応する信号レベルの全てのAD変換が取得されることが期待され、ACMS SS-ADCの全てのCDS結果が平均される。後に図４（ａ）から４（ｃ４）を参照して異なる場合が説明される。
【0020】
図３（ａ）は、ACMS SS-ADCのためのRAMP波形の一例を表す。実線はランプ信号(RAMP)を表す。図３（ａ）の破線に関して、前半はリセットレベルにおけるピクセル出力を表し、後半は小さい信号レベルにおけるピクセル出力を表す。図３（ａ）において、小さい信号レベルはリセットレベルと同一であるかのように表されている。RAMPの１番目の下りスロープが最初に水平の破線を横切った後、ピクセル出力のレベルは予め決定されたオフセットだけシフトされる。横切ることとシフトすることの間の持続時間は回路内の遅延であり得るか、または予め設定された持続時間であり得る。ピクセル出力のレベルは１番目の下りスロープより低くなり、RAMPの１番目の下りスロープが再び水平の破線を横切る。RAMPの１番目の下りスロープが２回目に水平の破線を横切った後、ピクセル出力のレベルは予め決定されたオフセットだけシフトされる。ピクセル出力のレベルは１番目の下りスロープより低くなり、RAMPの１番目の下りスロープが再び水平の破線を横切る。RAMPの１番目の下りスロープが３回目に水平の破線を横切った後、ピクセル出力のレベルは予め決定されたオフセットだけシフトされる。ピクセル出力のレベルは１番目の下りスロープより低くなり、RAMPの１番目の下りスロープは再び水平の破線を横切る。このようにして、リセットレベルは４回サンプリングされる。
【0021】
RAMPの１番目の下りスロープが終わった後、ピクセル出力のレベルはオフセットが付加されていない元のリセットレベルに戻る。RAMPの２番目の下りスロープの開始の前に、ピクセル出力はリセットレベルから小さい信号レベルに変化する。図３（ａ）において、小さい信号レベルは、リセットレベルと同一であるかのように表されている。RAMPの２番目の下りスロープが最初に水平の破線を横切った後、ピクセル出力のレベルは予め決定されたオフセットだけシフトされる。ピクセル出力のレベルは２番目の下りスロープより低くなり、RAMPの２番目の下りスロープは再び水平の破線を横切る。RAMPの２番目の下りスロープが２回目に水平の破線を横切った後、ピクセル出力のレベルは予め決定されたオフセットだけシフトされる。ピクセル出力のレベルは２番目の下りスロープより低くなり、RAMPの２番目の下りスロープは再び水平の破線を横切る。RAMPの２番目の下りスロープが３回目に水平の破線を横切った後、ピクセル出力のレベルは予め決定されたオフセットだけシフトされる。ピクセル出力のレベルは２番目の下りスロープより低くなり、RAMPの２番目の下りスロープは再び水平の破線を横切る。このようにして、信号レベルは４回サンプリングされる。RAMPの２番目の下りスロープが終わった後、ピクセル出力のレベルは、オフセットが付加されていない元の信号レベルに戻る。
【0022】
シフトする数に関して、それは３回に限定されない。様々なシフトする数が適用可能である。上記で述べた予め決定されたオフセットに関して、リセットレベルのAD変換のための１番目、２番目、および３番目のオフセットは、それぞれ、信号レベルのAD変換のための１番目、２番目、および３番目のオフセットと同一である。しかし、１番目、２番目、および３番目のオフセットは必ずしも同一でなくてもよい。
【0023】
図３（ｂ）は、図３（ａ）において破線で表されたようなリセットレベルおよび小さい信号レベルにおけるピクセル出力のための比較器出力の一例を表す。RAMPの１番目の下りスロープが下向きにピクセル出力を横切るとき、パルスは上昇し、ピクセル出力が１番目の下りスロープの下にシフトされるとき、パルスは下降する。４番目のパルスが上昇した後、ピクセル出力は下向きにシフトされず、RAMPの上昇エッジが破線を横切るとき、パルスは下降する。２番目の下りスロープに対応するパルスは同様に生成される。
【0024】
CNTは、図３（ｂ）における点線の下向き矢印で表されたように、下りスロープの始まりから比較器出力の上昇エッジまでカウントする。
【0025】
図３（ｃ１）から図３（ｃ４）は、図３（ａ）におけるピクセル出力についてのカウント値１から４を表す。この場合、図１におけるACMS SS-ADCは４つのCNTを有する。４つのCNTは、RAMPの１番目の下りスロープの始まりにおいてカウントを開始する。１番目のCNTは比較器出力の１番目のパルスが上昇するまでカウントし、２番目のCNTは比較器出力の２番目のパルスが上昇するまでカウントし、３番目のCNTは比較器出力の３番目のパルスが上昇するまでカウントし、４番目のCNTは比較器出力の４番目のパルスが上昇するまでカウントする。それぞれのカウント値が、それぞれのCNTにおいて負の数に変換される。それぞれのカウント値に対応するそれぞれの負の数を取得するもう１つのやり方では、図３（ｃ１）から図３（ｃ４）の破線で表されたように、４つのCNTは、RAMPの１番目の下りスロープの始まりから比較器出力のパルスのそれぞれの上昇エッジまで下向きにカウントしてもよい。
【0026】
４つのCNTは、２番目の下りスロープの始まりにおいてカウントを開始する。１番目のCNTは比較器出力の５番目のパルスが上昇するまでカウントし、２番目のCNTは比較器出力の６番目のパルスが上昇するまでカウントし、３番目のCNTは比較器出力の７番目のパルスが上昇するまでカウントし、４番目のCNTは比較器出力の８番目のパルスが上昇するまでカウントする。これまでの動作によって、各CNTは、各オフセットレベルを用いて信号レベルのAD変換のカウント値ごとに、このカウント値と、同じオフセットレベル設定を有するリセットレベルのAD変換のカウント値との間の差を測定する。測定された４つの値、すなわち、それぞれのCNTによって出力された４つのカウント値は平均されてこのADCへのアナログ入力に対応するデジタル値を出力する。
【0027】
図４（ａ）は、ACMS SS-ADCのためのRAMP波形の一例を表す。実線はランプ信号(RAMP)を表す。図４（ａ）において、ピクセル出力は大きい信号レベルを有し、破線は、リセットレベル(図４に太い矢印で表されている)より下の信号の大きさに対応するレベルに下降する。そのため、信号レベルは２回サンプリングされ、２番目の下りスロープに対応する比較器出力の２つのパルスのみが生成され、３番目および４番目のCNTによるカウントを停止するための比較器出力のパルスは生成されない。従って、１番目のCNTおよび２番目のCNTはAD変換結果の出力に成功する。従って、リセットレベルは４回サンプリングされるが、２つのカウント値のみが平均される。
【0028】
多重サンプリングの反復数は信号レベルの大きさの増加とともに減少するが、大きい信号領域においてフォトンショットノイズが支配的なので、そのデメリットは限られている。その代わり、CMSを実行するためのランプ信号の反復生成は要求されない。加えて、ランプ信号の大きさと、レベルシフタによって生成されるオフセットのレベルおよびステップとの組み合わせを最適化することが望ましい。
【0029】
【0030】
図６（ａ）は、ACMS SS-ADCのためのRAMP波形のもう１つの例を表す。実線はランプ信号(RAMP)を表す。図３（ａ）に表されたような元のRAMP波形の部分も破線で表されている(下りスロープおよび上昇エッジの部分)。図６（ａ）の水平の破線に関して、前半はリセットレベルにおけるピクセル出力を表し、後半は小さい信号レベルにおけるピクセル出力を表す。図６（ａ）において、小さい信号レベルはリセットレベルと同一であるかのように表されている。RAMPの１番目の下りスロープが水平の破線を横切った後、ランプ信号のレベルは予め決定されたオフセットだけシフトされる。横切ることとシフトすることの間の持続時間は、回路内の遅延であり得るか、または予め設定された持続時間であり得る。ピクセル出力のレベルは２番目の下りスロープの始まりより低くなり、２番目の下りスロープは水平の破線を横切る。２番目の下りスロープが水平の破線を横切った後、ランプ信号のレベルは予め決定されたオフセットだけシフトされる。ピクセル出力のレベルは３番目の下りスロープの始まりより低くなり、３番目の下りスロープは水平の破線を横切る。３番目の下りスロープが水平の破線を横切った後、ランプ信号のレベルは予め決定されたオフセットだけシフトされる。ピクセル出力のレベルは４番目の下りスロープの始まりより低くなり、４番目の下りスロープは水平の破線を横切る。このようにして、リセットレベルは４回サンプリングされる。
【0031】
５番目の下りスロープの始まりの前に、ピクセル出力はリセットレベルから小さい信号レベルに変化する。図６（ａ）において、小さい信号レベルはリセットレベルと同一であるかのように表されている。５番目の下りスロープが水平の破線を横切った後、ランプ信号のレベルは予め決定されたオフセットだけシフトされる。ピクセル出力のレベルは６番目の下りスロープの始まりより低くなり、６番目の下りスロープは水平の破線を横切る。６番目の下りスロープが水平の破線を横切った後、ランプ信号のレベルは予め決定されたオフセットだけシフトされる。ピクセル出力のレベルは７番目の下りスロープの始まりより低くなり、７番目の下りスロープは水平の破線を横切る。７番目の下りスロープが水平の破線を横切った後、ランプ信号のレベルは予め決定されたオフセットだけシフトされる。ピクセル出力のレベルは8番目の下りスロープの始まりより低くなり、8番目の下りスロープは水平の破線を横切る。このようにして、信号レベルは４回サンプリングされる。
【0032】
シフトする数に関して、それは３回に限定されない。様々なシフトする数が適用可能である。上記で述べた予め決定されたオフセットに関して、リセットレベルのAD変換のための１番目、２番目、および３番目のオフセットは、それぞれ、信号レベルのAD変換のための１番目、２番目、および３番目のオフセットと同一である。しかし、１番目、２番目、および３番目のオフセットは必ずしも同一でなくてもよい。
【0033】
図６（ｂ）は小さい信号レベルのための比較器出力の一例を表す。RAMPの下りスロープが水平の破線を横切るときパルスは上昇し、ピクセル出力がピクセル出力のレベルの上にシフトされるときパルスは下降する。４番目および８番目のパルスが上昇した後、ピクセル出力はシフトされず、RAMPの上昇エッジが水平の破線を横切るときパルスは下降する。CNTは図３（ｃ１）から図３（ｃ４）を参照して説明したのと同じやり方で動作する。
【0034】
ピクセル出力が大きい信号レベルを有するならば、水平の破線は、４番目の下りスロープが終わった後、リセットレベルより下の信号の大きさに対応するレベルに下降する。比較器出力の波形およびカウント値１から４は図４（ｂ）および図４（ｃ１）から図４（ｃ４）を参照して説明したのと同じである。
【0035】
図７は、ピクセル信号にオフセットが付加される、図１に表されたレベルシフタの実装を表す。オフセット生成するために、ピクセルソースフォロワーへの追加の電流源が実装される。図７に表されたように、増幅器トランジスタ(図７に表されていない)のVgs降下を制御するために追加の電流源が設けられ、これは、例えば、ピクセルソースフォロワーのFDとSELの間に設けられる。バイアス電流を増加させることによって、出力レベルはVgs降下の変化によってオフセットされる。比較器のエッジの数をカウントして、レベルシフタはカウントごとにバイアス電流の増加によってその設定をセットアップする。
【0036】
図８は、ピクセル信号にオフセットが付加される、図１に表されたレベルシフタのもう１つの実装を表す。図１のレベルシフタのように、ピクセルソースフォロワーと比較器(CMP)の間に合算増幅器が実装される。ピクセルソースフォロワーと比較器の間にプログラマブル利得増幅器(PGA)が実装されるならば、ピクセルソースフォロワーの出力にオフセットを付加するために、PGA内に加算器機能を実装することによってACMS SS-ADCを実現することが可能である。段階的にオフセットを設定するために可変キャパシタのキャパシタンスがインピーダンスとして使用される。オフセットのステップはキャパシタのインピーダンスの比率、または追加のポート(図８の可変キャパシタの左の小さい長方形)へのDC入力によって調整される。
【0037】
図９は、ランプ信号にオフセットが付加される、図５に表されたレベルシフタの実装を表す。レベルシフタは複数の電流源を含む。複数の電流源は、ソースフォロワーに、具体的には、PMOS(Pチャネル金属酸化膜半導体(P-channel Metal Oxide Semiconductor))トランジスタのソースに接続され、キャパシタを介して比較器の非反転入力に接続される。RAMP生成器の出力はPMOSトランジスタのゲートに接続される。複数の電流源はPMOSトランジスタのゲートとソースの間の電圧差を変調する。
【0038】
図１０は、ランプ信号にオフセットが付加される、図５に表されたレベルシフタのもう１つの実装を表す。レベルシフタはランプ信号レベルと可変オフセットレベルの合算増幅器を含む。簡単に言うと、図８のピクセルソースフォロワーと比較器の反転入力の間の合算増幅器を含む回路が、図１０のRAMP生成器と比較器の非反転入力の間に設けられる。合算増幅器は、ランプ信号のバッファ増幅器のために使用されるだけでなく、プログラマブル利得増幅器と組み合わせられる。
【0039】
本発明は、CMOSイメージセンサのノイズレベルを低下させるために適用することができる。より低い照明条件で、本発明は、サンプリングが４回実行されるので、アナログ入力へのオフセットとして４ステップを使用することによってノイズレベルを半分にする。加えて、１つのランプ信号を用いて比較器の複数の出力が取得されるので、AD変換期間はこの方法によって削減される。
【0040】
CMOSイメージセンサに加えて、この発明はシングルスロープADCのために効果的であるので、本発明は指紋センサのために使用することができる。
【0041】
ACMS SS-ADCの上記の実装の効果は次の通りである。
１）CMS実装のためのADC回数の増加を抑制することが可能になる。
２）１つの共通のRAMP生成器を用いてCMSを実現することが可能になる。
３）チップ領域の増加を抑制する。
４）RAMPの接続変化および比較器によって引き起こされるRAMP波形歪みに配慮する必要がない。
５）波形整合に配慮する必要がない。
１）CMS実装のためのADC回数の増加を抑制することが可能になる。
２）１つの共通のRAMP生成器を用いてCMSを実現することが可能になる。
３）チップ領域の増加を抑制する。
４）RAMPの接続変化および比較器によって引き起こされるRAMP波形歪みに配慮する必要がない。
５）波形整合に配慮する必要がない。
【0042】
上記で開示されたものは、単に本発明の例示の実施形態であり、もちろん本発明の保護範囲を限定することは意図されない。この技術分野の当業者は、本発明の請求項に従って行われる上記の実施形態および等価な修正を実現するプロセスのいくつかまたは全ては、本発明の範囲内にあるものであることを理解し得る。
【符号の説明】
【0043】
CNT カウンタ
CMP 比較器
FD フローディング・ディフュージョン
PIXEL ピクセル信号
PGA プログラマブル利得増幅器
RAMP ランプ信号
SEL セレクタスイッチ
CMP 比較器
FD フローディング・ディフュージョン
PIXEL ピクセル信号
PGA プログラマブル利得増幅器
RAMP ランプ信号
SEL セレクタスイッチ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】