特許 7412735 半導体パッケージの製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-04

(45)【発行日】2024-01-15

(54)【発明の名称】半導体パッケージの製造方法

(51)【国際特許分類】

   H05K 3/24 20060101AFI20240105BHJP

   H01L 23/12 20060101ALI20240105BHJP

   H05K 1/02 20060101ALI20240105BHJP

【ＦＩ】

H05K3/24 A

H01L23/12 501F

H05K1/02 E

H05K1/02 J

【請求項の数】 2

(21)【出願番号】P 2019198160

(22)【出願日】2019-10-31

(65)【公開番号】P2021072369

(43)【公開日】2021-05-06

【審査請求日】2022-07-26

(73)【特許権者】

【識別番号】516365448

【氏名又は名称】合同会社シナプス

(74)【代理人】

【識別番号】100101878

【弁理士】

【氏名又は名称】木下 茂

(72)【発明者】

【氏名】前田 龍

【審査官】原田 貴志

(56)【参考文献】

【文献】国際公開第２００７／１１１２６８（ＷＯ，Ａ１）

【文献】特開２００６－２６９６１５（ＪＰ，Ａ）

【文献】特開２０１３－０８０８０２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｋ ３／２４

Ｈ０１Ｌ ２３／１２

Ｈ０５Ｋ １／０２

(57)【特許請求の範囲】

【請求項1】

電気絶縁性フィルムの両面に密着した電解銅膜からなる薄膜銅を、エッチングすることにより回路パターンを形成する工程と、
前記工程の後、銅メッキ処理を行い、薄銅膜のベースにして、薄い銅膜の上に銅膜を成長させる工程を含み、
前記銅膜のアスペクト比が少なくとも１になるように、前記銅膜を成長させ、銅回路パターンを形成したことを特徴とする半導体パッケージの製造方法。

【請求項2】

電気絶縁性フィルムの片面に、開孔処理した金属シートを接着加工し、前記金属シートの開孔部を介して、銅回路パターンに半田ボールを半田接合したことを特徴とする請求項１記載の半導体パッケージの製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体パッケージの製造方法に関し、特に、アスペクト比（配線高さ÷配線幅）が大きい微細配線が形成され、また金属プレートとの複合化によりパッケージ反りを軽減した、半導体パッケージの製造方法に関する。

【背景技術】

【0002】

近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできている。これらの電子機器に使用される半導体パッケージは、小型化かつ多ピン化（多端子化）してきており、また半導体パッケージを含めた電子部品を実装する実装用基板も小型化薄型化してきている。

【0003】

そして、半導体パッケージはその小型化に伴って、従来のようなリードフレームを使用した形態のパッケージではその要請を満足できないため、最近では回路基板上にチップを実装した、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）や、ＣＳＰ（Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）等のエリア実装型の新しいパッケージ方式が提案されている。

【0004】

また、これらの半導体パッケージにおいて、従来型半導体パッケージのリードフレームの機能を有する半導体パッケージ用基板と呼ばれるプラスチックやセラミックス等各種材料を使って構成されるサブストレートの端子と半導体チップの電極との電気的接続方法として、ワイヤーボンディング方式やＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式、さらにはＦＣ（Ｆｒｉｐ Ｃｈｉｐ）方式などが知られている。最近では、半導体パッケージの小型化に有利なＦＣ接続方式を用いた、ＢＧＡやＣＳＰの構造が盛んに提案されている。これに伴い、半導体パッケージに用いられるサブストレート（回路基板）はより高密度化、高信頼性が要求されている。

【0005】

また、最近、スマホ等に搭載される薄型の半導体パッケージとして、例えば、特許文献１に示すような超薄型化パッケージの開発が進んでいる。この半導体パッケージは、ビルトアップ構造体を用いて微細回路を形成するものである。

【0006】

ところで、例えば、特許文献２に記載されているように、回路基板製造の技術におけるパターン転写技術としては、サブトラクティブ法、アディティブ法、セミアディティブ法がある。
前記サブトラクティブ法では、一般的には光感応性耐蝕材料が採用されてパターン転写を完成させ、且つ前記材料によりエッチング法で除去する必要がない領域が保護され、その後に酸性或いはアルカリ性のエッチング剤により保護されていない領域の銅層が除去される。但し、銅層が剥き出しのままエッチング法が行われると、サイドエッチングが発生しやすく、サブトラクティブ法は、微細な回路線の製造への応用が制限される。このため、軽量薄型小型化された製品には適用し難い。

【0007】

アディティブ法では、感光性樹脂板に、露光により非耐めっきパターンが形成され、更に、非耐めっきパターンが化学銅層にめっきされ、回路線パターンが形成される。即ち、感光性樹脂板にシード層としての無電解メッキ層を形成し、露光によりパターンを形成する。

【0008】

そして、サブストラクティブ法を用いた（銅膜のエッチング法によって）形成した銅回路ライン（回路パターン）のラインアンドスペース（配線幅と、配線と配線の間隔）が５０μｍ／５０μｍ程度であったものが、このアディティブ法を用いた場合には、２０μｍ／２０μｍと、配線幅及び配線と配線の間隔を微細化することができる。しかも、アディティブ法で形成した銅回路ライン（回路パターン）の銅膜の厚さが厚いため、パッケージに流れる許容電流量も大きくすることができる。

【0009】

一方、銅膜をエッチングするだけのサブストラクティブの製法は、微細な回路パターンの形成やアスペクト比（配線高さ÷配線幅）の大きい回路パターンを形成することができない。
しかしながら、エッチングを行う銅膜が電解銅であり、この電解銅表面が樹枝状表面を呈しており、この樹枝状の微細な凹凸が絶縁性の樹脂膜内に入り込んで形成されている。そのため、銅膜と絶縁性樹脂膜樹の密着強度が高くすることができる。現在、一般に生産されている回路基板や半導体パッケージは、このサブストラクティブ製法によって製造されている。

【0010】

また、セミアディティブ法にあっては、基板に化学銅層が形成され、続いてこの化学銅層に光感応耐蝕薄膜が形成される。そして、光感応耐蝕薄膜に耐蝕パターンが形成される。更に、耐蝕パターンに電気めっきにより電気めっき銅層が形成される。その後、光感応耐蝕薄膜が除去され、更にエッチング法により余分な化学銅層が除去される。

【0011】

このセミアディティブ法にあっては、基板と化学銅層との間の結合力も劣り、高温下では基板と化学銅層との間が分離してしまう問題がある。また、化学銅層及び電気めっき銅層は共に同じ材料であり、化学銅層のエッチング過程中に電気めっき銅層もエッチングがなされ、電気めっき銅層の厚さを薄くするという問題がある。それ故に、回路線のサイズが精確に制御しにくくなり、高品位のプリント回路基板を製造できない。

【先行技術文献】

【特許文献】

【0012】

【文献】特表２０１８－５３３８４８号公報

【文献】特表２０１８－１１０１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0013】

ところで、例えば、スマホ等で使用される半導体パッケージにあっては、回路に流れる電流がますます大きくなる一方、回路パターンの微細化が求められている。

【0014】

この微細化した回路パターンを、アディティブ法で形成する場合には、上記したように、銅膜を厚くすることができるため、パッケージに流れる許容電流量も大きくすることができる。
しかしかしながら、このアディティブ方法は、樹脂基材（電気絶縁性フィルム）の一面にシード層としての無電解メッキ層を形成し、この上に銅膜の回路パターンを形成する方法であるため、回路パターンを形成した銅膜と樹脂基材（電気絶縁性フィルム）との密着性が良くなく、剥離する虞があった。また、樹脂基材に反りが生じるという技術的課題があった。

【0015】

また、サブストラクティブ方法にあっては、上記したように、エッチングを行う銅膜が電解銅であり、この電解銅表面は樹枝状を呈している。そのため、樹枝状の微細な凹凸が絶縁性の樹脂基材（電気絶縁性フィルム）の膜内に入り込んで形成しているため、銅膜と樹脂基材（電気絶縁性フィルム）の密着強度を高くすることができる。
しかしながら、この微細化した回路パターンを、サブストラクティブ法で形成する場合には、微細な回路パターンの形成やアスペクト比の大きい回路パターンが形成できないという技術的課題があった。

【0016】

また、セミアディティブ法にあっては、基板と化学銅層との間の結合力も劣り、高温下では基板と化学銅層との間が分離する虞がるという技術的課題があった。また、基板上に形成された化学銅層のエッチング過程中に電気めっき銅層もエッチングがなされ、電気めっき銅層の厚さが薄くなり、アスペクト比の大きい回路パターンが形成できないという技術的課題があった。

【0017】

また、特許文献１に示すような、ビルトアップ構造体を用いて微細回路を形成するものにあっては、銅配線のアスペクト比向上を期待することはできず、しかも製造コストが嵩むという技術的課題があった。

【0018】

本発明者は、上記技術的課題を解決するために、微細な回路パターンの形成やアスペクト比（配線高さ÷配線幅）の大きい回路パターンを形成できるアディティブ方法を前提に、アディティブ方法の有する、回路を形成した銅膜（回路パターン）と樹脂基材（電気絶縁性フィルム）との密着性の向上、また樹脂基材（電気絶縁性フィルム）の反り抑制を鋭意研究し、本発明を完成するに至った。

【0019】

本発明は、微細な回路パターンの形成やアスペクト比の大きい回路パターンを形成できるとともに、回路を形成した銅膜（回路パターン）と樹脂基材（電気絶縁性フィルム）との密着性、また樹脂基材（電気絶縁性フィルム）の反りの抑制した、半導体パッケージの製造方法を提供することを目的とする。

【課題を解決するための手段】

【0023】

上記目的を達成するためになされた、本発明にかかる半導体パッケージの製造方法は、電気絶縁性フィルムの両面に密着した電解銅膜からなる薄膜銅を、エッチングすることにより回路パターンを形成する工程と、前記工程の後、銅メッキ処理を行い、薄銅膜のベースにして、薄い銅膜の上に銅膜を成長させる工程を含み、前記銅膜のアスペクト比が少なくとも１になるように、前記銅膜を成長させ、銅回路パターンを形成したことを特徴としている。

【0024】

このように、まず、電気絶縁性フィルム（樹脂基材）の両面に密着した電解銅膜からなる薄膜銅を、エッチングすることにより回路パターンを形成するため、回路パターン（銅回路パターン）を電気絶縁性フィルム（樹脂基材）に密着させることができ、回路パターン（銅回路パターン）の剥離を抑制できる。尚、回路パターンとは、電解銅膜からなる薄膜銅がエッチングされることにより形成される回路パターンをいう。

【0025】

また、その後、銅メッキ処理を行い、薄銅膜（回路パターン）をベースにして、薄い銅膜の上に銅膜を成長させ、前記銅膜のアスペクト比（銅回路パターンにおける配線高さ（銅膜の厚さ）÷配線幅（銅膜の幅））が少なくとも１になるように、前記銅膜を成長させ、銅回路パターンを形成する。
その結果、半導体パッケージに流れる許容電流量も大きくすることができる。

【0026】

ここで、電気絶縁性フィルムの片面に、開孔処理した金属シートを接着加工し、前記金属シートの開孔部を介して、銅回路パターンに半田ボールを半田接合することが好ましい。
このように、電気絶縁性フィルム（樹脂基材）の片面に、開孔部を有する金属シートが接着されるため、電気絶縁性フィルム（樹脂基材）の反りを抑制できる。
このようにして製造された半導体パッケージは、電気絶縁性フィルムの両面に銅回路パターンが形成され、前記銅回路パターンは電解銅膜上に銅メッキ処理により積層された銅膜であり、銅回路パターンを構成する銅膜のアスペクト比が少なくとも１であり、かつ前記電気絶縁性フィルムの片面に、開孔部を有する金属シートが接着され、開孔部を介して、銅回路パターンに半田ボールが半田接合されている。
このように、銅回路パターンを構成する銅膜のアスペクト比が少なくとも１であるため、パッケージに流れる許容電流量も大きくすることができる。また、回路パターンを形成した銅膜と電気絶縁性フィルム（樹脂基材）との密着性が良く、剥離が抑制できる。更に、電気絶縁性フィルム（樹脂基材）の片面に、開孔部を有する金属シートが接着されるため、樹脂基材の反りを抑制できる。
尚、銅回路パターンとは、電解銅膜からなる薄膜銅がエッチングされることにより形成される回路パターン上に、更に銅メッキ処理によって、銅膜が積層された回路パターンをいう。また、アスペクト比とは、銅回路パターンにおける配線高さ（銅膜の厚さ）÷配線幅（銅膜の幅）をいう。

【発明の効果】

【0027】

本発明によれば、微細な回路パターンの形成やアスペクト比の大きい回路パターンを形成できるとともに、回路を形成した銅膜（回路パターン）と電気絶縁性フィルム（樹脂基材）との密着性、また電気絶縁性フィルム（樹脂基材）の反りの抑制した、半導体パッケージの製造方法を得ることができる。

【図面の簡単な説明】

【0028】

【図1】図１は、本発明にかかる半導体パッケージの製造方法の工程を示す図である。

【図2】図２は、図１に続く本発明にかかる半導体パッケージの製造方法の工程を示す図である。

【図3】図３は、図２に続く本発明にかかる半導体パッケージの製造方法の工程を示す図である。

【図4】図４は、図３に続く本発明にかかる半導体パッケージの製造方法の工程を示す図である。

【図5】図５は、図４に続く本発明にかかる半導体パッケージの製造方法の工程を示す図である。

【図6】図６は、図５に続く本発明にかかる半導体パッケージの製造方法の工程を示す図である。

【図7】図７は、図６に続く本発明にかかる半導体パッケージの製造方法の工程を示す図である。

【図8】図８は、図７に続く本発明にかかる半導体パッケージの製造方法の工程を示す図である。

【図9】図９は、図８に続く本発明にかかる半導体パッケージの製造方法の工程を示す図である。

【図10】図１０は、図９に続く本発明にかかる半導体パッケージの製造方法の工程を示す図である。

【発明を実施するための形態】

【0029】

本発明にかかる半導体パッケージの製造方法の実施形態について、図１乃至図１０に基づいて説明する。尚、本発明を実施形態に基づいて説明するが、本発明はこれら実施形態により制限されるものではない。

【0030】

本発明では、最初に、表面に厚み数μｍの電解銅膜を有する電気絶縁性フィルム（樹脂基材）を用意し、その電解銅膜をエッチングで回路パターンを形成する。電解銅膜は電気絶縁性フィルムに対して、密着性の良い銅膜である。そして、更にその上にアディティブ法によって、銅を厚付けしアスペクト比の大きくして、高電流が流すことでき、かつ微細な回路形成を行うものである。また、複合化する金属シートは、厚みが０．１～０．３ｍｍ程度のＳＵＳ等の薄板で、これを回路形成の終わった電気絶縁性フィルムに接着し、反りを抑制するものである。

【0031】

更に、図に基づいて詳述する。
図１に示すように、基本素材として、約２５μｍの厚みのポリイミドフィルム（電気絶縁性フィルム）の両面に１μｍ～３μｍの薄銅膜２を形成し、さらにその上に取り扱い性を容易にするためのダミーの銅膜３が２０μｍ程度積層したものが用いられる。
前記薄銅膜２は電解銅からなり、ポリイミドフィルム１の表面と接する銅膜表面は微細な樹枝状を呈しているため、ポリイミドフィルム１と薄銅膜２の密着性は極めて高く、この薄銅膜２とポリイミド界面での剥離は困難である。このように、電気絶縁性フィルム１に電解銅からなる薄銅膜２が形成されていることが重要である。
尚、ポリイミドフィルム以外に、ガラスエポキシ樹脂フィルム、テフロン（登録商標）樹脂フィルム、ポリエステルフィルム、ＬＣＰ（液晶ポリマー）フィルムを電気絶縁性フィルムとして用いることができる。

【0032】

次に、図２に示すように、基本素材からダミーの銅層３を剥離除去し、ポリイミドフィルムの両面に、数μｍの厚さの薄銅膜２を有するベース材料を形成する。このダミーの銅膜３は、容易に引きはがすことができる。そのため好ましくは、銅膜３を引きはがした後、ポリイミドフィルム１の外周部を、ＳＵＳやガラスエポキシ等のリジッドなシートに固定して作業することが好ましい。

【0033】

更に、図３に示すように、ダミーの銅膜３を除去したベース材料に、ＹＡＧレーザで直径１０μｍ～２０μｍ程度の開孔処理を行う。この開孔処理によって形成される開孔部４は最終的には、表銅パターンと裏銅パターンを電気的に接続する導電ビア（Via）としての役割を行う。

【0034】

次に、図４に示すように、両面の厚み約１μｍ～３μｍの薄銅膜２をエッチング処理で、微細な回路パターン５の形成を行う。
このエッチング処理は、一般的な方法を用いることができ、薄銅膜２上に所定レジスト膜を形成し、酸性液に浸漬することによって行うことができる。特に、薄銅膜２が約１μｍ～３μｍと薄いため、エッチング処理は容易に行うことができ、ラインアンドスペース（配線幅と、配線と配線の間隔）が１０μｍ／１０μｍ程度の加工が可能となる。

【0035】

次に、図５に示すように、図４の微細な回路パターン５を形成したポリイミドフィルム１の上面全域に、約２０μｍ～３０μｍの厚みのドライフィルムレジスト６を、ロールによる熱圧着により、均一厚みに形成する。このとき、ドライフィルムレジスト６の厚みは約２０μｍ～３０μｍとなる。
次に、ドライフィルムレジスト６への露光処理とその後に行う現像処理により、図６の回路パターン５のところのみのドライフィルムレジスト６が溶解し、回路パターン５が露出した構造となり、空隙部７が形成される。
この空隙部７の下地には銅メッキ電極としての薄膜銅２の回路パターン５が存在する。

【0036】

そして、図６に示すように、１μｍ～３μｍ薄銅膜２を、銅メッキの際の電極として、この上に電気銅メッキを行う。即ち、薄銅膜２の回路パターン５をベースにして銅メッキ処理を行い、薄銅膜２の上に厚い銅膜（銅回路パターン８）をアディティブで形成する。
メッキ銅膜はドライフィルムレジスト６のトップ面（上面）より数μｍ成長させ、厚みは２０μｍ～３０μｍ程度となるように、薄銅膜２の回路パターン５を厚さ方向に成長させ、銅回路パターン８とする。
この際、レーザで開孔処理した開孔部４は開孔部４内部まで銅メッキが進み、開孔部４がなくなり、表面銅と裏面銅が金属的に繋がり電気的に結合した、ビア（Via）構造が形成される。尚、ドライフィルムレジスト６は、銅メッキ処理の際のレジストとしての役割を行う。

【0037】

次に、図７に示すように、ドライフィルムレジスト６の表面より飛び出た銅膜は、研磨ロール等を用いた研磨処理によりドライフィルムレジスト６と共に研磨することにより、両面を研磨し、一定の厚さの銅膜で、アスペクト比（銅回路パターンにおける配線高さ（銅膜の厚さ）÷配線幅（銅膜の幅））の大きい銅回路パターン８を形成する。

【0038】

更に、図８に示すように、樹脂であるドライフィルムレジスト６を、アルカリ現像液で溶解除去し、均一厚みで銅膜厚みの大きい銅回路パターン８を形成する。
銅回路パターン８として、好ましくはラインアンドスペースが１０／１０μｍ、銅膜の厚みが１０μｍ～２０μｍとなり、アスペクト比で１～２程度の銅回路パターン８となる。
因みに、従来のサブストラクティブ方法では、このアスペクト比が、０．５程度が限界である。また、従来のアディティブ方法では、最終銅膜除去の際に、回路パターン（銅回路パターン）の銅もエッチングされることから、アスペクト比は大きくても１未満が限界である。

【0039】

最後に、図９に示すように、ポリイミドフィルム１の片面側に形成された銅回路パターン８に、ＳＵＳ等の０．１～０．５ｍｍ厚みの金属シート１０を接着剤９により、熱圧着する。最終製品となる。
この金属シート１０を、ポリイミドフィルム１の片面側に接着することにより、半田実装の際に熱をかけても、半導体パッケージそのものが熱によって反ることがない構造となる。

【0040】

そして更に、図１０の示すように、金属シート１０には部分的に開孔部１０ａが設けられ、開孔部１０ａに半田ボール１１を実装して、リフローで半田接続して、半田ボール付き半導体パッケージとする。
即ち、電気絶縁性フィルム１の片面に、開孔部１０ａを有する金属シート１０が接着され、開孔部１０ａを介して、銅回路パターン８に半田ボールが半田接合された、半導体パッケージとされる。

【0041】

以上述べたように、本発明により、薄型であり、かつ微細な銅回路パターンで、銅回路パターンのアスペクト比が大きいことから、高電流を継続的に流しても発熱の少ない、半導体パッケージを得ることができる。また、アスペクト比が大きくても、銅回路パターンの電気絶縁性フィルムへの密着性がよいことから、部品実装しても回路パターンが剥離する虞がない、半導体パッケージを得ることができる。

【実施例】

【0042】

以下、本発明を実施例及び比較例に基づいてさらに具体的に説明するが、本発明はこれら実施例等により制限されるものではない。

【0043】

（実施例）
市販製品で、厚さ２５μｍのポリイミドフィルムの両面に電解銅膜３μｍ、さらにその上に保護ラミネートとして、銅箔１５μｍを有するＦＰＣ素材（フレキシブルプリント回路基板素材）を用意し、両面の保護用銅箔を剥離除去して、外周をＳＵＳ枠の板に接着固定した。

【0044】

そして、このシートの表裏に形成される回路パターンを電気的に接続する、導電ビア（Via）を形成する部分に、ＹＡＧレーザで直径１５μｍの貫通穴をあけた（開孔部を形成した）。
次に、電解銅膜３μｍの薄膜銅部分にエッチングレジストを形成し、エッチング液にて銅膜をエッチングし、ラインアンドスペースが１５／１５μｍの微細な回路パターンを形成した。

【0045】

そして、微細な回路パターンを形成したポリイミドフィルムの上面全域に、厚み２５μｍの市販の薄型ドライフィルムレジストを、ロールによる熱圧着により、均一厚みになるように、全面ラミネートした。このときのドライフィルムの厚みは約２０～３０μｍであった。
次に、露光処理とその後に行う現像処理により、回路パターン部のところのみのドライフィルムレジストが溶解し、ラインアンドスペースが１５／１５μｍのドライフィルムレジストの形成し、回路パターンが露出した構造となり、空隙部を形成した。
このポリイミドフィルムを陰極として、電気メッキにより全面に銅メッキを行った。銅メッキはドライフィルムレジストの表面から数μｍ突出する程度に全面に行ったがが、メッキ厚みのばらつきがあり、一部パターンはメッキ厚み２０μｍ以下のところもあった。

【0046】

そこで、銅膜厚みの均一化目的で、セラミック研磨ロールによる、フィルムの平坦化研磨処理を行い、ドライフィルムレジスト厚及び銅厚みが２０μｍになるように銅とドライフィルムを一括研磨した。研磨後のドライフィルムの厚みは２０±３μｍとなった。
尚、銅部回路の厚みは、ほとんどが２０μｍであったが一部１７～２０μｍのところもあり、全体で１７．５±１．５μｍの銅厚の回路膜（銅回路パターン）の形成ができた。

【0047】

次にドライフィルムレジストを、アルカリ現像液中で膨潤処理し、剥離させた。
次に、厚み０．２ｍｍのＳＵＳシートの外周部に、ピッチ０．３ｍｍ，開口径直径０．２ｍｍ、開孔数が３０００穴を形成した。ＳＵＳシートを、接着剤で回路を形成したポリイミドフィルムに接着させた。
更に、前記ＳＵＳシートの開孔部の銅パッド（銅回路パターン）には、半田フラックスを塗布し、３０００穴部分に直径０．１７５ｍｍの半田ボールを配置してリフローで半田結合させた。

【0048】

このようにして製作された半導体パッケージにあっては、厚さが１７μｍ～２０μｍの薄型化を達成でき、且つラインアンドスペースが１５／１５μｍの微細な銅回路パターンを形成することができる。
しかも、銅回路パターンのアスペクト比が、約１．３と、従来の製法に比べて大きいことから、高電流を継続的に流してもパッケージの発熱を抑制することができる。
また、アスペクト比を大きくしても、銅回路パターンの電気絶縁性フィルムへの密着性がよいことから、部品実装しても銅回路パターンの剥離を抑制することができる。

【符号の説明】

【0049】

１ ポリイミドフィルム（電気絶縁性フィルム）
２ 薄銅膜
３ 銅膜
４ 開孔部
５ 回路パターン
６ ドライフィルムレジスト
７ 空隙部
８ 銅回路パターン
９ 接着層
１０ 金属シート
１０ａ 金属シートの開孔部
１１ 半田ボール

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】