知財求人 - 知財ポータルサイト「IP Force」
▶ インターナショナル・ビジネス・マシーンズ・コーポレーションの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-01-04
(45)【発行日】2024-01-15
(54)【発明の名称】部分的に完了された命令の移行
(51)【国際特許分類】
G06F 9/30 20180101AFI20240105BHJP
G06F 9/48 20060101ALI20240105BHJP
【ＦＩ】
G06F9/30 380R
G06F9/48 140A
【請求項の数】
20
(21)【出願番号】P 2021520996
(86)(22)【出願日】2019-11-05
(65)【公表番号】
(43)【公表日】2022-01-14
(86)【国際出願番号】 EP2019080163
(87)【国際公開番号】W WO2020094603
(87)【国際公開日】2020-05-14
【審査請求日】2022-04-18
(31)【優先権主張番号】16/181,751
(32)【優先日】2018-11-06
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】390009531
【氏名又は名称】インターナショナル・ビジネス・マシーンズ・コーポレーション
【氏名又は名称原語表記】ＩＮＴＥＲＮＡＴＩＯＮＡＬ ＢＵＳＩＮＥＳＳ ＭＡＣＨＩＮＥＳ ＣＯＲＰＯＲＡＴＩＯＮ
【住所又は居所原語表記】Ｎｅｗ Ｏｒｃｈａｒｄ Ｒｏａｄ， Ａｒｍｏｎｋ， Ｎｅｗ Ｙｏｒｋ １０５０４， Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ
(74)【代理人】
【識別番号】100112690
【弁理士】
【氏名又は名称】太佐 種一
(72)【発明者】
【氏名】ギアメイ、ブルース、コンラッド
(72)【発明者】
【氏名】レクテンバルト、マーティン
(72)【発明者】
【氏名】シュミット、ドナルド、ウィリアム
(72)【発明者】
【氏名】スリゲル、ティモシー
(72)【発明者】
【氏名】プラニック、アディティア、ニティン
(72)【発明者】
【氏名】ファレル、マーク
(72)【発明者】
【氏名】ジャコビ、クリスチャン
(72)【発明者】
【氏名】ブラッドベリー、ジョナサン
(72)【発明者】
【氏名】ゼッリン、クリスチャン、ゲルハルト
【審査官】坂東 博司
(56)【参考文献】
【文献】欧州特許出願公開第０３１１８７３８（ＥＰ，Ａ１）
【文献】米国特許出願公開第２０１７／００１７４８６（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１４／００８９６４６（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１５／０３７０５５８（ＵＳ，Ａ１）
【文献】米国特許第５２７４８２６（ＵＳ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｆ ９／３０
Ｇ０６Ｆ ９／４８
(57)【特許請求の範囲】
【請求項1】
コンピューティング構成内の処理を容易にするためのコンピュータ・プログラムを記録し、コンピュータによって読み取り可能な、方法を実行するための命令を格納しているコンピュータ可読ストレージ媒体であって、前記方法が、プロセッサ上で実行されている命令の動作の処理が、完了の前に前記プロセッサが割り込んで前記命令が割り込まれたということを決定することと、
前記命令の前記割り込まれた時点からの処理を再開するために、選択されたプロセッサ上で前記命令を再実行することと
を含み、前記再実行することが、
前記命令を再実行することにおいて、前記選択されたプロセッサによって、モデルに依存するメタデータが使用されるかどうかを判定することであって、前記選択されたプロセッサが前記モデルに依存するメタデータを解釈できるかどうかを判定することを含む、前記判定することと、
前記モデルに依存するメタデータが使用されるということの判定に基づいて、前記命令を再実行することにおいて、前記モデルに依存するメタデータを使用することと、
前記モデルに依存するメタデータが使用されないということの判定に基づいて、前記モデルに依存するメタデータを使用せずに、前記命令の前記再実行を進めることと
を含む、コンピュータ可読ストレージ媒体。
【請求項2】
前記モデルに依存するメタデータが使用されるかどうかを前記判定することが、割り込まれた前記プロセッサのモデル・バージョンの指示を、前記選択されたプロセッサのモデル・バージョンの指示と比較することを含み、前記プロセッサの前記モデル・バージョンの指示が、前記選択されたプロセッサの前記モデル・バージョンの指示との定義済みの関係を持っていることに基づいて、前記命令を再実行することにおいて、前記モデルに依存するメタデータが使用される、請求項１に記載のコンピュータ可読ストレージ媒体。
【請求項3】
前記定義済みの関係が等しいことである、請求項２に記載のコンピュータ可読ストレージ媒体。
【請求項4】
前記プロセッサの前記モデル・バージョンの指示が、前記命令によって指定された位置に格納されているモデル・バージョン番号である、請求項２に記載のコンピュータ可読ストレージ媒体。
【請求項5】
前記位置がメモリ内のパラメータ・ブロックを含む、請求項４に記載のコンピュータ可読ストレージ媒体。
【請求項6】
メモリ内の前記パラメータ・ブロックが前記モデルに依存するメタデータをさらに含む、請求項５に記載のコンピュータ可読ストレージ媒体。
【請求項7】
前記再実行することが、継続インジケータをチェックして、前記動作が部分的に完了しているかどうかを判定することをさらに含み、前記継続インジケータが、前記動作が部分的に完了していることを示すように設定されていることに基づいて、前記モデルに依存するメタデータが使用されるかどうかの前記判定が実行され、前記継続インジケータがメモリ内の前記パラメータ・ブロックに格納されている、請求項６に記載のコンピュータ可読ストレージ媒体。
【請求項8】
前記再実行することが、継続インジケータをチェックして、前記動作が部分的に完了しているかどうかを判定することをさらに含み、前記継続インジケータが、前記動作が部分的に完了していることを示すように設定されていることに基づいて、前記モデルに依存するメタデータが使用されるかどうかの前記判定が実行される、請求項１に記載のコンピュータ可読ストレージ媒体。
【請求項9】
前記モデルに依存するメタデータを前記使用することが、前記命令によって指定された位置から前記モデルに依存するメタデータを抽出することと、
前記位置から抽出された前記モデルに依存するメタデータを前記選択されたプロセッサの１つまたは複数の選択された位置に読み込むことと
を含み、前記モデルに依存するメタデータを生成するための１つまたは複数のタスクを繰り返すことなしに、前記モデルに依存するメタデータが前記選択されたプロセッサに提供される、請求項１に記載のコンピュータ可読ストレージ媒体。
【請求項10】
前記命令によって指定された前記位置が、前記命令によって指定されたメモリ内のパラメータ・ブロックの継続状態バッファを含む、請求項９に記載のコンピュータ可読ストレージ媒体。
【請求項11】
コンピューティング構成内の処理を容易にするためのコンピュータ・システムであって、前記コンピュータ・システムが、メモリと、
前記メモリと通信する１つまたは複数のプロセッサとを備え、前記コンピュータ・システムが、方法を実行するように構成されており、前記方法が、
プロセッサ上で実行されている命令の動作の処理が、完了の前に前記プロセッサが割り込んで前記命令が割り込まれたということを決定することと、
前記命令の前記割り込まれた時点からの処理を再開するために、選択されたプロセッサ上で前記命令を再実行することと
を含み、前記再実行することが、
前記命令を再実行することにおいて、前記選択されたプロセッサによって、モデルに依存するメタデータが使用されるかどうかを判定することであって、前記選択されたプロセッサが前記モデルに依存するメタデータを解釈できるかどうかを判定することを含む、前記判定することと、
前記モデルに依存するメタデータが使用されるということの判定に基づいて、前記命令を再実行することにおいて、前記モデルに依存するメタデータを使用することと、
前記モデルに依存するメタデータが使用されないということの判定に基づいて、前記モデルに依存するメタデータを使用せずに、前記命令の前記再実行を進めることと
を含む、コンピュータ・システム。
【請求項12】
前記モデルに依存するメタデータが使用されるかどうかを前記判定することが、割り込まれた前記プロセッサのモデル・バージョンの指示を、前記選択されたプロセッサのモデル・バージョンの指示と比較することを含み、前記プロセッサの前記モデル・バージョンの指示が、前記選択されたプロセッサの前記モデル・バージョンの指示との定義済みの関係を持っていることに基づいて、前記命令を再実行することにおいて、前記モデルに依存するメタデータが使用される、請求項１１に記載のコンピュータ・システム。
【請求項13】
前記プロセッサの前記モデル・バージョンの指示が、前記命令によって指定された位置に格納されているモデル・バージョン番号であり、前記位置がメモリ内のパラメータ・ブロックを含み、メモリ内の前記パラメータ・ブロックが前記モデルに依存するメタデータをさらに含む、請求項１２に記載のコンピュータ・システム。
【請求項14】
前記再実行することが、継続インジケータをチェックして、前記動作が部分的に完了しているかどうかを判定することをさらに含み、前記継続インジケータが、前記動作が部分的に完了していることを示すように設定されていることに基づいて、前記モデルに依存するメタデータが使用されるかどうかの前記判定が実行される、請求項１１に記載のコンピュータ・システム。
【請求項15】
前記モデルに依存するメタデータを前記使用することが、前記命令によって指定された位置から前記モデルに依存するメタデータを抽出することと、
前記位置から抽出された前記モデルに依存するメタデータを前記選択されたプロセッサの１つまたは複数の選択された位置に読み込むことと
を含み、前記モデルに依存するメタデータを生成するための１つまたは複数のタスクを繰り返すことなしに、前記モデルに依存するメタデータが前記選択されたプロセッサに提供される、請求項１１に記載のコンピュータ・システム。
【請求項16】
コンピューティング構成内の処理を容易にするコンピュータ実装方法であって、前記コンピュータ実装方法が、プロセッサ上で実行されている命令の動作の処理が、完了の前に前記プロセッサが割り込んで前記命令が割り込まれたということを決定することと、
前記命令の前記割り込まれた時点からの処理を再開するために、選択されたプロセッサ上で前記命令を再実行することと
を含み、前記再実行することが、
前記命令を再実行することにおいて、前記選択されたプロセッサによって、モデルに依存するメタデータが使用されるかどうかを判定することであって、前記選択されたプロセッサが前記モデルに依存するメタデータを解釈できるかどうかを判定することを含む、前記判定することと、
前記モデルに依存するメタデータが使用されるということの判定に基づいて、前記命令を再実行することにおいて、前記モデルに依存するメタデータを使用することと、
前記モデルに依存するメタデータが使用されないということの判定に基づいて、前記モデルに依存するメタデータを使用せずに、前記命令の前記再実行を進めることと
を含む、コンピュータ実装方法。
【請求項17】
前記モデルに依存するメタデータが使用されるかどうかを前記判定することが、割り込まれた前記プロセッサのモデル・バージョンの指示を、前記選択されたプロセッサのモデル・バージョンの指示と比較することを含み、前記プロセッサの前記モデル・バージョンの指示が、前記選択されたプロセッサの前記モデル・バージョンの指示との定義済みの関係を持っていることに基づいて、前記命令を再実行することにおいて、前記モデルに依存するメタデータが使用される、請求項１６に記載のコンピュータ実装方法。
【請求項18】
前記プロセッサの前記モデル・バージョンの指示が、前記命令によって指定された位置に格納されているモデル・バージョン番号であり、前記位置がメモリ内のパラメータ・ブロックを含み、メモリ内の前記パラメータ・ブロックが前記モデルに依存するメタデータをさらに含む、請求項１７に記載のコンピュータ実装方法。
【請求項19】
前記再実行することが、継続インジケータをチェックして、前記動作が部分的に完了しているかどうかを判定することをさらに含み、前記継続インジケータが、前記動作が部分的に完了していることを示すように設定されていることに基づいて、前記モデルに依存するメタデータが使用されるかどうかの前記判定が実行される、請求項１６に記載のコンピュータ実装方法。
【請求項20】
前記モデルに依存するメタデータを前記使用することが、前記命令によって指定された位置から前記モデルに依存するメタデータを抽出することと、
前記位置から抽出された前記モデルに依存するメタデータを前記選択されたプロセッサの１つまたは複数の選択された位置に読み込むことと
を含み、前記モデルに依存するメタデータを生成するための１つまたは複数のタスクを繰り返すことなしに、前記モデルに依存するメタデータが前記選択されたプロセッサに提供される、請求項１６に記載のコンピュータ実装方法。
【発明の詳細な説明】
【技術分野】
【0001】
１つまたは複数の態様は、一般に、コンピューティング環境内の処理を容易にすることに関しており、特に、命令処理を容易にすることに関している。
【背景技術】
【0002】
コンピューティング環境内の命令の実行は、動作を完了するために、かなりの数の実行サイクルを必要とすることがある。命令が、完了するためにかなりの数の実行サイクルを必要とする場合、その命令は、割り込み可能であると定義され得る。したがって、命令を最終的に完了するために、追加の処理が実行される。
【発明の概要】
【0003】
コンピューティング環境内の処理を容易にするためのコンピュータ・プログラム製品の提供によって、従来技術の欠点が克服され、追加の利点がもたらされる。このコンピュータ・プログラム製品は、処理回路によって読み取り可能な、方法を実行するための命令を格納しているコンピュータ可読ストレージ媒体を含む。この方法は、プロセッサ上で実行されている命令の動作の処理が完了の前に割り込まれたということを決定することと、命令の前方への処理を再開するために、選択されたプロセッサ上で命令を再実行することとを含む。この再実行することは、命令を再実行することにおいて、選択されたプロセッサによって、モデルに依存するメタデータが使用されるかどうかを判定することを含む。モデルに依存するメタデータが使用されるということの判定に基づいて、命令を再実行することにおいて、モデルに依存するメタデータを使用する。モデルに依存するメタデータが使用されないということの判定に基づいて、モデルに依存するメタデータを使用せずに、命令の再実行を進める。
【0004】
モデルに依存するメタデータを使用することによって、ストレージ・アクセスが減少し、命令を実行する動作およびプロセッサの性能を改善する。
【0005】
１つの実施形態では、モデルに依存するメタデータが使用されるかどうかの判定は、割り込まれたプロセッサのモデル・バージョンの指示を、選択されたプロセッサのモデル・バージョンの指示と比較することを含む。プロセッサのモデル・バージョンの指示が、選択されたプロセッサのモデル・バージョンの指示との定義済みの関係を持っていることに基づいて、命令を再実行することにおいて、モデルに依存するメタデータが使用される。一例として、定義済みの関係は、等しいことである。
【0006】
１つの実施形態では、プロセッサのモデル・バージョンの指示は、命令によって指定された位置に格納されているモデル・バージョン番号である。この位置は、例えば、メモリ内のパラメータ・ブロックである。さらに、メモリ内のパラメータ・ブロックは、モデルに依存するメタデータも含む。
【0007】
一例として、命令を再実行することは、継続インジケータをチェックして、動作が部分的に完了しているかどうかを判定することをさらに含む。継続インジケータが、動作が部分的に完了していることを示すように設定されていることに基づいて、モデルに依存するメタデータが使用されるかどうかの判定が実行される。継続インジケータは、例えば、メモリ内のパラメータ・ブロックに格納される。
【0008】
１つの実施形態では、モデルに依存するメタデータを使用することは、命令によって指定された位置からモデルに依存するメタデータを抽出することと、この位置から抽出されたモデルに依存するメタデータを、選択されたプロセッサの１つまたは複数の選択された位置に読み込むこととを含み、これらの位置で、モデルに依存するメタデータを生成するために１つまたは複数のタスクを繰り返すことなく、モデルに依存するメタデータが選択されたプロセッサに提供される。一例として、命令によって指定された位置は、命令によって指定されたメモリ内のパラメータ・ブロックの継続状態バッファを含む。
【0009】
１つまたは複数の態様に関するコンピュータ実装方法およびシステムも本明細書に記載され、請求される。さらに、１つまたは複数の態様に関するサービスも本明細書に記載されており、請求されてよい。
【0010】
その他の特徴および利点が、本明細書に記載された技術によって実現される。その他の実施形態および態様は、本明細書において詳細に説明され、請求される態様の一部と見なされる。
【0011】
１つまたは複数の態様は、本明細書の最後にある特許請求の範囲において例として具体的に指摘され、明確に請求される。前述の内容、ならびに１つまたは複数の態様の目的、特徴、および利点は、添付の図面と併せて行われる以下の詳細な説明から明らかになる。
【図面の簡単な説明】
【0012】
【図1A】本発明の１つまたは複数の態様を組み込んで使用するためのコンピューティング環境の一例を示す図である。
【図2】本発明の１つまたは複数の態様を組み込んで使用するためのコンピューティング環境の別の例を示す図である。
【図3A】本発明の態様に従って、リスト並べ替え命令の１つの形式を示す図である。
【図3B】本発明の態様に従って、リスト並べ替え命令によって使用される暗黙のレジスタ（implied register）（汎用レジスタ０）のフィールドの一例を示す図である。
【図3C】本発明の態様に従って、リスト並べ替え命令の機能コードの一例を示す図である。
【図3D】本発明の態様に従って、リスト並べ替え命令によって使用される暗黙のレジスタ（汎用レジスタ１）のフィールドの一例を示す図である。
【図3E】本発明の態様に従って、リスト並べ替え命令によって指定されるレジスタ（Ｒ１）の内容の一例を示す図である。
【図3F】本発明の態様に従って、リスト並べ替え命令によって使用されるレジスタ（Ｒ１＋１）の内容の一例を示す図である。
【図3G】本発明の態様に従って、リスト並べ替え命令によって指定されるレジスタ（Ｒ２）の内容の一例を示す図である。
【図3H】本発明の態様に従って、リスト並べ替え命令によって使用されるレジスタ（Ｒ２＋１）の内容の一例を示す図である。
【図3I】本発明の態様に従って、リスト並べ替え命令のＳＯＲＴＬ－ＱＡＦ機能によって使用されるパラメータ・ブロックの内容の一例を示す図である。
【図3J】本発明の態様に従って、リスト並べ替え命令によって使用される固定長レコード形式の一例を示す図である。
【図3K】本発明の態様に従って、リスト並べ替え命令のＳＯＲＴＬ－ＳＦＬＲ機能によって使用されるパラメータ・ブロックの内容の一例を示す図である。
【図4A】本発明の１つまたは複数の態様に従って、ＳＯＲＴＬ－ＳＦＬＲの例を示す図である。
【図4B】本発明の１つまたは複数の態様に従って、ＳＯＲＴＬ－ＳＦＬＲの例を示す図である。
【図5A】本発明の態様に従って、ＳＯＲＴＬ－ＳＦＬＲ機能への入力の値の要約の一例を示す図である。
【図5B】本発明の態様に従って、ＳＯＲＴＬ－ＳＦＬＲ機能の入力リストのアドレスおよび長さフィールドに対する変更に関する制限の一例を示す図である。
【図6A】本発明の態様に従って、マージ・モード指示を０に設定してＳＯＲＴＬを実行する前の第１のオペランドの位置／第１のオペランドの一例を示す図である。
【図6B】本発明の態様に従って、マージ・モード指示を０に設定してＳＯＲＴＬを実行した後の第１のオペランドの位置／第１のオペランドの一例を示す図である。
【図6C】本発明の態様に従って、マージ・モード指示を０に設定してＳＯＲＴＬを実行する前の第２のオペランドの位置／第２のオペランドの一例を示す図である。
【図6D】本発明の態様に従って、マージ・モード指示を０に設定してＳＯＲＴＬを実行した後の第２のオペランドの位置／第２のオペランドの一例を示す図である。
【図7A】本発明の態様に従って、マージ・モード指示を１に設定してＳＯＲＴＬを実行する前の第１のオペランドの位置／第１のオペランドの一例を示す図である。
【図7B】本発明の態様に従って、マージ・モード指示を１に設定してＳＯＲＴＬを実行した後の第１のオペランドの位置／第１のオペランドの一例を示す図である。
【図8】本発明の態様に従って使用されるパラメータ・ブロックの特定のフィールドの一例を示す図である。
【図9】本発明の態様に従って、リスト並べ替え命令によって使用される可変長レコード形式の一例を示す図である。
【図10A】本発明の態様に従って、命令の割り込みに関連する処理の一例を示す図である。
【図10B】本発明の態様に従って、命令の再実行に関連する処理の一例を示す図である。
【図11A】本発明の態様に従って、コンピューティング環境内の処理を容易にする一例を示す図である。
【図11B】本発明の態様に従って、コンピューティング環境内の処理を容易にする一例を示す図である。
【図12A】本発明の１つまたは複数の態様を組み込んで使用するためのコンピューティング環境の別の例を示す図である。
【図13】クラウド・コンピューティング環境の一実施形態を示す図である。
【図14】抽象モデル・レイヤの一例を示す図である。
【発明を実施するための形態】
【0013】
本発明の態様に従って、コンピューティング環境内の処理を容易にするための能力が提供される。１つの例として、データ・レコードの並べ替えまたはマージあるいはその両方などの動作を実行するために、単一の命令（例えば、ハードウェア／ソフトウェア・インターフェイスでの単一の設計されたハードウェア・マシン命令）が提供される。例えば、命令は、汎用プロセッサ上で実行される。
【0014】
命令の実行中に、動作を完了するために、かなりの数の実行サイクルが必要になることがある。したがって、１つの態様では、命令が割り込み可能であると定義される。命令が割り込まれた場合、動作（例えば、並べ替えまたはマージあるいはその両方）が部分的にのみ完了される。条件コードを、動作の部分的完了をプログラム（例えば、命令を発行するプログラム）に知らせる値に設定して、命令の実行が終了する。その後、プログラムが命令を再実行して、処理を再開し得る。
【0015】
命令は、１つの実施形態では、結果が生成される前にプロセッサにメタデータを事前に教えるために、複数の数の（例えば、かなりの数の）実行サイクルを採用する。プロセッサにメタデータを事前に教えることは、命令が実行されるか、または再実行されるたびに実行される。したがって、本発明の態様に従って、命令が再実行される時点で、以前に生成されたメタデータが再生される必要がないように、以前に生成されたメタデータが格納されて使用される。
【0016】
１つの例では、命令は、命令に入力された１つまたは複数の入力リストのレコードを並べ替えるか、またはマージするか、あるいはその両方を実行する、並べ替え命令である。そのような例の場合、メタデータは、例えば、行われる次の比較を決定するための、入力リストのレコードの前の比較に関する情報などの、入力リストに関する情報を含んでいる、プロセッサの内部状態を含む。
【0017】
プロセッサは、メタデータを抽出し、プログラムによって提供された位置に格納する。次に、割り込みの後に命令が再実行されるときに、メタデータを再生するためのタスクを使用せずに、メタデータがこの位置から抽出され、プロセッサに読み込まれる。これによって、動作のメタデータを生成するために必要な時間を節約する。
【0018】
１つの例では、メタデータは、異なるモデルのマシンまたはプロセッサを含んでいることがあるコンピューティング環境内で実行されている命令（例えば、並べ替え命令）の実行中に蓄積された、モデルに依存するメタデータである。一例として、モデルに依存するメタデータは、行われる次の比較を決定するための、入力リストのレコードの前の比較に関する情報などの、入力リストに関する情報を含み、メタデータは、例えばプロセッサごとに異なって（例えば、異なる形式で）格納されることがあるため、モデルに依存する。モデルに依存するメタデータは、命令の再実行を必要とせず、特定の状況において、命令の部分的に完了された動作を再開するときのオーバーヘッドを最小限に抑えるために使用される。例えば、モデルに依存するメタデータは、動作を再開するプロセッサが、捕捉されたモデルに依存するメタデータを解釈できる場合に、使用される。
【0019】
本発明の１つまたは複数の態様を組み込んで使用するためのコンピューティング環境の一実施形態が、図１Ａを参照して説明される。コンピューティング環境１００は、例えば、１つまたは複数のバス１０８またはその他の接続あるいはその両方を介して互いに結合された、例えば、プロセッサ１０２（例えば、中央処理装置）と、メモリ１０４（例えば、メイン・メモリであり、システム・メモリ、主記憶装置、中央記憶装置、ストレージとも呼ばれる）と、１つまたは複数の入出力（Ｉ／Ｏ：input/output）デバイスまたはインターフェイス１０６あるいはその両方とを含む。
【0020】
１つの例では、プロセッサ１０２は、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ（ニューヨーク州アーモンク）によって提供されるｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ（Ｒ）ハードウェア・アーキテクチャに基づき、やはりＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎによって提供されてｚ／Ａｒｃｈｉｔｅｃｔｕｒｅハードウェア・アーキテクチャを実装するＩＢＭ Ｚ（Ｒ）サーバなどのサーバに含まれる。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅハードウェア・アーキテクチャの一実施形態は、“z/Architecture Principles of Operation,” IBM Publication No. SA22-7832-11, 12th edition, September 2017という公開文献に記載されており、この公開文献は本明細書において参照によってその全体が本明細書に組み込まれている。しかし、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅハードウェア・アーキテクチャは１つの例示的なアーキテクチャにすぎず、他のアーキテクチャまたは他の種類のコンピューティング環境あるいはその両方が、本発明の１つまたは複数の態様を含むか、または使用するか、あるいはその両方であってよい。１つの例では、プロセッサは、やはりＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎによって提供されるｚ／ＯＳ（Ｒ）オペレーティング・システムなどのオペレーティング・システムを実行する。
【0021】
プロセッサ１０２は、命令を実行するために使用される複数の機能コンポーネントを含む。図１Ｂに示されているように、これらの機能コンポーネントは、例えば、実行される命令をフェッチするための命令フェッチ・コンポーネント１２０と、フェッチされた命令をデコードするため、およびデコードされた命令のオペランドを取得するための命令デコード・ユニット１２２と、デコードされた命令を実行するための命令実行コンポーネント１２４と、必要な場合に、命令を実行するためにメモリにアクセスするためのメモリ・アクセス・コンポーネント１２６と、実行された命令の結果を提供するための書き戻しコンポーネント１３０とを含む。これらのコンポーネントのうちの１つまたは複数は、本発明の１つまたは複数の態様に従って、並べ替え／マージ処理（または本発明の１つまたは複数の態様を使用できるその他の処理）を提供する１つまたは複数の他のコンポーネントの少なくとも一部を含むか、またはそれらのコンポーネントにアクセスすることができてよい。１つまたは複数の他のコンポーネントは、例えば、並べ替え／マージ・コンポーネント（またはその他のコンポーネント）１３６を含む。コンポーネント１３６によって提供される機能が、下でさらに詳細に説明される。
【0022】
本発明の１つまたは複数の態様を組み込んで使用するためのコンピューティング環境の別の例が、図２を参照して説明される。１つの例では、コンピューティング環境はｚ／Ａｒｃｈｉｔｅｃｔｕｒｅハードウェア・アーキテクチャに基づくが、コンピューティング環境は、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎまたはその他の企業によって提供される他のアーキテクチャに基づいてよい。
【0023】
図２を参照すると、１つの例では、コンピューティング環境は中央電子回路複合体（ＣＥＣ：central electronics complex）２００を含む。ＣＥＣ２００は、例えば、１つまたは複数のプロセッサ（中央処理装置（ＣＰＵ：central processing unit）とも呼ばれる）２０４および入出力サブシステム２０６に結合されたメモリ２０２（システム・メモリ、メイン・メモリ、主記憶装置、中央記憶装置、ストレージとも呼ばれる）などの、複数のコンポーネントを含んでいる。
【0024】
メモリ２０２は、例えば、１つまたは複数の論理パーティション２０８、論理パーティションを管理するハイパーバイザ２１０、およびプロセッサ・ファームウェア２１２を含んでいる。ハイパーバイザ２１０の１つの例は、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ（ニューヨーク州アーモンク）によって提供されるプロセッサ・リソース／システム管理機構（ＰＲ／ＳＭ（ＴＭ）：Processor Resource/System Manager）ハイパーバイザである。本明細書において使用されるとき、ファームウェアは、例えば、プロセッサのマイクロコードを含む。ファームウェアは、例えば、上位レベルのマシン・コードの実装において使用される、ハードウェア・レベルの命令またはデータ構造あるいはその両方を含む。一実施形態では、ファームウェアは、例えば、信頼できるソフトウェアを含んでいるマイクロコード、または基盤になるハードウェアに固有のマイクロコードとして通常は提供される、システムのハードウェアへのオペレーティング・システムのアクセスを制御する独自のコードを含む。
【0025】
各論理パーティション２０８は、別々のシステムとして機能することができる。すなわち、各論理パーティションは、独立してリセットされて、ｚ／ＯＳ（Ｒ）オペレーティング・システムなどのゲスト・オペレーティング・システム２２０または他のオペレーティング・システムを実行し、異なるプログラム２２２と共に動作することができる。論理パーティション内で実行されるオペレーティング・システムまたはアプリケーション・プログラムは、完全なシステム全体にアクセスできるように見えるが、実際は、その一部のみが利用可能である。
【0026】
メモリ２０２は、論理パーティションに割り当てることができる物理プロセッサ・リソースであるプロセッサ（例えば、ＣＰＵ）２０４に結合される。例えば、論理パーティション２０８は、１つまたは複数の論理プロセッサを含み、それらの論理プロセッサの各々は、論理パーティションに動的に割り当てることができる物理プロセッサ・リソース２０４の全部または一部を表す。
【0027】
さらに、メモリ２０２は、Ｉ／Ｏサブシステム２０６に結合される。Ｉ／Ｏサブシステム２０６は、中央電子回路複合体の一部であるか、または中央電子回路複合体から分離してよい。Ｉ／Ｏサブシステム２０６は、主記憶装置２０２と、中央電子回路複合体に結合された入出力制御ユニット２３０および入出力（Ｉ／Ｏ）デバイス２４０との間の情報の流れを方向付ける。
【0028】
多くの種類のＩ／Ｏデバイスが使用されてよい。１つの特定の種類は、データ・ストレージ・デバイス２５０である。データ・ストレージ・デバイス２５０は、１つまたは複数のプログラム２５２、１つまたは複数のコンピュータ可読プログラム命令２５４、またはデータ、あるいはその組み合わせなどを格納してよい。コンピュータ可読プログラム命令は、本発明の態様の実施形態の機能を実行するように構成されてよい。
【0029】
１つの例では、プロセッサ２０４は、並べ替えまたはマージあるいはその両方（または、本発明の１つまたは複数の態様を使用できるその他の動作）のうちの１つまたは複数を実行するために、並べ替え／マージ・コンポーネント（またはその他のコンポーネント）２６０を含む。さまざまな例では、これらのタスクを実行する１つまたは複数のコンポーネントが存在してよい。多くの変形が可能である。
【0030】
中央電子回路複合体２００は、取り外し可能／取り外し不可、揮発性／不揮発性のコンピュータ・システム・ストレージ媒体を含むか、またはそのようなコンピュータ・システム・ストレージ媒体に結合されるか、あるいはその両方であってよい。例えば、中央電子回路複合体２００は、取り外し不可、不揮発性の磁気媒体（通常は、「ハード・ドライブ」と呼ばれる）、取り外し可能、不揮発性の磁気ディスク（例えば、「フロッピー（Ｒ）・ディスク」）に対する読み取りと書き込みを行うための磁気ディスク・ドライブ、あるいはＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、またはその他の光媒体などの取り外し可能、不揮発性の光ディスクに対する読み取りと書き込みを行うための光ディスク・ドライブ、あるいはその組み合わせを含むか、またはこれらに結合されるか、あるいはその両方であってよい。その他のハードウェア・コンポーネントまたはソフトウェア・コンポーネントあるいはその両方を、中央電子回路複合体２００と併用できるということが理解されるべきである。その例として、マイクロコード、デバイス・ドライバ、冗長プロセッシング・ユニット、外部ディスク・ドライブ・アレイ、ＲＡＩＤシステム、テープ・ドライブ、およびデータ・アーカイブ・ストレージ・システムなどが挙げられるが、これらに限定されない。
【0031】
さらに、中央電子回路複合体２００は、他の多数の汎用または専用のコンピューティング・システム環境または構成で運用されてよい。中央電子回路複合体２００での使用に適し得る周知のコンピューティング・システム、環境、または構成、あるいはその組み合わせの例としては、パーソナル・コンピュータ（ＰＣ：personal computer）システム、サーバ・コンピュータ・システム、シン・クライアント、シック・クライアント、ハンドヘルドまたはラップトップ・デバイス、マイクロプロセッサ・システム、マイクロプロセッサベース・システム、セット・トップ・ボックス、プログラマブル・コンシューマ・エレクトロニクス、ネットワークＰＣ、マイクロコンピュータ・システム、メインフレーム・コンピュータ・システム、およびこれらの任意のシステムまたはデバイスを含む分散クラウド・コンピューティング環境などが挙げられるが、これらに限定されない。
【0032】
本明細書ではコンピューティング環境のさまざまな例が説明されるが、本発明の１つまたは複数の態様が、多くの種類の環境と共に使用されてよい。本明細書で提供されるコンピューティング環境は、例にすぎない。さらに、本発明の１つまたは複数の態様が、並べ替え命令を参照して説明されたが、態様のうちの１つまたは複数は、かなりの数の実行サイクルを使用する、割り込み可能な他の処理または命令あるいはその両方に適用可能である。並べ替え命令は、一例にすぎない。
【0033】
本発明の態様に従って、プロセッサ１０２または２０４などのプロセッサは、並べ替えられていない入力データの複数のリストを、並べ替えられた出力データの１つまたは複数のリストに並べ替えるためのメカニズムを提供する、改良された並べ替え機能を採用する。１つの例では、機能インジケータが例えば１に設定されたときに、改良された並べ替え機能がシステムにインストールされる。ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅハードウェア・アーキテクチャの１つの特定の例として、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅアーキテクチャ・モードで改良された並べ替え機能がインストールされたときに、機能ビット１５０が例えば１に設定される。この機能は、１つの実施形態では、並べ替えられた入力データの複数のリストを並べ替えられた出力データの単一のリストにマージするためのメカニズムも提供する。この機能は、例えば、リスト並べ替え命令を含み、リスト並べ替え命令の実施形態が以下で説明される。
【0034】
リスト並べ替え命令に関する詳細の一実施形態が、図３Ａ～３Ｋを参照して説明される。この命令は、１つの例では、汎用プロセッサ（例えば、プロセッサ１０２または２０４）上で実行される。本明細書における説明では、フィールドの特定の位置、特定のフィールド、またはフィールドの特定のサイズ、あるいはその組み合わせが（例えば、特定のバイトまたはビットあるいはその両方で）示される。しかし、他の位置、フィールド、またはサイズ、あるいはその組み合わせが提供されてよい。さらに、特定の値（例えば、１または０）へのビットの設定が指定されるが、これは単なる例である。ビットは、他の例では、反対の値または他の値などの異なる値に設定されてよい。多くの変形が可能である。
【0035】
図３Ａを参照すると、１つの例では、リスト並べ替え（ＳＯＲＴＬ）命令３００の形式は、拡張されたオペレーション・コード（オペコード）を使用してレジスタおよびレジスタの動作を示すＲＲＥ形式である。一例として、この命令は、並べ替えまたはマージあるいはその両方の動作を示すオペレーション・コードを含んでいるオペレーション・コード・フィールド３０２（例えば、ビット０～１５）と、汎用レジスタの第１の対を指定する第１のレジスタ・フィールド（Ｒ１）３０４（例えば、ビット２４～２７）と、汎用レジスタの第２の対を指定する第２のレジスタ・フィールド（Ｒ２）３０６（例えば、ビット２８～３１）とを含む。Ｒ１フィールド３０４によって指定されたレジスタの内容は、（ストレージ内の）第１のオペランドの位置を指定し、Ｒ２フィールド３０６によって指定されたレジスタの内容は、（ストレージ内の）第２のオペランドの位置を指定する。Ｒ１＋１の内容は第１のオペランドの長さを指定し、Ｒ２＋１の内容は第２のオペランドの長さを指定する。１つの例では、命令のビット１６～２３は予備であり、ゼロを含むべきである。そうでない場合、プログラムは将来、互換性を維持して動作しなくなることがある。本明細書において使用されるとき、プログラムは、リスト並べ替え命令の発行元である。プログラムは、ユーザ・プログラム、オペレーティング・システム、または他の種類のプログラムであってよい。
【0036】
１つの実施形態では、命令の実行は１つまたは複数の暗黙の汎用レジスタ（すなわち、命令によって明示的に指定されないレジスタ）の使用を含む。例えば、本明細書において説明されているように、リスト並べ替え命令の実行では汎用レジスタ０および１が使用される。汎用レジスタ０は、１つの例では、マージが実行されるかどうかを指定するため、および命令によって実行される並べ替え機能を指定するために使用され、汎用レジスタ１は、命令によって使用されるパラメータ・ブロックの位置を提供するために使用される。別の例では、汎用レジスタ０は、マージが実行されるかどうかを指定するために使用されず、代わりに、マージがマシン（例えば、プロセッサ）によって設定され／設定されず、モード・インジケータによって変更できない。その他の変形が可能である。
【0037】
一例として、図３Ｂを参照すると、汎用レジスタ０（３０８）がマージ・モード・フィールド３１０（以下で説明される）および機能コード・フィールド３１２を含んでいる。１つの特定の例では、汎用レジスタ０のビット位置５７～６３が機能コードを含むが、他の実施形態では、機能コードを含むために他のビットが使用されてよい。汎用レジスタ０のビット５７～６３が割り当てられていないか、またはインストールされていない機能コードを指定している場合、１つの例では、指定例外が認識される。
【0038】
リスト並べ替え命令の例示的な割り当てられた機能コードが、図３Ｃに示されており、例えば、ＳＯＲＴＬ－ＱＡＦ（使用可能な機能の照会）機能を示す機能コード０（３１３）、ＳＯＲＴＬ－ＳＦＬＲ（固定長レコード並べ替え）機能を示す機能コード１（３１５）、およびＳＯＲＴＬ－ＳＶＬＲ（可変長レコード並べ替え）機能を示す機能コード２（３１７）を含んでいる。各コードはパラメータ・ブロックを使用し、パラメータ・ブロックのサイズは、１つの例では、機能によって決まる。例えば、ＳＯＲＴＬ－ＱＡＦ機能の場合、パラメータ・ブロックは３２バイトであり、ＳＯＲＴＬ－ＳＦＬＲおよびＳＯＲＴＬ－ＳＶＬＲの場合、パラメータ・ブロックは５７６＋１６×ＮＩＳであり、ＮＩＳは、インターフェイス・サイズによって指定される入力リストの数である。他の機能コードは、この例では割り当てられない。例示的な機能および機能コードが説明されているが、他の機能または機能コードあるいはその両方が使用されてよい。
【0039】
前に示したように、汎用レジスタ０はマージ・モード・フィールド３１０も含む。１つの例では、汎用レジスタ０のビット５６は、例えばＳＯＲＴＬ－ＳＦＬＲ機能およびＳＯＲＴＬ－ＳＶＬＲ機能に適用される動作モード（マージ・モード）を指定する。１つの例では、指定された機能がＳＯＲＴＬ－ＱＡＦである場合、汎用レジスタ０のビット５６は無視される。さらに、１つの例では、汎用レジスタ０のビット位置０～５５は無視される。
【0040】
リスト並べ替え命令によって使用される他の暗黙のレジスタ（汎用レジスタ１）に関する詳細が、図３Ｄを参照してさらに説明される。汎用レジスタ１（３１４）の内容は、例えば、ストレージ内のパラメータ・ブロックの左端のバイトの論理アドレス３１６を指定する。１つの例では、パラメータ・ブロックはダブルワード境界上で指定され、そうでない場合、指定例外が認識される。以下では、パラメータ・ブロックに関する詳細がさらに説明される。
【0041】
指定された機能（例えば、ＳＯＲＴＬ－ＱＡＦ、ＳＯＲＴＬ－ＳＦＬＲ、ＳＯＲＴＬ－ＳＶＬＲ）の場合、汎用レジスタ０および１の内容は変更されない。さらに、１つの例では、Ｒ１フィールド３０４が、偶数と奇数の汎用レジスタ対を指定する。これは、偶数番号が付けられたレジスタを指定することであり、汎用レジスタ０を指定することではなく、そうでない場合、指定例外が認識される。指定された機能がＳＯＲＴＬ－ＳＦＬＲまたはＳＯＲＴＬ－ＳＶＬＲである場合、図３Ｅ～３Ｆに示されているように、汎用レジスタＲ１３１８の内容は、例えば、第１のオペランドの左端のバイトの論理アドレス３２０を指定し、汎用レジスタＲ１＋１（３２２）の内容は、第１のオペランドの長さ３２４を例えばバイト単位で指定する。指定された機能がＳＯＲＴＬ－ＳＦＬＲまたはＳＯＲＴＬ－ＳＶＬＲである場合、例えば、第１のオペランドがダブルワード境界上で指定され、そうでない場合、指定例外が認識される。レコードの形態でのデータが、入力リストのセットから選択され、（例えば、Ｒ１を使用して指定されたアドレスで開始する）第１のオペランドの位置に格納される。ＳＯＲＴＬ－ＱＡＦ機能が指定された場合、汎用レジスタＲ１およびＲ１＋１の内容は無視される。
【0042】
さらに、指定された機能（例えば、ＳＯＲＴＬ－ＱＡＦ、ＳＯＲＴＬ－ＳＦＬＲ、ＳＯＲＴＬ－ＳＶＬＲ）の場合、１つの例では、Ｒ２フィールド３０６が偶数と奇数の汎用レジスタ対を指定する。これは、偶数番号が付けられたレジスタを指定することであり、汎用レジスタ０を指定することではなく、そうでない場合、指定例外が認識される。指定された機能がＳＯＲＴＬ－ＳＦＬＲまたはＳＯＲＴＬ－ＳＶＬＲであり、マージ・モード（ＭＭ：merge mode）が０である場合、図３Ｇ～３Ｈに示されているように、汎用レジスタＲ２３２６の内容は、例えば、第２のオペランドの左端のバイトの論理アドレス３２８を指定し、汎用レジスタＲ２＋１（３３０）の内容は、第２のオペランドの長さ３３２を例えばバイト単位で指定する。指定された機能がＳＯＲＴＬ－ＳＦＬＲまたはＳＯＲＴＬ－ＳＶＬＲであり、マージ・モード（ＭＭ）が０である場合、第２のオペランドがダブルワード境界上で指定されるべきであり、そうでない場合、１つの例では、指定例外が認識される。ＭＭが０である場合、出力リストの概要説明（ＯＬＤ：output list delineations）と呼ばれる、各出力リストの開始アドレスおよび長さが、（例えば、Ｒ２を使用して指定されたアドレスで開始する）第２のオペランドの位置に格納される。ＳＯＲＴＬ－ＱＡＦ機能が指定された場合、またはＭＭが１である場合、汎用レジスタＲ２およびＲ２＋１の内容は無視される。
【0043】
実行中に、１つの実施形態では、汎用レジスタ０内の機能コードによって指定された機能が実行される。指定された機能がＳＯＲＴＬ－ＳＦＬＲまたはＳＯＲＴＬ－ＳＶＬＲである場合、１つの実施形態では、動作の一部として以下が発生する。
汎用レジスタＲ１内のアドレスが、第１のオペランドの位置に格納されたバイト数だけインクリメントされ、汎用レジスタＲ１＋１内の長さが同じ数だけデクリメントされる。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスが、第２のオペランドの位置に格納されたバイト数だけインクリメントされ、汎用レジスタＲ２＋１内の長さが同じ数だけデクリメントされる。
汎用レジスタＲ１内のアドレスが、第１のオペランドの位置に格納されたバイト数だけインクリメントされ、汎用レジスタＲ１＋１内の長さが同じ数だけデクリメントされる。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスが、第２のオペランドの位置に格納されたバイト数だけインクリメントされ、汎用レジスタＲ２＋１内の長さが同じ数だけデクリメントされる。
【0044】
１つの例では、アドレスおよび長さの形成および更新は、アドレス指定モードによって決まる。
【0045】
１つの実施形態では、２４ビット・アドレス指定モードにおいて以下が当てはまる。
汎用レジスタ１、Ｒ１、およびＲ２のビット位置４０～６３の内容は、パラメータ・ブロック、第１のオペランド、および第２のオペランドのアドレスをそれぞれ構成し、ビット位置０～３９の内容が無視される。
更新された第１のオペランドおよび第２のオペランドのアドレスのビット４０～６３は、汎用レジスタＲ１およびＲ２内の対応するビットをそれぞれ置き換える。更新されたアドレスのビット位置４０からの繰り上げが無視され、汎用レジスタＲ１およびＲ２のビット位置３２～３９の内容が０に設定される。汎用レジスタＲ１およびＲ２のビット位置０～３１の内容は変化しない。
汎用レジスタＲ１＋１およびＲ２＋１のビット位置３２～６３の内容は、第１および第２のオペランド内のバイト数をそれぞれ指定する３２ビットの符号なし２進整数を形成する。汎用レジスタＲ１＋１およびＲ２＋１のビット位置０～３１の内容は無視される。
更新された第１のオペランドおよび第２のオペランドの長さのビット３２～６３は、汎用レジスタＲ１＋１およびＲ２＋１内の対応するビットをそれぞれ置き換える。汎用レジスタＲ１＋１およびＲ２＋１のビット位置０～３１の内容は変化しない。
汎用レジスタ１、Ｒ１、およびＲ２のビット位置４０～６３の内容は、パラメータ・ブロック、第１のオペランド、および第２のオペランドのアドレスをそれぞれ構成し、ビット位置０～３９の内容が無視される。
更新された第１のオペランドおよび第２のオペランドのアドレスのビット４０～６３は、汎用レジスタＲ１およびＲ２内の対応するビットをそれぞれ置き換える。更新されたアドレスのビット位置４０からの繰り上げが無視され、汎用レジスタＲ１およびＲ２のビット位置３２～３９の内容が０に設定される。汎用レジスタＲ１およびＲ２のビット位置０～３１の内容は変化しない。
汎用レジスタＲ１＋１およびＲ２＋１のビット位置３２～６３の内容は、第１および第２のオペランド内のバイト数をそれぞれ指定する３２ビットの符号なし２進整数を形成する。汎用レジスタＲ１＋１およびＲ２＋１のビット位置０～３１の内容は無視される。
更新された第１のオペランドおよび第２のオペランドの長さのビット３２～６３は、汎用レジスタＲ１＋１およびＲ２＋１内の対応するビットをそれぞれ置き換える。汎用レジスタＲ１＋１およびＲ２＋１のビット位置０～３１の内容は変化しない。
【0046】
１つの実施形態では、３１ビット・アドレス指定モードにおいて以下が当てはまる。
汎用レジスタ１、Ｒ１、およびＲ２のビット位置３３～６３の内容は、パラメータ・ブロック、第１のオペランド、および第２のオペランドのアドレスをそれぞれ構成し、ビット位置０～３２の内容が無視される。
更新された第１のオペランドおよび第２のオペランドのアドレスのビット３３～６３は、汎用レジスタＲ１およびＲ２内の対応するビットをそれぞれ置き換える。更新されたアドレスのビット位置３３からの繰り上げが無視され、汎用レジスタＲ１およびＲ２のビット位置３２の内容が０に設定される。汎用レジスタＲ１およびＲ２のビット位置０～３１の内容は変化しない。
汎用レジスタＲ１＋１およびＲ２＋１のビット位置３２～６３の内容は、第１および第２のオペランド内のバイト数をそれぞれ指定する３２ビットの符号なし２進整数を形成する。汎用レジスタＲ１＋１およびＲ２＋１のビット位置０～３１の内容は無視される。
更新された第１のオペランドおよび第２のオペランドの長さのビット３２～６３は、汎用レジスタＲ１＋１およびＲ２＋１内の対応するビットをそれぞれ置き換える。汎用レジスタＲ１＋１およびＲ２＋１のビット位置０～３１の内容は変化しない。
汎用レジスタ１、Ｒ１、およびＲ２のビット位置３３～６３の内容は、パラメータ・ブロック、第１のオペランド、および第２のオペランドのアドレスをそれぞれ構成し、ビット位置０～３２の内容が無視される。
更新された第１のオペランドおよび第２のオペランドのアドレスのビット３３～６３は、汎用レジスタＲ１およびＲ２内の対応するビットをそれぞれ置き換える。更新されたアドレスのビット位置３３からの繰り上げが無視され、汎用レジスタＲ１およびＲ２のビット位置３２の内容が０に設定される。汎用レジスタＲ１およびＲ２のビット位置０～３１の内容は変化しない。
汎用レジスタＲ１＋１およびＲ２＋１のビット位置３２～６３の内容は、第１および第２のオペランド内のバイト数をそれぞれ指定する３２ビットの符号なし２進整数を形成する。汎用レジスタＲ１＋１およびＲ２＋１のビット位置０～３１の内容は無視される。
更新された第１のオペランドおよび第２のオペランドの長さのビット３２～６３は、汎用レジスタＲ１＋１およびＲ２＋１内の対応するビットをそれぞれ置き換える。汎用レジスタＲ１＋１およびＲ２＋１のビット位置０～３１の内容は変化しない。
【0047】
１つの実施形態では、６４ビット・アドレス指定モードにおいて以下が当てはまる。
汎用レジスタ１、Ｒ１、およびＲ２のビット位置０～６３の内容は、パラメータ・ブロック、第１のオペランド、および第２のオペランドのアドレスをそれぞれ構成する。
更新された第１のオペランドおよび第２のオペランドのアドレスのビット０～６３は、汎用レジスタＲ１およびＲ２内の対応するビットをそれぞれ置き換える。更新されたアドレスのビット位置０からの繰り上げは無視される。
汎用レジスタＲ１＋１およびＲ２＋１のビット位置０～６３の内容は、第１および第２のオペランド内のバイト数をそれぞれ指定する６４ビットの符号なし２進整数を形成する。
更新された第１のオペランドおよび第２のオペランドの長さのビット０～６３は、汎用レジスタＲ１＋１およびＲ２＋１内の対応するビットをそれぞれ置き換える。
アクセス・レジスタ・モードでは、アクセス・レジスタ１、Ｒ１、およびＲ２が、パラメータ・ブロック、第１のオペランド、および第２のオペランドを含んでいるアドレス空間をそれぞれ指定する。
汎用レジスタ１、Ｒ１、およびＲ２のビット位置０～６３の内容は、パラメータ・ブロック、第１のオペランド、および第２のオペランドのアドレスをそれぞれ構成する。
更新された第１のオペランドおよび第２のオペランドのアドレスのビット０～６３は、汎用レジスタＲ１およびＲ２内の対応するビットをそれぞれ置き換える。更新されたアドレスのビット位置０からの繰り上げは無視される。
汎用レジスタＲ１＋１およびＲ２＋１のビット位置０～６３の内容は、第１および第２のオペランド内のバイト数をそれぞれ指定する６４ビットの符号なし２進整数を形成する。
更新された第１のオペランドおよび第２のオペランドの長さのビット０～６３は、汎用レジスタＲ１＋１およびＲ２＋１内の対応するビットをそれぞれ置き換える。
アクセス・レジスタ・モードでは、アクセス・レジスタ１、Ｒ１、およびＲ２が、パラメータ・ブロック、第１のオペランド、および第２のオペランドを含んでいるアドレス空間をそれぞれ指定する。
【0048】
以下では、さまざまな機能に関する詳細がさらに説明される。
【0049】
機能コード０：ＳＯＲＴＬ－ＱＡＦ（使用可能な機能の照会）
ＳＯＲＴＬ－ＱＡＦ（照会）機能は、すべてのインストールされた機能、インストールされたパラメータ・ブロック形式、および使用可能なインターフェイス・サイズの使用可能性を示すためのメカニズムを提供する。インターフェイス・サイズは、プログラムで使用できる入力リストの数である。ＳＯＲＴＬ－ＳＦＬＲ機能およびＳＯＲＴＬ－ＳＶＬＲ機能のパラメータ・ブロックのサイズは、プログラムによって指定されるインターフェイス・サイズに比例する。
ＳＯＲＴＬ－ＱＡＦ（照会）機能は、すべてのインストールされた機能、インストールされたパラメータ・ブロック形式、および使用可能なインターフェイス・サイズの使用可能性を示すためのメカニズムを提供する。インターフェイス・サイズは、プログラムで使用できる入力リストの数である。ＳＯＲＴＬ－ＳＦＬＲ機能およびＳＯＲＴＬ－ＳＶＬＲ機能のパラメータ・ブロックのサイズは、プログラムによって指定されるインターフェイス・サイズに比例する。
【0050】
ＳＯＲＴＬ－ＱＡＦ機能のパラメータ・ブロックの１つの例示的な形式が、図３Ｉを参照して説明される。１つの例では、ＳＯＲＴＬ－ＱＡＦ機能（例えば、機能コード０）のパラメータ・ブロック３４０は、インストール済み機能ベクトル３４２、インストール済みインターフェイス・サイズ・ベクトル３４４、およびインストール済みパラメータ・ブロック形式ベクトル３４６を含む。１つの特定の例では、これらのベクトルは、パラメータ・ブロックのバイト０～１５、バイト１６、およびバイト２４～２５にそれぞれ格納される。これらのベクトルの各々が、以下でさらに説明される。
【0051】
一例として、インストール済み機能ベクトル３４２のビット０～１２７は、リスト並べ替え命令の機能コード０～１２７にそれぞれ対応する。あるビットが例えば１である場合、対応する機能がインストールされており、そうでない場合、その機能はインストールされていない。
【0052】
さらに、１つの例では、インストール済みインターフェイス・サイズ・ベクトル３４４のビット０～７は、プログラムで使用できるインターフェイス・サイズを示す。インターフェイス・サイズは、ＳＯＲＴＬ－ＳＦＬＲ機能およびＳＯＲＴＬ－ＳＶＬＲ機能の場合にプログラムによって指定される入力リストの数である。１つの例では、インストール済みインターフェイス・サイズ・ベクトル３４４のビット０～７は、次のインターフェイス・サイズに対応する：ビット０、１、５～７－予備、ビット２－３２個の入力リスト、ビット３－６４個の入力リスト、およびビット４－１２８個の入力リスト。その他の例も可能である。
【0053】
インストール済みインターフェイス・サイズ・ベクトル３４４のあるビットが例えば１である場合、対応するインターフェイス・サイズがプログラムで使用可能である。１つまたは複数のビットが１として格納されてよい。例えば、２進数００１０１０００の値は、３２個および１２８個の入力リストのインターフェイス・サイズが使用可能であるということを示す。１つの例では、ビット０～１および５～７が予備であり、０として格納される。さらに、１つの例では、並べ替え強化機能がインストールされている場合、３２個の入力リストのインターフェイス・サイズが使用可能である。したがって、ビット２が１として格納される。その他の例も可能である。
【0054】
上記に加えて、１つの例では、インストール済みパラメータ・ブロック形式ベクトル３４６のビット０～１５は、パラメータ・ブロック形式０～１５にそれぞれ対応する。あるビットが例えば１である場合、対応するパラメータ・ブロック形式がインストールされており、そうでない場合、そのパラメータ・ブロック形式はインストールされていない。１つの例では、パラメータ・ブロックの予備のバイト１７～２３および２６～３１には０が格納される。
【0055】
汎用レジスタＲ１、Ｒ２、Ｒ１＋１、およびＲ２＋１の内容は、ＳＯＲＴＬ－ＱＡＦ機能によって無視される。
【0056】
パラメータ・ブロックでは、適用可能な場合、ＰＥＲ（program event recording：プログラム・イベント記録）ストレージ変更イベントが認識される。パラメータ・ブロックでは、適用可能な場合、ＰＥＲゼロ・アドレス検出イベントが認識される。
【0057】
１つの例では、ＳＯＲＴＬ－ＱＡＦ機能の実行が完了したときに、条件コード０が設定され、条件コード１、２、および３は、照会機能には適用できない。
【0058】
機能コード１：ＳＯＲＴＬ－ＳＦＬＲ（固定長レコード並べ替え）
１つの例では、入力リストのセットが並べ替えられ、出力リストのセットとして第１のオペランドの位置に格納される。各リストはレコードのセットであり、図３Ｊを参照すると、各レコード３５０は、キー３５２（例えば、固定長のキー）およびペイロード３５４（例えば、固定長のペイロード）を含んでいる。
１つの例では、入力リストのセットが並べ替えられ、出力リストのセットとして第１のオペランドの位置に格納される。各リストはレコードのセットであり、図３Ｊを参照すると、各レコード３５０は、キー３５２（例えば、固定長のキー）およびペイロード３５４（例えば、固定長のペイロード）を含んでいる。
【0059】
キーの値に基づいて、入力リストからのレコードが並べ替えられる。レコードは、以下で説明される機能コード１に関連付けられたパラメータ・ブロックの並べ替え順序（ＳＯ：sort order）フィールドでの指定に従って、昇順または降順に並べ替えられてよい。入力リストのレコードは、並べ替えられた順序でリスト化されていることもあれば、そうでないこともある。
【0060】
出力リストのレコードは、複数の入力リストから供給されてよく、並べ替えられた順序で格納される。第１のオペランドの位置に格納される出力リストの数は、入力データによって決まる。１つの例では、すべてのアクティブな入力リストが、ＳＯフィールドで指定された順序と同じ順序でリスト化されたレコードを含んでいる場合、１つの出力リストのみが生成される。
【0061】
上で示したように、汎用レジスタ０のビット５６は、ＳＯＲＴＬ－ＳＦＬＲ機能に適用される、マージ・モード（ＭＭ）と呼ばれる動作モードを指定する。マージ・モードが例えば０である場合、第１のオペランドの位置に格納された出力リストごとに、対応する出力リストの概要説明（ＯＬＤ）が第２のオペランドの位置に格納される。各ＯＬＤは、例えば、対応する出力リスト内の最初のレコードの位置を指定する８バイトのＯＬＤアドレス、および対応する出力リストの長さを例えばバイト単位で指定する８バイトのＯＬＤ長を含む。マージ・モードが１である場合、入力リストは、事前に並べ替えられていると見なされる。すなわち、すべてのアクティブな入力リストは、パラメータ・ブロックのＳＯフィールドによって指定された順序と同じ順序でレコードを含んでいると見なされる。
【0062】
ＭＭが１であり、各入力リストが事前に並べ替えられている場合、第１のオペランドの位置に格納される結果は、並べ替えられた順序でのレコードの単一の出力リストになる。ＭＭが１であり、各入力リストが事前に並べ替えられていない場合、結果が予測不可能になる。
【0063】
ＭＭが例えば１である場合、汎用レジスタＲ２およびＲ２＋１の内容が無視され、第２のオペランドの位置に情報が格納されない。ＭＭが１である場合、出力リスト間の分離を区別するために使用される手順が実行されなくてよく、それによって、動作の性能を改善する可能性がある。ＭＭが１である場合、データが、下で説明される継続レコード再呼び出しバッファ（continuation record recall buffer）に格納されない。
【0064】
ランダムな順序のレコードのセットから、並べ替えられた順序のレコードの単一のリストを生成するために、１つの例では、プログラムは以下の手順を実行してよい。
１．リストの初期セット間でレコードのセットを均等に分割し、各リストがランダムな順序でレコードを含む。入力リストとしてのリストの初期セットおよび０に等しいマージ・モードを使用してリスト並べ替え命令を実行し、リストの中間セット（リストの各々が、並べ替えられた順序でレコードを含む）、ならびにリストの中間セットのリストごとの格納位置および長さを生成する。
２．入力リストとしてのリストの中間セットおよび１に等しいマージ・モードを使用してリスト並べ替え命令を実行し、並べ替えられた順序でレコードを含む最終的な単一のリストを生成する。
１．リストの初期セット間でレコードのセットを均等に分割し、各リストがランダムな順序でレコードを含む。入力リストとしてのリストの初期セットおよび０に等しいマージ・モードを使用してリスト並べ替え命令を実行し、リストの中間セット（リストの各々が、並べ替えられた順序でレコードを含む）、ならびにリストの中間セットのリストごとの格納位置および長さを生成する。
２．入力リストとしてのリストの中間セットおよび１に等しいマージ・モードを使用してリスト並べ替え命令を実行し、並べ替えられた順序でレコードを含む最終的な単一のリストを生成する。
【0065】
０に等しいマージ・モードを使用するＳＯＲＴＬ－ＳＦＬＲの一例が、図４Ａに示されている。この例には、入力および得られた出力が含まれている。図に示されているように、３つの入力リスト４００（入力リスト０、入力リスト１、および入力リスト２）が存在している。さらに、得られた第１のオペランド４０２および第２のオペランド４０４の例が示されている。１つの例では、第１のオペランド４０２には３つのリストが存在しており（図４Ａ）、第２のオペランド４０４に示されているように、１つのリストがアドレス１０００で開始し、１８の長さを有しており、もう１つのリストがアドレス１０１８で開始し、２８の長さを有しており、第３のリストがアドレス１０４０で開始し、２０の長さを有している。
【0066】
１つの例では、２つの動作が、並べ替えられていない入力レコードの同じセットに対して、０に等しいマージ・モードを使用して同じＳＯＲＴＬ－ＳＦＬＲ機能を実行し、２つの動作の間の違いが、入力データを指定するために使用される入力リストの数のみである場合、動作で使用する入力リストの数が多いほど、出力リストの数が少なくなる。図４Ｂは、３つの入力リストを使用する図４Ａの例と同じ入力データに対して、６つの入力リスト４５０を使用して動作する例を示している。３つではなく２つの出力リストを含む得られた第１のオペランド４５２、および２つの出力リストの概要説明を提供する第２のオペランド４５４も示されている。
【0067】
示されているように、ＳＯＲＴＬ－ＳＦＬＲ機能はパラメータ・ブロックを使用し、その例が図３Ｋを参照して説明される。本明細書に記載された例示的なパラメータ・ブロックでは、特定のフィールドのパラメータ・ブロック内の特定の位置、およびフィールドの特定のサイズが（例えば、特定のバイトまたはビットあるいはその両方で）示される。しかし、フィールドのうちの１つまたは複数の他の位置またはサイズあるいはその両方が提供されてよい。さらに、特定の値（例えば、１または０）へのビットの設定が指定されるが、これは単なる例である。ビットは、他の例では、反対の値または他の値などの異なる値に設定されてよい。多くの変形が可能である。
【0068】
１つの例では、ＳＯＲＴＬ－ＳＦＬＲ機能の場合、パラメータ・ブロック３６０は以下を含む。
パラメータ・ブロック・バージョン番号（ＰＢＶＮ：Parameter Block Version Number）３６２：パラメータ・ブロックのバイト０～１は、パラメータ・ブロックのバージョンおよびサイズを指定する。ＰＢＶＮのビット０～７は、ＳＯＲＴＬ－ＱＡＦ（照会）機能の場合のパラメータ・ブロックのインストール済みインターフェイス・サイズ・リスト・ベクトル（バイト１６）のビット０～７と同じ形式および定義を有する。ビット０～７は、パラメータ・ブロック内に記述される入力リストの数（ＮＩＳ）を指定する。パラメータ・ブロックのサイズは、式（５７６＋１６×ＮＩＳ）を評価することによって、バイト単位で決定される。ビット０～７のうちの１ビットは１の値を有するべきであり、そうでない場合、一般オペランド・データ例外が認識される。ＰＢＶＮのビット８～１１は予備であり、ゼロを含むべきである。そうでない場合、プログラムは将来、互換性を維持して動作しなくなることがある。ＰＢＶＮのビット１２～１５は、パラメータ・ブロックの形式を指定する符号なし２進整数を含む。ＳＯＲＴＬ－ＱＡＦ機能は、使用可能なパラメータ・ブロック形式を示すメカニズムを提供する。指定されたパラメータ・ブロックのサイズまたは形式がモデルによってサポートされていない場合、一般オペランド・データ例外が認識される。ＰＢＶＮは、プログラムによって指定され、命令の実行中に変更されない。
パラメータ・ブロック・バージョン番号（ＰＢＶＮ：Parameter Block Version Number）３６２：パラメータ・ブロックのバイト０～１は、パラメータ・ブロックのバージョンおよびサイズを指定する。ＰＢＶＮのビット０～７は、ＳＯＲＴＬ－ＱＡＦ（照会）機能の場合のパラメータ・ブロックのインストール済みインターフェイス・サイズ・リスト・ベクトル（バイト１６）のビット０～７と同じ形式および定義を有する。ビット０～７は、パラメータ・ブロック内に記述される入力リストの数（ＮＩＳ）を指定する。パラメータ・ブロックのサイズは、式（５７６＋１６×ＮＩＳ）を評価することによって、バイト単位で決定される。ビット０～７のうちの１ビットは１の値を有するべきであり、そうでない場合、一般オペランド・データ例外が認識される。ＰＢＶＮのビット８～１１は予備であり、ゼロを含むべきである。そうでない場合、プログラムは将来、互換性を維持して動作しなくなることがある。ＰＢＶＮのビット１２～１５は、パラメータ・ブロックの形式を指定する符号なし２進整数を含む。ＳＯＲＴＬ－ＱＡＦ機能は、使用可能なパラメータ・ブロック形式を示すメカニズムを提供する。指定されたパラメータ・ブロックのサイズまたは形式がモデルによってサポートされていない場合、一般オペランド・データ例外が認識される。ＰＢＶＮは、プログラムによって指定され、命令の実行中に変更されない。
【0069】
モデル・バージョン番号（ＭＶＮ：Model Version Number）３６４：パラメータ・ブロックのバイト２は、命令を実行するモデルを識別する符号なし２進整数である。ＭＶＮは、命令の実行中に、例えばプロセッサによって更新される。ＭＶＮに格納される値は、モデルに依存する。
【0070】
下で説明される継続フラグ（ＣＦ：continuation flag）３６８が１である場合、ＭＶＮは動作への入力である。ＣＦが１であり、ＭＶＮが、命令を現在実行しているモデルと同じモデルを識別する場合、下で説明される継続状態バッファ（ＣＳＢ：continuation state buffer）３９０からのデータが、動作を再開するために使用されてよい。ＣＦが１であり、ＭＶＮが、命令を現在実行しているモデルと異なるモデルを識別する場合、ＣＳＢフィールドの一部または全部が無視されてよい。
【0071】
１つの例では、プログラムがＭＶＮを０に初期化する。動作を再開する目的で命令が再実行される場合に、プログラムがＭＶＮを変更しないということが期待され、そうでない場合、結果が予測不可能になる。
【0072】
並べ替え順序（ＳＯ）３６６：パラメータ・ブロックのビット５６は、０である場合、昇順の並べ替え順序を指定し、１である場合、降順の並べ替え順序を指定する。昇順の並べ替え順序が指定された場合、出力リストの各レコードは、同じ出力リスト内の例えば左側に隣接するレコードのキー以上のキーを含む。降順の並べ替え順序が指定された場合、出力リストの各レコードは、同じ出力リスト内の例えば左側に隣接するレコードのキー以下のキーを含む。ＳＯは、命令の実行中に更新されない。
【0073】
継続フラグ（ＣＦ）３６８：パラメータ・ブロックのビット６３は、１である場合、動作が部分的に完了していることを示し、継続状態バッファ３９０の内容、およびマージ・モード（ＭＭ）が０である場合は、継続レコード再呼び出しバッファの内容が、動作を再開するために使用されてよい。プログラムは、継続フラグ（ＣＦ）を０に初期化し、動作を再開する目的で命令が再実行される場合にＣＦを変更しないようにするべきであり、そうでない場合、結果が予測不可能になる。１つの例では、命令が再実行される場合、プロセッサがＣＦを変更する。
【0074】
レコード・キー長３７０：パラメータ・ブロックのバイト１０～１１は、動作中に処理されるレコード内のキーのサイズをバイト単位で指定する符号なし２進整数を含む。１つの例では、次の条件のいずれかを満たす場合、一般オペランド・データ例外が認識される。
０バイトのキー・サイズが指定された。
８の倍数でないキー・サイズが指定された。
４０９６バイトより大きいキー・サイズが指定された。
レコード・キー長は、命令の実行中に更新されない。
０バイトのキー・サイズが指定された。
８の倍数でないキー・サイズが指定された。
４０９６バイトより大きいキー・サイズが指定された。
レコード・キー長は、命令の実行中に更新されない。
【0075】
レコード・ペイロード長（Record Payload Length）３７２：ＳＯＲＴＬ－ＳＦＬＲ機能が指定された場合、パラメータ・ブロックのバイト１４～１５は、動作中に処理されるレコード内のペイロードのサイズをバイト単位で指定する符号なし２進整数を含む。１つの例では、次の条件のいずれかを満たす場合、一般オペランド・データ例外が認識される。
８の倍数でないペイロード・サイズが指定された。
指定されたキー・サイズおよびペイロード・サイズの合計が４０９６バイトより大きい。
０のペイロード・サイズは有効である。
８の倍数でないペイロード・サイズが指定された。
指定されたキー・サイズおよびペイロード・サイズの合計が４０９６バイトより大きい。
０のペイロード・サイズは有効である。
【0076】
ＳＯＲＴＬ－ＳＶＬＲ機能が指定された場合、パラメータ・ブロックのレコード・ペイロード長フィールドは無視される。レコード・ペイロード長は、命令の実行中に更新されない。
【0077】
オペランド・アクセス意図（ＯＡＩ：Operand Access Intent）３７４：パラメータ・ブロックのバイト３２のビット０～１は、入力リストおよび第１のオペランドに対する将来のアクセス意図をＣＰＵに知らせる。提供されたアクセス意図は、ストレージ階層内のキャッシュのさまざまなレベルでの対応する格納位置に関して、キャッシュ・ラインのインストールおよび置換ポリシーを変更するために使用されてよい。
【0078】
ＯＡＩフィールドのビット０が１である場合、いずれかのアクティブな入力リストのデータを含むように指定された格納位置は、その後の命令の１つまたは複数のオペランドとして参照される。ＯＡＩフィールドのビット０が０である場合、いずれかのアクティブな入力リストのデータを含むように指定された格納位置は、その後の命令の１つまたは複数のオペランドとして参照されない。
【0079】
ＯＡＩフィールドのビット１が１である場合、第１のオペランドを含むように指定された格納位置は、その後の命令の１つまたは複数のオペランドとして参照される。ＯＡＩフィールドのビット１が０である場合、第１のオペランドを含むように指定された格納位置は、その後の命令の１つまたは複数のオペランドとして参照されない。
【0080】
ＣＰＵがこの情報を使用することは保証されない。この情報を使用できる期間は定義されないが、有限である。
【0081】
次の命令のアクセス意図（ＮＩＡＩ：Next Instruction Access Intent）の後の次の順次命令がリスト並べ替え（ＳＯＲＴＬ）である場合、ＳＯＲＴＬの実行はＮＩＡＩによる影響を受けない。
【0082】
ＯＡＩは、命令の実行中に更新されない。
【0083】
アクティブな入力リストのカウント・コード（ＡＩＬＣＣ：Active Input Lists Count Code）３７６：パラメータ・ブロックのバイト３３のビット１～７は、アクティブな入力リストと非アクティブな入力リストの間の境界を示す入力リストの番号を指定する、７ビットの符号なし整数である。例えば、ＡＩＬＣＣフィールドの値以下のリスト番号を有する入力リストは、アクティブな状態にある。例えば、ＡＩＬＣＣフィールドの値より大きいリスト番号を有する入力リストは、非アクティブな状態にある。アクティブな状態にある入力リストの数は、ＡＩＬＣＣフィールド内の値よりも１つ多い。
【0084】
アクティブな状態にある入力リストは、動作に関与する。非アクティブな状態にある入力リストは、動作に関与しない。
【0085】
パラメータ・ブロックのバイト３３のビット０は予備であり、ゼロを含むべきである。そうでない場合、プログラムは将来、互換性を維持して動作しなくなることがある。
【0086】
ＡＩＬＣＣフィールドの値に１を加えた値が、ＰＢＶＮフィールドのビット０～７によって指定されている、パラメータ・ブロック内に記述された入力リストの数よりも大きい場合、１つの例では、一般オペランド・データ例外が認識される。
【0087】
ＡＩＬＣＣフィールド内で指定された値は、パラメータ・ブロックのサイズに影響を与えない。非アクティブな状態にある入力リストに対応する入力リストのアドレスまたは長さを指定するパラメータ・ブロックのフィールドへの参照には、アクセス例外が適用される。
【0088】
ＡＩＬＣＣは、命令の実行中に更新されない。
【0089】
空入力リスト制御（ＥＩＬＣＬ：Empty Input Lists Control）３７８：パラメータ・ブロックのバイト４０のビット０が１である場合、動作中に入力リスト０の長さが０になったときに、動作が終了する。パラメータ・ブロックのバイト４０のビット０が０である場合、動作中に入力リスト０の長さが０になったときに、動作が続行する。パラメータ・ブロックのバイト４０のビット１が１である場合、動作中に入力リスト０以外のアクティブな入力リストの長さが０になったときに、動作が終了する。パラメータ・ブロックのバイト４０のビット１が０である場合、動作中に入力リスト０以外のアクティブな入力リストの長さが０になったときに、動作が続行する。
【0090】
命令の実行前にアクティブな入力リストの長さが最初に０である場合、ＥＩＬＣＬの対応するビットは適用されない。
【0091】
ＥＩＬＣＬは、命令の実行中に更新されない。
【0092】
動作を再開する目的で命令が再実行される場合に、プログラムがＥＩＬＣＬを変更しないということが期待され、そうでない場合、結果が予測不可能になる。
【0093】
空入力リスト・フラグ（ＥＩＬＦ：Empty Input List Flag）３８０：ＥＩＬＣＬが２進数１１であり、アクティブな入力リストの更新された長さが０に等しいため動作が終了し、条件コード２が設定された場合、例えばプロセッサによって、パラメータ・ブロックのバイト４０のビット２に１の値が格納され、そうでない場合、パラメータ・ブロックのバイト４０のビット２に０の値が格納される。ＥＩＬＦが１の値を含んでいる場合、動作中に空になった入力リストの入力リスト番号が、パラメータ・ブロックのＥＩＬＮフィールドに配置される。１つの例では、プログラムがＥＩＬＦを０に初期化する。
【0094】
ＥＩＬＦは、動作が再開されているときに、命令の実行の開始時に参照されてよい。動作を再開する目的で命令が再実行される場合に、プログラムがＥＩＬＦを変更しないということが期待され、そうでない場合、結果が予測不可能になる。
【0095】
空入力リスト番号（ＥＩＬＮ：Empty Input List Number）３８２：条件が、１の値がＥＩＬＦフィールドに格納されることを引き起こした場合、例えばプロセッサによって、動作中に空になった入力リストの入力リスト番号がパラメータ・ブロックのバイト４１に格納され、そうでない場合、０の値がパラメータ・ブロックのバイト４１に格納される。
【0096】
動作の開始時に、ＥＩＬＮは無視される。１つの例では、プログラムがＥＩＬＮを０に初期化する。
【0097】
不完全入力リスト・フラグ（ＩＩＬＦ：Incomplete Input List Flag）３８４：不完全な入力リストを処理しようとした結果として動作が終了した場合、例えばプロセッサによって、パラメータ・ブロックのバイト４６のビット０に１の値が格納され、そうでない場合、パラメータ・ブロックのバイト４６のビット０に０の値が格納される。対応する入力リストの長さが０よりも大きく、入力リストのアドレスによって指定されたレコードのバイト数よりも小さい場合、アクティブな入力リストは不完全であると見なされる。この条件は、動作の開始時に存在することがあり、または動作中に発生することもある。ＩＩＬＦが１の値を含んでいる場合、発生した不完全な入力リストの入力リスト番号が、パラメータ・ブロックのＩＩＬＮフィールドに配置される。１つの例では、プログラムがＩＩＬＦを０に初期化する。
【0098】
条件コード２を設定して動作が終了し、ＩＩＬＦフィールド内の得られた値が０である場合、空の入力リストに起因して動作が終了した。条件コード２を設定して動作が終了し、ＩＩＬＦフィールド内の得られた値が１である場合、不完全な入力リストに起因して動作が終了した。
【0099】
ＩＩＬＦは、動作が再開されているときに、命令の実行の開始時に参照されてよい。動作を再開する目的で命令が再実行される場合に、プログラムがＩＩＬＦを変更しないということが期待され、そうでない場合、結果が予測不可能になる。
【0100】
不完全入力リスト番号（ＩＩＬＮ：Incomplete Input List Number）３８６：条件が、１の値がＩＩＬＦフィールドに格納されることを引き起こした場合、例えばプロセッサによって、発生した不完全な入力リストの入力リスト番号がパラメータ・ブロックのバイト４７に格納され、そうでない場合、０の値がパラメータ・ブロックのバイト４７に格納される。複数の入力リストが不完全である場合、どの不完全な入力リストの番号がＩＩＬＮフィールドに格納されるかは、モデルに依存する。１つの例では、プログラムがＩＩＬＮを０に初期化する。
【0101】
動作の開始時に、ＩＩＬＮは無視される。
【0102】
継続レコード再呼び出しバッファ原点３８８：継続レコード再呼び出しバッファと呼ばれる、ストレージ内の４Ｋバイトのバッファは、動作が終了して後で再開され得る場合に、ＣＰＵが同じリスト並べ替え命令の２つの実行の間でデータを格納して参照するために、プログラムによって提供される。パラメータ・ブロックのバイト５６のビット０から開始して、バイト６２のビット３まで続く５２ビットは、４Ｋバイト境界上でアライメントされた継続レコード再呼び出しアドレス（continuation record recall address）の形成において使用される符号なし２進整数を含む。継続レコード再呼び出しアドレスは、例えば、継続レコード再呼び出しバッファの左端のバイトの論理アドレスである。
【0103】
２４ビット・アドレス指定モードでは、１２個の０が右側に追加された継続レコード再呼び出しバッファ原点のビット４０～５１が、継続レコード再呼び出しアドレスを形成する。３１ビット・アドレス指定モードでは、１２個の０が右側に追加された継続レコード再呼び出しバッファ原点のビット３３～５１が、継続レコード再呼び出しアドレスを形成する。６４ビット・アドレス指定モードでは、１２個の０が右側に追加された継続レコード再呼び出しバッファ原点のビット０～５１が、継続レコード再呼び出しアドレスを形成する。
【0104】
アクセス・レジスタ・モードでは、アクセス・レジスタ１が、ストレージ内に継続レコード再呼び出しバッファを含んでいるアドレス空間を指定する。
【0105】
マージ・モード（ＭＭ）が０であり、１つまたは複数のレコードを格納した後に動作が終了し、正常完了が発生しなかった場合、第１のオペランドに格納された最後のレコードのキーも、継続レコード再呼び出しバッファに格納される。ＭＭが１である場合、継続レコード再呼び出しバッファ原点は無視される。
【0106】
命令の実行中に、継続レコード再呼び出しバッファ原点は変更されない。
【0107】
動作を再開する目的で命令が再実行される場合に、プログラムが継続レコード再呼び出しバッファ原点を変更しないということが期待され、そうでない場合、結果が予測不可能になる。
【0108】
継続状態バッファ（ＣＳＢ）３９０：条件が、１の値がＣＦフィールドに格納されることを引き起こした場合、例えばプロセッサによって、内部状態データがパラメータ・ブロックのバイト６４～５７５に格納され、そうでない場合、パラメータ・ブロックのバイト６４～５７５が定義されず、変更されてよい。格納される内部状態データは、モデルに依存し、命令が再実行されるときに動作を再開するために、その後使用されてよい。１つの例では、プログラムが継続状態バッファを０に初期化する。動作を再開する目的で命令が再実行される場合に、プログラムが継続状態バッファを変更しないということが期待され、そうでない場合、結果が予測不可能になる。
【0109】
一例として、内部状態データは、行われる次の比較を決定するための、入力リストのレコードの前の比較に関する情報などの、入力リストに関する情報を含む。内部状態データは、プロセッサ・モデルに応じて異なって格納されるか、または提示されることがあるという点において、モデルに依存する。その他の変形が可能である。
【0110】
１つの実施形態では、命令は、構成内の１つのモデルによって部分的に完了されてよく、構成内の異なるモデルで実行が再開してよい。１つの実施形態では、異なるモデルが異なる内部状態を維持してよいが、１つの例では、各モデルは、動作を再開するために採用されるＣＳＢの内容がもしあれば、それらの内容を解釈することができる。動作が再開するときに、ＭＶＮは、ＣＳＢの内容がもしあれば、ＣＳＢのどの内容をマシンが解釈できるかを示す。
【0111】
入力リストＮのアドレス３９２、３９４、３９６：パラメータ・ブロックは、複数の入力リストを定義する。パラメータ・ブロック内で定義される入力リストの数（ＮＩＳ）は、ＰＢＶＮ３６２のビット０～７によって指定される。入力リストには、０～（ＮＩＳ－１）の番号が付けられる。パラメータ・ブロックは、入力リストごとに、例えば８バイトの入力リストのアドレスを指定する。入力リスト番号Ｎの場合、パラメータ・ブロックのバイト５７６＋１６×Ｎ～５８３＋１６×Ｎの内容が、例えば、ストレージ内の入力リスト番号Ｎの左端のバイトの論理アドレスを指定する。
【0112】
ＡＩＬＣＣフィールドによって指定された、アクティブな状態にある入力リストに対応する各入力リストのアドレスが、動作への入力になり、動作によって更新される。ＡＩＬＣＣフィールドによって指定された、非アクティブな状態にある入力リストに対応する各入力リストのアドレスは、動作によって無視される。
【0113】
入力リストのアドレスが動作への入力である場合、１つの実施形態では、以下が当てはまる。
２４ビット・アドレス指定モードでは、入力リストのアドレスのビット４０～６３が、ストレージ内の入力リストの左端のバイトの位置を指定し、入力リストのアドレスのビット０～３９の内容が０として扱われる。
３１ビット・アドレス指定モードでは、入力リストのアドレスのビット３３～６３が、ストレージ内の入力リストの左端のバイトの位置を指定し、入力リストのアドレスのビット０～３２の内容が０として扱われる。
６４ビット・アドレス指定モードでは、入力リストのアドレスのビット０～６３が、ストレージ内の入力リストの左端のバイトの位置を指定する。
２４ビット・アドレス指定モードでは、入力リストのアドレスのビット４０～６３が、ストレージ内の入力リストの左端のバイトの位置を指定し、入力リストのアドレスのビット０～３９の内容が０として扱われる。
３１ビット・アドレス指定モードでは、入力リストのアドレスのビット３３～６３が、ストレージ内の入力リストの左端のバイトの位置を指定し、入力リストのアドレスのビット０～３２の内容が０として扱われる。
６４ビット・アドレス指定モードでは、入力リストのアドレスのビット０～６３が、ストレージ内の入力リストの左端のバイトの位置を指定する。
【0114】
アクセス・レジスタ・モードでは、アクセス・レジスタ１が、ストレージ内にアクティブな入力リストを含んでいるアドレス空間を指定する。
【0115】
アクティブな状態にある入力リストの場合、対応する入力リストのアドレスがダブルワード境界上で指定されるべきであり、そうでない場合、１つの例では、一般オペランド・データ例外が認識される。
【0116】
入力リストのアドレスが動作によって更新される場合、１つの実施形態では、以下が当てはまる。
入力リストの１つまたは複数のレコードが動作の一部として処理された場合、対応する入力リストのアドレスが、処理されたレコードがストレージ内で占めるバイト数だけインクリメントされる。入力リストのアドレスの形成および更新は、アドレス指定モードによって決まる。
２４ビット・アドレス指定モードでは、更新された入力リストのアドレスのビット４０～６３が、パラメータ・ブロックの入力リストのアドレス・フィールド内の対応するビットを置き換え、更新された入力リストのアドレスのビット位置４０からの繰り上げが無視され、パラメータ・ブロックの入力リストのアドレス・フィールドのビット位置０～３９の内容が０に設定される。
３１ビット・アドレス指定モードでは、更新された入力リストのアドレスのビット３３～６３が、パラメータ・ブロックの入力リストのアドレス・フィールド内の対応するビットを置き換え、更新された入力リストのアドレスのビット位置３３からの繰り上げが無視され、パラメータ・ブロックの入力リストのアドレス・フィールドのビット位置０～３２の内容が０に設定される。
６４ビット・アドレス指定モードでは、更新された入力リストのアドレスのビット０～６３が、パラメータ・ブロックの入力リストのアドレス・フィールド内の対応するビットを置き換え、更新された入力リストのアドレスのビット位置０からの繰り上げが無視される。
入力リストの１つまたは複数のレコードが動作の一部として処理された場合、対応する入力リストのアドレスが、処理されたレコードがストレージ内で占めるバイト数だけインクリメントされる。入力リストのアドレスの形成および更新は、アドレス指定モードによって決まる。
２４ビット・アドレス指定モードでは、更新された入力リストのアドレスのビット４０～６３が、パラメータ・ブロックの入力リストのアドレス・フィールド内の対応するビットを置き換え、更新された入力リストのアドレスのビット位置４０からの繰り上げが無視され、パラメータ・ブロックの入力リストのアドレス・フィールドのビット位置０～３９の内容が０に設定される。
３１ビット・アドレス指定モードでは、更新された入力リストのアドレスのビット３３～６３が、パラメータ・ブロックの入力リストのアドレス・フィールド内の対応するビットを置き換え、更新された入力リストのアドレスのビット位置３３からの繰り上げが無視され、パラメータ・ブロックの入力リストのアドレス・フィールドのビット位置０～３２の内容が０に設定される。
６４ビット・アドレス指定モードでは、更新された入力リストのアドレスのビット０～６３が、パラメータ・ブロックの入力リストのアドレス・フィールド内の対応するビットを置き換え、更新された入力リストのアドレスのビット位置０からの繰り上げが無視される。
【0117】
２４ビット・アドレス指定モードおよび３１ビット・アドレス指定モードでは、命令の実行が終了し、命令が抑制されることも、無効化されることも、打ち切られることもなかった場合、アクティブな入力リストに対応する６４ビットの入力リストのアドレスは、それらのアドレスがインクリメントされない場合でも、それぞれ更新される。
【0118】
入力リストＮの長さ３９３、３９５、３９７：パラメータ・ブロックは、入力リストごとに、８バイトの入力リストの長さを指定する。入力リスト番号Ｎの場合、パラメータ・ブロックのバイト５８４＋１６×Ｎ～５９１＋１６×Ｎは、入力リスト番号Ｎ内のバイト数を指定する符号なし整数を含む。
【0119】
ＡＩＬＣＣフィールドによって指定された、アクティブな状態にある入力リストに対応する各入力リストの長さが、動作への入力になり、動作によって更新される。ＡＩＬＣＣフィールドによって指定された、非アクティブな状態にある入力リストに対応する各入力リストの長さは、動作によって無視される。
【0120】
さまざまなアドレス指定モードでは、入力リストの長さフィールドのビット位置０～６３の内容が、対応する入力リストの長さを指定する。
【0121】
入力リストの１つまたは複数のレコードが動作の一部として処理された場合、対応する入力リストの長さが、処理されたレコードがストレージ内で占めるバイト数だけデクリメントされる。さまざまなアドレス指定モードでは、更新された入力リストの長さのビット０～６３が、パラメータ・ブロックの対応する入力リストの長さフィールド内のビット０～６３を置き換える。
【0122】
予備：パラメータ・ブロック内には、複数の予備フィールド（例えば、他の情報を含まないフィールド）が存在する。動作への入力として、予備フィールドはゼロを含むべきである。そうでない場合、プログラムは将来、互換性を維持して動作しなくなることがある。動作が終了するときに、予備フィールドは、０として格納されてよく、または変化しなくてよい。
【0123】
図５Ａ～５Ｂは、パラメータ・ブロック内のフィールドを含む、ＳＯＲＴＬ－ＳＦＬＲ機能への入力の元の値および最終的な値の一例をまとめている。
【0124】
１つの実施形態では、条件コード３が設定されて動作を終了することと、動作を再開する目的で、命令に分岐して戻り、命令を再実行することとの間で、プログラムがパラメータ・ブロックを変更することは、必要とされず、期待されていない。
【0125】
１つの実施形態では、ＳＯＲＴＬ－ＳＦＬＲ機能は、異なる入力リストからのレコードのキー間の複数の比較を含む。キーを比較するときに、１つの例では、以下が当てはまる。
キーは、符号なし２進整数として扱われ、非構造化データとも呼ばれる。
どのキーが最小値または最大値を含んでいるかを決定するときに、比較されている各キーのすべてのバイトにアクセスすることは、必要でなくてよい。一度に比較される各キーのバイト数は、キー比較の単位と呼ばれ、モデルに依存する。アクセスされるキーのバイト数は、キー比較の単位の整数である。
等しい値のキーを比較する場合、１つの例では、最高の入力リスト番号を有する入力リストからのキーが、並べ替え順序において同じ値を有する他のキーの前になるように選択される。この場合、最高の入力リスト番号を有する入力リストからの対応するレコードが、同じキー値を有する他のレコードの前に、第１のオペランドに格納される。これは、昇順および降順の並べ替え順序に当てはまる。
キーは、符号なし２進整数として扱われ、非構造化データとも呼ばれる。
どのキーが最小値または最大値を含んでいるかを決定するときに、比較されている各キーのすべてのバイトにアクセスすることは、必要でなくてよい。一度に比較される各キーのバイト数は、キー比較の単位と呼ばれ、モデルに依存する。アクセスされるキーのバイト数は、キー比較の単位の整数である。
等しい値のキーを比較する場合、１つの例では、最高の入力リスト番号を有する入力リストからのキーが、並べ替え順序において同じ値を有する他のキーの前になるように選択される。この場合、最高の入力リスト番号を有する入力リストからの対応するレコードが、同じキー値を有する他のレコードの前に、第１のオペランドに格納される。これは、昇順および降順の並べ替え順序に当てはまる。
【0126】
１つの実装は、アクティブな入力リストからのレコード間の以前の比較の履歴を維持してよい。この履歴が使用可能かつ適用可能である場合、以前に比較されたレコードにアクセスして比較する代わりに、この履歴が参照されてよい。履歴を参照することによって、結果を生成するために必要な実行時間を削減し、コンピューティング環境内の処理を改善する。
【0127】
ＳＯＲＴＬ－ＳＦＬＲ機能は、指定された並べ替え順序で、入力リストのセットからレコードを選択すること、および選択されたレコードを第１のオペランドの位置に配置することを含む。動作が進むときに、第１のオペランドのアドレスおよびアクティブな入力リストのアドレスの現在の値が維持される。機能は、動作の単位で進む。動作の各単位の間、アクティブな入力リストごとに、対応する現在の入力リストのアドレスによって指定されたキーが調べられ、１つのレコードが第１のオペランドの位置に配置される。
【0128】
マージ・モード（ＭＭ）が０である場合、アクティブな入力リストがリストを指定し、これらのリストの各々が、ランダムな順序で、例えば左から右にレコードを含んでいるとして扱われる。ＭＭが０である場合、第１のオペランドの位置に格納されたレコードが、１つまたは複数の出力リストを構成し、各出力リストの開始アドレスおよび長さが第２のオペランドの位置に格納される。ＭＭが０である場合、動作の各単位は、１つの例として、指定された順序で以下のステップを含む。
１．第１のオペランドの位置に格納する次のレコードが最新の出力リスト（直前に第１のオペランドの位置に格納されたレコードを含む出力リスト）に含まれてよいかどうかを、次のように決定する。
継続フラグ（ＣＦ）が０であり、動作の最初の単位が処理されている場合、第１のオペランドの位置にレコードが格納されておらず、格納する次のレコードが出力リストの最初のレコードになる。
ＣＦが１であり、命令の以前の実行が条件コード１を伴って終了しており、命令の現在の実行のための動作の最初の単位が処理されている場合、格納する次のレコードが出力リストの最初のレコードになる。
ＣＦが１、ＩＩＬＦが０、ＥＩＬＦが０であり、命令の以前の実行が条件コード２を伴って終了しており、命令の現在の実行のための動作の最初の単位が処理されている場合、格納する次のレコードが出力リストの最初のレコードになる。
ＣＦが１、ＩＩＬＦまたはＥＩＬＦが１であり、命令の以前の実行が条件コード２を伴って終了しており、命令の現在の実行のための動作の最初の単位が処理されている場合、格納する次のレコードが最新の出力リストに含まれてよい。
ＣＦが１であり、命令の以前の実行が条件コード３を伴って終了しており、命令の現在の実行のための動作の最初の単位が処理されている場合、格納する次のレコードが最新の出力リストに含まれてよい。
処理されている動作の単位が、命令の現在の実行のための動作の最初の単位でない場合、格納する次のレコードが最新の出力リストに含まれてよい。
２．格納する次のレコードが最新の出力リストに含まれてよい場合、最新の出力リストに含まれる資格があるレコードのセットを決定する。アクティブであり、空でなく、不完全でない入力リストごとに、現在の入力リストのアドレスによって指定されたレコードのキー（現在の入力キー）を、直前に第１のオペランドの位置に格納されたレコードのキー（以前に格納されたキー）と比較する。そのために、以前に格納されたキーへの参照は、第１のオペランドの位置への参照ではない。代わりに、この参照は、キーが選択された入力リストへの参照であるか、または継続レコード再呼び出しバッファへの参照である。動作が再開されており、命令の現在の実行が第１のオペランドの位置にまだレコードを何も配置していない場合、この参照は継続レコード再呼び出しバッファへの参照である。
並べ替え順序が昇順であり、現在の入力キーの値が以前に格納されたキーの値以上である場合、現在の入力キーが、最新の出力リストに含まれる資格があるキーのセットに属していると見なす。並べ替え順序が降順であり、現在の入力キーの値が以前に格納されたキーの値以下である場合、現在の入力キーが、最新の出力リストに含まれる資格があるキーのセットに属していると見なす。最新の出力リストに含まれる資格があるキーのセット内のキーの数が０である場合、格納する次のレコードが出力リストの最初のレコードになる。最新の出力リストに含まれる資格があるキーのセット内のキーの数が０でない場合、格納する次のレコードが最新の出力リストに含められる。
３．格納する次のレコードが最新の出力リストに含められる場合、最新の出力リストに含まれる資格があるキーのセット内のキーを比較する。並べ替え順序が昇順である場合、最小のキー値および対応するレコードを選択する。並べ替え順序が降順である場合、最大のキー値および対応するレコードを選択する。
４．格納する次のレコードが出力リストの最初のレコードになる場合、アクティブであり、空でなく、不完全でない入力リストに対応する現在の入力リストのアドレスによって指定されたレコードのキーを比較する。並べ替え順序が昇順である場合、最小のキー値および対応するレコードを選択する。並べ替え順序が降順である場合、最大のキー値および対応するレコードを選択する。
５．選択されたレコードが、現在の第１のオペランドの位置に配置される。
６．現在の第１のオペランドのアドレスが、選択されたレコードの長さに等しいバイト数だけインクリメントされる。
７．選択されたレコードを含んでいる入力リストに対応する現在の入力リストのアドレスが、選択されたレコードの長さに等しいバイト数だけインクリメントされる。
１．第１のオペランドの位置に格納する次のレコードが最新の出力リスト（直前に第１のオペランドの位置に格納されたレコードを含む出力リスト）に含まれてよいかどうかを、次のように決定する。
継続フラグ（ＣＦ）が０であり、動作の最初の単位が処理されている場合、第１のオペランドの位置にレコードが格納されておらず、格納する次のレコードが出力リストの最初のレコードになる。
ＣＦが１であり、命令の以前の実行が条件コード１を伴って終了しており、命令の現在の実行のための動作の最初の単位が処理されている場合、格納する次のレコードが出力リストの最初のレコードになる。
ＣＦが１、ＩＩＬＦが０、ＥＩＬＦが０であり、命令の以前の実行が条件コード２を伴って終了しており、命令の現在の実行のための動作の最初の単位が処理されている場合、格納する次のレコードが出力リストの最初のレコードになる。
ＣＦが１、ＩＩＬＦまたはＥＩＬＦが１であり、命令の以前の実行が条件コード２を伴って終了しており、命令の現在の実行のための動作の最初の単位が処理されている場合、格納する次のレコードが最新の出力リストに含まれてよい。
ＣＦが１であり、命令の以前の実行が条件コード３を伴って終了しており、命令の現在の実行のための動作の最初の単位が処理されている場合、格納する次のレコードが最新の出力リストに含まれてよい。
処理されている動作の単位が、命令の現在の実行のための動作の最初の単位でない場合、格納する次のレコードが最新の出力リストに含まれてよい。
２．格納する次のレコードが最新の出力リストに含まれてよい場合、最新の出力リストに含まれる資格があるレコードのセットを決定する。アクティブであり、空でなく、不完全でない入力リストごとに、現在の入力リストのアドレスによって指定されたレコードのキー（現在の入力キー）を、直前に第１のオペランドの位置に格納されたレコードのキー（以前に格納されたキー）と比較する。そのために、以前に格納されたキーへの参照は、第１のオペランドの位置への参照ではない。代わりに、この参照は、キーが選択された入力リストへの参照であるか、または継続レコード再呼び出しバッファへの参照である。動作が再開されており、命令の現在の実行が第１のオペランドの位置にまだレコードを何も配置していない場合、この参照は継続レコード再呼び出しバッファへの参照である。
並べ替え順序が昇順であり、現在の入力キーの値が以前に格納されたキーの値以上である場合、現在の入力キーが、最新の出力リストに含まれる資格があるキーのセットに属していると見なす。並べ替え順序が降順であり、現在の入力キーの値が以前に格納されたキーの値以下である場合、現在の入力キーが、最新の出力リストに含まれる資格があるキーのセットに属していると見なす。最新の出力リストに含まれる資格があるキーのセット内のキーの数が０である場合、格納する次のレコードが出力リストの最初のレコードになる。最新の出力リストに含まれる資格があるキーのセット内のキーの数が０でない場合、格納する次のレコードが最新の出力リストに含められる。
３．格納する次のレコードが最新の出力リストに含められる場合、最新の出力リストに含まれる資格があるキーのセット内のキーを比較する。並べ替え順序が昇順である場合、最小のキー値および対応するレコードを選択する。並べ替え順序が降順である場合、最大のキー値および対応するレコードを選択する。
４．格納する次のレコードが出力リストの最初のレコードになる場合、アクティブであり、空でなく、不完全でない入力リストに対応する現在の入力リストのアドレスによって指定されたレコードのキーを比較する。並べ替え順序が昇順である場合、最小のキー値および対応するレコードを選択する。並べ替え順序が降順である場合、最大のキー値および対応するレコードを選択する。
５．選択されたレコードが、現在の第１のオペランドの位置に配置される。
６．現在の第１のオペランドのアドレスが、選択されたレコードの長さに等しいバイト数だけインクリメントされる。
７．選択されたレコードを含んでいる入力リストに対応する現在の入力リストのアドレスが、選択されたレコードの長さに等しいバイト数だけインクリメントされる。
【0129】
マージ・モードが０である場合の動作の一部として、第１のオペランドの位置に格納された出力リストごとに、対応する出力リストの概要説明（ＯＬＤ）が第２のオペランドの位置に格納される。各ＯＬＤは、例えば、対応する出力リスト内の最初のレコードの位置を指定する８バイトのＯＬＤアドレス、および例えば、対応する出力リストの長さをバイト単位で指定する８バイトのＯＬＤ長を含む。条件コード３、条件コード２および１に等しいＥＩＬＦ、または条件コード２および１に等しいＩＩＬＦを伴って動作が終了した場合、動作の終了時に処理されている最新の出力リストが部分的に処理されており、完全に処理されていないことがある。すなわち、部分的に処理された出力リスト内のレコードの数は、中間値であり、動作が再開するときに増やされることがある。その場合、動作が再開された後に出力リストが完全に処理されるまで、部分的に処理された出力リストに対応する出力リストの概要説明（ＯＬＤ）が第２のオペランドの位置に配置されない。
【0130】
マージ・モードが０であり、１つまたは複数のレコードを格納した後に動作が終了し、正常完了が発生しなかった場合、第１のオペランドの位置に格納された最後のレコードのキーも、継続レコード再呼び出しバッファに格納される。
【0131】
マージ・モードが０であり、正常完了に起因して動作が終了した場合、１つまたは複数の出力リストが第１のオペランドの位置に配置されており、出力リストの概要説明が第２のオペランドの位置に配置されている。プログラムは、その後のＳＯＲＴＬ動作のために、出力リストの概要説明をパラメータ・ブロック内の入力リストのアドレスおよび長さの値として使用してよい。
【0132】
図６Ａ～６Ｄは、０に等しいマージ・モードを使用してＳＯＲＴＬ－ＳＦＬＲを実行する前および後の、第１および第２のオペランドを示している。図６Ａ～６Ｂを参照すると、ＦＯＳＡ６００は第１のオペランドの開始アドレス（Ｒ１によって指定された位置）であり、ＦＯＥＡ６０２は第１のオペランドの終了アドレス（Ｒ１＋（Ｒ１＋１）－１によって指定された位置）であり、ＯＬ６０４は出力リスト（例えば、出力リスト１．．．出力リストＮ）である。さらに、図６Ｃ～６Ｄを参照すると、ＳＯＳＡ６１０は第２のオペランドの開始アドレス（Ｒ２によって指定された位置）であり、ＳＯＥＡ６１２は第２のオペランドの終了アドレス（Ｒ２＋（Ｒ２＋１）－１によって指定された位置）であり、ＯＬＤ６１４は出力リストの指定（例えば、出力リストの指定１．．．出力リストの指定Ｎ）である。
【0133】
マージ・モード（ＭＭ）が１である場合、アクティブな入力リストがリストを指定し、これらのリストの各々が、パラメータ・ブロックのＳＯフィールドによる指定に従って並べ替えられた順序で、左から右にレコードを含んでいるとして扱われる。ＭＭが１である場合、第１のオペランドの位置に格納されたレコードは、単一の出力リストを構成する。ＭＭが１である場合、動作の各単位は、例えば１つの例として、指定された順序で以下のステップを含む。
１．アクティブであり、空でなく、不完全でない入力リストに対応する現在の入力リストのアドレスによって指定されたレコードのキーを比較する。並べ替え順序が昇順である場合、最小のキー値および対応するレコードを選択する。並べ替え順序が降順である場合、最大のキー値および対応するレコードを選択する。
２．選択されたレコードが、現在の第１のオペランドの位置に配置される。
３．現在の第１のオペランドのアドレスが、選択されたレコードの長さに等しいバイト数だけインクリメントされる。
４．選択されたレコードを含んでいる入力リストに対応する現在の入力リストのアドレスが、選択されたレコードの長さに等しいバイト数だけインクリメントされる。
１．アクティブであり、空でなく、不完全でない入力リストに対応する現在の入力リストのアドレスによって指定されたレコードのキーを比較する。並べ替え順序が昇順である場合、最小のキー値および対応するレコードを選択する。並べ替え順序が降順である場合、最大のキー値および対応するレコードを選択する。
２．選択されたレコードが、現在の第１のオペランドの位置に配置される。
３．現在の第１のオペランドのアドレスが、選択されたレコードの長さに等しいバイト数だけインクリメントされる。
４．選択されたレコードを含んでいる入力リストに対応する現在の入力リストのアドレスが、選択されたレコードの長さに等しいバイト数だけインクリメントされる。
【0134】
図７Ａ～７Ｂは、１に等しいマージ・モードを使用してＳＯＲＴＬ－ＳＦＬＲを実行する前および後の、第１のオペランドを示している。図７Ａ～７Ｂを参照すると、ＦＯＳＡ７００は第１のオペランドの開始アドレス（Ｒ１によって指定された位置）であり、ＦＯＥＡ７０２は第１のオペランドの終了アドレス（Ｒ１＋（Ｒ１＋１）－１によって指定された位置）であり、ＯＬ７０４は出力リスト（例えば、出力リスト１）である。
【0135】
マージ・モードが０または１である場合の動作の一部として、アクティブな状態にある入力リストのアドレスおよび長さが更新される。アクティブな状態にある入力リストごとに、入力リストのアドレスが、動作中に選択されて第１のオペランドの位置に配置された入力リストからのレコードのバイト数だけインクリメントされ、入力リストの長さが、同じ数だけデクリメントされる。入力リストのアドレスの形成および更新は、アドレス指定モードによって決まる。
【0136】
動作が進むときに、不完全な入力リストが発生することがある。不完全な入力リストからのレコードを参照しようとする動作の単位の間に、不完全な入力リストが認識される。不完全な入力リストを認識する前に、動作の複数の単位が完了されることがある。これは、マージ・モードが０または１である場合に当てはまる。
【0137】
動作が進むときに、入力リスト、第１のオペランド、または第２のオペランドに対するアクセスに関するアクセス例外が適用可能である場合、そのようなアクセス例外が発生することがある。格納位置にアクセスしようとする動作の単位の間に、その位置にアクセス例外が存在する場合、アクセス例外が認識される。アクセス例外を認識する前に、動作の複数の単位が完了されることがある。これは、マージ・モードが０または１である場合に当てはまる。
【0138】
部分的完了を伴って動作が終了した場合、レコード間の以前の比較の履歴を含むことがある内部状態データが、パラメータ・ブロックの継続状態バッファ（ＣＳＢ）フィールドに格納される。その後、動作を再開する目的で命令が再実行される場合、動作が再開するときに、ＣＳＢの内容が実装に読み込まれてよく、履歴が参照されてよい。これは、マージ・モードが０または１である場合に当てはまる。
【0139】
アクティブな入力リストからのレコードが並べ替えられて、第１のオペランドに格納されたときに、正常完了が発生する。
【0140】
正常完了に起因して動作が終了した場合、１つの実施形態では、以下が発生する。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが０に設定される。
空入力リスト・フラグが０に設定される。
空入力リスト番号が０に設定される。
不完全入力リスト・フラグが０に設定される。
不完全入力リスト番号が０に設定される。
条件コード０が設定される。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが０に設定される。
空入力リスト・フラグが０に設定される。
空入力リスト番号が０に設定される。
不完全入力リスト・フラグが０に設定される。
不完全入力リスト番号が０に設定される。
条件コード０が設定される。
【0141】
アドレスおよび長さの形成および更新は、アドレス指定モードによって決まる。
【0142】
正常完了が発生した場合、動作の終了後に、パラメータ・ブロックのＣＳＢフィールドが定義されない。
【0143】
ＣＰＵによって決定されたバイト数が処理されたときに動作が終了し、１つの実施形態では、以下が発生する。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが１に設定される。
ＭＭが０であり、命令の実行中に１つまたは複数のレコードが第１のオペランドの位置に配置された場合、キー値が継続レコード再呼び出しバッファに格納される。
継続状態バッファが更新される。
空入力リスト・フラグが０に設定される。
空入力リスト番号が０に設定される。
不完全入力リスト・フラグが０に設定される。
不完全入力リスト番号が０に設定される。
条件コード３が設定される。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが１に設定される。
ＭＭが０であり、命令の実行中に１つまたは複数のレコードが第１のオペランドの位置に配置された場合、キー値が継続レコード再呼び出しバッファに格納される。
継続状態バッファが更新される。
空入力リスト・フラグが０に設定される。
空入力リスト番号が０に設定される。
不完全入力リスト・フラグが０に設定される。
不完全入力リスト番号が０に設定される。
条件コード３が設定される。
【0144】
アドレスおよび長さの形成および更新は、アドレス指定モードによって決まる。
【0145】
ＣＰＵによって決定されたバイト数は、モデルによって決まり、命令が実行されるたびに異なる数であってよい。ＣＰＵによって決定されたバイト数は、通常、０以外である。この数は０になり、進行しない状況のように見えることがあるが、ＣＰＵは、この進行しない状況の無限の再発を防ぐ。
【0146】
例えば条件コード３が設定されて命令が終了した後に、プログラムが命令に関する入力の仕様も、出力の仕様も変更せずに、分岐して戻り、命令を再実行して動作を再開することが期待される。
【0147】
空入力リスト制御（ＥＩＬＣＬ）のビット０が１であり、動作中に入力リスト０の長さが０になり、正常完了が当てはまらない場合、１つの実施形態では、動作が終了して以下が発生する。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが１に設定される。
ＥＩＬＣＬが２進数１０であり、ＭＭが０である場合、キー値が継続レコード再呼び出しバッファに格納されてよい。ＥＩＬＣＬが２進数１１であり、ＭＭが０である場合、キー値が継続レコード再呼び出しバッファに格納される。いずれの場合も、命令の実行中に、１つまたは複数のレコードが第１のオペランドの位置に配置されている。
継続状態バッファが更新される。
空入力リスト・フラグが設定される（動作が終了するときのさまざまなパラメータ・ブロックのフィールドを示している図８を参照）。
空入力リスト番号が設定される（図８を参照）。
不完全入力リスト・フラグが０に設定される。
不完全入力リスト番号が０に設定される。
条件コード２が設定される。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが１に設定される。
ＥＩＬＣＬが２進数１０であり、ＭＭが０である場合、キー値が継続レコード再呼び出しバッファに格納されてよい。ＥＩＬＣＬが２進数１１であり、ＭＭが０である場合、キー値が継続レコード再呼び出しバッファに格納される。いずれの場合も、命令の実行中に、１つまたは複数のレコードが第１のオペランドの位置に配置されている。
継続状態バッファが更新される。
空入力リスト・フラグが設定される（動作が終了するときのさまざまなパラメータ・ブロックのフィールドを示している図８を参照）。
空入力リスト番号が設定される（図８を参照）。
不完全入力リスト・フラグが０に設定される。
不完全入力リスト番号が０に設定される。
条件コード２が設定される。
【0148】
アドレスおよび長さの形成および更新は、アドレス指定モードによって決まる。
【0149】
空入力リスト制御（ＥＩＬＣＬ）のビット１が１であり、動作中に入力リスト０以外のアクティブな入力リストの長さが０になり、正常完了が当てはまらない場合、１つの実施形態では、動作が終了して以下が発生する。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが１に設定される。
ＥＩＬＣＬが２進数０１であり、ＭＭが０である場合、キー値が継続レコード再呼び出しバッファに格納されてよい。ＥＩＬＣＬが２進数１１であり、ＭＭが０である場合、キー値が継続レコード再呼び出しバッファに格納される。いずれの場合も、命令の実行中に、１つまたは複数のレコードが第１のオペランドの位置に配置されている。
継続状態バッファが更新される。
空入力リスト・フラグが設定される（図８を参照）。
空入力リスト番号が設定される（図８を参照）。
不完全入力リスト・フラグが０に設定される。
不完全入力リスト番号が０に設定される。
条件コード２が設定される。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが１に設定される。
ＥＩＬＣＬが２進数０１であり、ＭＭが０である場合、キー値が継続レコード再呼び出しバッファに格納されてよい。ＥＩＬＣＬが２進数１１であり、ＭＭが０である場合、キー値が継続レコード再呼び出しバッファに格納される。いずれの場合も、命令の実行中に、１つまたは複数のレコードが第１のオペランドの位置に配置されている。
継続状態バッファが更新される。
空入力リスト・フラグが設定される（図８を参照）。
空入力リスト番号が設定される（図８を参照）。
不完全入力リスト・フラグが０に設定される。
不完全入力リスト番号が０に設定される。
条件コード２が設定される。
【0150】
アドレスおよび長さの形成および更新は、アドレス指定モードによって決まる。
【0151】
アクティブな状態にある不完全な入力リストが発生した場合、動作が終了し、１つの実施形態では、以下が発生する。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが１に設定される。
ＭＭが０であり、命令の実行中に１つまたは複数のレコードが第１のオペランドの位置に配置された場合、キー値が継続レコード再呼び出しバッファに格納される。
継続状態バッファが更新される。
空入力リスト・フラグが０に設定される。
空入力リスト番号が０に設定される。
不完全入力リスト・フラグ（ＩＩＬＦ）が１に設定される。
発生した不完全な入力リストの入力リスト番号が、パラメータ・ブロックの不完全入力リスト番号（ＩＩＬＮ）フィールドに配置される。
条件コード２が設定される。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが１に設定される。
ＭＭが０であり、命令の実行中に１つまたは複数のレコードが第１のオペランドの位置に配置された場合、キー値が継続レコード再呼び出しバッファに格納される。
継続状態バッファが更新される。
空入力リスト・フラグが０に設定される。
空入力リスト番号が０に設定される。
不完全入力リスト・フラグ（ＩＩＬＦ）が１に設定される。
発生した不完全な入力リストの入力リスト番号が、パラメータ・ブロックの不完全入力リスト番号（ＩＩＬＮ）フィールドに配置される。
条件コード２が設定される。
【0152】
アドレスおよび長さの形成および更新は、アドレス指定モードによって決まる。
【0153】
第１のオペランドの長さが、他のレコードを格納するのに不十分である場合、動作が終了し、１つの実施形態では、以下が発生する。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが１に設定される。
ＭＭが０であり、命令の実行中に１つまたは複数のレコードが第１のオペランドの位置に配置された場合、キー値が継続レコード再呼び出しバッファに格納されてよい。
継続状態バッファが更新される。
空入力リスト・フラグが０に設定される。
空入力リスト番号が０に設定される。
不完全入力リスト・フラグが０に設定される。
不完全入力リスト番号が０に設定される。
条件コード１が設定される。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
ＭＭが０である場合、汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが１に設定される。
ＭＭが０であり、命令の実行中に１つまたは複数のレコードが第１のオペランドの位置に配置された場合、キー値が継続レコード再呼び出しバッファに格納されてよい。
継続状態バッファが更新される。
空入力リスト・フラグが０に設定される。
空入力リスト番号が０に設定される。
不完全入力リスト・フラグが０に設定される。
不完全入力リスト番号が０に設定される。
条件コード１が設定される。
【0154】
アドレスおよび長さの形成および更新は、アドレス指定モードによって決まる。
【0155】
マージ・モード（ＭＭ）が０であり、第２のオペランドの長さが１６未満である場合、動作が終了し、１つの実施形態では、以下が発生する。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが１に設定される。
命令の実行中に１つまたは複数のレコードが第１のオペランドの位置に配置された場合、キー値が継続レコード再呼び出しバッファに格納されてよい。
継続状態バッファが更新される。
空入力リスト・フラグが０に設定される。
空入力リスト番号が０に設定される。
不完全入力リスト・フラグが０に設定される。
不完全入力リスト番号が０に設定される。
条件コード１が設定される。
汎用レジスタＲ１内のアドレスおよび汎用レジスタＲ１＋１内の長さが更新される。
汎用レジスタＲ２内のアドレスおよび汎用レジスタＲ２＋１内の長さが更新される。
アクティブな状態にある入力リストに関して、入力リストＮのアドレス・フィールドおよび入力リストＮの長さフィールドが更新される。
モデル・バージョン番号が設定される。
継続フラグが１に設定される。
命令の実行中に１つまたは複数のレコードが第１のオペランドの位置に配置された場合、キー値が継続レコード再呼び出しバッファに格納されてよい。
継続状態バッファが更新される。
空入力リスト・フラグが０に設定される。
空入力リスト番号が０に設定される。
不完全入力リスト・フラグが０に設定される。
不完全入力リスト番号が０に設定される。
条件コード１が設定される。
【0156】
アドレスおよび長さの形成および更新は、アドレス指定モードによって決まる。
【0157】
命令の実行が完了で終了し（抑制、無効化、または打ち切りで終了しない）、正常完了が発生しない場合、動作終了条件は、部分的完了と呼ばれる。
【0158】
第１のオペランドの位置、第２のオペランドの位置、継続レコード再呼び出しバッファ、および格納されているパラメータ・ブロックの一部に対して、適用可能な場合、ＰＥＲ（プログラム・イベント記録）ストレージ変更イベントが認識される。ＰＥＲストレージ変更イベントが認識された場合、イベントが報告される前に、４Ｋ未満の追加のバイトが、指定されたＰＥＲストレージ領域と交差するオペランドの位置に格納される。
【0159】
パラメータ・ブロック、第１のオペランドの位置、および第２のオペランドの位置に対して、適用可能な場合、ＰＥＲゼロ・アドレス検出イベントが認識される。ゼロ・アドレス検出は、パラメータ・ブロック内で指定された入力リストのアドレスおよび継続レコード再呼び出しバッファ原点には適用されない。
【0160】
ＳＯＲＴＬ－ＳＦＬＲ機能に適用されるその他の条件の例の説明については、下の「その他の条件」を参照する。
【0161】
条件コード１を伴って命令が終了した場合、プログラムは、必要に応じて、第１のオペランドのアドレス、第１のオペランドの長さ、第２のオペランドのアドレス、第２のオペランドの長さ、任意のアクティブな入力リストのアドレス、および任意のアクティブな入力リストの長さを変更し、その後、動作を再開してよい。
【0162】
条件コード２を伴って命令が終了し、ＩＩＬＦが０に等しく、ＥＩＬＦが０に等しい場合、プログラムは、必要に応じて、第１のオペランドのアドレス、第１のオペランドの長さ、第２のオペランドのアドレス、第２のオペランドの長さ、任意のアクティブな入力リストのアドレス、および任意のアクティブな入力リストの長さを変更し、その後、動作を再開してよい。
【0163】
条件コード２を伴って命令が終了し、ＥＩＬＦが１に等しい場合、プログラムは、必要に応じて、ＥＩＬＮによって指定された入力リストのアドレスおよび長さを変更し、その後、動作を再開してよい。この場合、マージ・モード（ＭＭ）が１であるとき、プログラムは、第１のオペランドのアドレスおよび第１のオペランドの長さを変更してもよい。
【0164】
条件コード２を伴って命令が終了し、ＩＩＬＦが１に等しい場合、プログラムは、必要に応じて、ＩＩＬＮによって指定された入力リストのアドレスおよび長さを変更し、その後、動作を再開してよい。この場合、マージ・モード（ＭＭ）が１であるとき、プログラムは、第１のオペランドのアドレスおよび第１のオペランドの長さを変更してもよい。
【0165】
命令が条件コード３を伴って終了し、命令を再実行して動作を再開する前に、プログラムが、任意のアクティブな入力リストのアドレスまたは長さ、第１のオペランドのアドレスまたは長さ、あるいは第２のオペランドのアドレスまたは長さを変更した場合、結果が予測不可能になる。
【0166】
機能コード２：ＳＯＲＴＬ－ＳＶＬＲ（可変長レコード並べ替え）
ＳＯＲＴＬ－ＳＶＬＲ機能は、以下を除いて、ＳＯＲＴＬ－ＳＦＬＲ機能と同じように動作する。
レコードは、例えば図９に示されているように、固定長のキー９００、８バイトのペイロード長（ＰＬ：payload length）９０２、および可変長のペイロード９０４を含む。したがって、レコードは可変長を有する。
ＳＯＲＴＬ－ＳＶＬＲ機能の場合のパラメータ・ブロックのバイト１４～１５は、無視される。
各レコードのペイロード長フィールドの最下位の例えば２バイトは、同じレコード内のペイロードの長さをバイト単位で指定する符号なし２進整数を含む。０のペイロード長は有効である。ペイロード長は、例えば８の倍数であるべきであり、そうでない場合、１つの例では、一般オペランド・データ例外が認識される。ペイロード長フィールドの（例えば）最上位の６バイトは予備であり、ゼロを含むべきである。そうでない場合、プログラムは将来、互換性を維持して動作しなくなることがある。キー長（８）およびペイロード長の合計は、例えば４０９６より大きくなるべきではなく、そうでない場合、１つの例では、一般オペランド・データ例外が認識される。不適切なペイロード長の結果として一般オペランド・データ例外が認識された場合、この例外が発生したアクティブな入力リストに対応する入力リストのアドレスは、誤ったレコードの左端のバイトの論理アドレスを指定する。可変長レコードが第１のオペランドの位置に格納される場合、ペイロード長フィールドの予備のバイトは変更されない。
キー・サイズより大きく、レコード・サイズより小さい入力リスト長を有する入力リストからのレコードのキーのみを参照しようとする動作の単位の間に、不完全な入力リストが認識されないことがある。この場合、不完全な入力リストからのレコードを第１のオペランドの位置に格納しようとするときに、不完全な入力リストが認識される。
ＳＯＲＴＬ－ＳＶＬＲ機能は、以下を除いて、ＳＯＲＴＬ－ＳＦＬＲ機能と同じように動作する。
レコードは、例えば図９に示されているように、固定長のキー９００、８バイトのペイロード長（ＰＬ：payload length）９０２、および可変長のペイロード９０４を含む。したがって、レコードは可変長を有する。
ＳＯＲＴＬ－ＳＶＬＲ機能の場合のパラメータ・ブロックのバイト１４～１５は、無視される。
各レコードのペイロード長フィールドの最下位の例えば２バイトは、同じレコード内のペイロードの長さをバイト単位で指定する符号なし２進整数を含む。０のペイロード長は有効である。ペイロード長は、例えば８の倍数であるべきであり、そうでない場合、１つの例では、一般オペランド・データ例外が認識される。ペイロード長フィールドの（例えば）最上位の６バイトは予備であり、ゼロを含むべきである。そうでない場合、プログラムは将来、互換性を維持して動作しなくなることがある。キー長（８）およびペイロード長の合計は、例えば４０９６より大きくなるべきではなく、そうでない場合、１つの例では、一般オペランド・データ例外が認識される。不適切なペイロード長の結果として一般オペランド・データ例外が認識された場合、この例外が発生したアクティブな入力リストに対応する入力リストのアドレスは、誤ったレコードの左端のバイトの論理アドレスを指定する。可変長レコードが第１のオペランドの位置に格納される場合、ペイロード長フィールドの予備のバイトは変更されない。
キー・サイズより大きく、レコード・サイズより小さい入力リスト長を有する入力リストからのレコードのキーのみを参照しようとする動作の単位の間に、不完全な入力リストが認識されないことがある。この場合、不完全な入力リストからのレコードを第１のオペランドの位置に格納しようとするときに、不完全な入力リストが認識される。
【0167】
ＳＯＲＴＬ－ＳＶＬＲ機能の場合のパラメータ・ブロックは、上で示されたバイト１４～１５を除いて、ＳＯＲＴＬ－ＳＦＬＲ機能の場合のパラメータ・ブロックと同じである。
【0168】
ＳＯＲＴＬ－ＳＶＬＲ機能に適用されるその他の条件の説明については、下の「その他の条件」を参照する。
【0169】
特殊な条件
１つの実施形態では、リスト並べ替えの実行が試みられ、次のいずれかが当てはまる場合、指定例外が認識される。
汎用レジスタ０のビット５７～６３が、割り当てられていないか、またはインストールされていない機能コードを指定する。
Ｒ１フィールドが、奇数番号が付けられたレジスタまたは汎用レジスタ０を指定する。
Ｒ２フィールドが、奇数番号が付けられたレジスタまたは汎用レジスタ０を指定する。これは、マージ・モード（ＭＭ）が０または１である場合に当てはまる。
パラメータ・ブロックが、ダブルワード境界上で指定されない。
ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、第１のオペランドがダブルワード境界上で指定されない。
ＭＭが０である場合に、ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、第２のオペランドがダブルワード境界上で指定されない。
１つの実施形態では、リスト並べ替えの実行が試みられ、次のいずれかが当てはまる場合、指定例外が認識される。
汎用レジスタ０のビット５７～６３が、割り当てられていないか、またはインストールされていない機能コードを指定する。
Ｒ１フィールドが、奇数番号が付けられたレジスタまたは汎用レジスタ０を指定する。
Ｒ２フィールドが、奇数番号が付けられたレジスタまたは汎用レジスタ０を指定する。これは、マージ・モード（ＭＭ）が０または１である場合に当てはまる。
パラメータ・ブロックが、ダブルワード境界上で指定されない。
ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、第１のオペランドがダブルワード境界上で指定されない。
ＭＭが０である場合に、ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、第２のオペランドがダブルワード境界上で指定されない。
【0170】
１つの実施形態では、リスト並べ替えの実行が試みられ、次のいずれかが当てはまる場合、一般オペランド・データ例外が認識される。
ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、パラメータ・ブロック・バージョン番号のビット０～７のうちのどのビットも１の値を含んでいないか、または複数のビットが１の値を含んでおり、その場合、動作が抑制される。
ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、パラメータ・ブロック・バージョン番号によって指定されたパラメータ・ブロックのサイズまたは形式がモデルによってサポートされておらず、その場合、動作が抑制される。
ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、レコード・キー長が、０のキー・サイズ、８の倍数でないキー・サイズ、または４０９６より大きいキー・サイズを指定し、その場合、動作が抑制される。
ＳＯＲＴＬ－ＳＦＬＲ機能が指定され、レコード・ペイロード長が、８の倍数でないペイロード・サイズを指定するか、またはペイロード・サイズが、キー・サイズに加算されたときに４０９６よりも大きくなり、その場合、動作が抑制される。
ＳＯＲＴＬ－ＳＶＬＲ機能が指定され、レコード・ペイロード長が、８の倍数でないペイロード・サイズを指定するか、またはペイロード・サイズが、キー・サイズに加算されたときに４０８８よりも大きくなり、その場合、動作が抑制されるか、または打ち切られるかは、モデルに依存する。
ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、アクティブな入力リストのカウント・コード（ＡＩＬＣＣ）の値に１を加えた値が、パラメータ・ブロックによって表された入力リストの数よりも大きく、その場合、動作が抑制される。
ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、アクティブな入力リストに対応する入力リストのアドレスがダブルワード境界上で指定されず、その場合、動作が抑制される。
ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、パラメータ・ブロック・バージョン番号のビット０～７のうちのどのビットも１の値を含んでいないか、または複数のビットが１の値を含んでおり、その場合、動作が抑制される。
ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、パラメータ・ブロック・バージョン番号によって指定されたパラメータ・ブロックのサイズまたは形式がモデルによってサポートされておらず、その場合、動作が抑制される。
ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、レコード・キー長が、０のキー・サイズ、８の倍数でないキー・サイズ、または４０９６より大きいキー・サイズを指定し、その場合、動作が抑制される。
ＳＯＲＴＬ－ＳＦＬＲ機能が指定され、レコード・ペイロード長が、８の倍数でないペイロード・サイズを指定するか、またはペイロード・サイズが、キー・サイズに加算されたときに４０９６よりも大きくなり、その場合、動作が抑制される。
ＳＯＲＴＬ－ＳＶＬＲ機能が指定され、レコード・ペイロード長が、８の倍数でないペイロード・サイズを指定するか、またはペイロード・サイズが、キー・サイズに加算されたときに４０８８よりも大きくなり、その場合、動作が抑制されるか、または打ち切られるかは、モデルに依存する。
ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、アクティブな入力リストのカウント・コード（ＡＩＬＣＣ）の値に１を加えた値が、パラメータ・ブロックによって表された入力リストの数よりも大きく、その場合、動作が抑制される。
ＳＯＲＴＬ－ＳＦＬＲ機能またはＳＯＲＴＬ－ＳＶＬＲ機能が指定され、アクティブな入力リストに対応する入力リストのアドレスがダブルワード境界上で指定されず、その場合、動作が抑制される。
【0171】
その他の条件
１つの実施形態では、次の条件が当てはまる。
命令の実行が割り込み可能である。割り込みが発生した場合、命令が再実行されるときに割り込みの時点で再開するように、汎用レジスタＲ１およびＲ２内のアドレス、汎用レジスタＲ１＋１およびＲ２＋１内の長さ、およびパラメータ・ブロックの特定のフィールドが更新される。
１つの実施形態では、次の条件が当てはまる。
命令の実行が割り込み可能である。割り込みが発生した場合、命令が再実行されるときに割り込みの時点で再開するように、汎用レジスタＲ１およびＲ２内のアドレス、汎用レジスタＲ１＋１およびＲ２＋１内の長さ、およびパラメータ・ブロックの特定のフィールドが更新される。
【0172】
第１のオペランドのアドレスによって指定された位置の右から４Ｋバイトを超える位置に対して、アクセス例外が認識されない。入力リストのアドレスによって指定された位置の右から４Ｋバイトを超える位置に対して、アクセス例外が認識されない。
【0173】
アクセス例外が、第１のオペランド、第２のオペランド、またはいずれかの入力リストに対して認識されることになっている場合、その結果は、例外が認識されるか、または条件コード３が設定されるかのいずれかである。条件コード３が設定された場合、例外条件がまだ存在するということを仮定すると、同じオペランドの処理を続行するために命令が再実行されるときに、例外が認識される。
【0174】
レコードのキーがページ境界と交差し、両方のページにアクセス例外条件が存在する場合、いずれかのアクセス例外が認識されてよい。
【0175】
動作の単一の単位の間に処理されている複数のキーにアクセス例外条件が存在する場合、これらの条件のいずれかが認識されてよい。
【0176】
パラメータ・ブロックがページ境界と交差し、両方のページにアクセス例外条件が存在する場合、最も左のページに対してアクセス例外が認識される。
【0177】
部分的完了を伴って動作が終了した場合、最大４Ｋバイトのデータが、更新された第１のオペランドのアドレスによって指定された位置、またはその位置の右にある第１のオペランド内の位置に、格納されていてよい。そのような格納は、適用可能な場合、変更ビットの設定、および適用可能な場合、ＰＥＲストレージ変更イベントの認識をもたらす。同じオペランドの処理を続行するために命令が再実行される場合、これらの位置への格納が繰り返される。
【0178】
このＣＰＵ、他のＣＰＵ、およびチャネル・プログラムによって観察されるとき、パラメータ・ブロック、第１のオペランド、出力リストの概要説明バッファ、およびアクティブな状態にある入力リストへの参照は、多重アクセス参照であってよく、これらの格納位置へのアクセスは、必ずしもブロック・コンカレントではなく、これらのアクセスまたは参照のシーケンスは定義されない。
【0179】
１つの実施形態では、指定された機能がＳＯＲＴＬ－ＳＦＬＲまたはＳＯＲＴＬ－ＳＶＬＲであり、以下のいずれかが当てはまる場合、結果が予測不可能になる。
パラメータ・ブロックが、いずれかのアクティブな入力リストまたは第１のオペランドに重なる。
いずれかのアクティブな入力リストが、第１のオペランドに重なる。
マージ・モードが０であり、パラメータ・ブロックが第２のオペランドまたは継続レコード再呼び出しバッファに重なる。
マージ・モードが０であり、いずれかのアクティブな入力リストが第２のオペランドまたは継続レコード再呼び出しバッファに重なる。
マージ・モードが０であり、第１のオペランドが第２のオペランドまたは継続レコード再呼び出しバッファに重なる。
マージ・モードが０であり、第２のオペランドが継続レコード再呼び出しバッファに重なる。
他のＣＰＵまたはチャネル・プログラムが、入力リストまたは継続レコード再呼び出しバッファ内のレコードのキーに格納する。
パラメータ・ブロックが、いずれかのアクティブな入力リストまたは第１のオペランドに重なる。
いずれかのアクティブな入力リストが、第１のオペランドに重なる。
マージ・モードが０であり、パラメータ・ブロックが第２のオペランドまたは継続レコード再呼び出しバッファに重なる。
マージ・モードが０であり、いずれかのアクティブな入力リストが第２のオペランドまたは継続レコード再呼び出しバッファに重なる。
マージ・モードが０であり、第１のオペランドが第２のオペランドまたは継続レコード再呼び出しバッファに重なる。
マージ・モードが０であり、第２のオペランドが継続レコード再呼び出しバッファに重なる。
他のＣＰＵまたはチャネル・プログラムが、入力リストまたは継続レコード再呼び出しバッファ内のレコードのキーに格納する。
【0180】
生成される条件コードの例：
０ 正常完了
１ 第１のオペランドの長さがレコードのサイズ未満であるか、またはマージ・モードが０であり、第２のオペランドの長さが１６未満である（すなわち、第１または第２のオペランドの長さが、続行するのに不十分である）
２ 不完全な入力リストが発生したか（ＩＩＬＦ＝１）、またはＥＩＬＣＬが０以外であり、動作中に入力リストの長さが０に等しくなった（すなわち、不完全な入力リストまたは空の入力リストが発生した）
３ ＣＰＵによって決定されたデータ量が処理された（すなわち、ＣＰＵによって決定された完了）
０ 正常完了
１ 第１のオペランドの長さがレコードのサイズ未満であるか、またはマージ・モードが０であり、第２のオペランドの長さが１６未満である（すなわち、第１または第２のオペランドの長さが、続行するのに不十分である）
２ 不完全な入力リストが発生したか（ＩＩＬＦ＝１）、またはＥＩＬＣＬが０以外であり、動作中に入力リストの長さが０に等しくなった（すなわち、不完全な入力リストまたは空の入力リストが発生した）
３ ＣＰＵによって決定されたデータ量が処理された（すなわち、ＣＰＵによって決定された完了）
【0181】
プログラム例外：
アクセス（入力リストのフェッチ、パラメータ・ブロックおよび継続レコード再呼び出しバッファのフェッチおよび格納、オペランド１および２の格納）
ＤＸＣ（Data Exception Code：データ例外コード）０を伴うデータ、一般オペランド
演算（改良された並べ替え機能がインストールされていない場合）
指定
トランザクション制約
アクセス（入力リストのフェッチ、パラメータ・ブロックおよび継続レコード再呼び出しバッファのフェッチおよび格納、オペランド１および２の格納）
ＤＸＣ（Data Exception Code：データ例外コード）０を伴うデータ、一般オペランド
演算（改良された並べ替え機能がインストールされていない場合）
指定
トランザクション制約
【0182】
リスト並べ替え命令の実行の優先度が以下に示される。１３で始まる優先度の値を有する複数の条件が存在する場合、認識される条件は、動作が進むときに最初に発生した条件である。動作が再開されている（命令の実行の開始時に、継続フラグが１である）場合、アクティブな空でない入力リストに最初にアクセスする代わりに、キー間の以前の比較の履歴が使用されてよい。その結果、以前の比較の履歴が使用されない場合と比較して、処理の同じ時点で、特定の入力リストへのアクセスに関するアクセス例外が発生しないことがある。可変長レコードが処理されるときに、レコード長の関数である条件が、ペイロード長が決定される前に部分的に評価され、ペイロード長が決定された後に完全に評価されてよい。その結果、すべての要件を完全に評価した後ではなく、要件を部分的に評価した後にのみ、条件が存在するということが決定された場合、観察された優先度は、そのような条件間で異なることがある。
【0183】
実行の優先度（ＳＯＲＴＬ）
１．～６． 一般的なケースに関する、プログラム割り込み条件の優先度と同じ優先度を持つ例外。
７．Ａ 第２の命令のハーフワードに関するアクセス例外。
７．Ｂ 演算例外。
７．Ｃ トランザクション制約。
８．Ａ 無効な機能コードまたは無効なレジスタ番号に起因する指定例外。
８．Ｂ ダブルワード境界上で指定されない第１のオペランドに起因する指定例外。
８．Ｃ ダブルワード境界上で指定されない第１のオペランドに起因する指定例外。
８．Ｄ ダブルワード境界上で指定されない第２のオペランドに起因する指定例外であり、マージ・モードが０である。
９． パラメータ・ブロックのバイト０～７へのアクセスに関するアクセス例外。
１０． パラメータ・ブロック内のＰＢＶＮフィールドのサポートされていない値に起因する一般オペランド・データ例外。
１１． バイト０～７以外のパラメータ・ブロックのバイトへのアクセスに関するアクセス例外。
１２． ＰＢＶＮ以外のパラメータ・ブロック内のフィールドの無効な値に起因する一般オペランド・データ例外。
１３．Ａ アクティブな入力リストへのアクセスに関するアクセス例外。
１３．Ｂ マージ・モードが０である場合の継続レコード再呼び出しバッファへのアクセスに関するアクセス例外。
１３．Ｃ 第１のオペランドへのアクセスに関するアクセス例外。
１３．Ｄ マージ・モードが０である場合の第２のオペランドへのアクセスに関するアクセス例外。
１３．Ｅ 不完全な入力リストに起因する条件コード２。
１３．Ｆ 第１のオペランドの不十分な長さに起因する条件コード１。
１３．Ｇ マージ・モードが０である場合の第２のオペランドの不十分な長さに起因する条件コード１。
１３．Ｈ 可変長レコードの無効なペイロード長に起因する一般オペランド・データ例外。
１３．Ｉ 空の入力リストに起因する条件コード２。
１４． 条件コード３。
１．～６． 一般的なケースに関する、プログラム割り込み条件の優先度と同じ優先度を持つ例外。
７．Ａ 第２の命令のハーフワードに関するアクセス例外。
７．Ｂ 演算例外。
７．Ｃ トランザクション制約。
８．Ａ 無効な機能コードまたは無効なレジスタ番号に起因する指定例外。
８．Ｂ ダブルワード境界上で指定されない第１のオペランドに起因する指定例外。
８．Ｃ ダブルワード境界上で指定されない第１のオペランドに起因する指定例外。
８．Ｄ ダブルワード境界上で指定されない第２のオペランドに起因する指定例外であり、マージ・モードが０である。
９． パラメータ・ブロックのバイト０～７へのアクセスに関するアクセス例外。
１０． パラメータ・ブロック内のＰＢＶＮフィールドのサポートされていない値に起因する一般オペランド・データ例外。
１１． バイト０～７以外のパラメータ・ブロックのバイトへのアクセスに関するアクセス例外。
１２． ＰＢＶＮ以外のパラメータ・ブロック内のフィールドの無効な値に起因する一般オペランド・データ例外。
１３．Ａ アクティブな入力リストへのアクセスに関するアクセス例外。
１３．Ｂ マージ・モードが０である場合の継続レコード再呼び出しバッファへのアクセスに関するアクセス例外。
１３．Ｃ 第１のオペランドへのアクセスに関するアクセス例外。
１３．Ｄ マージ・モードが０である場合の第２のオペランドへのアクセスに関するアクセス例外。
１３．Ｅ 不完全な入力リストに起因する条件コード２。
１３．Ｆ 第１のオペランドの不十分な長さに起因する条件コード１。
１３．Ｇ マージ・モードが０である場合の第２のオペランドの不十分な長さに起因する条件コード１。
１３．Ｈ 可変長レコードの無効なペイロード長に起因する一般オペランド・データ例外。
１３．Ｉ 空の入力リストに起因する条件コード２。
１４． 条件コード３。
【0184】
プログラミングに関する注意。１つの実施形態では、
１．空入力リスト制御（ＥＩＬＣＬ）の意図された使用は、次のとおりである。
ＥＩＬＣＬ（０：１）
（２進数） 説明
００ アクティブな入力リストからのレコード（例えば、すべてのアクティブな入力リストからのすべてのレコード）が格納された後に停止する。
１０ 入力リスト０（常にアクティブ）が空になった後に停止する。
１１ いずれかのアクティブな入力リストが空になった後に停止する。
２． アクティブな入力リストのカウント・コード（ＡＩＬＣＣ）が０である場合、例えば１つのアクティブな入力リストのみが存在し、第１のオペランドの位置に格納された結果が、入力リスト０からフェッチされたデータと同じである。
３． 別々の命令およびデータ・キャッシュを実装するモデルが、命令キャッシュを使用して、アクティブな入力リスト内のデータへのストレージ・オペランド・フェッチ参照を実行してよい。
４． プログラムが、大きいデータ・セットの処理の一部として、０に等しいマージ・モードを使用して複数回、リスト並べ替えを呼び出す予定である場合、プログラムは、１つの例では、使用可能な入力リストを利用して、入力リスト間で均等にレコードを分割する。これによって、データ・セット全体を並べ替えるときにデータがアクセスされる回数を減らす。
５． ０に等しいマージ・モードを使用するリスト並べ替えが、設定された条件コード０および第２のオペランド内の複数の出力リストの概要説明（ＯＬＤ）を伴って終了した後に、並べ替えられた順序でレコードの単一のリストを生成しようとするプログラムは、以前のリスト並べ替えの呼び出しから得られたＯＬＤであると指定された入力リストを使用して、他のリスト並べ替え動作を呼び出す。この場合、１つの例では、リスト並べ替えの第２の呼び出しは、１に等しいマージ・モードを指定する。
同様に、１つの実施形態では、０に等しいマージ・モードを使用するリスト並べ替えを、必要な回数または望ましい回数呼び出して、多数のランダムな順序のレコードから並べ替えられたリストの完全なセットを生成した後に、１つの例では、１に等しいマージ・モードを使用して、リスト並べ替えが必要な回数または望ましい回数、呼び出され、単一の並べ替えられたリストを生成する。
６． （例えば）昇順の並べ替え順序で、複数の並べ替えられたリストを単一のリストにマージするときに、各レコードがアクセスされる回数を減らすために、プログラムは、１つの実施形態では、次のプロセスを実行する。
リスト並べ替えに使用できる入力リストの最大数（Ｎ）を決定する。
単一のリストにまだマージされていない並べ替えられたリストの最初のレコードのキーを比較する。最小の最初のキー値を含むＮ個のリストを選択する。
１に等しいマージ・モード（ＭＭ）、２進数１０に等しい空入力リスト制御（ＥＩＬＣＬ）、選択されたＮ個のリストのうちの最大の最初のキー値を含むリストの最初のレコードのみを指定する入力リスト０、および他のＮ－１個の選択されたリストを指定する残りの入力リストを使用して、リスト並べ替えを実行する。
条件コード２、０に等しいＩＩＬＦ、および０に等しいＥＩＬＦを伴ってリスト並べ替えが終了した後に、このプロセスを繰り返す。
１．空入力リスト制御（ＥＩＬＣＬ）の意図された使用は、次のとおりである。
ＥＩＬＣＬ（０：１）
（２進数） 説明
００ アクティブな入力リストからのレコード（例えば、すべてのアクティブな入力リストからのすべてのレコード）が格納された後に停止する。
１０ 入力リスト０（常にアクティブ）が空になった後に停止する。
１１ いずれかのアクティブな入力リストが空になった後に停止する。
２． アクティブな入力リストのカウント・コード（ＡＩＬＣＣ）が０である場合、例えば１つのアクティブな入力リストのみが存在し、第１のオペランドの位置に格納された結果が、入力リスト０からフェッチされたデータと同じである。
３． 別々の命令およびデータ・キャッシュを実装するモデルが、命令キャッシュを使用して、アクティブな入力リスト内のデータへのストレージ・オペランド・フェッチ参照を実行してよい。
４． プログラムが、大きいデータ・セットの処理の一部として、０に等しいマージ・モードを使用して複数回、リスト並べ替えを呼び出す予定である場合、プログラムは、１つの例では、使用可能な入力リストを利用して、入力リスト間で均等にレコードを分割する。これによって、データ・セット全体を並べ替えるときにデータがアクセスされる回数を減らす。
５． ０に等しいマージ・モードを使用するリスト並べ替えが、設定された条件コード０および第２のオペランド内の複数の出力リストの概要説明（ＯＬＤ）を伴って終了した後に、並べ替えられた順序でレコードの単一のリストを生成しようとするプログラムは、以前のリスト並べ替えの呼び出しから得られたＯＬＤであると指定された入力リストを使用して、他のリスト並べ替え動作を呼び出す。この場合、１つの例では、リスト並べ替えの第２の呼び出しは、１に等しいマージ・モードを指定する。
同様に、１つの実施形態では、０に等しいマージ・モードを使用するリスト並べ替えを、必要な回数または望ましい回数呼び出して、多数のランダムな順序のレコードから並べ替えられたリストの完全なセットを生成した後に、１つの例では、１に等しいマージ・モードを使用して、リスト並べ替えが必要な回数または望ましい回数、呼び出され、単一の並べ替えられたリストを生成する。
６． （例えば）昇順の並べ替え順序で、複数の並べ替えられたリストを単一のリストにマージするときに、各レコードがアクセスされる回数を減らすために、プログラムは、１つの実施形態では、次のプロセスを実行する。
リスト並べ替えに使用できる入力リストの最大数（Ｎ）を決定する。
単一のリストにまだマージされていない並べ替えられたリストの最初のレコードのキーを比較する。最小の最初のキー値を含むＮ個のリストを選択する。
１に等しいマージ・モード（ＭＭ）、２進数１０に等しい空入力リスト制御（ＥＩＬＣＬ）、選択されたＮ個のリストのうちの最大の最初のキー値を含むリストの最初のレコードのみを指定する入力リスト０、および他のＮ－１個の選択されたリストを指定する残りの入力リストを使用して、リスト並べ替えを実行する。
条件コード２、０に等しいＩＩＬＦ、および０に等しいＥＩＬＦを伴ってリスト並べ替えが終了した後に、このプロセスを繰り返す。
【0185】
７． 条件コード１が設定されてリスト並べ替えが終了した後に、プログラムは、１つの例では、動作を再開するためにリスト並べ替えを再び呼び出す前に、次のアクションを実行する。
第１のオペランドの長さが、処理されているレコードの最大レコード長未満である場合、必要に応じて、第１のオペランドの長さまたは第１のオペランドのアドレスおよび長さが更新されるべきである。
マージ・モード（ＭＭ）が０であり、第２のオペランドの長さが１６未満である場合、必要に応じて、第２のオペランドの長さまたは第２のオペランドのアドレスおよび長さが更新されるべきである。
いずれかのアクティブな入力リストの長さが０に等しい場合、レコードの他のリストを並べ替え動作に含めることを指定するように、対応する入力リストのアドレスおよび長さが更新されてよい。
８． 条件コード２が設定されてリスト並べ替えが終了した後に、プログラムは、１つの例では、動作を再開するためにリスト並べ替えを再び呼び出す前に、次のアクションを実行する。
不完全入力リスト・フラグ（ＩＩＬＦ）が１である場合、必要に応じて、不完全入力リスト番号（ＩＩＬＮ）によって識別された入力リストの長さまたは入力リストのアドレスおよび長さが更新されるべきである。
空入力リスト・フラグ（ＥＩＬＦ）が１である場合、必要に応じて、空入力リスト番号（ＥＩＬＮ）によって識別された入力リストの長さまたは入力リストのアドレスおよび長さが更新されるべきである。
ＩＩＬＦが０、ＥＩＬＦが０、かつ入力リスト０の長さが０である場合、必要に応じて、入力リスト０の長さまたは入力リスト０のアドレスおよび長さが更新されるべきである。さらに、アクティブな入力リストのアドレスおよび長さが更新されてよく、これは、入力リスト０によって指定された１つのレコードのみが最初に存在しており、空入力リスト制御（ＥＩＬＣＬ）が２進数１０である場合に、適切なアクションであってよい。
マージ・モード（ＭＭ）が１であり、第１のオペランドの長さが、処理されているレコードの最大レコード長未満である場合、必要に応じて、第１のオペランドの長さまたは第１のオペランドのアドレスおよび長さが更新されるべきである。
ＭＭが０であり、ＩＩＬＦが１またはＥＩＬＦが１のいずれかである場合、第１のオペランドのアドレスおよび長さ、ならびに第２のオペランドのアドレスおよび長さが更新されるべきではない。
ＭＭが０、ＩＩＬＦが０、ＥＩＬＦが０であり、第１のオペランドの長さが、処理されているレコードの最大レコード長未満である場合、必要に応じて、第１のオペランドの長さまたは第１のオペランドのアドレスおよび長さが更新されるべきである。
ＭＭが０、ＩＩＬＦが０、ＥＩＬＦが０であり、第２のオペランドの長さが１６未満である場合、必要に応じて、第２のオペランドの長さまたは第２のオペランドのアドレスおよび長さが更新されるべきである。
第１のオペランドの長さが、処理されているレコードの最大レコード長未満である場合、必要に応じて、第１のオペランドの長さまたは第１のオペランドのアドレスおよび長さが更新されるべきである。
マージ・モード（ＭＭ）が０であり、第２のオペランドの長さが１６未満である場合、必要に応じて、第２のオペランドの長さまたは第２のオペランドのアドレスおよび長さが更新されるべきである。
いずれかのアクティブな入力リストの長さが０に等しい場合、レコードの他のリストを並べ替え動作に含めることを指定するように、対応する入力リストのアドレスおよび長さが更新されてよい。
８． 条件コード２が設定されてリスト並べ替えが終了した後に、プログラムは、１つの例では、動作を再開するためにリスト並べ替えを再び呼び出す前に、次のアクションを実行する。
不完全入力リスト・フラグ（ＩＩＬＦ）が１である場合、必要に応じて、不完全入力リスト番号（ＩＩＬＮ）によって識別された入力リストの長さまたは入力リストのアドレスおよび長さが更新されるべきである。
空入力リスト・フラグ（ＥＩＬＦ）が１である場合、必要に応じて、空入力リスト番号（ＥＩＬＮ）によって識別された入力リストの長さまたは入力リストのアドレスおよび長さが更新されるべきである。
ＩＩＬＦが０、ＥＩＬＦが０、かつ入力リスト０の長さが０である場合、必要に応じて、入力リスト０の長さまたは入力リスト０のアドレスおよび長さが更新されるべきである。さらに、アクティブな入力リストのアドレスおよび長さが更新されてよく、これは、入力リスト０によって指定された１つのレコードのみが最初に存在しており、空入力リスト制御（ＥＩＬＣＬ）が２進数１０である場合に、適切なアクションであってよい。
マージ・モード（ＭＭ）が１であり、第１のオペランドの長さが、処理されているレコードの最大レコード長未満である場合、必要に応じて、第１のオペランドの長さまたは第１のオペランドのアドレスおよび長さが更新されるべきである。
ＭＭが０であり、ＩＩＬＦが１またはＥＩＬＦが１のいずれかである場合、第１のオペランドのアドレスおよび長さ、ならびに第２のオペランドのアドレスおよび長さが更新されるべきではない。
ＭＭが０、ＩＩＬＦが０、ＥＩＬＦが０であり、第１のオペランドの長さが、処理されているレコードの最大レコード長未満である場合、必要に応じて、第１のオペランドの長さまたは第１のオペランドのアドレスおよび長さが更新されるべきである。
ＭＭが０、ＩＩＬＦが０、ＥＩＬＦが０であり、第２のオペランドの長さが１６未満である場合、必要に応じて、第２のオペランドの長さまたは第２のオペランドのアドレスおよび長さが更新されるべきである。
【0186】
本明細書において説明されているように、１つの態様では、汎用プロセッサ上で並べ替えまたはマージあるいはその両方の動作を実行するための単一の命令（例えば、単一の設計されたマシン命令（リスト並べ替え））が提供される。１つの例では、データベースに対する並べ替えまたはマージあるいはその両方の動作を実施し、汎用プロセッサ上で実行されるプログラムは、基本命令のかなりのサブセットを置き換え、単一の命令を使用して動作を実施することができる。例えば、この命令は、命令セット・アーキテクチャ（ＩＳＡ：Instruction Set Architecture）において定義されたハードウェア命令である。その結果、並べ替えまたはマージあるいはその両方の動作に関するプログラムの複雑さが低減される。さらに、動作（したがって、プロセッサ）の性能が改善される。
【0187】
リスト並べ替え命令は、グラフィックス・プロセッシング・ユニット（ＧＰＵ：graphical processing unit）、データベース・エンジン（ＤＢＥ：database engine）、またはその他の種類の専用プロセッサなどの専用プロセッサではなく、有利に、汎用プロセッサ（例えば、本明細書ではプロセッサと呼ばれる中央処理装置）上で実行される。
【0188】
さまざまなフィールドおよびレジスタが説明されたが、本発明の１つまたは複数の態様は、その他のより多いか、またはより少ないフィールドまたはレジスタ、あるいはその他のサイズのフィールドおよびレジスタなどを使用してよい。多くの変形が可能である。例えば、命令の明示的に指定されたレジスタまたはフィールドの代わりに、暗黙のレジスタが使用されてよく、または暗黙のレジスタまたはフィールドの代わりに、明示的に指定されたレジスタまたはフィールドが使用されてよく、あるいはその両方であってよい。その他の変形も可能である。
【0189】
１つの例では、リスト並べ替え命令は、メガバイトまたはテラバイトのデータなどの、データベース（例えば、商用データベース）の大量のデータに対して有効である。したがって、この命令は割り込み可能であり、割り込まれたところから処理を再開することができる。
【0190】
命令が割り込まれた場合、動作（例えば、並べ替えまたはマージあるいはその両方）が部分的にのみ完了される。条件コードを、動作の部分的完了をプログラム（例えば、命令を発行するプログラム）に知らせる値に設定して、命令の実行が終了する。その後、プログラムが命令を再実行して、処理を再開してよい。
【0191】
命令は、１つの実施形態では、結果が生成される前にプロセッサにメタデータを事前に教えるために、複数の数の（例えば、かなりの数の）実行サイクルを採用する。プロセッサにメタデータを事前に教えることは、命令が実行されるか、または再実行されるたびに実行される。したがって、本発明の態様に従って、命令が再実行される時点で、以前に生成されたメタデータが再生される必要がないように、以前に生成されたメタデータが格納されて使用される。
【0192】
１つの例では、メタデータは、例えば、行われる次の比較を決定するための、入力リストのレコードの前の比較に関する情報などの、入力リストに関する情報を含んでいる、プロセッサの内部状態を含む。
【0193】
プロセッサは、メタデータを抽出し、プログラムによって提供された位置に格納する。次に、割り込みの後に命令が再実行されるときに、メタデータを再生するためのタスクを使用せずに、メタデータがこの位置から抽出され、プロセッサに読み込まれる。これによって、動作のメタデータを生成するために必要な時間を節約する。
【0194】
１つの特定の例では、コンピューティング環境は、単一のシステム・イメージとして機能するように一緒にリンクされることがある複数のシステムを含んでいる計算複合体である。個々のシステム（例えば、プロセッサ）は、同じモデル・タイプまたはバージョンでなくてよい。プログラムが、計算複合体内の任意のプロセッサ上で実行するために、発行されてよい。さらに、個々の命令が、１つのプロセッサ上で実行され、部分的に完了した状態で終了し、動作を再開するために異なるプロセッサ上で再実行されてよい。この命令は、１つの実施形態では、動作の再開を必要とせず、動作の再開に関連するオーバーヘッドを最小限に抑えるために使用されてよい、モデルに依存するデータの保存および読み込みをサポートする。モデルに依存するメタデータは、プロセッサのモデルに応じて格納され／読み込まれ、命令（例えば、並べ替え命令）の実行中に蓄積されるメタデータである。モデルに依存するメタデータは、例えば、命令を再実行するプロセッサがモデルに依存するメタデータを解釈できる場合に、命令の再実行において使用される。命令の再実行に基づいて、プロセッサがモデルに依存するメタデータを解釈できるかどうかに関する判定が行われる。プロセッサがモデルに依存するメタデータを解釈できる場合、このメタデータは、１つの例では、動作の処理およびコンピューティング環境内の性能を改善するために、命令の再実行において使用される。
【0195】
１つの実施形態では、割り込まれる前に命令を実行していたプロセッサのバージョンの指示（例えば、モデル・バージョン番号）が、命令によって指定された位置（例えば、パラメータ・ブロック内）に保存される。命令が再実行され、以前に命令を実行していたプロセッサのモデル・バージョン番号が、命令を再実行するために選択されたプロセッサのモデル・バージョン番号との定義済みの関係（例えば、等しい）を持っている場合、命令の再実行において、モデルに依存するメタデータが使用される。
【0196】
動作の実行を再開する一実施形態の詳細が、図１０Ａ～１０Ｂを参照してさらに説明される。例えば、図１０Ａは、部分的に完了された命令に関連する処理を示しており、図１０Ｂは、部分的に完了された命令の実行を再開することに関連する処理を示している。この例では、命令は、リスト並べ替え命令などの、並べ替えまたはマージあるいはその両方を実行する命令であるが、他の例では、割り込み可能な他の命令であってよい。例えば、プロセッサ（例えば、プロセッサ１０２または２０４）によって図１０Ａ～１０Ｂの処理が実行される。
【0197】
最初に図１０Ａを参照すると、プロセッサ上で実行される、並べ替えまたはマージあるいはその両方などの動作を実行する命令が、動作を完了する前に割り込まれる（ステップ１０００）。部分的完了に基づいて、継続インジケータ（例えば、パラメータ・ブロック３６０の継続フラグ３６８）が例えば１に設定され、部分的完了を示す（ステップ１００２）。さらに、並べ替え動作またはマージ動作、入力リストのレコードの前の比較に関する情報などの、プロセッサのモデルに依存するデータが、パラメータ・ブロック（例えば、継続状態バッファ３９０）に格納される（ステップ１００４）。
【0198】
図１０Ｂを参照すると、その後、選択されたプロセッサ上で命令（例えば、並べ替え／マージ命令）が実行される（ステップ１０５０）。この実行が命令の再実行である場合、プロセッサは、例えば、以前に命令を実行したプロセッサと同じプロセッサであるか、または計算複合体の異なるプロセッサである。この実行が命令の再実行であることを示すように継続インジケータが設定されているかどうかに関する判定が行われる（照会１０５２）。継続インジケータが、動作の再開を示すように設定されている場合（ステップ１０５３）、１つの実施形態では、選択されたプロセッサのモデル・タイプまたはバージョンが、命令が割り込まれたときに命令を実行していたプロセッサのモデル・タイプまたはバージョンと同じであるか、または互換性を持っているかどうかに関する判定がさらに行われる。例えば、前のプロセッサのモデル・バージョン番号が選択されたプロセッサのモデル・バージョン番号と同じであるかどうかに関する判定が行われる（照会１０５４）。モデル・バージョン番号が同じである場合（または、プロセッサが互換性を持っているという別の指示が存在する場合）、例えば、継続状態バッファ３９０に保存されているモデルに依存するデータが抽出され（ステップ１０５６）、プロセッサ内の１つまたは複数の選択された位置に読み込まれる（ステップ１０５８）。次に、抽出されて読み込まれたモデルに依存するデータが、命令の再実行において使用される（ステップ１０６０）。例えば、以前に実行された比較を繰り返す代わりに、行われる次の比較を決定するためにモデルに依存するデータが使用され、それによって実行時間を短縮し、性能を改善する。
【0199】
照会１０５４に戻り、モデル・バージョン番号が同じでない場合、１つの実施形態では、モデルに依存するデータを使用せずに、命令の再実行が続行する（ステップ１０６２）。さらに、１つの実施形態では、継続インジケータが設定されていない場合（照会１０５２）、この命令は、動作を再開するのではなく、動作を開始する（ステップ１０６４）。したがって１つの実施形態では、パラメータ・ブロック３６０の継続状態バッファ３９０からのデータ（例えば、モデルに依存するデータ）を使用せずに、動作が進む（ステップ１０６６）。
【0200】
本発明の１つまたは複数の態様は、コンピュータ技術に密接に関係しており、コンピュータ内の処理を容易にし、その性能を改善する。メタデータを再生する代わりに、割り込み後に命令が再実行されるときに、抽出されて保存されたメタデータを使用することによって、時間を節約し、コンピューティング環境内の性能を改善する。
【0201】
１つの特定の例では、再実行される命令がリスト並べ替え命令であり、リスト並べ替え命令は、データベースの多数のデータベース・レコードの並べ替えまたはマージあるいはその両方を実行するための単一の設計されたマシン命令であり、多くのソフトウェア命令を置き換え、コンピューティング環境内の性能を改善する。これらの並べ替えられたか、またはマージされたか、あるいはその両方のレコードは、コンピュータ処理、医用情報処理、セキュリティなどの、大量のデータの管理または使用あるいはその両方を行う多くの技術分野において使用されてよい。並べ替え／マージにおいて最適化を提供することで、情報の取得および情報の使用において実行時間を削減し、ストレージ要件を低減することによって、これらの技術分野が改善される。
【0202】
コンピューティング環境内の処理が、本発明の１つまたは複数の態様に関係している場合、その処理を容易にする一実施形態の詳細が、図１１Ａ～１１Ｂを参照してさらに説明される。
【0203】
図１１Ａを参照すると、１つの実施形態では、プロセッサ上で実行されている命令の動作の処理が完了の前に割り込まれたということの決定が、行われる（１１００）。この命令は、命令の前方への処理を再開するために、選択されたプロセッサ上で再実行される（１１０２）。この再実行することは、命令を再実行することにおいて、選択されたプロセッサによって、モデルに依存するメタデータが使用されるかどうかを判定することを含む（１１０４）。モデルに依存するメタデータが使用されるということの判定に基づいて、命令を再実行することにおいて、モデルに依存するメタデータが使用される（１１０６）。モデルに依存するメタデータが使用されないということの判定に基づいて、モデルに依存するメタデータを使用せずに、命令の再実行を進める（１１０８）。
【0204】
１つの実施形態では、モデルに依存するメタデータが使用されるかどうかの判定は、割り込まれたプロセッサのモデル・バージョンの指示を、選択されたプロセッサのモデル・バージョンの指示と比較することを含む（１１１０）。プロセッサのモデル・バージョンの指示が、選択されたプロセッサのモデル・バージョンの指示との定義済みの関係を持っていることに基づいて、命令を再実行することにおいて、モデルに依存するメタデータが使用される（１１１２）。一例として、定義済みの関係は、等しいことである（１１１４）。
【0205】
１つの実施形態では、プロセッサのモデル・バージョンの指示は、命令によって指定された位置に格納されているモデル・バージョン番号である（１１１６）。この位置は、例えば、メモリ内のパラメータ・ブロックである（１１１８）。さらに、メモリ内のパラメータ・ブロックは、モデルに依存するメタデータも含む（１１２０）。
【0206】
一例として、図１１Ｂを参照すると、命令を再実行することは、継続インジケータをチェックして、動作が部分的に完了しているかどうかを判定することをさらに含む（１１２２）。継続インジケータが、動作が部分的に完了していることを示すように設定されていることに基づいて、モデルに依存するメタデータが使用されるかどうかの判定が実行される（１１２４）。継続インジケータは、例えば、メモリ内のパラメータ・ブロックに格納される（１１２６）。
【0207】
１つの実施形態では、モデルに依存するメタデータを使用することは、命令によって指定された位置からモデルに依存するメタデータを抽出することと（１１２８）、この位置から抽出されたモデルに依存するメタデータを、選択されたプロセッサの１つまたは複数の選択された位置に読み込むことと（１１３０）を含む。モデルに依存するメタデータは、モデルに依存するメタデータを生成するために１つまたは複数のタスクを繰り返すことなしに、選択されたプロセッサに提供される（１１３２）。一例として、命令によって指定された位置は、命令によって指定されたメモリ内のパラメータ・ブロックの継続状態バッファを含む（１１３４）。
【0208】
その他の変形および実施形態が可能である。
【0209】
本発明の態様は、多くの種類のコンピューティング環境によって使用されてよい。本発明の１つまたは複数の態様を組み込んで使用するためのコンピューティング環境の別の実施形態が、図１２Ａを参照して説明される。この例では、コンピューティング環境１０は、例えば、１つまたは複数のバス１８またはその他の接続あるいはその両方を介して互いに結合された、ネイティブ中央処理装置（ＣＰＵ）１２、メモリ１４、および１つまたは複数の入出力デバイスまたはインターフェイスあるいはその両方１６を含む。例として、コンピューティング環境１０は、Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ（ニューヨーク州アーモンク）によって提供されるＰｏｗｅｒＰＣ（Ｒ）プロセッサ、ヒューレット・パッカード社（カリフォルニア州パロアルト市）によって提供されるインテルＩｔａｎｉｕｍ ＩＩプロセッサ内蔵ＨＰ Ｓｕｐｅｒｄｏｍｅ、あるいはＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ、ヒューレット・パッカード社、インテル社、Ｏｒａｃｌｅ社、またはその他の企業によって提供されるアーキテクチャに基づくその他のマシン、あるいはその組み合わせを含んでよい。ＩＢＭ、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅ、ＩＢＭ Ｚ、ｚ／ＯＳ、ＰＲ／ＳＭ、およびＰｏｗｅｒＰＣは、少なくとも１つの管轄区域内のＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎの商標または登録商標である。インテルおよびＩｔａｎｉｕｍは、米国およびその他の国における、インテル社またはその子会社の商標または登録商標である。
【0210】
ネイティブ中央処理装置１２は、環境内で処理中に使用される１つまたは複数の汎用レジスタまたは１つまたは複数の専用レジスタあるいはその両方などの、１つまたは複数のネイティブ・レジスタ２０を含む。これらのレジスタは、いずれかの特定の時点での環境の状態を表す情報を含む。
【0211】
さらに、ネイティブ中央処理装置１２は、メモリ１４に格納された命令およびコードを実行する。１つの特定の例では、中央処理装置は、メモリ１４に格納されたエミュレータ・コード２２を実行する。このコードは、あるアーキテクチャで構成されたコンピューティング環境が、他のアーキテクチャをエミュレートできるようにする。例えば、エミュレータ・コード２２は、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅハードウェア・アーキテクチャ以外のアーキテクチャに基づくマシン（ＰｏｗｅｒＰＣプロセッサ、ＨＰ Ｓｕｐｅｒｄｏｍｅサーバなど）が、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅハードウェア・アーキテクチャをエミュレートし、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅハードウェア・アーキテクチャに基づいて開発されたソフトウェアおよび命令を実行できるようにする。
【0212】
エミュレータ・コード２２に関する詳細が、図１２Ｂを参照してさらに説明される。メモリ１４に格納されたゲスト命令３０は、ネイティブＣＰＵ１２のアーキテクチャ以外のアーキテクチャにおいて実行されるように開発された（例えば、マシン命令と相互関係がある）ソフトウェア命令を含む。例えば、ゲスト命令３０は、ｚ／Ａｒｃｈｉｔｅｃｔｕｒｅハードウェア・アーキテクチャに基づくプロセッサ上で実行するように設計されてよいが、代わりに、例えばインテルＩｔａｎｉｕｍ ＩＩプロセッサであってよい、ネイティブＣＰＵ１２上でエミュレートされる。１つの例では、エミュレータ・コード２２は、メモリ１４から１つまたは複数のゲスト命令３０を取得するため、および取得された命令のローカル・バッファリングを任意選択的に提供するための命令フェッチ・ルーチン３２を含む。エミュレータ・コード２２は、取得されたゲスト命令の種類を決定するため、およびゲスト命令を、１つまたは複数の対応するネイティブ命令３６に変換するための命令変換ルーチン３４も含む。この変換は、例えば、ゲスト命令によって実行される機能を識別すること、およびこの機能を実行するためのネイティブ命令を選択することを含む。
【0213】
さらに、エミュレータ・コード２２は、ネイティブ命令の実行を引き起こすためのエミュレーション制御ルーチン４０を含む。エミュレーション制御ルーチン４０は、ネイティブＣＰＵ１２に、１つまたは複数のすでに取得されたゲスト命令をエミュレートするネイティブ命令のルーチンを実行させ、そのような実行の終了時に、次のゲスト命令またはゲスト命令のグループの取得をエミュレートするために、制御を命令フェッチ・ルーチンに返してよい。ネイティブ命令３６の実行は、データをメモリ１４からレジスタに読み込むこと、データをレジスタからメモリに再び格納すること、あるいは変換ルーチンによって決定された何らかの種類の算術演算または論理演算を実行することを含んでよい。
【0214】
例えば、各ルーチンは、メモリに格納されてネイティブ中央処理装置１２によって実行されるソフトウェアにおいて実装される。他の例では、ルーチンまたは動作のうちの１つまたは複数は、ファームウェア、ハードウェア、ソフトウェア、またはこれらの何らかの組み合わせにおいて実装される。エミュレートされたプロセッサのレジスタは、ネイティブＣＰＵのレジスタ２０を使用して、またはメモリ１４内の位置を使用することによって、エミュレートされてよい。実施形態では、ゲスト命令３０、ネイティブ命令３６、およびエミュレータ・コード２２は、同じメモリ内に存在してよく、または異なるメモリ・デバイス間で分配されてよい。
【0215】
前述されたコンピューティング環境は、使用可能なコンピューティング環境の例にすぎない。その他の分割されない環境、その他の分割された環境、またはその他のエミュレートされた環境、あるいはその組み合わせを含むが、これらに限定されない、その他の環境が使用されてよく、実施形態はいずれか１つの環境に限定されない。
【0216】
各コンピューティング環境は、本発明の１つまたは複数の態様を含むように構成されることができる。例えば、各コンピューティング環境は、本発明の１つまたは複数の態様に従って、並べ替えまたはマージあるいはその両方を提供するように構成されてよい。
【0217】
１つまたは複数の態様がクラウド・コンピューティングに関係してよい。
【0218】
本開示にはクラウド・コンピューティングに関する詳細な説明が含まれているが、本明細書において示された内容の実装は、クラウド・コンピューティング環境に限定されないと理解されるべきである。本発明の実施形態は、現在既知であるか、または今後開発される任意のその他の種類のコンピューティング環境と組み合わせて実装できる。
【0219】
クラウド・コンピューティングは、構成可能な計算リソース（例えば、ネットワーク、ネットワーク帯域幅、サーバ、処理、メモリ、ストレージ、アプリケーション、仮想マシン、およびサービス）の共有プールへの便利なオンデマンドのネットワーク・アクセスを可能にするためのサービス提供モデルであり、管理上の手間またはサービス・プロバイダとのやりとりを最小限に抑えて、これらのリソースを迅速にプロビジョニングおよび解放することができる。このクラウド・モデルは、少なくとも５つの特徴、少なくとも３つのサービス・モデル、および少なくとも４つのデプロイメント・モデルを含むことができる。
【0220】
特徴は、次のとおりである。
オンデマンドのセルフ・サービス：クラウドの利用者は、サーバの時間、ネットワーク・ストレージなどの計算能力を一方的に、サービス・プロバイダとの人間的なやりとりを必要とせず、必要に応じて自動的にプロビジョニングすることができる。
幅広いネットワーク・アクセス：クラウドの能力は、ネットワークを経由して利用可能であり、標準的なメカニズムを使用してアクセスできるため、異種のシン・クライアントまたはシック・クライアント・プラットフォーム（例えば、携帯電話、ラップトップ、およびＰＤＡ）による利用を促進する。
リソース・プール：プロバイダの計算リソースは、プールされ、マルチテナント・モデルを使用して複数の利用者に提供される。さまざまな物理的および仮想的リソースが、要求に従って動的に割り当ておよび再割り当てされる。場所に依存しないという感覚があり、利用者は通常、提供されるリソースの正確な場所に関して管理することも知ることもないが、さらに高い抽象レベルでは、場所（例えば、国、州、またはデータセンター）を指定できる場合がある。
迅速な順応性：クラウドの能力は、迅速かつ柔軟に、場合によっては自動的にプロビジョニングされ、素早くスケールアウトし、迅速に解放されて素早くスケールインすることができる。プロビジョニングに使用できる能力は、利用者には、多くの場合、任意の量をいつでも無制限に購入できるように見える。
測定されるサービス：クラウド・システムは、計測機能を活用することによって、サービスの種類（例えば、ストレージ、処理、帯域幅、およびアクティブなユーザのアカウント）に適した抽象レベルで、リソースの使用を自動的に制御および最適化する。リソースの使用量は監視、制御、および報告することができ、利用されるサービスのプロバイダと利用者の両方に透明性が提供される。
オンデマンドのセルフ・サービス：クラウドの利用者は、サーバの時間、ネットワーク・ストレージなどの計算能力を一方的に、サービス・プロバイダとの人間的なやりとりを必要とせず、必要に応じて自動的にプロビジョニングすることができる。
幅広いネットワーク・アクセス：クラウドの能力は、ネットワークを経由して利用可能であり、標準的なメカニズムを使用してアクセスできるため、異種のシン・クライアントまたはシック・クライアント・プラットフォーム（例えば、携帯電話、ラップトップ、およびＰＤＡ）による利用を促進する。
リソース・プール：プロバイダの計算リソースは、プールされ、マルチテナント・モデルを使用して複数の利用者に提供される。さまざまな物理的および仮想的リソースが、要求に従って動的に割り当ておよび再割り当てされる。場所に依存しないという感覚があり、利用者は通常、提供されるリソースの正確な場所に関して管理することも知ることもないが、さらに高い抽象レベルでは、場所（例えば、国、州、またはデータセンター）を指定できる場合がある。
迅速な順応性：クラウドの能力は、迅速かつ柔軟に、場合によっては自動的にプロビジョニングされ、素早くスケールアウトし、迅速に解放されて素早くスケールインすることができる。プロビジョニングに使用できる能力は、利用者には、多くの場合、任意の量をいつでも無制限に購入できるように見える。
測定されるサービス：クラウド・システムは、計測機能を活用することによって、サービスの種類（例えば、ストレージ、処理、帯域幅、およびアクティブなユーザのアカウント）に適した抽象レベルで、リソースの使用を自動的に制御および最適化する。リソースの使用量は監視、制御、および報告することができ、利用されるサービスのプロバイダと利用者の両方に透明性が提供される。
【0221】
サービス・モデルは、次のとおりである。
ＳａａＳ（Software as a Service）：利用者に提供される能力は、クラウド・インフラストラクチャ上で稼働しているプロバイダのアプリケーションの利用である。それらのアプリケーションは、Ｗｅｂブラウザ（例えば、Ｗｅｂベースの電子メール）などのシン・クライアント・インターフェイスを介して、さまざまなクライアント・デバイスからアクセスできる。利用者は、ネットワーク、サーバ、オペレーティング・システム、ストレージ、または個々のアプリケーション機能を含む基盤になるクラウド・インフラストラクチャを、限定的なユーザ固有のアプリケーション構成設定を行う可能性を除き、管理することも制御することもない。
ＰａａＳ（Platform as a Service）：利用者に提供される能力は、プロバイダによってサポートされるプログラミング言語およびツールを使用して作成された、利用者が作成または取得したアプリケーションをクラウド・インフラストラクチャにデプロイすることである。利用者は、ネットワーク、サーバ、オペレーティング・システム、またはストレージを含む基盤になるクラウド・インフラストラクチャを管理することも制御することもないが、デプロイされたアプリケーション、および場合によってはアプリケーション・ホスティング環境の構成を制御することができる。
ＩａａＳ（Infrastructure as a Service）：利用者に提供される能力は、処理、ストレージ、ネットワーク、およびその他の基本的な計算リソースのプロビジョニングであり、利用者は、オペレーティング・システムおよびアプリケーションを含むことができる任意のソフトウェアをデプロイして実行できる。利用者は、基盤になるクラウド・インフラストラクチャを管理することも制御することもないが、オペレーティング・システム、ストレージ、およびデプロイされたアプリケーションを制御することができ、場合によっては、選択されたネットワーク・コンポーネント（例えば、ホスト・ファイアウォール）を限定的に制御できる。
ＳａａＳ（Software as a Service）：利用者に提供される能力は、クラウド・インフラストラクチャ上で稼働しているプロバイダのアプリケーションの利用である。それらのアプリケーションは、Ｗｅｂブラウザ（例えば、Ｗｅｂベースの電子メール）などのシン・クライアント・インターフェイスを介して、さまざまなクライアント・デバイスからアクセスできる。利用者は、ネットワーク、サーバ、オペレーティング・システム、ストレージ、または個々のアプリケーション機能を含む基盤になるクラウド・インフラストラクチャを、限定的なユーザ固有のアプリケーション構成設定を行う可能性を除き、管理することも制御することもない。
ＰａａＳ（Platform as a Service）：利用者に提供される能力は、プロバイダによってサポートされるプログラミング言語およびツールを使用して作成された、利用者が作成または取得したアプリケーションをクラウド・インフラストラクチャにデプロイすることである。利用者は、ネットワーク、サーバ、オペレーティング・システム、またはストレージを含む基盤になるクラウド・インフラストラクチャを管理することも制御することもないが、デプロイされたアプリケーション、および場合によってはアプリケーション・ホスティング環境の構成を制御することができる。
ＩａａＳ（Infrastructure as a Service）：利用者に提供される能力は、処理、ストレージ、ネットワーク、およびその他の基本的な計算リソースのプロビジョニングであり、利用者は、オペレーティング・システムおよびアプリケーションを含むことができる任意のソフトウェアをデプロイして実行できる。利用者は、基盤になるクラウド・インフラストラクチャを管理することも制御することもないが、オペレーティング・システム、ストレージ、およびデプロイされたアプリケーションを制御することができ、場合によっては、選択されたネットワーク・コンポーネント（例えば、ホスト・ファイアウォール）を限定的に制御できる。
【0222】
デプロイメント・モデルは、次のとおりである。
プライベート・クラウド：このクラウド・インフラストラクチャは、ある組織のためにのみ運用される。この組織またはサード・パーティによって管理することができ、オンプレミスまたはオフプレミスに存在することができる。
コミュニティ・クラウド：このクラウド・インフラストラクチャは、複数の組織によって共有され、関心事（例えば、任務、セキュリティ要件、ポリシー、およびコンプライアンスに関する考慮事項）を共有している特定のコミュニティをサポートする。これらの組織またはサード・パーティによって管理することができ、オンプレミスまたはオフプレミスに存在することができる。
パブリック・クラウド：このクラウド・インフラストラクチャは、一般ユーザまたは大規模な業界団体が使用できるようになっており、クラウド・サービスを販売する組織によって所有される。
ハイブリッド・クラウド：このクラウド・インフラストラクチャは、データとアプリケーションの移植を可能にする標準化された技術または独自の技術（例えば、クラウド間の負荷バランスを調整するためのクラウド・バースト）によって固有の実体を残したまま互いに結合された２つ以上のクラウド（プライベート、コミュニティ、またはパブリック）の複合である。
プライベート・クラウド：このクラウド・インフラストラクチャは、ある組織のためにのみ運用される。この組織またはサード・パーティによって管理することができ、オンプレミスまたはオフプレミスに存在することができる。
コミュニティ・クラウド：このクラウド・インフラストラクチャは、複数の組織によって共有され、関心事（例えば、任務、セキュリティ要件、ポリシー、およびコンプライアンスに関する考慮事項）を共有している特定のコミュニティをサポートする。これらの組織またはサード・パーティによって管理することができ、オンプレミスまたはオフプレミスに存在することができる。
パブリック・クラウド：このクラウド・インフラストラクチャは、一般ユーザまたは大規模な業界団体が使用できるようになっており、クラウド・サービスを販売する組織によって所有される。
ハイブリッド・クラウド：このクラウド・インフラストラクチャは、データとアプリケーションの移植を可能にする標準化された技術または独自の技術（例えば、クラウド間の負荷バランスを調整するためのクラウド・バースト）によって固有の実体を残したまま互いに結合された２つ以上のクラウド（プライベート、コミュニティ、またはパブリック）の複合である。
【0223】
クラウド・コンピューティング環境は、ステートレス、疎結合、モジュール性、および意味的相互運用性に重点を置いたサービス指向の環境である。クラウド・コンピューティングの中心になるのは、相互接続されたノードのネットワークを含んでいるインフラストラクチャである。
【0224】
ここで図１３を参照すると、例示的なクラウド・コンピューティング環境５０が示されている。図示されているように、クラウド・コンピューティング環境５０は、クラウドの利用者によって使用されるローカル・コンピューティング・デバイス（例えば、パーソナル・デジタル・アシスタント（ＰＤＡ：personal digital assistant）または携帯電話５４Ａ、デスクトップ・コンピュータ５４Ｂ、ラップトップ・コンピュータ５４Ｃ、または自動車コンピュータ・システム５４Ｎ、あるいはその組み合わせなど）が通信できる１つまたは複数のクラウド・コンピューティング・ノード５２を含んでいる。ノード５２は、互いに通信してよい。ノード５２は、１つまたは複数のネットワーク内で、本明細書において前述されたプライベート・クラウド、コミュニティ・クラウド、パブリック・クラウド、またはハイブリッド・クラウド、あるいはこれらの組み合わせなどに、物理的または仮想的にグループ化されてよい（図示されていない）。これによって、クラウド・コンピューティング環境５０は、クラウドの利用者がローカル・コンピューティング・デバイス上でリソースを維持する必要のないインフラストラクチャ、プラットフォーム、またはＳａａＳ、あるいはその組み合わせを提供できる。図１２に示されたコンピューティング・デバイス５４Ａ～Ｎの種類は、例示のみが意図されており、コンピューティング・ノード５２およびクラウド・コンピューティング環境５０は、任意の種類のネットワークまたはネットワーク・アドレス可能な接続（例えば、Ｗｅｂブラウザを使用した接続）あるいはその両方を経由して任意の種類のコンピュータ制御デバイスと通信することができると理解される。
【0225】
ここで図１４を参照すると、クラウド・コンピューティング環境５０（図１３）によって提供される機能的抽象レイヤのセットが示されている。図１３に示されたコンポーネント、レイヤ、および機能は、例示のみが意図されており、本発明の実施形態がこれらに限定されないということが、あらかじめ理解されるべきである。図示されているように、次のレイヤおよび対応する機能が提供される。
ハードウェアおよびソフトウェア・レイヤ６０は、ハードウェア・コンポーネントおよびソフトウェア・コンポーネントを含む。ハードウェア・コンポーネントの例は、メインフレーム６１、ＲＩＳＣ（Reduced Instruction Set Computer）アーキテクチャベースのサーバ６２、サーバ６３、ブレード・サーバ６４、ストレージ・デバイス６５、ならびにネットワークおよびネットワーク・コンポーネント６６を含む。一部の実施形態では、ソフトウェア・コンポーネントは、ネットワーク・アプリケーション・サーバ・ソフトウェア６７およびデータベース・ソフトウェア６８を含む。
仮想化レイヤ７０は、仮想サーバ７１、仮想ストレージ７２、仮想プライベート・ネットワークを含む仮想ネットワーク７３、仮想アプリケーションおよびオペレーティング・システム７４、ならびに仮想クライアント７５などの仮想的実体を提供できる抽象レイヤを提供する。
ハードウェアおよびソフトウェア・レイヤ６０は、ハードウェア・コンポーネントおよびソフトウェア・コンポーネントを含む。ハードウェア・コンポーネントの例は、メインフレーム６１、ＲＩＳＣ（Reduced Instruction Set Computer）アーキテクチャベースのサーバ６２、サーバ６３、ブレード・サーバ６４、ストレージ・デバイス６５、ならびにネットワークおよびネットワーク・コンポーネント６６を含む。一部の実施形態では、ソフトウェア・コンポーネントは、ネットワーク・アプリケーション・サーバ・ソフトウェア６７およびデータベース・ソフトウェア６８を含む。
仮想化レイヤ７０は、仮想サーバ７１、仮想ストレージ７２、仮想プライベート・ネットワークを含む仮想ネットワーク７３、仮想アプリケーションおよびオペレーティング・システム７４、ならびに仮想クライアント７５などの仮想的実体を提供できる抽象レイヤを提供する。
【0226】
１つの例では、管理レイヤ８０は、以下で説明される機能を提供することができる。リソース・プロビジョニング８１は、クラウド・コンピューティング環境内でタスクを実行するために利用される計算リソースおよびその他のリソースの動的調達を行う。計測および価格設定８２は、クラウド・コンピューティング環境内でリソースが利用される際のコスト追跡、およびそれらのリソースの利用に対する請求書の作成と送付を行う。１つの例では、それらのリソースは、アプリケーション・ソフトウェア・ライセンスを含んでよい。セキュリティは、クラウドの利用者およびタスクのＩＤ検証を行うとともに、データおよびその他のリソースの保護を行う。ユーザ・ポータル８３は、クラウド・コンピューティング環境へのアクセスを利用者およびシステム管理者に提供する。サービス・レベル管理８４は、必要なサービス・レベルを満たすように、クラウドの計算リソースの割り当てと管理を行う。サービス水準合意（ＳＬＡ：Service Level Agreement）計画および実行８５は、今後の要求が予想されるクラウドの計算リソースの事前準備および調達を、ＳＬＡに従って行う。
【0227】
ワークロード・レイヤ９０は、クラウド・コンピューティング環境で利用できる機能の例を示している。このレイヤから提供されてよいワークロードおよび機能の例としては、マッピングおよびナビゲーション９１、ソフトウェア開発およびライフサイクル管理９２、仮想クラスルーム教育の配信９３、データ解析処理９４、トランザクション処理９５、および並べ替えまたはマージあるいはその両方の処理９６が挙げられる。
【0228】
本発明の態様は、任意の可能な統合の技術的詳細レベルで、システム、方法、またはコンピュータ・プログラム製品、あるいはその組み合わせであってよい。コンピュータ・プログラム製品は、プロセッサに本発明の態様を実行させるためのコンピュータ可読プログラム命令を含んでいるコンピュータ可読ストレージ媒体を含んでよい。
【0229】
コンピュータ可読ストレージ媒体は、命令実行デバイスによって使用するための命令を保持および格納できる有形のデバイスであることができる。コンピュータ可読ストレージ媒体は、例えば、電子ストレージ・デバイス、磁気ストレージ・デバイス、光ストレージ・デバイス、電磁ストレージ・デバイス、半導体ストレージ・デバイス、またはこれらの任意の適切な組み合わせであってよいが、これらに限定されない。コンピュータ可読ストレージ媒体のさらに具体的な例の非網羅的リストは、ポータブル・フロッピー（Ｒ）・ディスク、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ：random access memory）、読み取り専用メモリ（ＲＯＭ：read-only memory）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ：erasable programmable read-only memoryまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ：static random access memory）、ポータブル・コンパクト・ディスク読み取り専用メモリ（ＣＤ－ＲＯＭ：compact disc read-only memory）、デジタル多用途ディスク（ＤＶＤ：digital versatile disk）、メモリ・スティック、フロッピー（Ｒ）・ディスク、パンチカードまたは命令が記録されている溝の中の隆起構造などの機械的にエンコードされるデバイス、およびこれらの任意の適切な組み合わせを含む。本明細書において使用されるとき、コンピュータ可読ストレージ媒体は、それ自体が、電波またはその他の自由に伝搬する電磁波、導波管またはその他の送信媒体を伝搬する電磁波（例えば、光ファイバ・ケーブルを通過する光パルス）、あるいはワイヤを介して送信される電気信号などの一過性の信号であると解釈されるべきではない。
【0230】
本明細書に記載されたコンピュータ可読プログラム命令は、コンピュータ可読ストレージ媒体から各コンピューティング・デバイス／処理デバイスへ、またはネットワーク（例えば、インターネット、ローカル・エリア・ネットワーク、広域ネットワーク、または無線ネットワーク、あるいはその組み合わせ）を介して外部コンピュータまたは外部ストレージ・デバイスへダウンロードされ得る。このネットワークは、銅伝送ケーブル、光伝送ファイバ、無線送信、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、またはエッジ・サーバ、あるいはその組み合わせを備えてよい。各コンピューティング・デバイス／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インターフェイスは、コンピュータ可読プログラム命令をネットワークから受信し、それらのコンピュータ可読プログラム命令を各コンピューティング・デバイス／処理デバイス内のコンピュータ可読ストレージ媒体に格納するために転送する。
【0231】
本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セット・アーキテクチャ（ＩＳＡ：instruction-set-architecture）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、集積回路のための構成データ、あるいは、Ｓｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋などのオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様のプログラミング言語などの手続き型プログラミング言語を含む１つまたは複数のプログラミング言語の任意の組み合わせで記述されたソース・コードまたはオブジェクト・コードであってよい。コンピュータ可読プログラム命令は、ユーザのコンピュータ上で全体的に実行すること、ユーザのコンピュータ上でスタンドアロン・ソフトウェア・パッケージとして部分的に実行すること、ユーザのコンピュータ上およびリモート・コンピュータ上でそれぞれ部分的に実行すること、あるいはリモート・コンピュータ上またはサーバ上で全体的に実行することができる。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ：local area network）または広域ネットワーク（ＷＡＮ：wide areanetwork）を含む任意の種類のネットワークを介してユーザのコンピュータに接続されてよく、または接続は、（例えば、インターネット・サービス・プロバイダを使用してインターネットを介して）外部コンピュータに対して行われてよい。一部の実施形態では、本発明の態様を実行するために、例えばプログラマブル論理回路、フィールドプログラマブル・ゲート・アレイ（ＦＰＧＡ：field-programmable gate arrays）、またはプログラマブル・ロジック・アレイ（ＰＬＡ：programmable logic arrays）を含む電子回路は、コンピュータ可読プログラム命令の状態情報を利用することによって、電子回路をカスタマイズするためのコンピュータ可読プログラム命令を実行してよい。
【0232】
本発明の態様は、本明細書において、本発明の実施形態に従って、方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図またはブロック図あるいはその両方を参照して説明される。フローチャート図またはブロック図あるいはその両方の各ブロック、ならびにフローチャート図またはブロック図あるいはその両方に含まれるブロックの組み合わせが、コンピュータ可読プログラム命令によって実装され得るということが理解されるであろう。
【0233】
これらのコンピュータ可読プログラム命令は、コンピュータまたはその他のプログラム可能なデータ処理装置のプロセッサを介して実行される命令が、フローチャートまたはブロック図あるいはその両方のブロックに指定される機能／動作を実施する手段を作り出すべく、汎用コンピュータ、専用コンピュータ、または他のプログラム可能なデータ処理装置のプロセッサに提供されてマシンを作り出すものであってよい。これらのコンピュータ可読プログラム命令は、命令が格納されたコンピュータ可読ストレージ媒体がフローチャートまたはブロック図あるいはその両方のブロックに指定される機能／動作の態様を実施する命令を含んでいる製品を備えるように、コンピュータ可読ストレージ媒体に格納され、コンピュータ、プログラム可能なデータ処理装置、または他のデバイス、あるいはその組み合わせに特定の方式で機能するように指示できるものであってもよい。
【0234】
コンピュータ可読プログラム命令は、コンピュータ上、その他のプログラム可能な装置上、またはその他のデバイス上で実行される命令が、フローチャートまたはブロック図あるいはその両方のブロックに指定される機能／動作を実施するように、コンピュータ、その他のプログラム可能なデータ処理装置、またはその他のデバイスに読み込まれてもよく、それによって、一連の動作可能なステップを、コンピュータ上、その他のプログラム可能な装置上、またはコンピュータ実装プロセスを生成するその他のデバイス上で実行させる。
【0235】
図内のフローチャートおよびブロック図は、本発明のさまざまな実施形態に従って、システム、方法、およびコンピュータ・プログラム製品の可能な実装のアーキテクチャ、機能、および動作を示す。これに関して、フローチャートまたはブロック図内の各ブロックは、規定された論理機能を実装するための１つまたは複数の実行可能な命令を備える、命令のモジュール、セグメント、または部分を表してよい。一部の代替の実装では、ブロックに示された機能は、図に示された順序とは異なる順序で発生してよい。例えば、連続して示された２つのブロックは、実際には、含まれている機能に応じて、実質的に同時に実行されるか、または場合によっては逆の順序で実行されてよい。ブロック図またはフローチャート図あるいはその両方の各ブロック、ならびにブロック図またはフローチャート図あるいはその両方に含まれるブロックの組み合わせは、規定された機能または動作を実行するか、または専用ハードウェアとコンピュータ命令の組み合わせを実行する専用ハードウェアベースのシステムによって実装され得るということにも注意する。
【0236】
上に加えて、顧客の環境の管理を提供するサービス・プロバイダによって、１つまたは複数の態様が提供されること、提示されること、デプロイされること、管理されること、サービス提供されることなどが行われてよい。例えば、サービス・プロバイダは、１人または複数人の顧客のために１つまたは複数の態様を実行するコンピュータ・コードまたはコンピュータ・インフラストラクチャあるいはその両方を作成すること、維持すること、サポートすることなどを行うことができる。その見返りとして、サービス・プロバイダは、例えばサブスクリプションまたは料金契約あるいはその両方の下で、顧客から支払いを受け取ってよい。追加または代替として、サービス・プロバイダは、１つまたは複数のサード・パーティへの広告コンテンツの販売から支払いを受け取ってよい。
【0237】
１つの態様では、１つまたは複数の実施形態を実行するために、アプリケーションがデプロイされてよい。１つの例として、アプリケーションのデプロイは、１つまたは複数の実施形態を実行するよう機能するコンピュータ・インフラストラクチャを提供することを含む。
【0238】
さらに別の態様として、コンピュータ可読コードをコンピューティング・システムに統合することを含むコンピューティング・インフラストラクチャがデプロイされてよく、このコンピューティング・インフラストラクチャでは、コンピューティング・システムと組み合わせたコードが、１つまたは複数の実施形態を実行できる。
【0239】
さらに別の態様として、コンピュータ可読コードをコンピュータ・システムに統合することを含んでいる、コンピューティング・インフラストラクチャを統合するためのプロセスが提供されてよい。コンピュータ・システムは、コンピュータ可読媒体を備え、このコンピュータ可読媒体では、コンピュータ媒体が１つまたは複数の実施形態を含む。コンピュータ・システムと組み合わせたコードは、１つまたは複数の実施形態を実行できる。
【0240】
上ではさまざまな実施形態が説明されたが、それらは単なる例である。例えば、１つまたは複数の実施形態を組み込んで使用するために、他のアーキテクチャのコンピューティング環境が使用され得る。さらに、さまざまな命令または動作が使用されてよい。さらに、さまざまなレジスタが使用されてよく、またはその他の種類の（レジスタ番号以外の）指示が指定されてよく、あるいはその両方が行われてよい。多くの変形が可能である。
【0241】
さらに、他の種類のコンピューティング環境が、恩恵を受けることができ、使用され得る。一例として、プログラム・コードの格納または実行あるいはその両方を行うのに適した、システム・バスを介して直接的または間接的にメモリ素子に結合された少なくとも２つのプロセッサを含んでいる、データ処理システムを使用できる。これらのメモリ素子は、例えば、プログラム・コードの実際の実行時に使用されるローカル・メモリ、バルク・ストレージ、および実行時にバルク・ストレージからコードが取得されなければならない回数を減らすために少なくとも一部のプログラム・コードを一時的に格納するキャッシュ・メモリを含む。
【0242】
入出力デバイスまたはＩ／Ｏデバイス（キーボード、ディスプレイ、ポインティング・デバイス、ＤＡＳＤ、テープ、ＣＤ、ＤＶＤ、サム・ドライブ、およびその他の記憶媒体などを含むが、これらに限定されない）は、直接的に、または介在するＩ／Ｏコントローラを通じて、システムに結合できる。ネットワーク・アダプタがシステムに結合され、介在するプライベート・ネットワークまたはパブリック・ネットワークを通じて、データ処理システムを、他のデータ処理システムまたはリモート・プリンタまたはストレージ・デバイスに結合できるようにしてもよい。モデム、ケーブル・モデム、およびイーサネット（Ｒ）・カードは、使用可能なネットワーク・アダプタのうちの、ごくわずかの種類にすぎない。
【0243】
本明細書で使用される用語は、特定の実施形態を説明することのみを目的としており、制限することを意図していない。本明細書において使用されるとき、単数形「ａ」、「ａｎ」、および「ｔｈｅ」は、特に明示的に示されない限り、複数形も含むことが意図されている。「備える（ｃｏｍｐｒｉｓｅ）」または「備えている（ｃｏｍｐｒｉｓｉｎｇ）」あるいはその両方の用語は、本明細書で使用される場合、記載された機能、整数、ステップ、動作、要素、またはコンポーネント、あるいはその組み合わせの存在を示すが、１つまたは複数のその他の機能、整数、ステップ、動作、要素、コンポーネント、またはこれらのグループ、あるいはその組み合わせの存在または追加を除外していないということが、さらに理解されるであろう。
【0244】
下の特許請求の範囲内のすべての手段またはステップおよび機能要素の対応する構造、材料、動作、および等価なものは、もしあれば、具体的に請求されるとき、その他の請求される要素と組み合わせて機能を実行するための任意の構造、材料、または動作を含むことが意図されている。１つまたは複数の実施形態の説明は、例示および説明の目的で提示されているが、網羅的であることは意図されておらず、開示された形態に限定されない。多くの変更および変形が可能であるということは、当業者にとって明らかであろう。さまざまな態様および実際的な適用を最も適切に説明するため、および他の当業者が、企図されている特定の用途に適しているようなさまざまな変更を伴う多様な実施形態を理解できるようにするために、実施形態が選択されて説明された。
【図1A】
【図1B】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【図3J】
【図3K】
【図4A】
【図4B】
【図5A】
【図5B】
【図6A】
【図6B】
【図6C】
【図6D】
【図7A】
【図7B】
【図8】
【図9】
【図10A】
【図10B】
【図11A】
【図11B】
【図12A】
【図12B】
【図13】
【図14】