特許 7415650 負荷変動試験プログラム及び負荷変動試験方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-09

(45)【発行日】2024-01-17

(54)【発明の名称】負荷変動試験プログラム及び負荷変動試験方法

(51)【国際特許分類】

   G06F 11/22 20060101AFI20240110BHJP

   G06F 1/28 20060101ALI20240110BHJP

   H02H 7/12 20060101ALI20240110BHJP

   H02M 3/00 20060101ALI20240110BHJP

【ＦＩ】

G06F11/22 673W

G06F1/28

H02H7/12 G

H02M3/00 C

【請求項の数】 6

(21)【出願番号】P 2020029374

(22)【出願日】2020-02-25

(65)【公開番号】P2021135576

(43)【公開日】2021-09-13

【審査請求日】2022-11-17

(73)【特許権者】

【識別番号】000005223

【氏名又は名称】富士通株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】稲垣 慶和

(72)【発明者】

【氏名】馬場 楓子

【審査官】坂東 博司

(56)【参考文献】

【文献】特開２０１５－０８２３２１（ＪＰ，Ａ）

【文献】特開２００４－１５７７３０（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ １１／２２

Ｇ０６Ｆ １／２８

Ｈ０２Ｈ ７／１２

Ｈ０２Ｍ ３／００

(57)【特許請求の範囲】

【請求項1】

ＣＰＵクロックからタイマ値を生成し、
設定された負荷変動周期を基に基準タイマ値を決定し、
判定を行う時点の現時点タイマ値を取得し、
前記現時点タイマ値を基に、前記基準タイマ値にしたがうタイミングでの割り込みの発生を遅延させるか否かを判定し、
遅延させる場合、前記基準タイマ値にしたがうタイミングから前記負荷変動周期に基づく所定タイマ値分遅延させて割り込みを発生させる
処理をコンピュータに実行させることを特徴とする負荷変動試験プログラム。

【請求項2】

前記基準タイマ値は、前記負荷変動周期の半分の時間であることを特徴とする請求項１に記載の負荷変動試験プログラム。

【請求項3】

前の割り込みが発生したタイミングの発生時タイマ値を取得し、
前記発生時タイマ値に前記基準タイマ値を加算した通常時タイマ値が、前記現時点タイマ値よりも小さい場合、前記基準タイマ値にしたがうタイミングでの前記割り込みの発生を遅延させると判定する
処理をコンピュータに実行させることを特徴とする請求項１又は２に記載の負荷変動試験プログラム。

【請求項4】

前記基準タイマ値にしたがうタイミングは、前記通常時タイマ値が示すタイミングであることを特徴とする請求項３に記載の負荷変動試験プログラム。

【請求項5】

前記遅延させる場合、前記基準タイマ値にしたがうタイミングから前記負荷変動周期の１周期分遅延させたタイミングで前記割り込みを発生させる処理をコンピュータに実行させることを特徴とする請求項１～４のいずれか一つに記載の負荷変動試験プログラム。

【請求項6】

ＣＰＵクロックからタイマ値を生成し、
設定された負荷変動周期を基に基準タイマ値を決定し、
判定を行う時点の現時点タイマ値を取得し、
前記現時点タイマ値を基に、前記基準タイマ値にしたがうタイミングでの割り込みの発生を遅延させるか否かを判定し、
遅延させる場合、前記基準タイマ値にしたがうタイミングから前記負荷変動周期に基づく所定タイマ値分遅延させて前記割り込みを発生させる
処理をコンピュータに実行させることを特徴とする負荷変動試験方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、負荷変動試験プログラム及び負荷変動試験方法に関する。

【背景技術】

【0002】

近年、コンピュータシステムのハードウェアは高密度実装となり、この結果メモリなどの各電力供給先から近距離にＤＣ／ＤＣコンバータ（ＤＤＣ：Direct current Direct current Converter）が実装されるようになった。そのため、ＤＤＣと電源供給先との間にキャパシタなどの電圧変動抑制のための回路を配置することが困難となった。このようなコンピュータシステムにおいてＤＤＣから電力供給先に電流を供給すると、ＤＤＣの負荷変動により供給電圧が変動し、電力供給先に悪影響を及ぼすおそれがある。

【0003】

そこで、コンピュータシステムにおけるＤＤＣの負荷変動に起因する電源供給元の回路障害を検出することが求められており、いくつかの試験方法が提案されている。例えば、プログラムにより中央処理装置から電源供給先であるメモリと電源非供給元であるキャッシュメモリとに周期的にアクセスすることで、電圧の負荷変動を実現する従来技術がある。この従来技術では、タイマ監視を一定間隔で行うことで時間を計測して、電源をオンにしてメモリアクセスを行う時間と電源をオフにしてキャッシュアクセスを行う時間とに周期性を持たせている。

【0004】

また、メモリ及びキャッシュへのアクセス処理の切り替えをタイマ割り込みによって行うことで電流負荷を上げて試験を行う従来技術がある。タイマ割り込みは、タイマ値である走行時のＣＰＵ（Central Processing Unit）クロック数が、タイマ割込値として設定したＣＰＵクロック数よりも大きくなった際に発生する割り込みである。タイマ割込値は、作りたい周期とＣＰＵ周波数から算出される。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２００７－２２１８５６号公報

【文献】特開２０１３－５８０３８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、タイマ監視を一定間隔で行うことで周期を生成する従来技術の場合、メモリアクセス実行中に一定間隔での時間監視処理を行うため、メモリアクセス頻度が低下する。その結果、電力共有元であるＤＤＣからメモリへの電源供給頻度が低下する。このように、時間監視処理とメモリアクセス頻度の両立が難しく、本来の負荷変動に起因する電源の回路障害を検出する試験を行うことが困難であった。

【0007】

また、タイマ割り込みによって周期を生成する従来技術の場合、負荷変動の周期が短い場合、割り込み処理に時間がかかるなどして、次の割り込みを発生するために設定するタイマ値が現時刻のタイマ値よりも小さくなってしまう場合がある。この場合、次回以降の割り込みの発生が停止し、期待する負荷変動の周期を継続して生成することが困難となる。

【0008】

開示の技術は、上記に鑑みてなされたものであって、電源の負荷変動試験の実効性を高める負荷変動試験プログラム及び負荷変動試験方法を提供することを目的とする。

【課題を解決するための手段】

【0009】

本願の開示する負荷変動試験プログラム及び負荷変動試験方法の一つの態様において、以下の処理をコンピュータに実行させる。ＣＰＵクロックからタイマ値を生成する。設定された負荷変動周期を基に基準タイマ値を決定する。判定を行う時点の現時点タイマ値を取得する。現時点タイマ値を基に、基準タイマ値にしたがうタイミングでの割り込みの発生を遅延させるか否かを判定する。遅延させる場合、基準タイマ値にしたがうタイミングから負荷変動周期に基づく所定タイマ値分遅延させて前記割り込みを発生させる。

【発明の効果】

【0010】

１つの側面では、本発明は、電源の負荷変動試験の実効性を高めることができる。

【図面の簡単な説明】

【0011】

【図1】図１は、負荷変動試験の試験対象となるコンピュータのハードウェア構成図である。

【図2】図２は、負荷変動試験の試験プログラムにより生成される各機能を表すブロック図である。

【図3】図３は、負荷変動試験処理のフローチャートである。

【図4】図４は、タイマ割込値の設定処理の詳細を表すフローチャートである。

【図5】図５は、次の割り込みの発生が次の通常の負荷変動のタイミングに間に合う場合のタイマ割込値の算出を説明するための図である。

【図6】図６は、次の割り込みの発生が次の通常の負荷変動のタイミングに間に合わない場合のタイマ割込値の算出を説明するための図である。

【図7】図７は、切り替えの周期を飛ばした場合の負荷変動試験全体における負荷変動の一例を表す図である。

【図8】図８は、実施例１に係る負荷変動試験プログラムを用いて行った負荷変動試験の具体例の図である。

【図9】図９は、実施例２に係る負荷変動試験プログラムによる負荷変動の一例を表す図である。

【発明を実施するための形態】

【0012】

以下に、本願の開示する負荷変動試験プログラム及び負荷変動試験方法の実施例を図面に基づいて詳細に説明する。なお、以下の実施例により本願の開示する負荷変動試験プログラム及び負荷変動試験方法が限定されるものではない。

【実施例1】

【0013】

図１は、負荷変動試験の試験対象となるコンピュータのハードウェア構成図である。コンピュータ１は、本実施例に係る負荷変動試験が実行される情報処理装置の一例である。コンピュータ１は、図１に示すように、ＣＰＵ１０，メモリ２０、ハードディスク３０及びＤＤＣ４０を有する。

【0014】

ハードディスク３０は、本実施例に係る負荷変動試験を実行するための試験プログラムを含む各種プログラムが格納される。

【0015】

ＤＤＣ４０は、電源であり、ＣＰＵ１０，メモリ２０及びハードディスク３０に電力を要求する。ＤＤＣ４０は、ＣＰＵ１０がメモリ２０にアクセスする場合、メモリ２０に対して電力を供給する。この場合、キャッシュ１１へのアクセス時に比べてメモリ２０の分の負荷が増えるため、ＤＤＣ４０が流す電流は、ＣＰＵ１０からのメモリ２０へのアクセスが無い場合に比べて多くなる。

【0016】

ＣＰＵ１０は、キャッシュ１１を有する。ＣＰＵ１０は、ハードディスク３０に格納された各種プログラムを読み出してメモリ２０上に展開して各種プロセスを生成する。ＣＰＵ１０により生成されたプロセスにより、各種機能が実現される。例えば、ＣＰＵ１０は、試験プログラムを読み出してメモリ２０上に展開して負荷変動試験プロセスを生成する。この負荷変動試験プロセスが動作することで、後述する負荷変動試験を実行するための各種機能が実現されてＤＤＣ４０に対する負荷変動試験が実行される。

【0017】

次に、図２を参照して、負荷変動試験を実行するための試験プログラムにより実行される各処理について説明する。図２は、負荷変動試験の試験プログラムにより生成される各機能を表すブロック図である。図２に記載した各部は、負荷変動試験プロセスにより実現される。負荷変動試験プログラムは、割り込みの発生により負荷変動を実現する。以下では、直前に発生した割り込みであって現時点でコンピュータ１により処理された割り込みを、「現在の割り込み」とよぶ。この現在の割り込みが、「前の割り込み」の一例にあたる。また、現在の割り込みの次に処理される割り込みを「次の割り込み」と呼ぶ。この次の割り込みが、「割り込み」の一例にあたる。

【0018】

ＣＰＵ１０は、クロック生成部３００及び割込レジスタ４００を有する。負荷変動試験の試験プログラムが実行されると、図２に示すように、試験条件設定部１００、試験実行部２００が生成される。

【0019】

クロック生成部３００は、ＣＰＵ１０の動作周波数であるクロックを生成する。そして、クロック生成部３００は、生成したクロックを出力する。

【0020】

割込レジスタ４００は、割り込みを格納するレジスタである。割込レジスタ４００に格納された割り込みが読み出されることで割り込みが発生し、その割り込みに対応する処理が行われる。例えば、メモリ２０へのアクセスとキャッシュ１１へのアクセスを切り替えさせる割り込みの場合、割込レジスタ４００から読み出されてその割り込みが発生することで、メモリ２０へのアクセスとキャッシュ１１へのアクセスが切替えられる。

【0021】

試験条件設定部１００は、負荷変動試験を実行する際の各種条件を設定する。試験条件設定部１００は、変動周期計算部１０１及びタイマ割込セット部１０２を有する。

【0022】

変動周期計算部１０１は、クロック生成部３００から出力されたクロックを取得しＣＰＵ１０の周波数を取得する。また、変動周期計算部１０１は、負荷変動試験のために指定された負荷変動周期の情報を取得する。例えば、変動周期計算部１０１は、図示しない入力装置を用いて作業者が入力した負荷変動周期の情報を取得する。ここで、負荷変動周期とは、メモリ２０へのアクセス及びキャッシュ１１へのアクセスが行われる周期であり、メモリ２０へのアクセス時間とキャッシュ１１へのアクセス時間との合計時間が１周期となる。

【0023】

次に、変動周期計算部１０１は、取得した負荷変動周期及びＣＰＵ１０の周波数から割り込みを発生させるタイミングの基準となる基準タイマ値を算出する。以下では、基準タイマ値を「Ａ」として表す場合がある。この基準タイマ値（Ａ）は、現在の割り込みの発生によりアクセス対象の切り替えが行われたタイミングから次の割り込みが発生するまでの通常時の間隔をＣＰＵ１０の周波数で表した値である。すなわち、基準タイマ値（Ａ）は、負荷変動周期をＣＰＵ１０のクロック数で表した値の半分の値である。

【0024】

例えば、ＣＰＵ１０の周波数がＦＨｚであり且つ指定された負荷変動周期がＴｐ秒の場合、変動周期計算部１０１は、基準タイマ値（Ａ）を（Ｔｐ×Ｆ）／２と算出する。そして、変動周期計算部１０１は、算出した基準タイマ値（Ａ＝（Ｔｐ×Ｆ）／２）をタイマ割込セット部１０２及び試験実行部２００のタイマ割込値調整部２０３へ出力する。

【0025】

タイマ割込セット部１０２は、基準タイマ値（Ａ）の入力を変動周期計算部１０１から受ける。次に、タイマ割込セット部１０２は、負荷変動試験開始時における開始時タイマ値（Ｂ）をクロック生成部３００から取得する。そして、タイマ割込セット部１０２は、開始時タイマ値（Ｂ）に基準タイマ値（Ａ）を加算して次の割り込みを発生させるタイマ割込値（Ｔ＝Ｂ＋Ａ）を算出する。そして、タイマ割込セット部１０２は、タイマ割込値（Ｔ）で割り込みが発生するように割込レジスタ４００に割り込みを設定する。

【0026】

また、タイマ割込セット部１０２は、初回の割り込み発生以降、次の割り込みを発生させるタイミングであるタイマ割込値の入力をタイマ割込値調整部２０３から受ける。以下では、タイマ割込値を、Ｔと表す場合がある。タイマ割込セット部１０２は、取得したタイマ割込値（Ｔ）で次の割り込みが発生するように、次の割り込みを割込レジスタ４００に設定する。

【0027】

例えば、次の割り込みが通常の負荷変動周期で発生する場合、タイマ割込セット部１０２は、現在の割り込みの発生タイミング（ｔ）に基準タイマ値（Ａ）を加算したタイマ割込値（Ｔ）の入力をタイマ割込値調整部２０３から受ける。次に、タイマ割込セット部１０２は、タイマ割込値（Ｔ＝ｔ＋Ａ）で次の割り込みが発生するように割込レジスタ４００に割り込みを設定する。

【0028】

一方、次の割り込みが通常の負荷変動周期で発生しない場合、タイマ割込セット部１０２は、基準タイマ値（Ａ）に遅延を加えた値を現在の割り込みの発生タイミング（ｔ）に加算したタイマ割込値（Ｔ）の入力をタイマ割込値調整部２０３から受ける。例えば、タイマ割込セット部１０２は、基準タイマ値（Ａ）を２倍した値であるＡ×２を基準タイマ値（Ａ）加えた「Ａ×３」を現在の割り込みの発生タイミング（ｔ）に加算したタイマ割込値（ｔ＋Ａ×３）の入力をタイマ割込値調整部２０３から受ける。基準タイマ値（Ａ）の２倍は、負荷変動周期の１周期分にあたる。そして、タイマ割込セット部１０２は、現在の割り込みの発生タイミング（ｔ）にタイマ値（Ａ×３）を加算したタイマ割込値（ｔ＋Ａ×３）で次の割り込みが発生するように割込レジスタ４００に次の割り込みを設定する。これにより、負荷変動周期を１周期飛ばした次の負荷変動のタイミングで、アクセス先の切り替えが発生する。

【0029】

試験実行部２００は、割り込みが発生する毎にメモリ２０又はキャッシュ１１へのアクセスを交互に実行することで、メモリ２０へのアクセスとキャッシュ１１へのアクセスとを周期的に行い負荷変動試験を実行する。また、試験実行部２００は、次の通常の負荷変動周期において割り込みが実行可能か否かを判定し、その判定結果に応じて次の割り込みのタイマ割込値を決定する。以下に、試験実行部２００の詳細について説明する。試験実行部２００は、図２に示すように、メモリアクセス切替部２０１、タイマ値取得部２０２、タイマ割込値調整部２０３及び試験実行時間確認部２０４を有する。

【0030】

メモリアクセス切替部２０１は、メモリ２０及びキャッシュ１１へのアクセスを管理する。メモリアクセス切替部２０１は、メモリアクセス部２１１及びキャッシュアクセス部２１２を有する。メモリアクセス切替部２０１は、割込レジスタ４００から割り込みを取得して割り込みを発生させる。この際、メモリアクセス切替部２０１は、割り込みの発生をタイマ値取得部２０２に通知する。

【0031】

そして、メモリアクセス切替部２０１は、割り込みが発生すると、メモリアクセス部２１１によるメモリ２０へのアクセスとキャッシュアクセス部２１２によるキャッシュ１１へのアクセスとを切り替える。

【0032】

例えば、キャッシュアクセス部２１２がキャッシュ１１へのアクセスを行っている状態で、割り込みが発生した場合、キャッシュアクセス部２１２は、キャッシュ１１へのアクセスを停止する。そして、メモリアクセス部２１１は、メモリ２０上のキャッシュ１１に載っていないデータが格納されたアドレスへのアクセスを開始する。この場合、ＤＤＣ４０によるメモリ２０への電力供給が行われる。以下では、メモリ２０上のキャッシュ１１に載っていないデータが格納されたアドレスへのアクセスを、単に「メモリ２０へのアクセス」と呼ぶ。その後、メモリアクセス部２１１は、次の割り込みが発生するまで、メモリ２０へのアクセスを継続する。

【0033】

一方、メモリアクセス部２１１がメモリ２０へのアクセスを行っている状態で、割り込みが発生した場合、メモリアクセス部２１１は、メモリ２０へのアクセスを停止する。そして、キャッシュアクセス部２１２は、キャッシュ１１に載っているデータが格納されたアドレスへのアクセスを開始する。この場合、キャッシュアクセス部２１２によるアクセスは、キャッシュ１１に対して行われ、メモリ２０へのアクセスは行われない。そのため、ＤＤＣ４０によるメモリ２０への電力供給は停止状態となる。以下では、キャッシュ１１に載っているデータが格納されたアドレスへのアクセスを、単に「キャッシュ１１へのアクセス」と呼ぶ。その後、キャッシュアクセス部２１２は、次の割り込みが発生するまで、キャッシュ１１へのアクセスを継続する。

【0034】

割り込みは、通常は基準タイマ値の間隔で発生するため、メモリアクセス部２１１によるメモリ２０へのアクセスとキャッシュアクセス部２１２によるキャッシュ１１へのアクセスとは、通常の負荷変動周期で繰り返される。また、割り込みの発生タイミングに遅延が加えられた場合、その遅延分、メモリアクセス部２１１によるメモリ２０へのアクセスとキャッシュアクセス部２１２によるキャッシュ１１へのアクセスとの切り替えが遅れる。

【0035】

タイマ値取得部２０２は、割り込み発生の通知をメモリアクセス切替部２０１から受ける。そして、タイマ値取得部２０２は、通知を受けたタイミングのタイマ値をクロック生成部３００から取得する。以下では、タイマ値取得部２２０が取得したタイマ値を、判定を行うタイミングを現時点として、「現時点タイマ値」と呼ぶ場合がある。以下では、現時点タイマ値を「Ｃ」と表す場合がある。そして、タイマ値取得部２０２は、現時点タイマ値（Ｃ）をタイマ割込値調整部２０３へ出力する。

【0036】

タイマ割込値調整部２０３は、基準タイマ値（Ａ）の入力を変動周期計算部１０１から受ける。そして、タイマ割込値調整部２０３は、基準タイマ値（Ａ）を記憶する。また、タイマ割込値調整部２０３は、後述するように算出した次の割り込みを発生させるタイム割込値（Ｔ）を現在の割り込みの発生タイミング（ｔ）として保持する。この現在の割り込みの発生タイミング（ｔ）が、「発生時タイマ値」の一例にあたる。

【0037】

その後、次の割り込みの発生タイミングの判定を行う場合、タイマ割込値調整部２０３は、現時点タイマ値（Ｃ）の入力をタイマ値取得部２０２から受ける。次に、タイマ割込値調整部２０３は、現在の割り込みの発生タイミング（ｔ）に基準タイマ値（Ａ）を加算した通常の負荷変動周期での次の割り込みの発生タイミングのタイマ値を算出する。以下では通常の負荷変動周期での次の割り込みの発生タイミングのタイマ値を、「通常時タイマ値」と呼ぶ場合がある。そして、タイマ割込値調整部２０３は、現時点タイマ値（Ｃ）と通常時タイマ値とを比較して、次の割り込みの発生が通常の負荷変動周期における次の負荷変動のタイミングに間に合うか否かを判定する。次の割り込みの発生が通常の負荷変動周期における次の負荷変動のタイミングに間に合えば、タイマ割込値調整部２０３は、通常時タイマ値をタイマ割込値としてタイマ割込セット部１０２へ出力する。

【0038】

これに対して、次の割り込みの発生が通常の負荷変動周期における次の負荷変動のタイミングに間に合わない場合、タイマ割込値調整部２０３は、次の割り込みの発生タイミングに対する遅延の付加を決定する。そして、タイマ割込値調整部２０３は、基準タイマ値（Ａ）を用いて、次の割り込みの発生させるために付加する遅延の量を決定する。そして、タイマ割込値調整部２０３は、決定した遅延量に基準タイマ値（Ａ）及び現在の割り込みの発生タイミング（ｔ）を加算した値を次の割り込みのタイマ割込値としてタイマ割込セット部１０２へ出力する。

【0039】

例えば、タイマ割込値調整部２０３は、現在の割り込みの発生タイミング（ｔ）に基準タイマ値（Ａ）を加算して、通常時タイマ値として「ｔ＋Ａ」を算出する。

【0040】

そして、タイマ割込値調整部２０３は、通常時タイマ値（ｔ＋Ａ）が現時点タイマ値（Ｃ）よりも後、すなわちＣ＜ｔ＋Ａか否かを判定する。通常時タイマ値（ｔ＋Ａ）が現時点タイマ値（Ｃ）よりも後（Ｃ＜ｔ＋Ａ）であれば、次の割り込みの発生が通常の負荷変動周期の次の負荷変動のタイミングに間に合うので、タイマ割込値調整部２０３は、通常時タイマ値（ｔ＋Ａ）をタイマ割込値とする。そして、タイマ割込値調整部２０３は、通常時タイマ値（ｔ＋Ａ）をタイマ割込値としてタイマ割込セット部１０２へ出力する。

【0041】

一方、通常時タイマ値（ｔ＋Ａ）が現時点タイマ値（Ｃ）よりも先（Ｃ≧ｔ＋Ａ）であれば、次の割り込みの発生が通常の負荷変動周期における次の負荷変動のタイミングに間に合わないので、タイマ割込値調整部２０３は、次の割り込みの発生の遅延を決定する。そして、タイマ割込値調整部２０３は、次の負荷変動周期の１周期が経過した後の次の負荷変動のタイミングで次の割り込みを発生させるために、基準タイマ値（Ａ）に１周期分のタイマ値（Ａ×２）を加算したタイマ値（Ａ×３）を算出する。そして、タイマ割込値調整部２０３は、現在の割り込みの発生タイミング（ｔ）に算出したタイマ値（Ａ×３）を加算したタイマ値であるｔ＋Ａ×３をタイマ割込値（Ｔ）とする。タイマ割込値調整部２０３は、値がｔ＋Ａ×３であるタイマ割込値をタイマ割込セット部１０２へ出力する。

【0042】

ここで、本実施例では、タイマ割込値調整部２０３は、次の割り込みの発生が次の通常の負荷変動周期のタイミングに間に合わない場合、次の割り込みを負荷変動周期の１周期経過後の次の負荷変動のタイミングで発生させた。だだし、負荷変動周期が維持可能であれば遅延の量はこれに限らず、タイマ割込値調整部２０３は、他のタイミングで次の割り込みを発生させてもよい。例えば、タイマ割込値調整部２０３は、次の割り込みを負荷変動周期の２周期経過後の次の負荷変動のタイミングで発生させてもよい。ただし、次の割り込みタイミングが遅くなると、負荷変動試験において実施される負荷変動が減るため、次の割り込みの発生はなるべく早くすることが好ましい。

【0043】

試験実行時間確認部２０４は、クロック生成部３００から出力されるクロックを用いて試験開始からの経過時間を監視する。そして、試験実行時間確認部２０４は、経過時間が予め決められた試験実行時間に達していなければ、メモリ２０及びキャッシュ１１への周期的な交互のアクセスをメモリアクセス切替部２０１に継続させる。

【0044】

これに対して、経過時間が試験実行時間に達した場合、試験実行時間確認部２０４は、メモリアクセス切替部２０１によるメモリ２０及びキャッシュ１１へのアクセスを停止させて、試験を終了する。

【0045】

次に、図３を参照して、負荷変動試験処理の全体的な流れを説明する。図３は、負荷変動試験処理のフローチャートである。

【0046】

変動周期計算部１０１は、ＣＰＵ周波数（Ｆ）をクロック生成部３００から取得する（ステップＳ１）。

【0047】

次に、変動周期計算部１０１は、作業者からの入力などにより負荷変動周期（Ｔｐ）を取得する（ステップＳ２）。

【0048】

次に、変動周期計算部１０１は、ＣＰＵ周波数（Ｆ）を用いて負荷変動周期（Ｔｐ）を表すタイマ値（Ｔ×Ｆ）を求める。そして、変動周期計算部１０１は、メモリ２０へのアクセスとキャッシュ１１へのアクセスの切り替え間隔である基準タイマ値（Ａ＝（Ｔ×Ｆ）／２）を算出する（ステップＳ３）。そして、変動周期計算部１０１は、算出した基準タイマ値（Ａ）をタイマ割込セット部１０２及びタイマ割込値調整部２０３へ出力する。タイマ割込セット部１０２及びタイマ割込値調整部２０３は、基準タイマ値（Ａ）の入力を変動周期計算部１０１から受ける。

【0049】

次に、タイマ割込セット部１０２は、クロック生成部３００から開始時タイマ値（Ｂ）を取得する。また、タイマ割込セット部１０２は、基準タイマ値（Ａ）を変動周期計算部１０１から取得する。そして、タイマ割込セット部１０２は、開始時タイマ値（Ｂ）に基準タイマ値（Ａ）を加算して最初の割り込みのタイマ割込値（Ｔ）を算出する。そして、タイマ割込セット部１０２は、タイマ割込値（Ｔ）で最初の割り込みが発生するように割込レジスタ４００に設定する。これにより、アクセス先の切り替えの割り込みが開始される（ステップＳ４）。メモリアクセス切替部２０１は、割込レジスタ４００に格納された割り込みをタイマ割込値（Ｔ）で取得して、アクセス先を切替える。

【0050】

タイマ値取得部２０２は、現時点タイマ値（Ｃ）をクロック生成部３００から取得する（ステップＳ５）。そして、タイマ値取得部２０２は、取得した現時点タイマ値（Ｃ）をタイマ割込値調整部２０３へ出力する。タイマ割込値調整部２０３は、現時点タイマ値（Ｃ）の入力をタイマ値取得部２０２から受ける。

【0051】

次に、タイマ割込値調整部２０３は、現在の割り込みの発生タイミング（ｔ）に基準タイマ値（Ａ）を加算して、通常時タイマ値（ｔ＋Ａ）を算出する。そして、タイマ割込値調整部２０３は、現時点タイマ値（Ｃ）と通常時タイマ値（ｔ＋Ａ）とを比較して、次の割り込みの発生が通常の負荷変動周期における次の負荷変動のタイミングに間に合うか否かを判定する（ステップＳ６）。

【0052】

次の割り込みの発生が通常の負荷変動周期の次の負荷変動のタイミングに間に合う場合（ステップＳ６：肯定）、タイマ割込値調整部２０３は、現在の割り込みの発生タイミング（ｔ）に基準タイマ値（Ａ）を加算した通常時タイマ値（ｔ＋Ａ）をタイマ割込値（Ｔ）として算出する。そして、タイマ割込値調整部２０３は、通常時タイマ値（ｔ＋Ａ）であるタイマ割込値（Ｔ）をタイマ割込セット部１０２へ出力する。タイマ割込セット部１０２は、通常時タイマ値（ｔ＋Ａ）であるタイマ割込値（Ｔ）をタイマ割込値調整部２０３から取得する。この場合、タイマ割込値（Ｔ）は、次の通常の負荷変動周期のタイミングである。そして、タイマ割込セット部１０２は、次の通常の負荷変動周期で発生するように次の割り込みを割込レジスタ４００に設定する（ステップＳ７）。

【0053】

これに対して、次の割り込みの発生が次の通常の負荷変動周期のタイミングに間に合わない場合（ステップＳ６：否定）、タイマ割込値調整部２０３は、基準タイマ値（Ａ）に負荷変動周期の１周期分の遅延を付加したタイマ値であるＡ×３を算出する。次に、タイマ割込値調整部２０３は、現在の割り込みの発生タイミング（ｔ）に算出したタイマ値（Ａ×３）を加算した値（ｔ＋Ａ×３）をタイマ割込値（Ｔ）とする。すなわち、この場合、タイマ割込値（Ｔ）は、負荷変動周期の１周期経過後の次の負荷変動のタイミングである。そして、タイマ割込値調整部２０３は、算出したタイマ値（ｔ＋Ａ×３）であるタイマ割込値（Ｔ）をタイマ割込セット部１０２へ出力する。タイマ割込セット部１０２は、タイマ値（ｔ＋Ａ×３）であるタイマ割込値（Ｔ）の入力をタイマ割込値調整部２０３から受ける。そして、タイマ割込セット部１０２は、負荷変動周期の１周期経過後の次の負荷変動のタイミングで発生するように次の割り込みを割込レジスタ４００に設定する（ステップＳ８）。

【0054】

メモリアクセス切替部２０１は、設定されたタイマ割込値（Ｔ）で次の割り込みを割込レジスタ４００から取得して、割り込みを発生させる。そして、メモリアクセス切替部２０１は、設定されたタイマ割込値（Ｔ）での割り込み発生を契機に、メモリアクセス部２１１によるメモリ２０へのアクセスとキャッシュアクセス部２１２によるキャッシュ１１へのアクセスとの切り替えを実行する（ステップＳ９）。

【0055】

試験実行時間確認部２０４は、負荷変動試験開始からの経過時間をクロック生成部３００から取得する。そして、試験実行時間確認部２０４は、負荷変動試験開始からの経過時間が試験実行時間に達したか否かにより、負荷変動試験を終了するか否かを判定する（ステップＳ１０）。

【0056】

負荷変動試験を終了しない場合（ステップＳ１０：否定）、試験実行時間確認部２０４は、メモリアクセス切替部２０１によりアクセス先の切り替え処理を継続させる。そして、負荷変動試験処理はステップＳ５へ戻る。

【0057】

これに対して、負荷変動試験を終了する場合（ステップＳ１０：肯定）、試験実行時間確認部２０４は、メモリアクセス切替部２０１によるアクセス先の切り替え処理を停止させて負荷変動処理を終了させる。

【0058】

次に、図４を参照して、タイマ割込値の設定処理の詳細を説明する。図４は、タイマ割込値の設定処理の詳細を表すフローチャートである。

【0059】

変動周期計算部１０１は、ＣＰＵ周波数（Ｆ）及び負荷変動周期（Ｔｐ）を用いて基準タイマ値（Ａ）を算出する（ステップＳ１０１）。タイマ割込セット部１０２及びタイマ割込値調整部２０３は、基準タイマ値（Ａ）を変動周期計算部１０１から取得する。

【0060】

次に、変動周期計算部１０１は、開始時タイマ値（Ｂ）に基準タイマ値（Ａ）を加算して、最初のタイマ割込値（Ｔ＝Ｂ＋Ａ）を算出する。そして、変動周期計算部１０１は、最初のタイマ割込値（Ｔ）で発生するように割り込みを割込レジスタ４００に設定する（ステップＳ１０２）。

【0061】

設定されたタイマ割込値（Ｔ）で次の割り込みが発生し、ＤＤＣ４０は、メモリ２０の電源をオンにして電力供給を開始する。キャッシュアクセス部２１２は、キャッシュ１１へのアクセスを行っている場合、そのアクセスを停止する。そして、メモリアクセス部２１１は、メモリ２０へのアクセスを実行する（ステップＳ１０３）。

【0062】

その後、メモリアクセス切替部２０１は、割込レジスタ４００から割り込みを取得して、割り込みを発生させる（ステップＳ１０４）。この際、メモリアクセス切替部２０１は、割り込みの発生をタイマ値取得部２０２に通知する。

【0063】

タイマ値取得部２０２は、割り込み発生の通知を受けて、現時点タイマ値（Ｃ）をクロック生成部３００から取得する。タイマ割込値調整部２０３は、現時点タイマ値（Ｃ）の入力をタイマ値取得部２０２から受ける（ステップＳ１０５）。

【0064】

次に、タイマ割込値調整部２０３は、現在の割り込みの発生タイミング（ｔ）に基準タイマ値（Ａ）を加算して通常時タイマ値（ｔ＋Ａ）を算出する。そして、タイマ割込値調整部２０３は、通常時タイマ値（ｔ＋Ａ）が現時点タイマ値（Ｃ）より後か否か、すなわちＣがｔ＋Ａより小さいか否かを判定する（ステップＳ１０６）。

【0065】

ここで、Ｃがｔ＋Ａより小さい場合について、図５を参照して説明する。図５は、次の割り込みの発生が次の通常の負荷変動のタイミングに間に合う場合のタイマ割込値の算出を説明するための図である。図５は、縦軸で電流を表し、横軸で時間経過を表す。電流の値は紙面の上に向かうにしたがい高くなる。電流が高い状態は、ＤＤＣ４０によるメモリ２０に対する電源がオンの状態を表し、電流が低い状態は、ＤＤＣ４０によるメモリ２０に対する電源がオフの状態を表す。

【0066】

通常の負荷変動周期の場合、メモリ２０へのアクセス期間は、基準タイマ値（Ａ）にあたる。同様に、キャッシュ１１へのアクセス期間は、基準タイマ値（Ａ）にあたる。そこで、図５に示すように、現在の割り込みの発生タイミング（ｔ）に基準タイマ値（Ａ）を加算したタイマ値（ｔ＋Ａ）である通常時タイマ値の時点が、通常の負荷変動周期における次の負荷変動のタイミングとなる。この場合、次の負荷変動のタイミングは、電源オフとなるタイミングである。そして、この判定を行う時点での現時点タイマ値（Ｃ）がタイマ値（ｔ＋Ａ）よりも小さいということは、図５に示すように、通常の負荷変動周期における次の負荷変動のタイミングよりも前で判定を行っていることを表す。すなわち、現時点であれば、通常の負荷変動のタイミングで次の割り込みを発生させることが可能である。

【0067】

そこで、図４に戻って説明を続ける。Ｃがｔ＋Ａより小さい場合（ステップＳ１０６：肯定）、タイマ割込値調整部２０３は、次の割り込みの発生が通常の負荷変動周期における次の負荷変動のタイミングに間に合うと判定する。そして、タイマ割込値調整部２０３は、現在の割り込みの発生タイミング（ｔ）に基準タイマ値（Ａ）を加算したタイマ値（ｔ＋Ａ）である通常時タイマ値をタイマ割込値としてタイマ割込セット部１０２へ出力する。タイマ割込セット部１０２は、取得したタイマ割込値（Ｔ＝ｔ＋Ａ）で発生するように次の割り込みを割込レジスタ４００に設定する（ステップＳ１０７）。これにより図５に示すように、タイマ値がｔ＋Ａのタイミングで次の割り込みが発生し、ＤＤＣ４０が電源オフとなり、キャッシュ１１へのアクセスに切り替わる。

【0068】

次に、Ｃがｔ＋Ａ以上の場合について、図６を参照して説明する。図６は、次の割り込みの発生が次の通常の負荷変動のタイミングに間に合わない場合のタイマ割込値の算出を説明するための図である。図６は、縦軸で電流を表し、横軸で時間経過を表す。

【0069】

図６に示すように、現在の割り込みの発生タイミング（ｔ）に基準タイマ値（Ａ）を加算したタイマ値（ｔ＋Ａ）の時点が、通常の負荷変動周期の次の負荷変動のタイミングにあたる。この場合、次の負荷変動のタイミングは、電源オフとなるタイミングである。そして、この判定を行う時点での現時点タイマ値（Ｃ）がタイマ値（ｔ＋Ａ）以上ということは、図６に示すように、この時点で通常の負荷変動周期の次の負荷変動のタイミングを既に過ぎていることを表す。すなわち、現時点では、通常の負荷変動周期のタイミングで次の割り込みを発生させることが困難である。現時点から見て、次の電源オフのタイミングは、負荷変動周期が１周期経過後の次の負荷変動のタイミングである。すなわち、タイマ値がｔ＋Ａ×３となるタイミングが、負荷変動周期における次の電源オフのタイミングである。

【0070】

そこで、図４に戻って説明を続ける。Ｃがｔ＋Ａ以上の場合（ステップＳ１０６：否定）、次の割り込みの発生が通常の負荷変動周期における次の負荷変動のタイミングに間に合わないので、タイマ割込値調整部２０３は、次の割り込みの発生タイミングの遅延を決定する。次に、タイマ割込値調整部２０３は、基準タイマ値（Ａ）に負荷変動周期の１周期分のタイマ値（Ａ×２）を加算した値（Ａ×３）を、現在の割り込みの発生タイミング（ｔ）に加算して、加算した値（ｔ＋Ａ×３）を次の割り込みのタイマ割込値（Ｔ）とする。そして、タイマ割込値調整部２０３は、算出したタイマ割込値（Ｔ＝ｔ＋Ａ×３）をタイマ割込セット部１０２へ出力する。タイマ割込セット部１０２は、取得したタイマ割込値（Ｔ＝ｔ＋Ａ×３）で発生するように次の割り込みを割込レジスタ４００に設定する（ステップＳ１０８）。これにより、図６に示すように、タイマ値がｔ＋Ａ×３のタイミングで次の割り込みが発生し、ＤＤＣ４０が電源オフとなり、キャッシュ１１へのアクセスに切り替わる。この場合、図６の破線５０で表される負荷変動が省略される。

【0071】

設定された次の割り込みのタイマ割込値（Ｔ）で割り込みが発生し、ＤＤＣ４０は、メモリ２０に対する電源をオフにして電力供給を停止する。メモリアクセス部２１１は、メモリ２０へのアクセスを停止する。キャッシュアクセス部２１２は、キャッシュ１１へのアクセスを実行する（ステップＳ１０９）。

【0072】

その後、メモリアクセス切替部２０１は、割込レジスタ４００から割り込みを取得して、割り込みを発生させる（ステップＳ１１０）。メモリアクセス切替部２０１は、割り込みの発生をタイマ値取得部２０２に通知する。

【0073】

タイマ値取得部２０２は、割り込み発生の通知を受けて、現時点タイマ値（Ｃ）をクロック生成部３００から取得する。タイマ割込値調整部２０３は、現時点タイマ値（Ｃ）の入力をタイマ値取得部２０２から受ける。また、タイマ割込値調整部２０３は、現在の割り込みの発生タイミング（ｔ）をタイマ割込セット部１０２から取得する（ステップＳ１１１）。

【0074】

次に、タイマ割込値調整部２０３は、現在の割り込みの発生タイミング（ｔ）に基準タイマ値（Ａ）を加算して通常時タイマ値（ｔ＋Ａ）を算出する。そして、タイマ割込値調整部２０３は、通常時タイマ値（ｔ＋Ａ）が現時点タイマ値（Ｃ）より後か否か、すなわちＣがｔ＋Ａより小さいか否かを判定する（ステップＳ１１２）。

【0075】

Ｃがｔ＋Ａより小さい場合（ステップＳ１１２：肯定）、タイマ割込値調整部２０３は、次の割り込みの発生が通常の負荷変動周期における次の負荷変動のタイミングに間に合うと判定する。そして、タイマ割込値調整部２０３は、現在の割り込みの発生タイミング（ｔ）に基準タイマ値（Ａ）を加算して、加算した値（ｔ＋Ａ）を次の割り込みのタイマ割込値（Ｔ）とする。タイマ割込値調整部２０３は、算出したタイマ割込値（Ｔ＝ｔ＋Ａ）をタイマ割込セット部１０２へ出力する。タイマ割込セット部１０２は、取得したタイマ割込値（Ｔ＝ｔ＋Ａ）で発生するように次の割り込みを割込レジスタ４００に設定する（ステップＳ１１３）。この場合の判定処理は、図５の電源のオンオフを逆にした場合で表される。

【0076】

これに対して、Ｃがｔ＋Ａ以上の場合（ステップＳ１１２：否定）、次の割り込みの発生が通常の負荷変動周期における次の負荷変動のタイミングに間に合わないので、タイマ割込値調整部２０３は、次の割り込みの発生の遅延を決定する。そして、タイマ割込値調整部２０３は、基準タイマ値（Ａ）に負荷変動周期の１周期分のタイマ値（Ａ×２）を加算したタイマ値（Ａ×３）を算出する。次に、タイマ割込値調整部２０３は、現在の割り込みの発生タイミング（ｔ）に算出したタイマ値（Ａ×３）を加算して算出したタイマ値（ｔ＋Ａ×３）を次の割り込みのタイマ割込値（Ｔ）とする。タイマ割込値調整部２０３は、算出したタイマ割込値（Ｔ＝ｔ＋Ａ×３）をタイマ割込セット部１０２へ出力する。タイマ割込セット部１０２は、取得したタイマ割込値（Ｔ＝ｔ＋Ａ×３）で発生するように割り込みを割込レジスタ４００に設定する（ステップＳ１１４）。この場合の判定処理は、図６の電源のオンオフを逆にした場合で表される。

【0077】

その後、試験実行時間確認部２０４は、試験開始からの経過時間と試験実行時間とを比較し、試験実行時間を経過したか否かを判定する（ステップＳ１１５）。試験実行時間を経過していない場合（ステップＳ１１５：否定）、処理はステップＳ１０３へ戻る。これに対して、試験実行時間を経過した場合（ステップＳ１１５：肯定）、試験実行時間確認部２０４は、負荷変動試験を終了させる。

【0078】

図７は、切り替えの周期を飛ばした場合の負荷変動試験全体における負荷変動の一例を表す図である。タイマ割込値調整部２０３は、タイマ割込値を調整する場合、１周期分の切り替えを省略する。ただし、負荷変動試験において、メモリアクセス切替部２０１は、数万回のアクセス切り替えを行う。そのため、図７に示すように、負荷変動試験全体の負荷変動に対して省略された負荷変動は小さい。また、負荷変動試験全体に対してタイマ割込値を調整する頻度も小さいため、本実施形態に係る負荷変動試験プログラムによる負荷変動の省略の影響も小さく、負荷変動試験は正確に実施可能である。

【0079】

図８は、実施例１に係る負荷変動試験プログラムを用いて行った負荷変動試験の具体例の図である。図８は、縦軸で電流を表し、横軸で時間経過を表す。ここでは、ＣＰＵ１０が周波数１００ＭＨｚの単一プロセッサであり、作成したい負荷変動周期が１μ秒であり、試験実行時間が１００秒である場合で説明する。

【0080】

変動周期計算部１０１は、ＣＰＵ１０の周波数から基準タイマ値を計算する。ここでは、ＣＰＵ１０の周波数が１００ＭＨｚであり、作成したい負荷変動周期が１μ秒であるので、変動周期計算部１０１は、基準タイマ値を１×１０^－６×１００／２×１０^－６＝５０として算出する。

【0081】

タイマ割込セット部１０２は、周期１μの負荷変動周期での負荷変動を開始するために以下の処理を実行する。タイマ割込セット部１０２は、開始時タイマ値として１０をクロック生成部３００から取得する。次に、タイマ割込セット部１０２は、開始タイマ値に基準タイマ値を加算して１０＋５０により最初の割り込みを発生させるタイマ割込値を算出する。そして、タイマ割込セット部１０２は、６０のタイマ割込値で発生するように割込レジスタ４００に割り込みを設定する。

【0082】

メモリアクセス部２１１は、開始時タイマ値であるタイマ値が１０のタイミングＴ１から、メモリ２０に対してアクセスを期間Ｔ２において繰り返す。この間、ＤＤＣ４０は、タイミングＴ３でメモリ２０に対する電源をオンにする。そして、タイマ値が６０のタイミングＴ３に達すると、割り込みが発生し、メモリアクセス部２１１は、メモリ２０へのアクセスを停止する。ＤＤＣ４０は、タイミングＴ３でメモリ２０に対する電源をオフにする。

【0083】

キャッシュアクセス部２１２は、タイミングＴ３から割り込みが発生するまでキャッシュ１１に対してアクセスを期間Ｔ４において繰り返す。この場合、ＤＤＣ４０は、メモリ２０に対する電源をオフにする。

【0084】

次に、タイマ値取得部２０２は、タイミングＴ５で現時点タイマ値として７０を取得する。

【0085】

タイマ割込値調整部２０３は、タイミングＴ５で次の割り込みのタイマ割込値の調整を開始する。現在の割り込みの発生タイミングが６０であり、基準タイマ値が５０であるので、通常時タイマ値は６０＋５０となる。そして、現時点タイマ値が７０であるので、７０＜６０＋５０より、現時点タイマ値は通常時タイマ値よりも小さい。したがって、次の割り込みの発生は次の通常の負荷変動のタイミングに間に合うことから、タイマ割込値調整部２０３は、次の割り込みのタイマ割込値を通常時タイマ値である６０＋５０＝１１０とする。

【0086】

そして、タイマ値が１１０のタイミングＴ６に達すると、割り込みが発生し、キャッシュアクセス部２１２は、キャッシュ１１へのアクセスを停止する。ＤＤＣ４０は、タイミングＴ６でメモリ２０に対する電源をオンにする。

【0087】

メモリアクセス部２１１は、タイミングＴ６からメモリ２０に対してアクセスを繰り返す。この間、ＤＤＣ４０は、メモリ２０に対する電源をオンにする。

【0088】

次に、タイマ値取得部２０２は、タイミングＴ８で現時点タイマ値として１８０を取得する。

【0089】

タイマ割込値調整部２０３は、タイミングＴ８で次の割り込みのタイマ割込値の調整を開始する。現在の割り込みの発生タイミングが１１０であり、基準タイマ値が５０であるので、通常時タイマ値は１１０＋５０である。そして、現時点タイマ値が１８０であるので、１８０≧１１０＋５０より、現時点タイマ値は通常時タイマ値よりも大きい。すなわち、現時点で、既に次の通常の負荷変動周期のタイミングを過ぎてしまっている。したがって、次の割り込みの発生は次の通常の負荷変動のタイミングに間に合わないことから、タイマ割込値調整部２０３は、負荷変動周期の１周期分割り込みを発生させたにために、タイマ割込値を１１０＋５０×３＝２６０とする。

【0090】

試験実行時間確認部２０４は、現在のタイマ値を取得し、試験実行時間である１００秒、すなわちタイマ値が１×１０^８となるタイミングを超えていないかを確認する。現在のタイマ値は１８０であり試験実行時間を超えていないので、試験実行時間確認部２０４は、メモリ２０及びキャッシュ１１への交互のアクセスをメモリアクセス切替部２０１に継続させる。その後、タイマ値が２６０に達すると、再度割り込みが発生する。

【0091】

以上に説明したように、本実施例に係る負荷変動試験プログラムは、タイマ割り込みを用いてメモリ又はキャッシュへの周期的なアクセスを試験対象のコンピュータに行わせる。そして、負荷変動試験プログラムは、次の割り込みのタイマ割込値を決定する際に、その時点でのタイマ値と通常の負荷変動周期における次の負荷変動のタイミングとを比較して、次の割り込みの発生が通常の負荷変動周期における次の負荷変動のタイミングに間に合うか否かの判定をコンピュータに行わせる。次の割り込みの発生が通常の負荷変動周期における次の負荷変動のタイミングに間に合わない場合、負荷変動試験プログラムは、負荷変動周期の１周期経過後の次の負荷変動のタイミングで次の割り込みを発生させる。

【0092】

これにより、メモリアクセス中にタイマ監視を行わないことで、メモリアクセス頻度の低下を軽減することができ、時間監視処理とメモリアクセス処理とを遼リスさせることができる。さらに、通常の負荷変動周期のタイミングでは負荷変動が困難であっても、継続して負荷変動を作成し続けることができる。すなわち、時間監視処理と電源の負荷変動試験の実効性を高めることが可能となる。

【実施例2】

【0093】

本実施例に係る負荷変動試験プログラムは、複数のコアを用いて負荷変動試験を実行する。本実施例では、コンピュータ１がＣＰＵ１０としてコア＃１～＃３を有し、それぞれ周波数が１００ＭＨｚで動作する場合で説明する。この場合も、作成したい負荷変動周期は１μ秒である。また、試験実行時間は、１００秒である。

【0094】

図９は、実施例２に係る負荷変動試験プログラムによる負荷変動の一例を表す図である。図９は紙面に向かって上から順に、コア＃１～＃３のそれぞれによる負荷変動を表すグラフである。また、図９の最下段のグラフは、本実施例に係る負荷変動試験におけるコンピュータ１の全体の負荷変動を表す。図９の各グラフは、縦軸で電流を表し、横軸で時間経過を表す。

【0095】

本実施例に係る負荷変動試験プログラムは、図２に示した各機能をコア＃１～＃３毎に生成する。そして、負荷変動試験プログラムは、コア＃１～＃３毎に、実施例１で説明した負荷変動試験をそれぞれ独立して実行させる。

【0096】

そのため、コア＃１～＃３のいずれかで、次の割り込みの発生が通常の負荷変動周期の次の負荷変動のタイミングに間に合わない場合でも、他のコアでは、次の割り込みの発生が通常の負荷変動周期の次の負荷変動のタイミングに間に合う場合がある。

【0097】

例えば、図９では、コア＃１において、タイマ値が１１０のタイミングでのメモリ２０へのアクセスへの切り替えが行われずに負荷変動周期の１周期分が飛ばされ、通常の負荷変動周期が維持されていない。ただし、他のコア＃２及び＃３では、タイマ値が１１０のタイミングで割り込みが発生し、メモリ２０へのアクセスへの切り替えが行われ、通常の負荷変動周期が維持される。

【0098】

この場合、コンピュータ１全体の負荷変動は、最下段のグラフで示すように、負荷変動周期における２回目のメモリ２０へのアクセスでは、コア１でメモリ２０へのアクセスが行われなかった分、負荷が減少する。ただし、全体として、ＤＤＣ４０に対して負荷が欠けられており、負荷変動周期における２回目のメモリ２０へのアクセスにおいても、負荷変動試験プログラムによる負荷変動試験は実行されており、試験目的は達成できている。

【0099】

また、本実施例では、３つのコアがある場合で説明したが、コアはいくつあっても本実施例に係る負荷変動試験プログラムは同様に試験を行うことができる。そして、コアの数が多いほど、いずれかのコアでの負荷変動の周期を省略した影響を低減させることができる。

【0100】

以上に説明したように、本実施例に係る負荷変動試験プログラムは、複数のコアに対して同時に負荷変動試験をそれぞれ独立させて実行させることができる。これにより、試験対象のコンピュータ全体として負荷変動の周期を省略した影響を低減することができ、時間監視処理と電源の負荷変動試験の実効性を高めることが可能となる。

【0101】

なお、図２に例示した試験条件設定部１００及び試験実行部２００の機能を実現するための負荷変動試験プログラムについては、必ずしも、上述のように最初からハードディスク３０に記憶させておかなくてもよい。例えば、コンピュータ１に挿入されるフレキシブルディスク、いわゆるＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）ディスク、光磁気ディスク、ＩＣ（Integrated Circuit）カードなどの「可搬用の物理媒体」に各プログラムを記憶させる。そして、コンピュータ１のＣＰＵ１０がこれらの可搬用の物理媒体から各プログラムを取得して実行するようにしてもよい。また、公衆回線、インターネット、ＬＡＮ（Local Area Network）、ＷＡＮ（Wide Area Network）などを介してコンピュータ１に接続される他のコンピュータまたはサーバ装置などに各プログラムを記憶させておき、コンピュータ１がこれらから各プログラムを取得して実行するようにしてもよい。

【符号の説明】

【0102】

１ コンピュータ
１０ ＣＰＵ
１１ キャッシュ
２０ メモリ
３０ ハードディスク
４０ ＤＤＣ
１００ 試験条件設定部
１０１ 変動周期計算部
１０２ タイマ割込セット部
２００ 試験実行部
２０１ メモリアクセス切替部
２０２ タイマ値取得部
２０３ タイマ割込値調整部
２０４ 試験実行時間確認部
２１１ メモリアクセス部
２１２ キャッシュアクセス部
３００ クロック生成部
４００ 割込レジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】