特許 7416895 表面接地平面を有するコネクタ及びプリント回路基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-09

(45)【発行日】2024-01-17

(54)【発明の名称】表面接地平面を有するコネクタ及びプリント回路基板

(51)【国際特許分類】

   H05K 1/02 20060101AFI20240110BHJP

   H01R 12/71 20110101ALI20240110BHJP

【ＦＩ】

H05K1/02 P

H01R12/71

【請求項の数】 22

(21)【出願番号】P 2022183827

(22)【出願日】2022-11-17

(62)【分割の表示】P 2021515153の分割

【原出願日】2019-09-25

(65)【公開番号】P2023025067

(43)【公開日】2023-02-21

【審査請求日】2022-11-17

(31)【優先権主張番号】62/736,288

(32)【優先日】2018-09-25

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】591043064

【氏名又は名称】モレックス エルエルシー

(74)【代理人】

【識別番号】100116207

【弁理士】

【氏名又は名称】青木 俊明

(74)【代理人】

【識別番号】100096426

【弁理士】

【氏名又は名称】川合 誠

(72)【発明者】

【氏名】ピールーズ アムレシ

(72)【発明者】

【氏名】プ シェ

(72)【発明者】

【氏名】デビット エル ブランカー

(72)【発明者】

【氏名】ティモシー アール マクレランド

(72)【発明者】

【氏名】テン カイ チェン

【審査官】齊藤 健一

(56)【参考文献】

【文献】特許第７１８１３８８（ＪＰ，Ｂ２）

【文献】特表２００７－５２２６７８（ＪＰ，Ａ）

【文献】特表２０１４－５２２０９１（ＪＰ，Ａ）

【文献】特表２０１２－５１１８１０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１２／０１９３１２８（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１４／０３２６４９５（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｒ １２／００―１２／９１

Ｈ０５Ｋ １／００―３／４６

(57)【特許請求の範囲】

【請求項1】

コネクタを実装するための上面であって、前記コネクタ用の複数の信号実装位置、前記コネクタ用の複数の接地実装位置、前記複数の信号実装位置の周りのアンチパッド、及び前記複数の信号実装位置のうちの隣接する信号実装位置間に形成された前記アンチパッドの外側境界を有する実装領域を有する、上面と、
前記実装領域内の前記上面を覆う接地平面であって、該接地平面の表面積が、前記実装領域の総表面積の所定の割合を覆う、接地平面と、を含む、プリント回路基板。

【請求項2】

前記実装領域の前記外側境界が、最も外側の前記複数の接地実装位置のうちの隣接する接地実装位置間に更に形成されている、請求項１に記載のプリント回路基板。

【請求項3】

前記接地実装位置が、接地ビアを含み、前記信号実装位置が、信号ビアを含む、請求項１に記載のプリント回路基板。

【請求項4】

前記接地実装位置が、接地表面実装パッドを含み、前記信号実装位置が、信号表面実装パッドを含む、請求項１に記載のプリント回路基板。

【請求項5】

前記アンチパッドが、前記複数の信号実装位置のうちの一対の前記信号実装位置の周りにある少なくとも１つのアンチパッドを含む、請求項１に記載のプリント回路基板。

【請求項6】

前記アンチパッドが、前記複数の信号実装位置のうちの前記信号実装位置の各々の周りにあるアンチパッドを含む、請求項１に記載のプリント回路基板。

【請求項7】

コネクタを実装するための上面であって、前記コネクタ用の複数の信号実装位置、前記コネクタ用の複数の接地実装位置、前記複数の信号実装位置の周りのアンチパッド、及び最も外側の信号実装位置間に形成された前記アンチパッドの外側境界を有する実装領域を有する、上面と、
ビアを除いた前記実装領域の前記上面及び前記アンチパッドを覆う接地平面であって、該接地平面の表面積が、前記実装領域の総表面積の所定の割合を覆う、接地平面と、を含む、プリント回路基板。

【請求項8】

前記接地実装位置が、接地ビアを含み、前記信号実装位置が、信号ビアを含む、請求項７に記載のプリント回路基板。

【請求項9】

前記接地実装位置が、接地表面実装パッドを含み、前記信号実装位置が、信号表面実装パッドを含む、請求項７に記載のプリント回路基板。

【請求項10】

前記アンチパッドが、前記複数の信号実装位置のうちの一対の前記信号実装位置の周りにある少なくとも１つのアンチパッドを含む、請求項７に記載のプリント回路基板。

【請求項11】

前記アンチパッドが、前記複数の信号実装位置のうちの前記信号実装位置の各々の周りにあるアンチパッドを含む、請求項７に記載のプリント回路基板。

【請求項12】

コネクタであって、
実装面及び嵌合面を形成するように構成された複数のウェハを含み、前記実装面は、表面積が前記実装面の実装領域と反対側の領域の総表面積の所定の割合を覆う接地平面を有するプリント回路基板の上面に実装するために更に構成され、前記実装面は、接地と電気的に結合する少なくとも１つの導電性表面を含み、前記コネクタは、前記少なくとも１つの導電性表面が前記接地平面の０．３ｍｍ以内にあるように前記プリント回路基板上に実装されるために構成され、少なくとも５６Ｇｂｐｓのデータレートで動作するように更に構成されており、
前記複数のウェハが、信号伝達ウェハを含むことを含み、該信号伝達ウェハが、複数の信号端子を支持するように構成され、該複数の信号端子の各々が、尾部、接触部、及び該接触部と前記尾部との間に延在する本体部を含み、そのため、（ｉ）前記信号端子の前記接触部が前記嵌合面に隣接し、（ｉｉ）前記信号端子の前記尾部が前記実装面に隣接し、該実装面上に実装領域を形成する、コネクタ。

【請求項13】

前記複数のウェハが、接地ウェハを含む、請求項１２に記載のコネクタ。

【請求項14】

接地に電気的に結合された前記少なくとも１つの導電性表面が、前記接地ウェハのめっきされた縁部を含む、請求項１３に記載のコネクタ。

【請求項15】

前記接地ウェハが、尾部インサートを含み、
接地に電気的に結合された前記少なくとも１つの導電性表面が、前記実装領域に沿って位置付けられた前記尾部インサートの一部分を更に含む、請求項１４に記載のコネクタ。

【請求項16】

前記複数のウェハが、一対の接地ウェハ及び一対の信号伝達ウェハを含み、該一対の信号伝達ウェハが、互いに隣接して位置付けられ、かつ前記接地ウェハが隣接する信号伝達ウェハのいずれかの側に位置付けられる、請求項１４に記載のコネクタ。

【請求項17】

前記接地ウェハがめっきされたプラスチックを含む、請求項１４に記載のコネクタ。

【請求項18】

前記接地ウェハが、尾部インサートを含む、請求項１７に記載のコネクタ。

【請求項19】

前記接地ウェハを電気的に結合する横断方向の接地ブレードを更に含む、請求項１４に記載のコネクタ。

【請求項20】

前記横断方向の接地ブレードが、前記接地平面に電気的に結合するように構成された尾部を含む、請求項１９に記載のコネクタ。

【請求項21】

前記接地ウェハが、尾部インサートを含み、前記横断方向の接地ブレードが、前記尾部インサートと互いに噛み合う、請求項２０に記載のコネクタ。

【請求項22】

前記横断方向の接地ブレードが、前記接地ウェハにわたって非垂直方向に延在する、請求項１９に記載のコネクタ。

【発明の詳細な説明】

【技術分野】

【0001】

（関連出願）
本出願は、２０１８年９月２５日に出願された米国特許仮出願第６２／７３６，２８８号（「‘２８８出願」）に対する優先権を主張するものであり、本明細書に完全に記載されているかのように、‘２８８出願の開示全体が参照により本明細書に組み込まれる。

【0002】

（発明の分野）
本開示は、コネクタの分野に関し、より具体的には、コネクタ、並びにプリント回路基板（printed circuit board 、ＰＣＢ）及びコネクタの組み合わせに関するものであり、それぞれが高いデータレートでデータを伝導するように機能する。

【背景技術】

【0003】

このセクションは、記載される発明（複数可）のより良い理解を促すために有用であり得る態様を紹介する。したがって、このセクションにおける記述は、こうした観点から読まれるべきであり、先行技術において何が自認であるか、否かとして理解されるべきではない。

【0004】

高速通信アプリケーションで使用されるＰＣＢは、好適なコネクタを使用して接続することができる。典型的には、多くのＰＣＢは、数ミリメートル（ｍｍ）だけしか離れていない場合があり、したがって、それらは緊密に又は密集して配置される。多数の離散信号を伝送する所与のＰＣＢ内で、必要とされるピッチ密度が互いに１～３ｍｍ以内で動作する差動信号対に近づくか、又はそれを超え得るように、ＰＣＢが配置される場合に、更に大きな課題が生じる。同じＰＣＢ上で伝導される１つの差動信号対の能力を排除するか、又は実質的に低減することは非常に困難であり、また、同じＰＣＢ上の別の隣接する差動信号対に誘導的又は容量的に結合されることから、非常に緊密に調整される。上記の課題に加えて、ＰＣＢによって伝導される信号の速度が増加するにつれて、望ましくないノイズ、又は単純に「クロストーク」と一般に呼ばれる望ましくない結合が増加する傾向がある。

【0005】

更に、既存のコネクタからＰＣＢの設計（Connector-to-PCB designs）では、コネクタのフットプリントの信号及び接地ピンの位置は、個々の信号及び接地位置のための導電性圧入ピン穴などの対応する受容構造に一致する。加えて、導電性接地接続ビアが、選択された接地指定された層を共に電気的に接続して、堅固な低インピーダンス接地リターンを確立するようにするためにＰＣＢ内で使用されてもよい。しかしながら、これらの既存の設計は、望ましくないノイズの結合の問題に適切に対処しない。

【発明の概要】

【0006】

本発明者らは、様々な例示的なＰＣＢとコネクタの組み合わせ及び関連する方法であって、とりわけ、ＰＣＢのアクティブポート領域の表面積に対して接地フレーム実装領域の表面積を変化させることによって、ＰＣＢ内の信号間のクロストークを低減するとともに、コネクタとＰＣＢの接地構造との間の結合を増加させアクティブポート領域に、アンチパッドの総表面積及びＰＣＢ上の信号実装位置の総表面積が含まれる、ＰＣＢとコネクタの組み合わせ及び関連する方法を説明する。

【0007】

ＰＣＢの一実施形態は、コネクタを実装するための上面であって、コネクタ用の複数の信号実装位置、コネクタ用の複数の接地実装位置、複数の信号実装位置の周りのアンチパッド、及び複数の信号実装位置のうちの隣接する信号実装位置間に形成された外側境界を有する実装領域を有し、当該実装エリアが複数の信号実装位置を含む上面と、実装領域内で上面を覆う接地平面であって、実装エリア内の上面が、接地実装位置及び信号実装位置を更に収容し、かつ複数の信号実装位置のうちの信号実装位置の周りのアンチパッドを含み、接地平面の表面積は実装領域の総表面積の少なくとも５０％を覆う、接地平面と、を含んでもよい。

【0008】

一実施形態では、実装領域の外側境界は、最も外側の複数の接地実装位置のうちの隣接する接地実装位置間に形成されてもよく、その実装エリアは、複数の接地実装位置を含む。

【0009】

実施形態では、（ｉ）接地実装位置は、接地ビアを含んでもよく、信号実装位置は信号ビアを含んでもよい；又は、（ｉｉ）接地実装位置は、接地表面実装パッドを含んでもよく、信号実装位置は、信号表面実装パッドを含んでもよい；又は、（ｉｉｉ）アンチパッドは、複数の信号実装位置のうちの一対の信号実装位置の周りにある、少なくとも１つのアンチパッドを含んでもよい；又は、（ｉｖ）アンチパッドは、複数の信号実装位置のうちの信号実装位置の各々の周りにあるアンチパッドを含んでもよい。

【0010】

本明細書に記載される実施形態では、接地平面の表面積は、（ｉ）実装領域の総表面積の少なくとも６０％、又は（ｉｉ）実装領域の総表面積の少なくとも７０％、又は（ｉｉｉ）実装領域の総表面積の少なくとも８０％、又は（ｉｖ）実装領域の総表面積の少なくとも９０％を覆うことができる。

【0011】

代替的で例示的なＰＣＢは、コネクタを実装するための上面であって、コネクタ用の複数の信号実装位置、コネクタ用の複数の接地実装位置、複数の信号実装位置の周りのアンチパッド、及び最も外側の信号実装位置間に形成された外側境界を有する実装領域を有し、実装エリアが複数の信号実装位置を含む、上面と、信号ビアを除いた実装領域内の上面、及びアンチパッドを覆う接地平面であって、接地平面の表面積が、実装領域の総表面積の少なくとも５０％を覆っている、接地平面と、を含んでもよい。

【0012】

このような例示的なＰＣＢは、（ｉ）接地ビアを含む接地実装位置、及び信号ビアを含む信号実装位置、又は（ｉｉ）接地表面実装パッドを含む接地実装位置及び信号表面実装パッドを含む信号実装位置、又は（ｉｉｉ）複数の信号実装位置のうちの一対の信号実装位置の周りにある少なくとも１つのアンチパッドを含むアンチパッド、又は（ｉｖ）複数の信号実装位置のうちの信号実装位置の各々の周りにあるアンチパッドを含む、アンチパッドを更に含んでもよい。

【0013】

前述した実施形態と同様に、代替的なＰＣＢにおいて、（ｉ）接地平面の表面積は、実装領域の総表面積の少なくとも６０％を覆ってもよく、又は（ｉｉ）接地平面の表面積は、実装領域の総表面積の少なくとも７０％を覆ってもよく、又は（ｉｉｉ）接地平面の表面積は、実装領域の総表面積の少なくとも８０％を覆ってもよく、又は（ｉｖ）接地平面の表面積は、実装領域の総表面積の少なくとも９０％を覆ってもよい。

【0014】

本発明のＰＣＢに加えて、本発明者らは、本発明のコネクタを説明する。１つの例示的なコネクタは、実装面及び嵌合面を形成するように構成された複数のウェハを含み、実装面は、表面積が実装面の実装領域と反対側のエリアの総表面積の少なくとも５０％を覆い得る接地平面を有するプリント回路基板の上面に実装するために更に構成され、実装面が、接地と電気的に結合する少なくとも１つの導電性表面を含んでもよく、当該コネクタは、少なくとも１つの導電性表面が接地平面の０．３ｍｍ以内にあるように回路基板上に実装されるために構成され、かつ少なくとも５６Ｇｂｐｓのデータレートで動作するように更に構成されており、複数のウェハが、信号伝達ウェハを含むことを含み、信号伝達ウェハが、複数の信号端子を支持するように構成され、かつ複数の信号端子の各々が、尾部、接触部、及び接触部と尾部との間に延在する本体部を含み、そのため、（ｉ）信号端子の接触部が嵌合面に隣接し、かつ（ｉｉ）信号端子の尾部が実装面に隣接し、実装面上に実装領域を形成する。

【0015】

更に、例示的なコネクタでは、（ｉ）複数のウェハは、接地ウェハを含んでもよく、（ｉｉ）接地に電気的に結合された少なくとも１つの導電性表面は、接地ウェハのめっきされた縁部を含んでもよく、（ｉｉｉ）接地ウェハは、尾部インサートを含んでもよく、接地に電気的に結合された少なくとも１つの導電性表面が、実装領域に沿って位置付けられた尾部インサートの一部分を更に含んでもよく、（ｉｖ）複数のウェハが、一対の接地ウェハ及び一対の信号伝達ウェハを含んでもよく、当該一対の信号伝達ウェハは互いに隣り合わせに位置付けられ、かつ接地ウェハは隣接する信号伝達ウェハのいずれかの側に位置付けられる。

【0016】

実施形態では、接地ウェハは、（ｉ）めっきされたプラスチック、及び／又は（ｉｉ）尾部インサートを含んでもよい。

【0017】

本明細書及び上記に説明される例示的なコネクタは、接地ウェハを電気的に結合するための横断方向の接地ブレードを更に含んでもよく、横断方向の接地ブレードは、接地平面に電気的に結合するように構成された尾部を含んでもよく、接地ウェハは、尾部インサートを含んでもよい。横断方向の接地ブレードは、尾部インサートと互いに噛み合うことができる。

【0018】

代替的な実施形態では、横断方向の接地ブレードは、接地ウェハにわたって非垂直方向に延在してもよい。

【0019】

本発明のＰＣＢ及びコネクタに加えて、本発明者らは、上記及び本明細書の他の箇所に記載された本発明のＰＣＢ及びコネクタに対応し、かつ包含する方法を説明する。

【0020】

更に、本発明者らは、ＰＣＢの信号間のクロストークを低減するための方法を説明する。１つのこのような方法は、接地フレーム実装領域及びアクティブポート領域を有するＰＣＢを形成することであって、アクティブポート領域が、アンチパッドの総表面積及びＰＣＢ上の信号実装位置の総表面積を含む、形成することと、接地フレーム領域の表面積を変化させ、かつアクティブポート領域を変化させて、信号実装位置における信号間のクロストークを変化させることと、を含んでもよい。

【0021】

より具体的には、例示的な方法は、接地フレーム領域の表面積を増加させ、かつアクティブポート領域を減少させて、信号実装位置における信号間のクロストークを減少させることを更に含んでもよい。

【図面の簡単な説明】

【0022】

本発明は例として図示されるが、添付図面に限定されるものではなく、図中、同様の参照番号は同様の要素を示す。

【0023】

図１～図３３は不要な結合ノイズを低減する本発明（複数可）の実施形態を例示し、とりわけ、高いデータレート機能及び特定の実施形態の性能を裏書きするために使用することができる。

【0024】

【図1-5】本発明の実施形態による例示的なＰＣＢ上に実装されたレセプタクルの例示的な構成を示す。

【図6】本発明の実施形態による１つ以上のセットのウェハを含む例示的なコネクタを示す。各セットは、１つ以上の接地及び信号伝達ウェハを含んでもよい。当該１つ以上の接地及び信号伝達ウェハは、１つ以上の接地－信号－信号－接地構成、又は、接地ピンの存在が、ＧＳＳＧＧＳＳＧパターンの形成を繰り返すことができる、若しくは、よりコンパクトなＧＳＳＧＳＳＧ繰り返しパターンで表されることができる（ここで、「Ｇ」は「接地」、「Ｓ」は「信号」を示す）パターンを提供するように配置される。

【図8-11】本発明の実施形態による、尾部インサート、接地ブレード、接地平面、接地実装位置、及び信号端子対の配置を示す。

【図12】本発明の実施形態による、重ねられたアンチパッド及び実装面導電性表面（例えば、接地ウェハ縁部、横断方向の接地ブレード）を有する例示的なＰＣＢを示す。

【図13】本発明の実施形態によるＰＣＢ及びコネクタの例示的な配置を示す。コネクタがＰＣＢ表面から画定された高度で係合して、対向するコネクタ及びＰＣＢ接地表面がアクティブ信号ポート間に実質的に閉じた開口／導波管を形成し、それによって、それらを意図された動作周波数帯域内で互いに電気的に絶縁する場合に、導電性遮蔽ウェハを備える嵌合コネクタは、アクティブ信号ポートとＰＣＢ表面の間に導電性の天井を効果的に確立し、アクティブ信号ポート間に、導電性の床を効果的に確立する。

【図14】本発明の実施形態による、重ねられたアンチパッド及び実装面導電性表面（例えば、接地ウェハ縁部、横断方向の接地ブレード）を有する例示的なＰＣＢを示す。

【図15】ＰＣＢの他の銅層上のプラグモジュール、コネクタ、及び延長されたアンチパッドの係合を示す、ＰＣＢに実装されたコネクタの切り欠き図を示す。

【図16-20】４つの異なる例示的なＰＣＢ及び対応する実装表面を示す。各実装面の表面積が、接地平面及びアンチパッドを含み、接地平面の表面積が対応する実装領域の総表面積のある割合を覆い、かつアンチパッドの表面積が本発明の実施形態による実装領域の総表面積のある割合を覆う。

【図21-32】図１６～図２０の４つの例示的なＰＣＢ及び対応する実装面についての挿入損失、クロストーク、インピーダンス、及び反射損失の例示的なグラフを示す。

【図33】更に、本発明の実施形態による、回路基板上に実装されたコネクタの実装面の一部の拡大斜視断面図を示す。

【発明を実施するための形態】

【0025】

本発明の特定の実施形態は、様々な図面及び略図を参照して以下に開示される。説明及び例示の両方は、理解を強化するための意図で起草されてきた。例えば、図中の要素のいくつかの寸法は、他の要素に対して誇張される場合があり、商業的に成功した実装に有益であるか、又は更に必要である周知の要素は、実施形態をより少ない曖昧さで、かつより明瞭にすることができるように、描写されない場合がある。

【0026】

例示及び説明の両方における簡潔さ及び明瞭さは、当業者が、当該技術分野において既に知られているものを考慮して、本発明の製造、使用、及び最良の実施を効果的に可能にすることが求められている。当業者であれば、本発明の趣旨及び範囲から逸脱することなく、本明細書に記載される特定の実施形態に様々な修正及び変更がなされ得ることを理解するであろう。したがって、本明細書及び図面は、限定的又は包括的ではなく説明的かつ例示的であると見なされるべきであり、本明細書に記載される特定の実施形態に対するそのような全ての修正は、本発明の範囲内に含まれることを意図している。更に、以下の詳細な説明は、例示的な実施形態を説明し、明示的に開示された組み合わせ（複数可）に限定されることを意図するものではないことを理解されたい。したがって、特に明記されない限り、本明細書で開示される特徴は、簡潔にする目的で別様に説明又は示されなかった追加の組み合わせを形成するために、一緒に組み合わされてもよい。

【0027】

本明細書及び添付の特許請求の範囲で使用するとき、用語「含む（comprises ）」、「含む（comprising）」、又はこれらのあらゆる他の変形は非排他的な含有物を指すように意図され、要素のリストを含むプロセス、方法、製造品、又は装置は、当該リスト上のそれら要素だけを含むのではなく、明示的に列挙されていないか、又はそのようなプロセス、方法、製造品、若しくは装置に固有ではない他の要素も含む場合があるようなものである。本明細書で使用するとき、用語「ａ」又は「ａｎ」は、１つ又は２つ以上として定義される。本明細書で使用するとき、用語「複数（plurality ）」は、２つ又は２つを超えるものとして定義される。本明細書で使用するとき、用語「別の（another ）」は、少なくとも第２以上として定義される。本明細書に別途示されない限り、もしある場合は、「第１」及び「第２」、「上部」、及び「底部」などの関係用語の使用は、１つのエンティティ又はアクションを別のエンティティ又はアクションから区別するためにのみ使用されるのであり、その際、そのようなエンティティ又はアクション間の実際の関係、優先度、重要性、又は順序を必ずしも必要とする又は暗示することはない。

【0028】

本明細書で使用するとき、用語「含む（including ）」及び／又は「有する（having）」は、含む（comprising）ものとして、（すなわち、オープン言語）として定義される。本明細書で使用するとき、用語「結合された（coupled ）」は、１つの導体内の電流に関連する少なくとも電界のエネルギーが、ガルバニックに接続されていない別の導体上に印加されることを意味する。別の言い方をすれば、「結合」という単語は、機械的接続、ガルバニック電気接続、又は磁場媒介電磁相互作用のいずれにも限定されないが、その意味が本明細書における特定の説明の文脈によって制限されない限り、１つ以上のこのような接続を含んでもよい。

【0029】

１つ以上の例示的な実施形態を、方法として説明する場合があることにも留意されたい。方法を、例示的なシーケンス（すなわち、連続的）で説明する場合があるが、このような方法を、並行に、共同して、又は同時に実行してもよいことを理解されたい。加えて、方法内の各変形工程の順序は、入れ替えられてもよい。説明する方法は、完了したときに終了することができ、また、例えば、そうした工程が当業者に既知である場合、本明細書に記載されていない追加の工程を含んでもよい。

【0030】

本明細書で使用するとき、用語「実施形態」又は「例示的な」は、本発明（複数可）の範囲内に含まれる実施例を意味する。

【0031】

本発明者らは、互いに関連して使用される場合、他の利点の中でもとりわけ、不要な結合ノイズを低減することができるコネクタ及び回路基板構成を発見した。

【0032】

本明細書で更に説明するように、本発明の実施形態は、コネクタ接地構造を整合させて、相互に面するＰＣＢ上の同様に整列された接地構造と容量的に協調する。本発明の協調する接地構造体は、ガルバニック信号及び接地接続に加えて、追加の電気的要素－容量性接地結合－をコネクタフットプリントに追加する。

【0033】

ここで図１を参照すると、ＰＣＢ１００上に実装されたコネクタの例示的なレセプタクル５００が示されており、レセプタクル５００がプラグモジュール（図示せず）を受容するために、レセプタクルがＰＣＢ１００に対して直角に配置されるようになっている。具体的には示されていないが、同じ又は同様の動作機構を、真っ直ぐなコネクタとして配置された垂直コネクタと共に利用することができることを理解されたい。一実施形態では、レセプタクル５００は、ケージ５０１の内部に配置又は位置付けられたハウジング５０２から形成されてもよく、ハウジングはコネクタ５０５として更に機能する（図２及び図３を参照）。ケージ５０１は、嵌合プラグモジュール（図示せず）及びコネクタを少なくとも支持及び制御するように機能し、電磁干渉（electromagnetic interference、ＥＭＩ）保護を提供するようにも機能する。ケージ５０１はまた、アプリケーション動作中に機械的一体性を維持するのを助ける。

【0034】

図４を参照すると、一実施形態では、コネクタは、嵌合プラグモジュールがＰＣＢ（又はバイパス設計が所望される場合のケーブル）に電気的に接続されることを可能にするように更に機能する尾部５０８、接点５０６及びそれらの間の本体（図示せず）を含む端子を支持するように機能する。図４の例示的な実施形態では、尾部５０８は、圧入尾部として構成され得る。しかしながら、代替的な実施形態では、端子尾部は、所望の実装構成又は配置（例えば、表面実装）又は相互接続（例えば、ケーブル）を支持するために、圧入以外の様々な形態で構成されてもよい。図４（及び図５）の実施形態では、レセプタクル５００は、組み立てを容易にするためにＰＣＢ上に圧入されてもよい。したがって、コネクタの端子は、ケージ上の端子と整列されるべきである。一実施形態では、ケージ５０１は、金属ケージを含んでもよい。更に、尾部５０８は、非常に繰り返し可能な配置で配置されてもよく、かつ互いに関連して同様の寸法を含んでもよい。

【0035】

ここで図６及び図７を参照すると、例示的なコネクタは、１つ以上のウェハ６２０のセットを含んでもよい。一実施形態では、ウェハセット６２０は、接地ウェハ６６１、６６４と、接地－信号－信号－接地パターンとして配置された信号伝達ウェハ６６２、６６３（図７を参照）を含む。特定の適用は、図示のように、ＧＳＳＧＳＳＧパターンで繰り返すことができ、又はＧＳＳＧＧＳＳＧ繰り返しパターンを形成する追加の接地ウェハを含んでもよい（ここで、「Ｇ」は「接地」を意味し、「Ｓ」は「信号」を意味する）。図示の実施形態では、信号伝達ウェハ６６２及び６６３はそれぞれ、絶縁フレーム（例えば、液晶ポリマー（liquid crystal polymer、ＬＣＰ）などの成形プラスチック）を含み、当該絶縁フレームは、そこにある信号端子を支持するように機能する（図７に示すように、各信号端子は接点及び関連する尾部を有する）。図７に示される実施形態では、接地ウェハ６６１及び６６４は、導電及び共通化を可能にする金属化プラスチックで形成される。更に、このような金属化プラスチックは、（１）十分に導電性を持つようにドープされる、（２）めっきされる、（３）ドープされ、かつめっきされる、（４）インクを入れられる、（５）エッチングされる、又は（６）少なくとも形成された概ね導電性表面として機能するために、前述のいずれかのいくつかの組み合わせであってもよい。実施形態では、めっきの場合、めっきされた金属化プラスチックは、接地ウェハの全体の表面積を覆ってもよく、又は接地ウェハの全体の表面積より少なく覆ってもよい（すなわち、選択めっき）。したがって、いくつかの実施形態では、絶縁性フレーム（例えば、ＬＣＰなどの成形プラスチック）の表面の全体が、導電性になるようにめっきされてもよい。したがって、一実施形態では、接地ウェハは、最初に、スタンプされた／形成された導電性のプレート（おそらくは、接地接点及び尾部機構を含む）であって、プラスチックでオーバーモールドされてからめっきされたプレートを含んでもよい。接点及び／又は尾部機構は、めっき前又はめっき後のいずれかで、必要に応じて接地ウェハに挿入されてもよい。これらの導電性の尾部機構は、接地ウェハと相互に面するＰＣＢとの間に、直接的な電気伝導経路を提供するように機能する。

【0036】

いくつかの実施形態では、金属接触インサート６６８及び金属尾部インサート６６９は、（信号伝達ウェハ６６２、６６３のように）端子のオーバーモールド処理を通して形成されるのではなく、接地ウェハ６６１、６６４内のポケット内へステッチングされるか又はインサートされてもよい（図７にステッチング後を示す）。このインサートのステッチング（接点若しくは尾部又は両方のいずれかにかかわらず）は、接地ウェハ６６１、６６４の全て又はいずれかに対して行うことができる。同様の接点及び／又は尾部インサートは、様々な信号伝達ウェハ又は電力ウェハのために形成され、次いで、所望により、それらのウェハにステッチされてもよい。加えて、尾部インサートは、圧入尾部インサート又は表面実装尾部インサートであってもよい。更なる実施形態では、尾部インサートの代わりに、接地ウェハ６６１、６６４は、めっきされた又は金属化された導電性プラスチックの尾部を含み得る。このような尾部は、任意の成形ウェハの一部として形成することができ、導電性であるか、又は導電性を持つように（例えば、めっき）されてもよい。

【0037】

図示されるように、例示的な接地ウェハ６６１及び６６４は、信号伝達ウェハ６６２、６６３を挟んで互いに嵌合するための多くの隆起エリア（こぶ）６８０、ペグ６８１ａ及び凹部６８１ｂを含み得る。いくつかの実施形態では、１つの接地ウェハのペグ６８１ａ及び凹部６８１ｂは、対向するサンドイッチ状に挟む接地ウェハとの締まり嵌めを形成するか、又は締まり嵌めとして配置されてもよい。更に、いくつかの実施形態では、それぞれの隆起エリアは、サンドイッチ状に挟まれた、信号伝達ウェハ対の空隙を実質的に充填するように満たすことができる。また、実施形態に応じて、接地ウェハの凹部６８１ｂの一部又は全部は、代わりに、対向する接地ウェハのペグ６８１ａを受容するための接地ウェハ内の穴として形成されてもよい。したがって、図７に示されるペグ６８１ａ及び凹部６８１ｂの配置は、単なる１つの実施例であり、多くの変形が可能であることを理解されたい。

【0038】

１つの実施形態では、隆起エリア（こぶ）６８０、ペグ６８１ａ、及び／又は凹部６８１ｂの一部又は全部が金属化されて（すなわち、金属化された要素を含んで）、接地ウェハ６６１、６６４間の伝導及び共通化を可能にすることが望ましい。

【0039】

ここで図３３を参照すると、本発明のいくつかの実施形態に係る、ＰＣＢへのコネクタの実装を示す例示的なコネクタの例示的な実装領域の例示的な拡大斜視図及び断面図が示されている。より詳細には、接地平面１０１及びアンチパッド１０２などのアンチパッドを含むＰＣＢの上面の一部が、図３３に示されている。コネクタ用の信号実装位置１０３及び接地実装位置１０４もまた図示されている。図示の実施形態では、信号実装位置１０３は信号ビア１０３を含み、接地実装位置１０４は、接地ビア１０４を含む。他の実施形態では、ＰＣＢが表面実装コネクタと組み合わされる場合、信号実装位置は、信号表面実装パッドを含んでもよく、接地実装位置は、接地表面実装パッドを含んでもよい。また、２つの信号実装位置の各々の周りにアンチパッド１０２が示されてはいるが、他の実施形態では、アンチパッド１０２は、共に接合されてもよく、代わりに、２つ（又は場合によってはより多くの）信号実装位置の周りの単一のアンチパッドであってもよい。例示的な実施形態では、接地平面１０１の表面積は、図３３に示す実装領域の総表面積の５０％よりも幾分多く覆っているように描かれている。実装領域は、信号実装位置の全てを含む最小エリアであると定義することができる。接地平面の表面積は、実装領域の総表面積の５０％、６０％、７０％、８０％、更には９０％よりも多くを覆うことが望ましい。例えば、より大きいアンチパッド又は追加のビアなどの他の上面特徴部が必要とされない限り、接地平面の表面積は、可能な限り実装領域の総表面積の大きさを覆うことが望ましい。

【0040】

ここでも、図３３を参照すると、信号端子の一部が示されているコネクタの実装領域の断面図が示されている。特に、信号端子の尾部部分６７５の一部が示されている。この実施形態では、尾部部分６７５は、圧入尾部部分を含む。他の実施形態では、尾部部分は、代わりにＰＣＢに表面実装するように構成されてもよい。コネクタの接地ウェハ及び尾部インサート（その尾部インサート６７９を有する接地ウェハ６７１など）の一部、及び横断方向の接地ブレード６７７の一部もまた示されている。一実施形態では、横断方向の接地ブレード６７７は、全ての列整列された接地ウェハ６７１にわたって電気的に接続するように配置又は構成されてもよく、例えば、ブレード６７７に対して実質的に垂直に（すなわち、ブレード６７７を含む幾何学的平面は、ウェハ６７１を含む幾何学的平面と「十文字に交える」ように）位置付けられる。しかしながら、接地ブレードは、接地ウェハに対して垂直である必要はなく、むしろ、所望に応じて、それらを横方向に横切って延在することを理解されたい。更に、実施形態に応じて、横断方向の接地ブレード６７７は、尾部インサート６７９と互いに噛み合うか、若しくは接地ウェハ６７１内に形成されたスロットに嵌合してもよく、又は、それ自体が交差する接地ウェハに電気的に接続するために、その両方を行うように構成されてもよい。（例えば、図８～図１１を参照されたい。図１０はコネクタの下側又は実装面を示し、図１１は、図１０の一部の拡大図を示す）。横断方向の接地ブレード６７７及び尾部インサート６７９の両方はまた、接地実装位置１０４を通じて接地平面１０１に電気的に結合されてもよい。図示される実施形態では、多数の横断方向の接地ブレード（例えば、横断方向の接地ブレード６７７）が、信号端子尾部対６７５の列の間に位置付けられる。

【0041】

接地ウェハ６７１は、導電及び共通化を可能にする金属化プラスチックで形成され得る。前述のように、金属化プラスチックは、様々な形態をとることができる。接地ウェハ６７１は、その実装領域に面する縁部を含む、その成形プラスチックフレームをくまなくめっきすることができる。コネクタの実装領域に面するコネクタの面は、接地に電気的に結合された多数の導電性表面を含み、接地ウェハのめっきされた縁部は、これらの導電性表面のうちで重要である。実装領域の面に沿って位置付けられた、尾部インサートの部分及び横断方向（又は横方向）の接地ブレードもまた、接地に電気的に結合された導電性表面を含んでもよい。しかしながら、表面積の問題として、少なくとも図示の実施形態では、接地ウェハ６７１のめっきされた縁部は、接地ブレードの縁部又は尾部インサートの縁部よりも重要である。

【0042】

ここで図１２及び図１４を参照すると、アンチパッド１２０２を有するＰＣＢ及び実装領域の導電性表面の面が互いに重ね合わされる例示的な構成が示されている。図１２は、実装面に沿って位置付けられた実装接地ウェハの面の縁部１２１０、及び実装面に沿って位置付けられた尾部インサート（接地ウェハ内）１２１１の部分を示し、一方、図１４は、実装領域の面に沿って位置付けられた横断方向の接地ブレード１２２０の部分を更に示す。

【0043】

ここで図１３を参照すると、ＰＣＢ１３０１に実装されたコネクタ１３００の組み合わせの一般的な構成又は配置が示されている。図示のように、コネクタ１３００の表面はＰＣＢ１３０１の表面と面一（すなわち、接触）ではないため、ＰＣＢ１３０１の表面とＰＣＢ１３０１に最も近いコネクタ１３００の表面上の電気結合された接地構造との間に開口／導波管領域１３０２が存在する。本発明の実施形態では、この開口／導波管領域１３０２は、望ましくないノイズを低減するために可能な限り小さくなることが望ましい。

【0044】

より具体的には、望ましくないノイズは、コネクタが５６Ｇｂｐｓ－ＰＡＭ４～１１２Ｇｐｓ－ＰＡＭ４の高速及び５６Ｇｂｐｓ－ＮＲＺなどの非変調アプリケーションで動作するときに、動作マージン及び機能チャネル長さを制限する著しい劣化要因であり得る。

【0045】

これを踏まえて、本発明者らは、コネクタがＰＣＢと実装可能に組み合わされている、本明細書の例示的な実施形態を提供する。図３３で説明した１つのこのような実施形態では、前述のように、実装領域の面の導電性表面のうちの１つ以上が、名目上、ＰＣＢの接地平面１０１の表面の０．３ｍｍ以内であり得るように、コネクタが実装のために構成又は配置されてもよい。したがって、接地ウェハ６７１の下面（視界から隠されている）は、その直下のＰＣＢの接地平面１０１の部分の表面の０．３ｍｍ以内であってもよい。代替的な実施形態では、実装領域の面の導電性表面は、接地平面１０１の表面の０．１５ｍｍ以内又は更に近くにあることが望ましい。

【0046】

上記の段落に記載された寸法を使用して構成又は配置された場合、本発明で議論されるコネクタ及びＰＣＢの組み合わせの表面は、それらの電気的接地の電気的結合を、既存の構成よりも改良される程度まで増加させるように機能し得ることを理解されたい。更に、機械的寸法に関して電気的結合における同じ改良を説明するのではなく、このような改善はまた、ＰＣＢの本発明の接地平面の表面と、１つ以上のコネクタの実装面の本発明の導電性表面との間の近接性が、好ましくは、ＰＣＢの表面とコネクタの実装面の導電性表面との間の遷移領域内で、最も高い意図される動作周波数の波長の１／１５の波長分率を超えないことを示すことによっても説明することができることを理解されたい。

【0047】

また、ＰＣＢの接地平面の表面とコネクタの実装領域の面の導電性表面とが互いに近接する（例えば、０．３ｍｍ以下）構成又は配置を含む、コネクタとＰＣＢとの本発明の組み合わせが、改良され、強化された容量性結合を既存の構成全体に提供すると考えられる。このような強化された容量性結合は、より効果的なＲＦ接地結合がＰＣＢの表面と互いに面するコネクタとの間に確立及び維持されるように、実質的に等電位の平面表面が達成されることを可能にし、それによって、大幅に改良されたノイズ低減を更に提供する。更に、本発明のコネクタ／ＰＣＢの組み合わせによって提供される強化された容量性結合は、ＰＣＢの接地平面の表面とコネクタの実装領域の面の導電性表面との間に電気シャントを形成するように機能すると考えられる。このシャント容量は、多数の圧入された接地ピンの直接的なガルバニック伝導と実質的に平行であると考えられる。信号戻り経路内の接地電流の存在は、必ずしも接地ピンに限定されないことに留意されたい。遮蔽ウェハの導体平面にわたって、時変差電圧は、ＰＣＢの表面に効果的に伝達されない「局所的な」変位電流差を支持することができ、コネクタの導電性ウェハとＰＣＢの接地平面との間の電位差を可能にする。これを実現して、本発明者らは、対向するＰＣＢと導電性コネクタ表面との間の並行板容量を支持するために、対向するＰＣＢと導電性コネクタ表面とが互いに実質的に近位にあり、これは次に、導電性ウェハからの変位電流をＰＣＢの接地平面表面に結合するための容量性結合経路を提供する、実施形態を提供する。この容量性結合経路は、コネクタとＰＣＢとの間の電圧差を最小に保つように機能し、したがって実質的に等電位になる。

【0048】

ここで図１５を参照すると、ＰＣＢの他の銅層上のプラグモジュール、コネクタ、及び延長されたアンチパッドの係合を示す、ＰＣＢ１５０１に実装されたコネクタ１５００の切り欠きが示されている。ＰＣＢ表面上では、これらのアンチパッドは、アクティブ信号実装位置／ポートを包含し、それによってアクティブポート領域を形成する。これらのアクティブポートがＰＣＢの表面の下方に垂直に延在する場合、事実上、誘電体が充填されても銅は含まれず、これらのアクティブポートは、ＰＣＢ接地フレームの銅部分によって境界を定められる能動的な空隙となる。これらの能動的空隙は、所望のブレークアウト信号層を介して高速の電気的性能を維持するように管理することができる。

【0049】

ここで図１６～図３２を参照すると、シミュレーションを使用して発明者が発見した実施形態による、コネクタ及び様々な例示的なＰＣＢ配置が示されている。より詳細には、図１６～図１９は、１～４とラベルされた４つの異なる例示的なＰＣＢと、それぞれの実装領域の表面積が、組み合わされたアンチパッド表面領域を有する表面積及びアンチパッドを有する接地平面を含む、対応するシミュレートされた実装領域を示す。より具体的には、接地平面の表面積及び組み合わされたアンチパッドの表面積は、各実装領域１～４内の接地平面の表面積及び組み合わされたアンチパッドの表面積が異なるように変化させることができる。したがって、各実装領域１～４は、以下の表１に示すように、異なる割合の接地平面のカバレッジを有する。別の言い方をすれば、各実装領域の可能な総表面積の第１の割合として表される接地平面の表面積が、ＰＣＢ１～４にかけて増加し、各実装領域の総表面積の第２の割合として表される、組み合わされたアンチパッドの表面積は減少する。ＰＣＢ１～４の実装領域は、異なるアンチパッド表面エリアに対応する異なるアンチパッド形状及びサイズを含むことに留意されたい。

【0050】

【表1】

【0051】

表１の値は例示的であることを理解されたい。更に、例示的な接地フレーム利用率（パーセント）は、アクティブ信号ポート専用エリアの除外後に計算される（以下の説明を参照）。接地フレームの利用率は、指定された接地フレーム境界内の最大面積と比較して、表面接地平面エリア専用の面積の量に対応する。

【0052】

図２０は、並んだＣＢＳ１～４の例示的な異なるＰＣＢ基板実装領域の４つ全てを示す。図２０のＰＣＢ４を参照すると、接地フレーム実装領域４０００の例示的な表面積が示されており、アンチパッド４００１ａ～ｎに信号実装位置エリア４００２ａ～ｎが加わっている。アンチパッド及び信号実装位置表面エリアを一緒に組み合わせることで、信号エネルギーによって励起される「アクティブポート領域」を形成する。別の言い方をすれば、アンチパッドの例示的な表面積４００１ａ～ｎ（ここで、「ｎ」は最後のアンチパッドを示す）、及び信号実装位置４００２ａ～ｎの例示的な表面積４００２ａ～ｎ（ここで、「ｎ」は最後の信号実装位置を示す）が組み合わされたもので、ここで、アンチパッド４００１ａ～ｎの総表面積及び信号実装位置４００２ａ～ｎの総表面積がアクティブポート領域を形成する。本発明の目的の１つは、１つのアクティブポート領域内の信号から別のアクティブポート領域内の信号への結合を阻止することである。

【0053】

本明細書に記載されるような各接地フレーム実装領域の総表面積の「第１」の割合は、接地フレーム実装領域４０００の総表面積からアクティブポート領域の表面積を減算することによって計算され得ることを理解されたい。したがって、各ＰＣＢ１～４における第１の割合が増加するにつれて、各ＰＣＢ１～４内のアクティブポート領域（４００１ａ～ｎ＋４００２ａ～ｎ）として表される第２の割合が減少する。更に、接地フレームの利用率が漸進的に増加すると、クロストークは漸進的に減少する。

【0054】

図２１～図３２は、発明者らが完了したシミュレーションに基づいて、図１６～図２０の４つの例示的なＰＣＢ及び対応する実装表面の各々に対する挿入損失、クロストーク、インピーダンス、及び反射損失の例示的なグラフを示す。図２１～図３２のグラフから明らかになるように、３及び４と番号付けされたＰＣＢが含む、個々の実装領域の総表面積の割合としての接地平面の表面積は、１及び２と番号付けされたＰＣＢよりも大きく、１及び２と番号付けされたＰＣＢと比較して、低減されたクロストークを提供する。したがって、本発明の接地平面の表面積は、個々の実装領域の総表面積の割合として増加し、かつアンチパッドに信号実装位置を加えた総表面積（すなわち、アクティブポート領域）は、個々の実装領域の総表面積の割合として減少し、望ましくないクロストークが減少する。本発明者らは更に、クロストークが、接地フレーム利用率の増加と共に漸進的に減少するが、信号線インピーダンスは、最大限に減少したアンチパッド領域の使用と最適に整合されなくてもよいことを留意しておく。したがって、ＰＣＢ３（図２０に示される）に示される例示的なアンチパッドの設計は、ＰＣＢ４に示されるアンチパッドの設計全体にインピーダンス整合性能の改善を示す（図２７～図２９を参照）。したがって、アンチパッドの表面積及び接地フレーム利用率を変化させることにより、本発明者らは、本発明のアプローチを提供して、性能のトレードオフの識別、つまり、改善されたインピーダンス整合のために接地結合されたアンチパッドの動作性能をバランスさせながら、ノイズ結合の低減を達成した。このようにして、全体的な性能を達成するために、良好なインピーダンス整合及び低減されたノイズを同時にバランスさせることができる。本明細書に記載される本発明のアプローチの更なる利点は、低減されたノイズ結合及びインピーダンス整合の両方の側面を効果的にバランスさせる能力を提供し、コネクタと関連するＰＣＢインターフェースを最適化して、信号対ノイズ比の伝達とインピーダンス整合性能を全体的に改善することである。このようにして、図２０に示す例示的なＰＣＢ３に例示されるアンチパッド設計は、良好なインピーダンス整合を提供し、同時に非常に良好なレベルのノイズ抑制を提供することが理解できる。

【0055】

本発明の特定の実施形態に関して、利益、利点、及び解決策が以上に説明されてきたが、そのような利益、利点、及び解決策、並びに任意の要素（複数可）であって、そのような利益、利点、若しくは解決策を引き起こすか、又はそのような利益、利点、若しくは解決策を引き起こしてより顕著にし得る要素は、重要で、必要であり、又は本開示に添付された、若しくは本開示に起因する、いずれか若しくは全ての請求項の重要な特徴若しくは要素として解釈されるべきではないことを理解されたい。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】