特許 7417357 積層セラミック電子部品の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-10

(45)【発行日】2024-01-18

(54)【発明の名称】積層セラミック電子部品の製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240111BHJP

【ＦＩ】

H01G4/30 311Z

H01G4/30 517

【請求項の数】 3

(21)【出願番号】P 2019019686

(22)【出願日】2019-02-06

(65)【公開番号】P2020126967

(43)【公開日】2020-08-20

【審査請求日】2022-01-13

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】新 三千男

【審査官】鈴木 駿平

(56)【参考文献】

【文献】特開２００８－１９２６９６（ＪＰ，Ａ）

【文献】特開平０１－２１０３０９（ＪＰ，Ａ）

【文献】特開平０６－２５１９８３（ＪＰ，Ａ）

【文献】特開平０７－０７８７２４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／００－４／２２４

Ｈ０１Ｇ ４／２５５－４／４０

Ｈ０１Ｇ １３／００－１３／０６

(57)【特許請求の範囲】

【請求項1】

内部電極パターンが形成されたセラミックシートを第１方向に積層することで、積層シートを作製し、
前記積層シートを前記第１方向に圧着し、
圧着された前記積層シートを切断することで、内部電極が積層された機能部と、前記機能部の周囲のマージン部と、を有する複数のセラミック素体を作製し、
前記複数のセラミック素体を、水と袋に入った状態または網に入った状態において静水圧加圧し、
静水圧加圧された前記複数のセラミック素体を焼成する
積層セラミック電子部品の製造方法。

【請求項2】

請求項１に記載の積層セラミック電子部品の製造方法であって、
前記複数のセラミック素体を作製する工程は、
圧着された前記積層シートを切断することで、前記機能部と、前記機能部の前記第１方向に直交する第２方向外側に位置するエンドマージン部と、を有するセラミック積層チップを作製する工程と、
前記セラミック積層チップを前記第１方向および前記第２方向に直交する第３方向から覆うようにサイドマージン部を形成する工程と、を含む
積層セラミック電子部品の製造方法。

【請求項3】

請求項１又は２に記載の積層セラミック電子部品の製造方法であって、
前記複数のセラミック素体の静水圧加圧は、前記積層シートの圧着と同一の圧力で行われる
積層セラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミックコンデンサ等の積層セラミック電子部品の製造方法に関する。

【背景技術】

【0002】

積層セラミックコンデンサ等の積層セラミック電子部品は、典型的には以下のように製造される。まず、内部電極パターンが形成された未焼成のセラミックシートを積層し、これを積層方向から圧着する。圧着された大判の積層シートを切断することで、内部電極が積層された機能部と、その周囲のマージン部と、を有するセラミック素体が個片化される。このセラミック素体を焼成し、外部電極を形成することで、積層セラミック電子部品が製造される。

【0003】

上記セラミックシートにおいて、マージン部に対応する領域には、内部電極パターンが形成されておらず、内部電極パターンの厚みに起因する段差が形成される。このため、上記積層シートの圧着工程後においても、マージン部に隙間が残りやすく、マージン部の圧着不足に起因するデラミネーション等の欠陥が発生しやすい。

【0004】

そこで、例えば特許文献１には、セラミック素体の上面及び下面のうち少なくとも一面に、内部電極に起因する段差を補償するための段差補償用カバーを形成する、セラミック電子部品の製造方法が開示されている。
特許文献２には、加圧板と原料シート群との間にシート状の弾性体を介装して圧着工程を行う、積層セラミックコンデンサの製造方法が開示されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１４－２２７１９号公報

【文献】特開２０１５－２６８４１号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

一方で、より簡便な方法で、かつ確実に、マージン部におけるデラミネーション等の欠陥を防止できる手法が求められている。

【0007】

以上のような事情に鑑み、本発明の目的は、マージン部におけるデラミネーション等の欠陥を簡便かつ確実に防止することが可能な積層セラミック電子部品の製造方法を提供することにある。

【課題を解決するための手段】

【0008】

上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法は、内部電極パターンが形成されたセラミックシートを第１方向に積層することで、積層シートを作製する工程を含む。
上記積層シートが上記第１方向に圧着される。
圧着された上記積層シートを切断することで、内部電極が積層された機能部と、上記機能部の周囲のマージン部と、を有する複数のセラミック素体が作製される。
上記複数のセラミック素体が、水と袋に入った状態または網に入った状態において静水圧加圧される。
静水圧加圧された上記セラミック素体が焼成される。

【0009】

この構成では、上記積層シートを圧着した後に、これを切断して個片化したセラミック素体を静水圧加圧する。これにより、内部電極の層数が少ない、又は内部電極が積層されていないことにより積層数の少ないマージン部も、上記第１方向以外の方向から圧着することができる。したがって、マージン部におけるセラミックシートの密着性を高め、デラミネーションを確実に防止することができる。

【0010】

上記複数のセラミック素体を作製する工程は、
圧着された上記積層シートを切断することで、上記機能部と、上記機能部の上記第１方向に直交する第２方向外側に位置するエンドマージン部と、を有するセラミック積層チップを作製する工程と、
上記セラミック積層チップを上記第１方向および上記第２方向に直交する第３方向から覆うようにサイドマージン部を形成する工程と、を含んでいてもよい。

【0011】

これにより、後付けされたサイドマージン部も静水圧加圧によって上記第３方向から圧着される。したがって、内部電極の交差面積を確保して積層セラミック電子部品の大容量化を図ることができるとともに、サイドマージン部とセラミック積層チップとの密着性を高め、サイドマージン部のデラミネーションを防止することができる。

【0012】

上記複数のセラミック素体の静水圧加圧は、上記複数の積層シートの圧着と同一の圧力で行われてもよい。
これにより、セラミック素体を十分に圧着することができ、デラミネーションをより確実に防止できる。

【発明の効果】

【0013】

以上のように、本発明によれば、マージン部におけるデラミネーション等の欠陥を簡便かつ確実に防止することが可能な積層セラミック電子部品の製造方法を提供することができる。

【図面の簡単な説明】

【0014】

【図1】本発明の第１実施形態に係る積層セラミックコンデンサの斜視図である。

【図2】上記積層セラミックコンデンサの図１のＡ－Ａ'線に沿った断面図である。

【図3】上記積層セラミックコンデンサの図１のＢ－Ｂ'線に沿った断面図である。

【図4】上記積層セラミックコンデンサの製造方法を示すフローチャートである。

【図5】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図6】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図7】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図8】本発明の第２実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャートである。

【図9】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図10】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図11】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【図12】上記積層セラミックコンデンサの製造過程を示す斜視図である。

【発明を実施するための形態】

【0015】

以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。

【0016】

＜第１実施形態＞
［積層セラミックコンデンサ１０の全体構成］
図１～３は、本発明の第１実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。

【0017】

積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、を備える。セラミック素体１１は、典型的には、Ｘ軸方向を向いた２つの端面１１ａと、Ｙ軸方向を向いた２つの側面１１ｂと、Ｚ軸方向を向いた２つの主面１１ｃと、を有する。なお、セラミック素体１１の各面を接続する稜部は丸みを帯びている。

【0018】

外部電極１４，１５は、セラミック素体１１の端面１１ａをそれぞれ覆い、セラミック素体１１を挟んでＸ軸方向に対向している。外部電極１４，１５は、セラミック素体１１の端面１１ａ各々から主面１１ｃ及び側面１１ｂに延出している。これにより、外部電極１４，１５では、Ｘ－Ｚ平面に平行な断面、及びＸ－Ｙ平面に平行な断面がいずれもＵ字状となっている。なお、外部電極１４，１５の形状は、図１に示すものに限定されない。

【0019】

外部電極１４，１５は、電気の良導体により形成されている。外部電極１４，１５を形成する電気の良導体としては、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

【0020】

セラミック素体１１は、容量形成部１６と、エンドマージン部１７と、サイドマージン部１８と、カバー部１９と、を有する。
容量形成部１６は、本実施形態における機能部として構成される。
エンドマージン部１７は、容量形成部１６のＸ軸方向外側に位置する。サイドマージン部１８は、容量形成部１６のＹ軸方向外側に位置する。エンドマージン部１７とサイドマージン部１８とは、本実施形態におけるマージン部として構成される。
カバー部１９は、容量形成部１６のＺ軸方向外側に位置する。

【0021】

容量形成部１６は、複数のセラミック層２０を挟んでＺ軸方向に交互に積層された第１内部電極１２及び第２内部電極１３を有する。内部電極１２，１３は、電気の良導体により形成されている。内部電極１２，１３を形成する電気の良導体としては、典型的にはニッケル（Ｎｉ）が挙げられ、この他にも銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。

【0022】

内部電極１２，１３は、それぞれ、Ｘ－Ｙ平面に沿って延びるシート状に構成される。第１内部電極１２は、セラミック素体１１の一方の端面１１ａに引き出され、第１外部電極１４に接続される。第２内部電極１３は、セラミック素体１１の他方の端面１１ａに引き出され、第２外部電極１５に接続される。これにより、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間のセラミック層２０に電圧が加わり、容量形成部１６に当該電圧に応じた電荷が蓄えられる。

【0023】

セラミック素体１１では、内部電極１２，１３間の各セラミック層２０の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ_３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。

【0024】

なお、セラミック層２０は、チタン酸ストロンチウム（ＳｒＴｉＯ_３）系、チタン酸カルシウム（ＣａＴｉＯ_３）系、チタン酸マグネシウム（ＭｇＴｉＯ_３）系、ジルコン酸カルシウム（ＣａＺｒＯ_３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ_３）系、ジルコン酸バリウム（ＢａＺｒＯ_３）系、酸化チタン（ＴｉＯ_２）系などで構成してもよい。

【0025】

エンドマージン部１７は、絶縁性セラミックスで形成され、容量形成部１６と外部電極１４，１５の間にそれぞれ設けられる。つまり、エンドマージン部１７は、第１内部電極１２とそれが引き出されていない側の端面１１ａとの間、及び、第２内部電極１３とそれが引き出されていない側の端面１１ａとの間に、それぞれ設けられる。エンドマージン部１７は、第１内部電極１２と第２外部電極１５との絶縁性を確保し、かつ、第２内部電極１３と第１外部電極１４との絶縁性を確保する。

【0026】

サイドマージン部１８は、絶縁性セラミックスで形成され、容量形成部１６のＹ軸方向における絶縁性を確保するとともに、容量形成部１６を保護する。
カバー部１９も、絶縁性セラミックスで形成され、容量形成部１６のＺ軸方向における絶縁性を確保するとともに、容量形成部１６を保護する。

【0027】

エンドマージン部１７、サイドマージン部１８及びカバー部１９に用いられる絶縁性セラミックスは、セラミック素体１１で用いられた誘電体セラミックスを含んでいてもよい。これにより、エンドマージン部１７、サイドマージン部１８及びカバー部１９と容量形成部１６との間に発生し得る内部応力が抑制される。

【0028】

エンドマージン部１７では、内部電極１２，１３の一方のみとセラミック層２０とが交互に積層される。また、サイドマージン部１８では、セラミック層２０のみが積層される。つまり、エンドマージン部１７及びサイドマージン部１８は、容量形成部１６と比較して積層数が少ない構成となる。

【0029】

本実施形態のセラミック素体１１は、以下の製造方法において示すように、エンドマージン部１７及びサイドマージン部１８を、Ｚ軸方向のみならず、Ｘ軸方向及びＹ軸方向からも加圧して密着させることで作製される。これにより、エンドマージン部１７及びサイドマージン部１８では、容量形成部１６との境界部に形成される内部電極１２，１３の厚み分の段差に起因した隙間が、Ｘ軸方向及びＹ軸方向から加圧されたセラミック層２０によって埋められる。したがって、エンドマージン部１７及びサイドマージン部１８は、端面１１ａ及び側面１１ｂに向かうに従いＺ軸方向の厚みが徐々に薄くなるように構成され、丸みを帯びた形状となる。

【0030】

［積層セラミックコンデンサ１０の製造方法］
図４は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図５～７は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、第１実施形態の積層セラミックコンデンサ１０の製造方法について、図４に沿って、図５～７を適宜参照しながら説明する。

【0031】

（ステップＳ１１：積層シート１０４作製）
ステップＳ１１では、内部電極１１２，１１３が形成された第１セラミックシート１０１及び第２セラミックシート１０２と、第３セラミックシート１０３と、を積層することで、積層シート１０４を作製する。

【0032】

図５に示すセラミックシート１０１，１０２，１０３は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。この段階では、セラミックシート１０１，１０２，１０３が、個片化されていない大判のシートとして構成される。図５には、積層セラミックコンデンサ１０ごとに個片化する際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。

【0033】

第１セラミックシート１０１には、第１内部電極１２に対応する第１内部電極パターン１１２ｐが形成される。第２セラミックシート１０２には、第２内部電極１３に対応する第２内部電極パターン１１３ｐが形成される。各内部電極パターン１１２ｐ，１１３ｐは、切断線Ｌｘ及びＬｙで切断されることにより、各積層セラミックコンデンサ１０の内部電極１２，１３を形成する。内部電極パターン１１２ｐ，１１３ｐは、印刷法等により、任意の導電性ペーストをセラミックシート１０１，１０２に塗布することによって形成することができる。なお、第３セラミックシート１０３には、内部電極パターンが形成されていない。

【0034】

第１内部電極パターン１１２ｐは、１本の切断線Ｌｙを横切ってＸ軸方向に延びる略矩形に構成される。これらの第１内部電極パターン１１２ｐは、切断線Ｌｘ，Ｌｙを挟んで配列される。第１セラミックシート１０１において、第１内部電極パターン１１２ｐが形成されていない切断線Ｌｘに沿った領域は、サイドマージン部１８を形成する。第１セラミックシート１０１において、第１内部電極パターン１１２ｐが形成されていない切断線Ｌｙに沿った領域は、エンドマージン部１７を形成する。

【0035】

第２内部電極パターン１１３ｐも、第１内部電極パターン１１２ｐと同様に構成される。但し、第２内部電極パターン１１３ｐは、第１内部電極パターン１１２ｐとはＸ軸方向又はＹ軸方向に１チップ分ずれて形成されている。第２セラミックシート１０２において、第２内部電極パターン１１３ｐが形成されていない切断線Ｌｘに沿った領域は、サイドマージン部１８を形成する。第２セラミックシート１０２において、第２内部電極パターン１１３ｐが形成されていない切断線Ｌｙに沿った領域は、エンドマージン部１７を形成する。

【0036】

セラミックシート１０１，１０２では、内部電極パターン１１２ｐ，１１３ｐが形成されている領域と形成されていない領域との境界部に、内部電極パターン１１２ｐ，１１３ｐの厚み分の段差（図示せず）が形成されている。

【0037】

図５に示すように、積層シート１０４では、第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層された積層体のＺ軸方向上下面に、第３セラミックシート１０３の積層体が配置される。これらのセラミックシート１０１，１０２，１０３の積層数及び厚みは、適宜調整することができる。

【0038】

積層シート１０４において、内部電極パターン１１２ｐ，１１３ｐの形成されていない領域が積層された部分は、マージン部に対応する。一方、積層シート１０４において、内部電極パターン１１２ｐ，１１３ｐの双方が積層された部分は、容量形成部に対応する。積層シート１０４おけるマージン部に対応する領域と容量形成部に対応する領域との境界部には、内部電極パターン１１２ｐ，１１３ｐの厚み分の段差が形成される。

【0039】

（ステップＳ１２：積層シート１０４圧着）
ステップＳ１２では、積層シート１０４をＺ軸方向に圧着する。この圧着は、例えば一軸加圧法や静水圧加圧法により行うことができる。

【0040】

一軸加圧法の場合は、例えば、Ｚ軸方向に対向する一対の加圧板の間に積層シート１０４を挟み、これらの加圧板をＺ軸方向に加圧することにより、積層シート１０４を加圧する。静水圧加圧法の場合は、金属枠等の冶具により支持された状態の積層シート１０４を水中に沈ませ、当該水に圧力を加えることで積層シート１０４を加圧する。加圧時の温度および圧力は、例えば３０～１００℃、３０～１５０ＭＰａである。これにより、内部電極パターン１１２ｐ，１１３ｐの双方が積層された容量形成部に対応する領域が、Ｚ軸方向に圧着され圧密化される。

【0041】

一方で、内部電極パターン１１２ｐ，１１３ｐの外縁に沿った部分には、上述のように、Ｚ軸方向に段差が形成されている。このため、積層シート１０４がＺ軸方向に圧着されただけでは、内部電極パターン１１２ｐ，１１３ｐのＸ軸方向及びＹ軸方向における側端部とセラミックシート１０１，１０２とが密着されにくく、内部電極パターン１１２ｐ，１１３ｐの外縁に沿って隙間が残りやすい。したがって、積層シート１０４におけるマージン部に対応する領域は、本ステップ後にも十分に圧密化されず、低密度の状態となる。

【0042】

（ステップＳ１３：切断）
ステップＳ１３では、ステップＳ１２で得られた積層シート１０４を、切断線Ｌｘ，Ｌｙに沿って切断する。これにより、未焼成のセラミック素体１１１ｕを作製する。

【0043】

図６は、ステップＳ１３で得られるセラミック素体１１１ｕの模式的な斜視図である。
これらの図に示すように、セラミック素体１１１ｕは、内部電極１１２，１１３が積層された容量形成部１１６と、容量形成部１１６の周囲のマージン部（エンドマージン部１１７ｕ及びサイドマージン部１１８ｕ）と、容量形成部１１６のＺ軸方向外側に位置するカバー部１１９ｕと、を有する。

【0044】

セラミック素体１１１ｕは、例えば、略直方体状の角ばった形状を有する。エンドマージン部１１７ｕ及びサイドマージン部１１８ｕは、容量形成部１１６よりも低い密度で、未焼成のセラミック層が積層された構成を有する。このセラミック素体１１１ｕが仮に焼成された場合、エンドマージン部及びサイドマージン部の密着性の低い状態が維持され、デラミネーションが生じやすくなる。

【0045】

（ステップＳ１４：セラミック素体の静水圧加圧）
ステップＳ１４では、ステップＳ１３で得られた切断後のセラミック素体１１１ｕを静水圧加圧する。

【0046】

本ステップでは、まず、複数のセラミック素体１１１ｕを任意の袋又は網等に入れる。これにより、複数のセラミック素体１１１ｕを一括して処理することができ、生産性を維持することができる。

【0047】

続いて、複数のセラミック素体１１１ｕの入った袋又は網等を、冶具等に取り付けた状態で水槽内の水中に沈め、当該水を加圧する。袋を用いる場合、例えば袋内にも水を加え、袋内の各セラミック素体１１１ｕにも袋の外部と同等の圧力が加えられるようにする。あるいは、袋内において各セラミック素体１１１ｕの間隔が十分に確保できる場合は、袋を真空密封してもよい。

【0048】

本ステップにおける静水圧加圧の温度は、例えば３０～１００℃である。本ステップにおける静水圧加圧の圧力は、３０～１５０ＭＰａであり、ステップＳ１２の積層シート１０４の圧着と同一の圧力であってもよい。ここで、ステップＳ１２の積層シート１０４の圧着と同一の圧力とは、実質的に同一の範囲を含み、例えば積層シート１０４の圧着における圧力の９０％以上１１０％以下の圧力を含むものとする。積層シート１０４の圧着における圧力の９０％以上とすることで、本ステップの静水圧加圧の効果を十分に発揮させることができる。積層シート１０４の圧着における圧力の１１０％以下とすることで、容量形成部１６が大きく変形することを抑制し、積層セラミックコンデンサ１０として好ましい形状が維持される。

【0049】

本ステップの静水圧加圧により、セラミック素体１１１が、Ｚ軸方向、Ｘ軸方向及びＹ軸方向の全方向から加圧される。これにより、内部電極１１２，１１３の側端部に、エンドマージン部１１７及びサイドマージン部１１８のセラミック層が押しつぶされて密着する。したがって、内部電極１１２，１１３の段差に起因する隙間が当該セラミック層によって埋められ、エンドマージン部１１７及びサイドマージン部１１８が圧密化される。

【0050】

図７は、ステップＳ１４で得られたセラミック素体１１１の模式的な斜視図である。
同図に示すように、セラミック素体１１１は、容量形成部１１６（図６参照）と、エンドマージン部１１７と、サイドマージン部１１８と、カバー部１１９と、を有する。セラミック素体１１１は、図１～３に示すセラミック素体１１と同様に、全体として丸みを帯びた構成となる。具体的に、セラミック素体１１１において、エンドマージン部１１７が形成されたＸ軸方向端部は、Ｘ軸方向外側に向かうに従いＺ軸方向における厚みが徐々に薄くなるように構成される。同様に、サイドマージン部１１８が形成されたＹ軸方向端部も、Ｙ軸方向外側に向かうに従いＺ軸方向における厚みが徐々に薄くなるように構成される。

【0051】

つまり、本ステップの静水圧加圧によって、エンドマージン部１１７及びサイドマージン部１１８のセラミック層は、内部電極１１２，１１３の側端部に形成された隙間を埋めるように変形する。この結果、当該セラミック層は、内部電極１１２，１１３の側端部に向かって押し潰され、内部電極１１２，１１３から離れるに従い、Ｚ軸方向の厚みが徐々に薄くなるように構成される。したがって、図７に示す、丸みを帯びたセラミック素体１１１が作製される。

【0052】

（ステップＳ１５：焼成）
ステップＳ１５では、ステップＳ１４で得られた未焼成のセラミック素体１１１を焼成することにより、図１～３に示す積層セラミックコンデンサ１０のセラミック素体１１を作製する。ステップＳ１５における焼成温度は、セラミック素体１１１の焼結温度に基づいて決定することができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。

【0053】

（ステップＳ１６：外部電極形成）
ステップＳ１６では、ステップＳ１５で得られたセラミック素体１１のＸ軸方向両端部に外部電極１４，１５を形成する。ステップＳ１６における外部電極１４，１５の形成方法は、公知の方法から任意に選択可能である。これにより、図１～３に示すような積層セラミックコンデンサ１０が形成される。

【0054】

なお、上記のステップＳ１６における処理の一部を、ステップＳ１５の前に行ってもよい。例えば、ステップＳ１５の前に未焼成のセラミック素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布し、ステップＳ１５において、未焼成のセラミック素体１１１を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極１４，１５の下地層を形成してもよい。また、脱バインダー処理したセラミック素体１１１に未焼成の電極材料を塗布して、これらを同時に焼成してもよい。

【0055】

以上の製造方法では、圧着された積層シート１０４からセラミック素体１１１ｕを個片化した後に、再びセラミック素体１１１を静水圧加圧する。これにより、ステップＳ１２の圧着工程では低密度であったマージン部１１７ｕ，１１８ｕも、十分に圧密化される。

【0056】

したがって、ステップＳ１４の静水圧加圧によって得られたセラミック素体１１１を焼成することにより、エンドマージン部１７及びサイドマージン部１８のデラミネーション等を防止することが可能なセラミック素体１１を得ることができる。

【0057】

実際に、上記製造方法に基づいて、ステップＳ１４の静水圧加圧を行った積層セラミックコンデンサ１０の実施例サンプルと静水圧加圧を行っていない積層セラミックコンデンサの比較例サンプルを作製し、デラミネーションの発生率について調べた。これらのサンプルは、焼成後のＸ軸方向の寸法が３．２ｍｍ、Ｙ軸方向及びＺ軸方向の寸法が１．６ｍｍとなる規格で作製した。

【0058】

表１に、未焼成（焼成直前）の実施例及び比較例のセラミック素体サンプルの寸法を示す。これらの寸法は、各セラミック素体サンプルについてＸ軸方向、Ｙ軸方向及びＺ軸方向にそれぞれ最も大きい部分における寸法を測定し、それぞれ１００個のサンプルにおける平均値として算出された寸法である。なお、実施例サンプルの寸法は、個片化後に静水圧加圧を行った後の寸法である。

【0059】

【表1】

【0060】

表１に示すように、実施例サンプルでは、比較例サンプルと比較して、いずれの方向の寸法もわずかに小さくなった。これは、個片化後の静水圧加圧によってマージン部が全方向から加圧された結果、内部電極に起因する段差がセラミック部分によって埋められ、全体的にサイズが縮小したものと考えられる。

【0061】

目視により実施例及び比較例のサンプルの外観を確認したところ、実施例のサンプルではＸ軸方向及びＹ軸方向の端部が丸みを帯びていた。これに対し、比較例のサンプルでは、全体的に角ばっており、略直方体形状を有していた。

【0062】

続いて、焼成後の各サンプルにおいて、目視によりマージン部のデラミネーションの発生の有無を調べた。そして、６００個のサンプルにおけるデラミネーションの発生サンプル数に基づいて、実施例及び比較例それぞれにおけるデラミネーション発生率を算出した。

【0063】

個片化後に静水圧加圧を行っていない比較例のサンプルでは、デラミネーション発生率が２．１％であり、デラミネーションの発生したサンプルが散見された。一方で、個片化後に静水圧加圧を行った実施例のサンプルでは、デラミネーション発生率が０％であり、デラミネーションを確実に防止できることが確認された。

【0064】

以上、本実施形態によれば、個片化後のセラミック素体１１１ｕに対して静水圧加圧を行うといったシンプルな処理により、生産性を維持しつつ、確実にデラミネーションを防止できる。

【0065】

＜第２実施形態＞
第１実施形態では、積層シート１０４を切断してサイドマージン部１１８ｕを含むセラミック素体１１１ｕを作製したが、本発明は、サイドマージン部を後付けする製造方法にも適用することができる。
以下では、第１実施形態と同様の構成については同一の符号を付して、主に第１実施形態と異なる部分について説明する。

【0066】

図８は、第２実施形態に係る積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図９～１２は、第２実施形態に係る積層セラミックコンデンサ１０の製造過程を示す図である。以下、第２実施形態の積層セラミックコンデンサ１０の製造方法について、図８に沿って、図９～１２を適宜参照しながら説明する。

【0067】

（ステップＳ２１：積層シート作製）
ステップＳ２１では、ステップＳ１１と同様に、内部電極パターン２１２ｐ，２１３ｐが形成された第１セラミックシート２０１及び第２セラミックシート２０２と、第３セラミックシート２０３と、を積層することで、積層シート２０４を作製する。

【0068】

図９に示すように、第１セラミックシート２０１には第１内部電極パターン２１２ｐが形成されており、第２セラミックシート２０２には第２内部電極パターン２１３ｐが形成されている。第３セラミックシート２０３には、内部電極パターンが形成されていない。

【0069】

各内部電極パターン２１２ｐ，２１３ｐは、Ｘ軸方向に平行な切断線Ｌｘを横切り、かつＹ軸方向に平行な切断線Ｌｙに沿って延びる複数の帯状の電極パターンで構成される。つまり、本実施形態のセラミックシート２０１，２０２には、切断線Ｌｘの周囲にサイドマージン部に対応する領域が形成されていない。

【0070】

図９に示すように、積層シート２０４では、積層シート１０４と同様に、第１セラミックシート２０１及び第２セラミックシート２０２がＺ軸方向に交互に積層された積層体のＺ軸方向上下面に、第３セラミックシート２０３の積層体が配置される。

【0071】

（ステップＳ２２：積層シート圧着）
ステップＳ２２では、ステップＳ１２と同様に、積層シート２０４をＺ軸方向に圧着する。この圧着は、例えば一軸加圧法や静水圧加圧法により行うことができる。
本ステップ後の積層シート２０４におけるエンドマージン部に対応する領域は、積層シート１０４と同様に、隙間を残した低密度の状態である。

【0072】

（ステップＳ２３：切断）
ステップＳ２３では、圧着された積層シート２０４を、切断線Ｌｘ，Ｌｙに沿って切断する。これにより、未焼成のセラミック積層チップ（積層チップ）２０５が作製される。

【0073】

図１０は、ステップＳ２３で得られた積層チップ２０５を模式的に示す斜視図である。積層チップ２０５は、内部電極２１２，２１３が積層された容量形成部２１６と、容量形成部２１６のＸ軸方向外側に位置するエンドマージン部２１７ｕと、容量形成部２１６のＺ軸方向外側に位置するカバー部２１９ｕと、を有する。積層チップ２０５のＹ軸方向に向いた切断面２０５ｂからは、内部電極２１２，２１３が露出している。

【0074】

積層チップ２０５は、略直方体状の角ばった形状を有する。上述のように、エンドマージン部２１７ｕは、ステップＳ２２の圧着後においても内部電極２１２，２１３の分の段差に起因する隙間を有する。このため、エンドマージン部２１７ｕは、容量形成部２１６よりも低い密度で、内部電極２１２，２１３の一方と未焼成のセラミック層とが交互に積層された構成を有する。

【0075】

（ステップＳ２４：サイドマージン部形成）
ステップＳ２４では、ステップＳ２３で得られた積層チップ２０５における内部電極２１２，２１３が露出した切断面２０５ｂに未焼成のサイドマージン部２１８を設ける。

【0076】

サイドマージン部２１８は、例えば、セラミックグリーンシートを積層チップ２０５の切断面２０５ｂに貼り付けることで形成される。具体的には、例えば、切断面２０５ｂを当該セラミックグリーンシートに押圧して、切断面２０５ｂでセラミックグリーンシートを打ち抜くことで、サイドマージン部２１８が形成される。

【0077】

図１１は、積層チップ２０５に未焼成のサイドマージン部２１８が形成された未焼成のセラミック素体２１１ｕを模式的に示す斜視図である。セラミック素体２１１ｕは、容量形成部２１６（図１０参照）と、容量形成部２１６の周囲のエンドマージン部２１７ｕ及びサイドマージン部２１８ｕと、カバー部２１９ｕと、を有する。

【0078】

（ステップＳ２５：セラミック素体の静水圧加圧）
ステップＳ２５では、第１実施形態のステップＳ１４と同様に、セラミック素体２１１ｕを静水圧加圧する。これにより、エンドマージン部２１７ｕ及びサイドマージン部２１８ｕがＺ軸方向、Ｘ軸方向及びＹ軸方向の全方向から加圧される。したがって、エンドマージン部２１７ｕが圧密化されるとともに、サイドマージン部２１８ｕが積層チップ２０５に密着する。

【0079】

この結果、図１２に示すような、容量形成部２１６(図１０参照)と、エンドマージン部２１７と、サイドマージン部２１８と、カバー部２１９と、を有する、丸みを帯びたセラミック素体２１１が形成される。

【0080】

（ステップＳ２６：焼成）
ステップＳ２６では、第１実施形態のステップＳ１５と同様に、ステップＳ２５で得られた未焼成のセラミック素体２１１を焼成する。これにより、第１実施形態と同様の構成の、図１～３に示す積層セラミックコンデンサ１０のセラミック素体１１が作製される。

【0081】

（ステップＳ２７：外部電極形成）
ステップＳ２７では、第１実施形態のステップＳ１６と同様に、ステップＳ２６で得られたセラミック素体１１のＸ軸方向両端部に外部電極１４，１５を形成する。これにより、図１～３に示すような積層セラミックコンデンサ１０が形成される。

【0082】

以上の製造方法では、サイドマージン部１８が後付けされるため、セラミック素体１１における複数の内部電極１２，１３の端部のＹ軸方向の位置が、０．５μｍ以内のばらつきでＺ軸方向に沿って揃う。これにより、セラミック素体１１における内部電極１２，１３の交差面積を十分に確保することができ、積層セラミックコンデンサ１０の大容量化を図ることができる。

【0083】

さらに、サイドマージン部２１８ｕが形成されたセラミック素体２１１ｕをステップＳ２５で静水圧加圧することにより、サイドマージン部２１８を積層チップ２０５の切断面２０５ｂに密着させることができる。したがって、積層チップ２０５とサイドマージン部２１８との接合界面におけるデラミネーション等の欠陥を防止することができる。

【0084】

また、エンドマージン部２１７においても第１実施形態と同様に、ステップＳ２５によって内部電極２１２，２１３の周縁の段差に起因する隙間を埋めるように圧密化され、デラミネーション等の欠陥を防止することができる。

【0085】

以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば本発明の実施形態は各実施形態を組み合わせた実施形態とすることができる。

【0086】

例えば、上記実施形態では、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、本発明は、対を成す内部電極が交互に配置される積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、圧電素子などが挙げられる。

【符号の説明】

【0087】

１０…積層セラミックコンデンサ（積層セラミック電子部品）
１６…容量形成部（機能部）
１７…エンドマージン部（マージン部）
１８…サイドマージン部（マージン部）
１０１，１０２，２０１，２０２…セラミックシート
１１２ｐ，１１３ｐ，２１２ｐ，２１３ｐ…内部電極パターン
１０４，２０４…積層シート
１１２，１１３，２１２，２１３…内部電極
１１６，２１６…未焼成の容量形成部（未焼成の機能部）
１１７ｕ，１１７，２１７ｕ，２１７…未焼成のエンドマージン部（未焼成のマージン部）
１１８ｕ，１１８，２１８ｕ，２１８…未焼成のサイドマージン部（未焼成のマージン部）
２０５…積層チップ（セラミック積層チップ）

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】