特許 7419036 画素回路、表示装置及び駆動方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-12

(45)【発行日】2024-01-22

(54)【発明の名称】画素回路、表示装置及び駆動方法

(51)【国際特許分類】

   G09G 3/32 20160101AFI20240115BHJP

   G09G 3/20 20060101ALI20240115BHJP

   H01L 33/00 20100101ALI20240115BHJP

   H10K 59/10 20230101ALI20240115BHJP

【ＦＩ】

G09G3/32 A

G09G3/20 612E

G09G3/20 623C

G09G3/20 623D

G09G3/20 623R

G09G3/20 624B

G09G3/20 641A

H01L33/00 J

H10K59/10

【請求項の数】 15

(21)【出願番号】P 2019212074

(22)【出願日】2019-11-25

(65)【公開番号】P2021085894

(43)【公開日】2021-06-03

【審査請求日】2022-09-14

(73)【特許権者】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．

【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ

(74)【代理人】

【識別番号】100103894

【弁理士】

【氏名又は名称】家入 健

(72)【発明者】

【氏名】河江 大輔

(72)【発明者】

【氏名】山下 淳一

(72)【発明者】

【氏名】藤森 隆成

【審査官】石本 努

(56)【参考文献】

【文献】特開２００３－２４１７１１（ＪＰ，Ａ）

【文献】特開２００５－３０９３９６（ＪＰ，Ａ）

【文献】米国特許第１０３９５５９４（ＵＳ，Ｂ１）

【文献】特開２０１３－０７６８１２（ＪＰ，Ａ）

【文献】特開２００３－２８８０５５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０９Ｆ１３／００－１３／４６

Ｇ０９Ｇ３／００－３／０８

３／１２－３／１６

３／１９－３／２６

３／３０－３／３４

３／３８

Ｈ０１Ｌ３３／００－３３／４６

Ｈ０３Ｆ１／００－３／４５

３／５０－３／５２

３／６２－３／６４

３／６８－３／７２

Ｈ０３Ｋ１７／００－１７／７０

１９／００

１９／０１－１９／０８２

１９／０９４－１９／０９６

Ｈ０３Ｍ１／００－９／００

Ｈ０５Ｂ３３／００－３３／２８

４４／００

４５／６０

Ｈ１０Ｋ５０／００－９９／００

(57)【特許請求の範囲】

【請求項1】

発光素子と、
映像信号を入力する制御端子、スロープ信号を入力する第１端子、及び前記映像信号と前記スロープ信号との比較結果を出力する第２端子を有するトランジスタと、
前記比較結果に基づいて前記発光素子を駆動する駆動回路と、
前記制御端子に接続され、前記映像信号の電位を保持する容量素子と、
前記制御端子と前記第２端子との間に、前記トランジスタをダイオード接続するダイオード接続スイッチと、
を備え、
前記容量素子は、前記トランジスタがダイオード接続された状態で、前記第１端子に入力された映像信号の電位を保持し、
前記トランジスタは、前記保持された映像信号と前記スロープ信号とを比較する、
画素回路。

【請求項2】

前記スロープ信号のレベルはスロープ状に変化し、
前記トランジスタは、前記映像信号と前記スロープ信号との大小関係の切り替わりに応じて、前記トランジスタのオン／オフを切り替える、
請求項１に記載の画素回路。

【請求項3】

発光素子と、
映像信号を入力する制御端子、スロープ信号を入力する第１端子、及び前記映像信号と前記スロープ信号との比較結果を出力する第２端子を有するトランジスタと、
前記比較結果に基づいて前記発光素子を駆動する駆動回路と、
前記第２端子に接続され、前記第２端子の電位を初期化する初期化スイッチと、
を備える、画素回路。

【請求項4】

前記トランジスタの出力を増幅する増幅回路を備え、
前記駆動回路は、前記増幅回路の出力に応じて前記発光素子を駆動する、
請求項１乃至３のいずれか一項に記載の画素回路。

【請求項5】

前記増幅回路は、前記トランジスタの出力に応じて、前記増幅回路の出力のレベルまたはインピーダンスを変化させる、
請求項４に記載の画素回路。

【請求項6】

前記増幅回路は、前記トランジスタの出力が第１レベルの場合、前記増幅回路の出力をハイインピーダンスとし、前記トランジスタの出力が第２レベルの場合、前記トランジスタの出力を増幅する、
請求項５に記載の画素回路。

【請求項7】

前記増幅回路は、前記トランジスタの出力を反転増幅するインバータである、
請求項５に記載の画素回路。

【請求項8】

前記駆動回路は、前記比較結果に基づいて、前記発光素子に定電流を供給する定電流回路である、
請求項１乃至７のいずれか一項に記載の画素回路。

【請求項9】

前記定電流回路は、前記定電流を生成する定電流生成トランジスタを備え、
前記定電流生成トランジスタの制御端子に、前記比較結果に応じた信号が入力される、
請求項８に記載の画素回路。

【請求項10】

前記発光素子は、電源端子と前記定電流回路との間に接続され、
前記スロープ信号を入力する前に、前記発光素子が非発光となるように、前記電源端子の電位を制御する、
請求項８または９に記載の画素回路。

【請求項11】

前記発光素子と前記定電流回路との間に接続された駆動スイッチを備え、
前記駆動スイッチの制御端子に、前記比較結果に応じた信号が入力される、
請求項８に記載の画素回路。

【請求項12】

複数の画素回路がマトリクス状に配置された表示マトリクス部と、
前記複数の画素回路の駆動を制御する駆動制御部と、を備え、
前記複数の画素回路は、
発光素子と、
映像信号を入力する制御端子、スロープ信号を入力する第１端子、及び前記映像信号と前記スロープ信号との比較結果を出力する第２端子を有するトランジスタと、
前記比較結果に基づいて前記発光素子を駆動する駆動回路と、
前記制御端子に接続され、前記映像信号の電位を保持する容量素子と、
前記制御端子と前記第２端子との間に、前記トランジスタをダイオード接続するダイオード接続スイッチと、
を備え、
前記容量素子は、前記トランジスタがダイオード接続された状態で、前記第１端子に入力された映像信号の電位を保持し、
前記トランジスタは、前記保持された映像信号と前記スロープ信号とを比較する、
表示装置。

【請求項13】

複数の画素回路がマトリクス状に配置された表示マトリクス部と、
前記複数の画素回路の駆動を制御する駆動制御部と、を備え、
前記複数の画素回路は、
発光素子と、
映像信号を入力する制御端子、スロープ信号を入力する第１端子、及び前記映像信号と前記スロープ信号との比較結果を出力する第２端子を有するトランジスタと、
前記比較結果に基づいて前記発光素子を駆動する駆動回路と、
前記第２端子に接続され、前記第２端子の電位を初期化する初期化スイッチと、
を備える、表示装置。

【請求項14】

階調制御トランジスタの制御端子に映像信号を入力することと、
前記階調制御トランジスタの第１端子にスロープ信号を入力することと、
前記階調制御トランジスタの第２端子から、前記映像信号と前記スロープ信号との比較結果を出力することと、
前記比較結果に基づいて発光素子を駆動することと、
前記制御端子に接続された容量素子により、前記映像信号の電位を保持することと、
前記制御端子と前記第２端子との間を接続することにより、前記階調制御トランジスタをダイオード接続することと、
を含み、
さらに、前記階調制御トランジスタがダイオード接続された状態で、前記容量素子により、前記第１端子に入力された映像信号の電位を保持することと、
前記階調制御トランジスタにより、前記保持された映像信号と前記スロープ信号とを比較することと、
を含む、発光素子の駆動方法。

【請求項15】

階調制御トランジスタの制御端子に映像信号を入力することと、
前記階調制御トランジスタの第１端子にスロープ信号を入力することと、
前記階調制御トランジスタの第２端子から、前記映像信号と前記スロープ信号との比較結果を出力することと、
前記比較結果に基づいて発光素子を駆動することと、
前記第２端子に接続された初期化スイッチにより、前記第２端子の電位を初期化することと、
を含む、発光素子の駆動方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、画素回路、表示装置及び駆動方法に関する。

【背景技術】

【0002】

近年、発光素子を含む画素回路をマトリクス状に配置したアクティブマトリクス型の表示装置が広く普及している。このような表示装置における階調表現の一手法として、発光素子の定電流駆動と、パルス幅変調（PWM：Pulse Width Modulation）による発光時間の制御を組み合わせた階調表現手法がある。本駆動は、一般的には、画素回路内にスイッチとなるトランジスタを設け、スイッチのオン／オフを制御することで発光／非発光の２状態を作り出し、２状態の時間的比率で発光時間を制御することで階調表現する。発光素子を駆動する電流は一定、すなわち発光素子の動作点は一定のため、カラーシフトが起きにくい等の利点がある。

【0003】

ＰＷＭ階調制御についてはさらに、サブフレーム群を用意しそれらの組み合わせで離散的に発光時間を制御する方式と、クランプ式インバータとスロープ信号を用いて連続的に発光時間を制御する方式が存在する。前者に対して後者は、疑似輪郭と呼ばれる知覚現象が原理的に発生しない、という点において有利であり、例えば特許文献１でその具体的な回路構成が開示されている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０１４－１５０４８２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

上記のように、関連する技術として、クランプ式インバータとスロープ信号を用いたＰＷＭ階調制御方法が知られている。しかしながら、関連する技術では、クランプ式インバータによってダイナミックレンジが制限されるという問題がある。

【課題を解決するための手段】

【0006】

本発明に係る画素回路は、発光素子と、映像信号を入力する制御端子、スロープ信号を入力する第１端子、及び前記映像信号と前記スロープ信号との比較結果を出力する第２端子を有するトランジスタと、前記比較結果に基づいて前記発光素子を駆動する駆動回路と、を備えるものである。

【0007】

本発明に係る表示装置は、複数の画素回路がマトリクス状に配置された表示マトリクス部と、前記複数の画素回路の駆動を制御する駆動制御部と、を備え、前記複数の画素回路は、発光素子と、映像信号を入力する制御端子、スロープ信号を入力する第１端子、及び前記映像信号と前記スロープ信号との比較結果を出力する第２端子を有するトランジスタと、前記比較結果に基づいて前記発光素子を駆動する駆動回路と、を備えるものである。

【0008】

本発明に係る発光素子の駆動方法は、階調制御トランジスタの制御端子に映像信号を入力し、前記階調制御トランジスタの第１端子にスロープ信号を入力し、前記階調制御トランジスタの第２端子から、前記映像信号と前記スロープ信号との比較結果を出力し、前記比較結果に基づいて発光素子を駆動するものである。

【発明の効果】

【0009】

本発明によれば、ダイナミックレンジを拡大することができる。

【図面の簡単な説明】

【0010】

【図1】関連する技術における画素回路の構成例を示す回路図である。

【図2】関連する技術における画素回路の構成例を示す回路図である。

【図3】実施の形態に係る画素回路の概要を示す回路図である。

【図4】実施の形態１に係る表示装置の構成例を示す構成図である。

【図5】実施の形態１に係る画素回路の構成例を示す回路図である。

【図6】実施の形態１に係る画素回路の駆動方法を示すフローチャートである。

【図7】実施の形態１に係る画素回路の駆動方法における各信号を示すタイミングチャートである。

【図8】実施の形態１に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。

【図9】実施の形態１に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。

【図10】実施の形態１に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。

【図11】実施の形態１に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。

【図12】実施の形態１に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。

【図13】実施の形態１に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。

【図14】実施の形態２に係る画素回路の構成例を示す回路図である。

【図15】実施の形態２に係る画素回路の駆動方法を示すフローチャートである。

【図16】実施の形態２に係る画素回路の駆動方法における各信号を示すタイミングチャートである。

【図17】実施の形態２に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。

【図18】実施の形態２に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。

【図19】実施の形態２に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。

【図20】実施の形態２に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。

【図21】実施の形態２に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。

【図22】実施の形態２に係る画素回路の駆動方法のステップにおける画素回路の状態を示す回路図である。

【図23】実施の形態３に係る画素回路の構成例を示す回路図である。

【発明を実施するための形態】

【0011】

以下、図面を参照して実施の形態について説明する。以下の記載及び図面は、説明の明確化のため、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

【0012】

（関連する技術の検討）
図１及び図２は、関連する技術における画素回路の構成例を示している。関連する画素回路９００は、クランプ式インバータとスロープ信号を用いて連続的に発光時間を制御する回路である。図１は、画素回路９００のプログラミング時（データ信号入力時）の状態を示し、図２は、画素回路９００の駆動時の状態を示している。

【0013】

図１及び図２に示すように、関連する画素回路９００は、発光素子９０１、発光素子９０１に定電流を供給する定電流源９０２、発光素子９０１と定電流源９０２の間に接続された駆動スイッチ９０３、駆動スイッチ９０３のオン／オフを制御するＰＷＭ回路９０４を備える。

【0014】

ＰＷＭ回路９０４は、容量Ｃ１、インバータＩＮ１及びＩＮ２、スイッチＳ１～Ｓ７を備える。容量Ｃ１の入力端子には、スイッチＳ１を介してスロープ信号が入力されるとともに、スイッチＳ２を介してデータ信号（映像信号）が入力される。図１のプログラミング時には、制御信号ＳＣＬによりスイッチＳ１がオフ、スイッチＳ２がオンとなり、データ信号が容量Ｃ１に入力される。図２の駆動時には、制御信号ＳＣＬによりスイッチＳ１がオン、スイッチＳ２がオフとなり、スロープ信号が容量Ｃ１に入力される。そうすると、インバータＩＮ１（クランプ式インバータ）は、データ信号とスロープ信号の比較に応じた信号を出力し、さらにインバータＩＮ２を介して出力されるＰＷＭ信号により駆動スイッチ９０３が制御される。これにより、データ信号とスロープ信号の比較に応じて発光素子９０１の発光時間が制御される。

【0015】

発明者らは、このような関連する技術について検討し、次のような課題を見出した。すなわち、関連する技術では、容量カップリング（容量Ｃ１）を介して映像信号とスロープ信号を重畳するため、クランプ式インバータを構成する回路素子の耐圧から、映像信号のダイナミックレンジが実質的に制限を受ける。あるいは、ダイナミックレンジ確保のために、高耐圧素子を採用せざるを得なくなり、製造にかかわるコストアップが避けられない。このことについてより具体的に説明する

【0016】

クランプ式インバータに供給される電源電位のハイ側をＶｄｄ、ロー側をＶｓｓとする。この時、素子の耐圧の観点から、クランプ式インバータの入力端子に印加可能な電位は、Ｖｓｓ以上Ｖｄｄ以下に制限される（ここでは簡単のため電源電圧＝素子耐圧とした）。該電位が最大値となるときは、映像信号の電位として最小値を入力し、かつスロープ信号の電位が最大値に達するタイミングである。同様に、該電位が最小値となるときは、映像信号の電位として最大値を入力し、かつスロープ信号の電位が最小値に達するタイミングである。ここで、映像信号の電圧振幅をΔＶｓｉｇ、スロープ信号の電圧振幅をΔＶｓｌｏｐｅとすると、以下の式（１）を満たす必要がある
Ｖｄｄ－Ｖｓｓ＞ΔＶｓｉｇ＋ΔＶｓｌｏｐｅ ・・・（１）

【0017】

式（１）において、左辺は耐圧、右辺はクランプ式インバータの入力端子に現れ得る電位の振幅を表す。信号設定として、理想的にはΔＶｓｉｇ＝ΔＶｓｌｏｐｅであるべきであり、結局、映像信号の電圧振幅は、(Ｖｄｄ－Ｖｓｓ)／２に制限される。なお、より詳細にはクランプ式インバータの論理しきい値も映像信号の電圧振幅を制限する要素となるが、ここでは割愛する。

【0018】

以上の説明は、厳密には、映像信号のダイナミックレンジではなくクランプ式インバータの入力電位について論じたものであるが、カップリング容量を小さくすることで映像信号のダイナミックレンジ拡大を図ることは現実的でなく、また、いずれにせよクランプ式インバータの入力電位に関する制約は変わらない。クランプ式インバータの動作はＰＷＭ制御の精度を決める重要な要素であるため、クランプ式インバータの入力電位で換算したときのダイナミックレンジ拡大が、精度向上には不可欠である。

【0019】

そこで、以下の実施の形態では、関連する技術の課題に対し、映像信号とスロープ信号の入力を重畳させないことでダイナミックレンジを拡大する。

【0020】

（実施の形態の概要）
図３は、実施の形態に係る画素回路の概要を示している。図３に示すように、実施の形態に係る画素回路１００は、発光素子１２０、駆動スイッチ１３０、定電流設定部１４０、ＰＷＭ制御部１１０を備える。定電流設定部１４０は、駆動スイッチ１３０を介して発光素子１２０に流れる定電流を設定する定電流源である。なお、駆動スイッチ１３０は、定電流設定部１４０に含まれてもよい。例えば、定電流設定部１４０及び駆動スイッチ１３０は、ＰＷＭ制御部１１０から出力されるＰＷＭ信号に応じて発光素子１２０を駆動する駆動回路である。

【0021】

ＰＷＭ制御部１１０は、映像信号とスロープ信号に基づいてＰＷＭ信号を生成し、発光素子１２０の発光時間を制御する。この例では、ＰＷＭ制御部１１０は、映像信号とスロープ信号の比較結果に基づいて駆動スイッチ１３０のオン／オフを制御する。ＰＷＭ制御部１１０は、ＭＯＳ（metal oxide semiconductor）トランジスタ１１１、容量１１２、増幅回路１１３、スイッチ１１４及び１１５を備える。

【0022】

ＭＯＳトランジスタ（階調制御トランジスタ）１１１は、トランジスタの一例として、例えばＰ型のＭＯＳトランジスタである。ＭＯＳトランジスタ１１１は、ソース（第１端子）に映像信号／スロープ信号が入力され、ゲート（制御端子）が容量１１２の一端に接続され、ドレイン（第２端子）が増幅回路１１３の入力端子に接続される。容量１１２の他端は、固定電源の一例である電源（Ｖｓｓ）に接続される。スイッチ１１４は、ＭＯＳトランジスタ１１１のゲートとドレインの間に接続され、ＭＯＳトランジスタ１１１をダイオード接続する。
容量１１２は、ＭＯＳトランジスタ１１１がダイオード接続された状態で、ソースに入力された映像信号の電位を保持する。ＭＯＳトランジスタ１１１は、保持されたゲートの映像信号とソースに入力されるスロープ信号とのレベルの大小を比較し、比較結果（ＰＷＭ信号）をドレインから出力する。ＭＯＳトランジスタ１１１は、映像信号とスロープ信号との大小関係の切り替わりに応じて、ＭＯＳトランジスタ１１１のオン／オフを切り替える。
スイッチ１１５は、ＭＯＳトランジスタ１１１のドレインと電源（Ｖｓｓ）の間に接続され、ＭＯＳトランジスタ１１１のドレインを初期化する。増幅回路１１３の出力端子は、駆動スイッチ１３０の制御端子に接続される。定電流設定部１４０及び駆動スイッチ１３０は、増幅回路１１３の出力に応じて発光素子１２０を駆動する。

【0023】

実施の形態では、このような構成により、ＭＯＳトランジスタ１１１において、ゲートに入力される映像信号（ソース端子経由で入力されゲートに保持される映像信号）と、ソースに入力されるスロープ信号とを比較し、ドレインから比較結果を出力する。さらに、定電流設定部１４０及び駆動スイッチ１３０において、比較結果に基づいて、発光素子１２０の発光を制御する。これにより、関連する技術のように映像信号とスロープ信号の入力を重畳させることがないため、映像信号のダイナミックレンジを拡大することができる。

【0024】

（実施の形態１）
以下、図面を参照して実施の形態１について説明する。まず、画素回路を含む表示装置について説明した後、画素回路の構成及び動作について説明する。

【0025】

＜表示装置の構成＞
図４は、本実施の形態に係る表示装置の構成例を示す構成図である。本実施の形態に係る表示装置２００は、アクティブマトリクス型の表示装置であり、例えば、発光素子としてマイクロＬＥＤ（Micro Light Emitting Diode）を用いたマイクロＬＥＤディスプレイである。マイクロＬＥＤディスプレイは、液晶ディスプレイよりも高コントラストであり、ＯＬＥＤ（Organic Light Emitting Diode）ディスプレイよりも劣化が少ないという特徴がある。なお、本実施の形態は、マイクロＬＥＤに限らず、ＯＬＥＤやその他の発光素子の表示装置（画素回路）に適用することができる。

【0026】

図４に示すように、本実施の形態に係る表示装置２００は、表示マトリクス部２１０、スキャンドライバ２２０、データドライバ２３０、制御回路２４０を備える。表示マトリクス部２１０は、マトリクス状に配置された複数の画素回路１を有する。表示マトリクス部２１０は、行方向に延在する複数のスキャン線（ゲート線）Ｌｓｃと、列方向に延在する複数のデータ線（ソース線）Ｌｄｔを有し、スキャン線Ｌｓｃとデータ線Ｌｄｔの交差する位置に画素回路１が配置されている。

【0027】

スキャンドライバ（ゲートドライバ）２２０は、スキャン時に、順次スキャン線Ｌｓｃを選択し、選択したスキャン線Ｌｓｃを介して該当する行の画素回路１を駆動する。データドライバ（ソースドライバ）２３０は、データ線Ｌｄｔを介してデータ信号（映像信号）を画素回路１に入力し、映像に応じて画素回路１の発光素子を駆動する。また、スロープ信号は、データ線Ｌｄｔを介して画素回路１に入力してもよいし、データ線Ｌｄｔとは別のスロープ信号用の専用線を介して画素回路１に入力してもよい。制御回路２４０は、スキャンドライバ２２０及びデータドライバ２３０の動作を制御し、また、画素回路１の駆動動作に必要な制御を行う。例えば、制御回路２４０は、画素回路１のスイッチのオン／オフ制御や、各端子に入力されるスロープ信号やデータ信号等のタイミングを制御する。

【0028】

＜画素回路の構成＞
図５は、本実施の形態に係る画素回路の構成例を示す構成図である。図５に示すように、本実施の形態に係る画素回路１は、発光素子Ｄ、ＰＷＭ制御部１０、定電流設定部２０を備える。

【0029】

ＰＷＭ制御部１０は、Ｐ型のＭＯＳトランジスタＭｐｗｍ、Ｎ型のＭＯＳトランジスタＭａｍｐ、スイッチｄｉｏＷ及びｒｅｓＷ、容量Ｃｐｗｍを備える。スイッチｄｉｏＷ及びｒｅｓＷは、制御回路２４０によりオン／オフが制御される。

【0030】

ＭＯＳトランジスタＭｐｗｍは、ソースに映像信号Ｖｐｗｍ／スロープ信号Ｖｓｌｏｐｅが入力され、ゲートが容量Ｃｐｗｍの一端に接続され、ドレイン（出力端子）がＭＯＳトランジスタＭａｍｐのゲートに接続される。映像信号Ｖｐｗｍとスロープ信号Ｖｓｌｏｐｅは、それぞれ異なるタイミングでデータ線Ｌｄｔから入力される。ＭＯＳトランジスタＭｐｗｍは、関連する技術におけるクランプ式インバータの役割を担う。すなわち、ＭＯＳトランジスタＭｐｗｍは、ゲート電位（容量Ｃｐｗｍに保持された映像信号）とソース電位（スロープ信号）の比較結果（ＰＷＭ信号）を、ドレインに出力する。

【0031】

スイッチｄｉｏＷは、ＭＯＳトランジスタＭｐｗｍのゲートと、ＭＯＳトランジスタＭｐｗｍのドレイン及びＭＯＳトランジスタＭａｍｐのゲートの共通ノードとの間に接続される。スイッチｄｉｏＷは、ＭＯＳトランジスタＭｐｗｍの入力と出力を短絡し、ＭＯＳトランジスタＭｐｗｍをダイオード接続する機能を担う。

【0032】

容量Ｃｐｗｍは、一端がＭＯＳトランジスタＭｐｗｍのゲートに接続され、他端が電源Ｖｓｓに接続される。容量Ｃｐｗｍは、ＭＯＳトランジスタＭｐｗｍのゲート電位を保持するための容量であり、この例では、ダイオード接続時に、ＭＯＳトランジスタＭｐｗｍのゲートに供給される映像信号を保持する。なお、図５では容量Ｃｐｗｍの一方の端子を電源Ｖｓｓに接続してあるが、固定電位であればどのような電位でもよく、本実施の形態はこれに限定されるものではない。

【0033】

ＭＯＳトランジスタＭａｍｐは、ゲートがＭＯＳトランジスタＭｐｗｍのドレインに接続され、ドレインがＰＷＭ制御部１０の出力端子Ｎ１（ＭＯＳトランジスタＭｐａｍのゲート）に接続され、ソースが電源Ｖｓｓに接続される。ＭＯＳトランジスタＭａｍｐは、ＭＯＳトランジスタＭｐｗｍのドレインに現れるＰＷＭ信号を増幅する役割を担う。なお、後述するようにＭＯＳトランジスタＭａｍｐのゲート（＝ＭＯＳトランジスタＭｐｗｍのドレイン）は動作中の一部期間においてフローティングになるため、必要に応じて保持容量を該ノードに対して付加してもよい。

【0034】

スイッチｒｅｓＷは、ＭＯＳトランジスタＭｐｗｍのドレイン及びＭＯＳトランジスタＭａｍｐのゲートの共通ノードと電源Ｖｓｓとの間に接続される。スイッチｒｅｓＷは、ＭＯＳトランジスタＭｐｗｍのゲート電位とＭＯＳトランジスタＭｐｗｍのドレイン電位（＝Ｍａｍｐのゲート電位）を初期化する役割を担う。なお、スイッチｄｉｏＷ及びｒｅｓＷについて、例えばＭＯＳトランジスタ単体やその直列接続や並列接続などが考えられるが、等価な機能が実現できればどのような素子構成でも良い。定電流設定部２０の各スイッチも同様である。

【0035】

スイッチｄｉｏＷ及びｒｅｓＷのオン／オフを制御する信号（図示せず）と電源を除けば、ＰＷＭ制御部１０の入力は映像信号Ｖｐｗｍ、スロープ信号Ｖｓｌｏｐｅであり、ＰＷＭ信号はＭＯＳトランジスタＭａｍｐのドレインから出力される。

【0036】

この例では、ＰＷＭ制御部１０の出力端子Ｎ１をＭＯＳトランジスタＭｐａｍのゲートに接続する例を示しており、出力端子Ｎ１はＶｓｓレベルを出力するか、ハイインピーダンスとなるかの２状態をとる構成となっている。ＭＯＳトランジスタＭａｍｐは、ＭＯＳトランジスタＭｐｗｍのドレイン電圧がしきい値より低い場合（第１レベルの場合）、出力端子Ｎ１をハイインピーダンスとし、ＭＯＳトランジスタＭｐｗｍのドレイン電圧がしきい値より低い場合（第２レベルの場合）、出力端子Ｎ１をＶｓｓレベルとする（増幅する）。なお、これは一例であり、本実施の形態は、この構成に限定されない。ＰＷＭ制御部１０と定電流設定部２０の接続形態によっては、例えば出力端子Ｎ１にプルアップする回路要素を付加してＶｄｄ／Ｖｓｓレベルの２状態を出力するような構成にしてもよい。すなわち、ＭＯＳトランジスタＭａｍｐ（増幅回路）は、ＭＯＳトランジスタＭｐｗｍの出力に応じて、出力端子Ｎ１のレベルを切り替えてもよいし、出力端子Ｎ１のインピーダンスを切り替えてもよい。

【0037】

定電流設定部２０は、Ｎ型のＭＯＳトランジスタＭｐａｍ、スイッチｒｅｓＡ、ｄｉｏＡ及びｅｍ、容量Ｃｐａｍを備える。スイッチｒｅｓＡ、ｄｉｏＡ及びｅｍは、制御回路２４０によりオン／オフが制御される。なお、定電流設定部２０の構成は一例であり、この構成に限られない。すなわち、定電流設定部２０は、ＰＷＭ制御部１０の出力（ＰＷＭ信号）に応じて、発光素子Ｄに定電流を供給できれば、その他の構成でもよい。

【0038】

ＭＯＳトランジスタＭｐａｍ（定電流生成トランジスタ）は、ドレインがスイッチｅｍを介して発光素子Ｄのカソードに接続され、ゲートがＰＷＭ制御部１０の出力端子Ｎ１及び容量Ｃｐａｍの一端に接続され、ソースに定電流設定信号Ｖｐａｍ／電源Ｖｓｓが入力される。ＭＯＳトランジスタＭｐａｍは、飽和領域で動作させることで定電流源として機能する。

【0039】

容量Ｃｐａｍは、一端がＭＯＳトランジスタＭｐｗｍのゲートに接続され、他端が電源Ｖｓｓに接続される。容量Ｃｐａｍは、ＭＯＳトランジスタＭｐａｍのゲート電位を保持するための容量である。

【0040】

スイッチｒｅｓＡは、電源ＶｄｄとＭＯＳトランジスタＭｐａｍのゲート及び容量Ｃｐａｍの共通ノードとの間に接続される。スイッチｒｅｓＡは、ＭＯＳトランジスタＭｐａｍのゲート電位を初期化するためのスイッチである。

【0041】

スイッチｄｉｏＡは、ＭＯＳトランジスタＭｐａｍのゲート及び容量Ｃｐａｍの共通ノードとＭＯＳトランジスタＭｐａｍのドレインとの間に接続され、ＭＯＳトランジスタＭｐａｍをダイオード接続する。スイッチｅｍは、発光素子ＤのカソードとＭＯＳトランジスタＭｐｗｍのドレインの間に接続される。スイッチｄｉｏＡ及びｅｍは定電流源として働かせるＭＯＳトランジスタＭｐａｍのしきい値変動を補償するための一連の動作に使われるスイッチである。

【0042】

＜画素回路の駆動方法＞
図６～図１３を用いて、本実施の形態に係る画素回路の駆動方法について説明する。図６は、本実施の形態に係る画素回路の駆動方法の流れを示すフローチャートであり、図７は、図６の駆動方法における各信号を示すタイミングチャートであり、図８～図１３は、図６の駆動方法における画素回路の状態を示す図である。例えば、映像信号の１フレーム毎に以下の駆動方法で発光素子を駆動する。

【0043】

図６に示すように、まず、ＰＷＭ制御部１０をリセットする（reset PWM：Ｓ１１）。図７及び図８に示すように、スイッチｄｉｏＷ及びｒｅｓＷをオンにする。これにより、ＭＯＳトランジスタＭｐｗｍのゲート電位をＶｓｓに初期化する。なお、このときＭＯＳトランジスタＭｐｗｍのソースは、ハイインピーダンス（ｈｉＺ）とする。また、スイッチｒｅｓＡ、ｄｉｏＡ、及びｅｍはオフである。

【0044】

次に、映像信号を書き込む（scan PWM：Ｓ１２）。図７及び図９に示すように、スイッチｒｅｓＷをオフにする。これにより、ＭＯＳトランジスタＭｐｗｍのゲートとドレインを電源Ｖｓｓから分離する。

【0045】

この状態で、ＭＯＳトランジスタＭｐｗｍのソースから映像信号Ｖｐｗｍを入力する。このとき、ＭＯＳトランジスタＭｐｗｍのゲートとドレインは短絡されているため、ＭＯＳトランジスタＭｐｗｍはダイオードとして動作し、ＭＯＳトランジスタＭｐｗｍのソースからゲートへ映像信号Ｖｐｗｍが供給される。そうすると、Ｖｐｗｍに応じて、カソード側電位（ゲート電位）はＶｐｗｍ－｜Ｖｔｈｐ（Ｍｐｗｍの閾値）｜に漸近するとともに、その電位が容量Ｃｐｗｍに保持される。ＭＯＳトランジスタＭｐｗｍのゲート電位はＶｐｗｍ－｜Ｖｔｈｐ｜まで上昇すると、ＭＯＳトランジスタＭｐｗｍはオフになる。このようにして、映像信号Ｖｐｗｍにクランプ式インバータの機能を担うＭＯＳトランジスタＭｐｗｍのしきい値を重畳した電位を生成する。

【0046】

次に、定電流設定部２０をリセットする（reset PAM：Ｓ１３）。図７及び図１０に示すように、スイッチｄｉｏＷをオフにする。これにより、ＭＯＳトランジスタＭｐｗｍのゲートとドレインを分離し、Ｖｐｗｍとしきい値の重畳電位（Ｖｐｗｍ－｜Ｖｔｈｐ｜）を容量Ｃｐｗｍに保持する。

【0047】

また、スイッチｒｅｓＷをオンにする。これにより、ＭＯＳトランジスタＭｐｗｍのドレイン電位とＭＯＳトランジスタＭａｍｐのゲート電位が再び電源Ｖｓｓに初期化されて、ＭＯＳトランジスタＭａｍｐがオフになる。さらに、スイッチｒｅｓＡをオンにする。これにより、ＭＯＳトランジスタＭｐａｍのゲート電位が電源Ｖｄｄに初期化される。ＭＯＳトランジスタＭａｍｐをオフにすることで、確実にＭＯＳトランジスタＭｐａｍのゲート電位を初期化する。なお、このときＭＯＳトランジスタＭｐｗｍのソースは、ハイインピーダンスとする。

【0048】

次に、定電流を設定する（set PAM：Ｓ１４）。図７及び図１１に示すように、スイッチｄｉｏＡをオンにし、ＭＯＳトランジスタＭｐａｍをダイオード接続する。

【0049】

この状態で、定電流設定信号ＶｐａｍをＭＯＳトランジスタＭｐａｍのソースに印加する。そうすると上記Ｓ１２と同様にＭＯＳトランジスタＭｐａｍのしきい値取得動作が実施される。すなわち、Ｓ１２と同様に、定電流設定信号Ｖｐａｍの印可に応じて、ＭＯＳトランジスタＭｐａｍのゲート電位はＶｄｄからＶｐａｍ＋Ｖｔｈｎ（Ｍｐａｍの閾値）まで低下する。これにより、ＶｐａｍにＭＯＳトランジスタＭｐａｍのしきい値Ｖｔｈｎを重畳した電位が生成される。このようにして、ＭＯＳトランジスタＭｐａｍを飽和領域で動作させるときの電流値がしきい値に依存しないように、ＭＯＳトランジスタＭｐａｍのゲート電位を設定する。これにより、しきい値補償が可能となる。

【0050】

また、このときスイッチｒｅｓＷをオフにする。なお、スイッチｒｅｓＷをオフにするタイミングは、次のＳ１５を開始するタイミングでもよい。

【0051】

次に、発光素子を発光（emission on：Ｓ１５）及び消灯（emission off：Ｓ１６）する。発光（Ｓ１５）では、図７及び図１２に示すように、スイッチｄｉｏＡをオフにする。これにより、ＭＯＳトランジスタＭｐａｍのゲートとドレインを分離し、Ｖｐａｍとしきい値の重畳電位を容量Ｃｐａｍに保持する。

【0052】

また、ＭＯＳトランジスタＭｐｗｍのソースに、スロープ信号Ｖｓｌｏｐｅを入力する。ここで、クランプ式インバータの機能を担うＭＯＳトランジスタＭｐｗｍに対し、映像信号Ｖｐｗｍの成分はゲートに、比較参照するスロープ信号はソースに印加される。このため、本実施の形態では、関連する技術のように、映像信号とスロープ信号は重畳されない。

【0053】

さらに、スイッチｅｍをオンにし、発光期間（emission期間）を開始する。ＰＷＭ制御部１０の出力端子Ｎ１がハイインピーダンスの間は、容量Ｃｐａｍが放電されず、ＭＯＳトランジスタＭｐａｍがオンのため、発光素子Ｄを定電流で駆動（発光）する。ＰＷＭ制御部１０の出力は、Ｓ１２においてあらかじめＶｔｈｐをＶｐｗｍに重畳させた電位にしてＭＯＳトランジスタＭｐｗｍのゲートに印加しているため、Ｖｔｈｐに依らず、純粋にＶｐｗｍとＶｓｌｏｐｅの大小比較で決まる。したがって、Ｖｐｗｍ＞Ｖｓｌｏｐｅの間はＰＷＭ制御部１０の出力がハイインピーダンスのため、発光素子Ｄの発光が継続する。

【0054】

次に、消灯（Ｓ１６）では、図７及び図１３に示すように、スロープ信号Ｖｓｌｏｐｅが低電位から高電位にスロープ状に変化する。Ｖｐｗｍ＜Ｖｓｌｏｐｅとなると、ＭＯＳトランジスタＭｐｗｍがオンとなり、ＭＯＳトランジスタＭａｍｐのゲートにスロープ信号が供給される。そうすると、ＭＯＳトランジスタＭａｍｐがオンとなるため、ＰＷＭ制御部１０の出力がＶｓｓとなり、容量Ｃｐａｍが放電される。このため、ＭＯＳトランジスタＭｐａｍのゲート電位がＶｓｓとなって、ＭＯＳトランジスタＭｐａｍがオフし、発光素子Ｄが消灯する。このようにして、映像信号Ｖｐｗｍに応じた発光時間を実現する。なお、発光時間０（黒）を表現するには、スイッチｅｍをオンする前にＶｐｗｍ＜Ｖｓｌｏｐｅの状態にする必要があり、そのことに注意してＶｓｌｏｐｅのスロープ開始時電位やスイッチｅｍをオンするタイミングを調整する。

【0055】

なお、Ｓ１２の映像信号の書き込みは、図４のような２次元アクティブマトリクス表示装置においては、スキャン線のスキャンに応じて、スキャン線ごとに順次行う。そのために各画素に選択用スイッチが必要であるが、ここでは説明簡略化のため、図には含めず、説明についても省略する。それ以外の手順（ステップ）については、基本的にアクティブマトリクスを構成する画素全体に対する一括同時操作を想定しているが、特にこれに限定されず、画素をグループ分けした上でシーケンシャルに実行する手順があってもよい。また、例えば定電流設定を先に行ってから映像信号を書き込むなど、そもそも上記説明と異なる順番で実行されてもよい（その場合、ＰＷＭ制御部は同一でよいが、その他の要素の変更は必要になる）。

【0056】

＜実施の形態１の効果＞
上記説明した本実施の形態に係る画素回路の構成及び駆動方法において、映像信号Ｖｐｗｍの入力電圧範囲を制約する条件は以下の通りである。
・Ｖｐｗｍ－｜Ｖｔｈｐ｜＞Ｖｓｓ（手順Ｓ１２のしきい値取得動作成立条件）
・Ｖｐｗｍ＜Ｖｄｄ（素子耐圧）

【0057】

以上から、映像信号Ｖｐｗｍとして入力しうる電圧振幅はＶｄｄ－（Ｖｓｓ＋｜Ｖｔｈｐ｜）となる。上述のように、関連する技術では（Ｖｄｄ－Ｖｓｓ）／２であったことから、本実施の形態では、（Ｖｄｄ－Ｖｓｓ）／２－｜Ｖｔｈｐ｜分ダイナミックレンジが拡大可能である。すなわち、本実施の形態では、関連する技術のように、クランプ式インバータにより映像信号とスロープ信号の入力を重畳させることがないため、ダイナミックレンジを拡大することができる。

【0058】

また、本実施の形態では、クランプ式インバータをＭＯＳトランジスタ１個で実装することで素子数を削減し、更には積極的にダイナミック動作を取り入れることで、貫通電流発生の要素を排除し消費電力低減を実現することができる。

【0059】

（実施の形態２）
以下、図面を参照して実施の形態２について説明する。本実施の形態では、実施の形態１の画素回路におけるＰＷＭ制御部の増幅回路（Ｍａｍｐ）をインバータで構成する。

【0060】

＜画素回路の構成＞
図１４は、本実施の形態に係る画素回路の構成例を示す構成図である。図１４に示すように、本実施の形態に係る画素回路１は、発光素子Ｄ、ＰＷＭ制御部１０、定電流設定部２０を備える。実施の形態１の画素回路と比べて、ＰＷＭ制御部１０において、定電流設定部への出力部分が異なり、また、定電流設定部２０において、ＰＷＭ制御部１０からの入力部分が異なる。

【0061】

具体的には、図１４に示すように、ＰＷＭ制御部１０は、ＭＯＳトランジスタＭａｍｐの代わりに、ＭＯＳトランジスタＭｐｗｍの出力を反転増幅するＰＷＭ出力増幅インバータ１１を備える。ＰＷＭ出力増幅インバータ１１は、電源Ｖｄｄと電源Ｖｓｓの間に直列に接続されたＰ型のＭＯＳトランジスタＭｉｐとＮ型のＭＯＳトランジスタＭｉｎを備える。また、この例では、定電流設定部２０のスイッチｅｍ（駆動スイッチ）をＰ型のＭＯＳトランジスタとする。ＰＷＭ出力増幅インバータ１１の入力端子は、ＭＯＳトランジスタＭａｍｐと同様に、ＭＯＳトランジスタＭｐｗｍのドレインに接続される。一方、ＰＷＭ出力増幅インバータ１１の出力端子Ｎ１は、スイッチｅｍのゲートに接続される。

【0062】

＜画素回路の駆動方法＞
図１５～図２２を用いて、本実施の形態に係る画素回路の駆動方法について説明する。図１５は、本実施の形態に係る画素回路の駆動方法の流れを示すフローチャートであり、図１６は、図１５の駆動方法における各信号を示すタイミングチャートであり、図１７～図２２は、図１５の駆動方法における画素回路の状態を示す図である。

【0063】

本実施の形態の駆動方法は、実施の形態１と比較して、以下の点が相違する。
・ｓｃａｎ ＰＷＭ（Ｓ２２）のときに発光しないように、ｒｅｓｅｔ ＰＷＭ（Ｓ２１）の時点で定電流源のＭＯＳトランジスタＭｐａｍのゲート電圧もいったん低電位に初期化する。以後、ＭＯＳトランジスタＭｐａｍがオンしないように、ＭＯＳトランジスタＭｐａｍのソース電位はＶｐａｍ（＞Ｖｓｓ）にしておく。
・Ｖｐｗｍ＞Ｖｓｌｏｐｅのとき非発光し、Ｖｐｗｍ＜Ｖｓｌｏｐｅのとき発光するため、発光／消灯順序が逆になる。

【0064】

本実施の形態では、図１５に示すように、まず、ＰＷＭ制御部１０をリセットする（reset PWM：Ｓ２１）。図１６及び図１７に示すように、実施の形態１と同様、スイッチｄｉｏＷ及びｒｅｓＷをオンする。これにより、ＭＯＳトランジスタＭｐｗｍのゲート電位が電源Ｖｓｓに初期化され、ＰＷＭ出力増幅インバータ１１の入力端子も電源Ｖｓｓとなる。そうすると、スイッチｅｍのゲート電位が電源Ｖｄｄとなるため、スイッチｅｍはオフとなる。また、スイッチｄｉｏＡの制御信号をハイとして、スイッチｄｉｏＡをオンにする。これにより、ＭＯＳトランジスタＭｐａｍのゲート電位をＶｓｓ＋Ｖｔｈｎまで低下させる。

【0065】

次に、映像信号を書き込む（scan PWM：Ｓ２２）。図１６及び図１８に示すように、実施の形態１と同様、スイッチｒｅｓＷをオフにした状態で、ＭＯＳトランジスタＭｐｗｍのソースから映像信号Ｖｐｗｍを入力し、ＭＯＳトランジスタＭｐｗｍのゲート電位をＶｐｗｍ－｜Ｖｔｈｐ｜まで上昇させる。このとき、スイッチｄｉｏＡをオフにし、ＭＯＳトランジスタＭｐａｍのゲート電位Ｖｓｓ＋Ｖｔｈｎを容量Ｃｐａｍに保持する。また、ＭＯＳトランジスタＭｐａｍのソースに定電流設定信号Ｖｐａｍを入力する。これにより、ＭＯＳトランジスタＭｐａｍがオフとなる。ＭＯＳトランジスタＭｐｗｍのゲート電位の上昇に応じて、ＰＷＭ出力増幅インバータ１１の出力が変化するため、スイッチｅｍがゲート電位のレベルによってオンとなる。このため、上記のように、ＭＯＳトランジスタＭｐａｍをオフにすることで、発光素子Ｄを確実に消灯する。

【0066】

次に、定電流設定部２０をリセットする（reset PAM：Ｓ２３）。図１６及び図１９に示すように、実施の形態１と同様、スイッチｄｉｏＷをオフにすることで、Ｖｐｗｍ－｜Ｖｔｈｐ｜を容量Ｃｐｗｍに保持し、スイッチｒｅｓＷをオンにすることで、ＭＯＳトランジスタＭｐｗｍのドレイン電位をＶｓｓに初期化する。これにより、スイッチｅｍをオフにする。また、ＭＯＳトランジスタＭｐａｍのゲート電位を電源Ｖｄｄに初期化する。

【0067】

次に、定電流を設定する（set PAM：Ｓ２４）。図１６及び図２０に示すように、実施の形態１と同様、スイッチｄｉｏＡをオンとし、ＭＯＳトランジスタＭｐａｍのゲート電位をＶｄｄからＶｐａｍ＋Ｖｔｈｎまで低下させる。また、このときスイッチｒｅｓＷをオフにする。なお、実施の形態１と同様に、ＰＷＭ出力増幅インバータ１１の入力端子（＝ＭＯＳトランジスタＭｐｗｍのドレイン）がフローティングになるため、必要に応じて保持容量を該ノードに対して付加してもよい。また、スイッチｒｅｓＷをオフにするタイミングは、次のＳ２５を開始するタイミングでもよい。

【0068】

次に、発光素子を消灯（emission off：Ｓ２５）及び発光（emission on：Ｓ２６）する。消灯（Ｓ２５）では、図１６及び図２１に示すように、スイッチｄｉｏＡをオフとし、ＭＯＳトランジスタＭｐａｍのゲート電位Ｖｐａｍ＋Ｖｔｈｎを容量Ｃｐａｍに保持する。

【0069】

さらに、ＭＯＳトランジスタＭｐｗｍのソースに、スロープ信号Ｖｓｌｏｐｅを入力する。Ｖｐｗｍ＞Ｖｓｌｏｐｅまでは、ＭＯＳトランジスタＭｐｗｍはオフであり、ＭＯＳトランジスタＭｐｗｍのドレイン及びインバータの入力端子はＶｓｓのままである。そうすると、ＰＷＭ出力増幅インバータ１１の出力及びスイッチｅｍのゲートはＶｄｄである。このため、スイッチｅｍはオフであり、発光素子Ｄの消灯が継続する。

【0070】

次に、発光（Ｓ２６）では、図１６及び図２２に示すように、スロープ信号がさらに上昇する。Ｖｐｗｍ＜Ｖｓｌｏｐｅとなると、ＭＯＳトランジスタＭｐｗｍがオンとなり、ＰＷＭ出力増幅インバータ１１の入力端子にスロープ信号が供給される。そうすると、インバータの出力及びスイッチｅｍのゲート電位が低下し、スイッチｅｍがオンとなるため、発光素子Ｄが発光する。

【0071】

以上のように本実施の形態では、ＰＷＭ制御部１０の出力部分をインバータで構成し、その出力信号をスイッチｅｍの制御信号として接続し、発光／非発光の切り替えはスイッチｅｍのオン／オフで実現する。実施の形態１では、ＭＯＳトランジスタＭｐａｍのゲートからＭＯＳトランジスタＭａｍｐを介して電源に接続されるリークパスが存在する。これに対し、本実施の形態では、このリークパスを削減できるため、ダイナミック動作中の保持特性改善が期待できる。なお、ＰＷＭ制御部１０の出力は、Ｖｓｓ／ハイインピーダンスでなく、Ｖｓｓ／Ｖｄｄにする必要があるため、回路規模は増加する。

【0072】

（実施の形態３）
図２３に、実施の形態３に係る画素回路の構成例を示す。この例では、図２３に示すように、実施の形態１の画素回路から、さらにスイッチｅｍを削除する。スイッチｅｍで消費する電圧分を除くことで、わずかながらも消費電力低減が期待できる。

【0073】

ただし、実施の形態１と違って、少なくともｓｃａｎ ＰＷＭ（Ｓ１２）からｓｅｔ ＰＡＭ（Ｓ１４）の間（スロープ信号を入力する前まで）、発光素子のアノード端子をＶｄｄでなくＶｓｓにして、発光素子に電流を流さないようにする必要がある。このため、電源電圧を振幅させる制御が必要となる。

【0074】

なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、Ｐ型のＭＯＳトランジスタをＮ型のＭＯＳトランジスタとしたり、Ｎ型のＭＯＳトランジスタをＰ型のＭＯＳトランジスタとしたりしてもよい。ＭＯＳトランジスタに限らず、その他のトランジスタを使用してもよい。

【符号の説明】

【0075】

１ 画素回路
１０ ＰＷＭ制御部
１１ ＰＷＭ出力増幅インバータ
２０ 定電流設定部
１００ 画素回路
１１０ ＰＷＭ制御部
１１１ ＭＯＳトランジスタ
１１２ 容量
１１３ 増幅回路
１１４、１１５ スイッチ
１２０ 発光素子
１３０ 駆動スイッチ
１４０ 定電流設定部
２００ 表示装置
２１０ 表示マトリクス部
２２０ スキャンドライバ
２３０ データドライバ
２４０ 制御回路
Ｃｐａｍ 容量
Ｃｐｗｍ 容量
Ｄ 発光素子
ｄｉｏＡ スイッチ
ｄｉｏＷ スイッチ
ｅｍ スイッチ
Ｌｄｔ データ線
Ｌｓｃ スキャン線
Ｍａｍｐ ＭＯＳトランジスタ
Ｍｉｎ ＭＯＳトランジスタ
Ｍｉｐ ＭＯＳトランジスタ
Ｍｐａｍ ＭＯＳトランジスタ
Ｍｐｗｍ ＭＯＳトランジスタ
ｒｅｓＡ スイッチ
ｒｅｓＷ スイッチ
Ｖｐａｍ 定電流設定信号
Ｖｐｗｍ 映像信号
Ｖｓｌｏｐｅ スロープ信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】