知財求人 - 知財ポータルサイト「IP Force」
▶ パロ アルト リサーチ センター インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-01-12
(45)【発行日】2024-01-22
(54)【発明の名称】ハイブリッド符号化を使用するチップレスＲＦＩＤタグ
(51)【国際特許分類】
G06K 19/067 20060101AFI20240115BHJP
H01Q 15/14 20060101ALI20240115BHJP
【ＦＩ】
G06K19/067 020
H01Q15/14 Z
【請求項の数】
20
(21)【出願番号】P 2020104341
(22)【出願日】2020-06-17
(65)【公開番号】P2021018808
(43)【公開日】2021-02-15
【審査請求日】2023-06-16
(31)【優先権主張番号】16/515,628
(32)【優先日】2019-07-18
(33)【優先権主張国・地域又は機関】US
【早期審査対象出願】
(73)【特許権者】
【識別番号】504407000
【氏名又は名称】パロ アルト リサーチ センター インコーポレイテッド
(74)【代理人】
【識別番号】100094569
【弁理士】
【氏名又は名称】田中 伸一郎
(74)【代理人】
【識別番号】100109070
【弁理士】
【氏名又は名称】須田 洋之
(74)【代理人】
【識別番号】100067013
【弁理士】
【氏名又は名称】大塚 文昭
(74)【代理人】
【識別番号】100086771
【弁理士】
【氏名又は名称】西島 孝喜
(74)【代理人】
【識別番号】100109335
【弁理士】
【氏名又は名称】上杉 浩
(74)【代理人】
【識別番号】100120525
【弁理士】
【氏名又は名称】近藤 直樹
(74)【代理人】
【識別番号】100139712
【弁理士】
【氏名又は名称】那須 威夫
(72)【発明者】
【氏名】シャブナミ・ラダン
(72)【発明者】
【氏名】ディヴィッド・エリック・シュワルツ
(72)【発明者】
【氏名】ファルザド・マイケル・デイヴィッド・イナンロウ
【審査官】田中 啓介
(56)【参考文献】
【文献】特開２０１２－２１３１２６（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１８／０１１４０４１（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１３／００１５２４８（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０６Ｋ７／００－７／１４
Ｇ０６Ｋ１７／００－１９／１８
Ｈ０１Ｑ１５／００－１９／３２
Ｈ０４Ｂ５／００－５／０６
(57)【特許請求の範囲】
【請求項1】
チップレスパターン化導体であって、１つ以上のグリフであって、各グリフが、
ディスクと、
前記ディスクを取り囲む少なくとも１つのリングを備えるリング構造であって、前記少なくとも１つのリングは、前記ディスクを取り囲む第１のリングと、前記ディスクを取り囲む第２のリングと、を備え、前記第２のリングは、前記第１のリング及び前記ディスクの対向電極として機能するように構成されており、前記ディスクと前記少なくとも１つのリングとの間の間隔、及び前記少なくとも１つのリングの幅のうちの１つ以上が、前記グリフの特性共振周波数を判定するように構成されている、リング構造と、
前記ディスクのうちの少なくとも１つ及び前記リング構造の少なくとも１つのリング内の少なくとも１つのノッチであって、前記グリフ内の共振の大きさが、偏光方向に依存するように構成されている、少なくとも１つのノッチと、
を備える、チップレスパターン化導体。
【請求項2】
前記リング構造が、約４０ＧＨｚから約７５～１１０ＧＨｚの帯域で共振するように構成されている、請求項１に記載のチップレスパターン化導体。
【請求項3】
前記第１のリングの幅が、前記第２のリングの幅と異なる、請求項１に記載のチップレスパターン化導体。
【請求項4】
前記第１のリングの幅が、前記第２のリングの前記幅と実質的に同じである、請求項１に記載のチップレスパターン化導体。
【請求項5】
前記第１のリングと前記ディスクとの間の間隔が、前記第２のリングと前記ディスクとの間の間隔とは異なる、請求項１に記載のチップレスパターン化導体。
【請求項6】
前記ディスクが、２つのノッチを有する、請求項１に記載のチップレスパターン化導体。
【請求項7】
前記２つのノッチが、前記ディスクの両側上にある、請求項６に記載のチップレスパターン化導体。
【請求項8】
接地面と、前記１つ以上のグリフと前記接地面との間に配設された誘電体層と、を更に含む、請求項１に記載のチップレスパターン化導体。
【請求項9】
前記１つ以上のグリフが複数のグリフを含む、請求項１に記載のチップレスパターン化導体。
【請求項10】
前記複数のグリフの第１のグリフが、第１のリング構成及び第１のノッチ構成のうちの１つ以上を有し、前記複数のグリフの第２のグリフが、前記第１のリング構成とは異なる第２のリング構成、及び前記第１のノッチ構成とは異なる第２のノッチ構成のうちの１つ以上を有する、請求項９に記載のチップレスパターン化導体。
【請求項11】
前記少なくとも１つのノッチが前記第２のリング内に配設されている、請求項１に記載のチップレスパターン化導体。
【請求項12】
チップレスパターン化導体を形成する方法であって、導電箔から少なくとも１つのグリフを形成することであって、
ディスクを形成することと、
前記ディスクを取り囲む少なくとも１つのリングを含むリング構造を形成することであって、前記ディスクと前記少なくとも１つのリングとの間の間隔、及び少なくとも１つのリングの幅のうちの１つ以上が、前記グリフの特性共振周波数を判定するように構成されている、形成することと、
前記ディスクのうちの少なくとも１つ及び前記リング構造の少なくとも１つのリング内に少なくとも１つのノッチを形成することであって、前記少なくとも１つのノッチが、前記グリフ内の共振の大きさが偏光方向に依存するように構成されている、形成することと、
を含む、少なくとも１つのグリフを形成することと、
前記少なくとも１つのグリフを、基材の第１の側面、反対側の前記基材の第２の側面、及び前記基材の前記第２の側面上に配設された導電層を有する前記基材の前記第１の側面に転写することと、を含む、方法。
【請求項13】
前記少なくとも１つのグリフを基材上に形成することと、前記少なくとも１つのグリフを物体に転写することと、を更に含む、請求項１２に記載の方法。
【請求項14】
前記少なくとも１つのグリフを形成することが、前記少なくとも１つのグリフを物体上に直接形成することを含む、請求項１２に記載の方法。
【請求項15】
前記少なくとも１つのグリフを形成することが、導電性材料から前記少なくとも１つのグリフを印刷することを含む、請求項１２に記載の方法。
【請求項16】
前記少なくとも１つのグリフを形成することが、導電箔から前記少なくとも１つのグリフを形成すること、
を含む、請求項１２に記載の方法。
【請求項17】
前記基材が、第１の側面及び反対側の第２の側面を有し、前記少なくとも１つのグリフが、第１のグリフ及び第２のグリフを含み、前記第１のグリフが、前記基材の前記第１の側面上に配設され、前記第２のグリフが、前記基材の前記第２の側面上に配設される、請求項１２に記載の方法。
【請求項18】
前記基材が、第１の基材層及び第２の基材層を含み、導電層が、前記第１の基材層と前記第２の基材層との間に配設される、請求項１７に記載の方法。
【請求項19】
前記基材上に導電性接地面を堆積させることと、前記導電性接地面上に誘電体層を堆積させることと、
前記誘電体層上に前記少なくとも１つのグリフを形成することと、を更に含む、請求項１２に記載の方法。
【請求項20】
パターン化導体を読み取るためのシステムであって、電磁放射線信号を前記パターン化導体に向けて送信するように構成された送信機であって、前記パターン化導体が、１つ以上のグリフを含み、各グリフが、
ディスクと、
前記ディスクを取り囲む少なくとも１つのリングを備えるリング構造であって、前記少なくとも１つのリングは、前記ディスクを取り囲む第１のリングと、前記ディスクを取り囲む第２のリングと、を備え、前記第２のリングは、前記第１のリング及び前記ディスクの対向電極として機能するように構成されており、前記ディスクと前記少なくとも１つのリングとの間の間隔、及び前記少なくとも１つのリングの幅のうちの１つ以上が、前記グリフの特性共振周波数を判定するように構成されている、リング構造と、
前記ディスクのうちの少なくとも１つ及び前記リング構造の少なくとも１つのリング内の少なくとも１つのノッチであって、前記少なくとも１つのノッチは、前記グリフ内の共振の大きさが偏光方向に依存するように構成され、各グリフが、前記特性共振周波数及び前記共振の大きさに基づいて前記電磁放射線信号の少なくとも一部分を後方散乱させるように構成されている、少なくとも１つのノッチと、
を含む、送信機と、
後方散乱信号を受信するように構成された受信機と、
前記後方散乱信号をデジタルシグネチャと関連付けるように構成されたプロセッサと、を備える、システム。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、無線自動識別（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ ｉｄｅｎｔｉｆｉｃａｔｉｏｎ、ＲＦＩＤ）に関する。
【背景技術】
【0002】
無線自動識別（ＲＦＩＤ）タグは、あるタイプの識別デバイスである。質問器とも呼ばれる読み取りデバイスによって問い合わせられるとき、ＲＦＩＤタグは、コードされた識別情報（ｉｄｅｎｔｉｆｉｃａｔｉｏｎ、ＩＤ）を質問器に戻すために、無線周波数信号を反射又は再送信する。ＲＦＩＤタグデバイスは、２つの基本タイプのものであってもよい。チップ化されたＲＦＩＤタグは、データを記憶するマイクロチップを含む。チップレスＲＦＩＤタグは、マイクロチップを含まないが、代わりに、データを記憶するために、磁気材料又はトランジスタレスの薄膜回路に依存する。
【発明の概要】
【0003】
本明細書に記載される実施形態は、１つ以上のグリフを含むチップレスパターン化導体を含む。各グリフは、ディスクと、ディスクを取り囲む少なくとも１つのリングを含むリング構造と、を備える。ディスクと少なくとも１つのリングとの間の間隔、及び少なくとも１つのリングの幅のうちの１つ以上は、グリフの特性共振周波数を判定するように構成される。少なくとも１つのノッチが、ディスクのうちの少なくとも１つ及びリング構造の少なくとも１つのリング内に配設される。少なくとも１つのノッチは、グリフ内の共振の大きさが偏光方向に依存するように構成される。
【0004】
チップレスパターン化導体を形成する方法は、少なくとも１つのグリフを形成することを含む。少なくとも１つのグリフは、ディスクを形成し、ディスクを取り囲む少なくとも１つのリングを含むリング構造を形成することによって形成される。ディスクと少なくとも１つのリングとの間の間隔、及び少なくとも１つのリングの幅のうちの１つ以上は、グリフの特性共振周波数を判定するように構成される。少なくとも１つのノッチが、ディスクのうちの少なくとも１つ及びリング構造の少なくとも１つのリング内に形成される。少なくとも１つのノッチは、グリフ内の共振の大きさが偏光方向に依存するように構成される。
【0005】
パターン化導体を読み取るためのシステムは、２１を含む。
【0006】
電磁放射線信号を前記パターン導体に向けて送信するように構成された送信機を備えるパターン化導体を読み取るためのシステムであって、パターン化導体が、１つ以上のグリフを備える、システム。各グリフは、ディスクと、ディスクを取り囲む少なくとも１つのリングを含むリング構造と、を備える。ディスクと少なくとも１つのリングとの間の間隔、及び少なくとも１つのリングの幅のうちの１つ以上は、グリフの特性共振周波数を判定するように構成される。少なくとも１つのノッチが、ディスクのうちの少なくとも１つ及びリング構造の少なくとも１つのリング内に配設される。少なくとも１つのノッチは、グリフ内の共振の大きさが偏光方向に依存するように構成される。各グリフは、特性共振周波数及び共振の大きさに基づいて電磁放射線の少なくとも一部分を後方散乱させるように構成される。受信機は、後方散乱信号を受信するように構成される。プロセッサは、後方散乱信号をデジタルシグネチャと関連付けるように構成される。
【0007】
上記の概要は、各実施形態又は全ての実装態様を説明することを意図したものではない。添付図面と併せて、以下の詳細な説明及び特許請求の範囲を参照することによって、より完全な理解が明らかとなり、理解されるであろう。
【図面の簡単な説明】
【0008】
【図1A】本明細書に記載される実施形態による例示的なグリフを示す。
【図1B】本明細書に記載される実施形態による例示的なグリフを示す。
【図1C】本明細書に記載される実施形態による、ノッチ付きディスク及びノッチ付きディスクを取り囲むリングの両方を有するハイブリッドグリフの実施例を示す。
【図1D】本明細書に記載される実施形態による、ノッチ付きディスク及びノッチ付きディスクを取り囲むリングの両方を有するハイブリッドグリフの実施例を示す。
【図2A】本明細書に記載される実施形態による、１つ以上のリングが少なくとも１つのノッチを有するグリフの実施例を示す。
【図2B】本明細書に記載される実施形態による、１つ以上のリングが少なくとも１つのノッチを有するグリフの実施例を示す。
【図2C】本明細書に記載される実施形態による、１つ以上のリングが少なくとも１つのノッチを有するグリフの実施例を示す。
【図3A】本明細書に記載される実施形態による、チップレスパターン化導体を形成するためのプロセスを示す。
【図3B】本明細書に記載される実施形態による、基材上に配設されたグリフの実施例を示す。
【図3C】本明細書に記載される実施形態による、基材上に配設されたグリフの実施例を示す。
【図3D】本明細書に記載される実施形態による、２つ以上のグリフを有する実施形態を示す。
【図3E】本明細書に記載される実施形態による、２つ以上のグリフを有する実施形態を示す。
【図4A】本明細書に記載される実施形態によるハイブリッドグリフのより詳細な図を示す。
【図4B】本明細書に記載される実施形態によるハイブリッドグリフのより詳細な図を示す。
【図5】本明細書に記載される実施形態によるハイブリッドチップパターン化導体のシミュレーション構成を示す。
【図6】本明細書に記載される実施形態による、リング共振器の共振周波数で観察される深いノッチを示す。
【図8】本明細書に記載される実施形態による、図１Ｃのように水平に配向されたノッチのＸ偏光面によって励起され、ノッチが９０°回転され、図１Ｄのように垂直に配向された、図１Ｂのパターン化導体の後方散乱電界のシミュレーション結果を示す。
【図10】図１Ｃのような入射電界の方向（９０°回転）に垂直なノッチを有するパターン化導体の後方散乱電界のシミュレーション結果、及び、図１Ｄのような入射電界（１８０°回転）と同じ方向に配向されたノッチを有するパターン化導体の後方散乱電界のシミュレーション結果を示す。
【図11A】本明細書に記載される実施形態による、ハイブリッドグリフの約５７ＧＨｚでの表面電流分布を示す。
【図11B】本明細書に記載される実施形態による、ハイブリッドグリフの約６０ＧＨｚでの表面電流分布を示す。
【図11C】本明細書に記載される実施形態による、ハイブリッドグリフの約６４ＧＨｚでの表面電流分布を示す。
【図12】本明細書に記載される実施形態による、グリフの例示的なアレイを示す。
【図13】本明細書に記載される実施形態を実装することができるＲＦＩＤシステムのブロック図を示す。
【0009】
図面は、必ずしも縮尺通りではない。図面に使用される同様の数字は、同様の構成要素を指す。しかしながら、所与の図の構成要素を指すための数字の使用は、同じ数字でラベル付けされた別の図における構成要素を制限することを意図していないことが理解されるであろう。
【発明を実施するための形態】
【0010】
無線自動識別（ＲＦＩＤ）技術は、多くの異なる用途を有する。チップレスＲＦＩＤは、タグ内に符号化されたデータを抽出するために電磁波を印加する無線データ捕捉技術である。チップレスＲＦＩＤタグは、バーコードを交換する可能性を有する。符号化容量の増加、製造の簡素化、及びコスト低下の観点から、チップレスＲＦＩＤの性能を向上させる可能性がある。
【0011】
本明細書に記載される実施形態によれば、チップレスＲＦＩＤの符号化効率は、単一の導電性グリフ内での複数の周波数符号化と偏光感度を組み合わせることによる、ハイブリッド符号化技術を使用することによって改善され得る。本明細書に記載される実施形態によれば、これはミリメートル波（ｍｍ波）方式で行われるが、この技術はこの周波数範囲に限定されず、より高い又はより低い周波数も使用することができる。この設計の１つの動機は、チップレスＲＦＩＤタグの符号化効率を向上させることである。一般に、ＲＦＩＤタグ設計プロセスで符号化能力を増加させるための異なる方法が存在する。いくつかの実施形態は、各グリフが数ビットを保持することができる、複数の単純なグリフの統合を伴う。各単一のグリフの容量を増加させることにより、完全なタグの容量が拡張によって増加する。
【0012】
本明細書に記載される実施形態によれば、データは、特定の周波数で後方散乱信号にいくつかの共振を生成することによって、周波数帯域内で符号化することができる。本明細書に記載される実施形態は、全てのリングが同心形状を形成する共通の中心を有するスロットリング共振器の概念に基づく。これを行うために、様々な直径を有するスロットリング共振器は、各シグネチャが１ビットを表す異なる周波数シグネチャを符号化するように設計される。高調波共振は、設計の対称構成に起因して、偶数及び奇数高調波の電流経路が相殺されるため、後方散乱信号においては観察されない。したがって、データを符号化するために完全な周波数帯域を使用することができる。設計されたタグに偏光ダイバーシティを付加するために、２つの対称な矩形ノッチが、内側円形ディスク及び／又は１つ以上のリング内に形成される。本明細書に記載される実施形態によれば、ハイブリッドタグは接地面を有していなくてもよく、したがって、力線は、基材内に集中されない。
【0013】
パターン化導体は、本明細書に記載される実施形態による１つ以上のグリフを含む。グリフは、誘電体基材上に配設されたパターン化された導電性材料である。いくつかの実施形態によれば、基材の裏側は、連続導体（例えば、「接地面」）を有する。図１Ａは、グリフ１００の一実施例を示す。グリフ１００は、ディスクを取り囲む２つのリング１２０、１２２を有するリング１１０を含む。本明細書に記載される実施形態によれば、少なくとも１つのリング及び少なくとも１つのリングの幅は、グリフの特性共振周波数を判定するように構成される。
【0014】
図１Ｂは、本明細書に記載される実施形態によるグリフ１０５の例を示す。図１Ｂのグリフ１０５は、２つのノッチ１３２、１３４を有するディスク１３０を含む。様々な実装態様によれば、ノッチ１３２、１３４は、グリフ内の共振の大きさが偏光方向に依存するように構成される。
【0015】
様々な実施形態によれば、偏光及び周波数の両方に敏感なパターン化導体を印刷することができる。ハイブリッド（偏光及び周波数）構成は、符号化効率を向上させることができ、ｍｍ波方式での作業は、より小さいグリフサイズの利点をもたらす。本明細書に記載される実施形態によれば、パターン化導体は、トータルの符号化効率を高めるためにクレジットカードサイズ（例えば、８５．６０×５３．９８ｍｍ）タグに載置される１つ以上のグリフを含む。より大きいサイズ及びより小さいサイズのタグの両方もまた、実現可能である。いくつかの場合では、ハイブリッドタグは接地面を必要とせず、製造コストの簡略化及び低減をもたらす。本明細書に記載される実施形態は、リングが中央ノッチ付きディスクの対向電極として機能し、波が２つのストリップ間又はノッチ幅内で誘導されるため、接地面無しで放射することができるパターン化導体を伴ってもよい。
【0016】
本明細書に記載される実施形態によれば、単純なグリフは、スロットリングによって取り囲まれたノッチ付き円形パッチを含む。図１Ｃ及び図１Ｄは、ノッチ付きディスク及びノッチ付きディスクを取り囲むリングの両方を有するグリフの実施例を示す。具体的には、図１Ｃは、周波数ダイバーシティと偏光の両方を有するグリフ１５０を示し、周波数ダイバーシティは、複数の共振周波数を有するものとして定義される。
【0017】
グリフ１５０は、２つのノッチ１６２、１６４を有するディスク１６０を有する。この実施例では、ノッチ１６２、１６４はディスク１６０の両側に配設され、Ｘ偏光に対応するように配向されるが、図１Ｄに示されるように、タグを９０°回転させることによってＹ偏光が可能である。２つのリング１７０、１７２が、ノッチ付きディスク１６０を取り囲む。図１Ｄは、周波数ダイバーシティ及び偏光ダイバーシティの両方を有する別のグリフ１５５を示す。グリフ１５５は、２つのノッチ１８２、１８４を有するディスク１８０を有する。ノッチ１８２、１８４が、ディスク１８０の両側に配設される。２つのリング１９０、１９２が、ノッチ付きディスク１８０を取り囲む。図１Ｃ及び図１Ｄに示される実施例は、２つのノッチ及び２つのリングを有するディスクを示すが、より多い又はより少ないノッチ及びより多い又はより少ないリングが存在し得ることを理解されたい。
【0018】
いくつかの実施形態によれば、ディスクがノッチ付きではなく、並びに／又は、スロットリングのうちの１つ以上が、開口部及び／又はノッチを含む。図２Ａは、２つのノッチ２１２、２１４を有するディスク２１０を含むグリフ２００の例を示す。ディスク２１０は、リング２２０を完全に貫通する２つのノッチ２２２、２２４を有するリング２２０によって取り囲まれている。この実施例では、ディスク２１０内のノッチ２１２、２１４はＹ方向にあり、リング２２０内のノッチ２２２、２２４はＸ方向にある。いくつかの構成では、ディスク２１０内のノッチの数及びリング２２０内のノッチの数は異なっていてもよい。図２Ｂは、Ｙ方向に２つのノッチ２４２、２４４を有するディスク２４０を有するグリフ２３０を示す。ディスク２４０は、リング２５０を完全に貫通しない２つのノッチ２５２、２５４を有するリング２５０によって取り囲まれている。図２Ｃは、ディスク２７０を含むグリフ２６０の一実施例を示す。ディスク２７０は、内側リング２８０及び外側リング２９０によって取り囲まれている。外側リング２９０は、外側リング２９０を完全に貫通する２つのノッチ２９２、２９４を有する。図２Ｃの実施例は外側リングのノッチを示しているが、ノッチは、内側リング２８０内、又は内側リング２８０及び外側リング２９０内に配設され得ることを理解されたい。
【0019】
図３Ａは、本明細書に記載される実施形態による、チップレスパターン化導体を形成するためのプロセスを示す。ディスクが形成される（３０２）。ディスクを取り囲む少なくとも１つのリングが形成される（３０４）。ディスクと少なくとも１つのリングとの間の間隔、及び少なくとも１つのリングの幅のうちの１つ以上は、グリフの特性共振周波数を判定するように構成される。少なくとも１つのノッチが、ディスクの少なくとも１つ及びリング構造の少なくとも１つのリングに形成される（３０６）。少なくとも１つのノッチは、グリフ内の共振の大きさが偏光方向に依存するように構成される。
【0020】
パターン化導体は、Ｃバンド（４～８ＧＨｚ）、Ｘバンド（８～１２ＧＨｚ）、Ｋｕ、Ｋ及びＫａ（１２～４０ＧＨｚ）、Ｑバンド（３３～５０）、Ｖバンド（５０～７５ＧＨｚ）、及び／又はＷバンド（７５～１１０ＧＨｚ）を含む任意の周波数帯域で動作するように構成されてもよい。特定の周波数範囲がここに含まれるが、周波数範囲は、１１０ＧＨｚ超及び／又は４ＧＨｚ未満であってもよいことを理解されたい。
【0021】
本明細書に記載される実施形態によれば、少なくとも１つのグリフが、基材上に形成され、基材を有する少なくとも１つのグリフが、物体、例えば、ボックスに転写される。例えば、基材は、物体に転写され得るステッカーであってもよい。様々な実装態様によれば、グリフは、物体上に直接形成される。例えば、グリフは、パッケージ、紙カップ、パレット、及び／又は衣類の物品上に形成されてもよい。少なくとも１つのグリフは、導電性材料から少なくとも１つのグリフを印刷することによって形成されてもよい。例えば、グリフは、銀及び銅のうちの１つ以上を含む印刷インクから製作されてもよい。いくつかの場合では、印刷インクは、ニッケル、炭素、カーボンナノチューブ、及び銀ナノワイヤのうちの１つ以上を含むことができるであろう。様々な構成によれば、印刷後のアニーリングプロセスが行われる。様々な実施形態によれば、グリフは、誘電体基材上の金属をエッチングすることによって製作される。例えば、グリフは、銅及びアルミニウムのうちの１つ以上をエッチングすることによって製作されてもよい。グリフは、例えば、インジウム－スズ酸化物などの透明導体をエッチングすることによって製作することができる。いくつかの実装態様では、グリフは、例えば、銅、アルミニウム、金、及び／又は銀のうちの１つ以上の導電性リボンを使用して、熱転写プロセスで製作される。いくつかの実施形態によれば、グリフは、蒸着によって製作される。例えば、グリフは、スパッタリング及び／又は熱蒸発プロセスを使用して製作されてもよい。これらのプロセスのいずれにおいても、導体がパターン化される基材は、Ｔａｃｏｎｉｃ ＴＬＸ－８などの高性能誘電体、マイラー、ポリエチレンテトラフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｔｅｔｒａｐｔｈａｌａｔｅ、ＰＥＴ）及び／若しくはポリエチレンナフタレート（ｐｏｌｙｅｔｈｙｌｅｎｅ ｎａｐｈｔｈａｌａｔｅ、ＰＥＮ）などの低コストポリマー、及び／又はポリイミド、ガラス若しくは紙などの別の基材材料、及び／又は導電性フィルムで裏側に予めコーティングされた上記のいずれか、であってもよい。
【0022】
パターン化導体を形成するために使用することができる様々な技術が本明細書に記載されているが、任意の技術を単独で、又は任意の他のプロセスと組み合わせて使用することができることが理解されるべきである。
【0023】
いくつかの構成では、少なくとも１つのグリフが導電箔から形成され、この少なくとも１つのグリフ３１０は、図３Ｂに示されるように、基材３２０に転写される。様々な実装態様によれば、基材３２５は、第１の側面３２７及び対向する第２の側面３２９を有する。基材３２５の第２の側面３２９上に配設された導電層３３０と、グリフ３１５は、図３Ｃに示すように、基材３２５の第１の側面３２７に転写される。様々な構成によれば、導電層は接地面である。
【0024】
図３Ｄは、本明細書に記載される実施形態による、２つ以上のグリフを有する実施形態を示す。図３Ｄは、第１の側面３６４及び対向する第２の側面３６６を有する基材層３６２を示す。第１のグリフ３５２は、基材層３６２の第１の側面３６４上に配設され、第２のグリフ３７２は、基材層３６２の第２の側面３６６上に配設される。図３Ｅは、２つ以上のグリフを有する別の実施例を示す。第１のグリフ３８０は、第１の基材層３８２の第１の側面３９０上に配設される。導電層３８４が、第１の基材層３９２の第２の側面３９２と第２の基材層３８６の第１の側面３９４との間に配設される。第２のグリフ３８８は、第２の基材層３８６の第２の側面３９６上に配設される。
【0025】
図４Ａ及び図４Ｂは、本明細書に記載される実施形態によるハイブリッドグリフのより詳細な図を示す。グリフ４００は、約１．５ｍｍ～約２．５ｍｍの範囲の半径Ｒを有する。様々な実装態様によれば、Ｒは、約１．５ｍｍである。いくつかの場合では、Ｒは、１．５ｍｍ未満又は２．５ｍｍ超である。
【0026】
ディスク４２０は、約０．４ｍｍ～約０．８ｍｍの範囲の半径ＲＤを有する。様々な実装態様によれば、ＲＤは、約０．４５ｍｍである。この実施例では、ディスクは、第１のノッチ４２２及び第２のノッチ４２４を有する。第１のノッチ４２２は、長さＬ１及び幅ＷＮ１を有する。第２のノッチ４２４は、長さＬ２及び幅ＷＮ２を有する。本明細書に記載される実施形態によれば、ＷＮ１はＷＮ２に実質的に等しく、及び／又はＬ１は、Ｌ２に実質的に等しい。いくつかの場合では、Ｌ１はＬ２とは異なる値であり、及び／又はＷＮ１は、ＷＮ２とは異なる値である。本明細書に記載される実施形態によれば、Ｌ１及びＬ２は、約０．４ｍｍ～約０．７９５ｍｍの範囲である。様々な実装態様によれば、Ｌ１及び／又はＬ２は、約０．４０５ｍｍである。本明細書に記載の実施形態によれば、ＷＮ１及びＷＮ２は、約０．１ｍｍ～約０．６ｍｍの範囲である。様々な実装態様によれば、ＷＮ１及び／又はＷＮ２は、約０．０５ｍｍである。
【0027】
第１のリング４３０及び第２のリング４３２は、ディスク４２０を取り囲む。第１のリング４３０は、約０．０５ｍｍ～約０．１ｍｍの範囲の幅ＷＲ１を有する。様々な実装態様によれば、ＷＲ１は、約０．１０５である。第２のリング４３２は、約０．０４ｍｍ～約０．０８ｍｍの範囲の幅ＷＲ２を有する。様々な実装態様によれば、ＷＲ２は、約０．０４９５である。いくつかの場合では、ＷＲ１は、ＷＲ２と実質的に等しい。第１の間隙は、約０．０２５ｍｍ～約０．０５ｍｍの範囲の幅ＷＧ１を有する。第２の間隙は、約０．０１８ｍｍ～約０．０３ｍｍの範囲の幅ＷＧ２を有する。様々な実装態様によれば、ＷＧ１は、約０．０２５ｍｍであり、及び／又はＷＧ２は、約０．０１８ｍｍである。いくつかの場合では、ＷＧ１は、ＷＧ２に実質的に等しい。
【0028】
本明細書に記載される実施形態によれば、グリフの寸法のうちの少なくとも１つは、最適化プロセスに従って選択される。例えば、寸法は、特定の周波数で共振を有するように選択されてもよい。これは、式（１）を使用してディスクのおおよその半径のうちの１つ以上を判定することによって達成することができ、ここで、ノッチの幅及び／又はリングの幅は、最適化プロセスを通じて判定される。
【0029】
【数1】
【0030】
ここで、ｃは、自由空間内の光の速度であり、ｆｒは、設計の共振周波数であり、εｒは、設計に使用された基材の誘電率である。
【0031】
次いで、グリフが、推定された寸法を使用して設計される。シミュレーションが、利用可能な市販の電磁シミュレーションツールを使用して実行され、設計の周波数挙動が監視される。次いで、所望の周波数で共振を得るように寸法が調整される。
【0032】
図５は、本明細書に記載される実施形態によるハイブリッドチップパターン化導体のシミュレーションセットアップ５００を示す。直線偏光平面波５２０は、パターン化導体５１０の励起に使用される。後方散乱電界を監視するために、１つ以上のプローブは、パターン化導体５１０から離れた特定の距離に位置されてもよい。例えば、プローブは、パターン化導体５１０から約１０ｃｍ離れて位置されてもよい。タグは、基材５３０上に配設される。例えば、タグは、約２．５５の損失、約０．００１７の損失の誘電率を有する５ｍｉｌのＴａｃｏｎｉｃ ＴＬＸ－８基材上に配設されてもよい。最適化プロセスは、リングのサイズを最適化するために、及びノッチ付きディスクが所望の周波数で共振を有するために実行されてもよい。
【0033】
平面波が図１Ａに示されるリングに衝突するとき、深いノッチに続くピークを有する周波数選択的な挙動が、２つの深いノッチ６１０、６２０が観察される図６に描かれるように、リング共振器の共振周波数で観察される。第１の共振６１０は、より大きいリング１２２に関連する約５７ＧＨｚで発生する。より小さいリング１２０による第２の共振６２０は、約６４ＧＨｚで起こる。内側円形ディスク１１０は、所望の周波数帯の外側に入るため、これらの２つの共振は、リングのみに起因する。
【0034】
図１Ａに示す構成の約５７ＧＨｚでの表面電流分布を図７Ａに示す。図７Ｂは、図１Ａに示す構成の約６４ＧＨｚでの表面電流分布を示す。図７Ａ及び図７Ｂは、隣接するスロットのカップリングと共振との間の関係を示す。隣接するスロットの電流密度ベクトルが反対向きであり、磁気共鳴を発生させることを観察することができる。スロットの幅は、カップリング強度及び共振周波数に影響する。より小さいスロット幅は、共振周波数を下方にシフトさせる一方で、より大きいスロット幅は、共振を上方にシフトさせることをもたらす。
【0035】
図８は、図１Ｃのように水平に配向されたノッチのＸ偏光面によって励起された図１Ｂのパターン化導体の後方散乱電界のシミュレーション結果８１０及び、図１Ｄのように９０°回転され垂直に配向されたノッチの対応するシミュレーション結果８２０を示す。図１Ｂに示す構成の約６０ＧＨｚでの表面電流分布を図９に示す。
【0036】
図１０は、図１Ｃのように入射電界の方向に対して垂直（９０°回転）であるノッチを有するグリフを有するパターン化導体の後方散乱電界のシミュレーション結果１０１０及び、図１Ｄのように入射電界と同じ方向（１８０°回転）に配向されたノッチを有するグリフを有するパターン化導体に関する、後方散乱電界のシミュレーション結果１０２０を示す。ノッチが入射電界に対して垂直に配向されている場合１０１０では、監視された周波数帯域において、３つの共振１０１２、１０１４、１０１６が観察される。５７ＧＨｚでの共振１０１２及び６４ＧＨｚでの共振１０１６は、リングによるものであり、６０ＧＨｚで観測される共振１０１４は、ノッチ付きディスクの効果である。ノッチが入射電界と同じ方向に配向される場合１０２０では、リングによる共振１０２２、１０２６のみが観察される。
【0037】
バイナリデータは、共振の存在又は不在によって符号化することができる。例えば、ノッチの除去及び／又はリングの除去は、ノッチの出現が論理「１」として示される場合、論理「０」として示され得る。これは、パターン化導体に論理をどのようにコードすることができるかの一例である。ここでは、パターン化導体の各グリフは、３つの共振の各々について３ビットを表すことができることが示されている。周波数ダイバーシティと偏光ダイバーシティとの両方を使用して各グリフにコードされ得る組み合わせの数は、８に等しい。クレジットカードサイズのチップでは、グリフの最小数は、各々の間の十分な分離を考慮して、４０グリフである。したがって、タグは、１２０ビットのデータを記憶する能力を有する。
【0038】
図１１Ａ～図１１Ｃは、ノッチが入射電界に対して垂直に配向されている、図１Ｃに示されるハイブリッド構成の共振周波数での表面電流分布を示す。具体的には、図１１Ａは、約５７ＧＨｚでの表面電流分布を示し、図１１Ｂは、約６０ＧＨｚでの表面電流分布を示し、図１１Ｃは、約６４ＧＨｚでの表面電流分布を示す。
【0039】
本明細書に記載される実施形態によれば、チップレスＲＦＩＤタグは、パターン化導体のアレイを含む。図１２は、パターン化導体のアレイの一実施例を示す。パターン化導体のアレイは、様々なリングサイズ、リング間隔、及び／又はノッチ配向の１つ以上のグリフを有してもよい。
【0040】
図１３は、１つ以上のパターン化導体を読み取るように構成されているチップレスＲＦＩＤシステム１３００を示す。送信機は、電磁放射線信号を前記パターン化導体に向けて送信するように構成されている。システムは、後方散乱信号を受信するように構成された受信機を含む。受信機に結合されたプロセッサは、記憶デバイス１３４０に記憶された情報を使用して、後方散乱信号をデジタルシグネチャと関連付けるように構成されている。ＲＦＩＤシステム１３００は、ネットワークを介して他のデバイスと通信するための１つ以上のネットワークインターフェース１３５０を含むことができる。システムは、システム１３００とのユーザ対話を可能にする他の入力／出力デバイス１３６０（例えば、ディスプレイ、キーボード、マウス、スピーカ、ボタンなど）を含むことができる。図１３は、例示目的のための、ＲＦＩＤシステムの可能な構成要素の高レベルの表現である。図１３に示すＲＦＩＤシステムは、他の構成要素を含んでもよいことが理解されるべきである。
【0041】
別途記載のない限り、本明細書及び特許請求の範囲で使用される形状サイズ、量、及び物理的特性を表す全ての数は、全ての場合において、用語「約」によって改変されるものとして理解されるべきである。したがって、反対に指示されない限り、前述の明細書及び添付の特許請求の範囲に記載される数値パラメータは、本明細書に開示される教示を利用して当業者が得ようとする所望の特性に依存して変化し得る近似値である。端点による数値範囲の使用は、その範囲内の全ての数（例えば、１～５は、１、１．５、２、２．７５、３、３．８０、４及び５を含む）、及びその範囲内の任意の範囲を含む。
【0042】
上記の様々な実施形態は、特定の結果を提供するために相互作用する回路及び／又はソフトウェアモジュールを使用して実装され得る。コンピューティング技術分野の当業者は、当該技術分野で一般的に知られている知識を使用して、モジュールレベルで又は全体としてのいずれかで、このような記載された機能を容易に実装することができる。例えば、本明細書に示されるフローチャートは、プロセッサによる実行のためのコンピュータ可読命令／コードを生成するために使用されてもよい。このような命令は、コンピュータ可読媒体に記憶され、当該技術分野において既知のように実行するためにプロセッサに転送されてもよい。
【0043】
例示的な実施形態の前述の説明は、例示及び説明の目的のために提示されている。本発明の概念に網羅的であること、又は本発明の概念を開示される正確な形態に限定することは意図されていない。上記の教示に照らして、多くの修正及び変形が可能である。開示される実施形態のいずれか又は全ての特徴は、個別に、又は任意の組み合わせで適用することができ、限定することを意図するものではなく、純粋に例示的なものである。発明の範囲は、詳細な説明によってではなく、本明細書に添付の特許請求の範囲によって限定されるものであることが意図されている。
【図1A】
【図1B】
【図1C】
【図1D】
【図2A】
【図2B】
【図2C】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図4A】
【図4B】
【図5】
【図6】
【図7A】
【図7B】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図11C】
【図12】
【図13】