特許 7421233 アバランシェ光検出器（変形形態）およびこれを製造するための方法（変形形態）

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-16

(45)【発行日】2024-01-24

(54)【発明の名称】アバランシェ光検出器（変形形態）およびこれを製造するための方法（変形形態）

(51)【国際特許分類】

   H01L 31/107 20060101AFI20240117BHJP

【ＦＩ】

H01L31/10 B

【請求項の数】 13

(21)【出願番号】P 2021555093

(86)(22)【出願日】2020-03-04

(65)【公表番号】

(43)【公表日】2022-05-06

(86)【国際出願番号】 RU2020050038

(87)【国際公開番号】W WO2020185125

(87)【国際公開日】2020-09-17

【審査請求日】2022-08-22

(31)【優先権主張番号】2019106925

(32)【優先日】2019-03-12

(33)【優先権主張国・地域又は機関】RU

(73)【特許権者】

【識別番号】521412386

【氏名又は名称】デファン リミテッド ライアビリティ カンパニー

(74)【代理人】

【識別番号】100094569

【弁理士】

【氏名又は名称】田中 伸一郎

(74)【代理人】

【識別番号】100103610

【弁理士】

【氏名又は名称】▲吉▼田 和彦

(74)【代理人】

【識別番号】100109070

【弁理士】

【氏名又は名称】須田 洋之

(74)【代理人】

【識別番号】100067013

【弁理士】

【氏名又は名称】大塚 文昭

(74)【代理人】

【識別番号】100086771

【弁理士】

【氏名又は名称】西島 孝喜

(74)【代理人】

【識別番号】100109335

【弁理士】

【氏名又は名称】上杉 浩

(74)【代理人】

【識別番号】100120525

【弁理士】

【氏名又は名称】近藤 直樹

(74)【代理人】

【識別番号】100139712

【弁理士】

【氏名又は名称】那須 威夫

(72)【発明者】

【氏名】コロボフ ニコライ アファナセヴィッチ

(72)【発明者】

【氏名】シタルスキー コンスタンティン ユレヴィッチ

(72)【発明者】

【氏名】シュビン ヴィタリィ エマヌイロヴィッチ

(72)【発明者】

【氏名】シュシャコフ ドミトリィ アレクセーヴィッチ

(72)【発明者】

【氏名】ボグダノフ セルゲイ ヴィタレヴィッチ

【審査官】佐竹 政彦

(56)【参考文献】

【文献】特表２００８－５４４４９６（ＪＰ，Ａ）

【文献】特開昭６２－０３３４８２（ＪＰ，Ａ）

【文献】特開２００８－３１１６５１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ３１／１０７

(57)【特許請求の範囲】

【請求項1】

アバランシェ光検出器を製造するための方法であって、以下のステップ：
‐ 半導体ウエハの表面全体に増倍層を形成するステップと、
‐ 前記増倍層の表面上に閉塞した溝をエッチング形成するステップであって、その深さは前記増倍層の厚さ以上であるが、前記ウエハと増倍層を組み合わせた合計厚さ未満であり、前記溝によって境界付けられている領域の内側に光検出部が形成される、エッチング形成するステップと、
‐ 前記閉塞した溝を前記増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填するステップであって、前記閉塞した溝は、光の有無に依らず隣接する領域から前記光検出部内に入る寄生電荷キャリアの流入を抑制する、前記ステップと、
‐ 前記閉塞した溝によって境界付けられている、前記増倍層の上面の特定のエリア上に、少なくとも１つのアバランシェ増幅部のコンタクト層を形成すると共に、前記コンタクト層の外側に光変換部領域を形成するステップと、
‐ 前記コンタクト層上に第１の透明電極を形成するステップと、
‐ 前記半導体ウエハの底面上に第２の電極を形成するステップと、を含む、方法。

【請求項2】

アバランシェ光検出器を製造するための方法であって、以下のステップ：
‐ 半導体ウエハの表面全体に増倍層を形成するステップと、
‐ 前記増倍層の表面上に閉塞した溝をエッチング形成するステップであって、その深さは前記増倍層の厚さ以上であるが、前記ウエハと増倍層を組み合わせた合計厚さ未満であり、前記溝によって境界付けられている領域の内側に光検出部が形成される、エッチング形成するステップと、
‐ 前記閉塞した溝を前記増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填するステップと、
‐ 前記閉塞した溝によって境界付けられている、前記増倍層の上面の特定のエリア上に、少なくとも１つのアバランシェ増幅部のコンタクト層を形成すると共に、前記コンタクト層の外側に光変換部領域を形成するステップと、
‐ 前記光変換部領域内の前記増倍層の一部をエッチング除去するステップであって、前記エッチングされる量は前記増倍層の厚さ未満である、エッチング除去するステップと、
‐ 前記増倍層の前記エッチング除去されている表面上に誘電体層を設置するステップであって、前記誘電体層の厚さは前記光変換部領域内の前記増倍層の前記エッチング除去された量と等しい、設置するステップと、
‐ 前記コンタクト層および誘電体層の両方の表面上に、透明な材料で作製されている第１の電極を設置するステップと、
‐ 前記半導体ウエハの底面上に第２の電極を形成するステップと、を含む、方法。

【請求項3】

前記半導体ウエハは低抵抗材料で作製されている、請求項１または２に記載の方法。

【請求項4】

前記ウエハおよび前記増倍層はいずれも同じ半導体材料で作製されている、請求項１～３のいずれか１項に記載の方法。

【請求項5】

前記増倍層は前記ウエハ表面上にエピタキシ法を使用して形成される、請求項１～４のいずれか１項に記載の方法。

【請求項6】

前記コンタクト層は、反対の導電性を有する層を形成するドーパントで前記増倍層をドープすることによって作製される、請求項１～５のいずれか１項に記載の方法。

【請求項7】

前記閉塞した溝は１．５μｍ～２．０μｍの幅を有する、請求項１～６のいずれか１項に記載の方法。

【請求項8】

アバランシェ光検出器を製造するための方法であって、以下のステップ：
‐ 半導体ウエハの表面全体に増倍層を形成するステップと、
‐ 前記増倍層の表面上に閉塞した溝をエッチング形成するステップであって、その深さは前記増倍層の厚さ以上であるが、前記ウエハと増倍層を組み合わせた合計厚さ未満であり、前記溝によって境界付けられている領域の内側に光検出部が形成される、エッチング形成するステップと、
‐ 前記閉塞した溝を前記増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填するステップと、
‐ 前記閉塞した溝によって境界付けられている、前記増倍層の上面の特定のエリア上に、少なくとも１つのアバランシェ増幅部のコンタクト層を形成すると共に、前記コンタクト層の外側に光変換部領域を形成するステップと、
‐ 前記光変換部領域内の前記増倍層の一部をエッチング除去するステップであって、前記エッチングされる量は前記増倍層の厚さ未満である、エッチング除去するステップと、
‐ 前記増倍層の前記エッチング除去されている表面上に誘電体層を設置するステップであって、前記誘電体層の厚さは前記光変換部領域内の前記増倍層の前記エッチング除去された量と等しい、設置するステップと、
前記アバランシェ増幅部の前記コンタクト層上に高抵抗層を設置するステップと、
‐ 前記高抵抗層および誘電体層の両方の表面上に、透明な材料で作製されている第１の電極を設置するステップと、
‐ 前記半導体ウエハの底面上に第２の電極を形成するステップと、を含む、方法。

【請求項9】

アバランシェ光検出器であって、
‐ 半導体ウエハと、
‐ 前記半導体ウエハの表面全体を覆う増倍層と、
‐ 前記増倍層の特定のエリア上に設置されているコンタクト層と、を備え、前記増倍層内には少なくとも１つのアバランシェ増幅部領域および光変換部領域が形成されており、前記光検出器は更に、
‐ 深さが前記増倍層の厚さ以上であるが、前記ウエハと増倍層を組み合わせた合計厚さ未満であり、前記増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填されている、閉塞した溝であって、前記溝によって境界付けられている領域の内側にアバランシェ増幅部および光変換部が位置しており、光の有無に依らず隣接する領域から前記光検出部内に入る寄生電荷キャリアの流入を抑制する、閉塞した溝と、
‐ 前記コンタクト層上に形成されている第１の透明電極と、
‐ 前記半導体ウエハの底面上に形成されている第２の電極と、を備える、アバランシェ光検出器。

【請求項10】

前記閉塞した溝は１．５μｍ～２．０μｍの幅を有する、請求項９に記載のアバランシェ光検出器。

【請求項11】

アバランシェ光検出器であって、
‐ 半導体ウエハと、
‐ 前記半導体ウエハの表面全体を覆う増倍層と、
‐ 深さが前記増倍層の厚さ以上であるが、前記ウエハと増倍層を組み合わせた合計厚さ未満であり、前記増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填されている、閉塞した溝であって、前記溝によって境界付けられている領域の内側にアバランシェ増幅部および光変換部が位置している、閉塞した溝と、
‐ 前記増倍層の特定のエリア上に設置されているコンタクト層と、を備え、前記増倍層内には少なくとも１つのアバランシェ増幅部領域および前記コンタクト層の外側の光変換部領域が形成されており、前記光検出器は更に、
‐ 前記コンタクト層の外側のエッチング除去されている前記増倍層の前記光変換部領域全体を埋めている誘電体層であって、前記エッチングされている量は前記光変換部領域の厚さ未満である、誘電体層と、
‐ 前記アバランシェ増幅部のコンタクト層の上にある高抵抗層と、
‐ 透明な材料で作製され前記高抵抗層および誘電体層の両方の表面上に設置されている、第１の電極と、
‐ 前記半導体ウエハの底面上に形成されている第２の電極と、を備える、アバランシェ光検出器。

【請求項12】

前記閉塞した溝は１．５μｍ～２．０μｍの幅を有する、請求項１１に記載のアバランシェ光検出器。

【請求項13】

前記光変換部領域全体を埋めている前記誘電体層は０．５μｍ～２．５μｍの厚さを有する、請求項１１または１２に記載のアバランシェ光検出器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、弱い光信号を検出可能なアバランシェ光検出器（avalanche photodetector，ＡＰＤ）に関する。そのようなＡＰＤは、ＬｉＤＡＲ、通信システム、マシンビジョン、ロボット工学、医学、生物学、環境モニタリング、等において広く使用されている。

【背景技術】

【0002】

従来のアバランシェ光検出器（ＡＰＤ）は、半導体ウエハ上に連続的に設置されるいくつかの半導体材料層を備える。

【0003】

半導体層のグループは光変換部を形成し、そこで信号光子が吸収されて、自由電荷キャリア、すなわち電子または電子正孔が生成される。これら光が生成した電荷キャリアは次いで半導体層の別のグループ、すなわちアバランシェ増幅部（avalanche amplifier）内に入り、その内部で、電界の強度が電荷キャリアのアバランシェ増倍（avalanche multiplication）にとって十分な高さであるエリアが形成される。

【0004】

閾値感度はＡＰＤの主要なパラメータであり、光変換部およびアバランシェ増幅部の両方の特性に依存する。

【0005】

閾値感度はアバランシェ増幅部の暗電流によって大きく制限されるが、このことは主として、光キャリアのアバランシェ増倍に必要な非常に強い場によって引き起こされる。

【0006】

アバランシェ増幅部の暗電流を減らし、これによりＡＰＤの閾値感度を上げるために、アバランシェ増幅部が占める面積を、光変換部が占める面積よりも小さくすることができる。

【0007】

これの例を、例えば米国特許第９，０３５，４１０号およびロシア特許第２，６４１，６２０号によるアバランシェ光検出器に見ることができるが、これらには、２つの層‐コンタクト層および増倍層（multiplication layer）‐を備えるアバランシェ増幅部、ならびに光変換部の両方が、同じウエハ上で互いの近くに位置しており、光変換部の面積が増幅部の面積よりも大きい構造が開示されている。

【0008】

ロシア特許第２，６４１，６２０号によるＡＰＤでは、増倍層は、信号光変換部と同じ導電性タイプを有する半導体材料で作製され、ウエハに面し、自律的な光変換部と直接接合しており、このことにより、光変換部からアバランシェ増幅部へ外部電気回路を介して移動中の光キャリアが引き起こす過剰な暗騒音を低減することが可能になる（米国特許第９，０３５，４１０号を参照）。

【0009】

従来技術の欠点
主要な欠点は、増倍層を光変換部から独立させることによって、光変換部層内で生成される光キャリアの増倍層への到達が妨げられ、この結果、増倍された光信号の損失が生じることである。この結果、光検出器の基本パラメータである閾値感度が低下する。

【発明の概要】

【発明が解決しようとする課題】

【0010】

本開示の目的は、光変換部からアバランシェ増幅部への光キャリアの移動の効率の悪さによって制限されない、高い閾値感度を有するアバランシェ光検出器（ＡＰＤ）を作り出すことである。更に、提案されるＡＰＤの実施形態のうちの１つでは、近隣の領域からの暗電流がより小さくなる。最後に、特許請求されるＡＰＤ設計では、同じＡＰＤにおいてそのような増幅部が複数使用される場合に、隣接するアバランシェ増幅部からの干渉ノイズがより小さくなる。

【0011】

これらの問題を全て解決することによって、その基本パラメータであるＡＰＤの閾値感度を改善することが可能になるであろう。

【課題を解決するための手段】

【0012】

特許請求される発明は、アバランシェ光検出器（ＡＰＤ）およびこれを製造するための方法を含み、これらによって、導電性のウエハの全体にわたって増倍層を設置することで、光変換部からアバランシェ増幅部への光キャリアの移動をより効率的にすることが可能になる。少なくとも１つのアバランシェ増幅部のコンタクト層が、増倍層の特定のエリア内に形成される。このことにより、コンタクト層の外側の増倍層は光変換部として機能する。この結果、光変換部において生じた光キャリアは、妨げられることなくアバランシェ増幅部の増倍領域内に入ることになる。アバランシェ光検出器の第１の電極および第２の電極はそれぞれ、コンタクト層およびウエハ上に置かれる。

【0013】

隣接するウエハ領域からのＡＰＤの暗電流を低減するために、増倍層表面上に閉塞した溝がエッチング形成され、その深さは増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満であり、上記溝によって境界付けられている領域の内側に光検出部が形成される。溝には、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンが充填されている。

【0014】

隣接するアバランシェ増幅部からの干渉ノイズ（隣接するアバランシェ増幅部内の高温の電荷キャリアからの光子の寄生光電子が増倍領域内に入るときに生じるノイズ）を抑制するために、アバランシェ増幅部の上記領域は、光キャリア生成領域よりも高い位置に配置される。

【0015】

これを達成するために、光変換部領域内の増倍層の一部がエッチング除去（etch away）され、エッチングされる量は層の厚さ未満である。次いで、増倍層のエッチング除去された表面上に誘電体層が設置されるが、誘電体層の厚さは光変換部領域内の増倍層のエッチング除去された量と等しく、透明な材料で作製されている第１の電極は、アバランシェ増幅部のコンタクト層および誘電体層の両方の表面上に設置される。

【0016】

効率を高めるために、半導体ウエハは低抵抗材料で作製されるべきである。

【0017】

ウエハおよび増倍層がいずれも同じ半導体材料で作製されているのが望ましい。

【0018】

ウエハ表面上の増倍層はエピタキシ法を使用して作製することができ、コンタクト層は、反対の導電性を有する層を形成するドーパントで増倍層をドープすることによって作製することができる。

【0019】

閉塞した溝は１．５μｍ～２．０μｍの幅を有するのが望ましい。

【0020】

アバランシェ増幅部のコンタクト層と第１の電極との間に、高抵抗層を設置することも可能である。

【0021】

本発明の目的、特徴、および利点を、詳細な説明および付属の図面において更に指摘する。

【図面の簡単な説明】

【0022】

【図1】半導体ウエハ１０１と、半導体ウエハの表面全体を覆う増倍層１０２と、増倍層の特定のエリアを覆うコンタクト層１０５と、を備え、少なくとも１つのアバランシェ増幅部１０３およびアバランシェ増幅部の外側にある光変換部１０４が形成されており、更に、コンタクト層１０５上に形成されている第１の電極１０６と、半導体ウエハ１０１上に形成されている第２の電極１０７と、を備える、第１の実施形態に係る特許請求されるＡＰＤの概略横方向断面図である。

【図1A】シリコンウエハ１０１上に増倍層１０２を設置するプロセスを示す図である。

【図1B】コンタクト層１０５を作り出すことによってアバランシェ増幅部１０３領域を形成するプロセスを示す図である。

【図1C】コンタクト層１０５上に第１の電極１０６を形成するプロセスを示す図である。

【図1D】半導体ウエハ１０１上に第２の電極１０７を形成するプロセスを示す図である。

【図2】半導体ウエハ２０１と、半導体ウエハの表面全体を覆う増倍層２０２と、増倍層２０２の特定のエリアを覆うコンタクト層２０５と、を備え、少なくとも１つのアバランシェ増幅部２０３領域およびアバランシェ増幅部の外側にある光変換部２０４領域が形成されており、更に、幅が１．５μｍ～２．０μｍ、深さが増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満であり、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填され、アバランシェ増幅部および光変換部を取り囲んでいる、閉塞した溝２０８と、コンタクト層上に形成されている第１の電極２０６と、半導体ウエハ上に形成されている第２の電極２０７と、を備える、第２の実施形態に係る特許請求されるＡＰＤの概略横方向断面図である。閉塞した溝２０８は図面に示されているような矩形の外形を有することができるが、その外形は、シリコンに溝をエッチング形成するために使用されるディープエッチング法に大きく依存する。

【図2A】シリコンウエハ２０１上に増倍層２０２を設置するプロセスを示す図である。

【図2B】増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填される閉塞した溝２０８を形成するプロセスであって、光検出部を上記溝によって境界付けられている領域の内側に形成できるようになっているプロセスを示す図である。

【図2C】コンタクト層２０５を作り出すことによってアバランシェ増幅部２０３領域を形成するプロセスを示す図である。

【図2D】コンタクト層２０５上に第１の電極２０６を形成するプロセスを示す図である。

【図2E】半導体ウエハ２０１上に第２の電極２０７を形成するプロセスを示す図である。

【図3】半導体ウエハ３０１と、半導体ウエハの表面全体を覆う増倍層３０２と、増倍層３０２の特定のエリアを覆うコンタクト層３０５と、を備え、少なくとも１つのアバランシェ増幅部３０３領域およびアバランシェ増幅部の外側にある光変換部３０４領域が形成されており、更に、幅が１．５μｍ～２．０μｍ、深さが増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満であり、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填され、アバランシェ増幅部および光変換部を取り囲んでいる、閉塞した溝３０８と、増倍層の厚さ未満の量だけエッチング除去されている光変換部３０４領域を部分的に埋める誘電体層３０９と、アバランシェ増幅部領域内のコンタクト層３０５上に形成されている高抵抗層３１０と、高抵抗層３１０および誘電体層３０９の表面上に形成されている透明電極３１１と、半導体ウエハ上に形成されている第２の電極３０７と、を備える、第３の実施形態に係る特許請求されるＡＰＤの概略横方向断面図である。光変換部３０４領域を、例えば約１．５～２．５μｍだけエッチング除去することができる。

【図3A】シリコンウエハ３０１上に増倍層３０２を設置するプロセスを示す図である。

【図3B】増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填される閉塞した溝３０８を形成するプロセスであって、光検出部を上記溝によって境界付けられている領域の内側に形成できるようになっているプロセスを示す図である。

【図3C】増倍層３０２を導電性タイプが反対のドーパントでドープすることによりコンタクト層３０５を作り出すことによって、１つまたは複数のアバランシェ増幅部３０３領域を形成し、この結果アバランシェ増幅部３０３の外側に光変換部３０４領域を形成するプロセスを示す図である。

【図3D】アバランシェ増幅部３０３の外側の光変換部３０４の一部のエリアを、増倍層３０２の厚さ未満である量だけエッチング除去するプロセスを示す図である。

【図3E】光変換部３０４のエッチング除去されたエリアを誘電体層３０９で埋めるプロセスを示す図である。

【図3F】アバランシェ増幅部３０３領域内のコンタクト層３０５上に、高抵抗層３１０を形成するプロセスを示す図である。

【図3G】高抵抗層３１０および誘電体層３０９の表面上に透明電極３１１を形成するプロセスを示す図である。

【図3H】半導体ウエハ３０１上に第２の電極３０７を形成するプロセスを示す図である。

【図4A】それぞれ、単一のアバランシェ増幅部または４つのアバランシェ増幅部を備える、第２の実施形態に係るＡＰＤの概略上面図である。

【図4B】それぞれ、単一のアバランシェ増幅部または４つのアバランシェ増幅部を備える、第２の実施形態に係るＡＰＤの概略上面図である。

【発明を実施するための形態】

【0023】

本開示および添付の図面にわたって使用される参照マーキングは、数字１００（入射光）を除いて、３つの数字から成り、最初の数字は図番であり、最後の２つの数字は設計の特定の要素を標示している。

【0024】

例えば、図３において、マーキング３０６は要素番号０６（以下のリストを参照）を指している。

【0025】

設計の特定の要素を指すために、以下のマーキングが使用される：
０１‐ ウエハ、
０２‐ 増倍層、
０３‐ アバランシェ増幅部、
０４‐ 光変換部、
０５‐ コンタクト層、
０６‐ 第１の電極、
０７‐ 第２の電極、
０８‐ 閉塞した溝、
０９‐ 誘電体層、
１０‐ 高抵抗材料層、
１１‐ 透明電極。

【0026】

図１は、半導体ウエハ１０１と、半導体ウエハの表面全体を覆う増倍層１０２と、増倍層の特定のエリアを覆うコンタクト層１０５と、を備え、少なくとも１つのアバランシェ増幅部１０３領域およびアバランシェ増幅部の外側にある光変換部１０４が形成されており、更に、コンタクト層上に形成されている第１の電極１０６と、半導体ウエハ１０１上に形成されている第２の電極１０７と、を備える、第１の実施形態に係る特許請求されるＡＰＤの概略横方向断面図を示す。

【0027】

図１に示すようなＡＰＤを製造するための方法は、図１Ａ、図１Ｂ、図１Ｃ、図１Ｄによって更に示されており、以下の一連のステップを含む。

【0028】

シリコンウエハ１０１上に、ウエハと同じ導電性タイプの増倍層１０２を設置するステップ（図１Ａを参照）。

【0029】

増倍層１０２に導電性タイプが反対のドーパントをドープすることによって、増倍層の上に１つまたは複数のアバランシェ増幅部１０３領域を形成するステップ（図１Ｂを参照）。

【0030】

コンタクト層上に第１の電極１０６を形成するステップ（図１Ｃを参照）。

【0031】

半導体ウエハ１０１上に第２の電極１０７を形成するステップ（図１Ｄを参照）。

【0032】

図１に係る例示的なＡＰＤを、１０¹⁸ｃｍ^-3よりも高いドーパント濃度を有するｐ＋型のシリコンウエハ１０１上に、１０¹⁵～１０¹⁷ｃｍ^-3のドーパント濃度を有するｐ型シリコンで作製されている、５～７μｍの幅を有する増倍層１０２を、エピタキシによって形成することを含む方法を使用して、製造することができる。アバランシェ増幅部１０３は、ｎ型ドーパントを１０¹⁸ｃｍ^-3を超える濃度で０．５～１．０μｍの深さまで拡散させることによって形成されるコンタクト層１０５を、増倍層１０２上に設置することによって作製される。第１の電極１０６はコンタクト層１０５の上に形成され、第２の電極１０７はウエハ１０１の底面上に形成される。両電極は、約０．５～１．０μｍの厚さを有するアルミニウム箔で作製されている。

【0033】

図１に示すようなＡＰＤは以下のように機能する。

【0034】

電極１０７と対照的に、電極１０６には、アバランシェ増幅部１０３の増倍層１０２において衝突電離をトリガして自由電荷キャリアを増倍させるのに十分な正電圧が印加される。

【0035】

光変換部１０４領域の表面上に差す信号光１００は吸収され、自由電荷キャリア、すなわち電子および電子正孔が生成される。光変換部１０４領域において光が誘起した自由電子は、アバランシェ増幅部１０３から浸出する場によって捕捉され、次いでアバランシェ増倍領域１０２に向かってドリフトしてそこで増倍され、ＡＰＤの出力信号を生成し、このとき正孔はウエハ１０１内へと進む。光変換部１０４の非空乏化エリア内で光が誘起した光電子は、光変換部内の自由電子の濃度勾配が引き起こす拡散によって、光変換部の空乏エリア内に集められる。アバランシェ増幅部における光キャリアのドリフト拡散収集のプロセスは非常に効率的であるが、その理由は、増幅部の増倍領域および光変換部領域がいずれも、ウエハを覆う同じ増倍層の一部だからである。

【0036】

ＡＰＤの性能を改善するために、光変換部の幅は主として、拡散によって収集される光キャリアの割合が小さくなるように、１０μｍ未満である。

【0037】

図２は、半導体ウエハ２０１と、半導体ウエハの表面全体を覆う増倍層２０２と、増倍層２０２の特定のエリアを覆うコンタクト層２０５と、を備え、少なくとも１つのアバランシェ増幅部２０３領域およびアバランシェ増幅部の外側にある光変換部２０４領域が形成されており、更に、幅が１．５μｍ～２．０μｍ、深さが増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満であり、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填され、アバランシェ増幅部および光変換部を取り囲んでいる、閉塞した溝２０８と、コンタクト層上に形成されている第１の電極２０６と、半導体ウエハ上に形成されている第２の電極２０７と、を備える、第２の実施形態に係る特許請求されるＡＰＤの概略横方向断面図を示す。閉塞した溝２０８は図面に示されているような矩形の外形を有することができるが、その外形は、シリコンに溝をエッチング形成するために使用されるディープエッチング法に大きく依存する。

【0038】

図２に示すようなＡＰＤを製造するための方法は、図２Ａ、図２Ｂ、図２Ｃ、図２Ｄ、図２Ｅによって更に示されており、以下の一連のステップを含む。

【0039】

シリコンウエハ２０１上に、ウエハと同じ導電性タイプの増倍層２０２を設置するステップ（図２Ａを参照）。

【0040】

増倍層２０２表面上に、増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満である深さを有する閉塞した溝２０８をエッチング形成し、それを、上記溝によって境界付けられている領域の内側に光検出部を形成できるように、増倍層２０２と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填するステップ（図２Ｂを参照）。

【0041】

閉塞した溝２０８によって境界付けられた領域内で、増倍層２０２の上に、増倍層２０２を導電性タイプが反対のドーパントでドープすることによりコンタクト層２０５を作り出すことによって、１つまたは複数のアバランシェ増幅部２０３領域を形成し、この結果アバランシェ増幅部２０３の外側に光変換部２０４領域を形成するステップ（図２Ｃを参照）。

【0042】

コンタクト層上に第１の電極２０６を形成するステップ（図２Ｄを参照）。

【0043】

半導体ウエハ２０１上に第２の電極２０７を形成するステップ（図２Ｅを参照）。

【0044】

図２に係る例示的なＡＰＤを、１０¹⁸ｃｍ^-3よりも高いドーパント濃度を有するｐ＋型のシリコンウエハ２０１上に、１０¹⁵～１０¹⁷ｃｍ^-3のドーパント濃度を有するｐ型シリコンで作製されている、５～７μｍの幅を有する増倍層２０２を、エピタキシによって形成することを含む方法を使用して、製造することができる。次いで、増倍層２０２表面上に、幅が１．５μｍ～２．０μｍ、深さが増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満である、閉塞した溝２０８がエッチング形成され、上記溝によって境界付けられている領域の内側に光検出部を形成できるように、増倍層２０２と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填される。アバランシェ増幅部２０３は、ｎ型ドーパントを１０¹⁸ｃｍ^-3を超える濃度で０．５～１．０μｍの深さまで拡散させることによって形成されるコンタクト層２０５を、増倍層２０２上に設置することによって作製される。第１の電極２０６はコンタクト層２０５の上に形成され、第２の電極２０７はウエハ２０１の底面上に形成される。両電極は、０．５～１．０μｍの厚さを有するアルミニウム箔で作製されている。

【0045】

図２に示すような、すなわち増倍層の縁部に沿って延びる閉塞した溝を有するＡＰＤは、これにより、隣接する領域からアバランシェ増幅部内に入る寄生電荷キャリアの流入‐光の有無に依らず（both dark and light）‐を抑制できることを特徴とする。そのような寄生電流を効果的に抑制するために、増倍層の厚さを超える深さの溝は、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填されることになる。ＡＰＤ内の暗電流がより小さいことは閾値感度の更なる改善をもたらす。

【0046】

それ以外の点では、このＡＰＤ実施形態は図１が示すものと同じように機能する。

【0047】

図３は、半導体ウエハ３０１と、半導体ウエハの表面全体を覆う増倍層３０２と、増倍層３０２の特定のエリアを覆うコンタクト層３０５と、を備え、少なくとも１つのアバランシェ増幅部３０３領域およびアバランシェ増幅部の外側にある光変換部３０４領域が形成されており、更に、幅が１．５μｍ～２．０μｍ、深さが増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満であり、増倍層と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填され、アバランシェ増幅部および光変換部を取り囲んでいる、閉塞した溝３０８と、増倍層の厚さ未満の量だけエッチング除去されている光変換部３０４領域を部分的に埋める誘電体層３０９と、アバランシェ増幅部領域内のコンタクト層３０５上に形成されている高抵抗層３１０と、高抵抗層３１０および誘電体層３０９の表面上に形成されている透明電極３１１と、半導体ウエハ上に形成されている第２の電極３０７と、を備える、第３の実施形態に係る特許請求されるＡＰＤの概略横方向断面図を示す。上記の実施形態の場合と同様に、溝３０８は図面に示されているような矩形の外形を有することができるが、その外形は、シリコンに溝をエッチング形成するために使用されるディープエッチング法に大きく依存する。

【0048】

図３に示すようなＡＰＤを製造するための方法は、図３Ａ、図３Ｂ、図３Ｃ、図３Ｄ、図３Ｅ、図３Ｆ、図３Ｇ、図３Ｈによって更に示されており、以下の一連のステップを含む。

【0049】

シリコンウエハ３０１上に、ウエハと同じ導電性タイプの増倍層３０２を設置するステップ（図３Ａを参照）。

【0050】

増倍層３０２表面上に、増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満である深さを有する閉塞した溝３０８をエッチング形成し、それを、上記溝によって境界付けられている領域の内側に光検出部を形成できるように、増倍層３０２と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填するステップ（図３Ｂを参照）。

【0051】

増倍層３０２頂面上に、増倍層３０２を導電性タイプが反対のドーパントでドープすることによりコンタクト層３０５を作り出すことによって、１つまたは複数のアバランシェ増幅部３０３領域を形成し、この結果アバランシェ増幅部３０３の外側に光変換部３０４領域を形成するステップ（図３Ｃを参照）。

【0052】

アバランシェ増幅部３０３領域の外側にある光変換部３０４領域を、０．５μｍ～２．５μｍの深さであるが、ただし増倍層３０２の厚さ未満までエッチングするステップ（図３Ｄを参照）。

【0053】

光変換部３０４領域のエッチング除去されたエリア上に、エッチング除去されている光変換部３０４の全エリアを埋めるように誘電体層を堆積させるステップ（図３Ｅを参照）。

【0054】

アバランシェ増幅部３０３領域のコンタクト層３０５内に、高抵抗層３１０を形成するステップ（図３Ｆを参照）。

【0055】

高抵抗層３１０および誘電体層３０９の上に、透明電極３１１を形成するステップ（図３Ｇを参照）。

【0056】

半導体ウエハ３０１の上に第２の電極３０７を形成するステップ（図３Ｈを参照）。

【0057】

図３に係る例示的なＡＰＤを、１０¹⁸ｃｍ^-3よりも高いドーパント濃度を有するｐ＋型のシリコンウエハ３０１上に、１０¹⁵～１０¹⁷ｃｍ^-3のドーパント濃度を有するｐ型シリコンで作製されている、５～７μｍの幅を有する増倍層３０２を、エピタキシによって形成することを含む方法を使用して、製造することができる。次いで、増倍層３０２表面上に、幅が１．５μｍ～２．０μｍ、深さが増倍層の厚さ以上であるが、ウエハと増倍層を組み合わせた合計厚さ未満である、閉塞した溝３０８がエッチング形成され、上記溝によって境界付けられている領域の内側に光検出部を形成できるように、増倍層３０２と同じ導電性タイプの高濃度ドープされた多結晶シリコンで充填される。アバランシェ増幅部３０３は、ｎ型ドーパントを１０¹⁸ｃｍ^-3を超える濃度で０．５～１．０μｍの深さまで拡散させることによって形成されるコンタクト層３０５を、増倍層３０２上に設置することによって作製される。アバランシェ増幅部３０３の外側の光変換部層３０４は、増倍層３０２の厚さ未満である深さまでエッチング除去され、光変換部層のエッチング除去されたエリアは、誘電体層３０９で、その外縁がコンタクト層３０５の外縁と揃うように埋められる。光変換部３０４領域を、例えば約１．５～２．５μｍだけエッチング除去することができる。高抵抗層３１０は、コンタクト層３０５の表面上に、厚さ約１００ｎｍの高抵抗多結晶シリコンフィルムの形態で形成され、次いで、厚さ１００～２００ｎｍのＩＴＯまたはＡＺＯフィルムである透明電極３１１が、高抵抗層および誘電体層の外面全体上に堆積される。最後に、０．５～１．０μｍの厚さを有するアルミニウム箔である第２の電極３０７が、ウエハ３０１の底面上に堆積される。

【0058】

図３に示すようなＡＰＤでは、電極３０７と対照的に、透明電極３１１に印加される正電圧は、アバランシェ増幅部の増倍領域３０２内に、上記領域内で衝突電離をトリガするのに十分な強さの電界を生成して、自由電荷キャリアを増倍させる。一方で、光変換部３０４領域内に現れる光電子は、電界の重ね合わせによって駆動されて増倍領域３０２に向かってドリフトするが、これら電界のうちの一方はアバランシェ増幅部から浸出し、他方は誘電体層３０９上に設置されている透明電極３１１のもとで形成され、この結果、アバランシェ増幅部内への信号光キャリアの効率的な移動が可能になり、これに応じて、機器の高い閾値感度が達成される。

【0059】

同時に、増倍領域３０２および光キャリア生成領域３０４を異なるレベルに配置することによって、寄生的な光学的相互作用（optical communication）を低減できる、すなわち、増幅部におけるアバランシェ増倍中に高温の電荷キャリアによって生み出される光子が、隣接する増幅部においてアバランシェ増倍をトリガする可能性が低くなる。この効果が引き起こす、複数のアバランシェ増幅部を有するＡＰＤの閾値感度を低下させる過剰なノイズが、アバランシェ増幅部同士の間に位置している誘電体層３０９の境界から寄生光子を反射させることによって、更に低減される。

【0060】

アバランシェ増幅部のコンタクト層３０５の上に位置している高抵抗層３１０は、アバランシェが形成されるとき負のフィードバックを提供し、このことにより、特にいわゆる「ガイガー」モードでの動作時に、より高い増倍係数を達成することが可能になる。

【0061】

特に、図３に示すようなＡＰＤに、その閾値感度を改善するべく適用される設計および技術ステップは全て、独自の動作パラメータ‐とりわけ、特に車両用ＬｉＤＡＲに典型的な背景照射が過剰な状況において、従来のＡＰＤの場合よりも何倍も高い閾値感度‐のセットを有する、多チャンネル増幅を行う機器をもたらす。特許請求される解決法の利点の詳細な説明が、以下の発明者ら：D.A. Shushakov, S.V. Bogdanov, N.A. Kolobov, E.V. Levin, Y.I. Pozdnyakov, T.V. Shpakovskiy, V.E. Shubin, K.Y. Sitarsky, R.A Torgovnikovが共同執筆した論文「The new-type silicon photomultiplier for ToF LIDAR and other pulse detecting applications」, Proc. SPIE 10817, Optoelectronic Imaging and Multimedia Technology V, 108170J (8 November 2018); doi: 10.1117/12.2505120 (https://www.researchgate.net/publication/328836757_The_new-type_silicon_photomultiplier_for_ToF_LIDAR_and_other_pulse_detecting_applications)に示されている。

【図1】

【図1A】

【図1B】

【図1C】

【図1D】

【図2】

【図2A】

【図2B】

【図2C】

【図2D】

【図2E】

【図3】

【図3A】

【図3B】

【図3C】

【図3D】

【図3E】

【図3F】

【図3G】

【図3H】

【図4A】

【図4B】