(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2024-01-16
(45)【発行日】2024-01-24
(54)【発明の名称】セラミック電子部品
(51)【国際特許分類】
H01G 4/30 20060101AFI20240117BHJP
H01G 4/228 20060101ALI20240117BHJP
H01C 1/14 20060101ALI20240117BHJP
【ＦＩ】
H01G4/30 201F
H01G4/30 513
H01G4/30 511
H01G4/228 A
H01C1/14 Z
【請求項の数】
9
(21)【出願番号】P 2019232828
(22)【出願日】2019-12-24
(65)【公開番号】P2021101449
(43)【公開日】2021-07-08
【審査請求日】2022-12-01
(73)【特許権者】
【識別番号】000204284
【氏名又は名称】太陽誘電株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】千明 巧
(72)【発明者】
【氏名】西川 潤
【審査官】多田 幸司
(56)【参考文献】
【文献】特開２０１９－０２４０７７（ＪＰ，Ａ）
【文献】特開２０１９－０９１８００（ＪＰ，Ａ）
【文献】特開２０１０－１４１３００（ＪＰ，Ａ）
【文献】特開２０１４－０１１２１０（ＪＰ，Ａ）
【文献】特開２０１８－０８１９９６（ＪＰ，Ａ）
【文献】特開２００８－３００５６３（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｇ ４／３０
Ｈ０１Ｇ ４／２２８
Ｈ０１Ｃ １／１４
(57)【特許請求の範囲】
【請求項1】
積層された複数の誘電体層と複数の内部電極層とを備え、積層方向に互いに対向して平面視で略矩形状を有する第１主面および第２主面を備える積層チップと、前記略矩形状の４つの角部において前記第１主面から前記第２主面にかけて形成され、互いに離間し、それぞれ前記複数の内部電極層の一部に接続され、前記平面視で略矩形状を有する４つの外部電極と、を備え、
前記第１主面および前記第２主面の少なくともいずれか一方の面において、前記４つの外部電極の各々は、隣りの２つの外部電極に対し、前記一方の面の前記略矩形状の辺に沿って延びる延在部を備えることを特徴とするセラミック電子部品。
【請求項2】
前記延在部は、前記積層チップの側面まで設けられていることを特徴とする請求項１記載のセラミック電子部品。
【請求項3】
積層方向における前記セラミック電子部品の高さは、１５０μｍ以下であることを特徴とする請求項１または２に記載のセラミック電子部品。
【請求項4】
前記延在部が前記一方の面の前記略矩形状の辺に沿って延びる長さは、５μｍ以上であることを特徴とする請求項１～３のいずれか一項に記載のセラミック電子部品。
【請求項5】
平面視で、前記延在部が前記一方の面の前記略矩形状の辺に対して垂直方向に延びる長さは、５μｍ以上であることを特徴とする請求項１～４のいずれか一項に記載のセラミック電子部品。
【請求項6】
前記延在部を備える前記外部電極と、隣りの外部電極との距離は、５０μｍ以上であることを特徴とする請求項１～５のいずれか一項に記載のセラミック電子部品。
【請求項7】
前記第１主面における隣り合う２側辺を第１側辺および第２側辺とした場合に、前記第１側辺の長さと前記第２側辺の長さとの比率は、０．８０以上、１．２０以下であることを特徴とする請求項１～６のいずれか一項に記載のセラミック電子部品。
【請求項8】
前記４つの外部電極は、前記略矩形状の４辺に略平行な４辺を有していることを特徴とする請求項１～７のいずれか一項に記載のセラミック電子部品。
【請求項9】
前記延在部が前記隣りの２つの外部電極に対し延びる距離は、５５μｍ以上であることを特徴とする請求項１～８のいずれか一項に記載のセラミック電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、セラミック電子部品に関する。
【背景技術】
【0002】
近年、携帯電話などの電子機器の小型化や薄型化に伴い、電子機器に搭載される基板の小型化および薄型化が進んでいる。それに合わせて、基板に実装される積層セラミックコンデンサなどのセラミック電子部品も小型化および低背化が進んでいる（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１９－２４０７７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
しかしながら、このような低背化されたセラミック電子部品では、クラックの発生に伴って抗折強度が低下するおそれがある。
【0005】
本発明は、上記課題に鑑みなされたものであり、クラックを抑制することができるセラミック電子部品を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明に係るセラミック電子部品は、積層された複数の誘電体層と複数の内部電極層とを備え、積層方向に互いに対向して平面視で略矩形状を有する第１主面および第２主面を備える積層チップと、前記略矩形状の各角部において前記第１主面から前記第２主面にかけて形成され、互いに離間し、それぞれ前記複数の内部電極層の一部に接続され、前記平面視で略矩形状を有する複数の外部電極と、を備え、前記第１主面および前記第２主面の少なくともいずれか一方の面において、前記複数の外部電極の少なくともいずれかは、隣りの２つの外部電極のうち少なくとも一方に対し、前記一方の面の前記略矩形状の辺に沿って延びる延在部を備えることを特徴とする。
【0007】
上記セラミック電子部品において、前記延在部は、前記積層チップの側面まで設けられていてもよい。
【0008】
上記セラミック電子部品において、積層方向における前記セラミック電子部品の高さは、１５０μｍ以下としてもよい。
【0009】
上記セラミック電子部品において、前記延在部が前記一方の面の前記略矩形状の辺に沿って延びる長さは、５μｍ以上としてもよい。
【0010】
上記セラミック電子部品において、平面視で、前記延在部が前記一方の面の前記略矩形状の辺に対して垂直方向に延びる長さは、５μｍ以上としてもよい。
【0011】
上記セラミック電子部品において、前記延在部を備える前記外部電極と、隣りの外部電極との距離は、５０μｍ以上としてもよい。
【0012】
上記セラミック電子部品において、前記第１主面における隣り合う２側辺を第１側辺および第２側辺とした場合に、前記第１側辺の長さと前記第２側辺の長さとの比率は、０．８０以上、１．２０以下としてもよい。
【発明の効果】
【0013】
本発明によれば、クラックを抑制することができるセラミック電子部品を提供することができる。
【図面の簡単な説明】
【0014】
【図1】積層セラミックコンデンサの斜視図である。
【図4】内部電極層の積層構造を例示する図である。
【図6】クラックについて例示する図である。
【図7】（ａ）～（ｃ）は外部電極の詳細を例示する図である。
【図8】（ａ）～（ｃ）は外部電極の他の例である。
【図9】外部電極の他の例である。
【図10】積層セラミックコンデンサの製造方法のフローを例示する図である。
【図11】クラック発生率および抗折強度比を示すグラフである。
【発明を実施するための形態】
【0015】
以下、図面を参照しつつ、実施形態について説明する。
【0016】
（実施形態）
まず、実施形態に係る積層セラミックコンデンサ１００の基本構造について説明する。図１は、積層セラミックコンデンサ１００の斜視図である。図２は、図１のＡ－Ａ線断面図である。図３は、図１のＢ－Ｂ線断面図である。図１～図３で例示するように、積層セラミックコンデンサ１００は、略平板形状を有する積層チップ１０と、４つの外部電極２０ａ～２０ｄとを備える。
まず、実施形態に係る積層セラミックコンデンサ１００の基本構造について説明する。図１は、積層セラミックコンデンサ１００の斜視図である。図２は、図１のＡ－Ａ線断面図である。図３は、図１のＢ－Ｂ線断面図である。図１～図３で例示するように、積層セラミックコンデンサ１００は、略平板形状を有する積層チップ１０と、４つの外部電極２０ａ～２０ｄとを備える。
【0017】
図２および図３で例示するように、積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、内部電極層１２とが、交互に積層された構成を有する。図３の例では、各内部電極層１２の端縁は、外部電極２０ａと外部電極２０ｄとに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｄとに、交互に導通している。なお、外部電極２０ａに接続される内部電極層１２は、外部電極２０ｃにも接続されている。また、外部電極２０ｄに接続される内部電極層１２は、外部電極２０ｂにも接続されている。したがって、外部電極２０ａは、外部電極２０ｃと同極である。外部電極２０ｂは、外部電極２０ｄと同極である。誘電体層１１と内部電極層１２との積層体において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１とセラミック材料の主成分が同じである。
【0018】
積層チップ１０は、積層方向の上面４０ａおよび下面４０ｂの２つの主面を備える。上面４０ａと下面４０ｂとは、互いに対向する。積層チップ１０は、上面４０ａおよび下面４０ｂ以外の４面として、側面５０ａ～５０ｄを備えている。側面５０ａと側面５０ｃとは、互いに対向する。側面５０ｂと側面５０ｄとは、互いに対向する。
【0019】
なお、誘電体層１１と内部電極層１２との積層方向と直交し、側面５０ａ，５０ｃと平行な方向における積層セラミックコンデンサ１００の長さを、長さＬとする。積層方向と直交し、側面５０ｂ，５０ｄと平行な方向における積層セラミックコンデンサ１００の幅を、幅Ｗとする。積層方向における積層セラミックコンデンサ１００の厚さを、厚さＴとする。積層方向から見た平面視において、積層チップ１０は、略矩形状を有する。長さＬおよび幅Ｗは、当該略矩形状の隣り合う２辺の長さに相当する。
【0020】
例えば、上面４０ａおよび下面４０ｂは、積層方向から見た平面視において、略正方形状を有する。積層セラミックコンデンサ１００の積層方向の厚さＴは、例えば、１５０μｍ以下、１２０μｍ以下、９０μｍ以下である。長さＬは、例えば、１．７ｍｍ、１．２ｍｍ、０．６ｍｍである。幅Ｗは、例えば、１．７ｍｍ、１．２ｍｍ、０．６ｍｍである。なお、長さＬおよび幅Ｗのいずれかと、高さＴとの比は、５４：４６～９５：５程度である。Ｌ／Ｗの比は、例えば、０．８０以上、１．２０以下である。
【0021】
外部電極２０ａは、上面４０ａと下面４０ｂと側面５０ａ，５０ｂとがなす角部において、上面４０ａと下面４０ｂと側面５０ａ，５０ｂとに延在するように設けられている。外部電極２０ｂは、上面４０ａと下面４０ｂと側面５０ｂ，５０ｃとがなす角部において、上面４０ａと下面４０ｂと側面５０ｂ，５０ｃとに延在するように設けられている。外部電極２０ｃは、上面４０ａと下面４０ｂと側面５０ｃ，５０ｄとがなす角部において、上面４０ａと下面４０ｂと側面５０ｃ，５０ｄとに延在するように設けられている。外部電極２０ｄは、上面４０ａと下面４０ｂと側面５０ｄ，５０ａとがなす角部において、上面４０ａと下面４０ｂと側面５０ｄ，５０ａとに延在するように設けられている。外部電極２０ａ～２０ｄは、互いに離間している。本実施形態においては、外部電極２０ａ～２０ｄのそれぞれは、積層方向から見た平面視において、略矩形状（例えば、略正方形状）を有している。
【0022】
図４は、内部電極層１２の積層構造を例示する図である。図４の最左図は、上面４０ａの平面図であり、外部電極２０ａ～２０ｄも合わせて例示されている。図４の最右図は、下面４０ｂの透過図であり、外部電極２０ａ～２０ｄも合わせて例示されている。最左図と最右図との間において、左側から右側にかけて、上面４０ａ側の内部電極層１２から下面４０ｂ側の内部電極層１２まで順に例示されている。
【0023】
図４で例示するように、積層チップ１０において、側面５０ａと側面５０ｂとがなす角部に露出するような引出部１２ａ、および側面５０ｃと側面５０ｄとがなす角部に露出するような引出部１２ｃを有する第１の内部電極層１２と、側面５０ｂと側面５０ｃとがなす角部に露出するような引出部１２ｂ、および側面５０ｄと側面５０ａとがなす角部に露出するような引出部１２ｄを有する第２の内部電極層１２と、が誘電体層１１を挟んで交互に積層されている。なお、第１の内部電極層１２においては、引出部１２ａ，１２ｃ以外は積層チップ１０の側面に露出していない。第２の内部電極層１２においては、引出部１２ｂ，１２ｄ以外は積層チップ１０の側面に露出していない。
【0024】
以上の構造により、外部電極２０ａおよび外部電極２０ｃが、第１の極性の電極として機能する。外部電極２０ｂおよび外部電極２０ｄが、第２の極性の電極として機能する。
【0025】
内部電極層１２は、Ｎｉ（ニッケル），Ｃｕ（銅），Ｓｎ（スズ）等の卑金属を主成分とする。内部電極層１２として、Ｐｔ（白金），Ｐｄ（パラジウム），Ａｇ（銀），Ａｕ（金）などの貴金属やこれらを含む合金を用いてもよい。誘電体層１１は、例えば、一般式ＡＢＯ３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ３－αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ３（チタン酸バリウム），ＣａＺｒＯ３（ジルコン酸カルシウム），ＣａＴｉＯ３（チタン酸カルシウム），ＳｒＴｉＯ３（チタン酸ストロンチウム），ペロブスカイト構造を形成するＢａ１-ｘ－ｙＣａｘＳｒｙＴｉ１－ｚＺｒｚＯ３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。
【0026】
図５は、外部電極２０ａの断面図であり、図１のＢ－Ｂ線の部分断面図である。なお、図５では、断面を表すハッチを省略している。図５で例示するように、外部電極２０ａは、下地層上にめっき層が形成された構造を有し、例えば、下地層２１上に、Ｃｕめっき層２２、Ｎｉめっき層２３およびＳｎめっき層２４が形成された構造を有する。各めっき層は、特に限定されず、Ａｕめっきなどの他のめっき層を設けてもよい。下地層２１は、例えば、Ｃｕ，Ｔｉなどの導電性金属のスパッタ膜である。なお、図５では、外部電極２０ａについて例示しているが、外部電極２０ｂ～２０ｄも同様の構造を有する。
【0027】
低背構造を有する積層セラミックコンデンサでは、クラックが発生し得る。例えば、特定の外部電極と隣接する一方の外部電極との間から、当該特定の外部電極と隣接する他方の外部電極との間にかけてクラックが発生し得る。図６の例では、積層方向から見た積層セラミックコンデンサ１００の平面視において、外部電極２０ａと外部電極２０ｂとの間の辺における外部電極２０ａの近傍位置から、外部電極２０ｂと外部電極２０ｃとの間の辺における外部電極２０ｃの近傍位置にかけてクラックが発生している。クラックが発生すると、積層セラミックコンデンサの抗折強度が低下するおそれがある。そこで、本実施形態に係る積層セラミックコンデンサ１００は、クラックの発生を抑制するための構造を有している。
【0028】
図７（ａ）～図７（ｃ）は、外部電極２０ａ～２０ｄの詳細を例示する図である。図７（ａ）は、積層方向から見た場合の積層セラミックコンデンサ１００の平面図である。図７（ｂ）は、積層セラミックコンデンサ１００の側面図である。図７（ｃ）は、積層セラミックコンデンサ１００の側面図の他の例である。
【0029】
例えば、図７（ａ）で例示するように、外部電極２０ａは、積層方向から見た場合の平面視で略矩形状を有している。当該略矩形状において、長さＬの方向の長さをＥ１とし、幅Ｗの方向の長さをＥ２とする。
【0030】
さらに、外部電極２０ａは、側面５０ａに相当する辺に沿って（接しつつ）、外部電極２０ｄに向かって延びる延在部２０ａ１を備えている。さらに、外部電極２０ａは、側面５０ｂに相当する辺に沿って（接しつつ）、外部電極２０ｂに向かって延びる延在部２０ａ２を備えている。すなわち、外部電極２０ａは、隣接する外部電極２０ｂ，２０ｄに対して、積層チップ１０がなす略矩形状の辺に沿って（接しつつ）延びる延在部を備えている。これらの延在部が辺に沿って（接しつつ）延びる長さを長さＲｘとする。これらの延在部が当該辺に向かって延びる方向（辺に対して垂直方向）の長さを長さＲｙとする。隣接する２つの外部電極の延在部同士が辺において離間する距離を距離Ｇとする。
【0031】
図７（ｂ）で例示するように、側面５０ａにおいて、延在部２０ａ１は、下面４０ｂまで延びている。同様に、側面５０ｂにおいて、延在部２０ａ２は、下面４０ｂまで延びている。すなわち、外部電極２０ａは、積層チップ１０の側面において、隣接する外部電極２０ｂ，２０ｄに対して延びる延在部を備えている。
【0032】
図７（ｃ）で例示するように、延在部２０ａ１は、上面４０ａから下面４０ｂにかけて延びる途中で、途切れているか、幅が狭くなっていてもよい。この場合、延在部２０ａ１は、上面４０ａおよび下面４０ｂの近傍では外部電極２０ｄに対して延在し、上面４０ａと下面４０ｂとの間の一部で、途切れているか幅が狭くなっていることが好ましい。
【0033】
外部電極２０ｂ～２０ｄも外部電極２０ａと同様の構造を有している。すなわち、外部電極２０ｂ～２０ｄは、隣接する２つの外部電極に対して、積層チップ１０がなす略矩形状の辺に沿って（接しつつ）延びる延在部を備えている。また、外部電極２０ｂ～２０ｄの延在部は、積層チップ１０の側面において、上面４０ａから下面４０ｂまで延びていてもよい。この場合の延在部は、側面に対する平面視において、一部で途切れているか、幅が狭くなっていてもよい。
【0034】
積層方向における積層セラミックコンデンサ１００の平面視において、各外部電極の延在部の形状は、特に限定されない。延在部は、図７（ａ）で例示するように、辺に向かって凹んでいてもよく、図８（ａ）で例示するように辺から内方に凸状であってもよい。図８（ａ）の例では、延在部は、扇形状を有している。または、図８（ｂ）で例示するように、延在部は、積層セラミックコンデンサ１００の上面視において、曲率を有さず、略三角形状を有していてもよい。または、図８（ｃ）で例示するように、延在部は、積層セラミックコンデンサ１００の上面視において、略矩形状を有していてもよい。
【0035】
本実施形態によれば、外部電極から、積層チップを平面視した場合の辺に沿って延在部が設けられていることから、延在部が設けられていない場合と比較して強度が向上する。それにより、クラックの発生が抑制される。例えば、図６で例示したクラック発生経路に対して、垂直方向（Ｒｘ方向）に外部電極の延在部が設けられていることから、クラックの発生が抑制される。それにより、積層セラミックコンデンサ１００の抗折強度を向上させることができる。また、延在部が積層チップ１０の側面にまで延在すれば、さらに強度が向上する。
【0036】
長さＲｘおよび長さＲｙが小さすぎると、延在部が十分に長くなく、クラックの発生が十分に抑制されないおそれがある。そこで、長さＲｘおよび長さＲｙに下限を設けることが好ましい。例えば、長さＲｘは、５μｍ以上であることが好ましく、２０μｍ以上であることがより好ましく、７０μｍ以上であることがさらに好ましい。長さＲｙは、５μｍ以上であることが好ましく、２０μｍ以上であることがより好ましく、７０μｍ以上であることがさらに好ましい。
【0037】
一方、長さＲｘが大きすぎると、積層セラミックコンデンサの基板への実装時の半田ブリッジによる外部電極間のショートの発生といった不具合が生じるおそれがある。そこで、距離Ｇに下限を設けることが好ましい。例えば、距離Ｇは、５０μｍ以上であることが好ましく、１００μｍ以上であることがより好ましく、１８０μｍ以上であることがさらに好ましい。
【0038】
各外部電極からの上記延在部が薄すぎると、強度を十分に向上させることができないおそれがある。そこで、延在部の厚さに下限を設けることが好ましい。例えば、延在部の厚さは、２μｍ以上であることが好ましく、５μｍ以上であることがより好ましく、１０μｍ以上であることがさらに好ましい。
【0039】
なお、本実施形態においては、４つの外部電極２０ａ～２０ｄのそれぞれに、延在部を設けたが、それに限られない。４つの外部電極２０ａ～２０ｄの少なくともいずれかに延在部が設けられていればよい。また、各外部電極から、隣の２つの外部電極に向かって延在部が設けられているが、それに限られない。隣の２つの外部電極の少なくともいずれか一方に向かって延在部が設けられていればよい。
【0040】
または、外部電極２０ａ～２０ｄは、必ずしも積層チップ１０の角をなす２つの辺にまで設けられていなくてもよい。例えば、各外部電極は、一方の辺まで延在している一方で、他方の辺までは延在していなくてもよい。図９の例では、外部電極２０ａは、側面５０ａに相当する辺まで延在している一方、側面５０ｂに相当する辺まで延在していない。すなわち、積層チップ１０を積層方向から見た場合の平面視における略矩形状において、辺の垂直二等分線（図９の点線）で区切られる４つの各角部内に、外部電極２０ａ～２０ｄのそれぞれが配置され、外部電極２０ａ～２０ｄのそれぞれは、少なくともいずれか一方の辺にかけて設けられていればよい。このとき、内部電極層１２は外部電極の設けられていない辺まで延在しない。この場合においても、各外部電極が延在部を備えることで、積層セラミックコンデンサ１００の強度が向上する。それにより、クラックの発生を抑制することができる。
【0041】
続いて、積層セラミックコンデンサ１００の製造方法について説明する。図１０は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。
【0042】
（原料粉末作製工程）
まず、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
まず、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
【0043】
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｇ（マグネシウム）、Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホロミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ（ホウ素），Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉ（シリコン）の酸化物もしくはガラスが挙げられる。
【0044】
本実施形態においては、好ましくは、まず誘電体層１１を構成するセラミックの粒子に添加化合物を含む化合物を混合して８２０～１１５０℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層１１の薄層化の観点から、好ましくは５０～３００ｎｍである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
【0045】
（積層工程）
次に、得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に誘電体グリーンシートを塗工して乾燥させる。
次に、得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に誘電体グリーンシートを塗工して乾燥させる。
【0046】
次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層用のパターンを配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層１１の主成分セラミックと同じであることが好ましい。
【0047】
その後、基材から剥離した状態で、内誘電体グリーンシートを交互に積層する。例えば、合計の積層数を１００～５００層とする。
【0048】
その後、積層した誘電体グリーンシートの積層体の上下にカバー層１３となるカバーシートを圧着することで、セラミック積層体を得る。その後、得られたセラミック積層体に対して、２５０～５００℃のＮ２雰囲気中で脱バインダ処理する。
【0049】
（焼成工程）
このようにして得られた成型体を酸素分圧１０－７～１０－１０ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成する。このようにして、積層セラミックコンデンサ１００が得られる。
このようにして得られた成型体を酸素分圧１０－７～１０－１０ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成する。このようにして、積層セラミックコンデンサ１００が得られる。
【0050】
（再酸化処理工程）
その後、Ｎ２ガス雰囲気中で６００℃～１０００℃で再酸化処理を行ってもよい。
その後、Ｎ２ガス雰囲気中で６００℃～１０００℃で再酸化処理を行ってもよい。
【0051】
（外部電極形成工程）
次に、外部電極２０ａ～２０ｄ以外の領域にマスクをし、スパッタ法を用いて、下地層２１を形成する。スパッタ法以外にも、蒸着法、スプレー法など、薄膜形成できる方法であれば用いることができる。その後、めっき処理によって、Ｃｕめっき層２２、Ｎｉめっき層２３およびＳｎめっき層２４を順に形成する。
次に、外部電極２０ａ～２０ｄ以外の領域にマスクをし、スパッタ法を用いて、下地層２１を形成する。スパッタ法以外にも、蒸着法、スプレー法など、薄膜形成できる方法であれば用いることができる。その後、めっき処理によって、Ｃｕめっき層２２、Ｎｉめっき層２３およびＳｎめっき層２４を順に形成する。
【0052】
なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
【実施例】
【0053】
以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。
【0054】
（実施例１～実施例１５）
０６０６形状（Ｌ＝０．６ｍｍ、Ｗ＝０．６ｍｍ）で、積層チップ１０の厚みが７０μｍ、めっき後寸法で厚さＴ＝９０μｍ、Ｅ１＝Ｅ２＝２００μｍの積層セラミックコンデンサ１００を作製した。外部電極の形状は、図７（ａ）の形状とした。実施例１では、Ｒｘ＝５～１０μｍであり、Ｒｙ＝５～１０μｍであった。実施例２では、Ｒｘ＝５～１０μｍであり、Ｒｙ＝２０～２５μｍであった。実施例３では、Ｒｘ＝５～１０μｍであり、Ｒｙ＝７０～７５μｍであった。実施例４では、Ｒｘ＝１５～２０μｍであり、Ｒｙ＝５～１０μｍであった。実施例５では、Ｒｘ＝１５～２０μｍであり、Ｒｙ＝２０～２５μｍであった。実施例６では、Ｒｘ＝１５～２０μｍであり、Ｒｙ＝７０～７５μｍであった。実施例７では、Ｒｘ＝３０～３５μｍであり、Ｒｙ＝５～１０μｍであった。実施例８では、Ｒｘ＝３０～３５μｍであり、Ｒｙ＝２０～２５μｍであった。実施例９では、Ｒｘ＝３０～３５μｍであり、Ｒｙ＝７０～７５μｍであった。実施例１０では、Ｒｘ＝５５～６０μｍであり、Ｒｙ＝５～１０μｍであった。実施例１１では、Ｒｘ＝５５～６０μｍであり、Ｒｙ＝２０～２５μｍであった。実施例１２では、Ｒｘ＝５５～６０μｍであり、Ｒｙ＝７０～７５μｍであった。実施例１３では、Ｒｘ＝７０～７５μｍであり、Ｒｙ＝５～１０μｍであった。実施例１４では、Ｒｘ＝７０～７５μｍであり、Ｒｙ＝２０～２５μｍであった。実施例１５では、Ｒｘ＝７０～７５μｍであり、Ｒｙ＝７０～７５μｍであった。ＲｘおよびＲｙ以外の条件は、実施例１～実施例１５で共通とした。
０６０６形状（Ｌ＝０．６ｍｍ、Ｗ＝０．６ｍｍ）で、積層チップ１０の厚みが７０μｍ、めっき後寸法で厚さＴ＝９０μｍ、Ｅ１＝Ｅ２＝２００μｍの積層セラミックコンデンサ１００を作製した。外部電極の形状は、図７（ａ）の形状とした。実施例１では、Ｒｘ＝５～１０μｍであり、Ｒｙ＝５～１０μｍであった。実施例２では、Ｒｘ＝５～１０μｍであり、Ｒｙ＝２０～２５μｍであった。実施例３では、Ｒｘ＝５～１０μｍであり、Ｒｙ＝７０～７５μｍであった。実施例４では、Ｒｘ＝１５～２０μｍであり、Ｒｙ＝５～１０μｍであった。実施例５では、Ｒｘ＝１５～２０μｍであり、Ｒｙ＝２０～２５μｍであった。実施例６では、Ｒｘ＝１５～２０μｍであり、Ｒｙ＝７０～７５μｍであった。実施例７では、Ｒｘ＝３０～３５μｍであり、Ｒｙ＝５～１０μｍであった。実施例８では、Ｒｘ＝３０～３５μｍであり、Ｒｙ＝２０～２５μｍであった。実施例９では、Ｒｘ＝３０～３５μｍであり、Ｒｙ＝７０～７５μｍであった。実施例１０では、Ｒｘ＝５５～６０μｍであり、Ｒｙ＝５～１０μｍであった。実施例１１では、Ｒｘ＝５５～６０μｍであり、Ｒｙ＝２０～２５μｍであった。実施例１２では、Ｒｘ＝５５～６０μｍであり、Ｒｙ＝７０～７５μｍであった。実施例１３では、Ｒｘ＝７０～７５μｍであり、Ｒｙ＝５～１０μｍであった。実施例１４では、Ｒｘ＝７０～７５μｍであり、Ｒｙ＝２０～２５μｍであった。実施例１５では、Ｒｘ＝７０～７５μｍであり、Ｒｙ＝７０～７５μｍであった。ＲｘおよびＲｙ以外の条件は、実施例１～実施例１５で共通とした。
【0055】
（比較例）
比較例では、Ｒｘ＝Ｒｙ＝０とした。すなわち、比較例では、外部電極に延在部を設けなかった。その他の条件は、実施例１と同様とした。
比較例では、Ｒｘ＝Ｒｙ＝０とした。すなわち、比較例では、外部電極に延在部を設けなかった。その他の条件は、実施例１と同様とした。
【0056】
実施例１～実施例１５および比較例のそれぞれについて、１０００個のサンプルを作製した。各サンプルについて、抗折強度試験をした場合に図６のようなクラックが発生したか否かを確認した。実施例１～実施例１５および比較例のそれぞれについて、クラックが発生したサンプル数の、測定対象サンプル数に対する比率を、クラック発生率とした。
【0057】
また、実施例１～実施例１５および比較例のそれぞれについて、抗折強度を測定した。図１１は、クラック発生率および抗折強度比を示すグラフである。図１１において、横軸はＲｘを示し、左側の縦軸は抗折強度比（比較例の抗折強度を１とした場合の比率）を示し、右側の縦軸はクラック発生率を示す。なお、各Ｒｘの抗折強度比は、異なる３つのＲｙ値の平均値から算出した。
【0058】
図１１に示すように、比較例と比較して、実施例１～１５では、クラック発生率が低下した。これは、外部電極に延在部を設けることによって強度が向上したからであると考えられる。また、ＲｘおよびＲｙが大きくなるにつれて、クラック発生率が低下した。これは、ＲｘおよびＲｙが大きくなるにつれて延在部が大きくなって、強度が向上したからであると考えられる。なお、クラック発生率の低下に伴って、抗折強度比が向上する結果も確認された。
【0059】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【符号の説明】
【0060】
１０ 積層チップ
１１ 誘電体層
１２ 内部電極層
１３ カバー層
２０ａ，２０ｂ 外部電極
２０ａ１，２０ａ２ 延在部
２１ 下地層
２２ Ｃｕめっき層
２３ Ｎｉめっき層
２４ Ｓｎめっき層
４０ａ 上面
４０ｂ 下面
５０ａ～５０ｄ 側面
１００ 積層セラミックコンデンサ
１１ 誘電体層
１２ 内部電極層
１３ カバー層
２０ａ，２０ｂ 外部電極
２０ａ１，２０ａ２ 延在部
２１ 下地層
２２ Ｃｕめっき層
２３ Ｎｉめっき層
２４ Ｓｎめっき層
４０ａ 上面
４０ｂ 下面
５０ａ～５０ｄ 側面
１００ 積層セラミックコンデンサ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】