特許 7422149 不揮発性記憶装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-17

(45)【発行日】2024-01-25

(54)【発明の名称】不揮発性記憶装置

(51)【国際特許分類】

   G11C 29/50 20060101AFI20240118BHJP

   G11C 16/34 20060101ALI20240118BHJP

【ＦＩ】

G11C29/50 100

G11C16/34 120

【請求項の数】 8

(21)【出願番号】P 2021529942

(86)(22)【出願日】2020-06-15

(86)【国際出願番号】 JP2020023325

(87)【国際公開番号】W WO2021002176

(87)【国際公開日】2021-01-07

【審査請求日】2022-12-14

(31)【優先権主張番号】P 2019124022

(32)【優先日】2019-07-02

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】鵜飼 和久

(72)【発明者】

【氏名】濁池 康次

【審査官】後藤 彰

(56)【参考文献】

【文献】特開平１０－２９３９９８（ＪＰ，Ａ）

【文献】特開平０９－１３９０９４（ＪＰ，Ａ）

【文献】特開２００１－２６６５９９（ＪＰ，Ａ）

【文献】特開平０８－２９７９８７（ＪＰ，Ａ）

【文献】特開平０７－０５００９７（ＪＰ，Ａ）

【文献】特開平０５－３２５５８０（ＪＰ，Ａ）

【文献】特開平１１－１３４３１７（ＪＰ，Ａ）

【文献】特開平０４－１０２０８０（ＪＰ，Ａ）

【文献】特開２００２－３４３８６８（ＪＰ，Ａ）

【文献】特開平０２－１０５３９３（ＪＰ，Ａ）

【文献】特開平１０－１１２１９２（ＪＰ，Ａ）

【文献】特表２００９－５３７９３５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ１１Ｃ ２９／５０

Ｇ１１Ｃ １６／３４

(57)【特許請求の範囲】

【請求項1】

データを不揮発的に記憶するメモリ部と、
内部電圧を生成して前記内部電圧を前記メモリ部に供給する電源部と、
前記メモリ部及び前記電源部を制御する制御部と、
前記内部電圧をＡＤ変換するＡＤ変換器と、
前記メモリ部に書き込まれているデータに関する異常を前記ＡＤ変換器の出力に基づき検出する異常検出部と、
第１条件で前記メモリ部から読み出したデータを格納する格納部と、
所定のフラグを出力するフラグ出力部と、
を備え、
前記異常検出部は、前記第１条件よりもデータの論理値を判別し難い第２条件で、判別し難さを段階的に高めながら、前記メモリ部から読み出したデータと前記格納部に格納されているデータとを比較し、比較結果が不一致になる前記第２条件のうちデータの論理値を最も判別し易い条件における前記ＡＤ変換器の出力が所定範囲を超えると、前記異常の一形態であるフラグ出力トリガ用異常を検出し、
前記フラグ出力部は、前記異常検出部によって前記フラグ出力トリガ用異常が検出されると、前記所定のフラグを出力する、不揮発性記憶装置。

【請求項2】

前記メモリ部は、
複数のメモリセルをアレイ状に配列したメモリセルアレイと、
前記メモリセルアレイを駆動するデコーダと、
前記メモリセルアレイからデータを読み出すセンスアンプと、
を備える、請求項１に記載の不揮発性記憶装置。

【請求項3】

前記異常検出部は、設定値に対する前記ＡＤ変換器の出力の誤差が所定範囲を超えると、前記異常の一形態である補正トリガ用異常を検出し、
前記制御部は、前記異常検出部によって前記補正トリガ用異常が検出されると、前記ＡＤ変換器の出力に基づいて前記電源部を制御して前記設定値に対する前記ＡＤ変換器の出力の誤差に応じて前記内部電圧を補正する、請求項１又は請求項２に記載の不揮発性記憶装置。

【請求項4】

前記電源部は、前記内部電圧として、前記メモリ部のデータ消去動作に用いられる電圧、前記メモリ部のデータ書き込み動作に用いられる電圧、及び前記メモリ部のデータ読み出し動作に用いられる電圧を生成し、
前記ＡＤ変換器は、前記メモリ部のデータ消去動作に用いられる電圧及び前記メモリ部のデータ書き込み動作に用いられる電圧を少なくともＡＤ変換する、請求項３に記載の不揮発性記憶装置。

【請求項5】

前記制御部は、前記比較結果が不一致になる前記第２条件のうちデータの論理値を最も判別し易い条件における前記ＡＤ変換器の出力を前記メモリ部に記憶させる、請求項１～４のいずれか一項に記載の不揮発性記憶装置。

【請求項6】

前記格納部が格納可能なデータ量は、前記メモリ部が記憶可能なデータ量より小さい、請求項１～５のいずれか一項に記載の不揮発性記憶装置。

【請求項7】

前記格納部は揮発性メモリである、請求項１～６のいずれか一項に記載の不揮発性記憶装置。

【請求項8】

請求項１～７のいずれか一項に記載の不揮発性記憶装置と、
前記不揮発性記憶装置によって記憶されているデータを利用して動作する半導体集積回路装置と、
を備える、車両。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、不揮発性記憶装置に関する。

【背景技術】

【0002】

不揮発性記憶装置は、例えば、トリミングデータ、機能設定データ、ソフトウェア用コードデータ、トレーサビリティ用データ等を記憶する。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００７－４８３４７号公報（段落００５３）

【発明の概要】

【発明が解決しようとする課題】

【0004】

不揮発性記憶装置が記憶しているはずのデータが消失すると、不揮発性記憶装置によって記憶されているデータを利用して動作する半導体集積回路装置が正常に動作しない。

【0005】

また、不揮発性記憶装置がデータの書き換え可能な記憶装置である場合、データが正しく書き換えられないと、不揮発性記憶装置によって記憶されているデータを利用して動作する半導体集積回路装置がデータ更新後（データ書き換え後）に正常に動作しなくなる。

【0006】

特許文献１では、データの書き換え可能な不揮発性記憶装置においてリフレッシュを実行することによりデータの消失を防止している。特許文献１では、不揮発性記憶装置の製造時にテストによって予め統計的にデータ保持時間が把握され、最も短いデータ保持時間を有するメモリセルの寿命より十分に短いリフレッシュタイミングが設定される。特許文献１で開示されている不揮発性記憶装置は、実際に使用されている状況下での特異な異常に対応することができないため、データの消失防止に関する信頼性が十分に確保できているとはいえない。

【課題を解決するための手段】

【0007】

本明細書中に開示されている不揮発性記憶装置は、データを不揮発的に記憶するメモリ部と、内部電圧を生成して前記内部電圧を前記メモリ部に供給する電源部と、前記メモリ部及び前記電源部を制御する制御部と、前記内部電圧をＡＤ変換するＡＤ変換器と、前記メモリ部に書き込まれているデータに関する異常を前記ＡＤ変換器の出力に基づき検出する異常検出部と、を備える構成（第１の構成）である。

【0008】

また、上記第１の構成の不揮発性記憶装置において、前記メモリ部は、複数のメモリセルをアレイ状に配列したメモリセルアレイと、前記メモリセルアレイを駆動するデコーダと、前記メモリセルアレイからデータを読み出すセンスアンプと、を備える構成（第２の構成）であってもよい。

【0009】

また、上記第１又は第２の構成の不揮発性記憶装置において、前記異常検出部は、設定値に対する前記ＡＤ変換器の出力の誤差が所定範囲を超えると、前記異常の一形態である第１異常を検出し、前記制御部は、前記異常検出部によって前記第１異常が検出されると、前記ＡＤ変換器の出力に基づいて前記電源部を制御して前記設定値に対する前記ＡＤ変換器の出力の誤差に応じて前記内部電圧を補正する構成（第３の構成）であってもよい。

【0010】

また、上記第３の構成の不揮発性記憶装置において、前記電源部は、前記内部電圧として、前記メモリ部のデータ消去動作に用いられる電圧、前記メモリ部のデータ書き込み動作に用いられる電圧、及び前記メモリ部のデータ読み出し動作に用いられる電圧を生成し、前記ＡＤ変換器は、前記メモリ部のデータ消去動作に用いられる電圧及び前記メモリ部のデータ書き込み動作に用いられる電圧を少なくともＡＤ変換する構成（第４の構成）であってもよい。

【0011】

また、上記第１～第４いずれかの構成の不揮発性記憶装置において、第１条件で前記メモリ部から読み出したデータを格納する格納部と、所定のフラグを出力するフラグ出力部と、を備え、前記異常検出部は、前記第１条件よりもデータの論理値を判別し難い第２条件で前記メモリ部から読み出したデータと前記格納部に格納されているデータとを比較し、比較結果が不一致になる前記第２条件のうちデータの論理値を最も判別し易い条件における前記ＡＤ変換器の出力が所定範囲を超えると、前記異常の一形態である第２異常を検出し、前記フラグ出力部は、前記異常検出部によって前記第２異常が検出されると、前記所定のフラグを出力する構成（第５の構成）であってもよい。

【0012】

また、上記第１～第４いずれかの構成の不揮発性記憶装置において、第１条件で前記メモリ部から読み出したデータを格納する格納部を備え、前記異常検出部は、前記第１条件よりもデータの論理値を判別し難い第２条件で前記メモリ部から読み出したデータと前記格納部に格納されているデータとを比較し、比較結果が不一致になる前記第２条件のうちデータの論理値を最も判別し易い条件における前記ＡＤ変換器の出力が所定範囲を超えると、前記異常の一形態である第２異常を検出し、前記制御部は、前記異常検出部によって前記第２異常が検出されると、前記格納部に格納されているデータを前記メモリ部に記憶させる構成（第６の構成）であってもよい。

【0013】

また、上記第５又は第６の構成の不揮発性記憶装置において、前記制御部は、前記比較結果が不一致になる前記第２条件のうちデータの論理値を最も判別し易い条件における前記ＡＤ変換器の出力を前記メモリ部に記憶させる構成（第７の構成）であってもよい。

【0014】

また、上記第５～第７いずれかの構成の不揮発性記憶装置において、前記格納部が格納可能なデータ量は、前記メモリ部が記憶可能なデータ量より小さい構成（第８の構成）であってもよい。

【0015】

また、上記第５～第８いずれかの構成の不揮発性記憶装置において、前記格納部は揮発性メモリである構成（第９の構成）であってもよい。

【0016】

本明細書中に開示されている車両は、上記第１～第９いずれかの構成の不揮発性記憶装置と、前記不揮発性記憶装置によって記憶されているデータを利用して動作する半導体集積回路装置と、を備える構成（第１０の構成）である。

【発明の効果】

【0017】

本明細書中に開示されている不揮発性記憶装置によれば、信頼性を高めることができる。

【図面の簡単な説明】

【0018】

【図1】第１実施形態に係る不揮発性記憶装置を備えるマイクロコンピュータの概略構成を示す図

【図2】メモリ部のデータ消去動作時にメモリセルに印加される電圧の一例を示す図

【図3】メモリ部のデータ書き込み動作時にメモリセルに印加される電圧の一例を示す図

【図4】メモリ部のデータ読み出し動作時にメモリセルに印加される電圧の一例を示す図

【図5】第１実施形態に係る不揮発性記憶装置の異常検出に関する動作例を示すフローチャート

【図6】第２実施形態に係る不揮発性記憶装置を備えるマイクロコンピュータの概略構成を示す図

【図7】第２実施形態に係る不揮発性記憶装置の異常検出に関する動作例を示すフローチャート

【図8】第３実施形態に係る不揮発性記憶装置を備えるマイクロコンピュータの概略構成を示す図

【図9】第３実施形態に係る不揮発性記憶装置の異常検出に関する動作例を示すフローチャート

【図10】車両の外観図

【発明を実施するための形態】

【0019】

＜第１実施形態＞
図１は、第１実施形態に係る不揮発性記憶装置を備えるマイクロコンピュータの概略構成を示す図である。マイクロコンピュータ１Ａは、不揮発性記憶装置２Ａと、ＣＰＵ３と、ＲＡＭ４と、入出力インターフェース５と、を備える。

【0020】

不揮発性記憶装置２Ａは、メモリ部１０と、電源部２０と、制御部３０と、ＡＤ変換器４０と、を備える。

【0021】

メモリ部１０は、データを不揮発的に記憶する。メモリ部１０は、複数のメモリセルをアレイ状に配列したメモリセルアレイ１１と、メモリセルアレイ１１を駆動するＸデコーダ（ローデコーダ）１２及びＹデコーダ（カラムデコーダ）１３と、メモリセルアレイ１１からデータを読み出すセンスアンプ１４と、を備える。なお、本実施形態では、メモリ部１１としてフラッシュメモリを用いるが、例えば、ＥＥＰＲＯＭ、ＦｅＲＡＭなどを用いることも可能である。

【0022】

電源部２０は、内部電圧を生成してメモリ部１０及びＡＤ変換器４０に供給する。

【0023】

制御部３０は、メモリ部１０及び電源部２０を制御する。本実施形態では、制御部３０は、ＣＰＵ３からの指令に応じてメモリ部１０及び電源部２０を制御する。

【0024】

メモリ部１０のデータ消去動作時にメモリセルに印加される電圧は例えば図２に示すようになる。したがって、メモリ部１０のデータ消去動作時において、電源部２０は、制御部３０の制御により、内部電圧として１５Ｖの電圧及び－５Ｖの電圧を生成する。なお、いきなり１５Ｖの電圧を用いるのではなく、１５Ｖの電圧より低い電圧を用いてデータの消去を試みた後ベリファイ（検証）してデータの消去ができなかったメモリセルに対してのみ電圧のレベルを上げて再度データの消去を試みた後ベリファイ（検証）するという処理をデータの消去ができなかったメモリセルがなくなるまで繰り返すようにしてもよい。

【0025】

メモリ部１０のデータ書き込み動作時にメモリセルに印加される電圧は例えば図３に示すようになる。したがって、メモリ部１０のデータ書き込み動作時において、電源部２０は、制御部３０の制御により、内部電圧として１１Ｖの電圧及び４．５Ｖの電圧を生成する。なお、いきなり１１Ｖの電圧を用いるのではなく、１１Ｖの電圧より低い電圧を用いてデータの書き込みを試みた後ベリファイ（検証）してデータの書き込みができなかったメモリセルに対してのみ電圧のレベルを上げて再度データの書き込みを試みた後ベリファイ（検証）するという処理をデータの書き込みができなかったメモリセルがなくなるまで繰り返すようにしてもよい。

【0026】

メモリ部１０のデータ読み出し動作時にメモリセルに印加される電圧は例えば図４に示すようになる。したがって、メモリ部１０のデータ読み出し動作時において、電源部２０は、制御部３０の制御により、内部電圧として１．５Ｖの電圧、０．７Ｖの電圧、及び－４Ｖの電圧を生成する。

【0027】

ＡＤ変換器４０は、電源部２０によって生成された内部電圧をＡＤ変換する。本実施形態では、ＡＤ変換器４０は、メモリ部１０のデータ消去動作に用いられる電圧（例えば図２に示す１５Ｖの電圧）及びメモリ部１０のデータ書き込み動作に用いられる電圧（例えば図３に示す１１Ｖの電圧）をＡＤ変換する。本実施形態では、ＡＤ変換器４０の出力がＣＰＵ３に供給される。これにより、ＣＰＵ３が、メモリ部１０に書き込まれているデータに関する異常をＡＤ変換器４０の出力に基づいて把握することが可能となる。なお、本実施形態とは異なり、ＡＤ変換器４０の出力は、不揮発性記憶装置２Ａの外部に供給されなくてもよい。

【0028】

制御部３０内に設けられる異常検出部３１は、メモリ部１０に書き込まれているデータに関する異常をＡＤ変換器４０の出力に基づき検出する。異常検出部３１がメモリ部１０に書き込まれているデータに関する異常を検出するので、当該検出結果を用いて適切な処置（本実施形態では内部電圧の補正）を施すことができる。これにより、不揮発性記憶装置２Ａの信頼性を高めることができる。なお、本実施形態とは異なり、異常検出部３１は、制御部３０の外部に設けられてもよい。

【0029】

ＡＤ変換器４０がメモリ部１０のデータ消去動作に用いられる電圧をＡＤ変換するとき、異常検出部３１は、データ消去動作時の設定値（例えば図２に示す１５Ｖに対応するデジタル値）に対するＡＤ変換器４０の出力の誤差が所定範囲を超えると（例えばＡＤ変換器４０の出力に対応する内部電圧が１４．５Ｖ以下になると）、データの消去不足が生じ得る状態（異常）を検出する。制御部３０は、異常検出部３１によってデータの消去不足が生じ得る状態（異常）が検出されると、ＡＤ変換器４０の出力に基づいて電源部２０を制御して上記設定値に対するＡＤ変換器４０の出力の誤差に応じてメモリ部１０のデータ消去動作に用いられる電圧を補正する。

【0030】

ＡＤ変換器４０がメモリ部１０のデータ書き込み動作に用いられる電圧をＡＤ変換するとき、異常検出部３１は、データ書き込み動作時の設定値（例えば図３に示す１１Ｖに対応するデジタル値）に対するＡＤ変換器４０の出力の誤差が所定範囲を超えると（例えばＡＤ変換器４０の出力に対応する内部電圧が１０．５Ｖ以下になると）、データの書き込み不足が生じ得る状態（異常）を検出する。制御部３０は、異常検出部３１によってデータの書き込み不足が生じ得る状態（異常）が検出されると、ＡＤ変換器４０の出力に基づいて電源部２０を制御して上記設定値に対するＡＤ変換器４０の出力の誤差に応じてメモリ部１０のデータ書き込み動作に用いられる電圧を補正する。

【0031】

制御部３０における電圧の補正手法は特に限定されない。例えば、制御部３０が上述した通りデータ消去動作に用いられる電圧及びデータ書き込み動作に用いられる電圧を段階的に高くする機能を有している場合、制御部３０が各電圧の最大値に対応させているステップを他のステップに置き換えることで電圧の補正を実現することができる。

【0032】

図５は、不揮発性記憶装置２Ａの異常検出に関する動作例を示すフローチャートである。図５に示すフローチャートは、例えば周期的に開始されてもよく、例えばマイクロコンピュータ１Ａが車両に搭載される場合にはイグニッション電源がオフ状態であるときに開始されてもよい。

【0033】

まず始めに、電源部２０が、メモリ部１０のデータ消去動作に用いられる電圧を生成する（ステップＳ１０）。次に、ＡＤ変換器４０が、メモリ部１０のデータ消去動作に用いられる電圧をＡＤ変換する（ステップＳ２０）。

【0034】

次に、異常検出部３１が、ＡＤ変換器４０の出力に基づき異常の検出を試みる（ステップＳ３０）。

【0035】

異常検出部３１によって異常が検出された場合（ステップＳ３０のＹＥＳ）、制御部３０が、設定値に対するＡＤ変換器４０の出力の誤差に応じてメモリ部１０のデータ消去動作に用いられる電圧の補正量を決定する（ステップＳ４０）。ステップＳ４０の処理が完了すると、ステップＳ５０に移行する。

【0036】

一方、異常検出部３１によって異常が検出されなかった場合（ステップＳ３０のＮＯ）、ステップＳ４０の処理を実行することなくステップＳ５０に移行する。

【0037】

ステップＳ５０において、電源部２０が、メモリ部１０のデータ書き込み動作に用いられる電圧を生成する。次に、ＡＤ変換器４０が、メモリ部１０のデータ書き込み動作に用いられる電圧をＡＤ変換する（ステップＳ６０）。

【0038】

次に、異常検出部３１が、ＡＤ変換器４０の出力に基づき異常の検出を試みる（ステップＳ７０）。

【0039】

異常検出部３１によって異常が検出された場合（ステップＳ７０のＹＥＳ）、制御部３０は、設定値に対するＡＤ変換器４０の出力の誤差に応じてメモリ部１０のデータ書き込み動作に用いられる電圧の補正量を決定する（ステップＳ８０）。ステップＳ８０の処理が完了すると、フロー動作が終了する。

【0040】

一方、異常検出部３１によって異常が検出されなかった場合（ステップＳ７０のＮＯ）、ステップＳ８０の処理を実行することなくフロー動作が終了する。

【0041】

＜第２実施形態＞
図６は、第２実施形態に係る不揮発性記憶装置を備えるマイクロコンピュータの概略構成を示す図である。なお、図６において図１と同一の部分には同一の符号を付す。マイクロコンピュータ１Ｂは、不揮発性記憶装置２Ｂと、ＣＰＵ３と、ＲＡＭ４と、入出力インターフェース５と、を備える。本実施形態においては、第１実施形態と共通する部分の説明を適宜省略し、第１実施形態と異なる部分を主として説明する。

【0042】

不揮発性記憶装置２Ｂは、メモリ部１０と、電源部２０と、制御部３０と、ＡＤ変換器４０と、ＳＲＡＭ５０と、を備える。

【0043】

本実施形態では、ＡＤ変換器４０は、メモリ部１０のデータ読み出し動作時にメモリセルのゲートに印加される電圧をＡＤ変換する。

【0044】

ＳＲＡＭ５０は、第１条件でメモリ部１０から読み出したデータを格納する。なお、ＳＲＡＭ１０の代わりに、ＳＲＡＭ以外のメモリを用いてもよい。第１条件は、通常のデータ読み出し条件であり、例えば図４に示すような電圧印加条件である。

【0045】

不揮発性記憶装置２Ｂの小型化及び低コスト化を図る観点から、ＳＲＡＭ５０が格納可能なデータ量は、メモリ部１０が記憶可能なデータ量より小さいことが望ましい。ＳＲＡＭ５０が格納可能なデータ量をメモリ部１０が記憶可能なデータ量より小さくした場合、メモリ部１０からのデータ読み出しを複数回に分けて、ＳＲＡＭ５０へのデータ格納や後述するデータの比較を複数回に分けて実施することになる。これに対して、ＳＲＡＭ５０が格納可能なデータ量をメモリ部１０が記憶可能なデータ量と同一にした場合、メモリ部１０からのデータ読み出し、ＳＲＡＭ５０へのデータ格納、後述するデータの比較がそれぞれ１回で済む。

【0046】

制御部３０内に設けられる異常検出部３１は、メモリ部１０に書き込まれているデータに関する異常をＡＤ変換器４０の出力に基づき検出する。異常検出部３１がメモリ部１０に書き込まれているデータに関する異常を検出するので、当該検出結果を用いて適切な処置（本実施形態ではデータ消失の危険性が高いことを示すフラグの出力）を施すことができる。これにより、不揮発性記憶装置２Ｂの信頼性を高めることができる。なお、本実施形態とは異なり、異常検出部３１は、制御部３０の外部に設けられてもよい。

【0047】

異常検出部３１は、上記第１条件よりもデータの論理値を判別し難い第２条件（例えばメモリセルのゲートに印加する電圧を上記第１条件より高くした条件）でメモリ部１０から読み出したデータとＳＲＡＭ５０に格納されているデータとを比較し、比較結果が不一致になる上記第２条件のうちデータの論理値を最も判別し易い条件におけるＡＤ変換器４０の出力が所定範囲を超えると（例えばＡＤ変換器４０の出力に対応する内部電圧が－４Ｖより大きく－３．５Ｖ以下になると）、データ消失の危険性が高い状態（異常）を検出する。

【0048】

制御部３０は、比較結果が不一致になる上記第２条件のうちデータの論理値を最も判別し易い条件におけるＡＤ変換器４０の出力をメモリ部１０に記憶させる。これにより、異常検出部３１がデータ消失の危険性が高い状態（異常）を検出するまでにデータ消失の危険性が上昇する推移を解析することや検証することが可能になる。

【0049】

制御部３０内に設けられるフラグ出力部３２は、異常検出部３１によってデータ消失の危険性が高い状態（異常）が検出されると、所定のフラグ（データ消失の危険性が高いことを示すフラグ）を不揮発性記憶装置２Ｂの外部（本実施形態ではＣＰＵ３）に出力する。これにより、マイクロコンピュータ１Ｂが正常に動作しなくなる前にマイクロコンピュータ１Ｂの動作を停止させることやユーザに異常を報知することなどが可能になる。なお、本実施形態とは異なり、フラグ出力部３２は、制御部３０の外部に設けられてもよい。

【0050】

図７は、不揮発性記憶装置２Ｂの異常検出に関する動作例を示すフローチャートである。図７に示すフローチャートは、例えば周期的に開始されてもよく、例えばマイクロコンピュータ１Ｂが車両に搭載される場合にはイグニッション電源がオフ状態であるときに開始されてもよい。

【0051】

まず始めに、ＳＲＡＭ５０が、上記第１条件でメモリ部１０から読み出したデータを格納する（ステップＳ１１０）。次に、制御部３０が、メモリ部１０のデータ読み出し動作時にメモリセルのゲートに印加される電圧を高くする（ステップＳ１２０）。したがって、ステップＳ１２０の処理が実行された後は、上記第２条件でメモリ部１０からデータが読み出される。なお、ステップＳ１２０の処理回数が増加するほど、メモリ部１０のデータ読み出し動作時にメモリセルのゲートに印加される電圧は高くなる。

【0052】

次に、異常検出部３１が、上記第２条件でメモリ部１０から読み出したデータとＳＲＡＭ５０に格納されているデータとを比較し、比較結果が不一致になるか否かを判定する（ステップＳ１３０）。

【0053】

比較結果が一致していれば（ステップＳ１３０のＮＯ）、ステップＳ１２０に戻る。

【0054】

一方、比較結果が不一致であれば（ステップＳ１３０のＹＥＳ）、ＡＤ変換器４０が、メモリ部１０のデータ読み出し動作時にメモリセルのゲートに印加される電圧をＡＤ変換する（ステップＳ１４０）。次に、異常検出部３１が、ＡＤ変換器４０の出力に基づき異常の検出を試みる（ステップＳ１５０）。

【0055】

異常検出部３１によって異常が検出された場合（ステップＳ１５０のＹＥＳ）、フラグ出力部３２は、所定のフラグを出力する（ステップＳ１６０）。ステップＳ１６０の処理が完了すると、フロー動作が終了する。

【0056】

一方、異常検出部３１によって異常が検出されなかった場合（ステップＳ１５０のＮＯ）、ステップＳ１６０の処理が実行されることなくフロー動作が終了する。

【0057】

なお、図７に示すフローチャートでは、比較結果が不一致になるまで、メモリ部１０のデータ読み出し動作時にメモリセルのゲートに印加される電圧が際限なく高くなり得る。このような動作とは異なり、メモリ部１０のデータ読み出し動作時にメモリセルのゲートに印加される電圧に上限を設け、メモリ部１０のデータ読み出し動作時にメモリセルのゲートに印加される電圧が上限に達しても比較結果が一致していれば、フラグ出力部３２が所定のフラグを出力することなくフロー動作が終了するようにしてもよい。

【0058】

＜第３実施形態＞
図８は、第３実施形態に係る不揮発性記憶装置を備えるマイクロコンピュータの概略構成を示す図である。なお、図８において図６と同一の部分には同一の符号を付す。マイクロコンピュータ１Ｃは、不揮発性記憶装置２Ｃと、ＣＰＵ３と、ＲＡＭ４と、入出力インターフェース５と、を備える。本実施形態においては、第２実施形態と共通する部分の説明を適宜省略し、第２実施形態と異なる部分を主として説明する。

【0059】

不揮発性記憶装置２Ｃは、メモリ部１０と、電源部２０と、制御部３０と、ＡＤ変換器４０と、ＳＲＡＭ５０と、を備える。なお、不揮発性記憶装置２Ｃは、不揮発性記憶装置２Ｂと異なり、フラグ出力部３２を備えていない。

【0060】

制御部３０は、異常検出部３１によってデータ消失の危険性が高い状態（異常）が検出されると、ＳＲＡＭ５０に格納されているデータをメモリ部１０の当該データが書き込まれている領域に記憶させる。具体的には、異常検出部３１によってデータ消失の危険性が高い状態（異常）が検出されると、メモリ部１０は、制御部３０の制御に基づき、ＳＲＡＭ５０に格納されているデータが書き込まれているメモリ部１０の領域のデータ消去を行った後、ＳＲＡＭ５０に格納されているデータがかつて書き込まれていたメモリ部１０の領域にＳＲＡＭ５０に格納されているデータを再度書き込む。これにより、データ消失の危険性が高い状態（異常）をデータ消失の危険性が低い状態（正常）に変化させることができる。

【0061】

図９は、不揮発性記憶装置２Ｃの異常検出に関する動作例を示すフローチャートである。図９に示すフローチャートは、例えば周期的に開始されてもよく、例えばマイクロコンピュータ１Ｃが車両に搭載される場合にはイグニッション電源がオフ状態であるときに開始されてもよい。

【0062】

図９に示すフローチャートは、図７に示すフローチャートにおいてステップＳ１６０をステップＳ１７０及びＳ１８０に置換したものと同じである。そのため、ステップＳ１１０～Ｓ１５０に関する説明は省略する。

【0063】

ステップＳ１７０において、メモリ部１０は、制御部３０の制御に基づき、ＳＲＡＭ５０に格納されているデータが書き込まれているメモリ部１０の領域のデータ消去を行う。

【0064】

ステップＳ１７０に続くステップＳ１８０においてメモリ部１０は、制御部３０の制御に基づき、ＳＲＡＭ５０に格納されているデータがかつて書き込まれていたメモリ部１０の領域にＳＲＡＭ５０に格納されているデータを再度書き込む。

【0065】

＜用途＞
上述したマイクロコンピュータ１Ａ～１Ｃは、例えば図１０に示す車両Ｘ１に搭載される各種ＥＣＵの構成部品として用いられる。なお、上述した実施形態では、ＣＰＵ３が不揮発性記憶装置２Ａ～２Ｃによって記憶されているデータを利用して動作したが、不揮発性記憶装置２Ａ～２Ｃによって記憶されているデータを利用して動作する半導体集積回路装置はＣＰＵに限定されない。すなわち、不揮発性記憶装置２Ａ～２Ｃは、マイクロコンピュータ以外の装置で用いられてもよい。

【0066】

＜留意点＞
本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態に限定されるものではなく、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

【0067】

例えば上述した第１実施形態と第２実施形態とは組み合わせて実施することができる。

【0068】

例えば上述した第１実施形態と第３実施形態とは組み合わせて実施することができる。

【0069】

例えば上述した第１実施形態において、ＡＤ変換器４０がメモリ部１０のデータ読み出し動作に用いられる電圧もＡＤ変換するようにし、異常検出部３１が、データの読み出しに関する異常も検出するようにしてもよい。

【符号の説明】

【0070】

１Ａ、１Ｂ、１Ｃ マイクロコンピュータ
２Ａ、２Ｂ、１Ｃ 不揮発性記憶装置
１０ メモリ部
１１ メモリセルアレイ
１２ Ｘデコーダ
１３ Ｙデコーダ
１４ センスアンプ
２０ 電源部
３０ 制御部
３１ 異常検出部
３２ フラグ出力部
４０ ＡＤ変換器
Ｘ１ 車両

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】