ホーム > 特許ランキング > アルディーテック株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B1)
(11)【特許番号】
(24)【登録日】2024-01-18
(45)【発行日】2024-01-26
(54)【発明の名称】発光ダイオードチップ集積装置
(51)【国際特許分類】
H01L 33/24 20100101AFI20240119BHJP
G09F 9/33 20060101ALI20240119BHJP
H01L 33/08 20100101ALI20240119BHJP
H01L 33/38 20100101ALI20240119BHJP
H01L 33/42 20100101ALI20240119BHJP
H01L 33/62 20100101ALI20240119BHJP
【ＦＩ】
H01L33/24
G09F9/33
H01L33/08
H01L33/38
H01L33/42
H01L33/62
【請求項の数】
1
(21)【出願番号】P 2023544515
(86)(22)【出願日】2022-09-06
(86)【国際出願番号】 JP2022033346
【審査請求日】2023-08-07
【早期審査対象出願】
(73)【特許権者】
【識別番号】518271743
【氏名又は名称】アルディーテック株式会社
(74)【代理人】
【識別番号】100120640
【弁理士】
【氏名又は名称】森 幸一
(72)【発明者】
【氏名】竹谷 元伸
【審査官】大和田 有軌
(56)【参考文献】
【文献】特開２０２２－０４９６２０（ＪＰ，Ａ）
【文献】特開２０２２－００２２８９（ＪＰ，Ａ）
【文献】特表２０２１－５３０１１４（ＪＰ，Ａ）
【文献】特開２０２１－１２５５４４（ＪＰ，Ａ）
【文献】特表２０２１－５１３７４１（ＪＰ，Ａ）
【文献】特開２０２１－０７１５９５（ＪＰ，Ａ）
【文献】特開２０２０－０８６４５２（ＪＰ，Ａ）
【文献】特開２０２０－０５７６４０（ＪＰ，Ａ）
【文献】特表２０２０－５０６５３５（ＪＰ，Ａ）
【文献】特表２０１８－５０５５６７（ＪＰ，Ａ）
【文献】特表２０１３－５４５３０７（ＪＰ，Ａ）
【文献】特開２００５－０６４４７５（ＪＰ，Ａ）
【文献】国際公開第２００４／０２３５６９（ＷＯ，Ａ１）
【文献】特開２００３－２１６０５２（ＪＰ，Ａ）
【文献】特開２０００－０６８６０９（ＪＰ，Ａ）
【文献】特開２０００－０５８９８１（ＪＰ，Ａ）
【文献】特開平０６－１８８４５０（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１９／００８８８２０（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１２／０２２２７３２（ＵＳ，Ａ１）
【文献】米国特許出願公開第２００８／０２７９２４２（ＵＳ，Ａ１）
【文献】特開２０２３－０１００７３（ＪＰ，Ａ）
【文献】特開２０２３－００９７８２（ＪＰ，Ａ）
【文献】特開２０２２－１４１０７９（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ３３／００ － ３３／６４
Ｇ０９Ｆ ９／３０ － ９／４６
Ｈ０１Ｌ ２７／１５
(57)【特許請求の範囲】
【請求項1】
一方の主面に下部幹線部電極と当該下部幹線部電極から分岐した一つまたは複数の下部支線部電極とを有する下部電極を有する基板と、上記下部電極の上記一つまたは複数の下部支線部電極の上面により構成されたチップ結合部と、
上記チップ結合部に結合した、上下に複数のｐ側電極および一つのｎ側電極を有する複数の縦型の発光ダイオードチップと、
上記発光ダイオードチップの上層の上部電極とを有し、
上記発光ダイオードチップは、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部支線部電極とが互いに電気的に接続され、上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極とが互いに電気的に接続され、
上記上部電極は、上部幹線部電極と当該上部幹線部電極から分岐し、上記複数の下部支線部電極と交差するように上記チップ結合部に跨がる一つまたは複数の上部支線部電極とを有し、
上記一つまたは複数の下部支線部電極の数をＬ、上記一つまたは複数の上部支線部電極の数をＵとしたとき、Ｌ×Ｕ≧４であり、
上記発光ダイオードチップは、
ｎ型半導体層と、
上記ｎ型半導体層上に互いに分離して複数設けられた多角錐台状の半導体層と、
それぞれの上記多角錐台状の半導体層の上面および側面に沿って設けられた発光層と、
それぞれの上記発光層を覆うように全面に設けられたｐ型半導体層とを有し、
上記複数のｐ側電極はそれぞれの上記多角錐台状の半導体層の上面に対応する部分の上記ｐ型半導体層の上面に互いに分離して設けられて上記ｐ型半導体層に接触し、
上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の上記多角錐台状の半導体層の上面に対し垂直な方向に沿って測定した厚さより小さく、
チップ外周部の上記発光層を除いて上記発光層のうちの上記多角錐台状の半導体層の上面の上の部分がチップ側面に露出しないように構成され、
主としてそれぞれの上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の発光ダイオードチップである発光ダイオードチップ集積装置。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法に関し、例えば、微小化したマイクロ発光ダイオード（ＬＥＤ）チップを基板上に多数集積したマイクロＬＥＤディスプレイに適用して好適なものである。
【背景技術】
【0002】
現在、薄型テレビやスマートフォンなどの表示装置（ディスプレイ）の主流は、液晶ディスプレイ（ＬＣＤ）および有機ＥＬディスプレイ（ＯＬＥＤ）である。このうちＬＣＤの場合、画素の微細化に伴い、出力される光量はバックライトの光量の１０分の１程度である。ＯＬＥＤも、理論上の電力効率は高いが、実際の製品はＬＣＤと同等の水準に留まっている。
【0003】
ＬＣＤおよびＯＬＥＤを遥かに凌ぐ高輝度、高効率（低消費電力）のディスプレイとしてマイクロＬＥＤディスプレイが注目されている。直接発光のマイクロＬＥＤディスプレイは高効率であるが、マイクロＬＥＤディスプレイの実現のためには、数μｍから数十μｍオーダーのサイズのマイクロＬＥＤチップを実装基板上に数千万個配列させる必要がある。
【0004】
マイクロＬＥＤチップとしてはＧａＮ系半導体を用いたものが一般的である。しかしながら、従来のＧａＮ系マイクロＬＥＤチップでは、チップの微細化による発光効率の低下が問題となっている。その理由は、ＧａＮ系半導体では、ウェットエッチングが困難であり、チップの分離には反応性イオンエッチング（ＲＩＥ）などのドライエッチングが行われるが、ドライエッチングで生じた側壁の欠陥密度は高く、再成長による被覆を行っても相当数の欠陥が残るためである。
【0005】
マイクロＬＥＤチップの発光効率の向上を図るために、発光層をバンドギャップがより広い層で囲う構造が提案されている（特許文献１～４参照）。しかしながら、この構造によっても、発光効率の低下を十分に防ぐことは難しく、あるいは、結晶成長工程や加工の煩雑さがあったり、リーク電流対策が不十分であったりする。
【0006】
一方、本発明者は、マイクロＬＥＤディスプレイを低コストで実現することが可能なマイクロＬＥＤディスプレイの製造方法を提案した（特許文献５～８参照）。特許文献５～７では、例えばｐ側電極側がｎ側電極側に比べてより強く磁場に引き寄せられるように構成されたマイクロＬＥＤチップを液体に分散させたインクを基板の主面のチップ結合部に吐出し、基板の下方から外部磁場を印加することによりマイクロＬＥＤチップのｐ側電極側をチップ結合部に結合させることによりマイクロＬＥＤディスプレイを製造する。特許文献８では、上下に複数のｐ側電極および一つのｎ側電極を有する縦型のマイクロＬＥＤチップまたは一方の面側に複数のｐ側電極および一つのｎ側電極を有する横型のマイクロＬＥＤチップをマルチチップ転写方式でチップ結合部に結合させることによりマイクロＬＥＤディスプレイを製造する。
【先行技術文献】
【特許文献】
【0007】
【文献】米国特許第９６０１６５９号明細書
【文献】米国特許第９４５０１４７号明細書
【文献】米国特許第１０９２３６２６号明細書
【文献】米国特許出願公開第２０２１／０３６７０９９号明細書
【文献】特許第６６９４２２２号公報
【文献】特許第６８４２７８３号公報
【文献】特許第６８８６２１３号公報
【文献】特許第６８０３５９５号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
上述のように、従来のＧａＮ系マイクロＬＥＤチップでは十分に高い発光効率を容易に得ることができなかった。
【0009】
一方、特許文献５～８に記載のマイクロＬＥＤディスプレイの製造方法によれば、マイクロＬＥＤディスプレイを低コストかつ高歩留まりで実現することが可能である。しかしながら、チップの微細化による発光効率の低下のために、高効率であるはずのマイクロＬＥＤディスプレイの特性を十分生かし切れておらず、改善の余地があった。
【0010】
そこで、この発明が解決しようとする課題は、微細化しても高い発光効率を得ることができ、しかも容易に製造することができるＡｌＧａＩｎＮ系、さらにはＡｌＧａＩｎＰ系の発光ダイオードチップ、この高性能の発光ダイオードチップを用いた、マイクロＬＥＤディスプレイをはじめとする各種の高性能の発光ダイオードチップ集積装置およびこのような発光ダイオードチップ集積装置を容易に製造することができる発光ダイオードチップ集積装置の製造方法を提供することである。
【課題を解決するための手段】
【0011】
上記課題を解決するために、この発明は、
ｎ型半導体層と、
上記ｎ型半導体層上の多角錐台状の半導体層と、
上記多角錐台状の半導体層の上面および側面に沿って設けられた発光層と、
上記発光層を覆うように設けられたｐ型半導体層と、
上記ｎ型半導体層に接触したｎ側電極と、
上記ｐ型半導体層に接触したｐ側電極とを有し、
上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の発光ダイオードチップである。
ｎ型半導体層と、
上記ｎ型半導体層上の多角錐台状の半導体層と、
上記多角錐台状の半導体層の上面および側面に沿って設けられた発光層と、
上記発光層を覆うように設けられたｐ型半導体層と、
上記ｎ型半導体層に接触したｎ側電極と、
上記ｐ型半導体層に接触したｐ側電極とを有し、
上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の発光ダイオードチップである。
【0012】
多角錐台状の半導体層は、典型的には、六角錐台状であるが、これに限定されるものではない。発光層は、一つの多角錐台状の半導体層毎に設けられ、この半導体層がｎ型半導体層上に複数あれば発光層も複数ある。この半導体層は、アンドープであってもｎ型であってもよい。
【0013】
典型的には、ｎ型半導体層上に少なくとも一つの開口を有する絶縁膜が設けられ、多角錐台状の半導体層は、この絶縁膜の開口の部分のｎ型半導体層上にこの絶縁膜上に延在するように設けられ、あるいは、この絶縁膜の開口の部分のｎ型半導体層上にのみ設けられる。絶縁膜が有する開口の数は発光ダイオードチップが有する発光層の数と同じである。絶縁膜が複数の開口を有する場合、それらの配列は必要に応じて選択されるが、配列密度の向上の観点から、好適には最密充填配列とされる。絶縁膜の開口の形状は必要に応じて選択され、典型的には、多角錐台状の半導体層と相似な多角形であるが、多角形以外の形状、例えば円形であってもよい。絶縁膜は必要に応じて選択されるが、例えば、酸化膜（ＳｉＯ2 膜など）、窒化膜（Ｓｉ3 Ｎ4 膜など）、酸窒化膜（ＳｉＯＮ膜など）などが用いられる。ｎ型半導体層上に少なくとも一つの開口を有する絶縁膜が設けられる場合、好適には、ｎ型半導体層の一部は横方向成長により形成され、この絶縁膜の開口はその横方向成長により形成された部分のｎ型半導体層上に形成される。こうすることで、この絶縁膜の開口の部分のｎ型半導体層上に設けられる多角錐台状の半導体層の貫通転位密度の大幅な低減を図ることができ、それによってこの多角錐台状の半導体層から発光層に伝播する貫通転位部分における非発光再結合による発光効率の低下を抑えることができる。
【0014】
発光ダイオードチップを磁力を利用して基板上に実装する場合、典型的には、ｐ側電極およびｎ側電極のうちの一方は他方に比べてより強く磁場に引き寄せられるように構成される。これらのｐ側電極およびｎ側電極のうちの一方は、典型的には、軟磁性体を含む。軟磁性体は、保磁力が小さく透磁率が大きい材料であり、磁場の影響下では強く磁化されるが、磁場が存在しない場合は磁力を持たない性質を有する。軟磁性体は、例えば、ニッケル（Ｎｉ）などである（特許文献５～７参照）。スタンプを用いたチップ転写技術やレーザービーム照射を用いたマストランスファー技術などにより発光ダイオードチップを基板上に実装する場合は、ｐ側電極およびｎ側電極のうちの一方を他方に比べてより強く磁場に引き寄せられるように構成する必要はない。
【0015】
典型的な一つの例では、ｐ側電極およびｎ側電極のうちの一方は少なくとも一部が透明に構成され、この透明部分を通して発光層からの光が外部に取り出される。具体的には、これらのｐ側電極およびｎ側電極のうちの一方が透明電極により構成される。
【0016】
発光ダイオードチップは縦型であっても横型であってもよい。縦型の発光ダイオードチップにおいては、ｐ側電極はｐ型半導体層の上面に設けられ、ｎ側電極はｎ型半導体層の多角錐台状の半導体層と反対側の面（裏面）に設けられる。一つの縦型の発光ダイオードチップに多角錐台状の半導体層が複数ある場合、典型的には、この多角錐台状の半導体層はｎ型半導体層上に互いに分離して複数設けられ、ｐ側電極はそれぞれの多角錐台状の半導体層の上面に対応する部分のｐ型半導体層の上面に互いに分離して複数設けられる。横型の発光ダイオードチップにおいては、ｐ側電極はｐ型半導体層の上面に設けられ、ｎ側電極は多角錐台状の半導体層が設けられていない部分のｎ型半導体層上に設けられる。一つの横型の発光ダイオードチップに多角錐台状の半導体層が複数ある場合も、典型的には、この多角錐台状の半導体層はｎ型半導体層上に互いに分離して複数設けられ、ｐ側電極はそれぞれの多角錐台状の半導体層の上面に対応する部分のｐ型半導体層の上面に互いに分離して複数設けられる。
【0017】
ＡｌＧａＩｎＮ系の発光ダイオードチップは、近紫外帯、青紫、青色から緑色の波長帯（波長３６５ｎｍ～５５０ｎｍ）の発光を得る場合に使用される。また、ＡｌＧａＩｎＰ系の発光ダイオードチップは、赤色の波長帯（波長６００ｎｍ～６５０ｎｍ）の発光を得る場合に使用される。青色、緑色、赤色の波長帯を得るためにはＡｌＧａＩｎＮ系の発光ダイオードチップと蛍光体とを組み合わせて実現してもよい。
【0018】
発光ダイオードチップのチップサイズは必要に応じて選ばれ、発光ダイオードチップが縦型であるか横型であるかによっても異なるが、一般的には２０μｍ×２０μｍ以下、典型的には１０μｍ×１０μｍ以下、最も典型的には５μｍ×５μｍ以下に選ばれ、典型的には０．１μｍ×０．１μｍ以上である。また、発光ダイオードチップの厚さも必要に応じて選ばれるが、典型的には１μｍ以上６μｍ以下である。発光ダイオードチップは、基板上に発光ダイオードを構成する半導体層の結晶成長を行った後、基板を半導体層から分離したものであることが望ましい。発光ダイオードチップの全体形状は必要に応じて選ばれ、特に限定されないが、典型的には、多角柱や円柱などである。多角柱は、四角柱（正四角柱など）、六角柱（正六角柱など）、八角柱（正八角柱など）などである。発光ダイオードチップの全体形状は、半多角錘（多角錐の上部を切除したもの）や半円錐（円錐の頂部を切除したもの）などであってもよい。発光ダイオードチップの側面は、多角錐台状の半導体層の上面および側面に沿って設けられた発光層のうちのこの半導体層の上面の部分がこの側面に露出しないように形成される。こうすることで、基板上に発光ダイオードを構成する半導体層の結晶成長を行った後、この半導体層をＲＩＥなどのドライエッチングで分離してチップ化した場合にこのチップ化により形成される側面に欠陥が存在しても、この欠陥は、主として発光が起きる多角錐台状の半導体層の上面の発光層から十分に離れた位置にあるため、発光に及ぼす影響はほとんどない。一つの発光ダイオードチップに多角錐台状の半導体層が複数ある場合、発光ダイオードチップの側面は、少なくとも一つ以上の多角錐台状の半導体層の上面および側面に沿って設けられた発光層のうちのこの半導体層の上面の部分がこの側面に露出しないように形成される。
【0019】
また、この発明は、
一方の主面に下部幹線部電極と当該下部幹線部電極から分岐した単一または複数の下部支線部電極とを有する下部電極を有する基板と、
上記下部電極の上記単一または複数の下部支線部電極の上面により構成されたチップ結合部と、
上記チップ結合部に結合した、上下に一つまたは複数のｐ側電極および一つのｎ側電極を有する複数の縦型の発光ダイオードチップと、
上記発光ダイオードチップの上層の上部電極とを有し、
上記発光ダイオードチップは、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部支線部電極とが互いに電気的に接続され、上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極とが互いに電気的に接続され、
上記発光ダイオードチップは、
ｎ型半導体層と、
上記ｎ型半導体層上の多角錐台状の半導体層と、
上記多角錐台状の半導体層の上面および側面に沿って設けられた発光層と、
上記発光層を覆うように設けられたｐ型半導体層と、
上記ｎ型半導体層に接触したｎ側電極と、
上記ｐ型半導体層に接触したｐ側電極とを有し、
上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の縦型の発光ダイオードチップである発光ダイオードチップ集積装置である。
一方の主面に下部幹線部電極と当該下部幹線部電極から分岐した単一または複数の下部支線部電極とを有する下部電極を有する基板と、
上記下部電極の上記単一または複数の下部支線部電極の上面により構成されたチップ結合部と、
上記チップ結合部に結合した、上下に一つまたは複数のｐ側電極および一つのｎ側電極を有する複数の縦型の発光ダイオードチップと、
上記発光ダイオードチップの上層の上部電極とを有し、
上記発光ダイオードチップは、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記チップ結合部に向けて上記チップ結合部に結合し、上記ｐ側電極および上記ｎ側電極のうちの上記一方と上記下部支線部電極とが互いに電気的に接続され、上記ｐ側電極および上記ｎ側電極のうちの他方と上記上部電極とが互いに電気的に接続され、
上記発光ダイオードチップは、
ｎ型半導体層と、
上記ｎ型半導体層上の多角錐台状の半導体層と、
上記多角錐台状の半導体層の上面および側面に沿って設けられた発光層と、
上記発光層を覆うように設けられたｐ型半導体層と、
上記ｎ型半導体層に接触したｎ側電極と、
上記ｐ型半導体層に接触したｐ側電極とを有し、
上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の縦型の発光ダイオードチップである発光ダイオードチップ集積装置である。
【0020】
この発光ダイオードチップ集積装置において、基板は、典型的には、互いに独立駆動可能な複数の回路ユニットを有し、これらの複数の回路ユニットのそれぞれに対して下部電極および上部電極が設けられる。
【0021】
特に、発光ダイオードチップ集積装置がカラーディスプレイである場合には、典型的には、互いに隣接する３つ以上の回路ユニットを含む領域により１画素が構成される。この１画素の面積は必要に応じて選ばれる。１画素の面積は、典型的には、５００μｍ×５００μｍ程度に選ばれるが、５００μｍ×５００μｍより大きくても小さくてもよい。この場合、３つ以上の回路ユニットにより、赤色、緑色、青色の３色の発光が行われるようにすることができる。カラーディスプレイは、パッシブマトリクス駆動方式、アクティブマトリクス駆動方式、パルス幅変調（ＰＷＭ）駆動方式などのいずれであってもよい。ＰＷＭ駆動方式のカラーディスプレイでは、例えば、ＰＷＭ駆動回路が内蔵されたＩＣ基板上に発光ダイオードチップを転写してもよい。
【0022】
基板（あるいは実装基板）は、特に限定されないが、例えば、Ｓｉ基板、ガラス基板、ガラスエポキシ基板、樹脂フィルム、プリント基板などである。基板は剛体であってもフレキシブルであってもよく、更に透明、半透明、不透明でもよく適宜選択される。
【0023】
下部電極を構成する単一または複数の下部支線部電極の幅、複数の下部支線部電極の間の隙間の幅などは必要に応じて選択されるが、例えば、下部支線部電極の幅は１～１００μｍ、下部支線部電極の間の隙間の幅は０．１～５μｍである。典型的には、これらの複数の下部支線部電極は互いに平行に設けられる。各下部支線部電極の上面によりチップ結合部が構成される。このチップ結合部は発光ダイオードチップを結合させる領域である。単一の下部支線部電極あるいは複数の下部支線部電極のうちの少なくとも一つの下部支線部電極のチップ結合部には少なくとも一つの発光ダイオードチップが結合している。複数の下部支線部電極の場合、一つの発光ダイオードチップも結合していないチップ結合部が含まれることもある。発光ダイオードチップはチップ結合部のどの位置に結合してもよい。発光ダイオードチップとして、ｐ側電極およびｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成されているものを用いる場合、この発光ダイオードチップをチップ結合部に結合させる位置を予め決めておきたいときは、チップ結合部の領域に強磁性体領域を設けてもよい。こうすることで、発光ダイオードチップのｐ側電極およびｎ側電極のうちの一方が磁力によりこの強磁性体領域に向かって引き寄せられて結合しやすくなる。例えば、下部支線部電極のチップ結合部の中心線上に一列にかつ等間隔に発光ダイオードチップを結合させる場合は、その結合させたい位置にそれぞれ強磁性体領域が形成される。これらの強磁性体領域は、基板と下部支線部電極との間に設けてもよいし、チップ結合部上に設けてもよい。強磁性体領域の面積は、典型的には、発光ダイオードチップのｐ側電極およびｎ側電極のうちの一方の面積以下に選ばれる。また、強磁性体領域の形状は、典型的には、発光ダイオードチップのｐ側電極およびｎ側電極のうちの一方の形状と同様に選ばれるが、これに限定されるものではない。強磁性体領域は、典型的には、軟磁性体または硬磁性体からなる。硬磁性体は、磁場を取り去っても保磁力を有する性質を有し、永久磁石として用いられる。硬磁性体は、例えば、ネオジム鉄ボロン（Ｎｄ－Ｆｅ－Ｂ）磁石などである（特許文献５～７参照）。
【0024】
発光ダイオードチップの上層の上部電極は、上部幹線部電極と当該上部幹線部電極から分岐し、上記の単一または複数の下部支線部電極と交差するようにチップ結合部に跨がる単一または複数の上部支線部電極とを有するようにしてもよい。単一または複数の上部支線部電極の幅、複数の上部支線部電極の間の隙間の幅などは下部電極を構成する単一または複数の下部支線部電極と同様に必要に応じて選択されるが、例えば、各上部支線部電極の幅は１～１００μｍ、複数の上部支線部電極の間の隙間の幅は０．１～５μｍである。上部支線部電極が複数の場合、典型的には、これらの上部支線部電極は互いに平行に設けられ、これらの上部支線部電極は下部支線部電極に対して直角に設けられるが、これに限定されるものではない。
【0025】
典型的には、下部電極を構成する単一または複数の下部支線部電極の数をＬ、上部電極を構成する単一または複数の上部支線部電極の数をＵとしたとき、Ｌ、ＵはＬ×Ｕ≧４を満足するように選ばれる。発光ダイオードチップの微細化により全数検査が著しく困難になるため、代表的な幾つかの発光ダイオードチップの特性を測定し、他の発光ダイオードチップに関しては検査を行わずに工程に導入されることが望ましい。この場合、通常、発光ダイオードチップには約０．５％の割合で電気的不良が含まれる。上部支線部電極および下部支線部電極がそれぞれ単一である場合、例えばマイクロＬＥＤディスプレイでは、転写などの他の工程の歩留まりが１００％であっても約０．５％のチップ不良のために画素の修理が必要になる。通常、チップ不良に対してはチップの交換が必要であるが、チップが微細であるほど交換などの修復作業も困難を極める。このように、不良チップを除去するための全数検査工程や、不良チップが存在する場合の画素修復の困難さもマイクロＬＥＤディスプレイの低コスト化を阻害する要因となっている。
【0026】
次に、上部支線部電極および下部支線部電極がそれぞれ複数ある場合を議論する。ただし、発光ダイオードチップ集積装置がマイクロＬＥＤディスプレイである場合を考える。簡単のため、一つの上部支線部電極と一つの下部支線部電極との交差部に一つの発光ダイオードチップが接続されている場合を仮定する。また、チップ転写後の外観検査などによりチップの無い部分への補填は容易であるため、チップ転写の歩留まりは１００％と仮定して議論する。一つでも発光ダイオードチップが正常に動作すれば１画素に必要な光量は確保できる。不良チップが接続された上部支線部電極および下部支線部電極は、電流印加やレーザービーム照射などで幹線部電極と切断することで画素の修復が可能であり、チップ交換作業などに比べ遥かに容易である。チップに流れる電流密度の増大に伴う発光効率の低下は～数％以内であり駆動回路側で十分補正可能である。一つのサブピクセルの支線部電極数および発光ダイオードチップ数をともに４とすると、発光ダイオードチップ４つ全てが不良である場合を除いて容易に修復できるため、実質的に一つのサブピクセルの不良率は０．５％の４乗（＝６．２５×１０-10 ) である。これは４Ｋ画素のマイクロＬＥＤディスプレイを一体型で製作した場合でも約９４％の歩留まりで製造できる数値である。ただし、この数値が３であると歩留まりは０．０１％に低下する。そのため、Ｌ×Ｕ≧４が望ましい。このように、Ｌ×Ｕ≧４とすることで、チップの全数検査を省略しても十分な製造歩留まりを確保することが可能であり、マイクロＬＥＤディスプレイを低コストかつ高歩留まりで実現することが可能となる。ちなみに、チップ転写の歩留まりを９８％とした場合でも、支線部電極数が６であれば４Ｋ画素の一体型マイクロＬＥＤディスプレイに対して９６．５％の歩留まりを確保できる。ただし、上記の歩留まりの計算には以下の式を使った。
ここでαは支線部電極数であり、支線部電極数４以上とするにはＬ×Ｕ≧４でなければならない。Ｎはチップ数を示す。チップ歩留まりは９９．５％と仮定し、実装歩留まりは１００％と９８％の２通りで計算を行った。チップ数は一つの支線部電極に一つのチップが結合すると仮定して、支線部電極数が４の場合は、４Ｋ画素の場合で、３８４０×２１６０×３（ＲＧＢ）×支線部電極数４＝９９，５３２，８００となる。支線部電極数が６の場合は、４Ｋ画素の場合で、３８４０×２１６０×３（ＲＧＢ）×支線部電極数６＝１４９，２２９，２００となる。
【数1】
【0027】
必要に応じて、下部支線部電極の少なくとも一部および／または上部支線部電極の少なくとも一部を融点が３５０℃以下、典型的には１５０℃以上の低融点金属から構成することができ、この一部をヒューズとして用いることができる。すなわち、この下部支線部電極あるいは上部支線部電極に通電を行った場合、発熱によりこの低融点金属からなる部分が選択的に溶けることにより下部支線部電極あるいは上部支線部電極が切断される。このような金属は、Ｉｎ、ＩｎＳｎなどである（特許文献７参照）。下部支線部電極または上部支線部電極の全体が融点の高い材料からなる場合は、その材料からなる下部支線部電極または上部支線部電極の一部にレーザービームまたは電子線の照射を行うことにより切断することができる。切断箇所は他に支障の生じない限り、下部支線部電極または上部支線部電極のどの位置であってもよく、どの位置でもヒューズとなり得る。
【0028】
発光ダイオードチップ集積装置は、必要に応じて、発光ダイオードチップに加えて、上下にｐ側電極およびｎ側電極を有する縦型のツェナーダイオードチップをさらに有し、当該ツェナーダイオードチップは当該発光ダイオードチップに対して逆バイアスになるように接続される。このツェナーダイオードチップを下部電極と上部電極との間に逆バイアスが印加されるように接続することにより、何らかの理由により下部電極と上部電極との間にサージ電圧などが印加されても、このツェナーダイオードチップを通して電流を逃がすことができるため、発光ダイオードチップの静電破壊（ＥＳＤ）を効果的に防止することができる。典型的には、ツェナーダイオードチップの混合割合は発光ダイオードチップに対して１０分の１以下の割合とされる。発光ダイオードチップとして、ｐ側電極およびｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成されているものを用いる場合、このツェナーダイオードチップも、ｐ側電極およびｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成される。
【0029】
発光ダイオードチップ集積装置は、基本的にはどのようなものであってもよく、発光ダイオードチップの種類に応じて適宜設計される。発光ダイオードチップ集積装置は、一種類の発光ダイオードチップを集積したものだけでなく、二種類以上の発光ダイオードチップを集積したものや蛍光体と組み合わせたものであってもよい。発光ダイオードチップ集積装置は、例えば、発光ダイオード照明装置、発光ダイオードバックライト、発光ダイオードディスプレイなどであるが、これに限定されるものではない。発光ダイオードチップ集積装置の大きさ、平面形状などは、発光ダイオードチップ集積装置の用途、発光ダイオードチップ集積装置に要求される機能などに応じて適宜選択される。
【0030】
また、この発明は、
チップ結合部に強磁性体領域が設けられた基板の当該強磁性体領域に磁場を印加して磁化させる工程と、
上記磁場を取り去った後、上記強磁性体領域の残留磁束が消える前に、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された複数の縦型の発光ダイオードチップと液体とを含有する液滴状のインクを上記チップ結合部に供給し、上記インク中の上記発光ダイオードチップを、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記強磁性体領域に向けて上記強磁性体領域上に結合させる工程とを有する発光ダイオードチップ集積装置の製造方法である。
チップ結合部に強磁性体領域が設けられた基板の当該強磁性体領域に磁場を印加して磁化させる工程と、
上記磁場を取り去った後、上記強磁性体領域の残留磁束が消える前に、上下にｐ側電極およびｎ側電極を有し、上記ｐ側電極および上記ｎ側電極のうちの一方が他方に比べてより強く磁場に引き寄せられるように構成された複数の縦型の発光ダイオードチップと液体とを含有する液滴状のインクを上記チップ結合部に供給し、上記インク中の上記発光ダイオードチップを、上記ｐ側電極および上記ｎ側電極のうちの上記一方を上記強磁性体領域に向けて上記強磁性体領域上に結合させる工程とを有する発光ダイオードチップ集積装置の製造方法である。
【0031】
この発光ダイオードチップ集積装置の製造方法において、縦型の発光ダイオードチップは、基本的にはどのようなものであってもよいが、好適には、
ｎ型半導体層と、
上記ｎ型半導体層上の多角錐台状の半導体層と、
上記多角錐台状の半導体層の上面および側面に沿って設けられた発光層と、
上記発光層を覆うように設けられたｐ型半導体層と、
上記ｎ型半導体層に接触したｎ側電極と、
上記ｐ型半導体層に接触したｐ側電極とを有し、
上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
上記ｐ側電極および上記ｎ側電極のうちの一方は他方に比べてより強く磁場に引き寄せられるように構成され、
主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の縦型の発光ダイオードチップである。
ｎ型半導体層と、
上記ｎ型半導体層上の多角錐台状の半導体層と、
上記多角錐台状の半導体層の上面および側面に沿って設けられた発光層と、
上記発光層を覆うように設けられたｐ型半導体層と、
上記ｎ型半導体層に接触したｎ側電極と、
上記ｐ型半導体層に接触したｐ側電極とを有し、
上記多角錐台状の半導体層の上面の上方の上記ｐ型半導体層の厚さは上記多角錐台状の半導体層の側面の上方の上記ｐ型半導体層の厚さより小さく、
上記ｐ側電極および上記ｎ側電極のうちの一方は他方に比べてより強く磁場に引き寄せられるように構成され、
主として上記多角錐台状の半導体層の上面の上記発光層から光が発せられるＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の縦型の発光ダイオードチップである。
【0032】
発光ダイオードチップを含むインクが含有する液体については、特許文献５～７に詳細に記載されている。
【0033】
インク中の発光ダイオードチップの濃度、インク中の発光ダイオードチップの体積分率およびインクの粘度については、特許文献５～７に詳細に記載されている。
【0034】
基板のチップ結合部にインクを供給する方法および供給後のインクの処理については、特許文献５～７に詳細に記載されている。
【0035】
この発光ダイオードチップ集積装置の製造方法は、上記の発光ダイオードチップ集積装置の製造に適用して好適なものである。
【0036】
この発光ダイオードチップ集積装置の製造方法の発明においては、上記以外のことは、特にその性質に反しない限り、上記の発光ダイオードチップ集積装置の発明に関連して説明したことが成立する。
【発明の効果】
【0037】
この発明によれば、発光ダイオードチップは、多角錐台状の半導体層の上面および側面に沿って発光層が設けられ、主として多角錐台状の半導体層の上面の発光層から光が発せられるため、発光ダイオードチップの側面にドライエッチングなどにより発生した欠陥が存在しても、その影響が発光に及ぶことはほとんどないことから、微細化しても高い発光効率を得ることができ、しかも構造が簡単であるため容易に製造することができる。そして、この高性能の発光ダイオードチップを用いてマイクロＬＥＤディスプレイをはじめとする各種の高性能の発光ダイオードチップ集積装置を実現することができる。また、発光ダイオードチップ集積装置の製造方法では、チップ結合部に複数の強磁性体領域が設けられた基板のこの強磁性体領域に磁場を印加して磁化させ磁場を取り去った後、強磁性体領域の残留磁束が消える前に、複数の発光ダイオードチップと液体とを含有する液滴状のインクをチップ結合部に供給することにより、残留磁束の効果により、インク中の発光ダイオードチップを、ｐ側電極およびｎ側電極のうちの一方を確実に強磁性体領域に結合させることができるため、発光ダイオードチップ集積装置を容易に製造することができる。そして、例えば、チップ結合部を二次元アレイ状に設けることにより、大面積あるいは高集積密度の発光ダイオードチップ集積装置、例えば、発光ダイオード照明装置、大面積の発光ダイオードバックライト、大画面の発光ダイオードディスプレイなどを容易に実現することができる。
【図面の簡単な説明】
【0038】
【図1A】この発明の第１の実施の形態による縦型マイクロＬＥＤチップを示す平面図である。
【図1B】この発明の第１の実施の形態による縦型マイクロＬＥＤチップを示す縦断面図である。
【図1C】この発明の第１の実施の形態による縦型マイクロＬＥＤチップを示す斜視図である。
【図2】この発明の第１の実施の形態による縦型マイクロＬＥＤチップの動作を説明するための縦断面図である。
【図3A】この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。
【図3B】この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。
【図3C】この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。
【図3D】この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。
【図3E】この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。
【図3F】この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。
【図3G】この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。
【図3H】この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。
【図3I】この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。
【図3J】この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。
【図3K】この発明の第１の実施の形態による縦型マイクロＬＥＤチップの製造方法を説明するための断面図である。
【図4】この発明の第２の実施の形態による縦型マイクロＬＥＤチップを示す縦断面図である。
【図5】この発明の第３の実施の形態による縦型マイクロＬＥＤチップを示す縦断面図である。
【図6】この発明の第４の実施の形態による縦型マイクロＬＥＤチップを示す縦断面図である。
【図7A】この発明の第５の実施の形態による縦型マイクロＬＥＤチップを示す平面図である。
【図7B】この発明の第５の実施の形態による縦型マイクロＬＥＤチップを示す断面図である。
【図8】この発明の第５の実施の形態による縦型マイクロＬＥＤチップの動作を説明するための断面図である。
【図9】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造に用いられるインクを示す略線図である。
【図10】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造に用いられるインク吐出装置を示す略線図である。
【図11A】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造に用いられる実装基板を示す平面図である。
【図11B】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造に用いられる実装基板を示す断面図である。
【図12A】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。
【図12B】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。
【図13A】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。
【図13B】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。
【図14】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。
【図15A】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。
【図15B】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。
【図16A】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置の修理方法を説明するための平面図である。
【図16B】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置の修理方法を説明するための断面図である。
【図17A】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置の修理方法を説明するための平面図である。
【図17B】この発明の第６の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置の修理方法を説明するための断面図である。
【図18A】この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。
【図18B】この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。
【図19】この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。
【図20】この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。
【図21】この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。
【図22】この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。
【図23】この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。
【図24】この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。
【図25】この発明の第７の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。
【図26】この発明の第８の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。
【図27】この発明の第８の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための平面図である。
【図28】この発明の第９の実施の形態による横型マイクロＬＥＤチップを示す平面図である。
【図29】この発明の第９の実施の形態による横型マイクロＬＥＤチップを示す断面図である。
【図30】この発明の第９の実施の形態による横型マイクロＬＥＤチップを示す斜視図である。
【図31A】この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法において用いられる実装基板を示す平面図である。
【図31B】この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法において用いられる実装基板を示す断面図である。
【図32A】この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。
【図32B】この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法を説明するための断面図である。
【図33A】この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置を示す平面図である。
【図33B】この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置を示す断面図である。
【図33C】この発明の第１０の実施の形態によるマイクロＬＥＤチップ集積装置の製造方法により製造されたマイクロＬＥＤチップ集積装置を示す断面図である。
【図34】この発明の第１１の実施の形態による縦型マイクロＬＥＤチップを示す断面図である。
【発明を実施するための形態】
【0039】
以下、発明を実施するための形態（以下「実施の形態」と言う）について説明する。
【0040】
〈第１の実施の形態〉
［縦型マイクロＬＥＤチップ］
第１の実施の形態による縦型マイクロＬＥＤチップ１０を図１Ａ、図１Ｂおよび図１Ｃに示す。図１Ａは平面図、図１Ｂは縦断面図、図１Ｃは斜視図である。この縦型マイクロＬＥＤチップ１０は全体として六角柱状の形状を有する。図１Ａ、図１Ｂおよび図１Ｃに示すように、この縦型マイクロＬＥＤチップ１０においては、ｎ型ＧａＮ層１１上に絶縁膜としてＳｉＯ2 膜１２が設けられている。ＳｉＯ2 膜１２の中心部には六角形の開口１２ａが設けられている。ＳｉＯ2 膜１２の厚さは必要に応じて選択されるが、例えば１０～３０ｎｍである。開口１２ａの径は必要に応じて選択されるが、典型的には１００～１０００ｎｍである。この開口１２ａの部分におけるｎ型ＧａＮ層１１上に、島状の六角錐台状のＧａＮ層１３がＳｉＯ2 膜１２上に延在するように設けられている。このＧａＮ層１３はアンドープであってもｎ型であってもよい。このＧａＮ層１３の上面および側面（斜面）に沿って発光層１４が島状に設けられている。発光層１４は、例えば、障壁層としてのＩｎx Ｇａ1-x Ｎ層と井戸層としてのＩｎy Ｇａ1-y Ｎ層とが交互に積層されたＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ多重量子井戸（ＭＱＷ）構造（ｘ＜ｙ、０≦ｘ＜１、０≦ｙ＜１）を有する。この発光層１４を覆うようにｐ型ＧａＮ層１５が設けられている。このｐ型ＧａＮ層１５の表面は平坦となっている。従って、ＧａＮ層１３の上面の上方のｐ型ＧａＮ層１５の厚さは、ＧａＮ層１３の側面（斜面）の上方のｐ型ＧａＮ層１５の厚さより小さくなっている。ｐ型ＧａＮ層１５上にＩＴＯからなるｐ側電極１６が設けられ、ｎ型ＧａＮ層１１の裏面にｎ側電極１７が設けられている。ｎ側電極１７は軟磁性体のＮｉを含み、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ｎｉ／Ａｕ膜などの多重積層膜からなる。ｎ型ＧａＮ層１１、発光層１４およびｐ型ＧａＮ層１５は典型的にはＣ面方位を有する。ｎ型ＧａＮ層１１の抵抗率は例えば０．０１Ωｃｍ程度であるが、これに限定されるものではない。ＧａＮ層１３の抵抗率は例えば０．１～０．３Ωｃｍ程度であるが、これに限定されるものではない。ｐ型ＧａＮ層１５の抵抗率は例えば１～３Ωｃｍ程度であるが、これに限定されるものではない。ｎ型ＧａＮ層１１の厚さは例えば１～５μｍ、ＧａＮ層１３の厚さは例えば１００～１５００ｎｍ、発光層１４の厚さは例えば３０～１００ｎｍ、ｐ型ＧａＮ層１５のＧａＮ層１３の上面の上方の部分の厚さは例えば１００～２００ｎｍであるが、これに限定されるものではない。ｎ型ＧａＮ層１１、ＧａＮ層１３、発光層１４およびｐ型ＧａＮ層１５の合計の厚さは例えば１．２～６．８μｍであるが、これに限定されるものではない。発光層１４を構成するＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ ＭＱＷ構造のＩｎ組成比ｘ、ｙは、縦型マイクロＬＥＤチップ１０の発光波長に応じて選ばれる。六角錐台状のＧａＮ層１３に倣って六角錐台状に形成された発光層１４のＩｎ組成は、ＧａＮ層１３の上面にある部分の方がＧａＮ層１３の側面にある部分より大きくなる。従って、発光層１４のうちＧａＮ層１３の側面にある部分のバンドギャップはＧａＮ層１３の上面にある部分のバンドギャップより大きい。
［縦型マイクロＬＥＤチップ］
第１の実施の形態による縦型マイクロＬＥＤチップ１０を図１Ａ、図１Ｂおよび図１Ｃに示す。図１Ａは平面図、図１Ｂは縦断面図、図１Ｃは斜視図である。この縦型マイクロＬＥＤチップ１０は全体として六角柱状の形状を有する。図１Ａ、図１Ｂおよび図１Ｃに示すように、この縦型マイクロＬＥＤチップ１０においては、ｎ型ＧａＮ層１１上に絶縁膜としてＳｉＯ2 膜１２が設けられている。ＳｉＯ2 膜１２の中心部には六角形の開口１２ａが設けられている。ＳｉＯ2 膜１２の厚さは必要に応じて選択されるが、例えば１０～３０ｎｍである。開口１２ａの径は必要に応じて選択されるが、典型的には１００～１０００ｎｍである。この開口１２ａの部分におけるｎ型ＧａＮ層１１上に、島状の六角錐台状のＧａＮ層１３がＳｉＯ2 膜１２上に延在するように設けられている。このＧａＮ層１３はアンドープであってもｎ型であってもよい。このＧａＮ層１３の上面および側面（斜面）に沿って発光層１４が島状に設けられている。発光層１４は、例えば、障壁層としてのＩｎx Ｇａ1-x Ｎ層と井戸層としてのＩｎy Ｇａ1-y Ｎ層とが交互に積層されたＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ多重量子井戸（ＭＱＷ）構造（ｘ＜ｙ、０≦ｘ＜１、０≦ｙ＜１）を有する。この発光層１４を覆うようにｐ型ＧａＮ層１５が設けられている。このｐ型ＧａＮ層１５の表面は平坦となっている。従って、ＧａＮ層１３の上面の上方のｐ型ＧａＮ層１５の厚さは、ＧａＮ層１３の側面（斜面）の上方のｐ型ＧａＮ層１５の厚さより小さくなっている。ｐ型ＧａＮ層１５上にＩＴＯからなるｐ側電極１６が設けられ、ｎ型ＧａＮ層１１の裏面にｎ側電極１７が設けられている。ｎ側電極１７は軟磁性体のＮｉを含み、例えば、Ｔｉ／Ａｌ／Ｔｉ／Ｎｉ／Ａｕ膜などの多重積層膜からなる。ｎ型ＧａＮ層１１、発光層１４およびｐ型ＧａＮ層１５は典型的にはＣ面方位を有する。ｎ型ＧａＮ層１１の抵抗率は例えば０．０１Ωｃｍ程度であるが、これに限定されるものではない。ＧａＮ層１３の抵抗率は例えば０．１～０．３Ωｃｍ程度であるが、これに限定されるものではない。ｐ型ＧａＮ層１５の抵抗率は例えば１～３Ωｃｍ程度であるが、これに限定されるものではない。ｎ型ＧａＮ層１１の厚さは例えば１～５μｍ、ＧａＮ層１３の厚さは例えば１００～１５００ｎｍ、発光層１４の厚さは例えば３０～１００ｎｍ、ｐ型ＧａＮ層１５のＧａＮ層１３の上面の上方の部分の厚さは例えば１００～２００ｎｍであるが、これに限定されるものではない。ｎ型ＧａＮ層１１、ＧａＮ層１３、発光層１４およびｐ型ＧａＮ層１５の合計の厚さは例えば１．２～６．８μｍであるが、これに限定されるものではない。発光層１４を構成するＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ ＭＱＷ構造のＩｎ組成比ｘ、ｙは、縦型マイクロＬＥＤチップ１０の発光波長に応じて選ばれる。六角錐台状のＧａＮ層１３に倣って六角錐台状に形成された発光層１４のＩｎ組成は、ＧａＮ層１３の上面にある部分の方がＧａＮ層１３の側面にある部分より大きくなる。従って、発光層１４のうちＧａＮ層１３の側面にある部分のバンドギャップはＧａＮ層１３の上面にある部分のバンドギャップより大きい。
【0041】
図２に図１Ｂに示す縦型マイクロＬＥＤチップ１０の各部のサイズを示す。図２に示すように、この縦型マイクロＬＥＤチップ１０においては、絶縁膜１２の開口１２ａの直径をａ、六角錐台状のＧａＮ層１３の上面の直径をｂ、縦型マイクロＬＥＤチップ１０の直径をｃ、ＧａＮ層１３の直径をｄ、絶縁膜１２の上面からｐ型ＧａＮ層１５の上面までの高さをｅ、ＧａＮ層１３の上面の上方の部分のｐ型ＧａＮ層１５の厚さをｆとしたとき、ｆ＜ｅかつａ≦ｂ＜ｄ＜ｃが成立する。
【0042】
［縦型マイクロＬＥＤチップの動作］
この縦型マイクロＬＥＤチップ１０において、ＩＴＯからなるｐ側電極１６とｎ側電極１７との間に順方向バイアスを印加する。この場合、ｎ型ＧａＮ層１１とｐ型ＧａＮ層１５との間は開口１２ａ以外の部分ではＳｉＯ2 膜１２により分離されているため、動作時にリーク電流が発生するのを効果的に抑制することができる。また、抵抗率が高いｐ型ＧａＮ層１５の厚さはＧａＮ層１３の上面の上方の部分の方がＧａＮ層１３の側面（斜面）の上方の部分より小さいため、ｐ側電極１６とｎ側電極１７との間に流れる電流は、より抵抗が低い、ＧａＮ層１３の上面の上方の部分のｐ型ＧａＮ層１５を主として通り、ＧａＮ層１３の側面の上方の部分のｐ型ＧａＮ層１５を通る電流は少ない。また、発光層１４のＭＱＷ構造のＩｎ組成比ｘ、ｙは、発光層１４のうちＧａＮ層１３の上面の上方の部分よりＧａＮ層１３の側面の上方の部分の方が小さいため、発光層１４のバンドギャップはＧａＮ層１３の上面の上方の部分の方がＧａＮ層１３の側面の上方の部分より小さいが、キャリア（電子、ホール）はバンドギャップが小さいＧａＮ層１３の上面の上方の部分の発光層１４に集まりやすい。この結果、ｐ側電極１６とｎ側電極１７との間に流れる電流の経路は図２の縦断面において斜線を施した領域のようになる。そして、こうしてｐ側電極１６とｎ側電極１７との間に電流が流れることにより発光層１４で発光が起き、主として、ＧａＮ層１３の上面の上方の部分の発光層１４から発せられる光がｐ側電極１６を透過して外部に取り出される。
この縦型マイクロＬＥＤチップ１０において、ＩＴＯからなるｐ側電極１６とｎ側電極１７との間に順方向バイアスを印加する。この場合、ｎ型ＧａＮ層１１とｐ型ＧａＮ層１５との間は開口１２ａ以外の部分ではＳｉＯ2 膜１２により分離されているため、動作時にリーク電流が発生するのを効果的に抑制することができる。また、抵抗率が高いｐ型ＧａＮ層１５の厚さはＧａＮ層１３の上面の上方の部分の方がＧａＮ層１３の側面（斜面）の上方の部分より小さいため、ｐ側電極１６とｎ側電極１７との間に流れる電流は、より抵抗が低い、ＧａＮ層１３の上面の上方の部分のｐ型ＧａＮ層１５を主として通り、ＧａＮ層１３の側面の上方の部分のｐ型ＧａＮ層１５を通る電流は少ない。また、発光層１４のＭＱＷ構造のＩｎ組成比ｘ、ｙは、発光層１４のうちＧａＮ層１３の上面の上方の部分よりＧａＮ層１３の側面の上方の部分の方が小さいため、発光層１４のバンドギャップはＧａＮ層１３の上面の上方の部分の方がＧａＮ層１３の側面の上方の部分より小さいが、キャリア（電子、ホール）はバンドギャップが小さいＧａＮ層１３の上面の上方の部分の発光層１４に集まりやすい。この結果、ｐ側電極１６とｎ側電極１７との間に流れる電流の経路は図２の縦断面において斜線を施した領域のようになる。そして、こうしてｐ側電極１６とｎ側電極１７との間に電流が流れることにより発光層１４で発光が起き、主として、ＧａＮ層１３の上面の上方の部分の発光層１４から発せられる光がｐ側電極１６を透過して外部に取り出される。
【0043】
［縦型マイクロＬＥＤチップの製造方法］
図３Ａに示すように、Ｃ面方位のサファイア基板２０上に例えば有機金属化学気相成長（ＭＯＣＶＤ）法によりｎ型ＧａＮ層１１をエピタキシャル成長させた後、このｎ型ＧａＮ層１１上に化学気相成長（ＣＶＤ）法やスパッタリング法などによりＳｉＯ2 膜１２を形成する。
図３Ａに示すように、Ｃ面方位のサファイア基板２０上に例えば有機金属化学気相成長（ＭＯＣＶＤ）法によりｎ型ＧａＮ層１１をエピタキシャル成長させた後、このｎ型ＧａＮ層１１上に化学気相成長（ＣＶＤ）法やスパッタリング法などによりＳｉＯ2 膜１２を形成する。
【0044】
次に、図３Ｂに示すように、従来公知の方法によりＳｉＯ2 膜１２をパターニングすることにより、最終的に１チップとなる部分に開口１２ａを形成する。
【0045】
次に、図３Ｃに示すように、ＳｉＯ2 膜１２を成長マスクとして、従来公知のＭＯＣＶＤ法によるＥＬＯ法により、ＧａＮ層１３を六角錐台の島状に成長させる。この場合、まず、ＳｉＯ2 膜１２の開口１２ａの部分に露出したｎ型ＧａＮ層１１の表面にＧａＮが選択成長し、引き続いてＳｉＯ2 膜１２上に横方向成長することによりＳｉＯ2 膜１２上にＧａＮ層１３が成長する。この成長の際には、島状のＧａＮ層１３が隣接する島状のＧａＮ層１３と衝突する前に成長を停止させる。
【0046】
次に、図３Ｄに示すように、上述のようにして成長させた島状のＧａＮ層１３上にＩｎx Ｇａ1-x Ｎ／Ｉｎy Ｇａ1-y Ｎ ＭＱＷ構造を有する発光層１４をエピタキシャル成長させる。この場合、ＧａＮ層１３の上面に成長するＩｎＧａＮ層の成長速度に比べて側面に成長するＩｎＧａＮ層の成長速度の方が小さいため、発光層１２の厚さは、ＧａＮ層１３の側面ではＧａＮ層１３の上面に比べて小さい。ＧａＮ層１３の上面に成長するＩｎＧａＮ層のＩｎ組成も側面に成長するＩｎＧａＮ層のＩｎ組成より小さい。
【0047】
次に、図３Ｅに示すように、発光層１４を覆うように全面にｐ型ＧａＮ層１５をエピタキシャル成長させる。ＧａＮ層１３の上面の上方の部分のｐ型ＧａＮ層１５の厚さはＧａＮ層１３の側面の上方の部分のｐ型ＧａＮ層１５の厚さより小さい。図３Ｅにおいては、ｐ型ＧａＮ層１５の表面が平坦である場合が示されているが、必ずしも平坦でなくてもよい。
【0048】
ＧａＮ層１３、発光層１４およびｐ型ＧａＮ層１５の成長はＭＯＣＶＤ炉内で連続的に行われる。
【0049】
次に、図３Ｆに示すように、スパッタリング法などによりｐ型ＧａＮ層１５の全面にＩＴＯ膜２１を形成し、その上に例えばＣｒ膜などからなるエッチングマスク２２をスパッタリング法などにより形成した後、このエッチングマスク２２を用いてＩＴＯ膜２１をエッチングしてパターニングする。こうしてパターニングされたＩＴＯ膜２１がｐ側電極１６となる。以下においてはＩＴＯ膜２１の代わりにｐ側電極１６として示す。
【0050】
次に、図３Ｇに示すように、エッチングマスク２２を用いてサファイア基板２０に達するまでＲＩＥ法によりサファイア基板１０に垂直方向にエッチングする。
【0051】
次に、図３Ｈに示すように、基板全面に例えばポリジメチルシロキサン（ＰＤＭＳ）などの被覆材２３を塗布した後、その上にフィルムやＳｉ基板などの支持基板２４を接合する。
【0052】
次に、サファイア基板２０の裏面側からレーザービームを照射することによりｎ型ＧａＮ層１１とサファイア基板２０との界面で剥離を生じさせる。こうして、図３Ｉに示すように、ｎ型ＧａＮ層１１からサファイア基板２０を分離する（レーザーリフトオフ）。
【0053】
次に、こうして露出したｎ型ＧａＮ層１１の表面に、被覆材２３に対応する部分以外の部分に開口を有するレジストパターン（図示せず）を形成し、続いて基板全面に例えば真空蒸着法によりＴｉ膜、Ａｌ膜、Ｔｉ膜、Ｎｉ膜およびＡｕ膜を順次形成した後、レジストパターンをその上に形成されたＴｉ膜、Ａｌ膜、Ｔｉ膜、Ｎｉ膜およびＡｕ膜からなる積層膜とともに除去する（リフトオフ）。これによって、図３Ｊに示すように、ｎ型ＧａＮ層１１上にｎ側電極１７が形成される。ここで、このｎ側電極１７を構成するＴｉ膜、Ａｌ膜、Ｔｉ膜、Ｎｉ膜およびＡｕ膜の厚さは例えばそれぞれ５ｎｍ、１００ｎｍ、２０ｎｍ、３００ｎｍおよび５０ｎｍである。次に、ｎ側電極１７をｎ型ＧａＮ層１１にオーミック接触させるためのアロイ処理を行う。
【0054】
次に、支持基板２４上に被覆材２３、ｐ側電極１６、ｐ型ＧａＮ層１５、発光層１４、六角錐台状のＧａＮ層１３、ＳｉＯ2 膜１２、ｎ型ＧａＮ層１１およびｎ側電極１７が形成されたものを溶剤に漬けることにより被覆材２３を溶かす。こうして、図３Ｋに示すように、縦型マイクロＬＥＤチップ１０が複数、同時に得られる。
【0055】
この第１の実施の形態によれば、主として光が取り出される発光層１４の上面の部分は縦型マイクロＬＥＤチップ１０の側面から十分に離れているため、縦型マイクロＬＥＤチップ１０の側面にドライエッチングによる欠陥が存在したとしても、発光層１４の上面の部分にはドライエッチングによる欠陥が存在しない。そして、ｐ側電極１６とｎ側電極１７との間に流れる電流は縦型マイクロＬＥＤチップ１０の側面から十分に離れた領域を通るため、発光層１４の上面の部分での電子－ホール再結合確率を高く維持することができ、それによって高い発光効率を得ることができる。また、この縦型マイクロＬＥＤチップ１０は従来公知の技術を用いて容易かつ低コストで製造することができる。
【0056】
〈第２の実施の形態〉
［縦型マイクロＬＥＤチップ］
第２の実施の形態による縦型マイクロＬＥＤチップを図４に示す。図４は図２に対応する縦断面図である。平面図および斜視図は図１Ａおよび図１Ｃと同様である。
［縦型マイクロＬＥＤチップ］
第２の実施の形態による縦型マイクロＬＥＤチップを図４に示す。図４は図２に対応する縦断面図である。平面図および斜視図は図１Ａおよび図１Ｃと同様である。
【0057】
図４に示すように、この縦型マイクロＬＥＤチップ１０は、図２に示す第１の実施の形態による縦型マイクロＬＥＤチップ１０の各部の寸法ａ、ｂ、ｃ、ｄ、ｅ、ｆに関し、ｆ＜ｅかつａ≦ｂ＜ｄ＝ｃが成立する。すなわち、第１の実施の形態による縦型マイクロＬＥＤチップ１０においては、縦型マイクロＬＥＤチップ１０の側面近傍のＳｉＯ2 膜１２上に発光層１３が設けられていない部分があるのに対し、この第２の実施の形態による縦型マイクロＬＥＤチップ１０の側面は発光層１４の末端と一致しており、ＳｉＯ2 膜１２上に発光層１４が設けられていない部分は存在しない。この縦型マイクロＬＥＤチップ１０のその他のことは第１の実施の形態と同様である。
【0058】
［縦型マイクロＬＥＤチップの動作］
この縦型マイクロＬＥＤチップ１０の動作は、基本的には第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様であるが、ｐ側電極１６とｎ側電極１７との間に流れる電流の経路は図４の縦断面において斜線を施した領域のようになる。
この縦型マイクロＬＥＤチップ１０の動作は、基本的には第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様であるが、ｐ側電極１６とｎ側電極１７との間に流れる電流の経路は図４の縦断面において斜線を施した領域のようになる。
【0059】
［縦型マイクロＬＥＤチップの製造方法］
第２の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法は第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
第２の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法は第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
【0060】
この第２の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
【0061】
〈第３の実施の形態〉
［縦型マイクロＬＥＤチップ］
第３の実施の形態による縦型マイクロＬＥＤチップ１０を図５に示す。図５は図２に対応する縦断面図である。平面図および斜視図は図１Ａおよび図１Ｃと同様である。
［縦型マイクロＬＥＤチップ］
第３の実施の形態による縦型マイクロＬＥＤチップ１０を図５に示す。図５は図２に対応する縦断面図である。平面図および斜視図は図１Ａおよび図１Ｃと同様である。
【0062】
図５に示すように、この縦型マイクロＬＥＤチップ１０は、図２に示す第１の実施の形態による縦型マイクロＬＥＤチップ１０の各部の寸法ａ、ｂ、ｃ、ｄ、ｅ、ｆに関し、ｆ＜ｅかつｂ＜ａ＜ｃが成立する。すなわち、この縦型マイクロＬＥＤチップ１０においては、六角錐台状のＧａＮ層１３およびその上の活性層１４はＳｉＯ2 膜１２の開口１２ａの内部にのみ設けられており、ＳｉＯ2 膜１２上に延在していない。この縦型マイクロＬＥＤチップ１０のその他のことは第１の実施の形態と同様である。
【0063】
［縦型マイクロＬＥＤチップの動作］
この縦型マイクロＬＥＤチップ１０の動作は、基本的には第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様であるが、ｐ側電極１６とｎ側電極１７との間に流れる電流の経路は図５の縦断面において斜線を施した領域のようになる。
この縦型マイクロＬＥＤチップ１０の動作は、基本的には第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様であるが、ｐ側電極１６とｎ側電極１７との間に流れる電流の経路は図５の縦断面において斜線を施した領域のようになる。
【0064】
［縦型マイクロＬＥＤチップの製造方法］
第３の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法は、ＧａＮ層１３および活性層１４の成長をＳｉＯ2 膜１２上に横方向成長する前に終了することを除いて、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
第３の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法は、ＧａＮ層１３および活性層１４の成長をＳｉＯ2 膜１２上に横方向成長する前に終了することを除いて、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
【0065】
この第３の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
【0066】
〈第４の実施の形態〉
［縦型マイクロＬＥＤチップ］
第４の実施の形態による縦型マイクロＬＥＤチップ１０を図６に示す。図６は図２に対応する縦断面図である。平面図および斜視図は図１Ａおよび図１Ｃと同様である。
［縦型マイクロＬＥＤチップ］
第４の実施の形態による縦型マイクロＬＥＤチップ１０を図６に示す。図６は図２に対応する縦断面図である。平面図および斜視図は図１Ａおよび図１Ｃと同様である。
【0067】
図６に示すように、この縦型マイクロＬＥＤチップ１０においては、第１、第２および第３の実施の形態による縦型マイクロＬＥＤチップ１０と異なり、ｎ型ＧａＮ層１１と六角錐台状のＧａＮ層１３および発光層１４との間にＳｉＯ2 膜１２が存在しない。そして、縦型マイクロＬＥＤチップ１０の側面には発光層１４の側面部が露出している。この縦型マイクロＬＥＤチップ１０は、図２に示す第１の実施の形態による縦型マイクロＬＥＤチップ１０の各部の寸法ａ、ｂ、ｃ、ｄ、ｅ、ｆに関し、ｆ＜ｅかつｂ＜ａ＝ｃが成立する。この縦型マイクロＬＥＤチップ１０のその他のことは第１の実施の形態と同様である。
【0068】
［縦型マイクロＬＥＤチップの動作］
この縦型マイクロＬＥＤチップ１０の動作は、基本的には第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様であるが、ｐ側電極１６とｎ側電極１７との間に流れる電流の経路は図６の縦断面において斜線を施した領域のようになる。
この縦型マイクロＬＥＤチップ１０の動作は、基本的には第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様であるが、ｐ側電極１６とｎ側電極１７との間に流れる電流の経路は図６の縦断面において斜線を施した領域のようになる。
【0069】
［縦型マイクロＬＥＤチップの製造方法］
第４の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法は、ＧａＮ層１３および活性層１４の成長をＳｉＯ2 膜１２上に横方向成長する前に終了すること、および、エッチングマスク２２を用いてサファイア基板２０に達するまでＲＩＥ法によりサファイア基板１０に垂直方向にエッチングする際に、このエッチングにより露出する側面に発光層１４の側面部が含まれるようにエッチングマスク２２を形成することを除いて、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
第４の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法は、ＧａＮ層１３および活性層１４の成長をＳｉＯ2 膜１２上に横方向成長する前に終了すること、および、エッチングマスク２２を用いてサファイア基板２０に達するまでＲＩＥ法によりサファイア基板１０に垂直方向にエッチングする際に、このエッチングにより露出する側面に発光層１４の側面部が含まれるようにエッチングマスク２２を形成することを除いて、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
【0070】
この第４の実施の形態によれば、第１の実施の形態と同様な利点を得ることができる。
【0071】
〈第５の実施の形態〉
［縦型マイクロＬＥＤチップ］
第１～第４の実施の形態による縦型マイクロＬＥＤチップ１０は島状の発光層１４が一つだけ設けられ、全体形状が六角柱状であるのに対し、第５の実施の形態による縦型マイクロＬＥＤチップ１０は複数の島状の発光層１４が蜂の巣状に配列され、全体形状が四角柱状であることが異なる。
［縦型マイクロＬＥＤチップ］
第１～第４の実施の形態による縦型マイクロＬＥＤチップ１０は島状の発光層１４が一つだけ設けられ、全体形状が六角柱状であるのに対し、第５の実施の形態による縦型マイクロＬＥＤチップ１０は複数の島状の発光層１４が蜂の巣状に配列され、全体形状が四角柱状であることが異なる。
【0072】
すなわち、第５の実施の形態による縦型マイクロＬＥＤチップ１０を図７Ａおよび図７Ｂに示す。図７Ａは平面図、図７Ｂは図７Ａに示す一点鎖線に沿っての断面図である。図７Ａおよび図７Ｂに示すように、ｎ型ＧａＮ層１１上に、蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２が設けられ、各開口１２ａの部分に第１の実施の形態と同様に六角錐台状のＧａＮ層１３および発光層１４が設けられている。ｐ型ＧａＮ層１５は全ての発光層１４を覆うように全面に設けられている。ｐ側電極１６はｐ型ＧａＮ層１５上に各発光層１４に対応する位置に互いに分離して複数設けられている。各ｐ側電極１６は各発光層１４の平坦な上面を含む大きさを有する。ｎ側電極１７はｎ型ＧａＮ層１１の裏面全面に設けられている。この縦型マイクロＬＥＤチップ１０においては、大半の発光層１４はその全体がこの縦型マイクロＬＥＤチップ１０の側面から離れた位置にあるが、外周部の一部の発光層１４（図７Ｂでは一番右側の発光層１４）はこの側面に露出している。この縦型マイクロＬＥＤチップ１０のその他のことは第１の実施の形態と同様である。
【0073】
［縦型マイクロＬＥＤチップの動作］
この縦型マイクロＬＥＤチップ１０の動作は、複数の発光層１４のそれぞれから発光が生じることを除いて、基本的には第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様である。図８にこの縦型マイクロＬＥＤチップ１０のｐ側電極１６とｎ側電極１７との間に流れる電流の経路を矢印で示す。
この縦型マイクロＬＥＤチップ１０の動作は、複数の発光層１４のそれぞれから発光が生じることを除いて、基本的には第１の実施の形態による縦型マイクロＬＥＤチップ１０と同様である。図８にこの縦型マイクロＬＥＤチップ１０のｐ側電極１６とｎ側電極１７との間に流れる電流の経路を矢印で示す。
【0074】
［縦型マイクロＬＥＤチップの製造方法］
第５の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法は、蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２を形成し、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４を形成し、ｐ側電極１６を各発光層１４に対応して複数形成し、最終的に複数の発光層１４を含むようにチップ化することを除いて、基本的には、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
第５の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法は、蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２を形成し、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４を形成し、ｐ側電極１６を各発光層１４に対応して複数形成し、最終的に複数の発光層１４を含むようにチップ化することを除いて、基本的には、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
【0075】
この第５の実施の形態によれば、複数の発光層１４を有する縦型マイクロＬＥＤチップ１０において、第１の実施の形態と同様な利点を得ることができる。
【0076】
〈第６の実施の形態〉
［マイクロＬＥＤチップ集積装置の製造方法］
［マイクロＬＥＤチップ集積装置の製造方法］
【0077】
第６の実施の形態によるマイクロＬＥＤチップ集積装置は実装基板上に縦型マイクロＬＥＤチップを多数実装することにより製造する。ここでは、縦型マイクロＬＥＤチップとして第１の実施の形態による縦型マイクロＬＥＤチップ１０を用いる場合を考える。ただし、実装に当たり、縦型マイクロＬＥＤチップ１０のｎ側電極１６上にＳｎ膜を形成しておく。この縦型マイクロＬＥＤチップ１０を含有するインク、このインクの吐出に用いるインク吐出装置および実装基板について説明すると次の通りである。
【0078】
（１）インク
図９に示すように、容器１００中において縦型マイクロＬＥＤチップ１０を液体５０に分散させてインク２００を作製する。インク２００には、必要に応じて縦型マイクロＬＥＤチップ１０に加えてフィラーや界面活性剤などを含有させる。縦型マイクロＬＥＤチップ１０のサイズが上述のように微小であるとインク２００中の分散性が十分に高く、インク吐出装置の吐出ノズルからの吐出も容易に行うことができる。
図９に示すように、容器１００中において縦型マイクロＬＥＤチップ１０を液体５０に分散させてインク２００を作製する。インク２００には、必要に応じて縦型マイクロＬＥＤチップ１０に加えてフィラーや界面活性剤などを含有させる。縦型マイクロＬＥＤチップ１０のサイズが上述のように微小であるとインク２００中の分散性が十分に高く、インク吐出装置の吐出ノズルからの吐出も容易に行うことができる。
【0079】
（２）インク吐出装置
図１０はインク吐出装置３００を示す。
図１０はインク吐出装置３００を示す。
【0080】
図１０に示すように、インク吐出装置３００は、インクジェットプリントヘッド３０１を有する。インクジェットプリントヘッド３０１は内部にインク室３０２を有し、上部にインク供給部３０３を有する。インクジェットプリントヘッド３０１の内部にはさらに、インク室３０２の上部側面とインク供給部３０３の底面に設けられた管部３０３ａとを連結する流路３０５と、インク室３０２の下部側面に連結された流路３０６とを有する。インク供給部３０３の管部３０３ａの途中には制御バルブ３０７が設けられている。インク室３０２の下方には吐出ノズル３０８が設けられている。吐出ノズル３０８の直径は必要に応じて選ばれるが、例えば１０～５０μｍである。インク室３０２の上には、一対の電極間に圧電体を挟んだ構造のピエゾアクチュエーター３０９が設けられている。流路３０６は、インク室３０２内のインク２００を外部に排出したり、インク供給部３０３にインクを戻して循環させることにより吐出ノズル３０８の詰まりを防止したり、インク２００の攪拌機能を持たせたりするためのものである。
【0081】
このインク吐出装置３００においては、制御バルブ３０７を開いた状態でインク供給部３０３にインク２００が供給される。こうしてインク供給部３０３に供給されたインク２００は、管部３０３ａおよび流路３０５を通ってインク室３０２に供給される。インク２００は、流路３０５、インク室３０２および流路３０６が満タンになるまで供給され、その後、制御バルブ３０７が閉められる。
【0082】
このインク吐出装置３００はさらに、このインク吐出装置３００の吐出ノズル３０８から水平方向に少しずれた位置に磁場印加装置３１１を有する。インク２００の吐出を行う後述の実装基板４００は、インクジェットプリントヘッド３０１と磁場印加装置３１１との間の高さの位置を水平方向に移動するようになっている。
【0083】
（３）実装基板
図１１Ａおよび図１１ＢはこのマイクロＬＥＤチップ集積装置の製造に用いられる実装基板４００を示す。ここで、図１１Ａは平面図、図１１Ｂは下部支線部電極とその近傍の下部幹線部電極とを横断する断面図である。図１１Ａおよび図１１Ｂに示すように、基板４１０の一方の主面に下部電極４２０が設けられている。図１１Ａおよび図１１Ｂには、電気的にオン／オフ制御が可能な１回路ユニットに相当する領域を一点鎖線で示す。この場合、下部電極４２０は、一方向に延在する幅広の下部幹線部電極４２０１と、この下部幹線部電極４２０１からこの下部幹線部電極４２０１と直交する方向に分岐した、この下部幹線部電極４２０１より幅狭の複数の下部幹線部電極４２０２と、この下部幹線部電極４２０２から分岐し、この下部幹線部電極４２０２と直交する方向、従って下部幹線部電極４２０１と平行な方向に延在する複数の下部支線部電極４２０３とからなる。下部支線部電極４２０３の数ＬはＬ≧４に選ばれる。図１１Ａにおいては一例としてＬ＝５の場合が示されている。基板４１０は剛性を有するものであってもフレキシブルなものであってもよく、また透明であっても不透明であってもよく、必要に応じて選ばれる。基板４１０の具体例および下部電極４２０の形成方法については特許文献５～７に詳細に記載されている。下部支線部電極４２０３の上面によりチップ結合部４２１が構成されている。下部支線部電極４２０３の幅、間隔などは必要に応じて選択される。
図１１Ａおよび図１１ＢはこのマイクロＬＥＤチップ集積装置の製造に用いられる実装基板４００を示す。ここで、図１１Ａは平面図、図１１Ｂは下部支線部電極とその近傍の下部幹線部電極とを横断する断面図である。図１１Ａおよび図１１Ｂに示すように、基板４１０の一方の主面に下部電極４２０が設けられている。図１１Ａおよび図１１Ｂには、電気的にオン／オフ制御が可能な１回路ユニットに相当する領域を一点鎖線で示す。この場合、下部電極４２０は、一方向に延在する幅広の下部幹線部電極４２０１と、この下部幹線部電極４２０１からこの下部幹線部電極４２０１と直交する方向に分岐した、この下部幹線部電極４２０１より幅狭の複数の下部幹線部電極４２０２と、この下部幹線部電極４２０２から分岐し、この下部幹線部電極４２０２と直交する方向、従って下部幹線部電極４２０１と平行な方向に延在する複数の下部支線部電極４２０３とからなる。下部支線部電極４２０３の数ＬはＬ≧４に選ばれる。図１１Ａにおいては一例としてＬ＝５の場合が示されている。基板４１０は剛性を有するものであってもフレキシブルなものであってもよく、また透明であっても不透明であってもよく、必要に応じて選ばれる。基板４１０の具体例および下部電極４２０の形成方法については特許文献５～７に詳細に記載されている。下部支線部電極４２０３の上面によりチップ結合部４２１が構成されている。下部支線部電極４２０３の幅、間隔などは必要に応じて選択される。
【0084】
（４）マイクロＬＥＤチップ集積装置の製造方法
以上のことを前提としてこのマイクロＬＥＤチップ集積装置の製造方法について説明する。
以上のことを前提としてこのマイクロＬＥＤチップ集積装置の製造方法について説明する。
【0085】
図１０に示すように、インク吐出装置３００の吐出ノズル３０８の下方に実装基板４００を水平に配置する。この場合、インク吐出装置３００を固定し、実装基板４００を図示省略した搬送機構により水平面内で図１０中矢印で示す方向に移動させるようにする。ピエゾアクチュエーター３０９を作動させることにより吐出ノズル３０８からインク２００を実装基板４００のチップ結合部４２１に吐出させる。こうして吐出される一滴のインク２００は、一つの回路ユニット内の全ての下部支線部電極４２０３を含む領域を覆い、かつ十分な個数の縦型マイクロＬＥＤチップ１０が含まれるようにする。一滴のインク２００に含まれる縦型マイクロＬＥＤチップ１０の数は、インク２００中の縦型マイクロＬＥＤチップ１０の濃度やインク２００の吐出回数などによって調整することができる。この状態のインク２００の一例を図１２Ａおよび図１２Ｂに示す。ここで、図１２Ａは平面図、図１２Ｂは断面図である。この場合、一滴のインク２００の体積は例えば１～１０ピコリットルである。縦型マイクロＬＥＤチップ１０の体積は一般に０．００１～０．５ピコリットルである。
【0086】
次に、図１０中矢印で示すように、実装基板４００を図示省略した搬送機構により所定距離移動させ、インク２００が吐出されたチップ結合部４２１を磁場印加装置３１１の上方に位置させた後、磁場印加装置３１１により磁場を印加することにより、インク２００に含まれる複数の縦型マイクロＬＥＤチップ１０のｎ側電極１７に含まれるＮｉ膜を磁化させる。このため、各縦型マイクロＬＥＤチップ１０はインク２００中を磁力により下方に引き寄せられ、最終的に各縦型マイクロＬＥＤチップ１０はｎ側電極１７側が下になるようにしてチップ結合部４２１に接触する。振動や擾乱などの外的要因などにより縦型マイクロＬＥＤチップ１０が倒れたり位置がずれたりするのを防止するため、磁場印加装置３１０による磁場の印加は、好適には、インク２００を吐出させる前あるいは吐出させた時点あるいはその時点からインク２００の液体が蒸発する前に行う。
【0087】
次に、磁力により各縦型マイクロＬＥＤチップ１０をチップ結合部４２１に接触させたまま、ランプなどにより加熱を行うことによりインク２００の溶媒を蒸発させ、続いてランプやレーザーなどにより加熱を行うことにより各縦型マイクロＬＥＤチップ１０のｎ側電極１７上のＳｎ膜を溶融させる。その後、溶融Ｓｎが冷却することにより各縦型マイクロＬＥＤチップ１０のｎ側電極１７が下部支線部電極４２０３のチップ結合部４２１に電気的および機械的に結合する。
【0088】
同様にして、各回路ユニット内の下部支線部電極４２０３のチップ結合部４２１に縦型マイクロＬＥＤチップ１０のｎ側電極１７を電気的および機械的に結合させる。この状態の一例を図１３Ａおよび図１３Ｂに示す。ここで、図１３Ａは平面図、図１３Ｂは断面図である。図１３Ａに示すように、チップ結合部４２１において、縦型マイクロＬＥＤチップ１０はランダムに配置している。チップ結合部４２１の中には、一つの縦型マイクロＬＥＤチップ１０も結合していないものが含まれることもあり、図１３Ａにはそのような例が示されている。なお、縦型マイクロＬＥＤチップ１０の平面形状は六角形状であるが、図１３Ａにおいては円形で示されている（以下同様）。
【0089】
次に、図１４に示すように、縦型マイクロＬＥＤチップ１０がチップ結合部４２１に結合した実装基板４００の全面に絶縁膜４２２を表面がほぼ平坦となるように形成した後、この絶縁膜４２２をはＲＩＥ法などによりエッチングすることによりｐ側電極１６（図示せず）を露出させる。
【0090】
次に、図１５Ａおよび図１５Ｂに示すように、絶縁膜４２２上に、各回路ユニット内の全ての下部支線部電極４２０３と直交する方向に延在するように、かつ全ての下部支線部電極４２０３に跨がるように複数の短冊状の細長い透明電極４３５を形成する。これらの透明電極４３５の間の隙間は縦型マイクロＬＥＤチップ１０のｐ側電極１６の直径より小さくする。こうすることで、チップ結合部４２１に結合した縦型マイクロＬＥＤチップ１０のｐ側電極１６は、いずれかの透明電極４３５と接触することができる。透明電極４３５はＩＴＯなどの透明電極材料からなる。次に、絶縁膜４２２上に上部電極４３０を形成する。上部電極４３０は、下部幹線部電極４２０１と直交する方向に互いに平行に延在する複数の上部幹線部電極４３１とそれぞれの上部幹線部電極４３１からこの上部幹線部電極４３１と直交する方向に各回路ユニット当たり当たり１本延びた上部支線部電極４３２とからなる。各上部支線部電極４３２は各上部幹線部電極４３１に平行な方向に、従って下部支線部電極４２０３に直角な方向に延びるように複数に分岐しており、それらの先端は透明電極４３５と接続されている。分岐した複数の上部支線部電極４３２の数ＵはＵ≧４に選ばれる。図１５ＡにおいてはＵ＝４の場合が示されている。透明電極４３５は上部支線部電極４３２の一部を構成している。
【0091】
この後、上述のようにして製造されたマイクロＬＥＤチップ集積装置の検査を行う。具体的には、上部電極４３０と下部電極４２０との間の通電試験を行う。すなわち、上部電極４３０が下部電極４２０より高電位となるように電圧を印加することにより各縦型マイクロＬＥＤチップ１０に例えば１μＡ程度の電流を流して各縦型マイクロＬＥＤチップ１０の発光を画像解析し、リーク不良に起因して光量不良のある縦型マイクロＬＥＤチップ１０が接続されている透明電極４３５および上部支線部電極４３２を特定する。図１６Ａにおいて、こうして特定された上部支線部電極４３２を符号４３２Ａ、４３２Ｂで示す。
【0092】
次に、上述のようにして特定された上部支線部電極４３２Ａ、４３２Ｂの一部（図１６Ａ中、×で示した箇所）にレーザービームまたは電子線を照射することにより切断する。切断後の上部支線部電極４３２Ａ、４３２Ｂの状態を図１７Ａに示す。この場合、切断された上部支線部電極４３２Ａ、４３２Ｂが接続された透明電極４３５と接続された縦型マイクロＬＥＤチップ１０は全て使用することができなくなるが、それ以外の上部支線部電極４３２が接続された透明電極４３５と接続された縦型マイクロＬＥＤチップ１０は全て使用することができる。一つの上部支線部電極４３２に複数の縦型マイクロＬＥＤチップ１０が接続され、不良チップが特定できる場合は、不良チップの近くで上部支線部電極４３２を切断することで上部支線部電極４３２の根元に近い側の良品チップは犠牲にならず使用することができる。
【0093】
この後、次のようにして再検査を行う。すなわち、上部電極４３０と下部電極４２０との間に例えば１μＡ程度の電流を流して各縦型マイクロＬＥＤチップ１０の発光を画像解析する。その結果、光量不良のある縦型マイクロＬＥＤチップ１０が見つからなかった場合に修理を終了する。こうしてマイクロＬＥＤチップ集積装置の修理を行うことができる。
【0094】
（５）マイクロＬＥＤチップ集積装置の構造
図１５Ａおよび図１５Ｂに示すように、このマイクロＬＥＤチップ集積装置は、一方の主面に下部幹線部電極４２０１、４２０２と下部幹線部電極４２０２から分岐した複数の下部支線部電極４２０３とを有する下部電極４２０を有する基板４１０と、下部電極４２０の下部支線部電極４２０３の上面により構成されたチップ結合部４２１と、チップ結合部４２１に結合した、上下にｐ側電極１６およびｎ側電極１７を有し、ｎ側電極１７がｐ側電極１６に比べてより強く磁場に引き寄せられるように構成された縦型マイクロＬＥＤチップ１０と、縦型マイクロＬＥＤチップ１０の上層の、上部幹線部電極４３１とこの上部幹線部電極４３１から分岐し、複数の下部支線部電極４２０３と直交する方向に延在し、透明電極４３５が下部支線部電極４２０３のチップ結合部４２１に跨がる複数の上部支線部電極４３２とを有する上部電極４３０とを有する。そして、縦型マイクロＬＥＤチップ１０は、ｎ側電極１７をチップ結合部４２１に向けてこのチップ結合部４２１に結合し、ｎ側電極１７と下部支線部電極４２０３とが互いに電気的に接続され、ｐ側電極１６と上部電極４３０の上部支線部電極４３２とが互いに電気的に接続されている。
図１５Ａおよび図１５Ｂに示すように、このマイクロＬＥＤチップ集積装置は、一方の主面に下部幹線部電極４２０１、４２０２と下部幹線部電極４２０２から分岐した複数の下部支線部電極４２０３とを有する下部電極４２０を有する基板４１０と、下部電極４２０の下部支線部電極４２０３の上面により構成されたチップ結合部４２１と、チップ結合部４２１に結合した、上下にｐ側電極１６およびｎ側電極１７を有し、ｎ側電極１７がｐ側電極１６に比べてより強く磁場に引き寄せられるように構成された縦型マイクロＬＥＤチップ１０と、縦型マイクロＬＥＤチップ１０の上層の、上部幹線部電極４３１とこの上部幹線部電極４３１から分岐し、複数の下部支線部電極４２０３と直交する方向に延在し、透明電極４３５が下部支線部電極４２０３のチップ結合部４２１に跨がる複数の上部支線部電極４３２とを有する上部電極４３０とを有する。そして、縦型マイクロＬＥＤチップ１０は、ｎ側電極１７をチップ結合部４２１に向けてこのチップ結合部４２１に結合し、ｎ側電極１７と下部支線部電極４２０３とが互いに電気的に接続され、ｐ側電極１６と上部電極４３０の上部支線部電極４３２とが互いに電気的に接続されている。
【0095】
以上のように、この第６の実施の形態によれば、縦型マイクロＬＥＤチップ１０のｎ側電極１７に軟磁性体であるＮｉ膜を含ませることにより、縦型マイクロＬＥＤチップ１０のｎ側電極１７側がｐ側電極１６側に比べてより強く磁場に引き寄せられるように構成し、一つの回路ユニット内の下部支線部電極４２０３のチップ結合部４２１にインク２００を吐出し、縦型マイクロＬＥＤチップ１０のｎ側電極１７側を磁力により引き付けてチップ結合部４２１に接触させ、その後、ｎ側電極１７上のＳｎ膜を溶融固化させることにより縦型マイクロＬＥＤチップ１０とチップ結合部４２１とを電気的および機械的に結合させることで、縦型マイクロＬＥＤチップ１０の集積度によらず、マイクロＬＥＤチップ集積装置、例えばマイクロＬＥＤディスプレイ、マイクロＬＥＤバックライト、マイクロＬＥＤ照明装置などを低コストで容易に実現することができる。また、縦型マイクロＬＥＤチップ１０はチップ結合部４２１上にランダム配置で結合させれば足りるため、縦型マイクロＬＥＤチップ１０の高精度の位置制御が不要であり、マイクロＬＥＤチップ集積装置の製造が容易となる。また、一つの回路ユニット内には、複数の下部支線部電極４２０３および複数の上部支線部電極４３２が設けられているので、いずれかの上部支線部電極４３２が接続された縦型マイクロＬＥＤチップ１０に不良があった場合、その上部支線部電極４３２を切断するだけで、あるいは、この縦型マイクロＬＥＤチップ１０がチップ結合部４２１に結合した下部支線部電極４２０３だけを切断するだけで修理を容易に行うことができる。このため、修理に伴って無駄になる縦型マイクロＬＥＤチップ１０を最小限に留めることができ、無駄になる縦型マイクロＬＥＤチップ４０の数の大幅な低減を図ることができる。このマイクロＬＥＤチップ集積装置は、図１５Ａおよび図１５Ｂに示す３つの回路ユニットのそれぞれを青（Ｂ）、赤（Ｒ）、緑（Ｇ）の発光領域としてＲＧＢ－１画素を構成すると考えると、パッシブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイを実現することができる。この場合、上部電極幹線部４３１がカラム電極配線を構成する。縦型マイクロＬＥＤチップ１０を青色発光とすると、赤の発光領域および緑の発光領域の上方にそれぞれ赤および緑の蛍光体を形成する。縦型マイクロＬＥＤチップ１０を紫外領域または青紫色発光とすると、青の発光領域、赤の発光領域および緑の発光領域の上方にそれぞれ青、赤および緑の蛍光体を形成する。具体的には、例えば、図１５Ａおよび図１５Ｂに示す実装基板４００の表面にそれぞれの蛍光体を形成した後、その上にフレキシブルフィルムなどからなる透明基板を設け、さらにその上に光拡散用の拡散シートを設ける。
【0096】
〈第７の実施の形態〉
［マイクロＬＥＤチップ集積装置の製造方法］
第７の実施の形態においては、実装基板４００として図１１Ａおよび図１１Ｂに示すものの代わりに図１８Ａおよび図１８Ｂに示すものを用いることが第６の実施の形態と異なる。すなわち、図１８Ａおよび図１８Ｂに示すように、この実装基板４００においては、下部支線部電極４２０３のチップ結合部４２１の下方の部分における基板４１０上に円形の強磁性体５００が下部支線部電極４２０３の中心線に沿って一列にかつ等間隔に複数（この場合は４個）設けられており、これらの強磁性体５００を覆うように下部支線部電極４２０３が設けられている。強磁性体５００の直径は、縦型マイクロＬＥＤチップ１０のｎ側電極１７の直径と同等またはそれ以下に選ばれる。強磁性体５００にはＮｉなどの軟磁性体を用いてもよい。軟磁性体は磁場を取り去ると磁化が急速に消失する性質を有するが、短時間であれば磁性が保持される。Ｎｉは半導体プロセスで一般的に使用され、高磁性体を使うよりも低コスト化に有利である。下部支線部電極４２０３のチップ結合部４２１のうちの強磁性体５００に対応する部分が縦型マイクロＬＥＤチップ１０の結合位置となる。この結合位置のチップ結合部４２１には円形のＳｎ膜４７が設けられている。この場合、縦型マイクロＬＥＤチップ１０のＳｎ膜は形成する必要がない。この実装基板４００のその他のことは第６の実施の形態と同様である。
［マイクロＬＥＤチップ集積装置の製造方法］
第７の実施の形態においては、実装基板４００として図１１Ａおよび図１１Ｂに示すものの代わりに図１８Ａおよび図１８Ｂに示すものを用いることが第６の実施の形態と異なる。すなわち、図１８Ａおよび図１８Ｂに示すように、この実装基板４００においては、下部支線部電極４２０３のチップ結合部４２１の下方の部分における基板４１０上に円形の強磁性体５００が下部支線部電極４２０３の中心線に沿って一列にかつ等間隔に複数（この場合は４個）設けられており、これらの強磁性体５００を覆うように下部支線部電極４２０３が設けられている。強磁性体５００の直径は、縦型マイクロＬＥＤチップ１０のｎ側電極１７の直径と同等またはそれ以下に選ばれる。強磁性体５００にはＮｉなどの軟磁性体を用いてもよい。軟磁性体は磁場を取り去ると磁化が急速に消失する性質を有するが、短時間であれば磁性が保持される。Ｎｉは半導体プロセスで一般的に使用され、高磁性体を使うよりも低コスト化に有利である。下部支線部電極４２０３のチップ結合部４２１のうちの強磁性体５００に対応する部分が縦型マイクロＬＥＤチップ１０の結合位置となる。この結合位置のチップ結合部４２１には円形のＳｎ膜４７が設けられている。この場合、縦型マイクロＬＥＤチップ１０のＳｎ膜は形成する必要がない。この実装基板４００のその他のことは第６の実施の形態と同様である。
【0097】
図１９は図１８Ｂに示す実装基板４００の一部を模式的に示したものである。図１９に示すように、磁場印加装置（図示せず）により矢印で示すように磁場を印加することにより、強磁性体５００を磁化させる。この後、磁場の印加を停止する。この場合、磁場の印加を停止した後も、暫くは、図２０に示すように、強磁性体５００から残留磁束５０１が生じている。
【0098】
そこで、こうして残留磁束５０１が存在している状態で、インク２００を実装基板４００の一つの回路ユニット内のチップ結合部４２１に吐出させる。吐出直後の状態を図２１に示す。図２２に示すように、こうして吐出されたインク２００はチップ結合部４２１の全体に広がると同時に、このインク２００においては、強磁性体５００から生じている残留磁束５０１により、その中に含まれている複数の縦型マイクロＬＥＤチップ１０のｎ側電極１７に含まれるＮｉ膜が磁化される。このため、各縦型マイクロＬＥＤチップ１０はインク２００中を磁力により下方に引き寄せられ、最終的に各縦型マイクロＬＥＤチップ１０はｎ側電極１７側が下になるようにしてチップ結合部４２１のＳｎ膜４７に接触する。この状態を図２３に示す。
【0099】
この後、第６の実施の形態と同様にしてインク２００の溶媒の蒸発およびＳｎ膜４７の溶融固化により各縦型マイクロＬＥＤチップ１０をｎ側電極１７側を下にして機械的および電気的に結合する。符号４８は溶融固化したＳｎを示す。
【0100】
こうして、図２４に示すように、各回路ユニット内のチップ結合部４２１に縦型マイクロＬＥＤチップ１０を結合する。なお、図２４においては、図示の都合上、ｐ側電極１６が縦型マイクロＬＥＤチップ１０より小さく図示されている（図２５～図２７においても同様）。
【0101】
この後、第６の実施の形態と同様に絶縁膜４２２の形成以降の工程を進めて、図２５に示すように、目的とするマイクロＬＥＤチップ集積装置を製造する。
【0102】
［マイクロＬＥＤチップ集積装置の構造］
図２５に示すように、このマイクロＬＥＤチップ集積装置は、実装基板４００の下部支線部電極４２０３のチップ結合部４２１の下方の部分の基板４１０上に強磁性体５００が下部支線部電極４２０３の中心線に沿って複数設けられ、これらの強磁性体５００を覆うように下部支線部電極４２０３が設けられ、チップ結合部４２１に縦型マイクロＬＥＤチップ１０がｎ側電極１７側を下にして結合していることを除いて、第６の実施の形態によるマイクロＬＥＤチップ集積装置と同様な構成を有する。
図２５に示すように、このマイクロＬＥＤチップ集積装置は、実装基板４００の下部支線部電極４２０３のチップ結合部４２１の下方の部分の基板４１０上に強磁性体５００が下部支線部電極４２０３の中心線に沿って複数設けられ、これらの強磁性体５００を覆うように下部支線部電極４２０３が設けられ、チップ結合部４２１に縦型マイクロＬＥＤチップ１０がｎ側電極１７側を下にして結合していることを除いて、第６の実施の形態によるマイクロＬＥＤチップ集積装置と同様な構成を有する。
【0103】
第７の実施の形態によれば、下部支線部電極４２０３のチップ結合部２０１の下方の基板４１０上に強磁性体５００を予め設けておくことにより、その上方の部分における下部支線部電極４２０３のチップ結合部４２１上に縦型マイクロＬＥＤチップ１０を結合させることができるため、各縦型マイクロＬＥＤチップ１０の結合位置を下部支線部電極４２０３と上部電極支線部４３２との交差部に限定することができる。このため、接続不良となる縦型マイクロＬＥＤチップ１０の大幅な低減を図ることができ、ひいてはマイクロＬＥＤチップ集積装置の製造コストの低減を図ることができる。そのほか、第６および第１の実施の形態と同様な利点を得ることができる。
【0104】
このマイクロＬＥＤチップ集積装置によっても、パッシブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイを実現することができる。
【0105】
〈第８の実施の形態〉
第８の実施の形態においては、アクティブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイとして用いることができるマイクロＬＥＤチップ集積装置について説明する。
第８の実施の形態においては、アクティブマトリクス駆動方式のカラーマイクロＬＥＤディスプレイとして用いることができるマイクロＬＥＤチップ集積装置について説明する。
【0106】
［マイクロＬＥＤチップ集積装置の製造方法］
図２６は第８の実施の形態における上部電極形成前の実装基板４００を示す。図２６に示すように、実装基板４００上に下部幹線部電極４２０２が行方向に互いに平行に複数設けられている。下部幹線部電極４２０２にはこの下部幹線部電極４２０２と直交する方向、すなわち列方向に延在して複数の下部支線部電極４２０３が接続されている。下部支線部電極４２０３の下方には第２の実施の形態と同様に強磁性体５００が設けられている。そして、強磁性体５００の上方の下部支線部電極４２０３のチップ結合部４２１に縦型マイクロＬＥＤチップ１０が結合している。図２６に示す三つの回路ユニットは左からそれぞれＢ、Ｒ、Ｇの発光領域を構成しており、これらの発光領域により構成されるＲＧＢ－１画素単位が配列しており、実装基板４００全体として画素が二次元マトリクス状に配列している。実装基板４００上には、列方向に延在した電源線６１０およびデータ線６２０に加え、行方向に延在した走査線６３０も設けられている。各データ線６２０と各画素の各発光領域との間にはアクティブ駆動回路が設けられ、このアクティブ駆動回路により各画素の各発光領域を選択することができるようになっている。アクティブ駆動回路はトランジスタＴ1 、Ｔ2 およびコンデンサＣからなる。トランジスタＴ1 、Ｔ2 は一般的には多結晶Ｓｉ薄膜などの半導体薄膜を用いた薄膜トランジスタにより構成され、コンデンサＣは下部電極、絶縁膜および上部電極を積層することにより構成される。トランジスタＴ1 のソースはデータ線６２０に接続され、ドレインはトランジスタＴ2 のゲートに接続され、ゲートは走査線６３０に接続されている。トランジスタＴ2 のソースは電源線６１０に接続され、ドレインは下部電極４２０に接続されている。コンデンサＣはトランジスタＴ1 のドレインと電源線６１０との間に接続されている。走査線６３０とデータ線６２０との選択により各画素の各発光領域を選択する。後述のアクティブ駆動回路を介してこの下部幹線部電極４２０１と接続されて幅狭の下部幹線部電極４２０２がこの下部幹線部電極４２０１に平行に設けられている。
図２６は第８の実施の形態における上部電極形成前の実装基板４００を示す。図２６に示すように、実装基板４００上に下部幹線部電極４２０２が行方向に互いに平行に複数設けられている。下部幹線部電極４２０２にはこの下部幹線部電極４２０２と直交する方向、すなわち列方向に延在して複数の下部支線部電極４２０３が接続されている。下部支線部電極４２０３の下方には第２の実施の形態と同様に強磁性体５００が設けられている。そして、強磁性体５００の上方の下部支線部電極４２０３のチップ結合部４２１に縦型マイクロＬＥＤチップ１０が結合している。図２６に示す三つの回路ユニットは左からそれぞれＢ、Ｒ、Ｇの発光領域を構成しており、これらの発光領域により構成されるＲＧＢ－１画素単位が配列しており、実装基板４００全体として画素が二次元マトリクス状に配列している。実装基板４００上には、列方向に延在した電源線６１０およびデータ線６２０に加え、行方向に延在した走査線６３０も設けられている。各データ線６２０と各画素の各発光領域との間にはアクティブ駆動回路が設けられ、このアクティブ駆動回路により各画素の各発光領域を選択することができるようになっている。アクティブ駆動回路はトランジスタＴ1 、Ｔ2 およびコンデンサＣからなる。トランジスタＴ1 、Ｔ2 は一般的には多結晶Ｓｉ薄膜などの半導体薄膜を用いた薄膜トランジスタにより構成され、コンデンサＣは下部電極、絶縁膜および上部電極を積層することにより構成される。トランジスタＴ1 のソースはデータ線６２０に接続され、ドレインはトランジスタＴ2 のゲートに接続され、ゲートは走査線６３０に接続されている。トランジスタＴ2 のソースは電源線６１０に接続され、ドレインは下部電極４２０に接続されている。コンデンサＣはトランジスタＴ1 のドレインと電源線６１０との間に接続されている。走査線６３０とデータ線６２０との選択により各画素の各発光領域を選択する。後述のアクティブ駆動回路を介してこの下部幹線部電極４２０１と接続されて幅狭の下部幹線部電極４２０２がこの下部幹線部電極４２０１に平行に設けられている。
【0107】
図２７は、図２６に示す実装基板４００上に上部電極４３０を形成した状態を示す。第６の実施の形態と同様に、各回路ユニット内の全ての下部支線部電極４２０３のチップ結合部４２１に跨がるように複数の透明電極４３５が設けられている。これらの透明電極４３５に上部電極４３０の上部支線部電極４３２がそれぞれ接続されている。
【0108】
縦型マイクロＬＥＤチップ１０を青色発光とし、赤の発光領域および緑の発光領域の上方にそれぞれ赤および緑の蛍光体を形成することなどは第６の実施例と同様である。
【0109】
この第８の実施の形態によれば、実装基板４００上にＲＧＢの各発光用の縦型マイクロＬＥＤチップ１０を容易にしかも極めて短時間に能率的に実装することができ、不良の縦型マイクロＬＥＤチップ１０の影響も容易に除去することができることにより、高性能のアクティブ駆動方式のカラーマイクロＬＥＤディスプレイを低コストで実現することができる。加えて、第７の実施の形態と同様な利点を得ることもできる。
【0110】
〈第９の実施の形態〉
［横型マイクロＬＥＤチップ］
第１～第５の実施の形態においては縦型マイクロＬＥＤチップ１０について説明したが、第９の実施の形態においては横型マイクロＬＥＤチップ４０について説明する。
［横型マイクロＬＥＤチップ］
第１～第５の実施の形態においては縦型マイクロＬＥＤチップ１０について説明したが、第９の実施の形態においては横型マイクロＬＥＤチップ４０について説明する。
【0111】
図２８、図２９および図３０は横型マイクロＬＥＤチップ４０を示す。図２８は平面図、図２９は断面図、図３０は斜視図である。図２８、図２９および図３０に示すように、この横型マイクロＬＥＤチップ４０は全体として直方体状（あるいは四角柱状）の形状を有する。この横型マイクロＬＥＤチップ４０においては、第５の実施の形態と同様に、ｎ型ＧａＮ層１１上に、蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２が設けられ、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４が設けられている。ｐ型ＧａＮ層１５は全ての発光層１４を覆うように設けられている。ｐ型ＧａＮ層１５上に、ｎ型ＧａＮ層１１の短辺方向に延在する細長いｐ側電極１６がｎ型ＧａＮ層１１の長辺方向に互いに分離して複数設けられている。各ｐ側電極１６は、ｎ型ＧａＮ層１１の短辺方向に配列した複数の発光層１４に対応して設けられている。ｎ型ＧａＮ層１１の一つの短辺側の端部にはｐ型ＧａＮ層１５が設けられておらずｎ型ＧａＮ層１１が露出している。この露出した部分のｎ型ＧａＮ層１１上にｎ側電極１７が設けられている。ｎ側電極１７には、軟磁性体が含まれている必要はない。この縦型マイクロＬＥＤチップ４０のその他のことは第５の実施の形態と同様である。
【0112】
［縦型マイクロＬＥＤチップの動作］
この縦型マイクロＬＥＤチップ４０の動作は、第５の実施の形態による縦型マイクロＬＥＤチップ１０と同様である。
この縦型マイクロＬＥＤチップ４０の動作は、第５の実施の形態による縦型マイクロＬＥＤチップ１０と同様である。
【0113】
［横型マイクロＬＥＤチップの製造方法］
この横型マイクロＬＥＤチップ４０の製造方法は、ｎ型ＧａＮ層１１上に蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２を形成し、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４を形成し、全面にｐ型ＧａＮ層１５を形成した後、このｐ型ＧａＮ層１５の一端部をエッチング除去してその部分にｎ型ＧａＮ層１１を露出させ、こうして露出した部分にｎ側電極１７を形成するとともに、ｐ型ＧａＮ層１５上に複数のｐ側電極１６を形成し、最終的に複数の発光層１４を含むようにチップ化することを除いて、基本的に、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
この横型マイクロＬＥＤチップ４０の製造方法は、ｎ型ＧａＮ層１１上に蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２を形成し、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４を形成し、全面にｐ型ＧａＮ層１５を形成した後、このｐ型ＧａＮ層１５の一端部をエッチング除去してその部分にｎ型ＧａＮ層１１を露出させ、こうして露出した部分にｎ側電極１７を形成するとともに、ｐ型ＧａＮ層１５上に複数のｐ側電極１６を形成し、最終的に複数の発光層１４を含むようにチップ化することを除いて、基本的に、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
【0114】
この第９の実施の形態によれば、複数の発光層１４を有する横型マイクロＬＥＤチップ４０において、第１の実施の形態と同様な利点を得ることができる。加えて、横型マイクロＬＥＤチップ４０のｐ型ＧａＮ層１５上に複数のｐ側電極１６が形成されていることから、たとえいずれかのｐ側電極１６に欠陥が存在しても、他のｐ側電極１６を使うことができるため、横型マイクロＬＥＤチップ４０の歩留まりの向上を図ることができる。
【0115】
〈第１０の実施の形態〉
［マイクロＬＥＤチップ集積装置の製造方法］
［マイクロＬＥＤチップ集積装置の製造方法］
【0116】
この第１０の実施の形態においては、図３１Ａおよび図３１Ｂに示すような実装基板４００を用いる。ここで、図３１Ａは平面図、図３１Ｂは下部幹線部電極に沿っての断面図である。図３１Ａおよび図３１Ｂに示すように、第６の実施の形態と同様に、基板４１０の一方の主面に、下部幹線部電極４２０１、４２０２および複数の下部支線部電極４２０３からなる下部電極４２０が設けられている。この下部電極４２０を覆うように絶縁膜（図示せず）が設けられ、この絶縁膜上に、下部幹線部電極４２０２から分岐した複数の下部支線部電極４２０３から外れた位置を通るように下部幹線部電極４２０２と平行に上部電極４３０を形成する。絶縁膜は、下部幹線部電極４２０１と上部電極４３０との交差部の付近だけに形成されており、下部幹線部電極４２０１と上部電極４３０とはこの絶縁膜により互いに絶縁されている。上部電極４３０には、１本の下部幹線部電極４２０２から分岐した複数の下部支線部電極４２０３に近接した位置に延在するように長方形状の上部支線部電極４３０ａが上部電極４３０に直交する方向に突出して設けられている。この場合、複数の下部支線部電極４２０３のそれぞれの上面の少なくとも一部および上部電極４３０の上部支線部電極４３０ａの上面の一部を含む長方形の領域によりチップ結合部４２１が形成されている。
【0117】
図３２Ａに示すように、第１の実施の形態と同様に工程を進めてサファイア基板２０上に分離前の多数の横型マイクロＬＥＤチップ４０が形成されたものを複数のｐ側電極１６およびｎ側電極１７を実装基板４００上のチップ結合部４２１に向けて結合させる。この際、ｎ側電極１７は上部支線部電極４３０ａ上に、複数のｐ側電極１６は下部支線部電極４２０３上に位置するようにする。
【0118】
次に、図３２Ｂに示すように、サファイア基板２０の裏面からレーザービーム照射を行うことにより横型マイクロＬＥＤチップ４０のｎ型ＧａＮ層１１をサファイア基板２０から分離する（レーザーリフトオフ）。こうしてマストランスファーにより、実装基板４００上に多数の横型マイクロＬＥＤチップ４０を実装することができる。
【0119】
図３３Ａ、図３３Ｂおよび図３３Ｃにこうして横型マイクロＬＥＤチップ４０が実装された実装基板４００を示す。ここで、図３３Ａは平面図、図３３Ｂは下部電極に沿った断面図、図３３Ｃはチップ結合部を通る断面図である。
【0120】
この第１０の実施の形態によれば、マストランスファーにより横型マイクロＬＥＤチップ４０の実装が可能であることにより、マイクロＬＥＤチップ集積装置を容易に製造することができる。また、横型マイクロＬＥＤチップ４０のｐ型ＧａＮ層１５上に複数のｐ側電極１６が形成され、これらのｐ側電極１６がそれぞれ異なる下部支線部電極４２０３上に接続されているため、たとえいずれかのｐ側電極１６に欠陥が存在しても、他のｐ側電極１６が下部支線部電極４２０３と電気的に接続されていることから、マイクロＬＥＤチップ集積装置の歩留まりの向上を図ることができる。
【0121】
〈第１１の実施の形態〉
［縦型マイクロＬＥＤチップ］
図３４は縦型マイクロＬＥＤチップ１０を示す断面図である。図３４に示すように、この縦型マイクロＬＥＤチップ１０は第９の実施の形態による横型マイクロＬＥＤチップ４０と同様に全体として直方体状（あるいは四角柱状）の形状を有する。この縦型マイクロＬＥＤチップ１０においては、第５の実施の形態と同様に、ｎ型ＧａＮ層１１上に、蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２が設けられ、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４が設けられている。ｐ型ＧａＮ層１５は全ての発光層１４を覆うように全面に設けられている。ｐ型ＧａＮ層１５上に、ｎ型ＧａＮ層１１の短辺方向に延在する細長いｐ側電極１６がｎ型ＧａＮ層１１の長辺方向に互いに分離して複数設けられている。各ｐ側電極１６は、ｎ型ＧａＮ層１１の短辺方向に配列した複数の発光層１４に対応して設けられている。ｎ型ＧａＮ層１１の裏面にはｎ側電極１７が設けられている。この縦型マイクロＬＥＤチップ１０のその他のことは第５の実施の形態と同様である。
［縦型マイクロＬＥＤチップ］
図３４は縦型マイクロＬＥＤチップ１０を示す断面図である。図３４に示すように、この縦型マイクロＬＥＤチップ１０は第９の実施の形態による横型マイクロＬＥＤチップ４０と同様に全体として直方体状（あるいは四角柱状）の形状を有する。この縦型マイクロＬＥＤチップ１０においては、第５の実施の形態と同様に、ｎ型ＧａＮ層１１上に、蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２が設けられ、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４が設けられている。ｐ型ＧａＮ層１５は全ての発光層１４を覆うように全面に設けられている。ｐ型ＧａＮ層１５上に、ｎ型ＧａＮ層１１の短辺方向に延在する細長いｐ側電極１６がｎ型ＧａＮ層１１の長辺方向に互いに分離して複数設けられている。各ｐ側電極１６は、ｎ型ＧａＮ層１１の短辺方向に配列した複数の発光層１４に対応して設けられている。ｎ型ＧａＮ層１１の裏面にはｎ側電極１７が設けられている。この縦型マイクロＬＥＤチップ１０のその他のことは第５の実施の形態と同様である。
【0122】
［縦型マイクロＬＥＤチップの動作］
この縦型マイクロＬＥＤチップ１０の動作は、第５の実施の形態による縦型マイクロＬＥＤチップ１０と同様である。
この縦型マイクロＬＥＤチップ１０の動作は、第５の実施の形態による縦型マイクロＬＥＤチップ１０と同様である。
【0123】
［縦型マイクロＬＥＤチップの製造方法］
この縦型マイクロＬＥＤチップ１０の製造方法は、ｎ型ＧａＮ層１１上に蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２を形成し、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４を形成し、全面にｐ型ＧａＮ層１５を形成した後、ｐ型ＧａＮ層１５上に複数のｐ側電極１６を形成し、ｎ型ＧａＮ層１１の裏面にｎ側電極１７を形成し、最終的に複数の発光層１４を含むようにチップ化することを除いて、基本的に、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
この縦型マイクロＬＥＤチップ１０の製造方法は、ｎ型ＧａＮ層１１上に蜂の巣状に配列された開口１２ａを有するＳｉＯ2 膜１２を形成し、各開口１２ａの部分に六角錐台状のＧａＮ層１３および発光層１４を形成し、全面にｐ型ＧａＮ層１５を形成した後、ｐ型ＧａＮ層１５上に複数のｐ側電極１６を形成し、ｎ型ＧａＮ層１１の裏面にｎ側電極１７を形成し、最終的に複数の発光層１４を含むようにチップ化することを除いて、基本的に、第１の実施の形態による縦型マイクロＬＥＤチップ１０の製造方法と同様である。
【0124】
この第１１の実施の形態によれば、第５の実施の形態と同様な利点を得ることができるほか、次のような利点を有する。すなわち、縦型マイクロＬＥＤチップ１０のｐ型ＧａＮ層１５上に複数のｐ側電極１６が形成されていることから、たとえいずれかのｐ側電極１６に欠陥が存在しても、他のｐ側電極１６を使うことができるため、縦型マイクロＬＥＤチップ１０の歩留まりの向上を図ることができる。
【0125】
以上、この発明の実施の形態について具体的に説明したが、この発明は上述の実施の形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【0126】
例えば、上述の実施の形態において挙げた数値、構成、形状、材料、方法などはあくまでも例に過ぎず、必要に応じてこれらと異なる数値、構成、形状、材料、方法などを用いてもよい。
【符号の説明】
【0127】
１０ 縦型マイクロＬＥＤチップ
１１ ｎ型ＧａＮ層
１２ ＳｉＯ2 膜
１２ａ 開口
１３ ＧａＮ層
１４ 発光層
１５ ｐ型ＧａＮ層
１６ ｐ側電極
１７ ｎ側電極
４０ 横型マイクロＬＥＤチップ
４００ 実装基板
４１０ 基板
４２０ 下部電極
４２０１、４２０２ 下部幹線部電極
４２０３ 下部支線部電極
４２１ チップ結合部
４３０ 上部電極
４３１ 上部幹線部電極
４３２ 上部支線部電極
４３５ 透明電極
５００ 強磁性体
１１ ｎ型ＧａＮ層
１２ ＳｉＯ2 膜
１２ａ 開口
１３ ＧａＮ層
１４ 発光層
１５ ｐ型ＧａＮ層
１６ ｐ側電極
１７ ｎ側電極
４０ 横型マイクロＬＥＤチップ
４００ 実装基板
４１０ 基板
４２０ 下部電極
４２０１、４２０２ 下部幹線部電極
４２０３ 下部支線部電極
４２１ チップ結合部
４３０ 上部電極
４３１ 上部幹線部電極
４３２ 上部支線部電極
４３５ 透明電極
５００ 強磁性体
【要約】
ＡｌＧａＩｎＮ系またはＡｌＧａＩｎＰ系の発光ダイオードチップ（１０）は縦型または横型であり、ｎ型半導体層（１１）、その上の多角錐台状の半導体層（１３）、その上面および側面に沿って設けられた発光層（１４）、その上のｐ型半導体層（１５）、ｐ型半導体層に接触したｐ側電極（１６）およびｎ型半導体層に接触したｎ側電極（１７）を有する。半導体層の上面の上方のｐ型半導体層の厚さは半導体層の側面の上方のｐ型半導体層の厚さより小さい。主として半導体層の上面の発光層から光が発せられる。この発光ダイオードチップを基板上に多数実装することによりマイクロＬＥＤディスプレイなどの発光ダイオードチップ集積装置を製造する。
【図1A】
【図1B】
【図1C】
【図2】
【図3A】
【図3B】
【図3C】
【図3D】
【図3E】
【図3F】
【図3G】
【図3H】
【図3I】
【図3J】
【図3K】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図8】
【図9】
【図10】
【図11A】
【図11B】
【図12A】
【図12B】
【図13A】
【図13B】
【図14】
【図15A】
【図15B】
【図16A】
【図16B】
【図17A】
【図17B】
【図18A】
【図18B】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31A】
【図31B】
【図32A】
【図32B】
【図33A】
【図33B】
【図33C】
【図34】