特許 7422799 パワー半導体デバイス、パッケージ構造および電子デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-18

(45)【発行日】2024-01-26

(54)【発明の名称】パワー半導体デバイス、パッケージ構造および電子デバイス

(51)【国際特許分類】

   H01L 29/861 20060101AFI20240119BHJP

   H01L 29/868 20060101ALI20240119BHJP

   H01L 29/872 20060101ALI20240119BHJP

   H01L 29/06 20060101ALI20240119BHJP

   H01L 29/47 20060101ALI20240119BHJP

   H01L 29/41 20060101ALI20240119BHJP

   H01L 21/3205 20060101ALI20240119BHJP

   H01L 21/768 20060101ALI20240119BHJP

   H01L 23/522 20060101ALI20240119BHJP

   H01L 29/78 20060101ALI20240119BHJP

   H01L 29/12 20060101ALI20240119BHJP

   H01L 21/336 20060101ALI20240119BHJP

【ＦＩ】

H01L29/91 Z

H01L29/86 301D

H01L29/86 301F

H01L29/91 F

H01L29/91 K

H01L29/91 C

H01L29/06 301G

H01L29/06 301F

H01L29/06 301V

H01L29/48 D

H01L29/44 Y

H01L29/48 E

H01L21/88 S

H01L29/06 301S

H01L29/78 652P

H01L29/78 652T

H01L29/78 652Q

H01L29/78 658J

【請求項の数】 15

【外国語出願】

(21)【出願番号】P 2022056187

(22)【出願日】2022-03-30

(65)【公開番号】P2022159154

(43)【公開日】2022-10-17

【審査請求日】2022-05-10

(31)【優先権主張番号】202110347525.2

(32)【優先日】2021-03-31

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】503433420

【氏名又は名称】華為技術有限公司

【氏名又は名称原語表記】ＨＵＡＷＥＩ ＴＥＣＨＮＯＬＯＧＩＥＳ ＣＯ．，ＬＴＤ．

【住所又は居所原語表記】Ｈｕａｗｅｉ Ａｄｍｉｎｉｓｔｒａｔｉｏｎ Ｂｕｉｌｄｉｎｇ， Ｂａｎｔｉａｎ， Ｌｏｎｇｇａｎｇ Ｄｉｓｔｒｉｃｔ， Ｓｈｅｎｚｈｅｎ， Ｇｕａｎｇｄｏｎｇ ５１８１２９， Ｐ．Ｒ． Ｃｈｉｎａ

(74)【代理人】

【識別番号】100110364

【弁理士】

【氏名又は名称】実広 信哉

(74)【代理人】

【識別番号】100133569

【弁理士】

【氏名又は名称】野村 進

(72)【発明者】

【氏名】ジャオジェン・ホウ

(72)【発明者】

【氏名】ユンビン・ガオ

(72)【発明者】

【氏名】イユ・ワン

(72)【発明者】

【氏名】フェイ・フ

【審査官】多賀 和宏

(56)【参考文献】

【文献】国際公開第２０２０／０３５９３８（ＷＯ，Ａ１）

【文献】特開２０１１－１００８１１（ＪＰ，Ａ）

【文献】特開平０６－０５３２１９（ＪＰ，Ａ）

【文献】特開２００５－１５０６６１（ＪＰ，Ａ）

【文献】特開２０１５－１７９７７４（ＪＰ，Ａ）

【文献】国際公開第２０２０／２０８７０６（ＷＯ，Ａ１）

【文献】特開２０００－２９４７７１（ＪＰ，Ａ）

【文献】特開２０１８－０９３１７７（ＪＰ，Ａ）

【文献】国際公開第２０１３／１４０５７２（ＷＯ，Ａ１）

【文献】特開平０２－０４９４２９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／０６、２９／１２、２９／４１、２９／４７、２９／７８、

２９／８６１、２９／８６８、２９／８７２

Ｈ０１Ｌ ２１／３２０５、２１／３３６、２１／７６８

Ｈ０１Ｌ ２３／５２２

(57)【特許請求の範囲】

【請求項1】

半導体基板であって、前記半導体基板が、第１のタイプの不純物でドープされる、半導体基板と、
エピタキシャル層であって、前記エピタキシャル層が、前記第１のタイプの不純物でドープされ、前記エピタキシャル層が、前記半導体基板の表面に配置され、第２のタイプの不純物でドープされた第１のドープ領域が、前記エピタキシャル層の、前記半導体基板から離れた第１の表面に配置され、前記エピタキシャル層の前記第１の表面の周縁が、スクライブ領域を有する、エピタキシャル層と、
前記エピタキシャル層の、前記半導体基板から離れた片側に配置された第１の金属層であって、前記第１の金属層が、前記エピタキシャル層に電気的に接続される、第１の金属層と、
前記エピタキシャル層の、前記半導体基板から離れた片側に配置された第２の金属層であって、前記第２の金属層が、前記第１の金属層の縁と前記スクライブ領域との間の環状領域に位置する、第２の金属層と、
パッシベーション層であって、前記パッシベーション層が、環状構造であり、前記第２の金属層、および前記第１の金属層の一部を覆う、パッシベーション層と
を備えるパワー半導体デバイスであって、
前記第２の金属層が、複数の金属構造群を備え、
各金属構造群が、少なくとも１つの金属ブロックを備え、
前記金属ブロックの、前記パワー半導体デバイスの前記厚み方向に垂直な断面が、階段状である、パワー半導体デバイス。

【請求項2】

前記複数の金属構造群が、前記環状領域に分布しており、前記複数の金属構造群が、間隔をおいて対をなして配置される、請求項１に記載のパワー半導体デバイス。

【請求項3】

前記エピタキシャル層の、前記パワー半導体デバイスの厚み方向に垂直な断面が、矩形であり、
前記環状領域が、矩形のリングであり、前記環状領域の４つの角部が、前記エピタキシャル層の４つの角部にそれぞれ対向して配置され、４つの金属構造群が存在し、前記４つの金属構造群が、前記環状領域の前記４つの角部にそれぞれ位置する、
請求項２に記載のパワー半導体デバイス。

【請求項4】

前記少なくとも１つの金属ブロックが、前記パワー半導体デバイスの縁から中心に向かう方向に配列される、請求項２または３に記載のパワー半導体デバイス。

【請求項5】

前記金属ブロックが、第１の部分および第２の部分を備え、前記第１の部分および前記第２の部分が、接続され、夾角によって分離される、請求項４に記載のパワー半導体デバイス。

【請求項6】

前記第１の部分および前記第２の部分が、前記エピタキシャル層の前記第１の表面の２つの隣接する辺に沿ってそれぞれ配置される、請求項５に記載のパワー半導体デバイス。

【請求項7】

前記金属ブロックが、段平面と、２つの隣接する段平面間に接続された接続表面とを備え、前記段平面および前記接続表面が、前記エピタキシャル層の前記第１の表面の２つの隣接する辺に沿ってそれぞれ配置される、請求項１に記載のパワー半導体デバイス。

【請求項8】

前記金属ブロックの、前記パワー半導体デバイスの前記厚み方向に垂直な断面が、円弧状である、請求項４に記載のパワー半導体デバイス。

【請求項9】

前記パワー半導体デバイスが、フィールド酸化層をさらに備え、前記フィールド酸化層が、環状構造であり、前記フィールド酸化層の外側、および前記スクライブ領域が、間隔をおいて配置され、前記フィールド酸化層の内側が、前記第１の金属層の前記縁と、前記エピタキシャル層との間に位置し、
前記第２の金属層が、前記フィールド酸化層の、前記エピタキシャル層から離れた表面に配置される、
請求項１から８のいずれか一項に記載のパワー半導体デバイス。

【請求項10】

前記フィールド酸化層に貫通孔が設けられ、前記第２の金属層が、前記貫通孔を用いて、前記エピタキシャル層に電気的に接続される、請求項９に記載のパワー半導体デバイス。

【請求項11】

第２のドープ領域が、前記エピタキシャル層の前記第１の表面の、前記貫通孔に対応する位置にさらに配置され、前記第２のドープ領域が、前記第１のタイプの不純物でドープされ、
前記第２の金属層が、前記貫通孔を用いて、前記第２のドープ領域に電気的に接続される、請求項１０に記載のパワー半導体デバイス。

【請求項12】

前記パッシベーション層が、少なくとも１つの層構造を備え、前記層構造が誘電材料で作製される、請求項１から１１のいずれか一項に記載のパワー半導体デバイス。

【請求項13】

前記パワー半導体デバイスが、保護層をさらに備え、前記保護層が、環状構造であり、前記保護層が、前記パッシベーション層、および前記第１の金属層の一部を覆う、請求項１から１２のいずれか一項に記載のパワー半導体デバイス。

【請求項14】

基板と、リードと、請求項１から１３のいずれか一項に記載のパワー半導体デバイスとを備えるパッケージ構造であって、
前記パワー半導体デバイスが、前記基板の表面に配置され、
前記リードが、前記基板の、前記パワー半導体デバイスと同じ側の表面に配置され、前記リードが、前記パワー半導体デバイスの周囲に配置され、前記リードの第１の端部が、前記パワー半導体デバイスに電気的に接続される、
パッケージ構造。

【請求項15】

回路基板と、請求項１４に記載のパッケージ構造とを備える電子デバイスであって、前記パッケージ構造が、前記回路基板に配置され、信号ピンが、前記回路基板の、前記パッケージ構造から離れた領域に配置され、前記信号ピンが、前記リードの第２の端部に電気的に接続される、電子デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本出願は、電子デバイス技術の分野に関し、特に、パワー半導体デバイス、パッケージ構造および電子デバイスに関する。

【背景技術】

【0002】

電力システム、データセンタ、電気自動車、新エネルギー利用などの複数の分野では、パワー電子デバイスを用いてエネルギー変換を実装することが共通の手段である。パワーエレクトロニクスコンバータの基本ユニットとして、パワー半導体デバイスは、パワーエレクトロニクスコンバータに不可欠である。半導体デバイスは、通常、半導体基板層、金属電極層、パッシベーション層、プラスチックパッケージ層などを含む多層構造を含む。層構造は、種々の固有熱特性を有する。温度サイクルおよび温度衝撃などの信頼性試験工程では、熱膨張係数（coefficient of thermal expansion、ＣＴＥ）の不一致に起因して、層構造間にせん断応力が発生する。サイクル数が特定の値を超えると、応力が金属材料の降伏強度さえ超え、金属電極層を変形させる。この場合、せん断応力は、固いパッシベーション層によってほぼ完全に支えられる。その結果、パッシベーション層の内側に亀裂が生じる。亀裂がさらに進展すると、半導体デバイスが故障するおそれがある。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本出願は、パワー半導体デバイスの故障のリスクを低減するために、パワー半導体デバイス、パッケージ構造、および電子デバイスを提供する。

【課題を解決するための手段】

【0004】

第１の態様によれば、本出願は半導体デバイスを提供する。半導体デバイスは、半導体基板と、エピタキシャル層と、第１の金属層と、第２の金属層と、パッシベーション層とを含む。半導体基板は、第１のタイプの不純物でドープされる。エピタキシャル層は、半導体基板の表面に配置され、エピタキシャル層も第１のタイプの不純物でドープされてもよい。また、第２のタイプの不純物でドープされた第１のドープ領域が、エピタキシャル層の、半導体基板から離れた第１の表面にさらに配置されてもよく、エピタキシャル層の第１の表面の周縁は、スクライブ領域を有する。第１の金属層は、エピタキシャル層の、半導体基板から離れた片側に配置され、第１の金属層は、エピタキシャル層に電気的に接続される。第２の金属層は、エピタキシャル層の、半導体基板から離れた片側に配置される。また、半導体デバイスの縁から中心に向かう方向において、第２の金属層は、スクライブ領域と、第１の金属層の縁との間に位置してもよい。パッシベーション層は、第１の金属層の、半導体基板から離れた片側に配置されてもよい。パッシベーション層は、環状構造であってもよい。パッシベーション層は、第２の金属層、および第１の金属層の縁を覆ってもよく、外部の不純物および水分の浸入を防ぐように構成され、その結果、パワー半導体デバイスの安定性および信頼性が向上し得る。

【0005】

前述の解決策では、第２の金属層は、第１の金属層よりもパワー半導体デバイスの縁に近く、その結果、パッシベーション層は、パワー半導体デバイスの縁にある第２の金属層にステップ構造を形成する。温度サイクルおよび温度衝撃などの信頼性試験において、パッシベーション層の応力集中点は、第２の金属層のところでパッシベーション層によって形成されるステップ構造に移され得る。ステップ構造のところで、パッシベーション層に亀裂が生じても、パワー半導体デバイスの電気機能領域は影響を受けず、その結果、パワー半導体デバイスの電気的な故障のリスクが低減され得る。

【0006】

具体的な配置時において、パワー半導体デバイスは、ショットキーダイオードまたはパワー金属酸化膜半導体電界効果トランジスタである。

【0007】

いくつかの可能な実装解決策では、第２の金属層は、複数の金属構造群を含んでもよく、複数の金属構造群は、環状領域に間隔をおいて対をなして配置されてもよい。このようにして、パッシベーション層の縁は、周方向に、複数のステップ構造を形成してもよく、その結果、パッシベーション層の応力集中点は、パッシベーション層の縁に効果的に移され得る。

【0008】

いくつかの可能な実装解決策では、エピタキシャル層の、パワー半導体デバイスの厚み方向に垂直な断面は、矩形であってもよい。この場合、環状領域は、代替的に、エピタキシャル層の形状に合う矩形のリングであってもよく、環状領域の４つの角部は、エピタキシャル層の４つの角部に対向してそれぞれ配置される。４つの金属構造群が存在してもよい。４つの金属構造群は、環状領域の４つの角部にそれぞれ配置されてもよく、その結果、ステップ構造は、パッシベーション層の４つの角部にそれぞれ形成され、パッシベーション層の応力集中点は、縁の４つの角部に移される。

【0009】

具体的な配置時において、各金属構造群は、少なくとも１つの金属ブロックを含んでもよく、少なくとも１つの金属ブロックは、パワーデバイスの縁から中心に向かう方向に配列されてもよい。このようにして、少なくとも１つのステップ構造は、パッシベーション層の縁で内側から外側に形成されてもよく、その結果、パッシベーション層の応力集中点は、パッシベーション層の縁に、より効果的に移される。

【0010】

例えば、各金属構造群には、１つ、２つ、３つなどの複数の金属ブロックが存在してもよい。これに対応して、１つ、２つ、または３つのステップ構造が、パッシベーション層の縁に形成されてもよい。

【0011】

具体的な実装解決策では、金属ブロックは、互いに接続され、夾角によって分離される、第１の部分および第２の部分を含んでもよい。具体的な配置時において、第１の部分と第２の部分との間の夾角は、０°～１８０°の範囲であってもよい。

【0012】

例えば、第１の部分および第２の部分は、互いに垂直であってもよい。この場合、第１の部分および第２の部分は、エピタキシャル層の第１の表面の２つの隣接する辺に沿ってそれぞれ配置される。この配置方法は、金属ブロックの位置で、パッシベーション層の応力集中度を向上させるために用いられることができ、その結果、パワー半導体デバイスの電気機能領域に対する影響が低減される。

【0013】

また、実際の適用では、第１の部分および第２の部分によって形成される夾角は、パワー半導体デバイスの縁に向かって配置されてもよく、またはパワー半導体デバイスの縁に対向して配置されてもよい。これは、本出願では限定されない。２つの配置方法の両方が、金属ブロックの位置で、パッシベーション層の応力集中度を向上させるために用いられ得る。

【0014】

具体的な実装解決策では、金属ブロックの、パワー半導体デバイスの厚み方向に垂直な断面は、階段状であってもよい。金属ブロックは、段平面と、２つの隣接する段平面間に接続された接続表面とを含んでもよい。段平面および接続表面は、エピタキシャル層の第１の表面の２つの隣接する縁に沿ってそれぞれ配置されてもよい。この配置方法は、金属ブロックの位置で、パッシベーション層の応力集中度を向上させるためにも用いられ得る。

【0015】

具体的な配置時において、金属ブロックの階段形状は、種々の方法で高くなっていてもよい。例えば、金属ブロックの階段形状は、右下から左上に高くなっていてもよいし、左下から右上に高くなっていてもよい。これは、本出願では限定されない。２つの配置方法の両方が、金属ブロックの位置で、パッシベーション層の応力集中度を向上させるために用いられ得る。

【0016】

具体的な実装解決策では、金属ブロックの、パワー半導体デバイスの厚み方向に垂直な断面は、さらに円弧状であってもよい。具体的な配置時において、金属ブロックは、パワー半導体デバイスの縁に向かって突出してもよく、円弧の中心角は、０°～９０°の範囲であってもよい。例えば、円弧の中心角が９０°である場合、円弧の両側の端点の接線は、エピタキシャル層の第１の表面の２つの隣接する縁に沿って、それぞれ配置されてもよい。この配置方法は、金属ブロックの位置で、パッシベーション層の応力集中度を向上させるためにも用いられ得る。

【0017】

いくつかの可能な実装解決策では、パワー半導体デバイスは、フィールド酸化層をさらに含んでもよく、フィールド酸化層は、環状構造であってもよく、フィールド酸化層の外側、およびスクライブ領域は、間隔をおいて配置され、フィールド酸化層の内側は、第１の金属層の縁と、エピタキシャル層との間に位置する。第２の金属層は、フィールド酸化層とパッシベーション層との間に配置される。フィールド酸化層は、パワー半導体デバイスの端子領域の表面を保護し、端子領域に対する外部電荷の影響を低減することができ、その結果、パワー半導体デバイスの動作信頼性が向上し得る。

【0018】

いくつかの可能な実装解決策では、フィールド酸化層に貫通孔が設けられてもよく、第２の金属層は、貫通孔を用いて、エピタキシャル層に電気的に接続されてもよく、その結果、第２の金属層およびエピタキシャル層は、等電位を維持して、パワー半導体デバイスの信頼性をさらに向上させることができる。

【0019】

また、第１のタイプの不純物でドープされた第２のドープ領域は、エピタキシャル層の第１の表面の、貫通孔に対応する位置にさらに配置されてもよく、第２の金属層は、貫通孔を用いて、第２のドープ領域に特に電気的に接続されてもよい。

【0020】

具体的な配置時において、第２のドープ領域における第１のタイプの不純物のドーピング密度は、エピタキシャル層における第１のタイプの不純物のドーピング密度よりも大きくてもよく、その結果、第２の金属層およびエピタキシャル層は、等電位をより効果的に維持することができる。

【0021】

いくつかの可能な実装解決策では、パッシベーション層は、少なくとも１つの層構造を含んでもよく、層構造は誘電材料で作製されてもよい。例えば、層構造は、具体的には二酸化ケイ素、窒化ケイ素、または半絶縁性多結晶シリコンのうちの１つで作製されてもよい。

【0022】

いくつかの可能な実装解決策では、パワー半導体デバイスは、保護層をさらに含んでもよく、保護層も、環状構造であってもよく、保護層は、パッシベーション層、および第１の金属層の一部を覆ってもよい。保護層は、後続のパッケージング工程において、デバイスの表面のプラスチックパッケージ材料のはみ出しを緩和するように構成されてもよく、プラスチックパッケージ材料内の粒子がデバイスの内側に広がるのを防止することができ、その結果、パワー半導体デバイスの安定性および信頼性が向上し得る。例えば、保護層は、ポリイミド、パラフェニレンベンゾビスオキサゾール繊維などで作製されてもよい。

【0023】

第２の態様によれば、本出願はパッケージ構造をさらに提供する。パッケージ構造は、前述の可能な実装解決策のいずれか１つにおいて、基板、リード、およびパワー半導体デバイスを含む。パワー半導体デバイスは、基板の表面に配置される。リードは、基板の、パワー半導体デバイスと同じ側の表面に配置され、リードは、パワー半導体デバイスの周囲に配置され、リードの第１の端部は、パワー半導体デバイスに電気的に接続される。温度サイクルや温度衝撃などの信頼性試験では、パワー半導体デバイスの応力集中点が角部領域に移され得る。亀裂が生じても、パワー半導体デバイスの電気機能領域は影響を受けず、その結果、パワー半導体デバイスの電気的な故障のリスクが低減され得、パッケージ構造の信頼性がさらに向上し得る。

【0024】

第３の態様によれば、本出願は電子デバイスをさらに提供する。電子デバイスは、前述の実装解決策における、回路基板およびパッケージ構造を含んでもよい。パッケージ構造は、はんだ付けなどによって回路基板に固定されてもよい。信号ピンは、回路基板の、パッケージ構造から離れた領域にさらに配置されてもよく、信号ピンは、リードの第２の端部に接続されてもよく、その結果、パッケージ構造は、回路基板のケーブルを用いて、他のデバイスに接続されることができ、パワー半導体デバイスと外部回路との間の接続がさらに実装される。パワー半導体デバイスの電気的な故障のリスクが低いため、電子デバイスの安定性が向上し得る。

【図面の簡単な説明】

【0025】

【図1】パワー半導体デバイスの断面構造の概略図である。

【図2】本出願の一実施形態によるパワー半導体デバイスの部分平面構造の概略図である。

【図3】図２のＡ－Ａの位置で示される、パワー半導体デバイスの断面構造の概略図である。

【図4】本出願の一実施形態による別のパワー半導体デバイスの部分平面構造の概略図である。

【図5】図４のＢ－Ｂの位置で示される、パワー半導体デバイスの断面構造の概略図である。

【図6】本出願の一実施形態によるさらに別のパワー半導体デバイスの部分平面構造の概略図である。

【図7】本出願の一実施形態によるさらに別のパワー半導体デバイスの部分平面構造の概略図である。

【図8】本出願の一実施形態によるさらに別のパワー半導体デバイスの部分平面構造の概略図である。

【図9】本出願の一実施形態によるさらに別のパワー半導体デバイスの部分断面構造の概略図である。

【図10】本出願の一実施形態によるパッケージ構造の構造の概略図である。

【発明を実施するための形態】

【0026】

添付の図面の符号：
１００－パワー半導体デバイス、１０－半導体基板、２０－エピタキシャル層、３０－第１の金属層、４０－パッシベーション層、
５０－保護層、１１０－スクライブ領域、１２０－端子領域、１３０－活性領域、２１－第１のドープ領域、６０－フィールド酸化層、
７０－第２の金属層、７１－金属構造、７１１－金属ブロック、７１１１－第１の部分、７１１２－第２の部分、
７１１３－段平面、７１１４－段差面、８０－絶縁層、８１－ゲート、６１－多結晶シリコン材料、６２－ゲート信号ケーブル、
６３－貫通孔、２００－基板、３００－リードフレーム。

【0027】

本出願の目的、技術的解決策および利点をより明確にするために、以下は、添付の図面を参照して本出願を詳細にさらに説明する。

【0028】

電力システム、データセンタ、電気自動車、新エネルギー利用などの複数の分野では、パワー電子デバイスを用いてエネルギー変換を実装することが共通の手段である。パワーエレクトロニクスコンバータの基本ユニットとして、パワー半導体デバイスは、パワーエレクトロニクスコンバータに不可欠である。

【0029】

炭化ケイ素（ＳｉＣ）は、第３世代のワイドバンドギャップ半導体材料である。炭化ケイ素は、従来のシリコン材料と比較して、高い臨界破壊電界強度、高い熱伝導率、および高い固有動作温度などの優れた特徴を有する。炭化ケイ素を用いて製造された、ショットキーダイオード（schottky barrier diode、ＳＢＤ）や金属酸化膜半導体電界効果トランジスタ（metal-oxide-semiconductor field-effect transistor、ＭＯＳＦＥＴ）などのパワーデバイスは、高いジャンクション温度、低いスイッチング損失などの利点がある。これにより、パワーエレクトロニクスシステムの高周波化および軽量化が容易になり、力率改善（power factor correction、ＰＦＣ）整流器、光起電力インバータ、および車載電気駆動システムなどの分野に広く適用されている。

【0030】

ショットキーダイオードは、金属と半導体との接触によって形成される金属－半導体接合の原理に従って製造される。したがって、ショットキーダイオードは、金属－半導体ダイオードまたは表面障壁ダイオードとも呼ばれる。ショットキーダイオードは、短い逆回復時間、および低い順方向導通電圧を有する。したがって、ショットキーダイオードは、高周波および低電圧のシナリオで用いられることが多い。以下は、まず、パワー半導体デバイスがショットキーダイオードである例を用いて説明する。

【0031】

図１は、パワー半導体デバイスの断面構造の概略図である。図１を参照すると、パワー半導体デバイス１００は、順次積層される、半導体基板１０、エピタキシャル層２０、第１の金属層３０、パッシベーション層４０、および保護層５０を含んでもよい。また、パワー半導体デバイスは、機能領域の分割に基づいて、縁から中心に向かう方向に、スクライブ領域１１０、端子領域１２０、活性領域１３０をさらに順次含んでもよい。複数の基本機能セルが活性領域１３０に配置されて、半導体デバイスの機能の正常な実装を確保する。端子領域１２０は、半導体デバイスの降伏電圧を確保して、半導体デバイスの動作信頼性を向上させることができる。スクライブ領域１１０は、その後の切断作業を案内してもよい。層構造が製造された後、ウエハは、切断ツールを用いて、スクライブ領域に沿って、複数の独立したパワー半導体デバイス１００に切断されてもよい。

【0032】

具体的な実装形態では、半導体基板１０は、具体的には炭化ケイ素基板であってもよく、半導体基板１０は、第１のタイプの不純物でドープされてもよい。第１のタイプの不純物は、Ｎ型不純物であってもよいし、Ｐ型不純物であってもよい。第１のタイプの不純物がＮ型不純物である場合、形成される半導体基板１０はＮ型半導体基板であり、第１のタイプの不純物がＰ型不純物である場合、形成される半導体基板１０はＰ型半導体基板であることが理解されよう。以下の実施形態は、第１のタイプの不純物がＮ型不純物である例を用いて説明される。

【0033】

エピタキシャル層２０は、半導体基板１０の表面に配置され、エピタキシャル層２０も第１のタイプの不純物でドープされてもよい。具体的な実装形態では、エピタキシャル層２０における第１のタイプの不純物のドーピング密度は、半導体基板１０の第１のタイプの不純物のドーピング密度とは異なってもよい。例えば、エピタキシャル層２０における第１のタイプの不純物のドーピング密度は、半導体基板１０の第１のタイプの不純物のドーピング密度よりも小さくてもよい。パワー半導体デバイスの性能パラメータは、エピタキシャル層２０における第１のタイプの不純物のドーピング密度を調整することによって制御され得る。例えば、エピタキシャル層２０における第１のタイプの不純物のドーピング密度が大きくなると、半導体デバイスの降伏電圧および特有のオン抵抗の両方が低下する場合がある。あるいは、エピタキシャル層２０における第１のタイプの不純物のドーピング密度が大きくなると、半導体デバイスの降伏電圧および特有のオン抵抗の両方が高くなる。

【0034】

また、半導体デバイスの降伏電圧や特有のオン抵抗も、エピタキシャル層２０の厚さによって影響を受ける。例えば、エピタキシャル層２０の厚さが厚くなるにつれ、半導体デバイスの降伏電圧および特有のオン抵抗の両方が高くなる。エピタキシャル層２０の厚さが薄くなるにつれ、半導体デバイスの降伏電圧および特有のオン抵抗の両方が低くなる。したがって、実際の適用では、エピタキシャル層２０の厚さ、およびエピタキシャル層２０における第１のタイプの不純物のドーピング密度は、適用シナリオの要件に基づいて設計されて、適切な性能パラメータを得てもよい。

【0035】

引き続き図１を参照されたい。エピタキシャル層２０は、半導体基板１０から離れて配置された第１の表面を有し、複数の第１のドープ領域２１が、エピタキシャル層２０の第１の表面に配置され、第１のドープ領域２１は、第２のタイプの不純物でドープされる。第１のタイプの不純物がＮ型不純物である場合、第２のタイプの不純物はＰ型不純物であることを理解されたい。この場合、第１のドープ領域はＰ型ドープ領域である。第１のドープ領域２１は、活性領域１３０および端子領域１２０に別々に配置されてもよいことに留意されたい。活性領域１３０の第１のドープ領域２１は、ストリップ構造であってもよく、活性領域１３０の複数の第１のドープ領域２１は、パワー半導体デバイス１００の基本機能セルを形成するように、アレイ状に配列されてもよい。端子領域１２０内の第１のドープ領域２１は、環状構造であってもよく、端子領域１２０内の複数の第１のドープ領域２１は、電界を水平に広げるように、放射状に配列されてもよい。このようにして、活性領域１３０のＰＮ接合の耐電圧性能が確保される。

【0036】

第１の金属層３０は、エピタキシャル層２０の第１の表面に配置される。具体的な配置時において、第１の金属層３０は、活性領域１３０を覆って、活性領域１３０のＮ型半導体との確実な接触を確保してもよい。第１の金属層３０の材料は限定されない。例えば、第１の金属層３０は、チタン、タングステン、モリブデン、金、銀、アルミニウム、ニッケルなどであってもよい。本実施形態では、第１の金属層３０は、パワー半導体デバイス１００の正極として用いられてもよく、Ｎ型半導体（半導体基板１０およびエピタキシャル層２０）は、パワー半導体デバイス１００の負極として用いられてもよい。第１の金属層３０がＮ型半導体に接した後、第１の金属層３０とＮ型半導体の電力作用が異なるため、Ｎ型半導体中の電子が高エネルギー準位から低エネルギー準位に放出され、表面の中性が破壊され、空乏層が形成され、Ｎ型半導体から第１の金属層３０への電界が確立され、電子が第１の金属層３０からＮ型半導体にドリフトする。電子放出とドリフト運動との相対的平衡が達成されると、安定したショットキー障壁が形成される。ショットキー接合の両端に順バイアス電圧が加えられると、すなわち、第１の金属層３０が電源の正極に接続され、Ｎ型半導体基板が電源の負極に接続されると、ショットキー障壁が低くなり、電子放出が促進され、順バイアス電圧が十分に高いときに順方向電流が形成される。これに対して、ショットキー接合の両端に逆バイアス電圧が加えられると、ショットキー障壁が高くなり、電子放出が抑制され、逆向きのブロックが形成される。

【0037】

パッシベーション層４０は、第１の金属層３０の、半導体基板から離れた片側に配置されてもよい。具体的な配置時において、パッシベーション層４０は、環状構造であってもよく、パッシベーション層４０の内側は第１の金属層３０の縁を覆ってもよく、パッシベーション層４０の外側、およびスクライブ領域１１０は、間隔をおいて配置される。パッシベーション層４０は、外部の不純物および水分の浸入を防ぐことができ、その結果、パワー半導体デバイス１００の安定性および信頼性が向上し得る。いくつかの実施形態では、パッシベーション層４０は、単層構造であってもよい。この場合、パッシベーション層４０は、二酸化ケイ素、窒化ケイ素、または半絶縁性多結晶シリコンのうちの１つで作製されてもよい。いくつかの他の実施形態では、パッシベーション層４０は、代替的に多層構造であってもよく、層構造の材料は異なり、二酸化ケイ素、窒化ケイ素、または半絶縁性多結晶シリコンのうちの１つであってもよい。本出願の実施形態で用いられる「内側」および「外側」などの方向の用語は、主にパワー半導体デバイス１００の構造に基づいて説明されることに留意されたい。パワー半導体デバイス１００の縁に近い片側は、外側として定義され、パワー半導体デバイス１００の縁から遠い片側は、内側として定義される。

【0038】

保護層５０は、パッシベーション層４０の、半導体基板１０から離れた片側に配置されてもよい。あるいは、保護層５０は、環状構造であってもよい。保護層５０の内側は、パッシベーション層４０および第１の金属層３０の一部を覆ってもよく、保護層５０の外側は、スクライブ領域１１０まで延在してもよい。本実施形態では、保護層５０は、ポリイミド（polyimide、ＰＩ）またはポリベンゾオキサゾール（polybenzoxazole、ＰＢＯ）などで作製されてもよい。保護層５０は、後続のパッケージング工程において、デバイスの表面のプラスチックパッケージ材料のはみ出しを緩和するように構成されてもよく、プラスチックパッケージ材料内の粒子がデバイスの内側に広がるのを防止することができ、その結果、パワー半導体デバイス１００の安定性および信頼性が向上し得る。

【0039】

いくつかの実施形態では、フィールド酸化層６０は、パワー半導体デバイス１００の端子領域１２０内にさらに配置されてもよいことが理解されよう。フィールド酸化層６０はまた、環状構造であってもよく、フィールド酸化層６０の内側は、第１の金属層３０とエピタキシャル層２０との間に位置し、フィールド酸化層６０の外側およびスクライブ領域１１０は、間隔をおいて配置される。フィールド酸化層６０の材料は、二酸化ケイ素（ＳｉＯ２）、リンケイ酸ガラス（phosphosilicate glass、ＰＳＧ）、ホウリンケイ酸ガラス（boro-phospho-silicate glass、ＢＰＳＧ）などであってもよい。フィールド酸化層６０は、端子領域１２０の表面を保護し、端子領域１２０に対する外部電荷の影響を低減することができ、その結果、パワー半導体デバイス１００の動作信頼性が向上し得る。

【0040】

図１に示される実施形態におけるパワー半導体デバイスでは、層構造の固有の熱特性が一致しないため、温度サイクルおよび温度衝撃などの信頼性試験工程において、ＣＴＥ値の不一致に起因して、半導体基板１０、パッシベーション層４０、および保護層５０などの層構造間にせん断応力が発生する。サイクル数が特定の値を超えると、応力が第１の金属層３０の金属材料の降伏強度さえ超えてしまい、第１の金属層３０を変形させてしまう。この場合、せん断応力は、固いパッシベーション層４０によってほぼ完全に支えられる。その結果、パッシベーション層４０の内側に亀裂が生じる。

【0041】

また、第１の金属層３０は厚く、全体のサイズが大きいため、第１の金属層３０の変形は、より深刻である。従来のシリコン材料の半導体基板と比較して、炭化ケイ素材料のＣＴＥ値は、パッシベーション層４０の材料のＣＴＥ値と大きく異なる。したがって、応力集中の問題も、より深刻であり、第１の金属層３０の縁にあるパッシベーション層４０によって形成される、ステップ領域Ｓに応力が特に集中しやすい。その結果、領域内のパッシベーション層４０に亀裂が生じるリスクがさらに増大する。亀裂がさらに進展すると、デバイスの電気的機能領域が影響を受け、したがって、パワー半導体デバイス１００が故障するおそれがある。

【0042】

図２は、本出願の一実施形態によるパワー半導体デバイスの部分平面構造の概略図であり、図３は、図２のＡ－Ａの位置で示される、パワー半導体デバイスの断面構造の概略図である。図３および図４を参照すると、前述の問題に対して、本出願のいくつかの実施形態では、パワー半導体デバイス１００は、第２の金属層７０をさらに含んでもよい。第２の金属層７０は、積層方向において、フィールド酸化層６０とパッシベーション層４０との間に配置される。また、パワー半導体デバイス１００の縁から中心に向かう方向において、第２の金属層７０は、スクライブ領域１１０と、第１の金属層３０の縁との間の環状領域に位置する。したがって、第２の金属層７０は、第１の金属層３０よりもパワー半導体デバイス１００の縁に近く、エピタキシャル層２０の第１の表面にある第２の金属層７０の突出部は、第１のドープ領域２１の外側で、端子領域１２０の最も縁に位置し、すなわち、第２の金属層７０は、パワー半導体デバイス１００の電気機能領域１４０の外側に位置し、その結果、パッシベーション層４０は、パワー半導体デバイス１００の縁にある第２の金属層７０に、ステップ構造４１を形成する。実験結果およびシミュレーション結果の検証に基づいて、温度サイクルおよび温度衝撃などの信頼性試験工程では、パッシベーション層４０の応力集中点は、パワー半導体デバイス１００の縁に近いステップ構造４１により集中しやすい。したがって、第２の金属層７０を配置することにより、信頼性試験工程における応力集中点は、半導体デバイスの縁領域に移され得る。この領域のステップ構造４１で、パッシベーション層４０に亀裂が生じても、半導体デバイスの電気機能領域は影響を受けず、その結果、半導体デバイスの電気的な故障のリスクが低減され得る。

【0043】

第２の金属層７０の材料は、第１の金属層３０の材料と同じであってもよく、例えば、チタン、タングステン、モリブデン、金、銀、アルミニウムまたはニッケルであってもよい。このようにして、第２の金属層７０および第１の金属層３０の受入材料は、標準化され得る。これは、パワー半導体デバイス１００の製造コストを低減するのに役立ち得る。

【0044】

具体的な実装形態では、第２の金属層７０は複数の金属構造群７１を含んでもよい。複数の金属構造群７１は、スクライブ領域１１０と第１の金属層３０の縁との間の環状領域に間隔をおいて分布してもよい。したがって、パッシベーション層４０の縁は、周方向に、複数のステップ構造４１を形成してもよく、その結果、パッシベーション層４０の応力集中点は、パッシベーション層４０の縁に効果的に移され得る。

【0045】

例えば、いくつかの実施形態では、パワー半導体デバイス１００の厚さに垂直な方向における、エピタキシャル層２０の断面および半導体基板１０の断面は、矩形であってもよい。この場合、スクライブ領域１１０と第１の金属層３０の縁との間の環状領域も略矩形のリングであり、環状領域の４つの角部は、エピタキシャル層２０の４つの角部に対向してそれぞれ配置される。第２の金属層７０は、４つの金属構造群を含んでもよく、４つの金属構造群７１は、パッシベーション層４０の４つの角部にステップ構造４１をそれぞれ形成し、さらに、パッシベーション層４０の応力集中点をパッシベーション層４０の４つの角部に移すために、環状領域の４つの角部にそれぞれ位置してもよい。

【0046】

図４は、本出願の一実施形態による別のパワー半導体デバイスの部分平面構造の概略図であり、図５は、図４のＢ－Ｂの位置で示される、パワー半導体デバイスの断面構造の概略図である。図４および図５を参照すると、本出願の本実施形態では、各金属構造群７１は、少なくとも１つの金属ブロック７１１を含んでもよい。例えば、各金属構造群７１には、１つ、２つ、または３つの金属ブロック７１１が存在してもよい。図５では、各金属構造群７１が２つの金属ブロック７１１を含む例が、説明のために用いられる。この場合、２つの金属ブロック７１１は、パワー半導体デバイス１００の縁から中心に向かう方向に配列されて、パッシベーション層４０の縁に、内側ステップ構造４１および外側ステップ構造４１を形成してもよい。これは、パッシベーション層４０の応力集中点を、パッシベーション層４０の縁に、より効果的に移すのに役立つ。

【0047】

引き続き図４および図５を参照されたい。金属ブロック７１１は、互いに接続され、夾角によって分離される、第１の部分７１１１および第２の部分７１１２を含んでもよい。具体的な実装形態では、第１の部分７１１１と第２の部分７１１２との間の夾角は、０°～１８０°の範囲であってもよい。これは、本出願では特に限定されない。例えば、第１の部分７１１１および第２の部分７１１２は、互いに垂直であってもよく、すなわち、金属ブロック７１１の断面形状はＬ字形である。金属ブロック７１１は、エピタキシャル層２０の角部の近くに配置される。エピタキシャル層２０の断面形状が矩形である場合、第１の部分７１１１および第２の部分７１１２は、エピタキシャル層２０の第１の表面の２つの隣接する縁に沿って、それぞれ配置されてもよい。この配置方法は、金属構造のところで、パッシベーション層４０の応力集中度を向上させるのに役立ち、その結果、パワー半導体デバイス１００の電気機能領域に対する影響が低減される。

【0048】

また、本出願の本実施形態では、図４に示されるように、第１の部分７１１１および第２の部分７１１２によって形成される夾角は、パワー半導体デバイス１００の縁に対向して配置されてもよく、またはパワー半導体デバイス１００の縁に向かって配置されてもよい。これは、本出願では限定されない。２つの配置方法の両方が、金属構造７１のところで、パッシベーション層４０の応力集中度を向上させるために用いられ得る。各金属構造群７１において、金属ブロック７１１は同じ方向に配置されてもよいことが理解されよう。これは、金属構造７１によって占有される空間を縮小するのに役立ち、パワー半導体デバイス１００の全体の構造サイズへの影響をさらに低減する。

【0049】

図６は、本出願の一実施形態によるさらに別のパワー半導体デバイスの部分平面構造の概略図である。図６のＣ－Ｃの位置で示される、パワー半導体デバイスの断面構造の概略図について、図５を参照されたい。図５および図６を参照されたい。本実施形態において、金属ブロック７１１の、パワー半導体デバイス１００の厚み方向に垂直な部分は、階段状であってもよい。具体的な配置時において、金属ブロック７１１は、段平面７１１３と、２つの隣接する段平面７１１３間に接続された接続表面７１１４とを含んでもよい。段平面７１１３および段差面７１１４の両方が、エピタキシャル層２０の第１の表面に垂直であることが理解されよう。金属ブロック７１１は、エピタキシャル層２０の角部の近くに配置される。エピタキシャル層２０の断面形状が矩形である場合、金属ブロック７１１の、段平面７１１３および接続表面７１１４は、エピタキシャル層２０の第１の表面の２つの隣接する縁に沿って、それぞれ配置される。同様に、この配置方法は、金属構造７１のところで、パッシベーション層４０の応力集中度を向上させるためにも用いられることができ、その結果、パワー半導体デバイス１００の電気機能領域１４０に対する影響が低減される。

【0050】

また、前述の実施形態において、金属ブロック７１１の階段形状は、図６に示されるように右下から左上に高くなっていてもよいし、図７に示されるように左下から右上に高くなっていてもよい。これは、本出願では限定されない。２つの配置方法の両方が、金属構造７１のところで、パッシベーション層４０の応力集中度を向上させるために用いられ得る。同様に、各金属構造群７１において、金属ブロック７１１は同じ方法で高くなっていてもよい。これは、金属構造によって占有される空間を縮小するのに役立ち、パワー半導体デバイス１００の全体の構造サイズへの影響をさらに低減する。本出願の実施形態で用いられる「上」、「下」、「左」、および「右」などの方向の用語は、図６および図７における提示方向に基づいて主に説明されており、実際の適用シナリオにおけるパワー半導体デバイス１００の方向の限定を構成するものではないことに留意されたい。

【0051】

図８は、本出願の一実施形態によるさらに別のパワー半導体デバイスの部分平面構造の概略図である。図８のＤ－Ｄの位置で示される、パワー半導体デバイスの断面構造の概略図について、図５を参照されたい。図５および図８を参照されたい。本実施形態において、金属ブロック７１１の、パワー半導体デバイス１００の厚み方向に垂直な部分は、さらに円弧状であってもよい。具体的な配置時において、金属ブロック７１１は、パワー半導体デバイス１００の縁に向かって突出してもよく、円弧の中心角は、０°～９０°の範囲であってもよい。例えば、円弧の中心角が９０°である場合、円弧の両側の端点の接線は、エピタキシャル層２０の第１の表面の２つの隣接する縁に沿って、それぞれ配置されてもよい。前述の実施形態と同様に、この配置方法は、金属構造７１のところで、パッシベーション層４０の応力集中度を向上させるためにも用いられることができ、その結果、パワー半導体デバイス１００の電気機能領域に対する影響が低減される。

【0052】

前述の実施形態は、異なる構造形態のいくつかの金属ブロック、および異なる構造形態の配置方法を示す。本出願の実施形態における金属ブロックは、前述のいくつかの構造に限定されず、応力集中の効果が達成され得るならば、別の形態であって、同様の構造特徴を有する、金属ブロックもまた、本出願の実施形態に適用されてもよいことを理解されたい。これは、本明細書では１つずつリストされない。

【0053】

再び図３を参照されたい。本出願の一実施形態は、以下のステップを含む、パワー半導体デバイス１００を製造するための方法をさらに提供する。

【0054】

ステップ１：半導体基板１０に、エピタキシャル層２０を形成する。半導体基板１０およびエピタキシャル層２０は、具体的には炭化ケイ素材料で作製されてもよく、半導体基板１０およびエピタキシャル層２０の両方は、第１のタイプの不純物でドープされる。エピタキシャル層２０における第１のタイプの不純物のドーピング密度は、半導体基板１０の第１のタイプの不純物のドーピング密度とは異なってもよい。例えば、エピタキシャル層２０における第１のタイプの不純物のドーピング密度は、半導体基板１０の第１のタイプの不純物のドーピング密度よりも小さくてもよい。

【0055】

ステップ２：エピタキシャル層２０の、半導体基板１０から離れた第１の表面に、いくつかの第１のドープ領域２１を形成し、第１のドープ領域２１は、第２のタイプの不純物でドープされる。活性領域１３０の第１のドープ領域２１は、ブロック構造であってもよく、活性領域１３０の複数の第１のドープ領域２１は、アレイ状に配列されてもよい。端子領域１２０内の第１のドープ領域２１は、リング構造であってもよく、端子領域１２０内の複数の第１のドープ領域２１は、放射状に配列されてもよい。

【0056】

ステップ３：エピタキシャル層２０の第１の表面に、環状フィールド酸化層６０を形成する。フィールド酸化層６０の外側およびスクライブ領域１１０は間隔をおいて配置され、フィールド酸化層６０の内側は、活性領域１３０の縁の近くに配置される。フィールド酸化層６０は、端子領域１２０の表面を保護し、端子領域１２０に対する外部電荷の影響を低減することができ、その結果、パワー半導体デバイス１００の動作信頼性が向上し得る。

【0057】

ステップ４：エピタキシャル層２０の、半導体基板１０から離れた片側に、第１の金属層３０および第２の金属層７０を形成する。第１の金属層３０は、エピタキシャル層２０の第１の表面に配置され、第１の金属層３０は、フィールド酸化層６０の内縁を覆ってもよい。第２の金属層７０は、フィールド酸化層６０の、エピタキシャル層２０から離れた表面に配置され、エピタキシャル層２０の第１の表面にある第２の金属層７０の突出部は、第１のドープ領域２１の外側で、端子領域１２０の最も縁に位置し、すなわち、第２の金属層７０は、パワー半導体デバイス１００の電気機能領域の外側に位置する。

【0058】

ステップ５：第１の金属層３０および第２の金属層７０の、エピタキシャル層２０から離れた片側に、環状のパッシベーション層４０を形成する。パッシベーション層４０は、第２の金属層７０、および第１の金属層３０の縁を覆ってもよく、パッシベーション層４０の外側、およびスクライブ領域１１０は、間隔をおいて配置される。パッシベーション層４０は、外部の不純物および水分の浸入を防ぐことができ、その結果、パワー半導体デバイス１００の安定性および信頼性が向上し得る。また、パッシベーション層４０は、第２の金属層７０にステップ構造４１を形成してもよい。温度サイクルおよび温度衝撃などの信頼性試験工程において、パッシベーション層４０の応力集中点は、パワー半導体デバイス１００の角部に近いステップ構造４１に移され得る。第２の金属層７０がパワー半導体デバイス１００の電気機能領域から遠く離れているため、この領域のステップ構造４１で、パッシベーション層４０に亀裂が生じても、パワー半導体デバイス１００の電気機能領域は影響を受けず、その結果、デバイスの電気的な故障のリスクが低減され得る。

【0059】

ステップ６：パッシベーション層４０の、半導体基板１０から離れた片側に、環状の保護層５０を形成する。保護層５０の内側は、パッシベーション層４０および第１の金属層３０の一部を覆ってもよく、保護層５０の外側は、スクライブ領域１１０まで延在してもよい。保護層５０は、後続のパッケージング工程において、デバイスの表面のプラスチックパッケージ材料のはみ出しを緩和するように構成されてもよく、プラスチックパッケージ材料内の粒子がデバイスの内側に広がるのをさらに防止することができ、その結果、パワー半導体デバイス１００の安定性および信頼性が向上し得る。

【0060】

本出願の本実施形態では、第２の金属層７０および第１の金属層３０は、同じ工程を用いて製造されてもよいことに留意されたい。具体的な実装形態では、フィールド酸化層６０の、エピタキシャル層２０から離れた片側に、金属層全体が形成されてもよく、次いで、マスキングまたはエッチングなどの工程を用いて、冗長な金属材料が除去されて、第１の金属層３０および第２の金属層７０を形成する。したがって、本出願の本実施形態では、工程ステップおよび製造コストを増加させることなく、応力集中点がパワー半導体デバイス１００の角部に移されて、デバイスの電気的な故障のリスクを低減する。

【0061】

前述の実施形態は、パワー半導体デバイスがショットキーダイオードである例を用いて説明されている。本出願のいくつかの他の実施形態では、パワー半導体デバイスは、代替的にパワーＭＯＳＦＥＴであってもよい。以下は、説明のため、パワー半導体デバイスがパワーＭＯＳＦＥＴである例を用いる。

【0062】

図９は、本出願の一実施形態によるさらに別のパワー半導体デバイスの部分断面構造の概略図である。図９を参照されたい。この実施形態では、パワー半導体デバイス１００はまた、半導体基板１０、エピタキシャル層２０、フィールド酸化層６０、第１の金属層３０、第２の金属層７０、パッシベーション層４０、および保護層５０を含んでもよい。半導体基板１０、エピタキシャル層２０、フィールド酸化層６０、第１の金属層３０、第２の金属層７０、パッシベーション層４０、および保護層５０の相対的な位置関係については、前述の実施形態における配置方法を参照されたい。本明細書では、詳細は再び説明されない。

【0063】

本出願の本実施形態では、Ｎ型ドープ領域およびＰ型ドープ領域は、活性領域１３０に位置する第１のドープ領域２１内にさらに配置される。例えば、第１のドープ領域２１にドープされる第２のタイプの不純物は、Ｐ型不純物である。３つの拡散領域が、第１のドープ領域２１に並列に配置されてもよく、すなわち２つのＮ型ドープ領域、およびこの２つのＮ型ドープ領域間に配置されたＰ型ドープ領域である。Ｐ型ドープ領域のＰ型不純物のドーピング密度は、第１のドープ領域２１のＰ型不純物のドーピング密度よりも大きい。

【0064】

絶縁層８０がエピタキシャル層２０の第１の表面にさらに配置され、第１の金属層３０は、絶縁層８０の貫通孔を通過して、第１のドープ領域２１内のＮ型ドープ領域およびＰ型ドープ領域に電気的に接続されてもよい。絶縁層８０およびフィールド酸化層６０の材料は同じである。例えば、絶縁層８０およびフィールド酸化層６０の両方が、二酸化ケイ素材料で作製されてもよい。ゲート８１は、絶縁層８０に配置され、ゲート８１は、多結晶シリコン材料で作製されてもよい。

【0065】

本実施形態において、第１の金属層３０は、パワー半導体デバイス１００のソースである。以下の実施形態では、ソースの符号は、第１の金属層３０の符号と同じであることに留意されたい。半導体基板１０の、エピタキシャル層２０から離れた表面にドレイン金属（図には示されていない）がさらに配置され、ゲート８１は、ソース３０およびドレインを導通させる、制御信号を受信するように構成されてもよい。具体的には、ソース３０とドレインとの間に正電圧が印加されると、ゲート８１とソース３０との間の電圧はゼロとなり、第１のドープ領域２１とエピタキシャル層２０との間に形成されるＰＮ接合は逆バイアスされ、ソース３０とドレインとの間には電流が流れず、パワー半導体デバイス１００は遮断状態となる。ゲート８１とソース３０との間に正電圧が印加されると、ゲート８１の正電圧は、ゲート８１の下の第１のドープ領域２１内の正孔を押し退けて、第１のドープ領域２１内の電子をゲート８１の下の第１のドープ領域２１の表面に引き付ける。印加される正電圧がターンオン電圧よりも大きいと、ゲート８１の下の第１のドープ領域２１の表面の電子数密度が正孔密度を超え、その結果、Ｐ型半導体は、Ｎ型半導体に反転して反転層となる。反転層はＮチャネルを形成し、ＰＮ接合が消失し、ソース３０およびドレインが導通する。

【0066】

また、フィールド酸化層６０の、第１の金属層３０に近い片側では、ゲート８１に接続された多結晶シリコン材料６１が、絶縁層８０にさらに配置される。フィールド酸化層６０の、エピタキシャル層２０から離れた片側には、ゲート信号ケーブル６２がさらに配置される。ゲート信号ケーブル６２は、絶縁層８０に配置された貫通孔を用いて、絶縁層８０にある多結晶シリコン材料６１に接続されて、活性領域１３０のゲート８１に接続される。このようにして、制御信号はゲート８１に送られる。

【0067】

前述の実施形態と同様に、本実施形態では、第２の金属層７０は、フィールド酸化層６０とパッシベーション層４０との間に配置され、エピタキシャル層２０の第１の表面にある第２の金属層７０の突出部は、第１のドープ領域２１の外側で、端子領域１２０の最も縁に位置し、すなわち、第２の金属層７０は、パワー半導体デバイス１００の電気機能領域の外側に位置し、その結果、パッシベーション層４０は、パワー半導体デバイス１００の縁にある第２の金属層７０にステップ構造４１を形成する。温度サイクルおよび温度衝撃などの信頼性試験において、パッシベーション層４０の応力集中点は、第２の金属層７０のところでパッシベーション層４０によって形成されたステップ構造４１に移され得る。ステップ構造４１のところで、パッシベーション層４０に亀裂が生じても、パワー半導体デバイス１００の電気機能領域は影響を受けず、その結果、パワー半導体デバイス１００の電気的な故障のリスクが低減され得る。

【0068】

第２の金属層７０における金属ブロックの形状については、前述の実施形態における配置方法を参照されたい。例えば、金属ブロックの断面形状は、Ｌ字型、階段状、円弧状などであってもよい。本明細書では、詳細は再び説明されない。

【0069】

引き続き図９を参照すると、本出願の本実施形態では、フィールド酸化層６０の、第２の金属層７０に対応する位置に、貫通孔６３がさらに設けられてもよく、第２の金属層７０は、貫通孔６３を用いて、エピタキシャル層２０に電気的に接続されてもよく、その結果、第２の金属層７０およびエピタキシャル層２０は、等電位を維持することができ、パワー半導体デバイス１００の性能信頼性をさらに向上させる。第１のタイプの不純物でドープされた第２のドープ領域２２は、エピタキシャル層２０の第１の表面の、貫通孔６３に対応する位置にさらに配置されてもよく、第２の金属層７０は、貫通孔６３を用いて、第２のドープ領域２２に特に電気的に接続されてもよい。第２のドープ領域２２における第１のタイプの不純物のドーピング密度は、エピタキシャル層２０における第１のタイプの不純物のドーピング密度よりも大きくてもよく、その結果、これにより、第２の金属層７０およびエピタキシャル層２０が等電位を維持することを、より効果的に確保することができる。

【0070】

図１０を参照されたい。本出願の一実施形態は、パッケージ構造をさらに提供する。パッケージ構造は、前述の可能な実施形態のいずれか１つにおいて、基板２００、リード３００、およびパワー半導体デバイス１００を含んでもよい。パワー半導体デバイス１００は、基板２００の表面に配置されてもよい。リード３００は、基板２００の、パワー半導体デバイス１００と同じ側の表面に配置され、リード３００は、パワー半導体デバイス１００の周囲に配置され、リード３００の第１の端部は、パワー半導体デバイス１００に電気的に接続される。いくつかの実施形態では、パワー半導体デバイス１００は、具体的にはショットキーダイオードまたはパワーＭＯＳＦＥＴであってもよい。温度サイクルや温度衝撃などの信頼性試験では、パワー半導体デバイス１００の応力集中点が角部領域に移され得る。亀裂が生じても、パワー半導体デバイス１００の電気機能領域は影響を受けず、その結果、パワー半導体デバイス１００の電気的な故障のリスクが低減され得、パッケージ構造の信頼性がさらに向上し得る。

【0071】

本出願の一実施形態は、電子デバイスをさらに提供する。電子デバイスは、デバイス、例えば、従来技術における、通信デバイス、サーバ、スーパーコンピュータ、ルータ、またはスイッチであってもよい。電子デバイスは、前述の実施形態における、回路基板およびパッケージ構造を含んでもよい。パッケージ構造は、はんだ付けなどによって回路基板に固定されてもよい。信号ピンは、回路基板の、半導体デバイスから離れた領域に配置されてもよく、信号ピンは、リードの第２の端部に電気的に接続されてもよく、その結果、パッケージ構造は、回路基板のケーブルを用いて、他のデバイスに接続されることができ、パワー半導体デバイスと外部回路との間の接続がさらに実装される。パワー半導体デバイスの電気的な故障のリスクが低いため、電子デバイスの安定性が向上し得る。

【0072】

前述の説明は、本出願の単なる具体的な実装形態にすぎず、本出願の保護範囲を限定するように意図されたものではない。本出願で開示された技術的範囲内で当業者によって容易に考え出されるいかなる変形形態または置換形態も、本出願の保護範囲内にあるものとする。したがって、本出願の保護範囲は、特許請求の範囲の保護範囲に従うものとする。

【符号の説明】

【0073】

１０ 半導体基板
２０ エピタキシャル層
２１ 第１のドープ領域
２２ 第２のドープ領域
３０ 第１の金属層、ソース
４０ パッシベーション層
４１ ステップ構造、内側ステップ構造、外側ステップ構造
５０ 保護層
６０ 環状フィールド酸化層
６１ 多結晶シリコン材料
６２ ゲート信号ケーブル
６３ 貫通孔
７０ 第２の金属層
７１ 金属構造、金属構造群
８０ 絶縁層
８１ ゲート
１００ パワー半導体デバイス
１１０ スクライブ領域
１２０ 端子領域
１３０ 活性領域
１４０ 電気機能領域
２００ 基板
３００ リード
７１１ 金属ブロック
７１１１ 第１の部分
７１１２ 第２の部分
７１１３ 段平面
７１１４ 段差面、接続表面
Ｓ ステップ領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】