【図1】
図1は、本発明の一実施形態を示す半導体モジュールの模式的な平面図である。
【図2】
図2は、前記半導体モジュールの接続形態および各部の電位を示す図である。
【図3】
図3は、トランスチップの平面構造を説明するための模式図である。
【図4】
図4は、前記トランスチップの下コイルの平面構造を説明するための模式図である。
【図5】
図5は、前記トランスチップの上コイルの平面構造を説明するための模式図である。
【図6】
図6は、前記トランスチップの断面図(図3のVI-VI線断面図)である。
【図7】
図7は、図6のトランスチップの要部拡大図である。
【図8】
図8は、トランスを備える半導体チップにおける層間膜の厚さと破壊電圧との関係を示す図である。
【図9】
図9は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。
【図10】
図10は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。
【図11】
図11は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。
【図12】
図12は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。
【図13】
図13は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。
【図14】
図14は、前記キャパシタに代わる電界シールド部の一例としての電極板の構造を説明するための図である。
【図15】
図15は、前記電極板のパターンに関する変形例を示す。
【図16】
図16は、前記電極板のパターンに関する変形例を示す。
【図17】
図17は、前記トランスチップの基板の接続状態に関する変形例を示す。
【図18】
図18は、前記トランスチップの基板の接続状態に関する変形例を示す。
【図19】
図19は、前記トランスチップの基板の接続状態に関する変形例を示す。
【図20】
図20は、本発明の他の実施形態1に係るトランスチップの模式的な平面図である。
【図21】
図21は、本発明の他の実施形態1に係る下コイルが配置された層の模式的な平面図である。
【図22】
図22は、本発明の他の実施形態1に係る上コイルが配置された層の模式的な平面図である。
【図23】
図23は、図20の切断線XXIII-XXIIIでトランスチップを切断したときに現れる断面図である。
【図24】
図24は、図23における上コイルおよびその周辺の拡大図である。
【図25】
図25は、本発明の他の実施形態2に係るトランスチップの模式的な平面図である。
【図26】
図26は、本発明の他の実施形態2に係る下コイルが配置された層の模式的な平面図である。
【図27】
図27は、本発明の他の実施形態2に係る上コイルが配置された層の模式的な平面図である。
【図28】
図28は、図25の切断線XXVIII-XXVIIIでトランスチップを切断したときに現れる断面図である。
【図29】
図29は、図28における上コイルおよびその周辺の拡大図である。
【図30A】
図30Aは、同種界面構造の形成に関連する工程を説明するための断面図である。
【図30B】
図30Bは、図30Aの次の工程を示す図である。
【図30C】
図30Cは、図30Bの次の工程を示す図である。
【図30D】
図30Dは、図30Cの次の工程を示す図である。
【図30E】
図30Eは、図30Dの次の工程を示す図である。
【図30F】
図30Fは、図30Eの次の工程を示す図である。
【図30G】
図30Gは、図30Fの次の工程を示す図である。
【図30H】
図30Hは、図30Gの次の工程を示す図である。
【図31】
図31は、同種界面構造の変形例を示す図である。
【図32】
図32は、同種界面構造の変形例を示す図である。
【図33】
図33は、同種界面構造の変形例を示す図である。
【図34】
図34は、同種界面構造の変形例を示す図である。