特許7423717IP Force 特許公報全文掲載

技術分野

この発明は、トランスを備える半導体装置

発明が解決しようとする課題[発明の詳細な説明]から抜粋

一般的に、トランスの耐圧対策箇所は、一対のコイル間の絶縁膜である。当該絶縁膜にはトランスのコイル間の大きな電圧が加わるので、薄い絶縁膜では、その電圧に耐えることができないためである。 一方、トランスから絶縁膜の面内方向(横方向)に離れた領域に、低電圧領域(たとえば、低電圧コイル用の配線が形成された領域等)が設けられることがある。通常、低電圧領域-トランス間の距離は、トランスのコイル間の距離に比べて数十倍以上に設定される。そのため、低電圧領域-トランス間の領域で絶縁破壊が起こることについて、現在までほとんど検討されてこなかった。

課題を解決するための手段[発明の詳細な説明]から抜粋

本発明の一半導体装置は、第1リードフレームと、前記第1リードフレームに接合された第1半導体チップと、第2リードフレームと、前記第2リードフレームに接合された第2半導体チップと、前記第2リードフレームに接合され、平面視において前記第1半導体チップと前記第2半導体チップとの間に配置されたインダクタチップとを含み、前記インダクタチップは、下側インダクタ配線と、断面視において前記下側イ・・・ 続きを知財ポータルサイト IP Force にログインして見る

この特許の権利範囲[特許請求の範囲]

知財ポータルサイト IP Force にログインして確認する (無料)

この特許公報に記載されている図面[図面の簡単な説明]から抜粋

【図1】 図1は、本発明の一実施形態を示す半導体モジュールの模式的な平面図である。
【図2】 図2は、前記半導体モジュールの接続形態および各部の電位を示す図である。
【図3】 図3は、トランスチップの平面構造を説明するための模式図である。
【図4】 図4は、前記トランスチップの下コイルの平面構造を説明するための模式図である。
【図5】 図5は、前記トランスチップの上コイルの平面構造を説明するための模式図である。
【図6】 図6は、前記トランスチップの断面図(図3のVI-VI線断面図)である。
【図7】 図7は、図6のトランスチップの要部拡大図である。
【図8】 図8は、トランスを備える半導体チップにおける層間膜の厚さと破壊電圧との関係を示す図である。
【図9】 図9は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。
【図10】 図10は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。
【図11】 図11は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。
【図12】 図12は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。
【図13】 図13は、前記トランスチップ内のキャパシタのパターンに関する変形例を示す。
【図14】 図14は、前記キャパシタに代わる電界シールド部の一例としての電極板の構造を説明するための図である。
【図15】 図15は、前記電極板のパターンに関する変形例を示す。
【図16】 図16は、前記電極板のパターンに関する変形例を示す。
【図17】 図17は、前記トランスチップの基板の接続状態に関する変形例を示す。
【図18】 図18は、前記トランスチップの基板の接続状態に関する変形例を示す。
【図19】 図19は、前記トランスチップの基板の接続状態に関する変形例を示す。
【図20】 図20は、本発明の他の実施形態1に係るトランスチップの模式的な平面図である。
【図21】 図21は、本発明の他の実施形態1に係る下コイルが配置された層の模式的な平面図である。
【図22】 図22は、本発明の他の実施形態1に係る上コイルが配置された層の模式的な平面図である。
【図23】 図23は、図20の切断線XXIII-XXIIIでトランスチップを切断したときに現れる断面図である。
【図24】 図24は、図23における上コイルおよびその周辺の拡大図である。
【図25】 図25は、本発明の他の実施形態2に係るトランスチップの模式的な平面図である。
【図26】 図26は、本発明の他の実施形態2に係る下コイルが配置された層の模式的な平面図である。
【図27】 図27は、本発明の他の実施形態2に係る上コイルが配置された層の模式的な平面図である。
【図28】 図28は、図25の切断線XXVIII-XXVIIIでトランスチップを切断したときに現れる断面図である。
【図29】 図29は、図28における上コイルおよびその周辺の拡大図である。
【図30A】 図30Aは、同種界面構造の形成に関連する工程を説明するための断面図である。
【図30B】 図30Bは、図30Aの次の工程を示す図である。
【図30C】 図30Cは、図30Bの次の工程を示す図である。
【図30D】 図30Dは、図30Cの次の工程を示す図である。
【図30E】 図30Eは、図30Dの次の工程を示す図である。
【図30F】 図30Fは、図30Eの次の工程を示す図である。
【図30G】 図30Gは、図30Fの次の工程を示す図である。
【図30H】 図30Hは、図30Gの次の工程を示す図である。
【図31】 図31は、同種界面構造の変形例を示す図である。
【図32】 図32は、同種界面構造の変形例を示す図である。
【図33】 図33は、同種界面構造の変形例を示す図である。
【図34】 図34は、同種界面構造の変形例を示す図である。

代表図 図1本件の代表的な図

1 半導体モジュール 2 樹脂パッケージ 5 コントローラチップ 6 トランスチップ 7 ドライバチップ 13 低電圧パッド 14 高電圧パッド 20 下コイル 21 上コイル 22 内側コイルエンド 23 内側コイルエンド 24 低電圧配線 25 高電圧配線 26 半導体基板 27 絶縁層積層構造 28 絶縁層 29 エッチングストッパ膜 30 層間絶縁膜 31 内方領域 32 内方領域 33 コイル溝 35 Cu配線材料 36 高電圧領域 37 内側コイルエンド配線 46 低電圧領域 47 外側低電圧領域 48 中間領域 49 内側コイルエンド配線 51 貫通配線 52 引き出し配線 69 シールド層 80 キャパシタ 87 電極板 110 除去領域 111 積層界面 112 同種界面構造 113 トレンチ

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

[広告欄]

ログインすれば広告は減ります

ログインすれば広告は減ります