特許 7424566 電磁干渉抑制部材

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-22

(45)【発行日】2024-01-30

(54)【発明の名称】電磁干渉抑制部材

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240123BHJP

   H03H 9/02 20060101ALI20240123BHJP

【ＦＩ】

H02M3/28 E

H03H9/02 K

【請求項の数】 14

(21)【出願番号】P 2020568962

(86)(22)【出願日】2019-06-27

(65)【公表番号】

(43)【公表日】2021-10-21

(86)【国際出願番号】 EP2019067272

(87)【国際公開番号】W WO2020007722

(87)【国際公開日】2020-01-09

【審査請求日】2022-06-24

(31)【優先権主張番号】18181056.5

(32)【優先日】2018-07-01

(33)【優先権主張国・地域又は機関】EP

(31)【優先権主張番号】18182255.2

(32)【優先日】2018-07-06

(33)【優先権主張国・地域又は機関】EP

(73)【特許権者】

【識別番号】512326872

【氏名又は名称】フリードリッヒ－アレクサンダー－ユニバーシタッタ エルランゲン－ニュルンベルク

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】ヒューバート、フロリアン

(72)【発明者】

【氏名】ダーバウム、トーマス

(72)【発明者】

【氏名】ルピッチ、ステファン

【審査官】佐藤 匡

(56)【参考文献】

【文献】特開２００８－０７８７１７（ＪＰ，Ａ）

【文献】特開昭６３－１７９６０５（ＪＰ，Ａ）

【文献】国際公開第２０１２／０２８７８７（ＷＯ，Ａ２）

【文献】特開２００１－２３８４３９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ １／１２，３／２８，７／００

ｈ０２Ｊ ３／００，３／０１

Ｈ０３Ｈ ９／０２

(57)【特許請求の範囲】

【請求項1】

電磁干渉抑制部材を備える電気回路であって、
前記電気回路は、ピークを有するスペクトルを含む電磁妨害を引き起こす固定スイッチングまたはクロック周波数で動作し、
前記電磁干渉抑制部材は、圧電素子を備え、前記圧電素子は、前記圧電素子の共振周波数で電磁妨害のための低インピーダンス伝搬経路を提供し、
前記圧電素子の前記共振周波数が前記ピークの周波数と一致し、
前記電磁干渉抑制部材が、変換器、特に電源の電気的に隔離される一次側と二次側の間に配置される、電気回路。

【請求項2】

前記電磁妨害の前記スペクトルは、前記圧電素子の他の共振周波数で他のピークを有する
請求項１に記載の電気回路。

【請求項3】

前記電磁干渉抑制部材は、ＹコンデンサまたはＸコンデンサとして機能する、
請求項１または２に記載の電気回路。

【請求項4】

前記電磁干渉抑制部材を含むメインフィルタをさらに備える、請求項１に記載の電気回路。

【請求項5】

前記変換器は、
フライバック変換器、
アクティブクランプフライバック変換器、
順変換器、
アクティブクランプフォワード変換器、
非対称ハーフブリッジ、
位相シフトフルブリッジ、および
デュアルアクティブブリッジのうちの一つである
請求項１から４のいずれか一項に記載の電気回路。

【請求項6】

ラインフィルタとして機能する他の請求項１に記載の電磁干渉抑制部材
をさらに備える、請求項１から５のいずれか一項に記載の電気回路。

【請求項7】

前記電磁干渉抑制部材に並列に接続されるコンデンサおよび／または他の請求項１に記載の電磁干渉抑制部材
をさらに備える、請求項１から６の何れか一項に記載の電気回路。

【請求項8】

圧電共振器を含むセラミック発振器をさらに備え、
前記圧電共振器は、前記圧電素子と同じ圧電材料であり、および／または
前記セラミック発振器の動作範囲内で１または複数の前記共振周波数に対して前記圧電素子と同じ温度依存性を有し、
前記圧電素子は、前記セラミック発振器の圧電共振器として機能する、請求項１から７の何れか一項に記載の電気回路。

【請求項9】

前記圧電素子は、前記電磁干渉抑制部材の筐体の壁の間に、または前記電磁干渉抑制部材の前記筐体の壁と他の圧電素子の間に締め付けられる
請求項１から８の何れか一項に記載の電気回路。

【請求項10】

請求項８に記載の電気回路と、
前記固定スイッチングまたはクロック周波数、もしくは前記固定スイッチングまたはクロック周波数の高調波が前記圧電素子の前記共振周波数と一致するように、前記電気回路の前記固定スイッチングまたはクロック周波数を制御する集積回路と、
を備える装置であって、
前記集積回路は前記圧電共振器に接続される、装置。

【請求項11】

前記電気回路は、
スイッチング電源、
デジタル回路、
モータ、
モータ駆動部、
および電子回路
の一つである
請求項１から９の何れか一項に記載の電気回路を備える装置。

【請求項12】

前記圧電素子の前記共振周波数は、適用可能なＥＭＩ規制以下に下降する前記固定スイッチングまたはクロック周波数、または前記固定スイッチングまたはクロック周波数の高調波に調整し、
前記固定スイッチングまたはクロック周波数は、
前記圧電素子の前記共振周波数が前記固定スイッチングまたはクロック周波数に調整される１５０ｋＨｚ以上であって、または
前記圧電素子の前記共振周波数が１５０ｋＨｚ超の周波数を有する前記固定スイッチングまたはクロック周波数の高調波に調整される１５０ｋＨｚ未満である
請求項１１に記載の装置。

【請求項13】

電気回路によって生成される電磁妨害のスペクトルのピークを決定する段階と、
前記電磁干渉抑制部材の前記圧電素子の圧電材料と寸法を決定する段階と、
を備え、前記電磁干渉抑制部材の前記圧電素子は、前記スペクトルのピークと一致する共振周波数を有する
請求項１に記載の電気回路が備える電磁干渉抑制部材を製造する方法。

【請求項14】

請求項１に記載の電気回路が備える電磁干渉抑制部材を選択する段階と、
電気機器の電気回路の動作周波数を適合させる段階と、
を備え、前記適合された電気回路は、選択された前記電磁干渉抑制部材の前記圧電素子の共振周波数と一致するようなピークを有するスペクトルを含む電磁妨害を生成する
前記電気機器を製造する方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、電磁干渉抑制部材に関する。特に、本開示は、圧電素子を特徴とする電磁干渉抑制部材に関する。

【背景技術】

【0002】

電磁干渉（ＥＭＩ）は、電気機器から発生する電磁妨害によって引き起こされることがあり、他の電気機器の性能に悪影響を及ぼす可能性がある。電磁妨害の放出を低減するために、能動的または受動的なＥＭＩ抑制部材を使用してよい。

【発明の概要】

【0003】

本開示は、圧電素子の共振周波数での電磁妨害のための低インピーダンス伝搬経路を提供する圧電素子を備えるＥＭＩ抑制部材を対象にする。

【0004】

特に、本明細書および特許請求の範囲全体で使用される「ＥＭＩ抑制部材」という用語は、例えばコンデンサのような、電磁妨害の伝播を抑制するために使用することができる（受動的な）電気部品を特に指すものである。さらに、本明細書及び特許請求の範囲全体で使用される「電磁妨害」という用語は、「機器、装置またはシステムの性能を低下させるか、もしくは生体または不活性物質に悪影響を及ぼす可能性があるあらゆる電磁現象（ＩＥＣ， １９８９）」［Ｇｏｅｄｂｌｏｅｄ： Ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ Ｃｏｍｐａｔｉｂｉｌｉｔｙ， ｐ． ４， （１９９３）］を特に指すものである。

【0005】

さらに、本明細書及び特許請求の範囲全体で使用される「圧電素子」という用語は、電界印加により（逆圧電効果に起因して）機械的に変形するトランスデューサを特に指すものである。これに加えて、本明細書及び特許請求の範囲全体で使用される「共振周波数」という用語は、電気的インピーダンスが局所的に最小となる励起周波数を特に指すものである。例えば、電気的励起周波数範囲を掃引しながら電流および電圧を測定し、電気的インピーダンスを計算することにより、共振周波数は、対応する電気的インピーダンスグラフの局所的最小値を決定することにより導出されてよい（図１ａ参照）。

【0006】

圧電素子の共振周波数での電磁妨害のための低インピーダンス伝搬経路を提供することで、妨害スペクトルのピークを選択的に減衰させることができる。したがって、圧電素子を妨害スペクトル（の上記ピーク）に合わせて調整することにより、（それ自体では）上記ピークを選択的に減衰させることができない（通常の）コンデンサと比較して、減衰が改善される可能性がある。さらに、圧電材料には絶縁性や耐圧に対する優れた特性を呈すものが多く、幅広い場面で使用できるＥＭＩ抑制部材となっている。

【0007】

ＥＭＩ抑制部材は、メインフィルタに含まれてよい。例えば、ＥＭＩ抑制部材の端子は、２線式単相、３線式単相、３線式２相、３線式３相、または４線式３相電力配電回路網／システムの極に（直接に）（ワイヤで）接続されてよい。

【0008】

ＥＭＩ抑制部材は、圧電素子の共振周波数がピーク周波数と一致するような、ピークを有するスペクトルを含む電磁妨害を引き起こす固定のスイッチングまたはクロック周波数で動作する電気回路に含まれてよい。

【0009】

その結果、ＥＭＩ抑制部材は、（「通常の」コンデンサのように）比較的大きな周波数帯域での電磁妨害の伝播を抑制しながら、さらに共振周波数周辺の比較的小さな周波数帯域でより高い抑制を提供してよい。

【0010】

電磁妨害のスペクトルは、圧電素子の他の共振周波数で他のピークを有する可能性がある。

【0011】

例えば、設計段階では、圧電材料と圧電素子の寸法は、圧電素子が電磁妨害のスペクトルのピークと一致する共振周波数をいくつか有するように選択される可能性がある。したがって、単一のＥＭＩ抑制部材の使用により、一つだけでなく、二つ（またはそれ以上）のピークが抑制される可能性がある。

【0012】

ＥＭＩ抑制部材は、Ｙコンデンサとして機能してよい。

【0013】

例えば、ＥＭＩ抑制部材の１つの端子は保護接地に接続され、ＥＭＩ抑制部材の他方の端子はライン、中性線、固定周波数パルス幅または位相シフト制御される変換器の中間回路（ｄｃリンク）のＤＣプラスまたはＤＣマイナスに接続されてもよく、もしくは変換器の任意の他の適切な電位に接続されてもよい。回路設計段階では、ＥＭＩ抑制部材は１または複数のＹコンデンサを置換または補足してよい。これに関して、ＥＭＩ抑制部材の共振に起因する局所的なインピーダンスの最小値が、同じ容量を有する通常のＹコンデンサ（図１ａ）よりも良い妨害ピーク減衰を可能にしうることに留意すべきである。これにより、許容リーク電流による容量値の現行制限があるため、Ｙコンデンサとして機能する場合には、ＥＭＩ抑制部材が特に有効である。

【0014】

ＥＭＩ抑制部材はＸコンデンサとして機能してよい。

【0015】

例えば、ＥＭＩ抑制部材の１つの端子はラインに接続され、ＥＭＩ抑制部材の他方の端子は中性線に接続されてもよく、またはＥＭＩ抑制部材の１つの端子は固定周波数パルス幅または位相シフト制御される変換器の中間回路（ｄｃリンク）のＤＣプラスに接続され、ＥＭＩ抑制部材の他方の端子はＤＣマイナスまたは変換器の任意の他の適切な電位に接続されてもよい。これにより、差動モード妨害を減衰させる。その結果、回路設計段階では、ＥＭＩ抑制部材は、所定の回路設計のうちの１または複数（さらにはすべて）のＸコンデンサを置換または補足することが想定されてよい。

【0016】

ＥＭＩ抑制部材は変換器の電気的に隔離される一次側と二次側の間に配置されてよい。変換器は固定スイッチング周波数で動作する電源であってよい。変換器は、例えば、フライバック変換器、アクティブクランプフライバック変換器、順変換器、アクティブクランプフォワード変換器、非対称ハーフブリッジ、位相シフトフルブリッジまたはデュアルアクティブブリッジであってよい。

【0017】

電気回路はさらに、ラインフィルタとして機能する他の電磁干渉抑制部材を備えてよい。

【0018】

電気回路はさらに、上記電磁干渉抑制部材に並列に接続されるコンデンサおよび／または他のＥＭＩ抑制部材を備えてよい。

【0019】

コンデンサとＥＭＩ抑制部材を並列に接続することにより、比較的大きな周波数帯域で減衰を改善させる可能性がある。複数のＥＭＩ抑制部材を並列に接続することにより、電磁妨害スペクトルの複数の異なるピークを減衰させるか、または単一のピークの減衰を改善させる可能性がある。

【0020】

電気回路はさらに、圧電共振器を含むセラミック発振器を備えてよい。圧電共振器は、圧電素子と同じ圧電材料であってよく、および／または（セラミック発振器の動作範囲内で）１または複数の共振周波数に対して圧電素子と同じの温度依存性を有してよい。

【0021】

その結果、温度変化が発生すると、発振器周波数と共振周波数は同じ周波数シフトを受けることがあり、その場合、発振器周波数と共振周波数の両方が等しいままか、または少なくとも良く整列される。したがって、共振周波数のドリフトはＥＭＩ抑制に悪影響を及ぼさない可能性がある。

【0022】

他の例において、圧電素子はセラミック発振器の圧電共振器として機能してよい。

【0023】

例えば、圧電素子は３つまたは四つの端子を有してよい。その中で、ＥＭＩ抑制に関連して第１端子対（ポート）が使用され、セラミック発振器に関連して（第１端子対と異なる）第２端子対が使用される。

【0024】

電気回路はさらに、圧電素子の共振周波数で動作する発振器を備えてよい。さらに、圧電素子は電子装置のための動作周波数を直接に導出するように発振器内で使用されることができる。この導出は、共振周波数と区別される周波数、例えば、共振周波数の半分、共振周波数の３分の１などを供給する可能性がある。

【0025】

圧電素子は、ＥＭＩ抑制部材の筐体の壁の間に、またはＥＭＩ抑制部材の筐体の壁と他の圧電素子の間に締め付けられてよい。

【0026】

圧電素子を締め付ける（挟む）ことにより、共振周波数が適合されうる。

【0027】

電気回路は、スイッチングもしくはクロック周波数、またはスイッチングもしくはクロック周波数の高調波が圧電素子の共振周波数と一致するように、電気回路のスイッチングもしくはクロック周波数を制御する集積回路をさらに備える装置に含まれてよい。集積回路は圧電共振器に接続されてよい。

【0028】

電気回路は、例えば、スイッチング電源、デジタル回路、モータ、モータ駆動、または電子回路（例えば、パワーエレクトロニクス回路）であって、装置に含まれてよい。

【0029】

したがって、ＥＭＩ抑制部材は、区別されるピークを有するスペクトルを含む電磁妨害を生成する略一定な周波数で動作するあらゆる電気回路に利用されてよい。

【0030】

圧電素子の共振周波数は、適用可能なＥＭＩ規制以下に収まる固定スイッチングまたはクロック周波数、または固定スイッチングまたはクロック周波数の高調波に合わせて調整されてよい。

【0031】

例えば、１５０ｋＨｚ超の周波数を有する電磁妨害が適用可能なＥＭＩ規制以下に収まる限り、固定スイッチングまたはクロック周波数は、圧電素子の共振周波数が固定スイッチングまたはクロック周波数に調整されてよい１５０ｋＨｚ超であってもよく、圧電素子の共振周波数が１５０ｋＨｚ超の周波数を有する固定スイッチングまたはクロック周波数の高調波に調整されてよい１５０ｋＨｚ未満であってもよい。

【0032】

より具体的に、スイッチング電源、モータ駆動または他のパワーエレクトロニクス回路のような電気回路は多くの場合、特定の周波数から始めて、ＥＭＩ規制を満たす必要がある事実を有益に利用することができる周波数帯域で動作する（例えば、多くの用途では、１５０ｋＨｚから始めて、ＥＭＩ規制を満たす必要がある）。したがって、１５０ｋＨｚ、７５ｋＨｚ、５０ｋＨｚなどよりもやや低い周波数が好ましく、それから、第２高調波、第３高調波、第４高調波などのみを抑制する必要がある。これらの用途では、ＥＭＩ抑制部材は、高い妨害レベルを示す１５０ｋＨｚ超のそれらの区別される周波数に調整されることができる。

【0033】

ＥＭＩ規制を満たすための開始周波数は典型的に、上記ＥＭＩ規制を満たすための要件により、より高い周波数によるあり得る改善が実現できない周波数ギャップにつながる。共振を電気回路の（基本的な）動作周波数に調整することでＥＭＩを十分抑制できるので、提案されるＥＭＩ抑制部材は、これらの周波数帯域で動作することができる。

【0034】

ＥＭＩ抑制部材を製造することは、電気回路によって生成される電磁妨害のスペクトルのピークを決定することと、ＥＭＩ抑制部材の圧電素子の圧電材料と寸法を決定することとを含んでよく、上記ＥＭＩ抑制部材の圧電素子は、スペクトルのピーク周波数と一致する共振周波数を有する。

【0035】

すなわち、ＥＭＩ抑制部材は設計段階で、所定の電気回路に適合されてよい。

【0036】

電気機器を製造することは、ＥＭＩ抑制部材を選択することと、電気機器の電気回路の動作周波数を適合させることとを含んでよく、上記適合された電気回路は、ピーク周波数が選択されたＥＭＩ抑制部材の圧電素子の共振周波数と一致するようなピークを有するスペクトルを含む電磁妨害を生成する。

【0037】

すなわち、電気回路は利用可能なＥＭＩ抑制部材に適合されてもよい。例えば、ＥＭＩ抑制部材は所定の様々な共振周波数で利用可能であってよく、そして、所定の回路設計の観点から、最小の適合作業を必要とするＥＭＩ抑制部材が選択されてよい。

【0038】

開示されたＥＭＩ抑制部材／電気回路／装置の特徴および付随する利点は、開示された方法によって実現されてよく、またその逆も成り立つことが理解される。

【図面の簡単な説明】

【0039】

他に指定されていない限り、同様な参照数字が様々な図面全体で同様な部分を参照している添付の図面と一緒に見ると、上記の態様および付随する多くの利点は、以下の詳細な説明を参照することにより、より容易に理解されるようによりよく把握されるようになる。

【図1】本発明の実施例によるＥＭＩ抑制部材の模式的断面図である。

【図1a】図１に例示した（通常の）コンデンサとＥＭＩ抑制部材とのインピーダンスの間の比較を示す図である。

【図2a】第１実施例による図１のＥＭＩ抑制部材の模式的上面図である。

【図2b】第２実施例による図１のＥＭＩ抑制部材の模式的上面図である。

【図2c】第１実施例による圧電素子の模式的断面図である。

【図2d】第２実施例による圧電素子の模式的上面図である。

【図2e】別の実施例によるＥＭＩ抑制部材の模式的断面図である。

【図2f】締め付けられた圧電素子を示す図である。

【図3a】先行技術の電気回路のブロック図である。

【図3b】本発明による電気回路のブロック図である。

【図3c】図３ｂの電気回路の変更形態を示す図である。

【図3d】図３ｃの変更形態のあり得る実施形態を示す図である。

【図4a】電磁妨害スペクトルのピークの減衰を示す図である。

【図4b】電磁妨害スペクトルのピークの減衰を示す図である。

【図5】ＥＭＩ抑制部材を製造する方法を示すフローチャートである。

【図6】電気機器を製造する方法を示すフローチャートである。特に、図面は縮尺通りに描かれておらず、他に示されていない限り、本明細書に記載されている構造および手順を概念的に示すことを意図するに過ぎない。さらに、図面および以下の詳細な説明は、例示に関連するものであり、本発明の概念を示された物理的構成のいずれかに限定するものとして解釈されるべきではないことは理解されるべきである。

【発明を実施するための形態】

【0040】

図１は、例示的なＥＭＩ抑制部材１０の模式的断面図である。ＥＭＩ抑制部材１０は、圧電素子１２、すなわち圧電材料（例えば、チタン酸ジルコン酸鉛、チタン酸バリウム、ニオブ酸リチウムなど）からなる構造を備える。ＥＭＩ抑制部材１０は、圧電素子１２の第１側に配置される導電性材料層２８（第１電極）に電気的に接続される第１端子２４と、圧電素子１２の第２側に配置される導電性材料層３０（第２電極）に電気的に接続される第２端子２６とを有するポート２２を備える。図１に示すように、導電性材料層２８、３０（電極）は、圧電素子１２に（直接）付着してプレートコンデンサを形成してよい。

【0041】

端子２４，２６に（ゼロでない）電圧が印加される場合、導電性材料層２８，３０の間に発生する電磁場により、圧電素子１２に逆圧電効果（圧電素子１２の圧電材料はその影響を受けやすい）による機械的応力が発生する。結果として、圧電素子１２の形状が変化する。電磁場が周期的に変化すると、圧電素子１２は、その初期位置の回りに揺動する。

【0042】

図１ａは、図１に例示された（通常の）コンデンサ（すなわち、圧電効果の影響を受けにくい電極間の誘電体材料を有するコンデンサ）とＥＭＩ抑制部材１０とのインピーダンスを示す図である。図１ａから分かるように、端子２４，２６に印加される電圧が圧電素子１２の共振周波数で交替すると、ＥＭＩ抑制部材１０のインピーダンスは局所的に最小となる。したがって、ＥＭＩ抑制部材１０は、共振周波数での電磁妨害のための低インピーダンス伝搬経路（「短絡回路」）を提供する。他の周波数において、ＥＭＩ抑制部材１０は「通常の」コンデンサのように動作する。

【0043】

図２ａ～図２ｄに示すように、圧電素子１２は様々な形態で提供されてよい。例えば、圧電素子１２は（単一の）ディスク（図２ａ）または単一のシート／ビーム（図２ｂ）のように形作されてよい。しかしながら、圧電素子１２はまた、図２ｃおよび図２ｄに図示されるように、より「複雑な」形態をとり、（異なる寸法の）複数のディスク／シート／ビームを備えてよい。さらに、図２ｅに示すように、ＥＭＩ抑制部材１０は、複数（別個）の（サイズ／形状の異なる）圧電素子１２を備えてよく、圧電素子１２の（側面に配置される）電極２８，３０が並列に接続されていてもよい。さらに、図２ｆに示すように、圧電素子１２は、例えば、ＥＭＩ抑制部材１０の筐体の壁の間に挟まれて（締め付けられて）よい。

【0044】

図３ａは、現在の技術水準によるスイッチング電源３２ａ（フライバック変換器）とメインフィルタ３４ａを示す図である。スイッチング電源３２ａは、発振器３６ａ（ＲＣ回路）に接続される制御回路３８を介して制御される。図３ｂに示すように、メインフィルタ３４ａ内の任意（通常）の（電磁妨害のフィルタリングを高める）コンデンサは、ＥＭＩ抑制部材１０によって置換または補足されてよい。すなわち、メインフィルタ３４は、Ｘコンデンサとして機能する１または複数のＥＭＩ抑制部材１０と、Ｙコンデンサとして機能する１または複数のＥＭＩ抑制部材１０とを備えてよい。したがって、ＥＭＩ抑制部材１０を利用する場合、通常モードと差動モードの妨害をフィルタ処理できる。置換される代わりに、点線部分の部材は依然として使用される可能性はあるが、しかしながら、ＥＭＩ抑制部材１０の利用により、上記部材の容量、インダクタンス、数、サイズおよび／またはコストは低減される可能性はある。

【0045】

さらに、利用可能な圧電材料の優れた特性である絶縁性や耐圧により、固定周波数変換器、例えば、フライバック変換器、順変換器、非対称ハーフブリッジ、位相シフトフルブリッジ、デュアルアクティブブリッジなどの両方の（電気的に分離される）側面は、（Ｙコンデンサとして機能する）ＥＭＩ抑制部材１０に接続されてよい。さらに、ＥＭＩ抑制部材１０は、「高周波数短絡回路」を提供することにより、ＥＭＩを低減するように使用される電子装置のあらゆる（通常の）コンデンサの代わりに、またはコンデンサと並列に使用されてよい。

【0046】

さらに、図３ｃに示すように、発振器３６ａはセラミック発振器３６に置換されてよい。セラミック振動子３６の圧電材料は、温度による共振周波数のシフトが周波数ずれを生じないように、電気回路内の１または複数のＥＭＩ抑制部材１０の圧電素子１２の圧電材料と類似または同一であってよい。例えば、図３ｄに示すように、セラミック発振器３６はさらに、ＥＭＩ抑制部材１０と圧電素子１２を共有してよい。

【0047】

図４ａは、例示的な妨害スペクトル４０を示す図である。スペクトル４０のピーク４２での妨害強度を低減するため、圧電素子１２（図１ａを参照）の共振周波数がピーク４２の周波数に略対応するように、ＥＭＩ抑制部材１０の圧電素子１２および／または電極２８および３０は選択されてよい。図４ｂに示すように、ＥＭＩ抑制部材１０は、（通常の）コンデンサの使用と比較して、ピーク４２'の改善された（狭帯域の）減衰を可能にすることができる。圧電素子１２、電極２８および３０をさらに適合させることにより、または複数の圧電素子１２／ＥＭＩ抑制部材１０を並列に接続することにより、スペクトル４０の１または複数のさらなるピークを減衰させてよい。これにより、各圧電素子１２は、１または複数の妨害ピーク４２を減衰させてよい。

【0048】

図５は、ＥＭＩ抑制部材１０を製造する方法のフローチャートを示す図である。上記方法は、電気回路によって生成される電磁妨害のスペクトル４０のピーク４２を決定する段階４４から開始してよい。次に、工程は、圧電素子１２の圧電材料と寸法、ならびにＥＭＩ抑制部材１０の電極２８および３０のサイズ／形状を決定する段階４６によって続けられてよく、ＥＭＩ抑制部材１０の圧電素子１２は、スペクトル４０のピーク周波数と一致する共振周波数を有する。

【0049】

さらに、ＥＭＩ抑制部材１０を電気回路に調整することに代えて、図６のフローチャートに示すように、利用可能なＥＭＩ抑制部材１０に合わせるように電気回路を設計してもよい。図６のフローチャートに示す方法は、段階４８でＥＭＩ抑制部材１０を選択することから開始する。ＥＭＩ抑制部材１０が選択された後、方法は、適合された電気回路が、ピーク周波数が選択されたＥＭＩ抑制部材１０の圧電素子１２の共振周波数と一致するピークを有するスペクトルを含む電磁妨害を生成するように、電気回路の動作周波数を適合させることで、段階５０で継続される。

【符号の説明】

【0050】

１０・・・ＥＭＩ抑制部材、１２・・・圧電素子、１２ａ・・・ディスク、１２ｂ・・・シート／ビーム、２２・・・ポート、２４・・・第１端子、２６・・・第２端子、２８・・・導電性材料（層）、２８ａ・・・導電性材料（層）、３０・・・導電性材料（層）、３０ａ・・・導電性材料（層）、３２・・・スイッチング電源、３２ａ・・・スイッチング電源、３４・・・メインフィルタ、３４ａ・・・メインフィルタ、３６・・・発振器、３６ａ・・・発振器、３８・・・制御回路、４０・・・スペクトル（妨害）、４２・・・ピーク、４４・・・段階、４６・・・段階、４８・・・段階、５０・・・段階

【図1】

【図1a】

【図2a】

【図2b】

【図2c】

【図2d】

【図2e】

【図2f】

【図3a】

【図3b】

【図3c】

【図3d】

【図4a】

【図4b】

【図5】

【図6】