特許 7424849 フィルタ、マルチプレクサおよび通信用モジュール

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-22

(45)【発行日】2024-01-30

(54)【発明の名称】フィルタ、マルチプレクサおよび通信用モジュール

(51)【国際特許分類】

   H03H 7/09 20060101AFI20240123BHJP

【ＦＩ】

H03H7/09 Z

【請求項の数】 12

(21)【出願番号】P 2020015673

(22)【出願日】2020-01-31

(65)【公開番号】P2021125715

(43)【公開日】2021-08-30

【審査請求日】2023-01-05

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】北爪 秀紀

【審査官】志津木 康

(56)【参考文献】

【文献】国際公開第２００６／０２２０９８（ＷＯ，Ａ１）

【文献】国際公開第２０１７／１３８４０５（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１０／０２１４０３７（ＵＳ，Ａ１）

【文献】特開２０１１－０９１８６２（ＪＰ，Ａ）

【文献】国際公開第２０１９／１０２８３０（ＷＯ，Ａ１）

【文献】国際公開第２０１９／０９７７７４（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｆ１７／００－３８／４２

Ｈ０３Ｈ１／００－７／１３

(57)【特許請求の範囲】

【請求項1】

バンドパスフィルタであって、
入力端子と、
出力端子と、
一端が前記入力端子と前記出力端子との間の経路内の異なる位置の複数の第１ノードにそれぞれ接続され、他端が第２ノードに共通に接続された複数の第１キャパシタと、
一端が前記複数の第１ノードにそれぞれ接続され、他端が第３ノードに共通に接続された複数の第１インダクタと、
一端が前記第２ノードに接続され、他端が接地された第２インダクタと、
一端が前記第３ノードに接続され、他端が接地された第３インダクタと、
を備え、
前記バンドパスフィルタの通過特性は、
通過帯域より低い周波数に少なくとも前記複数の第１インダクタ、前記複数の第１キャパシタおよび前記第３インダクタにより形成される第１減衰極と、
前記通過帯域より高い周波数に少なくとも前記複数の第１インダクタ、前記複数の第１キャパシタおよび前記第２インダクタにより形成される第２減衰極と、を有するフィルタ。

【請求項2】

入力端子と、
出力端子と、
一端が前記入力端子と前記出力端子との間の経路内の異なる位置の複数の第１ノードにそれぞれ接続され、他端が第２ノードに共通に接続された複数の第１キャパシタと、
一端が前記複数の第１ノードにそれぞれ接続され、他端が第３ノードに共通に接続された複数の第１インダクタと、
一端が前記第２ノードに接続され、他端が接地された第２インダクタと、
一端が前記第３ノードに接続され、他端が接地された第３インダクタと、
複数の誘電体層が積層され、積層方向の表面に１または複数の接地端子を有する積層体と、
前記複数の誘電体層は第１誘電体層と第２誘電体層を含み、前記第１誘電体層と前記第２誘電体層は前記積層方向において互いに隣接していて、前記第１誘電体層と前記第２誘電体層の間に設けられた、前記第２ノードの少なくとも一部を形成する第１金属パターンと、
前記第１誘電体層と前記第２誘電体層の間に設けられ、前記第１誘電体層と前記第２誘電体層の間において前記第１金属パターンから離れており、前記第３ノードの少なくとも一部を形成する第２金属パターンと、
前記第１金属パターンと前記１または複数の接地端子の少なくとも１つとを接続し前記複数の誘電体層の少なくとも１つの誘電体層を貫通する１または複数の第１ビア配線と、
前記第２金属パターンと前記１または複数の接地端子の少なくとも１つとを接続し前記複数の誘電体層の少なくとも１つの誘電体層を貫通する１または複数の第２ビア配線と、
を備えるフィルタ。

【請求項3】

入力端子と、
出力端子と、
一端が前記入力端子と前記出力端子との間の経路内の異なる位置の複数の第１ノードにそれぞれ接続され、他端が第２ノードに共通に接続された複数の第１キャパシタと、
一端が前記複数の第１ノードにそれぞれ接続され、他端が第３ノードに共通に接続された複数の第１インダクタと、
一端が前記第２ノードに接続され、他端が接地された第２インダクタと、
一端が前記第３ノードに接続され、他端が接地された第３インダクタと、
複数の誘電体層が積層され、積層方向の表面に１または複数の接地端子を有する積層体と、
前記複数の誘電体層は第１誘電体層と第２誘電体層を含み、前記第１誘電体層と前記第２誘電体層は前記積層方向において互いに隣接していて、前記第１誘電体層と前記第２誘電体層の間に設けられた、前記第２ノードの少なくとも一部を形成する第１金属パターンと、
前記複数の誘電体層は第３誘電体層と第４誘電体層を含み、前記第３誘電体層と前記第４誘電体層は前記積層方向において互いに隣接していて、前記第１誘電体層と前記第２誘電体層の間より前記表面に近い前記第３誘電体層と前記第４誘電体層の間に設けられた、前記第３ノードの少なくとも一部を形成する第２金属パターンと、
前記第１金属パターンと前記１または複数の接地端子の少なくとも１つとを接続し前記複数の誘電体層の少なくとも２つの誘電体層を貫通する１または複数の第１ビア配線と、
前記第２金属パターンと前記１または複数の接地端子の少なくとも１つとを接続し前記複数の誘電体層の少なくとも１つの誘電体層を貫通する１または複数の第２ビア配線と、
を備えるフィルタ。

【請求項4】

前記経路の少なくとも一部は、前記複数の第１インダクタのうち少なくとも２つの第１インダクタ間の磁気結合によって構成される請求項１から３のいずれか一項に記載のフィルタ。

【請求項5】

前記経路の少なくとも一部は、前記複数の第１ノードのうち少なくとも２つの間に接続された第４インダクタを含む請求項１から３のいずれか一項に記載のフィルタ。

【請求項6】

前記第２インダクタのインダクタンスは前記第３インダクタのインダクタンスより大きい請求項１から５のいずれか一項に記載のフィルタ。

【請求項7】

前記１または複数の第１ビア配線の断面積の和は、前記１または複数の第２ビア配線の断面積の和より小さい請求項２に記載のフィルタ。

【請求項8】

前記経路の少なくとも一部と並列に接続された第２キャパシタを備える請求項１から７のいずれか一項に記載のフィルタ。

【請求項9】

前記フィルタはバンドパスフィルタである請求項２または３に記載のフィルタ。

【請求項10】

前記バンドパスフィルタの通過特性は、
通過帯域より低い周波数に少なくとも前記複数の第１インダクタ、前記複数の第１キャパシタおよび前記第３インダクタにより形成される第１減衰極と、
前記通過帯域より高い周波数に少なくとも前記複数の第１インダクタ、前記複数の第１キャパシタおよび前記第２インダクタにより形成される第２減衰極と、を有する請求項９に記載のフィルタ。

【請求項11】

請求項１から１０のいずれか一項に記載のフィルタを含むマルチプレクサ。

【請求項12】

請求項１から１０のいずれか一項に記載のフィルタを含む通信用モジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、フィルタ、マルチプレクサおよび通信用モジュールに関し、例えば並列共振回路を有するフィルタ、マルチプレクサおよび通信用モジュールに関する。

【背景技術】

【0002】

スマートホンや携帯電話等の無線通信端末には、不要な妨害波を除去するフィルタが用いられている。フィルタとして、高周波信号を伝送する経路と接地端子との間に複数の並列共振回路を有するフィルタが知られている（例えば特許文献１）。

【先行技術文献】

【特許文献】

【0003】

【文献】国際公開２０１９／０９７７７４号

【発明の概要】

【発明が解決しようとする課題】

【0004】

複数の並列共振回路が複数の減衰極を形成する場合、複数の減衰極のうち一部の減衰極の周波数を変化させる設計を行う場合がある。このような場合に、一部の減衰極の周波数を変化させると他の減衰極の周波数が変化してしまうと、フィルタの設計が複雑になる。これにより、フィルタの周波数特性を所望の特性に近づけることが難しくなる。

【0005】

本発明は、上記課題に鑑みなされたものであり、所望の周波数特性を有するフィルタ、マルチプレクサおよび通信用モジュールを提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明は、バンドパスフィルタであって、入力端子と、出力端子と、一端が前記入力端子と前記出力端子との間の経路内の異なる位置の複数の第１ノードにそれぞれ接続され、他端が第２ノードに共通に接続された複数の第１キャパシタと、一端が前記複数の第１ノードにそれぞれ接続され、他端が第３ノードに共通に接続された複数の第１インダクタと、一端が前記第２ノードに接続され、他端が接地された第２インダクタと、一端が前記第３ノードに接続され、他端が接地された第３インダクタと、を備え、前記バンドパスフィルタの通過特性は、通過帯域より低い周波数に少なくとも前記複数の第１インダクタ、前記複数の第１キャパシタおよび前記第３インダクタにより形成される第１減衰極と、前記通過帯域より高い周波数に少なくとも前記複数の第１インダクタ、前記複数の第１キャパシタおよび前記第２インダクタにより形成される第２減衰極と、を有するフィルタである。

【0007】

本発明は、入力端子と、出力端子と、一端が前記入力端子と前記出力端子との間の経路内の異なる位置の複数の第１ノードにそれぞれ接続され、他端が第２ノードに共通に接続された複数の第１キャパシタと、一端が前記複数の第１ノードにそれぞれ接続され、他端が第３ノードに共通に接続された複数の第１インダクタと、一端が前記第２ノードに接続され、他端が接地された第２インダクタと、一端が前記第３ノードに接続され、他端が接地された第３インダクタと、複数の誘電体層が積層され、積層方向の表面に１または複数の接地端子を有する積層体と、前記複数の誘電体層は第１誘電体層と第２誘電体層を含み、前記第１誘電体層と前記第２誘電体層は前記積層方向において互いに隣接していて、前記第１誘電体層と前記第２誘電体層の間に設けられた、前記第２ノードの少なくとも一部を形成する第１金属パターンと、前記第１誘電体層と前記第２誘電体層の間に設けられ、前記第１誘電体層と前記第２誘電体層の間において前記第１金属パターンから離れており、前記第３ノードの少なくとも一部を形成する第２金属パターンと、前記第１金属パターンと前記１または複数の接地端子の少なくとも１つとを接続し前記複数の誘電体層の少なくとも１つの誘電体層を貫通する１または複数の第１ビア配線と、前記第２金属パターンと前記１または複数の接地端子の少なくとも１つとを接続し前記複数の誘電体層の少なくとも１つの誘電体層を貫通する１または複数の第２ビア配線と、を備えるフィルタである。

【0008】

本発明は、入力端子と、出力端子と、一端が前記入力端子と前記出力端子との間の経路内の異なる位置の複数の第１ノードにそれぞれ接続され、他端が第２ノードに共通に接続された複数の第１キャパシタと、一端が前記複数の第１ノードにそれぞれ接続され、他端が第３ノードに共通に接続された複数の第１インダクタと、一端が前記第２ノードに接続され、他端が接地された第２インダクタと、一端が前記第３ノードに接続され、他端が接地された第３インダクタと、複数の誘電体層が積層され、積層方向の表面に１または複数の接地端子を有する積層体と、前記複数の誘電体層は第１誘電体層と第２誘電体層を含み、前記第１誘電体層と前記第２誘電体層は前記積層方向において互いに隣接していて、前記第１誘電体層と前記第２誘電体層の間に設けられた、前記第２ノードの少なくとも一部を形成する第１金属パターンと、前記複数の誘電体層は第３誘電体層と第４誘電体層を含み、前記第３誘電体層と前記第４誘電体層は前記積層方向において互いに隣接していて、前記第１誘電体層と前記第２誘電体層の間より前記表面に近い前記第３誘電体層と前記第４誘電体層の間に設けられた、前記第３ノードの少なくとも一部を形成する第２金属パターンと、前記第１金属パターンと前記１または複数の接地端子の少なくとも１つとを接続し前記複数の誘電体層の少なくとも２つの誘電体層を貫通する１または複数の第１ビア配線と、前記第２金属パターンと前記１または複数の接地端子の少なくとも１つとを接続し前記複数の誘電体層の少なくとも１つの誘電体層を貫通する１または複数の第２ビア配線と、を備えるフィルタである。

【0009】

上記構成において、前記経路の少なくとも一部は、前記複数の第１インダクタのうち少なくとも２つの第１インダクタ間の磁気結合によって構成される構成とすることができる。

【0010】

上記構成において、前記経路の少なくとも一部は、前記複数の第１ノードのうち少なくとも２つの間に接続された第４インダクタを含む構成とすることができる。

【0011】

上記構成において、前記第２インダクタのインダクタンスは前記第３インダクタのインダクタンスより大きい構成とすることができる。

【0012】

上記構成において、前記１または複数の第１ビア配線の断面積の和は、前記１または複数の第２ビア配線の断面積の和より小さい構成とすることができる。

【0013】

上記構成において、前記経路の少なくとも一部と並列に接続された第２キャパシタを備える構成とすることができる。

【0014】

上記構成において、前記フィルタはバンドパスフィルタである構成とすることができる。

【0015】

上記構成において、前記バンドパスフィルタの通過特性は、通過帯域より低い周波数に少なくとも前記複数の第１インダクタ、前記複数の第１キャパシタおよび前記第３インダクタにより形成される第１減衰極と、前記通過帯域より高い周波数に少なくとも前記複数の第１インダクタ、前記複数の第１キャパシタおよび前記第２インダクタにより形成される第２減衰極と、を有する構成とすることができる。

【0016】

本発明は、上記フィルタを含むマルチプレクサである。

【0017】

本発明は、上記フィルタを含む通信用モジュールである。

【発明の効果】

【0018】

本発明によれば、所望の周波数特性を有するフィルタ、マルチプレクサおよび通信用モジュールを提供することができる。

【図面の簡単な説明】

【0019】

【図1】図１は、実施例１に係るフィルタの回路図である。

【図2】図２（ａ）および図２（ｂ）は、実施例１に係るフィルタの斜視図および断面図である。

【図3】図３（ａ）から図３（ｄ）は、実施例１における誘電体層の平面図である。

【図4】図４（ａ）から図４（ｄ）は、実施例１における誘電体層の平面図である。

【図5】図５は、比較例１に係るフィルタの回路図である。

【図6】図６は、比較例１に係るフィルタの通過特性を示す概念図である。

【図7】図７は、比較例２に係るフィルタの回路図である。

【図8】図８（ａ）から図８（ｃ）は、比較例２における誘電体層の平面図である。

【図9】図９は、比較例２におけるサンプルＡおよびＢの通過特性を示す図である。

【図10】図１０は、実施例１におけるサンプルＣおよびＤの通過特性を示す図である。

【図11】図１１は、実施例１におけるサンプルＥおよびＦの通過特性を示す図である。

【図12】図１２（ａ）から図１２（ｃ）は、実施例１の変形例１における誘電体層の平面図である。

【図13】図１３は、実施例１の変形例２に係るフィルタの回路図である。

【図14】図１４（ａ）から図１４（ｄ）は、実施例１の変形例２における誘電体層の平面図である。

【図15】図１５は、実施例１の変形例３における誘電体層の平面図である。

【図16】図１６は、実施例２に係るトリプレクサの回路図である。

【図17】図１７は、実施例２の変形例１に係る通信用モジュールの回路図である。

【発明を実施するための形態】

【0020】

以下、図面を参照し本発明の実施例について説明する。

【実施例1】

【0021】

実施例１として、バンドパスフィルタ（ＢＰＦ）を例に説明する。図１は、実施例１に係るフィルタの回路図である。図１に示すように、フィルタ１００は、入力端子Ｔｉｎ、出力端子Ｔｏｕｔ、接地端子Ｔｇ、キャパシタＣ１～Ｃ３、およびインダクタＬ１～Ｌ５を有する。インダクタＬ１はインダクタＬ２とＬ３との間の磁気結合Ｍ２によって形成されるインダクタである。インダクタＬ３の間に磁気結合Ｍ１が存在する。磁気結合Ｍ１およびＭ２は、インダクタ間の距離を例えば数１０μｍ～数１００μｍとすることで形成される。

【0022】

インダクタＬ１（インダクタＬ２とＬ３の磁気結合Ｍ２）および磁気結合Ｍ１を介し入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に経路ＳＬが形成される。入力端子Ｔｉｎから出力端子Ｔｏｕｔに経路ＳＬを介し高周波信号が伝送可能である。入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間に経路ＳＬに並列にキャパシタＣ４が接続されている。経路ＳＬには両側のノードＮ１および中央側のノードＮ２が設けられている。

【0023】

ノードＮ１とＮ２との間にインダクタＬ１に並列にキャパシタＣ１が接続されている。ノードＮ１と接地端子Ｔｇとの間に並列共振回路ＰＲ１が接続されている。並列共振回路ＰＲ１は一端がノードＮ１に接続されたキャパシタＣ２と一端がノードＮ１に接続されたインダクタＬ２とを有する。ノードＮ２と接地端子Ｔｇとの間に並列共振回路ＰＲ２が接続されている。並列共振回路ＰＲ２は一端がノードＮ２に接続されたキャパシタＣ３と一端がノードＮ２に接続されたインダクタＬ３とを有する。

【0024】

インダクタＬ２の他端とインダクタＬ３の他端とが接続されたノードＧ１と接地端子Ｔｇとの間にインダクタＬ４が接続され、キャパシタＣ２の他端とキャパシタＣ３の他端とが接続されたノードＧ２と接地端子Ｔｇとの間にインダクタＬ５が接続されている。

【0025】

図２（ａ）および図２（ｂ）は、実施例１に係るフィルタの斜視図および断面図である。図２（ａ）および図２（ｂ）に示すように、フィルタ１００は、積層体１０を有している。積層体１０は、複数の積層された誘電体層１１ａ～１１ｈを備えている。積層体１０の下面（積層方向における積層体１０の表面）に端子１４が設けられている。端子１４は、例えば入力端子Ｔｉｎ、出力端子Ｔｏｕｔおよび接地端子Ｔｇである。積層体１０の上面には、導電体パターン１２ａにより方向識別マークが設けられている。

【0026】

図３（ａ）から図４（ｄ）は、実施例１における誘電体層の平面図である。図３（ａ）から図４（ｃ）は、各誘電体層の上面に設けられた導電体パターンと一層上の誘電体層を貫通するビア配線を示す。図４（ｄ）は誘電体層１１ｈの下面に設けられた端子１４と誘電体層１１ｈを貫通するビア配線１３ｈを示す。

【0027】

図３（ａ）に示すように、誘電体層１１ｂの上面には、インダクタＬ２およびＬ３の一部を形成する導電体パターン１２ｂが設けられている。インダクタＬ２の一端はビア配線１３ｂ～１３ｆを介しノードＮ１に接続される。インダクタＬ２の他端はビア配線１３ｂ～１３ｇを介しノードＧ１に接続される。インダクタＬ３の一端はビア配線１３ｂ～１３ｆを介しノードＮ２に接続される。インダクタＬ３の他端はビア配線１３ｂ～１３ｇを介しノードＧ１に接続される。

【0028】

図３（ｂ）および図３（ｃ）に示すように、誘電体層１１ｂおよび１１ｃを貫通するビア配線１３ｂおよび１３ｃが設けられている。ビア配線１３ｂはインダクタＬ２およびＬ３に接続される。図３（ｄ）に示すように、誘電体層１１ｅの上面にはキャパシタＣ４の一方の電極を形成する導電体パターン１２ｅが設けられている。誘電体層１１ｄを貫通するビア配線１３ｄが設けられている。

【0029】

図４（ａ）に示すように、誘電体層１１ｆの上面にはキャパシタＣ１の一方の電極およびキャパシタＣ４の他方の電極を形成する導電体パターン１２ｆが設けられている。導電体パターン１２ｆはビア配線１３ｆ（図４（ｂ）参照）を介しノードＮ１に接続される。誘電体層１１ｅを貫通するビア配線１３ｅが設けられている。

【0030】

図４（ｂ）に示すように、誘電体層１１ｇの上面にはキャパシタＣ２の一方の電極を形成しノードＮ１に相当する導電体パターン１２ｇと、キャパシタＣ３の一方の電極およびキャパシタＣ１の他方の電極を形成するノードＮ２に相当する導電体パターン１２ｇが設けられている。キャパシタＣ２の一方の電極を形成する導電体パターン１２ｇはビア配線１３ｇおよび１３ｈ（図４（ｃ）および図４（ｄ）参照）を介し入力端子Ｔｉｎまたは出力端子Ｔｏｕｔに接続される。誘電体層１１ｆを貫通するビア配線１３ｆが設けられている。

【0031】

図４（ｃ）に示すように、誘電体層１１ｈの上面には導電体パターン１２ｈとしてノードＧ１を形成する導電体パターン１２ｈａと、キャパシタＣ２の他方の電極およびキャパシタＣ３の他方の電極を形成しノードＧ２に相当する導電体パターン１２ｈｂとが設けられている。導電体パターン１２ｈａと１２ｈｂは誘電体層１１ｈの上面において分離して形成されている。誘電体層１１ｇを貫通するビア配線１３ｇが設けられている。

【0032】

図４（ｄ）に示すように、誘電体層１１ｈの下面には入力端子Ｔｉｎ、接地端子Ｔｇおよび出力端子Ｔｏｕｔが設けられている。ノードＧ１を形成する導電体パターン１２ｈａは誘電体層１１ｈを貫通するビア配線１３ｈａを介し接地端子Ｔｇに接続され、ノードＧ２を形成する導電体パターン１２ｈｂは誘電体層１１ｈを貫通するビア配線１３ｈｂを介し接地端子Ｔｇに接続される。ビア配線１３ｈａはインダクタＬ４を形成し、ビア配線１３ｈｂはインダクタＬ５を形成する。誘電体層１１ｈを貫通するビア配線１３ｈが設けられている。

【0033】

誘電体層１１ａ～１１ｈは、セラミック材料からなり、主成分として例えばＳｉ、ＣａおよびＭｇの酸化物（例えばディオプサイド結晶であるＣａＭｇＳｉ_２Ｏ_６）を含む。誘電体層１１ａから１１ｈの主成分は、Ｓｉ、Ｃａおよび／またはＭｇ以外の酸化物でもよい。さらに、誘電体層１１ａ～１１ｈは、絶縁体材料としてＴｉ、ＺｒおよびＡｌの少なくとも１つの酸化物を含んでもよい。

【0034】

導電体パターン１２ａ～１２ｈ、ビア配線１３ｂ～１３ｆおよび端子１４の上部は、例えばＡｇ、Ｐｄ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｕ、Ａｕ－Ｐｄ合金またはＡｇ－Ｐｔ合金を主成分とする金属層である。端子１４の上部は、上記金属材料に加えＴｉＯ_２、ＺｒＯ_２またはＡｌ_２Ｏ_３等の不伝導性材料を含んでもよい。端子１４の下部は、Ｎｉ膜およびＳｎ膜である。

【0035】

［比較例１］
図５は、比較例１に係るフィルタの回路図である。図５に示すように、インダクタＬ２の他端およびキャパシタＣ２の他端はノードＧに接続されている。ノードＧはインダクタを介さずに接地端子Ｔｇに接続されている。その他の構成は実施例１と同じであり説明を省略する。

【0036】

図６は、比較例１に係るフィルタの通過特性を示す概念図である。図６に示すように、周波数が約３ＧＨｚから約５ＧＨｚの間が通過帯域５０である。通過帯域５０の低周波数端付近に減衰極５３が形成され、高周波数端付近に減衰極５４が形成されている。通過帯域５０から低周波数側に離れて減衰極５１が形成され、通過帯域５０から高周波数側に離れて減衰極５２が形成されている。減衰極５１および５２は主に並列共振回路ＰＲ１およびＰＲ２により形成され、減衰極５３は主にキャパシタＣ１およびインダクタＬ１により形成され、減衰極５４は主に磁気結合Ｍ１により形成される。

【0037】

所望の周波数帯域に減衰極５１および５２を設けることが求められる。キャパシタＣ４のキャパシタンスを変えることで、減衰極５１および５２の周波数を変えることができる。例えばキャパシタＣ４のキャパシタンスを小さくすると、減衰極５１の周波数が高くなり、減衰極５２の周波数が低くなる。例えばキャパシタＣ４のキャパシタンスを大きくすると、減衰極５１の周波数が低くなり、減衰極５２の周波数が高くなる。このように、減衰極５２の周波数を高くしようとすると、減衰極５１の周波数が低くなり、減衰極５１と５２の周波数を所望とすることが難しい。

【0038】

特許文献１のように、キャパシタＣ４の経路にキャパシタをシャント接続することが考えられる。しかし、キャパシタを追加するとフィルタが大型化してしまう。

【0039】

［比較例２］
図７は、比較例２に係るフィルタの回路図である。図７に示すように、インダクタＬ２の他端およびキャパシタＣ２の他端はノードＧに接続されている。ノードＧと接地端子Ｔｇとの間にインダクタＬ４が接続されている。その他の構成は実施例１と同じであり説明を省略する。

【0040】

図８（ａ）から図８（ｃ）は、比較例２における誘電体層の平面図である。図８（ａ）に示すように、誘電体層１１ｇの上面に設けられた導電体パターン１２ｇは実施例１の図４（ｂ）と同じである。

【0041】

図８（ｂ）に示すように、誘電体層１１ｈの上面にはノードＧを形成する導電体パターン１２ｈが設けられている。実施例１の図４（ｃ）と異なり、導電体パターン１２ｈは分離されず一体に形成されている。

【0042】

図８（ｃ）に示すように、ノードＧを形成する導電体パターン１２ｈ（図８（ｂ）参照）は誘電体層１１ｈを貫通するビア配線１３ｈａおよび１３ｈｂを介し接地端子Ｔｇに接続される。ビア配線１３ｈａおよび１３ｈｂはインダクタＬ４を形成する。その他の構成は実施例１と同じであり説明を省略する。

【0043】

［シミュレーション］
実施例１および比較例２について、有限要素法を用い３次元電磁界シミュレーションを行い通過特性を算出した。

【0044】

シミュレーションでは、誘電体層１１ｂ～１１ｄの各厚さを各々１００μｍ、誘電体層１１ｅ～１１ｇの厚さを各々８μｍ、誘電体層１１ｈの厚さを２５μｍとした。各誘電体層１１ｂ～１１ｈの平面の大きさを２０００μｍ×１２５０μｍとした。各誘電体層１１ａ～１１ｈは、ＣａＭｇＳｉ_２Ｏ_６を主成分とする。

【0045】

フィルタ１００の扱う周波数が１ＧＨｚ～２０ＧＨｚと高いため、フィルタ１００は、分布定数回路的に機能する。このため、キャパシタＣ１～Ｃ４のキャパシタンスおよびインダクタＬ１～Ｌ５のインダクタンスは定まらないが、実施例１の概略値を表１に示す。なお、インダクタＬ４およびＬ５の概略値は実施例１のサンプルＤに対応する。

【表1】

【0046】

以下のサンプルＡ～Ｆについてシミュレーションを行った。
サンプルＡ：比較例２
ビア配線１３ｈａの個数：３個
ビア配線１３ｈｂの個数：０個
サンプルＢ：比較例２
ビア配線１３ｈａの個数：１個
ビア配線１３ｈｂの個数：０個
サンプルＡはサンプルＢよりインダクタＬ４のインダクタンスが小さい。

【0047】

サンプルＣ：実施例１
ビア配線１３ｈａの個数：３個
ビア配線１３ｈｂの個数：３個
サンプルＤ：実施例１
ビア配線１３ｈａの個数：３個
ビア配線１３ｈｂの個数：１個
サンプルＣとＤのインダクタＬ４のインダクタンスはほぼ同じであり、サンプルＣはサンプルＤよりインダクタＬ５のインダクタンスが小さい。
サンプルＥ：実施例１
ビア配線１３ｈａの個数：３個
ビア配線１３ｈｂの個数：３個
サンプルＦ：実施例１
ビア配線１３ｈａの個数：１個
ビア配線１３ｈｂの個数：３個
サンプルＥとＦのインダクタＬ５のインダクタンスはほぼ同じであり、サンプルＥはサンプルＦよりインダクタＬ４のインダクタンスが小さい。

【0048】

図９は、比較例２におけるサンプルＡおよびＢの通過特性を示す図である。図９に示すように、サンプルＡとＢとでは通過帯域５０、減衰極５３および５４はほとんど変わらない。サンプルＢの減衰極５２の周波数はサンプルＡより低い。このように、比較例２ではインダクタＬ４のインダクタンスを変化させることにより減衰極５２の周波数を設定できる。これにより、所望の周波数に減衰極５２を設定できる。しかし、サンプルＢの減衰極５１の周波数はサンプルＡより高い。このように、インダクタＬ４のインダクタンスを変えると減衰極５１の周波数が変化してしまう。このように、比較例２では、減衰極５１と５２の両方の周波数を所望とすることが難しい。さらに、サンプルＢでは減衰極５１より低い周波数帯における減衰量が小さくなる。

【0049】

図１０は、実施例１におけるサンプルＣおよびＤの通過特性を示す図である。図１０に示すように、サンプルＣとＤとでは通過帯域５０、減衰極５１、５３および５４はほとんど変わらない。サンプルＤの減衰極５２の周波数はサンプルＣより低い。このように、実施例１ではインダクタＬ５のインダクタンスを変化させることにより、通過帯域５０より低い周波数における減衰特性をほとんど変化させず、減衰極５２の周波数を設定できる。これにより、所望の周波数に減衰極５２を設定できる。

【0050】

図１１は、実施例１におけるサンプルＥおよびＦの通過特性を示す図である。図１１に示すように、サンプルＥとＦとでは通過帯域５０、減衰極５２、５３および５４はほとんど変わらない。サンプルＦの減衰極５１の周波数はサンプルＥより高い。このように、実施例１ではインダクタＬ４のインダクタンスを変化させることにより、通過帯域５０より高い周波数における減衰特性をほとんど変化させず、減衰極５１の周波数を設定できる。これにより、所望の周波数に減衰極５１を設定できる。サンプルＥの減衰極５１より低い周波数帯の減衰量はサンプルＦより小さい。このように、インダクタＬ４のインダクタンスは小さい方が好ましい。すなわち、インダクタＬ４のインダクタンスはインダクタＬ５のインダクタンス以下が好ましい。よって、ビア配線１３ｈａの個数はビア配線１３ｈｂの個数以上が好ましい。

【0051】

［実施例１の変形例１］
図１２（ａ）から図１２（ｃ）は、実施例１の変形例１における誘電体層の平面図である。実施例１の図４（ｂ）の誘電体層１１ｇと図１２（ｃ）の誘電体層１１ｈ２との間に図１２（ａ）の誘電体層１１ｈ１が設けられている。

【0052】

図１２（ａ）に示すように、誘電体層１１ｈ１の上面に、ノードＧ２を形成する導電体パターン１２ｈｂが設けられている。図１２（ｂ）に示すように、誘電体層１１ｈ２の上面にノードＧ１を形成する導電体パターン１２ｈａが設けられている。誘電体層１１ｈ１を貫通するビア配線１３ｈ１が設けられている。図１２（ｃ）に示すように、誘電体層１１ｈ２の下面に端子１４が設けられている。誘電体層１１ｈ２を貫通するビア配線１３ｈ２が設けられている。

【0053】

導電体パターン１２ｈｂはビア配線１３ｈ１および１３ｈ２を含むビア配線１３ｈｂを介し接地端子Ｔｇに電気的に接続される。ビア配線１３ｈｂはインダクタＬ５を形成する。導電体パターン１２ｈａはビア配線１３ｈ２を含むビア配線１３ｈａを介し接地端子Ｔｇに電気的に接続される。ビア配線１３ｈａはインダクタＬ４を形成する。その他の構成は実施例１と同じであり説明を省略する。

【0054】

実施例１の変形例１では、ノードＧ２を形成する導電体パターン１２ｈｂをノードＧ１を形成する導電体パターン１２ｈａより接地端子Ｔｇから離す。これにより、インダクタＬ５のインダクタンスを大きくできる。よって、通過帯域５０より低い周波数帯における減衰特性を改善できる。

【0055】

［実施例１の変形例２］
図１３は、実施例１の変形例２に係るフィルタの回路図である。図１３に示すように、ノードＮ１とＮ２との間にキャパシタＣ１と並列にインダクタＬ１が接続されている。ノードＮ２の間にインダクタ結合でなくＬ６が接続されている。

【0056】

図１４（ａ）から図１４（ｄ）は、実施例１の変形例２における誘電体層の平面図である。図１４（ａ）の誘電体層１１ｃと図１４（ｄ）の誘電体層１１ｄとの間に図１４（ｂ）および図１４（ｃ）の誘電体層１１ｉおよび１１ｊが設けられている。図１４（ａ）の誘電体層１１ｃと図１４（ｄ）の誘電体層１１ｄの構成は実施例１の図３（ｂ）および図３（ｃ）とそれぞれ同じである。なお、図１４（ｄ）において誘電体層１１ｊを貫通するビア配線１３ｊが設けられている。

【0057】

図１４（ｂ）に示すように、誘電体層１１ｉの上面にインダクタＬ６を形成する導電体パターン１２ｉが設けられている。インダクタＬ６の両端はビア配線１３ｂおよび１３ｃを介しインダクタＬ３の一端に各々接続されている。

【0058】

図１４（ｃ）に示すように、誘電体層１１ｊの上面にインダクタＬ１を形成する導電体パターン１２ｊが設けられている。インダクタＬ１の一端はビア配線１３ｂ、１３ｃおよび１３ｉを介しインダクタＬ２の一端に各々接続され、かつビア配線１３ｊ、１３ｄ～１３ｇを介しノードＧ１に接続されている。インダクタＬ１の他端はビア配線１３ｉを介しインダクタＬ６の両端に各々接続され、かつビア配線１３ｊ、１３ｄ～１３ｇを介しノードＧ１に接続されている。誘電体層１２ｉを貫通するビア配線１３ｉが設けられている。その他の構成は実施例１と同じであり説明を省略する。

【0059】

実施例１の変形例２のように、経路ＳＬは磁気結合でなくインダクタＬ１およびＬ６により主に形成されていてもよい。

【0060】

［実施例１の変形例３］
図１５は、実施例１の変形例３における誘電体層の平面図である。図１５位示すように、誘電体層１１ｈの下面に複数の接地端子Ｔｇ１およびＴｇ２が設けられている。インダクタＬ４は接地端子Ｔｇ２に接続され、インダクタＬ５は接地端子Ｔｇ１に接続されている。その他の構成は実施例１と同じであり説明を省略する。

【0061】

実施例１の変形例３のように、接地端子Ｔｇ１およびＴｇ２は複数設けられていてもよい。インダクタＬ４は１または複数の接地端子の少なくとも１つに接続され、インダクタＬ５は１または複数の接地端子の少なくとも１つに接続されていればよい。

【0062】

実施例１およびその変形例によれば、キャパシタＣ２およびＣ３（複数の第１キャパシタ）は、一端がノードＮ１およびＮ２（経路ＳＬ内の異なる位置の複数の第１ノード）にそれぞれ接続され、他端がノードＧ２（第２ノード）に共通に接続されている。インダクタＬ２およびＬ３（複数の第１インダクタ）は、一端がノードＮ１およびＮ２にそれぞれ接続され、他端がノードＧ１（第３ノード）に共通に接続されている。インダクタＬ５（第２インダクタ）は、一端がノードＧ２に接続され、他端が接地（すなわち接地端子Ｔｇに接続）されている。インダクタＬ４（第３インダクタ）は、一端がノードＧ１に接続され、他端が接地（すなわち接地端子Ｔｇに接続）されている。これにより、インダクタＬ４とＬ５とのインダクタンスを独立に設定できるため、減衰極５１と５３との周波数を独立に設定できる。よって、フィルタを所望の周波数特性に設計することができる。

【0063】

実施例１のように、経路ＳＬの少なくとも一部は、インダクタＬ２およびＬ３のうち少なくとも２つのインダクタ間の磁気結合Ｍ１およびＭ２により構成されている。これにより、インダクタを用いずに経路ＳＬを設けることができる。

【0064】

実施例１の変形例２のように、経路ＳＬの少なくとも一部は、ノードＮ１およびＮ２のうち少なくとも２つの間に接続されたインダクタＬ１およびＬ６（第４インダクタ）を含んでもよい。

【0065】

シミュレーションのサンプルＥとＦの比較のように、通過帯域５０より低い周波数帯域における減衰特性の向上の観点から、インダクタＬ５のインダクタンスは、インダクタＬ４のインダクタンスより大きいことが好ましく、インダクタＬ４のインダクタンスの１．５倍以上がより好ましく、２倍以上がさらに好ましい。

【0066】

実施例１のように、ノードＧ２の少なくとも一部を形成する導電体パターン１２ｈｂ（第１金属パターン）とノードＧ１の少なくとも一部を形成する導電体パターン１２ｈａと（第２金属パターン）とは隣接する誘電体層１１ｇと１１ｈとの間の面（第１面）に設けられており、互いに離れた個別のパターンとして構成されている。ビア配線１３ｈｂ（第１ビア配線）は、導電体パターン１２ｈｂと接地端子Ｔｇとを接続し複数の誘電体層１１ａ～１１ｈの少なくとも１つの誘電体層１１ｈを貫通する。ビア配線１３ｈａ（第２ビア配線）は、導電体パターン１２ｈａと接地端子Ｔｇとを接続し誘電体層１１ｈを貫通する。これにより、１または複数のビア配線１３ｈｂおよび１または複数のビア配線１３ｈａによりインダクタＬ５およびＬ４を形成できる。

【0067】

１または複数のビア配線１３ｈｂの断面積の和を１または複数のビア配線１３ｈａの断面積の和より小さくすることで、インダクタＬ５のインダクタンスをインダクタＬ４のインダクタンスより大きくできる。

【0068】

実施例１の変形例１のように、導電体パターン１２ｈｂは誘電体層１１ｇと１１ｈ１との間の面（第１面）に設けられ、導電体パターン１２ｈａは誘電体層１１ｈ１と１１ｈ２との間の面（第１面より積層体１０の下面に近い第２面）に設けられている。これにより、インダクタＬ５のインダクタンスをインダクタＬ４のインダクタンスより大きくできる。

【0069】

キャパシタＣ１およびＣ４（第２キャパシタ）は経路ＳＬの少なくとも一部と並列に接続されている。これにより、減衰極５３を形成することができる。キャパシタＣ１およびＣ４の少なくとも１つは設けられていなくてもよい。

【0070】

フィルタは、ローパスフィルタまたはハイパスフィルタでもよい。フィルタがバンドパスフィルタであり、バンドパスフィルタの通過特性は、通過帯域５０より低い周波数に主にインダクタＬ２およびＬ３、キャパシタＣ２およびＣ３並びにインダクタＬ４により形成される減衰極５３（第１減衰極）と、通過帯域５０により高い周波数に主にインダクタＬ２およびＬ３、キャパシタＣ２およびＣ３並びにインダクタＬ５により形成される減衰極５２（第２減衰極）と、有する。これにより、減衰極５１と５２との周波数を独立に設計できる。

【0071】

実施例１およびその変形例１では、並列共振回路ＰＲ１およびＰＲ２が４個の例を説明したが、並列共振回路ＰＲ１およびＰＲ２は複数設けられていればよい。

【実施例2】

【0072】

図１６は、実施例２に係るトリプレクサの回路図である。図１６に示すように、トリプレクサ２０はフィルタ２２、２４および２６を備えている。共通端子Ａｎｔと端子ＬＢ、ＭＢおよびＨＢとの間にそれぞれフィルタ２２、２４および２６が接続されている。共通端子Ａｎｔにはアンテナ２８が接続されている。フィルタ２２は例えばローパスフィルタＬＰＦであり、ローバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。フィルタ２４は例えばバンドパスフィルタＢＰＦであり、ローバンドより高い周波数のミドルバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。フィルタ２６は例えばハイパスフィルタＨＰＦであり、ミドルバンドより高い周波数のハイバンドの高周波信号を通過させ、他の周波数の信号を抑圧する。

【0073】

フィルタ２２、２４および２６の少なくとも１つのフィルタを実施例１およびその変形例のフィルタとすることができる。マルチプレクサの例としてトリプレクサの例を説明したが、マルチプレクサはダイプレクサ、デュプレクサまたはクワッドプレクサでもよい。

【0074】

［実施例２の変形例１］
図１７は、実施例２の変形例１に係る通信用モジュールの回路図である。図１７に示すように、モジュール３０は、フィルタ３１、スイッチ３２、ローノイズアンプＬＮＡ３３およびパワーアンプＰＡ３４を備えている。

【0075】

アンテナ端子ＴＡにアンテナ２８が接続される。アンテナ端子ＴＡには、フィルタ３１の一端が接続されている。フィルタ３１の他端にはスイッチ３２が接続されている。スイッチ３２にはＬＮＡ３３の入力端子およびＰＡ３４の出力端子が接続されている。ＬＮＡ３３の出力端子は受信端子ＴＲに接続されている。ＰＡ３４の入力端子は送信端子ＴＴに接続されている。受信端子ＴＲおよび送信端子ＴＴにはＲＦＩＣ（Radio Frequency Integrated Circuit）が接続されている。

【0076】

モジュール３０は、例えばＴＤＤ（Time Division Duplex）通信方式の通信用モジュールである。ＴＤＤ通信方式では送信帯域と受信帯域とは同じ帯域である。フィルタ３１は例えばバンドパスフィルタであり、送信帯域と受信帯域を含む通過帯域の高周波信号を通過させ他の周波数の信号を抑圧する。

【0077】

受信信号を受信するとき、スイッチ３２はフィルタ３１とＬＮＡ３３とを接続する。これにより、アンテナ２８に受信された高周波信号はフィルタ３１により受信帯域の信号に濾波され、ＬＮＡ３３により増幅されＲＦＩＣ３５に出力される。送信信号を送信するとき、スイッチ３２はフィルタ３１とＰＡ３４とを接続する。これにより、ＲＦＩＣ３５から出力された高周波信号は、ＰＡにより増幅され、フィルタ３１により送信帯域の信号に濾波され、アンテナ２８から出力される。

【0078】

実施例１の変形例２の通信用モジュール内のフィルタ３１を実施例１およびその変形例のフィルタとすることができる。モジュールとしては、他の回路形式の通信用モジュールでもよい。

【0079】

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0080】

１０ 積層体
１１ａ－１１ｈ 誘電体層
１２ａ－１２ｈ 導電体パターン
１３ｂ－１３ｈ ビア配線
１４ 端子
５０ 通過帯域
５１－５４ 減衰極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】