特許 7425077 改善された行アドレス指定装置を装備した指紋取得システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-22

(45)【発行日】2024-01-30

(54)【発明の名称】改善された行アドレス指定装置を装備した指紋取得システム

(51)【国際特許分類】

   G06V 40/13 20220101AFI20240123BHJP

【ＦＩ】

G06V40/13

【請求項の数】 9

(21)【出願番号】P 2021546839

(86)(22)【出願日】2020-02-06

(65)【公表番号】

(43)【公表日】2022-03-29

(86)【国際出願番号】 EP2020053019

(87)【国際公開番号】W WO2020165023

(87)【国際公開日】2020-08-20

【審査請求日】2023-01-18

(31)【優先権主張番号】1901324

(32)【優先日】2019-02-11

(33)【優先権主張国・地域又は機関】FR

(73)【特許権者】

【識別番号】521353724

【氏名又は名称】イゾルグ

(74)【代理人】

【識別番号】110001173

【氏名又は名称】弁理士法人川口國際特許事務所

(72)【発明者】

【氏名】ブランション，ダビド

【審査官】岡本 俊威

(56)【参考文献】

【文献】特開２００６－９２４２８（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１７／３３６８９４（ＵＳ，Ａ１）

【文献】仏国特許出願公開第２９７５２１３（ＦＲ，Ａ１）

【文献】欧州特許出願公開第０５８６３９８（ＥＰ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｔ １／００

Ｇ０６Ｖ ４０／１２ － ４０／１３

(57)【特許請求の範囲】

【請求項1】

接触表面との接触状態にある指紋を有する指の少なくとも１つの接触ポイント（ＰＣＯ）の場所情報（ＩｎｆｏＬｏｃ）を提供するように構成された前記接触表面を有する指紋取得システムであって、
－その少なくともいくつかが、前記指紋を表す画像を検出するための検出セル（Ｐ（ｉ，ｊ））を有する、Ｍ個の行を有する、検出アレイを有する、前記接触表面の下方において配置されたＴＦＴパネルであって、行アドレス指定システムが、前記アレイに統合されており、且つ、前記行のスキャニング方向において対応する行の前記検出セル（Ｐ（ｉ，ｊ））を行ごとに起動するように構成されている、パネルと、
－前記場所情報（ＩｎｆｏＬｏｃ）を受け取るように、且つ、前記アレイの前記Ｍ個の行のうちからの行のサブセットを１つにグループ化する、且つ、前記場所情報（ＩｎｆｏＬｏｃ）に基づいて判定された、アドレスレンジ（ＺＡ）から始まって前記アレイをアドレス指定するように前記アドレス指定システムに命じるように、構成された計算装置（ＣＡＬＣ）と、
を有するシステムにおいて
前記アドレス指定システムは、Ｍ個のステージ（ＥＴ）のそれぞれが、対応する行入力に接続された出力を有する、前記Ｍ個のステージを有するシフトレジスタ（ＳＲ）と、更なるステージ（ＥＴＡ）と呼称される、Ｎ個のステージを有する更なるシフトレジスタ（ＳＳＲ）と、を有し、ここで、Ｎ＜Ｍであり、前記更なるシフトレジスタ（ＳＳＲ）は、前記シフトレジスタ（ＳＲ）により、前記行入力に接続されており、それぞれの更なるステージ（ＥＴＡ）は、前記シフトレジスタ（ＳＲ）のステージ（ＥＴ）のグループの第１ステージ（ＥＴ）に接続されていることを特徴とするシステム。

【請求項2】

前記計算装置（ＣＡＬＣ）は、前記行の前記スキャニング方向において、前記アドレスレンジ（ＺＡ）の開始に対応する、初期行（Ｌ＿ｉｎｉｔ）と呼称される、行を判定するように、且つ、初期の更なるステージ（ＥＴＡ＿ｉｎｉｔ）と呼称される、更なるステージを判定するように、構成されており、前記初期の更なるステージ（ＥＴＡ＿ｉｎｉｔ）は、前記初期行（Ｌ＿ｉｎｉｔ）の前記検出セル（Ｐ（ｉ，ｊ））を起動することができる請求項１に記載のシステム。

【請求項3】

前記シフトレジスタ（ＳＲ）及び前記更なるシフトレジスタ（ＳＳＲ）に、互いに位相が反対である第１クロック信号（ＣＫ１）及び第２クロック信号（ＣＫ２）を提供するように構成された信号生成器（ＧＳＩ）を有する請求項２に記載のシステム。

【請求項4】

それぞれの更なるステージ（ＥＴＡ）は、
－トークンと呼称される、ハイレベル信号を受け取るように構成された入力端子（ＢＥ）と、
－そのゲートが、前記入力端子（ＢＥ）に直接又は間接的に接続されている、且つ、そのドレインが、前記第１クロック信号（ＣＫ１）又は第２クロック信号（ＣＫ２）のうちからのクロック信号を受け取るように構成されている、第１トランジスタ（ＴＲ１）と、
－前記第１トランジスタ（ＴＲ１）のソースに接続された中間ノード（ＮＩ）であって、前記後続の更なるステージの前記入力端子に接続された中間ノード（ＮＩ）と、
－前記信号生成器（ＧＳＩ）によって提供される第１抑制信号（Ｓ－ｉｎｈｉｂ）によって制御される、前記更なるステージ（ＥＴＡ）に接続された前記ステージ（ＥＴ）用の抑制回路（ＣＩＮ）であって、前記第１抑制信号（Ｓ－ｉｎｈｉｂ）がローレベルにある限り、前記トークンが、それぞれのクロックパルス（ＣＫ１、ＣＫ２）において前記後続の更なるステージに送信されるように、且つ、前記第１抑制信号がハイレベルである際には、前記トークンが、前記更なるステージ（ＥＴＡ）に接続された前記ステージ（ＥＴ）に送信されるように、構成された抑制回路（ＣＩＮ）と、
を有する請求項３に記載のシステム。

【請求項5】

前記信号生成器（ＧＳＩ）は、前記計算装置（ＣＡＬＣ）によって判定された前記初期の更なるステージ（ＥＴＡ＿ｉｎｉｔ）の前記入力端子（ＢＥ）が前記トークンを受け取った際に、前記第１抑制信号（Ｓ－ｉｎｈｉｂ）がハイレベルを有するように、構成されている請求項４に記載のシステム。

【請求項6】

前記抑制回路（ＣＩＮ）は、
－そのゲートが、前記中間ノード（ＮＩ）に直接又は間接的に接続されている、且つ、そのドレインが、前記抑制信号（Ｓ－ｉｎｈｉｂ）を受け取りうる、第２トランジスタ（ＴＲ２）と、
－前記第２トランジスタ（ＴＲ２）のソースに、且つ、前記シフトレジスタ（ＳＲ）のステージ（ＥＴ）に、接続された出力端子（ＢＳ）と、
を有する請求項４又は５に記載のシステム。

【請求項7】

前記信号生成器（ＧＳＩ）は、前記抑制回路（ＣＩＮ）に第２抑制信号（ＲＥＳＥＴｃｏｍｍａｎｄ）を提供するように構成されており、前記第２抑制信号（ＲＥＳＥＴｃｏｍｍａｎｄ）は、前記第１抑制信号（Ｓ－ｉｎｈｉｂ）が前記ローレベルに変化した後に、即座に、ハイレベルを有し、且つ、前記出力端子（ＢＳ）は、そのゲートが前記第２抑制信号（ＲＥＳＥＴｃｏｍｍａｎｄ）を受け取ることができる、第３トランジスタ（ＴＲ３）のドレインに接続されている請求項６に記載のシステム。

【請求項8】

前記更なるシフトレジスタ（ＳＳＲ）の前記更なるステージ（ＥＴＡ）は、前記シフトレジスタ（ＳＲ）の前記ステージ（ＥＴ）の間において規則的な間隔を有する状態において、前記シフトレジスタ（ＳＲ）の前記ステージ（ＥＴ）に接続されている請求項１乃至７のいずれか１項に記載のシステム。

【請求項9】

それぞれの更なるステージ（ＥＴＡ）は、ダイオード接続されたトランジスタ（ＴＲＤ）により、ステージ（ＥＴ）に接続されている請求項１乃至８のいずれか１項に記載のシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、改善された行アドレス指定装置を装備した指紋取得システムに関する。本発明は、特に、画面上の任意の場所においてユーザーの指紋を認識することにより、ユーザーを識別するべく、例えば、タッチスクリーンの下方に配置された画像センサに適用される。

【背景技術】

【0002】

ＴＦＴパネルと呼称されるものにおいて使用されている検出アレイは、既知のように、行において、且つ、列において、配列された、ピクセルとも呼称される、検出セルＰ（ｉ，ｊ）から形成されている。図１は、このような構成を示している。慣例により、検出セルＰ（ｉ，ｊ）は、行Ｌ（ｉ）上において、且つ、列Ｃｏｌ（ｊ）上において位置していることに留意されたい。それぞれの検出セルＰ（ｉ，ｊ）は、一般的に、受け取られた光エネルギーに比例した状態において電荷を生成する、且つ、前記電荷をそのコンデンサ内において保存する、フォトダイオードである、光センサＤ（ｉ，ｊ）と、そのソースが電荷検出器Ｄ（ｉ，Ｊ）に接続された薄膜トランジスタＴ（ｉ，ｊ）と、から構成されている。

【0003】

行Ｌ（ｉ）をシーケンシャルにアドレス指定するには、行のトランジスタＴ（ｉ，ｊ）のすべてをオフ状態において維持するための１つの電圧Ｖｏｆｆと、行のトランジスタＴ（ｉ，ｊ）のすべてをオン状態に移行させるための１つの電圧Ｖｏｎと、という２つの別個の電圧の提供が必要とされる。トランジスタＴ（ｉ，ｊ）は、選択トークンによってアドレス指定されている。選択トークンは、例えば、行Ｌ（ｉ）から行Ｌ（ｉ＋１）まで、などのように、所与の方向において、行から行へと伝播する、ローレベル（Ｖｏｎよりも低い電圧Ｖｏｆｆ）との比較における、既定の時間にわたるハイレベル信号（電圧Ｖｏｎ）である。

【0004】

選択トークンが行Ｌ（ｉ）を伝播する時点において、トークンのハイレベルは、行のトランジスタのすべてのもののオン状態を命じている。選択トークンのハイレベルは、トランジスタの閾値電圧を上回る値を有するように構成されている。行の電荷検出器Ｄ（ｉ，ｊ）のそれぞれ内において保存されている電子は、電荷検出器Ｄ（ｉ，ｊ）と関連する列Ｃｏｌ（ｊ）を介して電荷積分器に送信され、これが、この値を電圧に変換している。列Ｃｏｌ（ｊ）は、トランジスタＴ（ｉ，ｊ）のドレインに接続されている。それぞれの列内の電荷の積分は、読み出し集積回路又はＲＯＩＣとも呼称される、列のすべてに共通している集積回路によって管理することができる。これは、指紋の画像が行ごとに生成されうるように、計測された値をデジタルに変換している。

【0005】

行から行への選択トークンの伝播は、一般に「行ドライバ」又は「ゲートドライバ」と呼称される、行アドレス指定装置又は行スキャナによって管理されている。行制御回路は、シフトレジスタである。（欧州特許第０５８６３９８Ｂ１号明細書）は、液晶ディスプレイ内において使用されるシフトレジスタの一例について記述している。本出願は、ディスプレイアレイではなく、検出アレイに適用されるが、原理は同一である。図２を参照すれば、それぞれのステージＥＴは、入力端子Ｂｉｎｉ（ｉ＝０～３）と、アレイの個々の行にそれ自体が接続されている出力端子Ｂｏｕｔｉ（ｉ＝０～３）と、を有する。読み出し集積回路に統合されうる、信号生成器ＧＳＩが、互いに位相が反対である２つのクロック信号ＣＫ１、ＣＫ２を生成している。それぞれのステージＥＴｉ（ｉ＝０～３）は、第１クロック信号ＣＫ１を受け取ることができる第１クロック端子Ｂｃｋ１－ｉ（ｉ＝１～３）と、第２クロック信号ＣＫ２を受け取ることができる第２クロック端子Ｂｃｋ２－ｉ（ｉ＝０～３）と、を有する。パルスＳＴＶｅｘｔ（「トークン」と呼称される）は、第１ステージＥＴ０の入力端子Ｂｉｎ０によって受け取られており、且つ、例えば、第１クロック信号ＣＫ１の、第１クロックパルスにおいて、トークンは、上述のように、対応する行の検出セル内において保存されている情報を読み出すように、出力端子Ｂｏｕｔ０により、行Ｌ（０）に送信されている。

【0006】

第２ステージＥＴ１の入力端子Ｂｉｎ１は、第１ステージＥＴ０の出力端子Ｂｏｕｔ０に接続されている。第２クロック信号ＣＫ２は、第２ステージＥＴ１により、第２クロック端子Ｂｃｋ２－１において受け取られている。この結果、トークンが、第２行Ｌ（１）に送信されている。第１クロック信号ＣＫ１及び第２クロック信号ＣＫ２は、アレイの読み取りにおいて不感時間が存在しないように、互いに位相がオフセットされている。

【0007】

従って、トークンは、アレイの行のすべてが読み取られる時点まで、ステージからステージに伝播している。

【0008】

反対の位相を有する２つのクロック信号とは異なる、その他のクロックシステムも、本発明の範囲を逸脱することなしに、想定されうる。例えば、２つ超のクロック信号を使用するシフトレジスタ、或いは、場合によっては、単一のクロック信号を使用するシフトレジスタも、想定されうる。

【0009】

行アドレス指定装置は、当初、例えば、柔軟な層によってアレイに接続された状態において、アレイの外側において配置されていた。単一のＮ型又はＰ型のＴＦＴトランジスタを使用することにより、アレイ内において直接的に実装された行アドレス指定装置が、最近になって登場している。アレイは、例えば、アモルファスシリコン（ａ－Ｓｉ）、ＴＦＴ、多結晶シリコン、有機半導体、或いは、アモルファスガリウムインジウム酸化亜鉛（Ｇａ２Ｏ３－Ｉｎ２Ｏ３－ＺｎＯ）タイプの、基板上において層を堆積させることにより、形成することができる。

【0010】

一般にＧＯＡ（ｇａｔｅ ｄｒｉｖｅｒ ｏｎ ａｒｒａｙ）と呼称されるアレイ内において統合されたこれらのアドレス指定装置は、製造費用及びフットプリントにける節約を可能にしており、且つ、外部アドレス指定装置との比較において、接続エラーの制限を可能にしている。ＧＯＡの一例については、（仏国特許第２９７５２１３号明細書）において記述されている。

【0011】

但し、現在使用されているＧＯＡは、１つのステージから別のものへの運動の観点において相当に限られた速度しか有しておらず、これは、ＴＦＴ技術に関連している。具体的には、シフトレジスタ内における１つのステージから別のものへの運動は、１０～２０マイクロ秒を必要とする一方で、この遅延は、外部アドレス指定装置に一般に使用される技術である、ＣＭＯＳ技術を使用した場合には、１００ナノ秒に過ぎない。

【0012】

スマートフォン又は任意のその他の等価な装置のタッチスクリーン上の指紋認識用途の場合に、アレイの行の数は、ほぼ２０００個に等しいが、この数が装置ごとに変化しうることは明らかである。従って、指が画面の底部において配置されている場合に、選択トークンがシフトレジスタのステージのすべてにおいて伝播するためには、約４０ミリ秒だけ、所要することになろう。また、指紋認識法における実行時間は、一般には３～６である、データを集約するのに必要とされる多くの再読取り動作の数だけ、増大しうる。指紋を認可されているものと比較するのに必要とされる時間が、これらの遅延を更に増大させる。

【0013】

従って、指紋認識法は、迅速に実行されなければならず、具体的には、それを超えた場合に、ユーザーが、レイテンシー時間と、従って、待機の感覚と、を検出することが経験的に確立されている遅延である、２００ミリ秒未満において、実行されなければならない。

【先行技術文献】

【特許文献】

【0014】

【文献】欧州特許第０５８６３９８号明細書

【文献】仏国特許第２９７５２１３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0015】

従って、本発明は、最も少ない数の可能な新しい制御信号を追加しつつ、アレイの望ましい場所において行のスキャニングを開始することを可能にするＧＯＡ行アドレス指定装置を提供することを目的としている。

【課題を解決するための手段】

【0016】

従って、本発明の主題の１つは、タッチスクリーンとの接触状態にある指紋を有する指の少なくとも１つの接触ポイントの場所情報を提供するように構成された接触表面を有する指紋取得システムであり、システムが、
－その少なくともいくつかが、指紋を表す画像を検出するための検出セルを有する、Ｍ個の行を有する検出アレイを有する、タッチスクリーンの下方において配置されたＴＦＴパネルであって、行アドレス指定システムが、アレイ内に統合されており、且つ、行のスキャニング方向において対応する行の検出セルを行ごとに起動するように、構成されている、パネルと、
－場所情報を受け取るように、且つ、アレイのＭ個の行のうちからの行のサブセットを１つにグループ化する、且つ、場所情報に基づいて判定された、アドレスレンジから始まって、アレイをアドレス指定するべくアドレス指定システムに命じるように、構成された計算装置と、
を有することを特徴としている。

【0017】

有利には、アドレス指定システムは、Ｍ個のステージを有するシフトレジスタであって、Ｍ個のステージのそれぞれが、対応する行入力に接続された出力を有する、シフトレジスタと、更なるステージと呼称される、Ｎ個のステージを有する、更なるシフトレジスタと、を有し、この場合に、Ｎ＜Ｍであり、更なるシフトレジスタは、シフトレジスタによって行入力に接続されており、それぞれの更なるステージは、シフトレジスタのステージのグループの第１ステージに接続されている。

【0018】

有利には、計算装置は、行のスキャニング方向において、アドレスレンジの開始に対応する、初期行と呼称される行を判定するように、且つ、初期の更なるステージと呼称される、更なるステージを判定するように、構成されており、初期の更なるステージは、初期行の検出セルを起動することができる。

【0019】

有利には、システムは、シフトレジスタ及び更なるシフトレジスタに互いに位相が反対である第１クロック信号及び第２クロック信号を提供するように構成された信号生成器を有する。

【0020】

有利には、それぞれの更なるステージは、
－トークンと呼称される、ハイレベル信号を受け取るように構成された入力端子と、
－そのゲートが入力端子に直接又は間接的に接続されている、且つ、そのドレインが、第１クロック信号又は第２クロック信号のうちからクロック信号を受け取るように構成されている、第１トランジスタと、
－第１トランジスタのソースに接続された中間ノードであって、後続の更なるステージの入力端子に接続された中間ノードと、
－信号生成器によって提供される第１抑制信号によって制御される、更なるステージに接続されたステージ用の抑制回路であって、第１抑制信号がローレベルである限り、トークンが、それぞれのクロックパルスにおいて後続の更なるステージに送信されるように、且つ、第１抑制信号がハイレベルにある際には、トークンが、更なるステージに接続されたステージに送信されるように、構成されている、抑制回路と、
を有する。

【0021】

有利には、信号生成器は、計算装置によって判定された初期の更なるステージの入力端子がトークンを受け取った際に、第１抑制信号がハイレベルを有するように、構成されている。

【0022】

有利には、抑制回路は、
－そのゲートが中間ノードに直接又は間接的に接続されている、且つ、そのドレインが抑制信号を受け取ることができる、第２トランジスタと、
－第２トランジスタのソースに、且つ、シフトレジスタのステージに、接続された出力端子と、
を有する。

【0023】

有利には、信号生成器は、第２抑制信号を抑制回路に提供するように構成されており、第２抑制信号は、第１抑制信号がローレベルに変化した後に、即座に、ハイレベルを有し、且つ、この場合に、出力端子は、そのゲートが第２抑制信号を受け取ることができる第３トランジスタのドレインに接続されている。

【0024】

有利には、更なるシフトレジスタの更なるステージは、シフトレジスタのステージの間において規則的な間隔を有する状態において、シフトレジスタのステージに接続されている。

【0025】

有利には、それぞれの更なるステージは、ダイオード接続されたトランジスタにより、ステージに接続されている。

【0026】

添付図面は、本発明を示している。

【図面の簡単な説明】

【0027】

【図1】従来技術による、行における且つ列における検出セルの配列を示しており、これについては、既に説明済みである。

【図2】従来技術による、シフトレジスタを概略的に示しており、これについては、既に説明済みである。

【図3】本発明による指紋取得システムを概略的に示す。

【図4】本発明による更なるシフトレジスタの回路図を示す。

【図5】本発明による行アドレス指定装置の動作を示すタイミング図を示す。

【発明を実施するための形態】

【0028】

図３は、本発明による指紋取得システムを概略的に示している。指紋認識は、例えば、電話機をアンロックするべく、或いは、さもなければ、支払などのアプリケーションの使用を保護するべく、装置上において実行されており、この装置は、図３においては、スマートフォンタイプの電話機によって表されている。本発明は、電話機上における指紋認識に限定されるものではなく、且つ、任意のタイプの電子装置上において実装することができる。

【0029】

取得システムは、図示されてはいない接触表面を有する。また、電子装置は、接触表面との組合せにおいて表示機能を内蔵していてもよく、これらの組立体が、タッチスクリーンを形成している。

【0030】

ユーザーの指が装置の表面との接触状態となった際に、電子装置内において構成された計算装置ＣＡＬＣが、接触表面上の指の接触ポイントＰＣＯを検出する。検出は、例えば、抵抗性又は容量性技術の使用などの、様々な方法で実行することができる。いずれのケースにおいても、接触ポイントＰＣＯは、接触表面のプレーン内のポイントの座標に対応している。いくつかの有効接触ポイントをもたらす、長い時間にわたる接触の場合に、計算装置ＣＡＬＣは、処理の残りの部分に使用されるべき接触点が、有効接触ポイント（例えば、上部ポイント又は下部ポイント）のうちの１つに、或いは、その座標が有効接触ポイントの座標の平均値に対応している概念的接触ポイントに、対応していると見なすことができる。

【0031】

上述の検出アレイは、接触表面の下方において配置され、且つ、ＴＦＴパネルに統合されている。検出アレイは、Ｍ個の行を有する。行の少なくともいくつかは、検出セルを有する。行のすべては、アレイ内に統合されたアドレス指定装置によって駆動されている。アドレス指定装置は、Ｍ個のステージを有するシフトレジスタＳＲを有する。それぞれのステージは、アレイの行に接続されている。このようなステージは、例えば、仏国特許第２９７５２１３号明細書の図３に示されている。

【0032】

本発明による、且つ、図３に示されている、システムは、シフトレジスタＳＲが、指紋が検出されるべきゾーンに対応する、アレイの既定の行から、通常使用されるクロック信号ＣＫ１及びＣＫ２により、アレイ内においてトークンを送信することを許容している。従って、特定のシフトレジスタＳＲ内の起動信号の伝播を回避することにより、時間節約が得られる。

【0033】

これを目的として、本発明によるシステムは、こちらもアレイ内に統合された、更なるシフトレジスタＳＳＲを使用している。更なるシフトレジスタＳＳＲは、Ｎ個の更なるステージＥＴＡを有しており、この場合に、Ｎ＜Ｍである。有利には、比率Ｍ／Ｎは、２０に等しくてもよい。従って、２０００行のアレイの、且つ、従って、２０００ステージのシフトレジスタの、場合には、更なるシフトレジスタＳＳＲは、１００個の更なるステージを有しうる。本発明の特に有利な一実施形態において、比率Ｍ／Ｎは、２００に等しくてもよい。従って、２０００行のアレイの、且つ、従って、２０００ステージのシフトレジスタの、場合には、更なるシフトレジスタＳＳＲは、１０個の更なるステージを有しうる。従って、更なるシフトレジスタＳＳＲのフットプリントは、小さく、これは、例えば、アレイのコーナーにおいて位置しうる。これは、具体的には、入出力パッドの近傍において位置しうる。

【0034】

有利には、更なるシフトレジスタＳＳＲの更なるステージＥＴＡは、シフトレジスタＳＲのステージＥＴの間において規則的な間隔を有する状態において、シフトレジスタＳＲのステージＥＴに接続されている。従って、それぞれの更なるステージＥＴＡは、同一の数のステージＥＴを１つにグループ化し、これにより、更なるシフトレジスタの実装を相対的に容易にしている。上述の例において、間隔は、比率Ｎ／Ｍに対応している（２００）。

【0035】

一変形として、ステージの間の間隔は、不規則であってもよく、例えば、更なるステージＥＴＡは、上部及び下部部分との比較において、検出器の中心において、相対的に少ない数のステージＥＴを１つにグループ化しうる。

【0036】

計算装置ＣＡＬＣは、例えば、ＡＳＩＣ（「ａｐｐｌｉｃａｔｉｏｎ－ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ」の略号）又はＦＰＧＡ（「ｆｉｅｌｄ－ｐｒｏｇｒａｍｍａｂｌｅ ｇａｔｅ ａｒｒａｙ」の略号）回路、或いは、適切にプログラミングされたプロセッサなどの、専用の回路であってよい。最後のケースにおいては、計算装置は、その他の機能をも実行する中央プロセッサであってよい。計算装置ＣＡＬＣは、接触表面のプレーン内におけるポイントの座標の形態において、接触表面から、場所情報ＩｎｆｏＬｏｃを受け取っている。ユーザーの指紋の分析を要する、アドレスレンジＺＡは、場所情報ＩｎｆｏＬｏｃに基づいて計算装置ＣＡＬＣによって定義されている。具体的には、指紋認識手順において指によって占有される表面の最大寸法については、指紋センサの分野において既知である。

【0037】

通常、５００ｄｐｉ（「ｄｏｔｓ ｐｅｒ ｉｎｃｈ」の略号）の分解能を有する検出器の場合には、拇印が、約１５ミリメートルにわたって、指の長さに対応する次元に沿って計測されうる、という知識により、３００行にわたる指紋の画像を取得することで十分である。

【0038】

従って、計算装置ＣＡＬＣは、接触ポイントＰＣＯに対応するアレイの行を判定し、且つ、アレイの行のスキャニング方向において前に位置する１００及び５０行と、行のスキャニング方向において後に位置する１００及び５０行と、を判定している。

【0039】

接触表面の接触ポイントＰＣＯに対応するアレイの行の判定は、アレイの分解能（２つの連続的なピクセルの間の間隔）Ｒｅｓ１と接触表面の分解能（２つの連続的な検出要素の間の間隔）Ｒｅｓ２が異なりうる、という、事実にリンクされた、アライメント手順と呼称されるものを使用することができる。

【0040】

接触表面のｘｙプレーン内における指の押下は、（０、０）が、例えば、タッチスクリーンの左上隅などの、接触表面のコーナーとなるように配置することにより、横軸上においては、（ｘ＊Ｒｅｓ２）において、且つ、縦軸上においては、（ｙ＊Ｒｅｓ２）において、配置されている。

【0041】

コーナー（例えば、左上隅）におけるピクセル（０、０）との関係における、ＴＦＴアレイ上の対応するポイントは、次式において特定され、
ｘＴＦＴ＝（ｘ＊Ｒｅｓ２）／Ｒｅｓ１＋ｄｅｌｔａＸ／Ｒｅｓ１、及び、
ｙＴＦＴ＝（ｙ＊Ｒｅｓ２）／Ｒｅｓ１＋ｄｅｌｔａＹ／Ｒｅｓ１
ここで、ＤｅｌｔａＸ及びＤｅｌｔａＹは、工場において計測された、接触表面の（０、０）との関係におけるＴＦＴアレイの（０、０）のシフトである。

【0042】

従って、接触ポイントＰＣＯに対応するアレイＬｉＰＣＯの行は、「ｙＴＦＴ」と「ｙ」の間の関係から推定される。

【0043】

当然のことながら、計算装置ＣＡＬＣは、例えば、接触ポイントＰＣＯの前の２００個及び後の２００個などの、接触ポイントＰＣＯの前又は後の異なる数の行を有するアドレスレンジを定義することができる。

【0044】

指紋の通常の寸法を考慮するべく、接触ポイントＰＣＯの前において考慮される必要がある行の数として、ＮＢｌｉｇｎｅｓＡＶが定義され、且つ、接触ポイントＰＣＯの後において考慮される必要がある行の数として、ＮＢｌｉｇｎｅｓＡＰが定義される。

【0045】

例えば、ＮＢｌｉｇｎｅｓＡＶ＝ＮＢｌｉｇｎｅｓＡＰ＝１５０である。

【0046】

中間行Ｌｉ＿ｉｎｔｅｒという名称は、＃Ｌｉｇｎｅ＿ｉｎｔｅｒ＝＃ＬｉＰＣＯ－ＮＢｌｉｇｎｅｓＡＶとなるような行に対して付与され、この場合に、＃Ｌｉｇｎｅ＿ｉｎｔｅｒは、中間行の数を表記し、且つ、＃ＬｉＰＣＯは、接触ポイントＰＣＯに対応するアレイＬｉＰＣＯの行の数を表記している。

【0047】

慣例により、初期行Ｌ＿ｉｎｉｔは、アレイの行のスキャニング方向において中間行Ｌ＿ｉｎｔｅｒを有する行のグループの更なるステージＥＴＡに（シフトレジスタＳＲのステージＥＴを介して）接続された行に対して付与される名称である。

【0048】

慣例により、「初期の更なるステージ（ＥＴＡ＿ｉｎｉｔ）」は、初期行（Ｌ＿ｉｎｉｔ）の検出セル（Ｐ（ｉ，Ｊ））を起動しうる更なるステージに対して付与される名称である。それぞれの更なるステージＥＴＡは、シフトレジスタＳＲのステージＥＴの第１グループに接続されている。上述の例において、それぞれの更なるステージＥＴＡは、２００ステージＥＴを１つにグループ化し、且つ、従って、２００行を１つにグループ化しており、且つ、初期の更なるステージは、第１の更なるステージが初期パルスＳＴＶｅｘｔを受け取ったものであることを考慮することにより、第５の更なるステージに対応している。図３において、ブロックＹ０～Ｙ９は、様々な行の１つのグループ化を示している。

【0049】

本発明によるシステムは、アレイのＭ行のうちから行のサブセットをアドレス指定することを可能にしている。サブセットは、少なくともアドレスレンジＺＡを有しており、これは、場所情報ＩｎｆｏＬｏｃに基づいて判定されている。

【0050】

計算装置ＣＡＬＣは、前記信号生成器が、要求されているクロック信号の数を生成するように、信号生成器ＧＳＩに命じている。計算装置ＣＡＬＣは、命令信号「ＣｏｍｍａｎｄｅＧＳＩ」を送信することにより、信号生成器ＧＳＩと通信している。信号生成器ＧＳＩは、レベルコンバータに結合された、例えば、ＦＰＧＡ回路などの、専用の回路を有することができる。ＦＰＧＡは、計算装置ＣＡＬＣによって送信されたコマンド信号ＣｏｍｍｎａｄｅＧＳＩを受け取っている。ＦＰＧＡは、論理信号を低電圧（例えば、０～３．３Ｖ）において生成している。レベルコンバータは、ＦＰＧＡの低電圧とアレイの高電圧（Ｖｏｎ、Ｖｏｆｆ）が互換性を有することを保証している。

【0051】

アレイ上におけるそれぞれの新しい読み取り動作ごとに、計算装置ＣＡＬＣは、新しいパルスＳＴＶｅｘｔを生成するように、信号生成器ＧＳＩに命じている。計算装置ＣＡＬＣは、パルスＳＴＶｅｘｔが生成された時点から始まって、生成されなければならない第１クロック信号ＣＫ１及び第２クロック信号ＣＫの上昇エッジの数を判定している。

【0052】

計算装置は、アドレスレンジＺＡの第１行の、並びに、更に具体的には、アドレスレンジＺＡの第１行が配置されているステージＥＴのグループの第１ステージＥＴの、位置に基づいて、上昇エッジの数を判定している。

【0053】

信号生成器ＧＳＩは、第１抑制信号と呼称される、信号Ｓ－ｉｎｈｉｂを生成している。第１抑制信号Ｓ－ｉｎｈｉｂは、トークンが初期の更なるステージＥＴＡｉｎｉｔ内において伝播する時点において、初期の更なるステージＥＴＡｉｎｉｔが接続されているクロック信号がハイレベルを有している際にのみ、ハイレベルを有する。この条件は、計算装置ＣＡＬＣによって検証されている。次いで、第１抑制信号Ｓ－ｉｎｈｉｂは、クロック信号の降下エッジにおいてローレベルに戻るように変化している。

【0054】

図３に示されている例においては、アドレスレンジＺＡは、行８００において始まっており、これは、更なるシフトレジスタＳＳＲの更なるステージの１つに接続されており、これは、このケースにおいては、５つ目のもの（ＥＴＡ４）である。アレイは、行８００から始まることにより、アドレス指定されている。従って、計算装置ＣＡＬＣは、第５の更なるステージＥＴＡ４が、初期の更なるステージＥＴＡｉｎｉｔであるものと見なしている。第１の更なるステージＥＴＡ０が、第１クロックパルスＣＫ１によって起動されていると仮定することにより、第２の更なるステージＥＴＡ１は、第２クロックパルスＣＫ２によって起動されることになり、且つ、以下同様である。第５の更なるステージＥＴＡ４は、第１クロックパルスＣＫ１によって起動されており、これは、第５の上昇エッジ（ＣＫ１／ＣＫ２）に対応している。この結果、計算装置ＣＡＬＣは、第１抑制信号Ｓ－ｉｎｈｉｂを更なるシフトレジスタに供給している。

【0055】

次いで、信号生成器ＧＳＩは、第２抑制信号ＲＥＳＥＴｃｏｍｍａｎｄを生成しており、これは、第１抑制信号Ｓ－ｉｎｈｉｂがローレベルに変化した後に、即座に、ハイレベルを有する。第２抑制信号ＲＥＳＥＴｃｏｍｍａｎｄは、更なるシフトレジスタ内におけるトークンの伝播の抑制を可能にしている。従って、これは、初期の更なるステージＥＴＡｉｎｉｔに接続されているステージから始まって、シフトレジスタ内においてのみ伝播している。

【0056】

それぞれの更なるステージは、第１クロック信号ＣＫ１、第２信号ＣＫ２、第１抑制信号Ｓ－ｉｎｈｉｂ、及び第２抑制信号ＲＥＳＥＴｃｏｍｍａｎｄを受け取っている。初期パルスＳＴＶｅｘｔは、第１の更なるステージＥＴＡ０にのみ送信されている。

【0057】

有利には、それぞれの更なるステージＥＴＡは、ダイオード接続された、即ち、そのゲートがそのドレインに接続された、トランジスタＴＲＤにより、ステージＥＴに接続されている。従って、第２抑制信号ＲＥＳＴｃｏｍｍａｎｄが印加された際に、ダイオード接続されたトランジスタＴＲＤは、同時に、トークンを送信した初期の更なるステージＥＴＡ＿ｉｎｉｔを隔離しつつ、シフトレジスタＳＲ内におけるトークンの伝達を可能にしている。具体的には、ダイオード接続されたトランジスタＴＲＤは、正の電圧Ｖｏｎのみを伝達しており、初期の更なるステージＥＴＡ＿ｉｎｉｔがＶｏｆｆにリセットされた際に、トークンを受け取ったシフトレジスタＳＲの行は、その状態をＶｏｎにおいて維持している。

【0058】

図３においては、その上部において指紋の認識を要する電子装置の外側に、本発明を形成しているいくつかの要素が示されている。この描画は、概略的なものであり、具体的には、更なるシフトレジスタＳＳＲがＧＯＡに統合され、計算装置ＣＡＬＣ及び信号生成器ＧＳＩは、ＧＯＡに接続された回路内において配置することができる。

【0059】

図４には、更なるシフトレジスタのそれぞれの更なるステージＥＴＡの回路図が示されている。

【0060】

更なるステージは、伝播回路ＣＰＲと抑制回路ＣＩＮに分解される。伝播回路ＣＰＲは、仏国特許第２９７５２１３号明細書の図３に示されているステージに類似した構造を有し、且つ、類似した方式で動作している。

【0061】

出力信号Ｏｕｔ＿ｎは、レベルｎの更なるステージＥＴＡの伝播回路ＣＰＲの出力を表している。伝播回路ＣＰＲは、入力信号Ｏｕｔ＿ｎ－１を入力において受け取り、且つ、出力信号Ｏｕｔ＿ｎを提供している。

【0062】

行アドレス指定装置の分野において、入力信号のパルスは、一般にトークンと呼称され、且つ、入力端子ＢＥにおいて受け取られている。本発明によるシステムにおいては、トークンは、トークンが次いでアレイ内において伝播しうる、初期の更なるステージＥＴＡ＿ｉｎｉｔが、初期の更なるステージＥＴＡ＿ｉｎｉｔに接続されたレジスタから始まっている限り、更なるステージから更なるステージに伝播している。トークンは、先行する更なるステージの出力信号によって送信されている。第１の更なるステージの場合には、トークンは、信号生成器ＧＳＩにより、生成することができる（信号ＳＴＶｅｘｔ）。

【0063】

第１トランジスタＴＲ１は、オン状態にある際に、クロック信号ＣＫ１（或いは、奇数が付番されている更なるステージの場合には、ＣＫ２）のパルスを送信している。従って、そのドレインは、信号生成器ＧＳＩに接続されている。ブーストコンデンサＣｂ１が、第１トランジスタＴＲ１のゲートとソースの間に接続されている。このようなコンデンサは、第１トランジスタＴＲ１が、弱いオン状態から十分なオン状態に変化した際に、ドレイン／ソース電圧を２×Ｖｏｎにおいて伝達することを可能にする「ブートストラップ」効果の責任を担っている。

【0064】

事前充電トランジスタＴＲ４が、第１トランジスタＴＲ１のゲートの事前充電を可能にしている。従って、事前充電トランジスタＴＲ４のソースは、第１トランジスタＴＲ１のゲートに接続されている。制御トランジスタＴＲ５は、第１トランジスタＴＲ１のゲートの放電を可能にしている。従って、制御トランジスタＴＲ５のドレインは、第１トランジスタＴＲ１のゲートに接続されている。制御トランジスタＴＲ５は、レベルｎ＋１の、後続の更なるステージの出力信号Ｏｕｔ＿ｎ＋１によって制御されている。従って、制御トランジスタＴＲ５のゲートは、レベルｎ＋１の、後続の更なるステージの出力信号Ｏｕｔ＿ｎ＋１に接続されている。最後の更なるステージの制御トランジスタＴＲ５のゲートは、特定の信号によって制御することができる。具体的には、特定の信号は、第２抑制信号ＲＥＳＥＴｃｏｍｍａｎｄであってよい。この結果、制御トランジスタＴＲ５のソースは、電圧Ｖｏｆｆにバイアスされている。

【0065】

放電トランジスタＴＲ６は、レベルｎの更なるステージの出力Ｏｕｔ＿ｎに接続することができる。この結果、トークンが行に送信された際の出力Ｏｕｔ＿ｎの放電が相対的に容易になる。放電トランジスタＴＲ６のゲートは、制御トランジスタＴＲ５のゲートに接続されている。但し、（約１０のレベルの）更なるステージの相対的に小さな数に起因し、放電トランジスタＴＲ６の存在は、必須ではない。具体的には、放電トランジスタＴＲ６が、望ましくないトークンの発生を防止するべく、第１トランジスタのソースの電圧をゼロにリセットしている。但し、更なるステージの非常に小さな数に伴い、望ましくないトークンの発生の可能性は小さい。

【0066】

補償コンデンサＣ３を第２クロック信号ＣＫ２と事前充電トランジスタＴＲ４のソースの間において配置することができる。この結果、第１トランジスタＴＲ１のドレインに印加される第１クロック信号ＣＫ１のスイッチングの際に、第１トランジスタＴＲ１のゲートとドレインの間における浮遊容量の影響を補償することが可能になる。但し、（約１０のレベルの）更なるステージの相対的に小さな数に起因して、この存在は、必須ではなく、且つ、従って、浮遊干渉の蓄積の破壊性は、従来のシフトレジスタのステージにおけるものよりも格段に小さい。具体的には、１０００ステージのレベルを有するシフトレジスタにおいては、補償コンデンサを伴うことなしに、浮遊干渉は、この多くのステージにより、アレイの末尾において乗算されることになり、且つ、これは、受け入れ不能となろう。

【0067】

中間ノードＮＩが、伝播回路ＣＰＲの出力において配置されている。出力信号Ｏｕｔ＿ｎを中間ノードＮＩにおいて引き出すことができる。中間ノードＮＩは、後続の更なるステージの入力端子に接続されている。

【0068】

更なるステージＥＴＡに接続されたステージＥＴの抑制回路ＣＩＮは、更なるステージが、更なるステージＥＴＡに接続されたステージＥＴを抑制し、且つ、従って、トークンを後続の更なるステージに送信することを許容しており、或いは、セルがアドレス指定されるようにトークンをアレイに送信することを許容している。これを目的として、抑制回路ＣＩＮは、計算装置ＣＡＬＣによって提供される出力信号Ｏｕｔ＿ｎ及び第１抑制信号Ｓ－ｉｎｈｉｂを受け取っている。計算装置ＣＡＬＣは、トークンが初期の更なるステージＥＴＡ＿ｉｎｉｔ内に配置された際に、抑制信号Ｓ－ｉｎｈｉｂのパルスを送信している。計算装置ＣＡＬＣは、図３に示されているように、クロック信号ＣＫ１及びＣＫ２の生成を命じている。従って、これは、上昇エッジが抑制信号Ｓ－ｉｎｈｉｂにおいて生成されるべき時点を判定することができる。

【0069】

抑制回路ＣＩＮは、そのゲートが中間ノードＮＩに接続されている、且つ、そのドレインが抑制信号Ｓ－ｉｎｈｉｂを受け取ることができる、第２トランジスタＴＲ２を有する。有利には、ダイオード接続された事前充電トランジスタＴＲ７が、中間ノードと第２トランジスタＴＲ２のゲートの間において配置されている。事前充電トランジスタＴＲ７は、第２トランジスタＴＲ２のゲートの事前充電を可能にしている。

【0070】

出力端子ＢＳは、第２トランジスタＴＲ２のソースに、且つ、シフトレジスタＳＲの対応するステージＥＴに、接続されている。中間ノードＮＩによって送信されたトークンが出力端子に送信された際に、検証信号ＳＴＶｎの上昇エッジが、出力端子ＢＳにおいて生成される。

【0071】

有利には、第２ブーストコンデンサＣｂ２が、第２トランジスタＴＲ２のゲートとソースの間において接続されている。このようなコンデンサは、第２トランジスタＴＲ２が、弱いオン状態から十分なオン状態に変化した際に、ドレイン／ソース電圧を２×Ｖｏｎにおいて伝達することを可能にする「ブートストラップ」効果の責任を担っている。

【0072】

第２放電トランジスタＴＲ８をレベルｎの更なるステージの出力端子ＢＳに接続することができる。この結果、第２トランジスタＴＲ２の放電が相対的に容易になる。これは、後続の更なるステージＯｕｔ＿ｎ＋１の出力信号によって制御されている。最後の更なるステージの放電トランジスタＴＲ８のゲートは、第２抑制信号ＲＥＳＴｃｏｍｍａｎｄによって制御することができる。

【0073】

抑制回路ＣＩＮは、第３トランジスタＴＲ３を更に有する。第３トランジスタＴＲ３は、信号生成器ＧＳＩによって提供される第２抑制信号ＲＥＳＴｃｏｍｍａｎｄにより、制御されている。第２抑制信号ＲＥＳＥＴｃｏｍｍａｎｄは、第１抑制信号Ｓ－ｉｎｈｉｂがローレベルに変化した後に、即座に、ハイレベルを有する。出力端子ＢＳは、第３トランジスタＴＲ３のドレインに接続されている。従って、第２抑制信号ＲＥＳＥＴｃｏｍｍａｎｄは、初期の更なるステージＥＴＡ＿ｉｎｉｔの検証信号が、初期の更なるステージＥＴＡ＿ｉｎｉｔが接続されているシフトレジスタＳＲのステージに送信されたら、検証信号ＳＴＶｎをＶｏｆｆにおいて維持しており、アレイの読み取り時間の全体を通じて、これを実行している。

【0074】

図５は、本発明による行アドレス指定装置の動作を示すタイミング図を示している。図５に示されている図においては、接触表面によって送信された場所情報ＩｎｆｏＬｏｃにより、第４の更なるレジスタが起動信号ＳＴＶ３を送信しうることを計算装置ＣＡＬＣが検出したものと見なすことができる。これは、例えば、シフトレジスタＳＲの２０ステージが、更なるシフトレジスタＳＳＲのそれぞれの更なるステージに装着された状態における、２０００行アレイの場合の、行６００～８００において開始しているアドレスレンジに対応しうる。

【0075】

パルスＳＴＶｅｘｔが、第１の更なるステージＥＴＡ０の入力端子ＢＥにおいて提供されている。同時に、第１クロック信号ＣＫ１は、ハイレベル（Ｖｏｎにおける電圧）を有しており、従って、出力信号Ｏｕｔ０は、ハイレベルを有する。第１抑制信号Ｓ－ｉｎｈｉｂは、ローレベル（Ｖｏｆｆにおける電圧）であることから、トークンは、第２の更なるステージＥＴＡ１に送信される。第２クロック信号ＣＫ２は、ハイレベルを有しており、従って、出力信号Ｏｕｔ１は、ハイレベルを有する。第１抑制信号Ｓ－ｉｎｈｉｂは、依然としてローレベルにあることから、トークンは、第３の更なるステージＥＴＡ２に送信される。第１クロック信号ＣＫ１は、ハイレベルを有しており、従って、出力信号Ｏｕｔ２は、ハイレベルを有する。第１抑制信号Ｓ－ｉｎｈｉｂは、依然としてローレベルを有していることから、トークンは、第４の更なるステージＥＴＡ３に送信される。

【0076】

計算装置は、第４の更なるステージＥＴＡ３を初期の更なるステージＥＴＡ＿ｉｎｉｔであるものと識別している。従って、第１抑制信号Ｓ－ｉｎｈｉｂは、トークンが第４の更なるステージＥＴＡ３において伝播している時点においては、ハイレベルを有する。出力Ｏｕｔ３は、ハイレベルを有しており、且つ、第１抑制信号Ｓ－ｉｎｈｉｂも、ハイレベルを有していることから、起動信号ＳＴＶ３は、Ｖｏｎに変化する。次いで、トークンは、第４の更なるステージＥＴＡ３に接続されたシフトレジスタＳＲのステージＥＴに送信することができる。アレイは、このステージと関連する行から始まることにより、アドレス指定することができる。従って、この例においては、４つのクロックパルスにおいて、アレイは、行６００から始まることにより、アドレス指定されている。更には、クロック信号は、シフトレジスタに使用されるものであり、且つ、従って、更なるクロック信号生成器を提供するニーズは、存在していない。

【0077】

第１抑制信号Ｓ－ｉｎｈｉｂがローレベルに戻ったら即座に、計算装置ＣＡＬＣは、第２抑制信号ＲＥＳＥＴｃｏｍｍａｎｄを電圧Ｖｏｎに設定する。従って、第３トランジスタＴＲ３は、オン状態にスイッチングし、且つ、後続の更なるステージは、アレイ上における最後の読み取り動作の時点まで、抑制される。

【0078】

一実施形態において、アレイは、アレイの最後の行までアドレス指定することができる。計算装置ＣＡＬＣは、アレイの行の合計数に関係する情報を有しており、従って、アレイの最後の行に到達した際に、計算装置ＣＡＬＣは、シフトレジスタＳＲへのクロック信号の送信を停止するように、信号生成器ＧＳＩに命じている。

【0079】

一代替肢として、計算装置ＣＡＬＣは、場所情報ＩｎｆｏＬｏｃに基づいて、アレイの読み取りの停止を命じることもできる。具体的には、場所情報ＩｎｆｏＬｏｃに基づいて、計算装置ＣＡＬＣは、アドレスレンジＺＡの最後の行を判定することができる。計算装置ＣＡＬＣは、アドレスレンジＺＡの最後の行に到達した際に、シフトレジスタＳＲへのクロック信号の送信を停止するように、信号生成器ＧＳＩに命じている。

【0080】

図３によって示されている例を再度参照すれば、例えば、アドレスレンジＺＡの末尾における行が、行番号１２４０に対応している場合に、計算装置ＣＡＬＣは、トークンが更なるシフトレジスタＳＳＲにおいて伝播するように、５つのクロックパルスを生成するように、且つ、次いで、トークンがグループＹ４及びＹ５において伝播するように、４００個のクロックパルスを生成するように、且つ、最後に、トークンが行番号１２００～１２４０において伝播するように、４０個のクロックパルスを生成するように、信号生成器ＧＳＩに命じている。従って、計算装置ＣＡＬＣは、４４５個のクロックパルスの後に、クロック信号の生成を停止するように信号生成器ＧＳＩに命じている。

【0081】

本発明によるシステムは、数千行を有する大きなアレイを有する検出器に特に適している。

【0082】

本発明によるシステムは、ウィンドウ処理機能を有することを可能にしており、これは、検出器に固有の機能である。この機能は、ＴＦＴパネルディスプレイにおいては、特に必要とされてはいない。

【0083】

この機能は、具体的には、２つのコマンドと、意図されている用途に応じて適合されうる小さな更なるシフトレジスタと、のみをＴＦＴパネルに統合されたゲートドライバに追加することにより、実質的に費用なしで追加される。１０個の更なるステージのみを有する更なるシフトレジスタにより、アレイをアドレス指定する際に大きな時間の節約を実現することができる。

【0084】

更には、更なるシフトレジスタの小さなサイズに起因して、更なるシフトレジスタがアレイの未使用の場所において統合されうる場合には、アレイの面積の増大は、わずかであり、或いは、場合によっては、まったく増大しない。現在、アレイが製造されている清浄室においては、障害を生成しうる埃の粒子の数は、アレイのサイズに比例していることから、障害の数も、アレイのサイズに比例している。アレイの効率は、アレイのサイズが増大するのに伴って減少している。従って、本発明によるシステムは、仮に影響を及ぼす場合にも、アレイの効率には、ほとんど影響を及ぼさない。

【図1】

【図2】

【図3】

【図4】

【図5】