特許 7425202 ＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-22

(45)【発行日】2024-01-30

(54)【発明の名称】ＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタ

(51)【国際特許分類】

   H03H 7/01 20060101AFI20240123BHJP

   H01F 27/00 20060101ALI20240123BHJP

   H01G 4/40 20060101ALI20240123BHJP

【ＦＩ】

H03H7/01 A

H01F27/00 S

H01G4/40 321A

【請求項の数】 10

(21)【出願番号】P 2022536659

(86)(22)【出願日】2021-03-24

(65)【公表番号】

(43)【公表日】2023-02-14

(86)【国際出願番号】 CN2021082523

(87)【国際公開番号】W WO2022083059

(87)【国際公開日】2022-04-28

【審査請求日】2022-06-13

(31)【優先権主張番号】202011147097.0

(32)【優先日】2020-10-23

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】522235249

【氏名又は名称】嘉興佳利電子有限公司

【氏名又は名称原語表記】ＪＩＡＸＩＮＧ ＧＬＥＡＤ ＥＬＥＣＴＲＯＮＩＣＳ ＣＯ．， ＬＴＤ

【住所又は居所原語表記】Ｎｏ．６６， Ｚｈｅｎｇｙｕａｎ Ｒｏａｄ， Ｔａｎｇｈｕｉ Ｓｔｒｅｅｔ， Ｅｃｏｎｏｍｉｃ Ｄｅｖｅｌｏｐｍｅｎｔ Ｚｏｎｅ Ｊｉａｘｉｎｇ， Ｚｈｅｊｉａｎｇ ３１４００３， Ｃｈｉｎａ

(74)【代理人】

【識別番号】100095407

【弁理士】

【氏名又は名称】木村 満

(74)【代理人】

【識別番号】100132883

【弁理士】

【氏名又は名称】森川 泰司

(74)【代理人】

【識別番号】100148633

【弁理士】

【氏名又は名称】桜田 圭

(74)【代理人】

【識別番号】100147924

【弁理士】

【氏名又は名称】美恵 英樹

(74)【代理人】

【識別番号】100146374

【弁理士】

【氏名又は名称】有馬 百子

(72)【発明者】

【氏名】羅 昌▲梔▼

(72)【発明者】

【氏名】盧 冠宇

(72)【発明者】

【氏名】華 嘉源

(72)【発明者】

【氏名】潘 楓

(72)【発明者】

【氏名】劉 楠

(72)【発明者】

【氏名】王 利利

(72)【発明者】

【氏名】徐 ▲しん▼

【審査官】工藤 一光

(56)【参考文献】

【文献】国際公開第２０１９／０８７７３９（ＷＯ，Ａ１）

【文献】国際公開第２０１８／０３４１０３（ＷＯ，Ａ１）

【文献】特開２０１５－２６８８３（ＪＰ，Ａ）

【文献】特公平５－８８９（ＪＰ，Ｂ２）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｈ７／０１－７／１３

Ｈ０３Ｈ７／４６

Ｈ０１Ｆ２７／００

Ｈ０１Ｇ４／４０

(57)【特許請求の範囲】

【請求項1】

ＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタであって、
セラミック基板（１）、底部入力電極（２）、底部出力電極（４）、及び底部接地電極（３）を含み、
前記セラミック基板（１）の内部は、５つの並列共振器、１つの接地極板ＳＤ、２つの直列接続コンデンサ、２つの直列接続インダクタ、１つのクロスカップリングコンデンサＣ１５、及び１つの並列インダクタＬ２４を含み、
前記２つの直列接続コンデンサは、第１直列コンデンサＣ１２と第２直列コンデンサＣ４５を含み、
前記２つの直列接続インダクタは、第１直列インダクタＬ２３と第２直列インダクタＬ３４を含み、
前記５つの並列共振器は鏡面対称に分布しており、
第１インダクタＬ１と第１並列共振コンデンサＣＣ１によって構成される第１並列共振器、第２インダクタＬ２と第２並列共振コンデンサＣＣ２によって構成される第２並列共振器、第３インダクタＬ３と第３並列共振コンデンサＣＣ３によって構成される第３並列共振器、第４インダクタＬ４と第４並列共振コンデンサＣＣ４によって構成される第４並列共振器、第５インダクタＬ５と第５並列共振コンデンサＣＣ５によって構成される第５並列共振器を含み、
前記第１並列共振器と第２並列共振器は第１直列コンデンサＣ１２を介して接続され、
第２並列共振器と第３並列共振器は第１直列インダクタＬ２３を介して接続され、
第３並列共振器と第４並列共振器は第２直列インダクタＬ３４を介して接続され、
第４並列共振器と第５並列共振器は第２直列コンデンサＣ４５を介して接続され、
前記第１並列共振器と第５並列共振器はクロスカップリングコンデンサＣ１５を介して接続され、
前記第２並列共振器と第４並列共振器は並列インダクタＬ２４を介して接続され、
前記第１並列共振コンデンサＣＣ１の下端は、ビア柱Ｈｉｎを介して底部入力電極（２）に接続され、
前記第５並列共振コンデンサＣＣ５の下端は、ビア柱Ｈｏｕｔを介して底部出力電極（４）に接続され、
前記接地極板ＳＤは、セラミック基板（１）の内部の最下層に位置し、ビア柱Ｈｓｄを介して底部接地電極（３）に接続される、
ことを特徴とするＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタ。

【請求項2】

前記セラミック基板（１）の内部は１０層に分かれ、
接地極板ＳＤは、セラミック基板（１）の第１０層に位置し、
前記第１インダクタＬ１は、ビア柱Ｈ１１、二層極板Ｊ１、及びビア柱Ｈ１２を含み、
前記二層極板Ｊ１は、セラミック基板（１）の第１層と第２層に位置し、前記ビア柱Ｈ１１は、セラミック基板（１）の第１層と第１０層との間に位置し、
上端が二層極板Ｊ１に接続され、下端が接地極板ＳＤに接続され、
前記ビア柱Ｈ１２は、セラミック基板（１）の第１層と第８層との間に位置し、上端が二層極板Ｊ１に接続され、下端が第１並列共振コンデンサＣＣ１に接続され、
前記第１並列共振コンデンサＣＣ１は、セラミック基板（１）の第６層と第８層に位置し、左端が第１インダクタＬ１のビア柱Ｈ１２に接続され、
前記第１直列コンデンサＣ１２は、セラミック基板（１）の第６層と第８層に位置し、両層の左端がいずれも第１並列共振コンデンサＣＣ１の右端に接続される、
ことを特徴とする請求項１に記載のＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタ。

【請求項3】

前記第２インダクタＬ２は、ビア柱Ｈ２１、二層極板Ｊ２、及びビア柱Ｈ２２を含み、
前記二層極板Ｊ２は、セラミック基板（１）の第１層と第２層に位置し、前記ビア柱Ｈ２１は、セラミック基板（１）の第１層と第１０層との間に位置し、上端が二層極板Ｊ２に接続され、下端が接地極板ＳＤに接続され、
前記ビア柱Ｈ２２は、セラミック基板（１）の第１層と第９層との間に位置し、上端が二層極板Ｊ２に接続され、
前記第２並列共振コンデンサＣＣ２は、セラミック基板の第７層と第９層に位置し、第２インダクタＬ２のビア柱Ｈ２２の下端に接続される、
ことを特徴とする請求項２に記載のＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタ。

【請求項4】

前記第３インダクタＬ３は、ビア柱Ｈ３１、二層極板Ｊ３、及びビア柱Ｈ３２を含み、
前記二層極板Ｊ３は、セラミック基板（１）の第１層と第２層に位置し、
前記ビア柱Ｈ３１は、セラミック基板（１）の第１層と第１０層との間に位置し、上端が二層極板Ｊ２に接続され、下端が接地極板ＳＤに接続され、前記ビア柱Ｈ３２は、セラミック基板（１）の第１層と第９層との間に位置し、上端が二層極板Ｊ３に接続され、
前記第３並列共振コンデンサＣＣ３は、セラミック基板の第７層と第９層に位置し、第３インダクタＬ３のビア柱Ｈ３２の下端に接続され、
前記第１直列インダクタＬ２３は、セラミック基板の第３層に位置し、左端が第２インダクタのビア柱Ｈ２２に接続され、右端が第３インダクタのビア柱Ｈ３２に接続される、
ことを特徴とする請求項３に記載のＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタ。

【請求項5】

前記第４インダクタＬ４は、ビア柱Ｈ４１、二層極板Ｊ４、及びビア柱Ｈ４２を含み、
前記二層極板Ｊ４は、セラミック基板（１）の第１層と第２層に位置し、
前記ビア柱Ｈ４１は、セラミック基板（１）の第１層と第１０層との間に位置し、上端が二層極板Ｊ４に接続され、下端が接地極板ＳＤに接続され、
前記ビア柱Ｈ４２は、セラミック基板（１）の第１層と第９層との間に位置し、上端が二層極板Ｊ４に接続され、
前記第４並列共振コンデンサＣＣ４は、セラミック基板の第７層と第９層に位置し、第４インダクタＬ４のビア柱Ｈ４２の下端に接続され、
前記第２直列インダクタＬ３４は、セラミック基板の第３層に位置し、左端が第３インダクタのビア柱Ｈ３２に接続され、右端が第４インダクタのビア柱Ｈ４２に接続される、
ことを特徴とする請求項４に記載のＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタ。

【請求項6】

前記第５インダクタＬ５は、ビア柱Ｈ５１、二層極板Ｊ５、及びビア柱Ｈ５２を含み、
前記二層極板Ｊ５は、セラミック基板（１）の第１層と第２層に位置し、
前記ビア柱Ｈ５１は、セラミック基板（１）の第１層と第１０層との間に位置し、上端が二層極板Ｊ５に接続され、下端が接地極板ＳＤに接続され、
前記ビア柱Ｈ５２は、セラミック基板（１）の第１層と第８層との間に位置し、上端が二層極板Ｊ５に接続され、
前記第５並列共振コンデンサＣＣ５は、セラミック基板（１）の第６層と第８層に位置し、左端が第５インダクタＬ５のビア柱Ｈ５２の下端に接続され、右端が第２直列コンデンサＣ４５に接続される、
ことを特徴とする請求項５に記載のＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタ。

【請求項7】

前記クロスカップリングコンデンサＣ１５は、セラミック基板（１）の第５層に位置し、一字型構造を採用して、第１並列共振コンデンサＣＣ１の第６層極板及び第５並列共振コンデンサＣＣ５の第６層極板とそれぞれカップリングを形成し、
前記並列インダクタＬ２４は、セラミック基板（１）の第３層に位置し、Ｃ字型構造を採用し、第２インダクタのビア柱Ｈ２２及び第４インダクタのビア柱Ｈ４２にそれぞれ接続される、
ことを特徴とする請求項６に記載のＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタ。

【請求項8】

前記第１インダクタＬ１、第２インダクタＬ２、第３インダクタＬ３、第４インダクタＬ４、第５インダクタＬ５のビア柱はいずれも柱型金属ビア柱の構造を採用し、
第１並列共振コンデンサＣＣ１、第２並列共振コンデンサＣＣ２、第３並列共振コンデンサＣＣ３、第４並列共振コンデンサＣＣ４、第５並列共振コンデンサＣＣ５、及びクロスカップリングコンデンサＣ１５はいずれも対平板型コンデンサ極板の構造を採用し、
第１直列コンデンサＣ１２、第１直列コンデンサＣ４５は、縦インライン型コンデンサ極板の構造を採用する、
請求項１に記載のＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタ。

【請求項9】

前記第１並列共振器と第５並列共振器は、鏡面対称であり同じ構造を有し、
第２並列共振器と第４並列共振器の構造は、鏡面対称であり同じ構造を有し、
第１直列コンデンサＣ１２と第２直列コンデンサＣ４５は鏡面対称であり、
第１直列インダクタＬ２３と第２直列インダクタＬ３４は鏡面対称である、
ことを特徴とする請求項１に記載のＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタ。

【請求項10】

前記セラミック基板の材料は、誘電率が９．８、損失角の正接が０．００３のセラミック材料であり、
底部接地電極、底部入力電極、底部出力電極はいずれも銀材料で印刷され、
前記ＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタの通過帯域範囲は３．６４より大きく７．０４ＧＨｚより小さく、
通過帯域の最大挿入損失は１．７５ｄＢであり、０より大きく３ＧＨｚより小さいローエンド阻止帯域での減衰は３０ｄＢを超え、７．８ＧＨｚより大きく１２．５ＧＨｚより小さいハイエンド阻止帯域での減衰は３０ｄＢを超え、
１２．５より大きく１７ＧＨｚより小さい周波数帯域での減衰は１５ｄＢを超える、
ことを特徴とする請求項１に記載のＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、フィルタ技術の分野に関し、具体的には、ＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタに関する。

【背景技術】

【0002】

通信技術の急速な発展に伴い、世界の通信業界は５Ｇ時代に入りつつある。ＬＴＣＣ、即ち、低温共焼結セラミックは、３つの主要な受動デバイス（抵抗、コンデンサ、インダクタ）及び様々な受動デバイス（例えば、フィルタ、変圧器など）を多層配線基板にパッケージングし、能動デバイス（例えば、パワーＭＯＳ、トランジスター、ＩＣモジュールなど）とともに完全な回路システムに集積することを実現できる。現在、それは、様々なタイプの携帯電話で、ブルートゥース、ＧＰＳモジュール、ＷＬＡＮモジュール、ＷＩＦＩモジュールなどに広く応用されている。また、製品の信頼性が高いため、自動車の電子機器、通信、航空宇宙、軍事、微小電気機械システム、センサー技術などの分野でのアプリケーションも増加している。

【0003】

５Ｇ時代の到来とともに、ＬＴＣＣは重要な役割を果たす。ＬＴＣＣは大電流及び高温耐性に適応できるため、携帯電話、ウェアラブルデバイスから自動車などの分野まで、ＲＦコンポーネントを使用する必要がある。ＬＴＣＣを重要なコンポーネントとして、携帯電話への適用から見ると、５Ｇ携帯電話での使用数量は４Ｇと比較して４０％大幅に増加し、ＬＴＣＣの需要量が大幅に増加している。

【0004】

ＬＴＣＣバンドパスフィルタの実現方法は、通常、次の三つの方法がある。１つ目は、従来の並列共振式バンドパスフィルタであり、インダクタとコンデンサを並列に構成した並列共振ユニットによって実現される。２つ目は、分布型コンデンサ極板を採用し、極板同士間の結合によってバンドパスフィルタの効果を実現する。３つ目は、ハイパスフィルタを介してローパスフィルタと直列に接続することによって実現される。３つの構造によって実現されるバンドパスフィルタはそれぞれ、製造と設計に独自の利点と難しさがある。従来の並列共振構造のバンドパスフィルタの近帯域減衰は、他の２つよりも深いであるが、並列共振ユニットの増加に伴い、その通過帯域挿入損失は増加し続け、信号の損失を制御することは困難である。分布型構造を採用するバンドパスフィルタは、設計が簡単、デバッグが便利であり、電気的性質のバランスが取られるが、構造が主に極板同士間の結合によって実現されるため、製造プロセスの要件が高くなり、ＬＴＣＣダイヤフラムの積層、切断、焼結のプロセスで問題が発生しやすく、バッチの一貫性が低くなる。ハイパスフィルタとローパスフィルタの直列構造を採用するバンドパスフィルタは、通過帯域がより広く、挿入損失が低く、信号忠実度が高いが、帯域外減衰が悪く、構造が複雑であり、デバッグが困難である。

【発明の概要】

【0005】

上記の技術的問題を解決するために、本発明の目的は、体積が小さく、従来のフィルタの通過帯域が狭く挿入損失が大きいという問題を解決する、ＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタを提供することである。

【0006】

上記の発明目的を実現するために、本発明は、以下の技術的解決策を採用する。
ＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタは、セラミック基板、底部入力電極、底部出力電極、及び底部接地電極を含み、前記セラミック基板の内部は、５つの並列共振器、１つの接地極板ＳＤ、２つの直列接続コンデンサ、２つの直列接続インダクタ、１つのクロスカップリングコンデンサＣ１５、及び１つの並列インダクタＬ２４を含み、前記２つの直列接続コンデンサは、第１直列コンデンサＣ１２と第２直列コンデンサＣ４５を含み、前記２つの直列接続インダクタは、第１直列インダクタＬ２３と第２直列インダクタＬ３４を含み、前記５つの並列共振ユニットは鏡面対称に分布しており、第１インダクタＬ１と第１並列共振コンデンサＣＣ１によって構成される第１並列共振器、第２インダクタＬ２と第２並列共振コンデンサＣＣ２によって構成される第２並列共振器、第３インダクタＬ３と第３並列共振コンデンサＣＣ３によって構成される第３並列共振器、第４インダクタＬ４と第４並列共振コンデンサＣＣ４によって構成される第４並列共振器、第５インダクタＬ５と第５並列共振コンデンサＣＣ５によって構成される第５並列共振器を含み、前記第１並列共振器と第２並列共振器は第１直列コンデンサＣ１２を介して接続され、第２並列共振器と第３並列共振器は第１直列インダクタＬ２３を介して接続され、第３並列共振器と第４並列共振器は第２直列インダクタＬ３４を介して接続され、第４並列共振器と第５並列共振器は第２直列コンデンサＣ４５を介して接続され、前記第１並列共振コンデンサＣＣ１の下端は、ビア柱Ｈｉｎを介して底部入力電極に接続され、前記第５並列共振コンデンサＣＣ５の下端は、ビア柱Ｈｏｕｔを介して底部出力電極に接続され、前記接地極板ＳＤは、セラミック基板の内部の最下層に位置し、孔柱Ｈｓｄを介して底部接地電極に接続される。

【0007】

好ましい技術的解決策として、前記セラミック基板の内部は１０層に分かれ、接地極板ＳＤは、セラミック基板の第１０層に位置し、前記第１インダクタＬ１は、ビア柱Ｈ１１、二層極板Ｊ１、及びビア柱Ｈ１２を含み、前記二層極板Ｊ１は、セラミック基板の第１層と第２層に位置し、前記ビア柱Ｈ１１は、セラミック基板の第１層と第１０層との間に位置し、上端が二層極板Ｊ１に接続され、下端が接地極板ＳＤに接続され、前記ビア柱Ｈ１２は、セラミック基板の第１層と第８層との間に位置し、上端が二層極板Ｊ１に接続され、下端が第１並列共振コンデンサＣＣ１に接続され、前記第１並列共振コンデンサＣＣ１は、セラミック基板の第６層と第８層に位置し、左端が第１インダクタＬ１のビア柱Ｈ１２に接続され、前記第１直列コンデンサＣ１２は、セラミック基板の第６層と第８層に位置し、両層の左端がいずれも第１並列共振コンデンサＣＣ１の右端に接続される。

【0008】

好ましい技術的解決策として、前記第２インダクタＬ２は、ビア柱Ｈ２１、二層極板Ｊ２、及びビア柱Ｈ２２を含み、前記二層極板Ｊ２は、セラミック基板の第１層と第２層に位置し、前記ビア柱Ｈ２１は、セラミック基板の第１層と第１０層との間に位置し、上端が二層極板Ｊ２に接続され、下端が接地極板ＳＤに接続され、前記ビア柱Ｈ２２は、セラミック基板の第１層と第９層との間に位置し、上端が二層極板Ｊ２に接続され、前記第２並列共振コンデンサＣＣ２は、セラミック基板の第７層と第９層に位置し、第２インダクタＬ２のビア柱Ｈ２２の下端に接続される。

【0009】

好ましい技術的解決策として、前記第３インダクタＬ３は、ビア柱Ｈ３１、二層極板Ｊ３、及びビア柱Ｈ３２を含み、前記二層極板Ｊ３は、セラミック基板の第１層と第２層に位置し、前記ビア柱Ｈ３１は、セラミック基板の第１層と第１０層との間に位置し、上端が二層極板Ｊ２に接続され、下端が接地極板ＳＤに接続され、前記ビア柱Ｈ３２は、セラミック基板の第１層と第９層との間に位置し、上端が二層極板Ｊ３に接続され、前記第３並列共振コンデンサＣＣ３は、セラミック基板の第７層と第９層に位置し、第３インダクタＬ３のビア柱Ｈ３２の下端に接続され、前記第１直列インダクタＬ２３は、セラミック基板の第３層に位置し、左端が第２インダクタのビア柱Ｈ２１に接続され、右端が第３インダクタのビア柱Ｈ３１に接続される。

【0010】

好ましい技術的解決策として、前記第４インダクタＬ４は、ビア柱Ｈ４１、二層極板Ｊ４、及びビア柱Ｈ４２を含み、前記二層極板Ｊ４は、セラミック基板の第１層と第２層に位置し、前記ビア柱Ｈ４１は、セラミック基板の第１層と第１０層との間に位置し、上端が二層極板Ｊ４に接続され、下端が接地極板ＳＤに接続され、前記ビア柱Ｈ４２は、セラミック基板の第１層と第９層との間に位置し、上端が二層極板Ｊ４に接続され、前記第４並列共振コンデンサＣＣ４は、セラミック基板の第７層と第９層に位置し、第４インダクタＬ４のビア柱Ｈ４２の下端に接続され、前記第２直列インダクタＬ３４は、セラミック基板の第３層に位置し、左端が第３インダクタのビア柱Ｈ３１に接続され、右端が第４インダクタのビア柱Ｈ４１に接続される。

【0011】

好ましい技術的解決策として、前記第５インダクタＬ５は、ビア柱Ｈ５１、二層極板Ｊ５、及びビア柱Ｈ５２を含み、前記二層極板Ｊ５は、セラミック基板の第１層と第２層に位置し、前記ビア柱Ｈ５１は、セラミック基板の第１層と第１０層との間に位置し、上端が二層極板Ｊ５に接続され、下端が接地極板ＳＤに接続され、前記ビア柱Ｈ５２は、セラミック基板の第１層と第８層との間に位置し、上端が二層極板Ｊ５に接続され、前記第５並列共振コンデンサＣＣ５は、セラミック基板の第６層と第８層に位置し、左端が第５インダクタＬ５のビア柱Ｈ５２の下端に接続され、右端が第２直列コンデンサＣ４５に接続される。

【0012】

好ましい技術的解決策として、前記クロスカップリングコンデンサＣ１５は、セラミック基板の第５層に位置し、一字型構造を採用して、第１並列共振コンデンサＣＣ１の第６層極板及び第５並列共振コンデンサＣＣ５の第６層極板とそれぞれカップリングを形成し、前記並列インダクタＬ２４は、セラミック基板の第３層に位置し、Ｃ字型構造を採用し、第２インダクタのビア柱Ｈ２１及び第４インダクタのビア柱Ｈ４１にそれぞれ接続される。

【0013】

好ましい技術的解決策として、前記第１インダクタＬ１、第２インダクタＬ２、第３インダクタＬ３、第４インダクタＬ４、第５インダクタＬ５のビア柱はいずれも柱型金属ビア柱の構造を採用し、第１並列共振コンデンサＣＣ１、第２並列共振コンデンサＣＣ２、第３並列共振コンデンサＣＣ３、第４並列共振コンデンサＣＣ４、第５並列共振コンデンサＣＣ５、及びクロスカップリングコンデンサＣ１５はいずれも対平板型コンデンサ極板の構造を採用し、第１直列コンデンサＣ１２、第１直列コンデンサＣ４５は、縦インライン型コンデンサ極板の構造を採用する。

【0014】

好ましい技術的解決策として、前記第１並列共振器と第５並列共振器の構造は鏡面対称であり、第２並列共振器と第４並列共振器の構造は鏡面対称であり、第１直列コンデンサＣ１２と第２直列コンデンサＣ４５の構造は鏡面対称であり、第１直列インダクタＬ２３と第２直列インダクタＬ３４の構造は鏡面対称であり、第３並列共振器、クロスカップリングコンデンサＣ１５、及び並列インダクタＬ２４の構造は中心対称である。

【0015】

好ましい技術的解決策として、前記セラミック基板の材料は、誘電率が９．８、損失角の正接が０．００３のセラミック材料であり、底部接地電極、底部入力電極、底部出力電極はいずれも銀材料で印刷され、前記フィルタの通過帯域範囲は３．６４～７．０４ＧＨｚであり、通過帯域の最大挿入損失は１．７５ｄＢであり、ローエンド阻止帯域０～３ＧＨｚでの減衰は３０ｄＢを超え、ハイエンド阻止帯域７．８ＧＨｚ～１２．５ＧＨｚでの減衰は３０ｄＢを超え、トリプル周波数１２．５～１７ＧＨｚでの減衰は１５ｄＢを超える。

【0016】

従来技術と比較して、本発明は以下の点で優れている。
本発明は、既存のＬＴＣＣバンドパスフィルタの並列共振構造の通過帯域が狭すぎ、ハイパスフィルタとローパスフィルタの直列構造の減衰が深くないという問題を解決するために、ＬＴＣＣプロセスに基づく超広通過帯域５次バンドパスフィルタを提供する。このフィルタは、５次の並列共振構造を採用し、５つの並列共振ユニットが帯域外減衰を深め、且つ、１つのクロスカップリングコンデンサ、１つの並列インダクタ、及び２つの直列接続インダクタを革新的に導入し、バンドパスフィルタの通過帯域を幅広く拡大し、トリプル周波数帯域外減衰を深め、従来の５次バンドパスフィルタの通過帯域が狭く挿入損失が大きいという問題を変える。

【図面の簡単な説明】

【0017】

本出願の一部を構成する添付の図面は、本出願の更なる理解を提供するために使用され、本出願の例示的な実施例及び説明は、本出願を解明するためのものであり、本出願を限定するものではない。

【図1】本発明のＬＴＣＣバンドパスフィルタの等価回路原理図である。

【図2】本発明のＬＴＣＣバンドパスフィルタの外部構造模式図である。

【図3】本発明のＬＴＣＣバンドパスフィルタの内部全体構造模式図である。

【図4】本発明のＬＴＣＣバンドパスフィルタの内部全体構造分解模式図である。

【図5】本発明のＬＴＣＣバンドパスフィルタの内部正面構造模式図である。

【図6】本発明のＬＴＣＣバンドパスフィルタの内部側面構造模式図である。

【図7】本発明のＬＴＣＣバンドパスフィルタの第１層の平面構造図である。

【図8】本発明のＬＴＣＣバンドパスフィルタの第２層の平面構造図である。

【図9】本発明のＬＴＣＣバンドパスフィルタの第３層の平面構造図である。

【図10】本発明のＬＴＣＣバンドパスフィルタの第４層の平面構造図である。

【図11】本発明のＬＴＣＣバンドパスフィルタの第５層の平面構造図である。

【図12】本発明のＬＴＣＣバンドパスフィルタの第６層の平面構造図である。

【図13】本発明のＬＴＣＣバンドパスフィルタの第７層の平面構造図である。

【図14】本発明のＬＴＣＣバンドパスフィルタの第８層の平面構造図である。

【図15】本発明のＬＴＣＣバンドパスフィルタの第９層の平面構造図である。

【図16】本発明のＬＴＣＣバンドパスフィルタの第１０層の平面構造図である。

【図17】本発明のＬＴＣＣバンドパスフィルタのＳ１１シミュレーション結果図である。

【図18】本発明のＬＴＣＣバンドパスフィルタのＳ２１シミュレーション結果図である。

【図19】本発明のＬＴＣＣバンドパスフィルタのＳ２２シミュレーション結果図である。

【発明を実施するための形態】

【0018】

以下、添付図面と実施例を結合して本発明を更に説明する。

【0019】

本発明の技術的実施形態をより詳細に説明するために、添付の図面を参照しながら以下で本発明をさらに詳細に説明する。

【0020】

図１は、本発明のＬＴＣＣバンドパスフィルタの等価回路原理図である。図１に示すように、本発明の本体は、従来の５次バンドパスフィルタを採用し、第１インダクタＬ１と第１並列共振コンデンサＣＣ１によって構成される第１並列共振器、第２インダクタＬ２と第２並列共振コンデンサＣＣ２によって構成される第２並列共振器、第３インダクタＬ３と第３並列共振コンデンサＣＣ３によって構成される第３並列共振器、第４インダクタＬ４と第４並列共振コンデンサＣＣ４によって構成される第４並列共振器、第５インダクタＬ５と第５並列共振コンデンサＣＣ５によって構成される第５並列共振器を含み、第１並列共振器と第２並列共振器は、第１直列コンデンサＣ１２を介して接続され、第４並列共振器と第５並列共振器は、第２直列コンデンサＣ４５を介して接続される。本発明は、従来の５次バンドパスフィルタのアーキテクチャに、第２並列共振器と第３並列共振器を接続する直列インダクタＬ２３、第３並列共振器と第４並列共振器を接続する直列インダクタＬ３４、第２並列共振器と第４並列共振器を接続する並列インダクタＬ２４、及びクロスカップリングコンデンサＣ１５を導入することによって、通過帯域を大幅に拡大し、通過帯域の近端及びトリプル周波数の減衰を増大させる。

【0021】

図２は、本発明のＬＴＣＣバンドパスフィルタの外部構造模式図であり、セラミック基板、底部入力電極、底部出力電極、及び底部接地電極を含む。本発明の外部の全体的なサイズは２．０ｍｍ×１．２５ｍｍ×０．８ｍｍであり、誘電率が９．８、損失角の正接が０．００３のセラミック材料を採用する。外部入力電極、外部出力電極。底部入力電極と底部出力電極は、セラミック基板の底部の左右両側に鏡像分布で印刷される。前記底部接地電極は、セラミック基板の底部中央に印刷される。

【0022】

図３～図６に示すように、本発明の内部構造は１０層に分かれ、接地極板ＳＤは、セラミック基板の第１０層に位置し、ビア柱Ｈｓｄを介して底部接地電極に接続される。内部の５つの並列共振ユニットは鏡面対称に分布しており、第１インダクタＬ１と第１並列共振コンデンサＣＣ１によって構成される第１並列共振器、第２インダクタＬ２と第２並列共振コンデンサＣＣ２によって構成される第２並列共振器、第３インダクタＬ３と第３並列共振コンデンサＣＣ３によって構成される第３並列共振器、第４インダクタＬ４と第４並列共振コンデンサＣＣ４によって構成される第４並列共振器、第５インダクタＬ５と第５並列共振コンデンサＣＣ５によって構成される第５並列共振器を含む。前記第１並列共振器と第２並列共振器は第１直列コンデンサＣ１２を介して接続され、第２並列共振器と第３並列共振器は第１直列インダクタＬ２３を介して接続され、第３並列共振器と第４並列共振器は第２直列インダクタＬ３４を介して接続され、第４並列共振器と第５並列共振器は第２直列コンデンサＣ４５を介して接続される。第１並列共振器と第５並列共振器は鏡面対称であり同じ構造を有し、第２並列共振器と第４並列共振器は鏡面対称であり同じ構造を有し、第１直列コンデンサＣ１２と第２直列コンデンサＣ４５は鏡面対称であり同じ構造を有し、第１直列インダクタＬ２３と第２直列インダクタＬ３４は鏡面対称であり同じ構造を有する。

【0023】

第１インダクタＬ１は、ビア柱－極板－ビア柱の構造を採用し、接地極板に接続されるビア柱Ｈ１１、二層極板Ｊ１、第１並列共振コンデンサＣＣ１に接続されるビア柱Ｈ１２を含む。二層極板Ｊ１は、セラミック基板の第１層と第２層に位置し、接地極板に接続されるビア柱Ｈ１１は、セラミック基板の第１層と第１０層との間に位置し、第１並列共振コンデンサＣＣ１に接続されるビア柱Ｈ１２は、セラミック基板の第１層と第８層との間に位置する。接地極板に接続されるビア柱Ｈ１１の上端は二層極板Ｊ１に接続され、下端は接地極板ＳＤに接続される。第１並列共振コンデンサＣＣ１に接続されるビア柱Ｈ１２の上端は二層極板Ｊ１に接続され、下端は第１並列共振コンデンサＣＣ１に接続される。第１並列共振コンデンサＣＣ１は、セラミック基板の第６層と第８層に位置し、左端が第１インダクタＬ１のビア柱Ｈ１２に接続され、右端が第１直列コンデンサＣ１２に接続され、下端がビア柱Ｈｉｎを介して底部入力電極に接続される。

【0024】

第１直列コンデンサＣ１２は、セラミック基板の第６層と第８層に位置し、両層の左端はいずれも第１並列共振コンデンサＣＣ１に接続される。

【0025】

第２インダクタＬ２は、ビア柱－極板－ビア柱の構造を採用し、接地極板に接続されるビア柱Ｈ２１、二層極板Ｊ２、第２並列共振コンデンサＣＣ２に接続されるビア柱Ｈ２２を含む。二層極板Ｊ２は、セラミック基板の第１層と第２層に位置し、接地極板に接続されるビア柱Ｈ２１は、セラミック基板の第１層と第１０層との間に位置し、第２並列共振コンデンサＣＣ２に接続されるビア柱Ｈ２２は、セラミック基板の第１層と第９層との間に位置する。接地極板に接続されるビア柱Ｈ２１の上端は二層極板Ｊ２に接続され、下端は接地極板ＳＤに接続される。第２並列共振コンデンサＣＣ２に接続されるビア柱Ｈ２２の上端は二層極板Ｊ２に接続され、下端は第２並列共振コンデンサＣＣ２に接続される。第２並列共振コンデンサＣＣ２は、セラミック基板の第７層と第９層に位置し、第２インダクタＬ２のビア柱Ｈ２２に接続される。

【0026】

第３インダクタＬ３は、ビア柱－極板－ビア柱の構造を採用し、接地極板に接続されるビア柱Ｈ３１、二層極板Ｊ３、第３並列共振コンデンサＣＣ３に接続されるビア柱Ｈ３２を含む。二層極板Ｊ３は、セラミック基板の第１層と第２層に位置し、接地極板に接続されるビア柱Ｈ３１は、セラミック基板の第１層と第１０層との間に位置し、第３並列共振コンデンサＣＣ３に接続されるビア柱Ｈ３２は、セラミック基板の第１層と第９層との間に位置する。接地極板に接続されるビア柱Ｈ３１の上端は二層極板Ｊ２に接続され、下端は接地極板ＳＤに接続される。第３並列共振コンデンサＣＣ３に接続されるビア柱Ｈ３２の上端は二層極板Ｊ３に接続され、下端は第３並列共振コンデンサＣＣ３に接続される。第３並列共振コンデンサＣＣ３は、セラミック基板の第７層と第９層に位置し、第３インダクタＬ３のビア柱Ｈ３２に接続される。

【0027】

第１直列インダクタＬ２３は、セラミック基板の第３層に位置し、左端が第２インダクタのビア柱Ｈ２１に接続され、右端が第３インダクタのビア柱Ｈ３１に接続される。

【0028】

第４インダクタＬ４は、ビア柱－極板－ビア柱の構造を採用し、接地極板に接続されるビア柱Ｈ４１、二層極板Ｊ４、第４並列共振コンデンサＣＣ４に接続されるビア柱Ｈ４２を含む。二層極板Ｊ４は、セラミック基板の第１層と第２層に位置し、接地極板に接続されるビア柱Ｈ４１は、セラミック基板の第１層と第１０層との間に位置し、第４並列共振コンデンサＣＣ４に接続されるビア柱Ｈ４２は、セラミック基板の第１層と第９層との間に位置する。接地極板に接続されるビア柱Ｈ４１の上端は二層極板Ｊ４に接続され、下端は接地極板ＳＤに接続される。第４並列共振コンデンサＣＣ４に接続されるビア柱Ｈ４２の上端は二層極板Ｊ４に接続され、下端は第４並列共振コンデンサＣＣ４に接続される。第４並列共振コンデンサＣＣ４は、セラミック基板の第７層と第９層に位置し、第４インダクタＬ４のビア柱Ｈ４２に接続される。

【0029】

第２直列インダクタＬ３４は、セラミック基板の第３層に位置し、左端が第３インダクタのビア柱Ｈ３１に接続され、右端が第４インダクタのビア柱Ｈ４１に接続される。

【0030】

第５インダクタＬ５は、ビア柱－極板－ビア柱の構造を採用し、接地極板に接続されるビア柱Ｈ５１、二層極板Ｊ５、第５並列共振コンデンサＣＣ５に接続されるビア柱Ｈ５２を含む。二層極板Ｊ５は、セラミック基板の第１層と第２層に位置し、接地極板に接続されるビア柱Ｈ５１は、セラミック基板の第１層と第１０層との間に位置し、第５並列共振コンデンサＣＣ５に接続されるビア柱Ｈ５２は、セラミック基板の第１層と第８層との間に位置する。接地極板に接続されるビア柱Ｈ５１の上端は二層極板Ｊ５に接続され、下端は接地極板ＳＤに接続される。第５並列共振コンデンサＣＣ５に接続される前記ビア柱Ｈ５２の上端は二層極板Ｊ５に接続され、下端は第５並列共振コンデンサＣＣ５に接続される。第５並列共振コンデンサＣＣ５は、セラミック基板の第６層と第８層に位置し、左端が第５インダクタＬ５のビア柱Ｈ５２に接続され、左端が第２直列コンデンサＣ４５に接続され、下端がビア柱Ｈｏｕｔを介して底部出力電極に接続される。

【0031】

クロスカップリングコンデンサＣ１５は、セラミック基板の第５層に位置し、一字型構造を採用して、第１並列共振コンデンサＣＣ１の第６層極板及び第５並列共振コンデンサＣＣ５の第６層極板とそれぞれカップリングを形成し、並列インダクタＬ２４は、セラミック基板の第３層に位置し、Ｃ字型構造を採用し、第２インダクタのビア柱Ｈ２１及び第４インダクタのビア柱Ｈ４１にそれぞれ接続される。

【0032】

上記のバンドパスフィルタの各層の具体的な構造は、図７～図１６に示される。上記のようなバンドパスフィルタのコンデンサは、縦インライン型（ＶＩＣ型）と対平面型（ＭＩＭ型）を組み合わせて使用し、最小の空間で必要な静電容量値を達成し、コンデンサ極板が占める体積を減少させることを目的とする。内部構造レイアウトでは、５つの並列共振ユニットは鏡面対称の設計方式を採用し、内部空間構造を合理的に最適化し、設計とデバッグの難しさを軽減し、製造プロセスでのエラーを回避する。このフィルタの体積はわずか２．０ｍｍ×１．２５ｍｍ×０．８ｍｍである。

【0033】

図１７～図１９は、本発明のバンドパスフィルタのＳパラメーター結果のシミュレーション図である。図に示すように、このバンドパスフィルタの通過帯域範囲は３．６４～７．０４ＧＨｚであり、通過帯域の最大挿入損失は１．７５ｄＢであり、ローエンド阻止帯域０～３ＧＨｚでの減衰は３０ｄＢを超え、ハイエンド阻止帯域７．８ＧＨｚ～１２．５ＧＨｚでの減衰は３０ｄＢを超え、トリプル周波数１２．５～１７ＧＨｚでの減衰は１５ｄＢを超える。

【0034】

要約すると、本発明の有益な効果は下記のとおりである。
（１）ビア柱－極板－ビア柱構造のインダクタを採用することによって、ＬＴＣＣの従来の多層スパイラル型折曲線インダクタの大きな空間占有、困難なデバッグ、及び高い製造プロセス要件の問題が回避される。同時に、この構造のインダクタを使用することによって、インダクタ同士間の結合容量が増加し、２つの並列共振ユニット間の直列コンデンサの体積が減少し、デバイスが小型化される。

【0035】

（２）従来の５次バンドパスフィルタに基づいて、第２並列共振ユニットと第４並列共振ユニットを接続する１つの並列インダクタ、並びに第２並列共振ユニットと第３並列共振ユニット、及び第３並列共振ユニットと第４並列共振ユニットを接続する２つの直列接続インダクタを革新的に導入することによって、通過帯域が大幅に拡大され、設計されたバンドパスフィルタの通過帯域の幅が３．４ＧＨｚであり、挿入損失が１．７５ｄＢ以内に制御され、従来の５次バンドパスフィルタの狭い通過帯域と大きな挿入損失の問題が解決される。

【0036】

（３）第２並列共振ユニットと第４並列共振ユニットを接続する１つの並列インダクタ、及び１つのクロスカップリングコンデンサを導入することにより、通過帯域の近端及びトリプル周波数の減衰は増大し、設計されたバンドパスフィルタのローエンド阻止帯域０～３ＧＨｚでの減衰は３０ｄＢを超え、ハイエンド阻止帯域７．８ＧＨｚ～１２．５ＧＨｚでの減衰は３０ｄＢを超え、トリプル周波数１２．５～１７ＧＨｚでの減衰は１５ｄＢを超える。

【0037】

上述した実施例は、本発明の好ましい実施例の１つであり、本発明は、上述した実施形態に限定されない。本発明の実施例に基づいて、当業者が創造的な作業なしに本発明に基づいて行った修正、同等の置換、改善によって得られたすべての他の実施例は、特許請求の範囲内に含まれるものとする。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】