特許 7425533 無効電力補償装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-23

(45)【発行日】2024-01-31

(54)【発明の名称】無効電力補償装置

(51)【国際特許分類】

   H02J 3/18 20060101AFI20240124BHJP

   G05F 1/70 20060101ALI20240124BHJP

【ＦＩ】

H02J3/18 164

G05F1/70 K

【請求項の数】 4

(21)【出願番号】P 2020136381

(22)【出願日】2020-08-12

(65)【公開番号】P2022032521

(43)【公開日】2022-02-25

【審査請求日】2022-08-09

(73)【特許権者】

【識別番号】501137636

【氏名又は名称】東芝三菱電機産業システム株式会社

(74)【代理人】

【識別番号】100108062

【弁理士】

【氏名又は名称】日向寺 雅彦

(74)【代理人】

【識別番号】100168332

【弁理士】

【氏名又は名称】小崎 純一

(74)【代理人】

【識別番号】100146592

【弁理士】

【氏名又は名称】市川 浩

(74)【代理人】

【識別番号】100172188

【弁理士】

【氏名又は名称】内田 敬人

(72)【発明者】

【氏名】佐藤 将樹

(72)【発明者】

【氏名】藤本 貴文

【審査官】下林 義明

(56)【参考文献】

【文献】特開２００４－２５４４２８（ＪＰ，Ａ）

【文献】特開２０１４－０１７９６３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｊ ３／００ － ５／００

Ｇ０５Ｆ １／７０

(57)【特許請求の範囲】

【請求項1】

三相交流母線に接続され、前記三相交流母線への無効電力の出力を行う補償回路と、
前記補償回路から前記三相交流母線への無効電力の出力を制御する制御部と、
を備え、
前記補償回路は、前記三相交流母線に対してデルタ接続された三相の補償部を有し、
前記三相の補償部のそれぞれは、サイリスタスイッチと、前記サイリスタスイッチと直列に接続されたコンデンサと、を有し、
前記サイリスタスイッチは、一対の端子と、前記一対の端子の間に逆並列に接続された一対のサイリスタ素子と、を有し、
前記制御部は、前記三相の補償部のそれぞれの前記一対のサイリスタ素子と接続され、前記一対のサイリスタ素子のオンタイミングを制御することにより、前記三相の補償部の前記サイリスタスイッチをオン状態とオフ状態とに切り替え、前記三相の補償部の前記サイリスタスイッチを前記オン状態とすることにより、前記三相交流母線に進相の無効電力を出力するとともに、前記三相の補償部の前記サイリスタスイッチを前記オン状態から前記オフ状態に切り替える際に、切り替えのタイミングの後に電流が０になる１つの前記サイリスタスイッチを前記オン状態から前記オフ状態に切り替えた後、前記オフ状態に切り替えた１つの前記サイリスタスイッチと前記コンデンサに充電される電圧の極性が逆極性となる別の前記サイリスタスイッチの前記オン状態から前記オフ状態への切り替えを、別の前記サイリスタスイッチに流れる電流の周期に対して半周期遅らせることにより、前記コンデンサに充電される電圧の極性が、前記三相の補償部のそれぞれの前記コンデンサで同じ極性となる順序で、前記三相の補償部の前記サイリスタスイッチをオフ状態にする無効電力補償装置。

【請求項2】

前記デルタ接続に沿った一巡経路における前記サイリスタスイッチ及び前記コンデンサの接続順序は、前記三相の補償部のそれぞれで同じである請求項１記載の無効電力補償装置。

【請求項3】

前記三相の補償部のそれぞれの前記サイリスタスイッチは、鉛直方向に積層して設けられ、
前記補償回路は、前記三相の補償部のそれぞれの前記サイリスタスイッチの間に設けられ、それぞれの前記サイリスタスイッチの相間の絶縁を確保する一対の相間絶縁支持碍子を、さらに有する請求項１又は２に記載の無効電力補償装置。

【請求項4】

前記三相の補償部のそれぞれは、前記サイリスタスイッチ及び前記コンデンサと直列に接続されたリアクトルを、さらに有する請求項１～３のいずれか１つに記載の無効電力補償装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、無効電力補償装置に関する。

【背景技術】

【0002】

交流の電力系統に接続され、電力系統に無効電力を出力することにより、電力系統の電圧の変動を抑制する無効電力補償装置がある。こうした無効電力補償装置の１つとして、ＴＳＣ（Thyristor Switched Capacitor）の回路方式が知られている。

【0003】

ＴＳＣの回路方式では、サイリスタスイッチのオフ時に、コンデンサの充電によって異なる相のサイリスタスイッチの端子間に大きさ電圧差が生じる。例えば、一般的なＴＳＣの結線構成では、異なる相のサイリスタスイッチの端子間に、電力系統の交流電圧（線間電圧）のピーク値の３倍の電圧が印加される。このため、相間の絶縁距離を確保する必要があり、装置の大型化の要因となってしまう。

【0004】

ＴＳＣの結線構成を工夫することにより、サイリスタスイッチのオフ時に、異なる相のサイリスタスイッチの端子間に生じる電圧差を電力系統の交流電圧のピーク値の２倍の電圧まで抑制することも提案されている。しかしながら、無効電力補償装置では、サイリスタスイッチのオフ時に、異なる相のサイリスタスイッチの端子間に生じる電圧差をより抑制できるようにすることが望まれる。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１４－１７９６３号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本発明の実施形態は、サイリスタスイッチのオフ時に、異なる相のサイリスタスイッチの端子間に生じる電圧差を抑制できる無効電力補償装置を提供する。

【課題を解決するための手段】

【0007】

本発明の実施形態によれば、三相交流母線に接続され、前記三相交流母線への無効電力の出力を行う補償回路と、前記補償回路から前記三相交流母線への無効電力の出力を制御する制御部と、を備え、前記補償回路は、前記三相交流母線に対してデルタ接続された三相の補償部を有し、前記三相の補償部のそれぞれは、サイリスタスイッチと、前記サイリスタスイッチと直列に接続されたコンデンサと、を有し、前記サイリスタスイッチは、一対の端子と、前記一対の端子の間に逆並列に接続された一対のサイリスタ素子と、を有し、前記制御部は、前記三相の補償部のそれぞれの前記一対のサイリスタ素子と接続され、前記一対のサイリスタ素子のオンタイミングを制御することにより、前記三相の補償部の前記サイリスタスイッチをオン状態とオフ状態とに切り替え、前記三相の補償部の前記サイリスタスイッチを前記オン状態とすることにより、前記三相交流母線に進相の無効電力を出力するとともに、前記三相の補償部の前記サイリスタスイッチを前記オン状態から前記オフ状態に切り替える際に、切り替えのタイミングの後に電流が０になる１つの前記サイリスタスイッチを前記オン状態から前記オフ状態に切り替えた後、前記オフ状態に切り替えた１つの前記サイリスタスイッチと前記コンデンサに充電される電圧の極性が逆極性となる別の前記サイリスタスイッチの前記オン状態から前記オフ状態への切り替えを、別の前記サイリスタスイッチに流れる電流の周期に対して半周期遅らせることにより、前記コンデンサに充電される電圧の極性が、前記三相の補償部のそれぞれの前記コンデンサで同じ極性となる順序で、前記三相の補償部の前記サイリスタスイッチをオフ状態にする無効電力補償装置が提供される。

【発明の効果】

【0008】

サイリスタスイッチのオフ時に、異なる相のサイリスタスイッチの端子間に生じる電圧差を抑制できる無効電力補償装置が提供される。

【図面の簡単な説明】

【0009】

【図1】実施形態に係る無効電力補償装置を模式的に表す回路図である。

【図2】実施形態に係る無効電力補償装置を模式的に表す説明図である。

【図3】図３（ａ）～図３（ｄ）は、実施形態に係る無効電力補償装置の動作の一例を模式的に表すグラフである。

【図4】図４（ａ）～図４（ｄ）は、無効電力補償装置の参考の動作の一例を模式的に表すグラフである。

【0010】

以下に、各実施の形態について図面を参照しつつ説明する。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

【0011】

図１は、実施形態に係る無効電力補償装置を模式的に表す回路図である。
図１に表したように、無効電力補償装置１０は、補償回路１２と、制御部１４と、を備える。補償回路１２は、三相交流電力の三相交流母線２に接続されている。三相交流母線２の電力は、より具体的には、対称三相交流電力である。三相交流母線２は、第１交流母線２ａと、第２交流母線２ｂと、第３交流母線２ｃと、を有する。補償回路１２は、第１交流母線２ａ、第２交流母線２ｂ、及び第３交流母線２ｃのそれぞれと接続される。補償回路１２は、三相交流母線２への無効電力の出力を行う。

【0012】

無効電力補償装置１０は、補償回路１２から三相交流母線２に無効電力を出力することにより、負荷の変動などにともなう三相交流母線２の電圧（実効値）の変動を抑制する。制御部１４は、補償回路１２の動作を制御する。換言すれば、制御部１４は、補償回路１２から三相交流母線２への無効電力の出力を制御する。

【0013】

補償回路１２は、デルタ接続された三相の補償部２０ａ、２０ｂ、２０ｃを有する。補償部２０ａ、２０ｂ、２０ｃは、例えば、ＴＳＣ（Thyristor Switched Capacitor）である。以下では、補償部２０ａ、２０ｂ、２０ｃをＴＳＣ２０ａ、２０ｂ、２０ｃとして説明を行う。ＴＳＣ２０ａは、三相交流母線２の第１交流母線２ａと第２交流母線２ｂとの間に設けられる。ＴＳＣ２０ｂは、三相交流母線２の第２交流母線２ｂと第３交流母線２ｃとの間に設けられる。ＴＳＣ２０ｃは、三相交流母線２の第３交流母線２ｃと第１交流母線２ａとの間に設けられる。

【0014】

ＴＳＣ２０ａは、サイリスタスイッチ２１と、コンデンサ３１と、リアクトル４１と、を有する。サイリスタスイッチ２１、コンデンサ３１、及びリアクトル４１は、第１交流母線２ａと第２交流母線２ｂとの間に直列に接続されている。サイリスタスイッチ２１は、一対の端子Ｕ、Ｘを有する。コンデンサ３１は、サイリスタスイッチ２１の一方の端子Ｕと第１交流母線２ａとの間に設けられる。リアクトル４１は、サイリスタスイッチ２１の他方の端子Ｘと第２交流母線２ｂとの間に設けられる。

【0015】

ＴＳＣ２０ｂは、サイリスタスイッチ２２と、コンデンサ３２と、リアクトル４２と、を有する。サイリスタスイッチ２２、コンデンサ３２、及びリアクトル４２は、第２交流母線２ｂと第３交流母線２ｃとの間に直列に接続されている。サイリスタスイッチ２２は、一対の端子Ｖ、Ｙを有する。コンデンサ３２は、サイリスタスイッチ２２の一方の端子Ｖと第２交流母線２ｂとの間に設けられる。リアクトル４２は、サイリスタスイッチ２２の他方の端子Ｙと第３交流母線２ｃとの間に設けられる。

【0016】

ＴＳＣ２０ｃは、サイリスタスイッチ２３と、コンデンサ３３と、リアクトル４３と、を有する。サイリスタスイッチ２３、コンデンサ３３、及びリアクトル４３は、第３交流母線２ｃと第１交流母線２ａとの間に直列に接続されている。サイリスタスイッチ２３は、一対の端子Ｗ、Ｚを有する。コンデンサ３３は、サイリスタスイッチ２３の一方の端子Ｗと第３交流母線２ｃとの間に設けられる。リアクトル４３は、サイリスタスイッチ２３の他方の端子Ｚと第１交流母線２ａとの間に設けられる。

【0017】

このように、補償回路１２の三相のＴＳＣ２０ａ～２０ｃにおいて、デルタ接続に沿った一巡経路におけるサイリスタスイッチ、コンデンサ、及びリアクトルの接続順序は、三相のＴＳＣ２０ａ～２０ｃのそれぞれで同じである。但し、サイリスタスイッチ、コンデンサ、及びリアクトルの接続順序は、上記に限定されるものではない。例えば、各ＴＳＣ２０ａ～２０ｃのそれぞれにおいて、コンデンサ３１～３３とリアクトル４１～４３の位置は、入れ替えてもよい。また、各ＴＳＣ２０ａ～２０ｃにおいて、リアクトル４１～４３は、省略してもよい。三相のＴＳＣ２０ａ～２０ｃのそれぞれは、サイリスタスイッチと、サイリスタスイッチと直列に接続されたコンデンサと、を少なくとも有していればよい。

【0018】

サイリスタスイッチ２１は、一対の端子Ｕ、Ｘの間に逆並列に接続された一対のサイリスタ素子２１ａ、２１ｂを有する。サイリスタ素子２１ａは、換言すれば、端子Ｕから端子Ｘの方向に電流を流すＵ相のサイリスタ素子である。サイリスタ素子２１ｂは、換言すれば、端子Ｘから端子Ｕの方向に電流を流すＸ相のサイリスタ素子である。

【0019】

サイリスタスイッチ２２は、一対の端子Ｖ、Ｙの間に逆並列に接続された一対のサイリスタ素子２２ａ、２２ｂを有する。サイリスタ素子２２ａは、換言すれば、端子Ｖから端子Ｙの方向に電流を流すＶ相のサイリスタ素子である。サイリスタ素子２２ｂは、換言すれば、端子Ｙから端子Ｖの方向に電流を流すＹ相のサイリスタ素子である。

【0020】

サイリスタスイッチ２３は、一対の端子Ｗ、Ｚの間に逆並列に接続された一対のサイリスタ素子２３ａ、２３ｂを有する。サイリスタ素子２３ａは、換言すれば、端子Ｗから端子Ｚの方向に電流を流すＷ相のサイリスタ素子である。サイリスタ素子２３ｂは、換言すれば、端子Ｚから端子Ｗの方向に電流を流すＺ相のサイリスタ素子である。

【0021】

サイリスタ素子２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂは、例えば、複数のサイリスタ素子を直列に接続したサイリスタバルブである。

【0022】

図１では、図示を簡略化しているが、制御部１４は、三相のＴＳＣ２０ａ～２０ｃのそれぞれのサイリスタ素子２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂと接続される。制御部１４は、制御信号（ゲートパルス信号）を各サイリスタ素子２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂに入力することにより、各サイリスタ素子２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂのオンタイミングを制御する。

【0023】

制御部１４は、例えば、サイリスタ素子２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂに電流が流れる直前の状態でパルス状の制御信号をサイリスタ素子２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂに入力する。これにより、サイリスタ素子２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂがオン状態になる。

【0024】

各サイリスタ素子２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂは、制御部１４からの制御信号に応答してオン状態となった後、制御信号がオフになっている状態で流れる電流が０になることにより、オン状態からオフ状態に切り替わる。

【0025】

サイリスタ素子２１ａ、２１ｂのいずれか一方をオン状態とすることにより、サイリスタスイッチ２１がオン状態となる。サイリスタスイッチ２１のオン状態とは、換言すれば、サイリスタ素子２１ａ、２１ｂのいずれか一方に電流が流れている状態である。サイリスタスイッチ２１のオフ状態とは、換言すれば、サイリスタ素子２１ａ、２１ｂのいずれにも電流が流れていない状態である。サイリスタスイッチ２２、２３のオン状態及びオフ状態についても、サイリスタスイッチ２１と同様である。

【0026】

サイリスタスイッチ２１がオン状態になると、コンデンサ３１が、第１交流母線２ａと第２交流母線２ｂとの間に接続される。サイリスタスイッチ２２がオン状態になると、コンデンサ３２が、第２交流母線２ｂと第３交流母線２ｃとの間に接続される。サイリスタスイッチ２３がオン状態になると、コンデンサ３３が、第３交流母線２ｃと第１交流母線２ａとの間に接続される。

【0027】

このように、制御部１４は、三相のＴＳＣ２０ａ～２０ｃのそれぞれのサイリスタ素子２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂと接続され、サイリスタ素子２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂのオンタイミングを制御することにより、三相のＴＳＣ２０ａ～２０ｃのサイリスタスイッチ２１～２３をオン状態とオフ状態とに切り替え、三相のＴＳＣ２０ａ～２０ｃのサイリスタスイッチ２１～２３をオン状態とすることにより、三相交流母線２に進相の無効電力を出力する。換言すれば、制御部１４は、無効電力補償装置１０は、コンデンサ３１～３３を三相交流母線２に接続した状態と、コンデンサ３１～３３の三相交流母線２への接続を解除した状態と、を切り替えることにより、三相交流母線２に進相の無効電力を出力する。リアクトル４１～４３は、コンデンサ３１～３３を三相交流母線２に接続した際に、瞬間的に大きな電流がＴＳＣ２０ａ～２０ｃに流れてしまうことを抑制する。

【0028】

図２は、実施形態に係る無効電力補償装置を模式的に表す説明図である。
図２に表したように、補償回路１２は、一対の相間絶縁支持碍子５１、５２と、対地間絶縁支持碍子５３と、ベース部５４と、をさらに有する。

【0029】

三相のＴＳＣ２０ａ～２０ｃのそれぞれのサイリスタスイッチ２１～２３は、ベース部５４の上に鉛直方向に積層して設けられる。一対の相間絶縁支持碍子５１、５２は、サイリスタスイッチ２１～２３のそれぞれの間に設けられる。

【0030】

例えば、サイリスタスイッチ２３が、対地間絶縁支持碍子５３を介してベース部５４の上に設けられ、サイリスタスイッチ２２が、相間絶縁支持碍子５２を介してサイリスタスイッチ２３の上に設けられ、サイリスタスイッチ２１が、相間絶縁支持碍子５１を介してサイリスタスイッチ２２の上に設けられる。この例では、相間絶縁支持碍子５１が、サイリスタスイッチ２１とサイリスタスイッチ２２との間に設けられ、相間絶縁支持碍子５２が、サイリスタスイッチ２２とサイリスタスイッチ２３との間に設けられる。

【0031】

これにより、サイリスタスイッチ２１とサイリスタスイッチ２２との間は、相間絶縁支持碍子５１によって絶縁される。サイリスタスイッチ２２とサイリスタスイッチ２３との間は、相間絶縁支持碍子５２によって絶縁される。また、サイリスタスイッチ２３とベース部５４との間は、対地間絶縁支持碍子５３によって絶縁される。相間絶縁支持碍子５１、５２は、換言すれば、三相のＴＳＣ２０ａ～２０ｃのそれぞれのサイリスタスイッチ２１～２３の相間の絶縁を確保する。対地間絶縁支持碍子５３は、換言すれば、サイリスタスイッチ２３の対地間絶縁を確保する。

【0032】

相間絶縁支持碍子５１は、例えば、サイリスタスイッチ２１、２２の四隅に設けられる４つの碍子を有する。このように、相間絶縁支持碍子５１は、複数の碍子で構成してもよい。相間絶縁支持碍子５１を構成する碍子の数は、４つに限ることなく、任意の数でよい。相間絶縁支持碍子５１は、１つの碍子で構成してもよい。相間絶縁支持碍子５２及び対地間絶縁支持碍子５３の構成についても、相間絶縁支持碍子５１と同様である。

【0033】

サイリスタスイッチ２１とサイリスタスイッチ２２との間において、端子Ｕと端子Ｖとの間の端子間電圧Ｖ_ＵＶは、相間絶縁支持碍子５１の両端に印加される。端子Ｘと端子Ｙとの間にも、同等の端子間電圧が印加される。以下では、端子Ｕと端子Ｖとの間の距離、及び端子Ｘと端子Ｙとの間の距離を、相間距離Ｄ_ａｂと称す。

【0034】

サイリスタスイッチ２２とサイリスタスイッチ２３との間において、端子Ｖと端子Ｗとの間の端子間電圧Ｖ_ＶＷは、相間絶縁支持碍子５２の両端に印加される。端子Ｙと端子Ｚとの間にも、同等の端子間電圧が印加される。以下では、端子Ｖと端子Ｗとの間の距離、及び端子Ｙと端子Ｚとの間の距離を、相間距離Ｄ_ｂｃと称す。

【0035】

サイリスタスイッチ２３とサイリスタスイッチ２１との間において、端子Ｗと端子Ｕとの間の端子間電圧Ｖ_ＷＵは、相間絶縁支持碍子５１及び相間絶縁支持碍子５２の両端に印加される。端子Ｚと端子Ｘとの間にも、同等の端子間電圧が印加される。以下では、端子Ｗと端子Ｕとの間の距離、及び端子Ｚと端子Ｘとの間の距離を、相間距離Ｄ_ｃａと称す。

【0036】

図３（ａ）～図３（ｄ）は、実施形態に係る無効電力補償装置の動作の一例を模式的に表すグラフである。
図３（ａ）は、コンデンサ３１に流れる電流Ｉｃａ、コンデンサ３２に流れる電流Ｉｃｂ、及びコンデンサ３３に流れる電流Ｉｃｃの一例を模式的に表す。
図３（ｂ）は、サイリスタスイッチ２１の両端間の電圧Ｖ_ＵＸ、サイリスタスイッチ２２の両端間の電圧Ｖ_ＶＹ、及びサイリスタスイッチ２３の両端間の電圧Ｖ_ＷＺの一例を模式的に表す。
図３（ｃ）は、端子Ｕと端子Ｖとの間の端子間電圧Ｖ_ＵＶ、端子Ｖと端子Ｗとの間の端子間電圧Ｖ_ＶＷ、及び端子Ｗと端子Ｕとの間の端子間電圧Ｖ_ＷＵの一例を模式的に表す。
図３（ｄ）は、端子Ｘと端子Ｙとの間の端子間電圧Ｖ_ＸＹ、端子Ｙと端子Ｚとの間の端子間電圧Ｖ_ＹＺ、及び端子Ｚと端子Ｘとの間の端子間電圧Ｖ_ＺＸの一例を模式的に表す。
なお、図３（ａ）～図３（ｄ）では、サイリスタ素子２１ａ、２２ａ、２３ａ（Ｕ相、Ｖ相、Ｗ相）に流れる電流の方向を正の方向として図示している。

【0037】

図３（ａ）～図３（ｄ）は、時刻ｔ０～時刻ｔ１の間において、サイリスタスイッチ２１～２３をオン状態とし、時刻ｔ１においてサイリスタスイッチ２１～２３をオン状態からオフ状態に切り替える場合の、無効電力補償装置１０の動作の一例を模式的に表している。

【0038】

制御部１４は、制御信号を各サイリスタ素子２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂに入力し、各サイリスタ素子２１ａ、２１ｂ、２２ａ、２２ｂ、２３ａ、２３ｂのオンタイミングを制御することにより、サイリスタスイッチ２１～２３に電流を流す（図３（ａ）～図３（ｄ）の時刻ｔ０～時刻ｔ１）。

【0039】

時刻ｔ０～時刻ｔ１においては、コンデンサ３１～３３が、三相交流母線２に接続され、三相交流母線２の線間電圧に応じた電流Ｉｃａ、Ｉｃｂ、Ｉｃｃが、コンデンサ３１～３３に流れる。この際、コンデンサ３１～３３は、三相交流母線２の線間電圧のピーク値に応じた電圧に充電される。

【0040】

また、サイリスタスイッチ２１～２３がオン状態になっている場合には、サイリスタスイッチ２１～２３の両端間の電圧Ｖ_ＵＸ、電圧Ｖ_ＶＹ、電圧Ｖ_ＷＺが、実質的に０になる。さらに、サイリスタスイッチ２１～２３がオン状態になっている場合には、サイリスタスイッチ２１～２３の各端子間電圧Ｖ_ＵＶ、Ｖ_ＶＷ、Ｖ_ＷＵ、Ｖ_ＸＹ、Ｖ_ＹＺ、Ｖ_ＺＸのそれぞれが、三相交流母線２の線間電圧に応じた電圧となる。

【0041】

制御部１４は、時刻ｔ１においてサイリスタスイッチ２１～２３をオン状態からオフ状態に切り替える。図３（ａ）～図３（ｄ）では、Ｕ相のサイリスタ素子２１ａに流れる電流が０になる直前において、サイリスタスイッチ２１～２３をオン状態からオフ状態に切り替える例を表している。

【0042】

サイリスタスイッチ２１～２３のオン状態からオフ状態への切り替えのタイミングは、制御部１４の内部の制御に基づくタイミングでもよいし、外部から入力される指令に基づくタイミングなどでもよい。換言すれば、制御部１４は、無効電力の出力の有無を自身で判断し、自身の判断に基づいてサイリスタスイッチ２１～２３のオン状態及びオフ状態を切り替えてもよいし、上位のコントローラなどから入力される指令に基づいて、サイリスタスイッチ２１～２３のオン状態及びオフ状態を切り替えてもよい。

【0043】

時刻ｔ１においては、Ｕ相のサイリスタ素子２１ａに電流が流れているとともに、Ｖ相のサイリスタ素子２２ａ及びＺ相のサイリスタ素子２３ｂに電流が流れている。この際、制御部１４は、Ｕ相のサイリスタ素子２１ａ、及びＵ相のサイリスタ素子２１ａと同じ極性のＶ相のサイリスタ素子２２ａについては、時刻ｔ１において制御信号の入力を停止する。

【0044】

これにより、Ｕ相のサイリスタ素子２１ａに流れる電流が０になった時刻ｔ２においてサイリスタスイッチ２１がオフ状態となり、Ｖ相のサイリスタ素子２２ａに流れる電流が０になった時刻ｔ３においてサイリスタスイッチ２２がオフ状態となる。

【0045】

一方、制御部１４は、Ｕ相のサイリスタ素子２１ａと逆極性のＺ相のサイリスタ素子２３ｂに電流が流れているサイリスタスイッチ２３については、オフ状態とするタイミングをサイリスタスイッチ２３に流れる電流の周期に対して半周期遅らせる。

【0046】

制御部１４は、Ｚ相のサイリスタ素子２３ｂで制御信号の入力を停止することなく、Ｗ相のサイリスタ素子２３ａに電流が流れた後、サイリスタ素子２３ａ、２３ｂへの制御信号の入力を停止する。これにより、Ｗ相のサイリスタ素子２３ａに流れる電流が０になった時刻ｔ４においてサイリスタスイッチ２３がオフ状態となる。

【0047】

このように、制御部１４は、Ｕ相のサイリスタ素子２１ａに流れる電流が０になる直前において、サイリスタスイッチ２１～２３をオン状態からオフ状態に切り替える場合には、Ｕ相－Ｖ相－Ｗ相の順に、サイリスタスイッチ２１～２３をオフ状態にする。

【0048】

すなわち、制御部１４は、サイリスタスイッチ２１～２３をオン状態からオフ状態に切り替える際に、コンデンサ３１～３３に充電される電圧の極性が、三相のＴＳＣ２０ａ～２０ｃのそれぞれのコンデンサ３１～３３で同じ極性となる順序で、サイリスタスイッチ２１～２３をオフ状態にする。

【0049】

制御部１４は、Ｖ相のサイリスタ素子２２ａに流れる電流が０になる直前において、サイリスタスイッチ２１～２３をオン状態からオフ状態に切り替える場合には、例えば、Ｖ相－Ｗ相－Ｕ相の順に、サイリスタスイッチ２１～２３をオフ状態にする。

【0050】

制御部１４は、Ｗ相のサイリスタ素子２３ａに流れる電流が０になる直前において、サイリスタスイッチ２１～２３をオン状態からオフ状態に切り替える場合には、例えば、Ｗ相－Ｕ相－Ｖ相の順に、サイリスタスイッチ２１～２３をオフ状態にする。

【0051】

制御部１４は、Ｘ相のサイリスタ素子２１ｂに流れる電流が０になる直前において、サイリスタスイッチ２１～２３をオン状態からオフ状態に切り替える場合には、例えば、Ｘ相－Ｙ相－Ｚ相の順に、サイリスタスイッチ２１～２３をオフ状態にする。

【0052】

制御部１４は、Ｙ相のサイリスタ素子２２ｂに流れる電流が０になる直前において、サイリスタスイッチ２１～２３をオン状態からオフ状態に切り替える場合には、例えば、Ｙ相－Ｚ相－Ｘ相の順に、サイリスタスイッチ２１～２３をオフ状態にする。

【0053】

制御部１４は、Ｚ相のサイリスタ素子２３ｂに流れる電流が０になる直前において、サイリスタスイッチ２１～２３をオン状態からオフ状態に切り替える場合には、例えば、Ｚ相－Ｘ相－Ｙ相の順に、サイリスタスイッチ２１～２３をオフ状態にする。

【0054】

このように、制御部１４は、例えば、三相のＴＳＣ２０ａ～２０ｃのサイリスタスイッチ２１～２３をオン状態からオフ状態に切り替える際に、切り替えのタイミングの後に電流が０になる１つのサイリスタスイッチをオン状態からオフ状態に切り替えた後、オフ状態に切り替えた１つのサイリスタスイッチとコンデンサ３１～３３に充電される電圧の極性が逆極性となる別のサイリスタスイッチのオン状態からオフ状態への切り替えを、別のサイリスタスイッチに流れる電流の周期に対して半周期遅らせることにより、コンデンサ３１～３３に充電される電圧の極性が同じ極性となるようにする。

【0055】

三相交流母線２の線間電圧のピーク値をＶｐとする時、Ｕ相－Ｖ相－Ｗ相、Ｖ相－Ｗ相－Ｕ相、及びＷ相－Ｕ相－Ｖ相の順に、サイリスタスイッチ２１～２３をオフ状態にする場合には、コンデンサ３１～３３のそれぞれに正極性のピーク電圧（＋Ｖｐ）が充電される。一方、Ｘ相－Ｙ相－Ｚ相、Ｙ相－Ｚ相－Ｘ相、及びＺ相－Ｘ相－Ｙ相の順に、サイリスタスイッチ２１～２３をオフ状態にする場合には、コンデンサ３１～３３のそれぞれに負極性のピーク電圧（－Ｖｐ）が充電される。

【0056】

このように、サイリスタスイッチ２１～２３をオフ状態にする順序は、コンデンサ３１～３３のそれぞれに正極性のピーク電圧を充電する順序でもよいし、コンデンサ３１～３３のそれぞれに負極性のピーク電圧を充電する順序でもよい。

【0057】

また、サイリスタスイッチ２１～２３をオフ状態にする順序は、上記に限ることなく、コンデンサ３１～３３に充電される電圧の極性が、コンデンサ３１～３３のそれぞれで同じ極性となる任意の順序でよい。但し、上記の順序でサイリスタスイッチ２１～２３をオフ状態にすることにより、例えば、サイリスタスイッチ２１～２３がオン状態からオフ状態に切り替わるタイミングの遅れを抑制することができる。例えば、三相のうちの一つの相を半周期遅らせるだけで、コンデンサ３１～３３に充電される電圧を同じ極性にしつつ、サイリスタスイッチ２１～２３をオフ状態にすることができる。

【0058】

図３（ａ）の時刻ｔ４以降に表したように、サイリスタスイッチ２１～２３をオフ状態にすると、コンデンサ３１～３３に流れる電流Ｉｃａ、Ｉｃｂ、Ｉｃｃが、実質的に０になる。

【0059】

図３（ｂ）の時刻ｔ４以降に表したように、サイリスタスイッチ２１～２３をオフ状態にすると、サイリスタスイッチ２１～２３の両端間の電圧Ｖ_ＵＸ、電圧Ｖ_ＶＹ、電圧Ｖ_ＷＺは、三相交流母線２の線間電圧にコンデンサ３１～３３の充電電圧（Ｖｐ）を重畳した電圧となる。

【0060】

図３（ｃ）の時刻ｔ４以降に表したように、サイリスタスイッチ２１～２３をオフ状態にすると、サイリスタスイッチ２１～２３の各端子間電圧Ｖ_ＵＶ、Ｖ_ＶＷ、Ｖ_ＷＵは、三相交流母線２の線間電圧に応じた電圧となる。三相交流母線２の線間電圧のピーク値を１ｐｕ（per unit）とする時、各端子間電圧Ｖ_ＵＶ、Ｖ_ＶＷ、Ｖ_ＷＵのピーク値は、１ｐｕである。

【0061】

図３（ｄ）の時刻ｔ４以降に表したように、サイリスタスイッチ２１～２３をオフ状態にすると、サイリスタスイッチ２１～２３の各端子間電圧Ｖ_ＸＹ、Ｖ_ＹＺ、Ｖ_ＺＸも同様に、三相交流母線２の線間電圧に応じた電圧となる。各端子間電圧Ｖ_ＸＹ、Ｖ_ＹＺ、Ｖ_ＺＸのピーク値は、１ｐｕである。

【0062】

図４（ａ）～図４（ｄ）は、無効電力補償装置の参考の動作の一例を模式的に表すグラフである。
図４（ａ）～図４（ｄ）の表すものは、それぞれ図３（ａ）～図３（ｄ）表すものと同様である。

【0063】

図４（ａ）～図４（ｄ）では、時刻ｔ１０～時刻ｔ１１の間において、サイリスタスイッチ２１～２３をオン状態とし、時刻ｔ１１においてサイリスタスイッチ２１～２３の全ての制御信号の入力を停止した場合の動作の一例を模式的に表している。

【0064】

図４（ａ）～図４（ｄ）に表したように、時刻ｔ１１においてサイリスタスイッチ２１～２３の全ての制御信号の入力を停止した場合には、Ｕ相のサイリスタ素子２１ａに流れる電流が０になった時刻ｔ１２においてサイリスタスイッチ２１がオフ状態となり、Ｚ相のサイリスタ素子２３ｂに流れる電流が０になった時刻ｔ１３においてサイリスタスイッチ２３がオフ状態となり、Ｖ相のサイリスタ素子２２ａに流れる電流が０になった時刻ｔ１４においてサイリスタスイッチ２２がオフ状態となる。

【0065】

このように、所定のタイミングでサイリスタスイッチ２１～２３の全ての制御信号の入力を停止した場合には、三相のうちの一つの相が、逆極性となる。より具体的には、Ｕ相のサイリスタ素子２１ａに流れる電流が０になる直前に全ての制御信号の入力を停止した場合には、Ｕ相－Ｚ相－Ｖ相の順でサイリスタスイッチ２１～２３がオフ状態となり、Ｖ相のサイリスタ素子２２ａに流れる電流が０になる直前に全ての制御信号の入力を停止した場合には、Ｖ相－Ｘ相－Ｗ相の順でサイリスタスイッチ２１～２３がオフ状態となり、Ｗ相のサイリスタ素子２３ａに流れる電流が０になる直前に全ての制御信号の入力を停止した場合には、Ｗ相－Ｙ相－Ｕ相の順でサイリスタスイッチ２１～２３がオフ状態となり、Ｘ相のサイリスタ素子２１ｂに流れる電流が０になる直前に全ての制御信号の入力を停止した場合には、Ｘ相－Ｗ相－Ｙ相の順でサイリスタスイッチ２１～２３がオフ状態となり、Ｙ相のサイリスタ素子２２ｂに流れる電流が０になる直前に全ての制御信号の入力を停止した場合には、Ｙ相－Ｕ相－Ｚ相の順でサイリスタスイッチ２１～２３がオフ状態となり、Ｚ相のサイリスタ素子２３ｂに流れる電流が０になる直前に全ての制御信号の入力を停止した場合には、Ｚ相－Ｖ相－Ｘ相の順でサイリスタスイッチ２１～２３がオフ状態となる。

【0066】

サイリスタスイッチ２１～２３のコンデンサ３１～３３と接続された側の各端子間電圧Ｖ_ＵＶ、Ｖ_ＶＷ、Ｖ_ＷＵは、下記の（１）～（３）式で表すことができる。
Ｖ_ＵＶ＝ＶＳａｂ＋Ｖｃａ－Ｖｃｂ … （１）
Ｖ_ＶＷ＝ＶＳｂｃ＋Ｖｃｂ－Ｖｃｃ … （２）
Ｖ_ＷＵ＝ＶＳｃａ＋Ｖｃｃ－Ｖｃａ … （３）
ここで、ＶＳａｂは、第１交流母線２ａと第２交流母線２ｂとの間の線間電圧である。ＶＳｂｃは、第２交流母線２ｂと第３交流母線２ｃとの間の線間電圧である。ＶＳｃａは、第３交流母線２ｃと第１交流母線２ａとの間の線間電圧である。Ｖｃａは、コンデンサ３１の電圧である。Ｖｃｂは、コンデンサ３２の電圧である。Ｖｃｃは、コンデンサ３３の電圧である。

【0067】

図４（ａ）～図４（ｄ）に表した例では、サイリスタスイッチ２１～２３をオフ状態とした際に、コンデンサ３１、３２に正極性のピーク電圧（＋Ｖｐ）が充電され、コンデンサ３３に負極性のピーク電圧（－Ｖｐ）が充電される。すなわち、Ｖｃａ＝＋Ｖｐ、Ｖｃｂ＝＋Ｖｐ、Ｖｃｃ＝－Ｖｐとすると、上記の（１）～（３）式から各端子間電圧Ｖ_ＵＶ、Ｖ_ＶＷ、Ｖ_ＷＵのピーク値は、下記の（４）～（６）式のようになる。
Ｖ_ＵＶ＝Ｖｐ … （４）
Ｖ_ＶＷ＝３・Ｖｐ … （５）
Ｖ_ＷＵ＝３・Ｖｐ … （６）
（４）～（６）式及び図４（ａ）～図４（ｄ）の時刻ｔ１４以降に表したように、所定のタイミングでサイリスタスイッチ２１～２３の全ての制御信号の入力を停止した場合には、各端子間電圧Ｖ_ＵＶ、Ｖ_ＶＷ、Ｖ_ＷＵのいずれかのピーク値が、三相交流母線２の線間電圧のピーク値Ｖｐの３倍（３ｐｕ）となってしまう。

【0068】

これに対して、本実施形態に係る無効電力補償装置１０では、制御部１４が、サイリスタスイッチ２１～２３をオン状態からオフ状態に切り替える際に、コンデンサ３１～３３に充電される電圧の極性が、三相のＴＳＣ２０ａ～２０ｃのそれぞれのコンデンサ３１～３３で同じ極性となる順序で、サイリスタスイッチ２１～２３をオフ状態にする。

【0069】

例えば、図３（ａ）～図３（ｄ）に表した例では、Ｖｃａ＝＋Ｖｐ、Ｖｃｂ＝＋Ｖｐ、Ｖｃｃ＝＋Ｖｐとなる。この場合、上記の（１）～（３）式から各端子間電圧Ｖ_ＵＶ、Ｖ_ＶＷ、Ｖ_ＷＵのピーク値は、線間電圧ＶＳａｂ、ＶＳｂｃ、ＶＳｃａの分のみとなるから、下記の（７）～（９）式のようになる。
Ｖ_ＵＶ＝Ｖｐ … （７）
Ｖ_ＶＷ＝Ｖｐ … （８）
Ｖ_ＷＵ＝Ｖｐ … （９）
（７）～（９）式及び図３（ａ）～図３（ｄ）の時刻ｔ４以降に表したように、コンデンサ３１～３３に充電される電圧の極性が、コンデンサ３１～３３のそれぞれで同じ極性となる順序で、サイリスタスイッチ２１～２３をオフ状態とした場合には、各端子間電圧Ｖ_ＵＶ、Ｖ_ＶＷ、Ｖ_ＷＵのピーク値を、三相交流母線２の線間電圧のピーク値Ｖｐ（１ｐｕ）に抑えることができる。

【0070】

また、サイリスタスイッチ２１～２３をオフ状態とした場合に、サイリスタスイッチ２１～２３のコンデンサ３１～３３と接続されていない側の各端子間電圧Ｖ_ＸＹ、Ｖ_ＹＺ、Ｖ_ＺＸのピーク値は、コンデンサ３１～３３の影響を受けないため、図３（ｄ）及び図４（ｄ）に表したように、三相交流母線２の線間電圧のピーク値Ｖｐ（１ｐｕ）となる。

【0071】

このように、本実施形態に係る無効電力補償装置１０では、サイリスタスイッチ２１～２３のオフ時に、異なる相のサイリスタスイッチ２１～２３の端子間に生じる電圧差を抑制することができる。具体的には、各端子間電圧Ｖ_ＵＶ、Ｖ_ＶＷ、Ｖ_ＷＵのピーク値を、三相交流母線２の線間電圧のピーク値Ｖｐ（１ｐｕ）に抑えることができる。

【0072】

従って、図４（ａ）～図４（ｄ）に表したように、各端子間電圧Ｖ_ＵＶ、Ｖ_ＶＷ、Ｖ_ＷＵのピーク値が、三相交流母線２の線間電圧のピーク値Ｖｐの３倍（３ｐｕ）となる場合などと比べて、相間距離Ｄ_ａｂ、相間距離Ｄ_ｂｃ、相間距離Ｄ_ｃａを短くすることができる。例えば、相間絶縁支持碍子５１、５２、及び対地間絶縁支持碍子５３の鉛直方向の長さ（高さ）を短くすることができる。これにより、無効電力補償装置１０の小型化を図ることができる。

【0073】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0074】

２ 三相交流母線、 ２ａ 第１交流母線、 ２ｂ 第２交流母線、 ２ｃ 第３交流母線、 １０ 無効電力補償装置、 １２ 補償回路、 １４ 制御部、 ２０ａ～２０ｃ ＴＳＣ（補償部）、 ２１ サイリスタスイッチ、 ２１ａ サイリスタ素子、 ２１ｂ サイリスタ素子、 ２２ サイリスタスイッチ、 ２２ａ サイリスタ素子、 ２２ｂ サイリスタ素子、 ２３ サイリスタスイッチ、 ２３ａ サイリスタ素子、 ２３ｂ サイリスタ素子、 ３１～３３ コンデンサ、 ４１～４３ リアクトル、 ５１、５２ 相間絶縁支持碍子、 ５３ 対地間絶縁支持碍子、 ５４ ベース部

【図1】

【図2】

【図3】

【図4】