特許 7425790 垂直ゲートモジュールを有する横方向ＩＩＩ族窒化物デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-23

(45)【発行日】2024-01-31

(54)【発明の名称】垂直ゲートモジュールを有する横方向ＩＩＩ族窒化物デバイス

(51)【国際特許分類】

   H01L 21/338 20060101AFI20240124BHJP

   H01L 29/812 20060101ALI20240124BHJP

   H01L 29/778 20060101ALI20240124BHJP

   H01L 21/336 20060101ALI20240124BHJP

   H01L 29/78 20060101ALI20240124BHJP

   H01L 21/28 20060101ALI20240124BHJP

   H01L 29/41 20060101ALI20240124BHJP

   H01L 29/423 20060101ALI20240124BHJP

   H01L 29/49 20060101ALI20240124BHJP

   H01L 29/417 20060101ALI20240124BHJP

   H01L 21/8236 20060101ALI20240124BHJP

   H01L 27/088 20060101ALI20240124BHJP

【ＦＩ】

H01L29/80 E

H01L29/80 H

H01L29/78 301B

H01L29/78 301G

H01L29/78 301V

H01L21/28 301B

H01L29/44 Y

H01L29/44 P

H01L29/58 G

H01L29/50 M

H01L27/088 311

【請求項の数】 14

(21)【出願番号】P 2021519652

(86)(22)【出願日】2019-10-11

(65)【公表番号】

(43)【公表日】2022-01-13

(86)【国際出願番号】 US2019055905

(87)【国際公開番号】W WO2020077243

(87)【国際公開日】2020-04-16

【審査請求日】2022-09-12

(31)【優先権主張番号】62/745,213

(32)【優先日】2018-10-12

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】510219556

【氏名又は名称】トランスフォーム テクノロジー，インコーポレーテッド

(74)【代理人】

【識別番号】110002572

【氏名又は名称】弁理士法人平木国際特許事務所

(72)【発明者】

【氏名】ミシュラ，ウメシュ

(72)【発明者】

【氏名】ビシ，ダビデ

(72)【発明者】

【氏名】グプタ，ジータク

(72)【発明者】

【氏名】ニューフェルド，カール ジョーセフ

(72)【発明者】

【氏名】スウェンソン，ブライアン エル．

(72)【発明者】

【氏名】ラル，ラケシュ ケー．

【審査官】杉山 芳弘

(56)【参考文献】

【文献】米国特許出願公開第２０１６／００７１９６７（ＵＳ，Ａ１）

【文献】特開２０１１－０７７４００（ＪＰ，Ａ）

【文献】特開２００５－０１９５０９（ＪＰ，Ａ）

【文献】国際公開第２０１５／００４８５３（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１４／０２０３３２９（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３３８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２１／２８

Ｈ０１Ｌ ２９／４１

Ｈ０１Ｌ ２９／４２３

Ｈ０１Ｌ ２９／４１７

Ｈ０１Ｌ ２１／８２３６

(57)【特許請求の範囲】

【請求項1】

ＩＩＩ－Ｎデバイスであって、
基板上のＩＩＩ－Ｎ材料構造であって、前記ＩＩＩ－Ｎ材料構造は、ＩＩＩ－Ｎバッファ層、ＩＩＩ－Ｎバリア層、およびＩＩＩ－Ｎチャネル層を備え、前記ＩＩＩ－Ｎバリア層と前記ＩＩＩ－Ｎチャネル層との間の組成差によって、前記ＩＩＩ－Ｎチャネル層に２ＤＥＧチャネルが誘起される、ＩＩＩ－Ｎ材料構造；
前記ＩＩＩ－Ｎデバイスのソース側アクセス領域における前記ＩＩＩ－Ｎチャネル層上に配置され、前記ＩＩＩ－Ｎデバイスのドレイン側アクセス領域における前記ＩＩＩ－Ｎチャネル層上には配置されない、ｐ型ＩＩＩ－Ｎボディ層；
前記ｐ型ＩＩＩ－Ｎボディ層上のｎ型ＩＩＩ－Ｎキャッピング層；
前記基板と反対側の前記ＩＩＩ－Ｎ材料構造上のソース電極、ゲート電極、およびドレイン電極；
を備え、
前記ソース電極は、前記ｎ型ＩＩＩ－Ｎキャッピング層に接触し、前記ｐ型ＩＩＩ－Ｎボディ層に対して電気的に接続され、前記ドレイン電極は前記ＩＩＩ－Ｎチャネル層と接触し、
前記ソース電極は、前記ゲート電極が前記ＩＩＩ－Ｎデバイスの閾値電圧を下回る電圧で前記ソース電極に対してバイアスされているとき、前記２ＤＥＧチャネルから電気的に絶縁され、
前記ＩＩＩ－Ｎデバイスはさらに、ゲート絶縁体層を備え、
前記ゲート絶縁体層および前記ゲート電極は、前記ＩＩＩ－Ｎデバイスのゲート領域において、前記ｐ型ＩＩＩ－Ｎボディ層の垂直または傾斜した側壁の上に形成され、
前記ゲート電極はさらに、前記ソース電極に向かって延在する第１部分と、前記ドレイン電極に向かって延在する第２部分とを備える、
ＩＩＩ－Ｎデバイス。

【請求項2】

前記ＩＩＩ－ＮデバイスはＮ極性デバイスである、請求項１記載のデバイス。

【請求項3】

前記ＩＩＩ－Ｎバリア層は、前記ＩＩＩ－Ｎチャネル層と前記ＩＩＩ－Ｎバッファ層との間にある、請求項２記載のデバイス。

【請求項4】

前記ＩＩＩ－Ｎデバイスは、前記ゲート電極が前記ソース電極に対して前記ＩＩＩ－Ｎデバイスの閾値電圧よりも高い電圧でバイアスされたときに、前記ゲート絶縁体層に隣接する前記ｐ型ＩＩＩ－Ｎボディ層内に反転チャネルが形成されるように構成され、
前記反転チャネルは、正の電圧がドレイン電極に印加されている間、前記ソース電極を前記２ＤＥＧチャネルに対して電気的に接続する、
請求項１に記載のデバイス。

【請求項5】

前記ＩＩＩ－Ｎデバイスは、前記ゲート電極が前記ＩＩＩ－Ｎデバイスの閾値電圧よりも大きい電圧で前記ソース電極に対してバイアスされる間、前記２ＤＥＧチャネルを含む導電性デバイスチャネルが前記ソース電極から前記ドレイン電極へと連続的に延在するように構成され、
前記ゲート電極が前記閾値電圧未満の電圧で前記ソース電極に対してバイアスされ、前記ドレイン電極が前記ソース電極に対して正の電圧バイアスを有する間、前記導電性デバイスチャネルは前記ＩＩＩ－Ｎデバイスの前記ゲート領域において移動電荷が空乏化される、
請求項１記載のＩＩＩ－Ｎデバイス。

【請求項6】

前記ＩＩＩ－Ｎデバイスはさらに、前記ゲート絶縁体層と前記ＩＩＩ－Ｎボディ層との間にＩＩＩ－Ｎ層構造を備える、請求項１記載のデバイス。

【請求項7】

前記ＩＩＩ－Ｎ層構造は、前記ソース側アクセス領域において前記ＩＩＩ－Ｎキャッピング層と接触し、前記ドレイン側アクセス領域において前記ＩＩＩ－Ｎチャネル層と接触する、
請求項６記載のデバイス。

【請求項8】

前記ＩＩＩ－Ｎ層構造は、前記ソース電極と前記ドレイン電極との間に連続的に延在する、
請求項６記載のデバイス。

【請求項9】

前記ＩＩＩ－Ｎ層構造は、前記ＩＩＩ－Ｎボディ層と接触するＧａＮ層を少なくとも備える、
請求項６記載のデバイス。

【請求項10】

前記ＩＩＩ－Ｎ層構造はさらに、前記ゲート絶縁体層と前記ＧａＮ層との間にＡｌ_xＧａ_1-xＮ層を備え、ｘは０．５と１との間である、
請求項９記載のデバイス。

【請求項11】

前記ＩＩＩ－Ｎボディ層の垂直または傾斜した側壁と、反対側の前記ＩＩＩ－Ｎ材料構造の上面との間の角度が、２０°～８０°である、
請求項１記載のデバイス。

【請求項12】

前記ＩＩＩ－Ｎデバイスはさらに、前記ＩＩＩ－Ｎボディ層と前記ＩＩＩ－Ｎ材料構造との間に０．５ｎｍ～５ｎｍの範囲の厚さを有するＡｌＮ層を備える、
請求項１記載のデバイス。

【請求項13】

前記ＩＩＩ－Ｎデバイスはさらに、前記ＩＩＩ－Ｎボディ層と前記ＩＩＩ－Ｎキャッピング層との間に０．５ｎｍ～５ｎｍの範囲の厚さを有するＡｌＮ層を備える、
請求項１記載のデバイス。

【請求項14】

前記ソース電極は、前記ｐ型ＩＩＩ－Ｎボディ層に対して直接接触し、前記ｐ型ＩＩＩ－Ｎボディ層に対して電気的に接続される、
請求項１記載のデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

開示される技術は、半導体デバイス、特にＩＩＩ族窒化物トランジスタおよびスイッチに関する。

【背景技術】

【0002】

現在、トランジスタ、ダイオード、パワーＭＯＳＦＥＴ、および絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）のようなデバイスを含む典型的なパワー半導体デバイスは、シリコン（Ｓｉ）半導体材料で製造される。より最近では、広バンドギャップ材料（ＳｉＣ、ＩＩＩ族窒化物、ＩＩＩ族酸化物、ダイヤモンド）がその優れた特性により、パワーデバイス用に検討されている。窒化ガリウム（ＧａＮ）デバイスのようなＩＩＩ族窒化物またはＩＩＩ－Ｎ半導体デバイスは現在、大電流を運び、高電圧をサポートし、非常に低いオン抵抗および高速スイッチング時間を提供する魅力的な候補として出現している。高電圧ＩＩＩ族窒化物ダイオード、トランジスタおよびスイッチが商品化され始めているが、これらのデバイスの性能、効率、信頼性およびコストを改善するために、さらなる改良が必要である。デバイスという用語は一般に、それらを区別する必要がない場合、任意のトランジスタまたはスイッチまたはダイオードに使用される。

【0003】

ＩＩＩ族極性横方向ＩＩＩ－Ｎデバイス１００ＡおよびＮ極性横方向ＩＩＩ－Ｎデバイス１００Ｂの断面図を図１Ａと図１Ｂに示す。デバイス１００Ａと１００Ｂはそれぞれ、ソースコンタクト２１、ドレインコンタクト２２、ゲートコンタクト２３、およびアクセス領域８２と８３を含む。本明細書で使用されるように、デバイスの「アクセス領域」はソースコンタクトとゲートコンタクトとの間、およびデバイスのゲートコンタクトとドレインコンタクトとの間、すなわち、図１Ａと１Ｂにおいてそれぞれ領域８２および８３を指す。ゲートのソース側のアクセス領域である領域８２は通常、ソース側アクセス領域と呼ばれ、ゲートのドレイン側のアクセス領域である領域８３は通常、ドレイン側アクセス領域と呼ばれる。本明細書で使用されるように、デバイスの「ゲート領域」８１は、図１Ａと１Ｂの２つのアクセス領域８２および８３との間のトランジスタの部分を指す。デバイスのゲートモジュールとは、デバイスのゲート領域内またはゲート領域に隣接し、デバイスのゲート領域内のチャネル導電率を変調するためにゲート電圧を印加することによって電界が変調される、デバイスの層および材料の部分を指す。デバイスチャネルは、デバイスがＯＮ状態でバイアスされているときに、ソースコンタクトとドレインコンタクトとの間のデバイスの電流経路として働く、導電性領域を指す。ソースコンタクト２１およびドレインコンタクト２２は、ＩＩＩ族窒化物バリア層１４とＩＩＩ族窒化物チャネル層１６との間の界面に隣接するＩＩＩ族窒化物チャネル層１６に誘起され、デバイスチャネルとして働く、横方向の２次元電子ガス（２ＤＥＧ）チャネル１９（図１Ａの破線で示される）に電気的に接続される。図１Ａおよび図１Ｂのデバイスのゲート領域８１内のデバイスチャネルは、ゲートコンタクト２３の下の２ＤＥＧチャネルの部分から横方向に形成される。

【0004】

典型的なＩＩＩ族窒化物高電子移動度トランジスタ（ＨＥＭＴ）および関連デバイスは、図１Ａに示されるように、［０ ０ ０ １]（Ｃ面）配向などのＩＩＩ族極性（例えば、Ｇａ－極性）配向で成長させたＩＩＩ族窒化物材料上に形成される。すなわち、ＨＥＭＴのソース、ゲート、およびドレインコンタクトはＩＩＩ－Ｎ材料層のＩＩＩ族面（例えば、［０ ０ ０ １］面）上に形成され、典型的にはＩＩＩ－Ｎ層が形成される基板とは反対側にある。あるいは、ＩＩＩ族窒化物ＨＥＭＴは図１Ｂに示すように、［０ ０ ０ ０ －１］配向などのＮ極（すなわち、Ｎ面）配向で成長させたＩＩＩ族窒化物材料上に形成することができる。この場合、ＨＥＭＴのソース、ゲート、およびドレインコンタクトはＩＩＩ族窒化物材料層のＮ面（例えば、［ ０ ０ ０ －１ ］面）の上に形成される。Ｎ極性ＩＩＩ族窒化物材料はＩＩＩ族極性ＩＩＩ‐Ｎ材料とは逆方向の分極場を有し、従って、ＩＩＩ族極性構造を用いて作製できないＩＩＩ族窒化物デバイスの実装を可能にすることができる。
Ｎ極性ＩＩＩ族窒化物デバイスは、ＩＩＩ族極性デバイスと比較した場合、いくつかのケースにおいて優れた特性を示すことができる。これは、より低い静的および動的オン抵抗、より高い電流密度、より高い電力密度、およびより高い信頼性を含む。

【0005】

さらに、ＩＩＩ族窒化物ＨＥＭＴは通常、空乏モード（Ｄモード）デバイスであり、それはノーマリオンであることを意味する。すなわち、ソースに対するゼロ電圧がゲートに印加され、ソースに対する正の電圧がドレインに印加されると、電流を伝導する。しかしながら、パワーエレクトロニクスにおいてはエンハンスメントモード（Ｅモード）デバイスと呼ばれるノーマリオフデバイスを有することがより望ましく、このデバイスはゼロゲート電圧で実質的な電流を伝導せず、かつ、オンにされるためにソースに対してゲートに十分に正の電圧が印加されることを必要とする。パワーエレクトロニクスでは、Ｅモードデバイスを使用することにより、回路故障の場合にデバイスの偶発的なターンオンを防止することによって、安全性を向上させ、デバイス、他の回路構成要素、または電力システム全体への損傷の可能性を低減することができる。しかしながら、Ｅモードデバイスの電気的性能の改善は、市場適応をさらに増加させるために依然として必要とされている。

【発明の概要】

【課題を解決するための手段】

【0006】

本明細書には垂直ゲートモジュールを有する横方向ＩＩＩ族窒化物（例えばＧａＮ）デバイスが記載されており、そのＩＩＩ族窒化物材料はＮ極性またはＩＩＩ族極性配向で配向されている。デバイス構造は、安定した閾値電圧、低リーク電流、および高いブレークダウン電圧を有するとともに、ゲートとドレインとの間のわずかな分離を維持して低いオン抵抗を確保するように構成することができる。本明細書に記載される主題の１つ以上の実施形態の詳細は、添付の図面および以下の説明に記載される。主題の他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになるであろう。

【0007】

第１態様において、ＩＩＩ－Ｎデバイスが記載される。ＩＩＩ－Ｎデバイスは、基板上にＩＩＩ－Ｎ材料構造を備える。ＩＩＩ－Ｎ材料構造は、ＩＩＩ－Ｎバッファ層、ＩＩＩ－Ｎバリア層、およびＩＩＩ－Ｎチャネル層を含み、ＩＩＩ－Ｎバリア層とＩＩＩ－Ｎチャネル層との間の組成差によって、ＩＩＩ－Ｎチャネル層に２ＤＥＧチャネルが誘起される。ＩＩＩ－Ｎデバイスはさらに、デバイスのソース側アクセス領域内のＩＩＩ－Ｎチャネル層上ではあるが、デバイスのドレイン側アクセス領域内のＩＩＩ－Ｎチャネル層上ではないｐ型ＩＩＩ－Ｎボディ層と、ｐ型ＩＩＩ－Ｎボディ層上のｎ型ＩＩＩ－Ｎキャッピング層とを備える。ＩＩＩ族窒化物デバイスはさらに、ソース電極、ゲート電極、およびドレイン電極を備える。ソース電極はｎ型ＩＩＩ族窒化物キャッピング層に接触し、ｐ型ＩＩＩ族窒化物ボディ層に電気的に接続され、ドレイン電極はＩＩＩ族窒化物チャネル層に接触する。ゲート電極がデバイスの閾値電圧を下回る電圧でソース電極に対してバイアスされると、ソース電極は２ＤＥＧチャネルから電気的に絶縁される。

【0008】

第２態様において、ＩＩＩ族窒化物トランジスタが記載される。トランジスタは、ＩＩＩ族窒化物材料構造と、ＩＩＩ族窒化物材料構造内の横方向２ＤＥＧチャネルに接続されたドレイン電極とを含む。ＩＩＩ族窒化物トランジスタはさらに、電流ブロッキング層によって横方向２ＤＥＧチャネルから分離されたソース電極を含む。ＩＩＩ族窒化物トランジスタはさらに、ソース電極と横方向２ＤＥＧチャネルとの間の傾斜チャネルまたは垂直チャネルに流れる電流を変調するように構成されたゲート電極を備え、トランジスタの閾値電圧は０Ｖより大きい。

【0009】

第３態様において、電子デバイスが説明される。電子デバイスは、Ｎ極性ＩＩＩ－Ｎ材料構造を含む。ＩＩＩ－Ｎ材料構造は、ＩＩＩ－Ｎチャネル層と、ｐ型ＧａＮボディ層と、ｎ型ＧａＮキャッピング層とを備える。デバイスはさらに、ソースコンタクトとドレインコンタクトとの間のゲートコンタクトを備え、ｐ型ＧａＮボディ層はソースコンタクトとＩＩＩ族窒化物チャネル層との間にあり、ドレインコンタクトはＩＩＩ族窒化物チャネル層に直接接触する。デバイスさらに、ゲートコンタクトとｐ型ＧａＮボディ層の側壁との間にＩＩＩ族窒化物層構造を備え、ＩＩＩ族窒化物層構造はソースコンタクトとゲートコンタクトとの間の第１領域においてｎ型ＧａＮキャッピング層と接触し、ゲートコンタクトとドレインコンタクトとの間の第２領域においてＩＩＩ族窒化物チャネル層と接触する。

【0010】

第４態様において、電子デバイスが記載される。デバイスは、第２ドーピング密度を有する第１ｐ型ＧａＮ層の上に第１ドーピング密度を有する第１ｎ型ＧａＮ層を含むＮ極ＩＩＩ族窒化物材料構造を備える。デバイスはさらに、ｎ型ＧａＮ層の少なくとも一部の上に電極を含み、電極は、トンネル接合を介してｐ型層に電気的に接続される。トンネル接合は、ｐ型ＧａＮ層とｎ型ＧａＮ層との間のインターフェースにおいてＡｌ_ｙＧａ_1-yＮ層を備え、０＜ｙ≦１である。

【0011】

第５態様において、ＩＩＩ－Ｎデバイスを動作させる方法が説明される。この方法は、ゲートコンタクトをソースコンタクトに対して、閾値電圧よりも大きい電圧でバイアスするステップを含み、ここで、反転チャネルは、ゲート絶縁体層とｐ型ＩＩＩ族窒化物層との間の垂直界面に形成され、それによって、ソースコンタクトを横方向２ＤＥＧチャネルに電気的に接続する。本方法はさらに、ドレインコンタクトをソースコンタクトに対して正の電圧でバイアスするステップを含み、電子がソースコンタクトから反転チャネルを通って横方向２ＤＥＧチャネルに流れ、連続デバイスチャネルがソースコンタクトとドレインコンタクトとの間に形成される。

【0012】

第６態様において、電子デバイスが記載される。デバイスは、基板と、基板上のＩＩＩ－Ｎ材料構造とを備える。デバイスはゲート電極およびゲート絶縁層をさらに備え、ゲート絶縁層はＩＩＩ族窒化物材料構造とゲート電極との間にある。デバイスはソース電極およびドレイン電極をさらに備え、ソース電極はＩＩＩ－Ｎ材料構造に接触する部分を備える。ソース電極およびドレイン電極は基板と反対側のＩＩＩ族窒化物材料構造の側面上にあり、ソース電極の、ＩＩＩ族窒化物材料構造と接触する部分は、ゲート電極とドレイン電極との間に形成される。

【0013】

第７態様において、電子デバイスが記載される。デバイスは、基板上にＩＩＩ－Ｎ材料構造を備える。ＩＩＩ－Ｎ材料構造は、ＩＩＩ－Ｎバッファ層上にＩＩＩ－Ｎチャネル層を備える。ＩＩＩ－Ｎ材料構造はさらにＩＩＩ－Ｎチャネル層上にＩＩＩ－Ｎバリア層を備え、ＩＩＩ－Ｎバリア層とＩＩＩ－Ｎチャネル層との間の組成差によって、ＩＩＩ－Ｎチャネル層に横方向２ＤＥＧチャネルが誘起される。デバイスはさらに、基板とは反対側のＩＩＩ－Ｎ材料構造上に、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを備える。このデバイスはさらに、ソース側アクセス領域のＩＩＩ－Ｎバリア層上ではあるが、ドレイン側アクセス領域のＩＩＩ－Ｎチャネル層上ではないｐ型ＩＩＩ－Ｎボディ層と、ｐ型ＩＩＩ－Ｎボディ層上のｎ型ＩＩＩ－Ｎキャッピング層とを備える。ソースコンタクトはｎ型キャッピング層に接触し、ｐ型ＩＩＩ族窒化物ボディ層に電気的に接続され、ドレインは２ＤＥＧチャネルに電気的に接続され、ソースはデバイスが閾値電圧以下にバイアスされると、２ＤＥＧチャネルから電気的に絶縁される。

【0014】

第８態様において、電子デバイスが記載される。電子デバイスは、基板上にＩＩＩ－Ｎ材料構造を含む。ＩＩＩ－Ｎ材料構造は、ソース側アクセス領域内のＩＩＩ－Ｎバッファ層上にＩＩＩ－Ｎバッファ層およびｐ型層を備えるが、ドレイン側アクセス領域内のバッファ層上には含まない。デバイスはさらに、基板の反対側のＩＩＩ－Ｎバッファ層上に、ソースコンタクト、ゲートコンタクト、およびドレインコンタクトを備える。デバイスはさらに、ＩＩＩ族窒化物チャネル層と、ソースコンタクトとドレインコンタクトとの間に延在するＩＩＩ族窒化物材料構造上に形成されるＩＩＩ族窒化物バリア層とを備える。ＩＩＩ族窒化物バリア層とＩＩＩ族窒化物チャネル層との間の組成的差異によって、ＩＩＩ族窒化物チャネル層内に２ＤＥＧチャネルが誘起され、ソースコンタクトはｐ型層に接続され、ｐ型層の側壁角度はゲートコンタクトの下方の領域において、ＩＩＩ族窒化物チャネル層の半極性結晶方位を形成する。

【0015】

第９態様において、Ｎ極性ＩＩＩ－Ｎデバイスが説明される。ＩＩＩ－Ｎデバイスは、基板上にＩＩＩ－Ｎ材料構造を含む。ＩＩＩ－Ｎ材料構造は、ＩＩＩ－Ｎバッファ層上のＩＩＩ－Ｎバリア層と、ＩＩＩ－Ｎバリア層上のＩＩＩ－Ｎチャネル層とを備え、ＩＩＩ－Ｎバリア層とＩＩＩ－Ｎチャネル層との間の組成差によって、ＩＩＩ－Ｎチャネル層に横方向２ＤＥＧチャネルが誘起される。
デバイスはさらに、ソース側アクセス領域内のＩＩＩ－Ｎチャネル層上にｐ型ＩＩＩ－Ｎボディ層を備え、ｐ型ＩＩＩ－Ｎボディ層は、ＩＩＩ－Ｎチャネル層の上面に対してゼロでない角度で側壁を有する。デバイスはさらに、ｐ型ＩＩＩ－Ｎボディ層の上にｎ型ＩＩＩ－Ｎキャッピング層を含む。ソースコンタクトはｎ型ＩＩＩ－Ｎキャッピング層に接触する。ドレインコンタクトはＩＩＩ族窒化物チャネル層に接触する。ゲート絶縁体層はゲートコンタクトに接触し、ゲート絶縁体層は非ゼロ角度でｐ型ＩＩＩ族窒化物ボディ層の側壁と接触する。

【0016】

本明細書に記載の電子デバイスおよびトランジスタは、以下の特徴のうちの１つまたは複数を含むことができる。デバイスは、ＩＩＩ－Ｎバリア層がＩＩＩ－Ｎチャネル層とＩＩＩ－Ｎバッファ層との間にあるＮ極性デバイスとすることができる。デバイスはゲート絶縁体層を備えることができ、ゲート絶縁体は、ｐ型層の垂直または傾斜した側壁の上に形成される。デバイスは、ゲート電極がデバイスの閾値電圧よりも大きい電圧でソース電極に対してバイアスされる場合、ゲート絶縁体層に隣接するｐ型ＩＩＩ族窒化物ボディ層またはＩＩＩ族窒化物層構造に反転チャネルが形成されるように構成することができる。デバイスはゲート絶縁体層とＩＩＩ族窒化物ボディ層との間にＩＩＩ族窒化物層構造を備えることができ、ＩＩＩ族窒化物層構造はソース側アクセス領域においてＩＩＩ－Ｎキャッピング層と接触し、ドレイン側アクセス領域においてＩＩＩ族窒化物チャネル層と接触する。ＩＩＩ族窒化物ボディ層の垂直または傾斜した側壁とＩＩＩ族窒化物材料構造との間の角度は、２０°～８０°である。デバイスはソース電極とｐ型ＩＩＩ－Ｎボディ層との間にトンネル接合を備えることができ、トンネル接合は第１ｎ型ＧａＮ層とＡｌ_yＧａ_1-yＮ層との間に第２ｎ型ＧａＮ層と、第１ｐ型ＧａＮ層とＡｌ_yＧａ_1-yＮ層との間に第２ｐ型ＧａＮ層とをさらに含み、第２ｎ型ＧａＮ層および第２ｐ型ＧａＮ層は、第１および第２ドーピング密度より大きいドーピング密度を有する。

【0017】

本明細書において、ＩＩＩ族窒化物またはＩＩＩ族窒化物材料、層、デバイス、などの用語は、化学式Ｂ_wＡｌ_xＩｎ_yＧａ_zＮ（ｗ＋ｘ＋ｙ＋ｚが約１であり、０≦ｗ≦１、０≦ｘ≦１、０≦ｙ≦１、および０≦ｚ≦１）に従う化合物半導体材料から構成される材料またはデバイスのことである。ＩＩＩ族窒化物材料、層、またはデバイスは、適当な基板上に直接成長させるか（例えば、金属有機化学蒸着によって）、または適当な基板上に成長させ、元の基板から剥離し、他の基板に結合させるかのいずれかによって形成または調製することができる。

【0018】

本明細書において、２つ以上のコンタクトまたは導電性チャネルまたは構成要素などの他の要素は、接点または他の要素のそれぞれにおける電位が任意のバイアス条件下で常に同じ、例えばほぼ同じであることが意図されることを保証するために十分な導電性を有する材料によって接続される場合、「電気的に接続されている」。

【0019】

本明細書で使用される「電圧をブロックする」とは、トランジスタ、デバイス、または構成要素に電圧が印加されたときに、トランジスタ、デバイス、または構成要素を通って流れる、通常の伝導中の動作電流の例えば０．００１倍を超える電流のような大電流を防止する、トランジスタ、デバイス、または構成要素の能力を指す。言い換えれば、トランジスタ、デバイス、または構成要素がその両端に印加される電圧をブロックしている間、トランジスタ、デバイス、または構成要素を通過する総電流は、通常の伝導中の動作電流の０．００１倍を超えない。この値よりも大きいオフ状態電流を有するデバイスは高損失および低効率を示し、通常、多くのアプリケーション、特に電力スイッチングアプリケーションには適していない。

【0020】

本明細書で使用される「高電圧デバイス」、例えば、高電圧スイッチングトランジスタ、ＨＥＭＴ、双方向スイッチ、または４象限スイッチ（ＦＱＳ）は、高電圧用途に最適化された電子デバイスである。すなわち、デバイスがオフのとき、デバイスは約３００Ｖ以上、約６００Ｖ以上、または約１２００Ｖ以上などの高電圧をブロックすることができ、デバイスがオンのとき、デバイスが使用される用途のために十分に低いオン抵抗（Ｒ_ON）を有し、例えば、実質的な電流がデバイスを通過するとき伝導損は十分に低い。高電圧デバイスは、少なくとも、それが使用される回路内の高電圧源または最大電圧に等しい電圧をブロックすることができる。高電圧デバイスは、アプリケーションが必要とする３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ、３３００Ｖ、または他の適切なブロッキング電圧をブロッキングすることが可能であってもよい。言い換えれば、高電圧デバイスは０Ｖと少なくともＶ_maxとの間のすべての電圧を遮断することができ、Ｖ_maxは回路または電源によって供給することができる最高電圧であり、Ｖ_maxは例えば、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ、３３００Ｖ、またはアプリケーションによって必要とされる他の好適な遮断電圧とすることができる。
双方向または４象限スイッチの場合、遮断された電圧はスイッチがオフであるとき（±Ｖ_maxは例えば、±３００Ｖ、±６００Ｖ、±１２００Ｖなど）、ある極限よりも小さい任意の極性であり、スイッチがオンであるとき、電流はいずれかの方向である。

【0021】

本明細書において、「ＩＩＩ－Ｎデバイス」は、ＩＩＩ－Ｎヘテロ構造を含むＩＩＩ－Ｎ材料に基づく、または本質的にそれを有するデバイスである。ＩＩＩ－Ｎデバイスは、デバイスの状態がゲート端子によって制御されるトランジスタまたはスイッチとして、または一方向の電流の流れをブロックし、ゲート端子なしで別の方向に導通する２端子デバイスとして動作するように設計することができる。ＩＩＩ族窒化物デバイスは、高電圧用途に適した高電圧デバイスであってもよい。このような高電圧デバイスにおいては、デバイスがオフにバイアスされる（例えば、ソースに対するゲートの電圧がデバイス閾値電圧未満である）とき、デバイスは少なくとも、デバイスが使用される用途における高電圧以下のすべてのソース－ドレイン電圧をサポートすることができ、これは例えば、１００Ｖ、３００Ｖ、６００Ｖ、１２００Ｖ、１７００Ｖ、２５００Ｖ、またはそれ以上とすることができる。高電圧デバイスがオンにバイアスされると（例えば、ソースまたは関連する電源端子に対するゲートの電圧がデバイス閾値電圧よりも大きい）、低オン電圧（すなわち、ソース端子とドレイン端子との間、または対向する電源端子間の低電圧）で実質的な電流を伝導することができる。最大許容オン電圧は、デバイスが使用されるアプリケーションで維持できる最大オン状態電圧である。

【0022】

本明細書において、「ＩＩＩ極」または「ＩＩＩ族極性」のＩＩＩ族窒化物材料は、ＩＩＩ族面（すなわち、［０ ０ ０ １］面）が材料の成長する基板と反対側にあるＩＩＩ族窒化物材料である。「ＩＩＩ極」または「ＩＩＩ族極性」の横方向ＩＩＩ族窒化物デバイスにおいて、デバイス接点（例えば、ソースおよび／またはドレインコンタクト）の少なくとも一部は通常、ＩＩＩ族窒化物材料の［０ ０ ０ １］面（例えば、［０ ０ ０ －１］面の反対側）上に形成される。

【0023】

本明細書において、「Ｎ極性」ＩＩＩ族窒化物材料は、窒素面（すなわち、［０ ０ ０ －１］面）が材料の成長する基板の反対側にあるＩＩＩ族窒化物材料である。「Ｎ極性」の横方向ＩＩＩ族窒化物デバイスにおいて、少なくともいくつかのデバイス接点（例えば、ソースおよび／またはドレインコンタクト）は典型的には、ＩＩＩ族窒化物材料の［０ ０ ０ －１］面（例えば、［０ ０ ０ １］面の反対側）上に形成される。

【0024】

本明細書において、「再成長」ＩＩＩ－Ｎ層構造またはＩＩＩ－Ｎ材料構造は、以前の材料堆積プロセスの後に実行される追加の材料堆積プロセスを指す。その後の成長プロセスと再成長プロセスの間に、デバイスを堆積ツールからアンロードし、真空環境を中断することができる。このように、再成長したＩＩＩ－Ｎ材料構造は、初期のＩＩＩ－Ｎ材料構造挿入からＩＩＩ－Ｎ材料構造堆積装置への別個の挿入を必要とすることがある。例えば、初期ＩＩＩ－Ｎ材料構造の少なくとも一部を除去した後に、再成長ＩＩＩ－Ｎ層を堆積させることができる。初期ＩＩＩ－Ｎ材料構造の一部の除去は、典型的には１次ＩＩＩ－Ｎ材料構造堆積装置の外側の環境で行われる。

【0025】

「上方」、「下」、「間」、および「上」という用語は、本明細書で使用される場合、１つの層の他の層に対する相対位置を指す。したがって、例えば、別の層の上方または下方に配置される１つの層は他の層と直接接触していてもよく、または１つ以上の介在層を有していてもよい。さらに、２つの層の間に配置される１つの層は２つの層と直接接触していてもよく、または１つ以上の介在層を有していてもよい。対照的に、第２層「上」の第１層は、その第２層と接触している。さらに、他の層に対する１つの層の相対位置は、基板の絶対配向を考慮せずに基板に対して動作が実行されると仮定して提供される。

【0026】

本明細書に記載された主題の１つ以上の開示された実施形態の詳細は、添付の図面および以下の説明に記載される。追加の特徴および変形も、実施形態に含まれてもよい。他の特徴、態様、および利点は、説明、図面、および特許請求の範囲から明らかになるであろう。

【図面の簡単な説明】

【0027】

【図1A】従来技術のＩＩＩ－Ｎデバイスの断面図である。

【図1B】従来技術のＩＩＩ－Ｎデバイスの断面図である。

【0028】

【図2】Ｎ極性配向および垂直ゲートチャネルを有するＩＩＩ族窒化物デバイスの断面図である。

【0029】

【図3】ゲートがＯＮ状態でバイアスされたときの、図２のＩＩＩ族窒化物デバイスの電流伝導チャネルを示す。

【0030】

【図4】ゲート領域内にＮ極性配向および再成長したＩＩＩ族窒化物材料層構造を有するＩＩＩ族窒化物デバイスの断面図である。

【0031】

【図5】ゲート領域内にＮ極性配向および傾斜したＩＩＩ族窒化物材料層構造を有するＩＩＩ族窒化物デバイスの断面図である。

【0032】

【図6】図５のＩＩＩ－Ｎデバイスの別の実施例である。

【0033】

【図7】ＩＩＩ族極性配向およびゲート-ソース-ドレイン（Ｇ-Ｓ-Ｄ）構成を有するＩＩＩ族窒化物デバイスの断面図である。

【0034】

【図8】ＩＩＩ族極性配向および複数のＩＩＩ－Ｎチャネル層を有するＩＩＩ－Ｎデバイスの断面図である。

【0035】

【図9】ＩＩＩ族極性配向および垂直ゲートチャネルを有するＩＩＩ族窒化物デバイスの断面図である。

【0036】

【図10】ＩＩＩ族極性配向および再成長したＩＩＩ族窒化物チャネル層を有する空乏モードＩＩＩ族窒化物デバイスの断面図である。

【0037】

【図11A】図１１Ａと図１１Ｂは、ハイブリッドＩＩＩ族窒化物デバイスの２つの異なる実施形態の断面図であり、それぞれの場合において、低電圧エンハンスメントモードＩＩＩ族窒化物モジュールおよび高電圧空乏モードＩＩＩ族窒化物モジュールを組み込んでいる。

【図11B】図１１Ａと図１１Ｂは、ハイブリッドＩＩＩ族窒化物デバイスの２つの異なる実施形態の断面図であり、それぞれの場合において、低電圧エンハンスメントモードＩＩＩ族窒化物モジュールおよび高電圧空乏モードＩＩＩ族窒化物モジュールを組み込んでいる。

【0038】

【図12】図２～６のデバイスの第１レイアウトの上面図である。

【0039】

【図13A】図２～６のデバイスの第２レイアウトの上面図を示す。

【図13B】図２～６のデバイスの第２レイアウトの上面図を示す。

【図13C】図２～６のデバイスの第２レイアウトの上面図を示す。

【図13D】図２～６のデバイスの第２レイアウトの上面図を示す。

【図13E】図２～６のデバイスの第２レイアウトの上面図を示す。

【0040】

【図14A】図２～６のデバイスの第３レイアウトの上面図を示す。

【図14B】図２～６のデバイスの第３レイアウトの上面図を示す。

【0041】

【図14C】図１４Ａ～Ｂに示される第３レイアウトと比較して９０°回転した第４レイアウトの上面図を示す。

【図14D】図１４Ａ～Ｂに示される第３レイアウトと比較して９０°回転した第４レイアウトの上面図を示す。

【0042】

【図15A】トンネル接合を形成する材料層構造の詳細な断面図である。

【0043】

【図15B】トンネル接合コンタクトの特性を詳述する電流－電圧曲線を示す。

【図15C】トンネル接合コンタクトの特性を詳述する電流－電圧曲線を示す。

【図15D】トンネル接合コンタクトの特性を詳述する電流－電圧曲線を示す。

【0044】

【図16A】移動度向上層の特性を詳述する電流－電圧曲線を示す。

【図16B】移動度向上層の特性を詳述する電流－電圧曲線を示す。

【図16C】移動度向上層の特性を詳述する電流－電圧曲線を示す。

【0045】

【図17A】代替ゲートレイアウト構造の特性を詳細に示す電流－電圧曲線を示す。

【図17B】代替ゲートレイアウト構造の特性を詳細に示す電流－電圧曲線を示す。

【図17C】代替ゲートレイアウト構造の特性を詳細に示す電流－電圧曲線を示す。

【0046】

【図18】高い閾値電圧安定性を有するデバイスの電流－電圧伝達曲線である。

【0047】

【図19】デバイスの正の閾値電圧の時間安定性を詳述する。

【0048】

【図20】デバイスの負の閾値電圧の時間安定性を詳述する。

【発明を実施するための形態】

【0049】

本明細書に記載されるのは、垂直ゲートモジュールを有する横方向ＩＩＩ族窒化物デバイス、特にエンハンスメントモード（Ｅモード）ＩＩＩ族窒化物デバイスである。ＩＩＩ族窒化物材料は、Ｎ極性またはＩＩＩ族極性（例えば、Ｇａ極性）配向で配向される横方向ＩＩＩ族窒化物デバイスである。具体的には、アクセス領域内のデバイスのチャネルが横方向に電流を伝導し、ゲート領域内のデバイスのチャネルはデバイスがＯＮにバイアスされると実質的に垂直方向に電流を伝導する。

【0050】

ノーマリオフ高電圧トランジスタとして機能するデバイスは、低電圧ＥモードＦＥＴと高電圧ＤモードＦＥＴをカスケード構成で接続することにより実現できる。低電圧ＥモードＦＥＴは，高電圧ＤモードＩＩＩ族窒化物ＦＥＴにワイヤボンディングされたディスクリートコンポーネント（例えば、シリコンベースのＭＯＳＦＥＴ）、または、集積ＩＩＩ族窒化物デバイスを作成するために高電圧ＤモードＩＩＩ族窒化物デバイスとモノリシックに集積された低電圧ＥモードＩＩＩ族窒化物デバイス、のいずれであってもよい。場合によっては、単一チップ上のモノリシック集積デバイスは、設計の柔軟性、パッケージング、コスト、および非常に高電力の動作を達成するためのスケーラビリティを改善するために好ましいことがある。

【0051】

ＤモードとＥモードのＩＩＩ族窒化物デバイスの両方において、ゲートモジュールの設計はデバイス性能と信頼性にとって極めて重要である。本明細書に記載されるデバイスは、低いオン抵抗、安定した閾値電圧（Ｖ_TH）、低いゲートリーク、高い降伏電圧、および高い短絡耐性を保証することができるゲートモジュールを組み込む。これらの要件は、現在、従来のＩＩＩ族極性横型ＩＩＩ－Ｎデバイスアーキテクチャを商業的に満足させるようには満たされていない。従来の横方向ＩＩＩ－Ｎデバイスアーキテクチャにおいて、ゲートモジュールは、厚い（＞５００ｎｍ）意図せずにドープされた（ＵＩＤ）ＧａＮチャネル層および絶縁性または半絶縁性ＩＩＩ－Ｎ（例えば、ＧａＮ）バッファ層（＞２μｍ）の上に形成される。これらのアーキテクチャにおいて、デバイスチャネルの電位は、図１Ａでキャパシタンス９として表されているデバイスの上側から、ゲートコンタクトのデバイスチャネルへの容量結合を通じて制御される。この結合は、高電圧および／または高温条件下での信頼性のあるデバイス動作を保証するのに十分でない場合がある。高電圧および／または高温動作下では、デバイスのＩＩＩ族窒化物材料構造が従来のフィールドプレート構造では制御できない高電界効果の影響を受けやすく、デバイスのゲート領域の損傷をもたらす可能性がある。これらの高電場効果には、ドレイン誘起障壁低下（ＤＩＢＬ）、衝突イオン化および正孔生成、および高速または低速電荷捕獲が含まれる。これらの高い電界効果は、閾値電圧の不安定性、過剰な漏れ電流、および早期のデバイス破壊のような望ましくない効果をもたらす可能性がある。

【0052】

高電界効果を低減する１つの方法は、ゲート領域に埋め込まれた付加的なフィールドプレート構造を、デバイスチャネルの裏側に近接して導入することである。この埋め込みフィールドめっき構造は、「ボディ」層と呼ばれ、図２を参照して以下にさらに説明する。ボディ層とデバイスチャネルとの間の容量結合が非常に高いので、ゲート領域のフィールドプレートを改善でき、高電圧動作からの衝撃を低減できる。ドレインとソースとの間の低キャパシタンスとともに良好なスイッチング性能を維持するために、ボディ層は、厳密に必要な場所、例えば垂直ゲートモジュール内のみに配置することができる。

【0053】

図２～図１０は、従来の横方向高電圧ゲートモジュール（低キャパシタンス）を、保護ボディ層（例えば、電流ブロック層）を使用する垂直（または半垂直または傾斜）ゲートモジュール（例えば、電流ブロック層）と一体化するハイブリッドＩＩＩ－Ｎデバイスを示す。これは、以下、横方向トレンチＭＯＳＦＥＴ（すなわち、ＬＴ－ＭＯＳ）と呼ぶ。図２を参照すると、Ｎ極性ＩＩＩ－Ｎエンハンスメントモードデバイス２００が示されている。ＩＩＩ族窒化物デバイス２００は例えば、シリコン（Ｓｉ）、炭化シリコン（ＳｉＣ）、サファイア、ＡｌＮ、またはＧａＮの、適切な基板１０上に成長されたＩＩＩ族窒化物バッファ層１２、例えば、ＧａＮまたはＡｌＧａＮを含む。基板は導電性（例えば、ｐ型Ｓｉ）、電気的半絶縁性（例えば、ＳｉＣ）、または電気的絶縁性（例えば、サファイア）である。基板は高い熱伝導率（例えば、ＳｉＣ）または低い熱伝導率（例えば、サファイア）を有する。後者の場合、基板は、熱散逸を改善するために薄くすることができる。基板は、ＩＩＩ族窒化物構造の任意の材料層のものと同様または異なる格子定数および／または熱膨張係数を有することができる。基板とＩＩＩ族窒化物層との間の格子定数および／または熱膨張係数が異なる場合、基板１０とバッファ層１２（図示せず）との間に核形成および／または応力解放管理層を導入することができる。基板１０はフローティング（すなわち、固定電位なし）でも接地（すなわち、基板電位がソースと同じ電圧で固定される）でもよい。いくつかの実施形態では、基板１０は省略されてもよい。

【0054】

バッファ層１２は、層内に転位または点欠陥を含めることによって、または層にＦｅ、Ｃ、および／またはＭｇなどの補償要素をドープすることによって、絶縁性にするか、または意図しないｎ型移動キャリアを実質的に含まないようにすることができる。バッファ層は全体にわたって実質的に均一な組成を有することができ、または組成を変化させることができる。例えば、いくつかの実施態様において、バッファ層は、バッファ層の垂直軸に沿ってアルミニウム組成を傾斜させることなどによって、組成的に傾斜される。バッファ層１２は、構造内の他のＩＩＩ族窒化物層のいずれよりも実質的に厚くすることができる。例えば、バッファ層１２は、バッファ層１２とゲート２３との間のＩＩＩ－Ｎ層の合計厚さの少なくとも１０倍、典型的には少なくとも３０倍の厚さを有することができる。

【0055】

ＩＩＩ族窒化物デバイス２００はさらに、ＩＩＩ族窒化物バッファ層１２上に、例えばＡｌ_xＧａ_1-xＮのＩＩＩ族窒化物バックバリア層１４と、ＩＩＩ族窒化物バックバリア層１４上に、例えば意図しないドーピングされた（ＵＩＤ）ＧａＮのＩＩＩ族窒化物チャネル層１６とを含む。ＩＩＩ族窒化物バックバリア層１４のバンドギャップは、ＩＩＩ族窒化物チャネル層１６のバンドギャップよりも大きい。ＩＩＩ－Ｎチャネル層１６はＩＩＩ－Ｎバックバリア層１４とは異なる組成を有し、ＩＩＩ－Ｎバックバリア層１４およびＩＩＩ－Ｎチャネル層１６それぞれの厚さおよび組成は、電子の導電層がＩＩＩ－Ｎチャネル層１６内に誘導されるように選択される。ＩＩＩ－Ｎバックバリア層１４とＩＩＩ－Ｎチャネル層１６との間の界面は、急峻である場合がある。その場合、導電性の２次元電子ガス（２ＤＥＧ）チャネル１９（図２の破線で示される）が、層１４と１６との間の界面に隣接するＩＩＩ族窒化物チャネル層１６に誘導される。ＩＩＩ－Ｎバックバリア層１４およびＩＩＩ－Ｎチャネル層１６の組成は一定であってもよいし、全体を通して変化していてもよい。例えば層１４は、Ａｌ濃度が増加する（例えば、基板に最も近い側のＡｌ濃度が最も低い）傾斜ＡｌＧａＮ部分である第１部分と、一定のＡｌ濃度を有する第２ＡｌＧａＮ部分とを有することができる。別の例において、ＩＩＩ族窒化物バックバリア層は、ｎ型ＧａＮまたはＡｌＧａＮである第１部分と、アンドープＡｌＧａＮである第２部分とを有する。ＩＩＩ－Ｎバックバリア層１４は、ｎ型ＩＩＩ－Ｎ部分である第１部分（基板の近く）、傾斜ＩＩＩ－Ｎ部分である第１部分の上の第２部分（例えば、アルミニウム組成が傾斜している）、および一定の組成を有する第２部分の上の第３部分を含むことができる。さらに、ＩＩＩ－Ｎバックバリア層１４の傾斜部分またはｎ型部分は、Ｓｉまたは正孔の形成を防止する任意の他のドーパントでドープすることができる。単位面積当たりのドーピング濃度は、１ｅ１１ドナー／ｃｍ²から１ｅ１４ドナー／ｃｍ²の幅である。好ましくは、ドーピング濃度は、その大きさがＩＩＩ－Ｎバックバリア層１４における面分極電荷濃度に類似する（例えば、その５０％以内）ように選択される。

【0056】

ＩＩＩ族窒化物バックバリア層１４の異なる部分は、バックバリア層の底部近くの寄生２次元正孔－ガスの形成を防止するように作用することができる。例えば、正孔がバックバリアの底付近に蓄積する場合、デバイスは正孔捕獲による寄生漏れ電流と閾値電圧不安定性に悩まされる可能性がある。層のドーピングが低すぎると、寄生的な正孔の蓄積が起こり得るが、ドーピングが高すぎると、バックバリア層１４の底部付近で寄生的な電子の蓄積が起こり得る。

【0057】

バックバリア層１４は、５ｎｍから５０ｎｍの間の厚さを有することができる。バックバリア層１４は、２０ｎｍより大きい厚さを有することができる。チャネル層１６は、２ｎｍから３００ｎｍの間の厚さを有することができる。チャネル層１６は、２０ｎｍより大きい厚さを有することができる。さらに、バリア層１４とチャネル層１６との間に０．５～５ｎｍのＡｌＮ中間層（図示せず）を配置することができる。このＡｌＮ中間層は分極電荷を増加させ、ＩＩＩ族窒化物バックバリア層１４とＩＩＩ族窒化物チャネル層１６との間の界面における電子散乱を減少させるのに役立ち、２ＤＥＧチャネルシート－抵抗を改善することができる。

【0058】

別の例において、ＩＩＩ族窒化物チャネル層１６の一部は、不純物ドーピング（例えば、シリコン混入）および／または分極ドーピングのいずれかを通して生成されたバルクｎ型導電率を有することができる。分極ドープｎ型導電性を達成するために、ＩＩＩ族窒化物チャネル層１６の組成は、分極場の勾配が［０ ０ ０ －１］方向において負になるように傾斜される。例えば、ＩＩＩ族窒化物デバイス２００におけるＩＩＩ族窒化物チャネル層１６は、Ａｌ_yＧａ_1-yＮ（０≦ｙ≦１）から形成することができる。ｙはＩＩＩ族窒化物バックバリア層１４におけるｙと等しく、ＩＩＩ族窒化物バックバリア層１４に隣接する側からＩＩＩ族窒化物バックバリア層１４と反対側に減少（例えば、連続的に減少）する。あるいは、ＩＩＩ族窒化物チャネル層１６はＩｎ_zＧａ_1-zＮ（０≦ｚ≦１）から形成することができ、ｚはＩＩＩ族窒化物バックバリア層１４に隣接する側からＩＩＩ族窒化物バックバリア層１４と反対側に増大する（例えば、連続的に増大する）。

【0059】

ＩＩＩ－Ｎボディ層１７は、ＩＩＩ－Ｎチャネル層１６の少なくとも一部の上に形成される。図２に示すように、ＩＩＩ族窒化物ボディ層１７はゲートコンタクト２３とソースコンタクト２１との間の横方向に延在する領域でチャネル上にあるが、ゲートコンタクト２３とドレインコンタクト２２との間ではない。その結果、ＩＩＩ－Ｎボディ層１７は少なくともソース側アクセス領域８２内のＩＩＩ－Ｎチャネル層１６上にあるが、ドレイン側アクセス領域８３内のＩＩＩ－Ｎチャネル層上にはない。例えば、ＩＩＩ－Ｎボディ層１７はＩＩＩ－Ｎチャネル層全体の上に形成され、ゲートコンタクト２３とソースコンタクト２１が積層される箇所との間を除いて、全箇所が除去される（例えば、ドライエッチングおよび／またはウェットエッチングによって）。

【0060】

ＩＩＩ族窒化物ボディ層１７はｐ型ドープＩＩＩ族窒化物層（例えば、ｐ－ＧａＮ）であってもよい。ｐ型ドーピングされたＩＩＩ族窒化物ボディ層１７は、１ｘ１０¹⁶ｃｍ^-3より大きく、かつ２ｘ１０²⁰ｃｍより低いアクティブアクセプタ濃度、例えば、１ｘ１０¹⁸／ｃｍ^-3 より大きくい濃度で、ドレインがデバイスの最高定格電圧でバイアスされるかまたはそれより下にあるときに完全に枯渇しないように、ドーピングすることができる。ＩＩＩ－Ｎボディ層１７がＭｇでドープされたｐ型ＧａＮである場合、デバイスはＭｇドーパントを電気的に活性にするために高温アニールで処理することができ、不純物（カーボンおよび水素など）の過剰な混入を回避し、電子散乱を低減するために、２×１０^１９ｃｍ^－３より低いｐ型ドーピング濃度を有する。さらに、０．５～５ｎｍのＡｌＧａＮまたはＡｌＮ中間層（図示せず）を、ＩＩＩ－Ｎボディ層１７とチャネル層１６との間に配置することができる。このＡｌＧａＮまたはＡｌＮ中間層は、ｐ型ＩＩＩ族窒化物ボディ層のＭｇドーピングからＩＩＩ族窒化物チャネル層１６への望ましくないＭｇ拡散を防止するのに役立つ。このＡｌＧａＮまたはＡｌＮ中間層は、ドレイン側アクセス領域内のＩＩＩ族窒化物ボディ層１７を除去するために使用されるエッチングプロセスの制御および精度を改善するための選択的エッチストップ層としての役割も果たすことができる。ＩＩＩ－Ｎボディ層１７は、２０ｎｍ～５μｍの厚さを有することができる。ＩＩＩ－Ｎボディ層１７は、５０ｎｍを超える厚さを有することができる。ＩＩＩ－Ｎボディ層１７は、２００ｎｍを超える厚さを有することができる。

【0061】

さらに、ある場合には層１７全体がｐ型にドープされるが、他の場合には層の一部のみがｐ型にドープされる。例えば、層１７は、各々が非ドープ部分によって分離された垂直方向の一連のｐドープ部分を含むことができる。ＩＩＩ族窒化物ボディ層１７がｐ型にドープされると、ボディ層は、ゲート領域８１内の垂直チャネル内の電子を空乏化させ、これにより、デバイスの閾値電圧を正にする。ソースコンタクトを２ＤＥＧチャネルに接続するには、ゲートコンタクトに（ソースコンタクトに対して）正の電圧を印加する必要がある。これにより、Ｅモード動作モードが実現される。加えて、ｐ型ドープボディ層がソースコンタクト２１に電気的に接続される場合、ソース電位（すなわち、接地面）は垂直チャネルに非常に近接（例えば、２０ｎｍ未満）する場合がある。このように、ボディ層１７は埋め込みソース接続フィールドプレート構造として機能し、これにより、ゲート領域を高電圧ストレスから遮蔽し、ドレイン誘起障壁低下（すなわち、ＤＩＢＬ）のような短チャネル効果を軽減し、Ｖ_TH不安定性を抑制する。ｐ型ボディはＩＩＩ－Ｎ素子の高電圧部で発生した正孔を集めることができ、正孔がゲート下にトラップされることを防止し、Ｖ_TH不安定性を低減する。また、ｐ型ボディは、デバイスの信頼性を改善できる静電気放電（ＥＳＤ）保護構造の設計と集積化を可能にすることができる。

【0062】

あるいは、ＩＩＩ族窒化物ボディ層１７のｐ型は、偏光誘起ドーピング（例えば、何らのドーパント不純物を導入せずに層のバンドギャップをグレーディングすることによって）によって実現できる。この場合、ＩＩＩ－Ｎボディ層１７のアルミニウムまたはインジウム組成物は、正孔を引き寄せＩＩＩ－Ｎボディ層１７をｐ型にすることができるバルク負分極電荷を誘起するように傾斜される。傾斜ＩＩＩ－Ｎボディ層１７は、ＩＩＩ－Ｎチャネル層１６に隣接する側からＩＩＩ－Ｎチャネル層１６の反対側まで傾斜した（例えば、連続的に傾斜した）組成物を有する。傾斜ｐ型ＩＩＩ族窒化物ボディ層１７の組成は、分極場の勾配が［０ ０ ０ －１］方向に正であるように選択される。
例えば、ＩＩＩ族窒化物デバイス１００におけるＩＩＩ族窒化物ボディ層１７は、Ａｌ_yＧａ_1-yＮ（０≦ｙ≦１）で構成することができる。ｙはＩＩＩ族窒化物チャネル層１６のｙと等しく、ＩＩＩ族窒化物チャネル層１６に隣接する側からＩＩＩ族窒化物チャネル層１６と反対側に向かって増加（例えば、連続的に増加）する。あるいは、ＩＩＩ族窒化物ボディ層１７は、Ｉｎ_zＧａ_1-zＮ（０≦ｚ≦１）から形成することができる。ｚはＩＩＩ族窒化物チャネル層１６に隣接する側からＩＩＩ族窒化物チャネル層１６の反対側に向かって減少する（例えば、連続的に減少する）。

【0063】

あるいは、ＩＩＩ族窒化物ボディ層１７は、半絶縁性または絶縁性のＧａＮ層（例えば、ｉ－ＧａＮ）を用いて形成することができる。ｉ－ＧａＮ層は、層内に転位または点欠陥を含めることによって、または層にＦｅおよび／またはＣなどの補償要素をドープすることによって、半絶縁性、絶縁性、または実質的にｎ型移動キャリアを含まないようにすることができる。ｐ型ＧａＮボディ層のＭｇドーピングプロファイルおよびＭｇ活性化またはグレーディングプロファイルを制御する必要がないので、ｐ型ＧａＮボディ層の代わりにｉ－ＧａＮボディ層を実装することによって、製造プロセスを単純化することができる。しかしながら、ｉ－ＧａＮ本体の絶縁性に起因して、ソースコンタクトへの電気的接続はボディ層１８の電圧電位を制御するために使用することができず、したがって、ｉ－ＧａＮ本体はｐ型ＩＩＩ族窒化物ボディ層の実装と比較すると、閾値電圧およびフィールドプレートに関して同じ利益をもたらさない場合がある。

【0064】

ＩＩＩ－Ｎキャッピング層１８、例えばｎ型ＧａＮ層は、ゲート２３とソース２１との間のＩＩＩ－Ｎボディ層１７の上に形成される。ＩＩＩ－Ｎキャッピング層は、ソースコンタクト２１とゲート領域８１との間のソース側アクセス領域８２に電流経路を提供する。ＩＩＩ－Ｎキャッピング層の厚さは、１０ｎｍ～１μｍとすることができる。ＩＩＩ－Ｎキャッピング層は、１０ｎｍを超える厚さを有することができる。ＩＩＩ族窒化物キャッピング層１８には、シリコン（ドナー）をドープすることができる。ＩＩＩ－Ｎキャッピング層のドープ濃度は、１×１０^１６ｃｍ^－３より大きい電子濃度を生じるのに十分な高さにすることができる。ＩＩＩ－Ｎキャッピング層１８の厚さおよび正味のｎ型ドーピングは、層１８がＩＩＩ－Ｎボディ層１７によって自由電子が完全に空乏化されないように、十分に高くすることができる。例えば、厚さは５０ｎｍよりも大きくすることができ、平均的なｎ型ドーピングは１×１０ＯＯＢｃｍＯＯＣを超えることができる。ｎ型ドーピングは、１ｘ１０¹⁹ｃｍ^-3より大きくすることができる。

【0065】

ＩＩＩ－Ｎキャッピング層１８の厚さおよびｎ型ドーピングは、非常に低いシート抵抗をもたらすのに十分な高さにすることができる。ＩＩＩ族窒化物キャッピング層１８のシート抵抗は、１００～２００Ω／□よりも低くすることができる。ＩＩＩ－Ｎキャッピング層１８のシート抵抗は、ＩＩＩ－Ｎチャネル層１６のシート抵抗よりも低くすることができる。これは、ソース側アクセス領域８２がドレイン側アクセス領域８３に対して完全に独立した層上に実現されるという、このデバイスアーキテクチャの顕著な利点を表す。したがって、ソース側アクセス領域内のＩＩＩ族窒化物キャッピング層１８は、デバイスのドレイン側アクセス領域８３内の高電圧部の電界管理を損なうことなく、非常に小さなソースアクセス抵抗を達成し、より低いデバイスオン抵抗をもたらすように設計することができる。ソース側アクセス領域のシート抵抗がドレイン側アクセス領域のシート抵抗と比較して低いという従来の横方向デバイスアーキテクチャは、この特徴を組み込むことができなかった。

【0066】

ＩＩＩ族窒化物キャッピング層１８およびＩＩＩ族窒化物ボディ層１７は、ゲート領域８１の一部およびドレイン側アクセス領域８３内で除去されて、垂直（または半垂直または傾斜）ゲートモジュールを作り出す。これらの領域におけるＩＩＩ－Ｎ材料構造の除去は、ここでは領域３５として示される「トレンチ凹部」と呼ぶことができる。トレンチ凹部３５を形成するプロセスは、ゲート領域８１およびドレイン側アクセス領域８３内の露出したＩＩＩ族窒化物材料の表面への損傷を最小限に抑えるように最適化することができる。選択的除去工程は、非選択的エッチング剤（例えば、Ｃｌ₂、ＢＣｌ₃／Ｃｌ₂）または選択的エッチング剤（例えば、ＳＦ₆、ＢＣｌ₃／ＳＦ₆）を用いたドライエッチング技術（例えば、ＲＩＥまたはＩＣＰ）の手段によって実施することができる。ＩＩＩ－Ｎキャッピング層１８およびＩＩＩ－Ｎボディ層１７の除去は、ウェットエッチング技術の手段によって実行することができる。ＩＩＩ－Ｎキャッピング層１８およびＩＩＩ－Ｎボディ層１７の除去は、ドライエッチング技術とウェットエッチング技術との組み合わせによって実行することができる。例えば、低電力ドライエッチングを使用して、ＩＩＩ－Ｎキャッピング層１８のＩＩＩ－Ｎボディ層１７のバルクを除去し、続いて酸ウェットエッチング処理を使用して、ＩＩＩ－Ｎ材料構造の残りの部分を除去することができる。

【0067】

ＩＩＩ－Ｎボディ層１７を除去するプロセスは、ＩＩＩ－Ｎチャネル層１６の部分的除去を含むことができる。ＩＩＩ族窒化物チャネル層１６の部分的な除去は、連続的なドライエッチングステップにおけるＩＩＩ族窒化物ボディ層のオーバーエッチングによって実施でき、あるいは、複数のドライエッチングステップとウェットエッチングステップとの組み合わせによって実施できる。ＩＩＩ族窒化物チャネル層１６の残りの厚さは、チャネル（例えば、２ＤＥＧ）とゲートコンタクトの足部との間の静電容量を決定する。ゲートコンタクトの足部は、図２の破線領域２０２によって示され、ＩＩＩ族窒化物チャネル層１６に最も近く、２ＤＥＧチャネル１９に平行なゲートコンタクトの部分として定義される。ゲートコンタクトの足部は横方向デバイス部１０２の基部におけるゲート接続されたフィールドプレートとして機能し、したがって、ゲート領域８１における２ＤＥＧチャネルのピンチオフ電圧を決定する。トレンチエッチング処理の前に、ＩＩＩ族窒化物チャネル層１６は例えば、１５０ｎｍよりも厚くすることができる。ＩＩＩ－Ｎボディ層１７が除去された領域では、ＩＩＩ－Ｎチャネル層の残厚は２０～１００ｎｍとすることができる。ＩＩＩ－Ｎボディ層１７が除去された領域では、残存するＩＩＩ－Ｎチャネル層１６の厚さは５０ｎｍよりも厚くすることができる。ＩＩＩ－Ｎチャネル層の厚さの５０％以上は、ＩＩＩ－Ｎボディ層１７のオーバーエッチングプロセス中に除去することができる。

【0068】

別の例において、ＩＩＩ－Ｎボディ層１７は、ソースおよびゲート領域８５、８２、および８１においてのみ選択的に再成長させることができる。ＩＩＩ－Ｎボディ層１７の選択的再成長は、誘電体ベースのハードマスクの手段によって実現することができる。選択成長ＩＩＩ族窒化物ボディ層１７は、エッチングによる損傷を受けずに、高品質のゲート側壁２０１を維持し、ドレイン側アクセス領域８３内のＩＩＩ族窒化物チャネル層１６の表面上に維持するという利点を有することができる。実質的に垂直な側壁２０１（すなわち、基板と平行ではない）が、ＩＩＩ族窒化物チャネル層１６の上面に対して平均角度αで傾斜を有するＩＩＩ族窒化物ボディ層１７のドレイン側縁部に沿ったゼロ以外の角度で形成される。ＩＩＩ族窒化物チャネル層の上面は基板１０の反対側である。ゲート領域８１内のＩＩＩ族窒化物ボディ層１７の垂直側壁２０１によって規定されるように、デバイス２００内に垂直デバイス部１０１および横デバイス部１０２が形成される。デバイスのゲート長（Ｌ_G）は、ＩＩＩ－Ｎボディ層１７の厚さを角αの正弦で割ることによって定義される。図２に見られるように、角度αはほぼ９０°（例えば、８０°～９０°）である。しかしながら、後の実施形態に示すように、ＩＩＩ－Ｎボディ層１７の側壁２０１はＩＩＩ－Ｎチャネル層１６の上面に対して（例えば、ＩＩＩ－Ｎチャネル層に形成された横方向２ＤＥＧチャネルに対して）角度α＜９０°、例えば２０°～８０°で傾斜させることができる。図２にはスケール上明確に示されていないが、側壁２０１に平行なゲートコンタクト２３の長さは、角度αの正弦で割ったＩＩＩ－Ｎボディ層１７の厚さに少なくとも等しいか、それより大きい。

【0069】

ＩＩＩ－Ｎ層１２、および１４、１６、１７、および１８はＮ極性ＩＩＩ－Ｎ層であり、Ｎ極性ＩＩＩ－Ｎ材料構造を形成する［０ ０ ０ －１］方向に配向される。Ｎ極性（すなわち、Ｎ面）ＩＩＩ－Ｎ物質構造は、以下のいずれかによって調製することができる：（ｉ）シリコン、炭化シリコン（ＳｉＣ）、サファイア、窒化アルミニウム（ＡｌＮ）、または窒化ガリウム（ＧａＮ）などの好適な基板上に、Ｎ極性ＩＩＩ－Ｎ層を直接成長させること、（ｉｉ）初期ＩＩＩ極性層を成長させ、その後に成長させる層がＮ極性に配向されるように、非常に高いマグネシウムドープ（例えば、１×１０^２０ｃｍ^－３を超える）の薄い（例えば、３００ｎｍ未満）ＩＩＩ－Ｎ層を挿入してＩＩＩ極性からＮ極性に結晶配向を反転させること、（ｉｉｉ）初期ＩＩＩ極性層を成長させ、薄い（例えば、２０ｎｍ未満）Ａｌ₂Ｏ₃層を挿入して結晶配向をＩＩＩ極性からＮ極性に反転させ、その後に成長する層がＮ極性配向されるように、表面を曝露して窒化させてＮ極性エピタキシーの成長を促すこと、（ｉｖ）ＩＩＩ族極性配向において層を逆の順序で成長し、次いで成長方向の反対側からＩＩＩ－Ｎ材料構造のＮ面にアクセスする、これは例えば成長基板を除去し、任意選択として、成長基板に直接隣接したＩＩＩ－Ｎ材料の一部を除去することによる。

【0070】

ゲート絶縁体層３４（例えば、ゲート誘電体層）は、少なくともゲート領域８１において、ＩＩＩ族窒化物ボディ層１７の垂直側壁２０１上に共形的に成長または堆積される。ゲート絶縁体層３４はＩＩＩ族窒化物キャッピング層１８の上面を覆うことができ、ソース２１に向かって延びる第１部分を有する。ゲート絶縁体３４はＩＩＩ族窒化物チャネル層１６の上面を覆うことができ、ドレイン２２に向かって延びる第２部分を有する。あるいは、ゲート絶縁体層３４はソースコンタクト２１とドレインコンタクト２２（図示せず）との間に連続的に延在することができ、その結果、ＩＩＩ族窒化物材料構造の上面全体が絶縁体層によって不動態化される。

【0071】

ゲート絶縁体３４は例えば、酸化アルミニウム（Ａｌ₂Ｏ₃）、二酸化ケイ素（ＳｉＯ₂）、窒化ケイ素（Ｓｉ_xＮ_y）、Ａｌ_1-xＳｉ_xＮ、Ａｌ_1-xＳｉ_xＯ、Ａｌ_1-xＳｉ_xＯＮ、または他の任意の広帯域ギャップ絶縁体から形成されるか、またはそれらを含むことができる。いくつかの実施例において、ゲート絶縁体１２０はＡｌ_1-xＳｉ_xＯ層、例えば、アモルファスＡｌ_1-xＳｉ_xＯ層または多結晶Ａｌ_1-xＳｉ_xＯ層であり、ｘおよび（１－ｘ）は、Ａｌ_1-xＳｉ_xＯ層における非ガス元素の相対的な部分組成を表す。すなわち、（１－ｘ）はアルミで構成されるＡｌ_1-xＳｉ_xＯ層中の非酸素元素の割合であり、（ｘ）はシリコンで構成されるＡｌ_1-xＳｉ_xＯ層中の非酸素元素の割合であり、（１－ｘ）／ｘは、Ａｌ_1-xＳｉ_xＯ層中のアルミとシリコンの割合である。例えば、ゲート絶縁層３４は、高閾値および低ゲートリークを提供するアモルファスＡｌ_1-xＳｉ_xＯ層とすることができる。ある実施形態では、Ａｌ_1-xＳｉ_xＯ層は低濃度の窒素を含む。すなわち、Ａｌ_1-xＳｉ_xＯ層の形成中に、低濃度の窒素を層に組み込むことができ、窒素濃度は主要素（例えば、Ａｌ_1-xＳｉ_xＯ層の場合、Ａｌ、Ｓｉ、およびＯ）の濃度よりも実質的に低い。好ましくは、ゲート絶縁体層３４の誘電体は、可動イオンドリフト（より安定したＶ_th）に対してより耐性がありトラップの生成を抑制する、高密度を有する。Ａｌ_1-xＳｉ_xＯゲート絶縁体層は、他のゲート絶縁体層、例えばＳｉＮ、Ａｌ₂Ｏ_3,、ＳｉＯ₂、またはＡｌ_1-xＳｉ_xＮと比較して改善されたエンハンスメントモードデバイス特性を有することができる。ゲート絶縁体３４は、約１ｎｍ～１００ｎｍ、例えば１０ｎｍ～６０ｎｍの厚さを有することができる。ゲート絶縁体は、ｅｘ－ｓｉｔｕ（例えば、下にあるＩＩＩ－Ｎ材料の成長に使用されるツールとは異なるツールを用いて）、またはｉｎ－ｓｉｔｕ（すなわち、下にあるＩＩＩ－Ｎ材料を成長させるために使用される同じツールを用いて、同じ成長セッション中に）のいずれかで堆積させることができる。ｉｎ－ｓｉｔｕ堆積の場合、デバイス表面は空気に曝されず、したがって、酸化要素（例えば、酸素）および望ましくない不純物／汚染物質に曝されない。このため、ｉｎ－ｓｉｔｕ堆積はｅｘ－ｓｉｔｕ堆積と比較して優れた界面品質（例えば、より低い散乱、より高い移動度、より低い電荷トラップ効果、より安定したＶ_TH）をもたらし、優れた性能をもたらすことができる。

【0072】

ゲートコンタクト２３（すなわち、ゲート電極）は、ゲート絶縁体層３４およびＩＩＩ族窒化物ボディ層１７の垂直側壁部分の上に共形的に形成される。ゲートコンタクト２３は、ＩＩＩ－Ｎキャッピング層１８の上面上にあってもよく、ソース２１に向かって延在する第１部分を有する場合がある。ゲートコンタクト２３はＩＩＩ族窒化物チャネル層１６の上面を覆うことができ、ゲート絶縁体層３４の第１および第２延在部分と類似または異なる長さを有しドレイン２２に向かって延在する第２部分を有することができる。ゲートコンタクト２３の第２部分は、第１部分よりも長くすることができる。ドレインに向かって延びるゲートコンタクト２３の第２部分は、ゲートコンタクトの足と呼ばれ、図２の破線領域２０２によって示される。第２部分は、ゲート接続されたフィールドプレート構造の第１フィールドプレートとして作用する。領域２０２内のゲートコンタクト２３の第２部分の長さは、デバイス性能にとって極めて重要であり、デバイスの破壊電圧および長期信頼性に影響を及ぼす可能性がある。

【0073】

ゲートコンタクト２３は、金属スタック、例えば、アルミニウム（Ａｌ）、チタン／アルミニウム（Ｔｉ／Ａｌ）またはニッケル／金（Ｎｉ／Ａｕ）のような適切な導電性材料で形成することができ、金属蒸着またはスパッタリングまたは化学蒸着または種々の原子層蒸着（ＡＬＤ）によって蒸着することができる。あるいは、ゲートコンタクト２３は、大きな仕事関数を有する半導体材料（例えば、ｐ型ポリシリコン、インジウムスズ酸化物、窒化タングステン、窒化インジウム、または窒化チタン）などの、大きな仕事関数を有する１つまたは複数の材料を含む別の導電性材料または材料スタックであってもよい。ゲート堆積後のアニーリングプロセスはオプションとして、ゲートコンタクト２３の堆積後に実行されてもよい。ゲート堆積後のアニールは酸素を含むガス雰囲気中で実施してもよいし、フォーミングガス（Ｈ₂＋N₂）中で実施してもよい。ゲート堆積後のアニール温度は、３００℃より大きくすることも、４００℃より大きくすることもできる。最後に、ゲートコンタクト２３はゲート絶縁体層３４をエッチングするためのエッチングマスクとして使用することができ、これにより、ゲート絶縁体層３４はゲートコンタクト２３の真下に留まるが、他のところではエッチング除去されるか、または部分的にエッチング除去される（図示せず）。

【0074】

ソースおよびドレインコンタクト２１および２２（すなわち、ソースおよびドレイン電極）は、それぞれ、ゲートコンタクト２３の反対側にある。ソースコンタクト２１は、ＩＩＩ－Ｎキャッピング層１８上に形成される。ソースコンタクト２１はオン状態の間に電流を提供するためにＩＩＩ族窒化物キャッピング層１８とオーム電気接触することができ、ソース２１はＩＩＩ族窒化物ボディ層１７と電気接続することができる。ソースコンタクト２１（すなわち、ソース電極）は、ゲート電極がデバイスの閾値電圧を下回る電圧でソース電極に対してバイアスされるとき、２ＤＥＧチャネルから電気的に絶縁される。ソースコンタクトがＩＩＩ族窒化物本体１７に電気的接続するとき、ＩＩＩ族窒化物ボディ層１７はソースと同じ電圧に保持され、前述したように、ＩＩＩ族窒化物ボディ層１７の埋設フィールドプレート効果の利益を最大化する。さらに、スイッチング動作中のゲート‐モジュールの反応性要素の充放電を改善できる。

【0075】

ＩＩＩ－Ｎボディ層１７への電気的接続は、異なる方法を用いて実施することができる。第１方法は、ソースコンタクトの少なくとも一部がＩＩＩ－Ｎボディ層１７（図示せず）と直接接触することを可能にするのに十分な深さの凹部をＩＩＩ－Ｎキャッピング層１８内に形成することを含む。凹部形成は、ドライエッチおよび／またはウェットエッチプロセスによって実施できる。例えば、凹部は、ドライエッチング技術の手段、またはドライエッチング技術とウェットエッチング技術との組み合わせによって完全に実現することができる。例えば、ＩＩＩ－Ｎキャッピング層１８の大部分はドライエッチングによって除去することができ、ＩＩＩ－Ｎキャッピング層１８の残りの部分は、ウェットエッチング技術によって除去することができる。ウェットエッチングは、ＩＩＩ族窒化物ボディ層１７の表面が平滑であり、ドライエッチングによる損傷がないことを確実にするために使用することができる。ＩＩＩ－Ｎキャッピング層内のソースコンタクト凹部が形成された後、高温アニールを実行して、エッチングされた表面の形態および組成を改善することができる。高速アニールは、窒素／酸素（Ｎ₂／Ｏ₂）、窒素／アンモニア（Ｎ₂ ／ＮＨ₃）、フォーミングガス（Ｎ₂ ／Ｈ₂）、によって実施できる。温度は、３００Ｃ～１０００Ｃ、好ましくは７００Ｃ～９００Ｃの範囲とすることができる。ボディ金属スタックを堆積させて、凹部内のＩＩＩ族窒化物ボディ層１７に対して物理的オーム接触をさせることができる。ボディ金属スタックは、ＩＩＩ族窒化物ボディ層１７（例えば、Ａｌ、Ｔｉ／Ａｌ、Ｐｄ、Ｐｔ、Ｎｉ／Ａｕ等）へのオーム接触を保証するための高仕事関数金属とすることができる。ボディメタルとＩＩＩ－Ｎボディ層１７との間のコンタクトは、ＩＩＩ－Ｎボディ層１７の頂部に薄い高濃度ドープされたｐ型層（例えば、５×１０^１９ｃｍ^－３より大きいドープ濃度で２ｎｍと５０ｎｍとの間の厚さ）を導入することによって改善することができる。ボディ金属スタックが形成された後、ソースコンタクト金属がボディ金属スタックの上に堆積され、ＩＩＩ族窒化物キャッピング層１８へのオーム接触を確実にする。ソース金属－スタックは、例えばＡｌ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ、Ｎｉ／Ａｕ等である。

【0076】

ソースコンタクト２１がＩＩＩ－Ｎキャッピング層１８内の凹部を介してＩＩＩ－Ｎボディ層１７と物理的に接触していない場合（図２に示すように）、ソースコンタクト２１とＩＩＩ－Ｎボディ層１７との間の電気的接続は、ＩＩＩ－Ｎボディ層１７とソースコンタクト２１との間のトンネル接合コンタクトを用いて実施することができる。トンネル接合接点は、ＩＩＩ族窒化物ボディ層１７の上面（例えば、５×１０¹⁹ｃｍ^－３より大きいドーピング密度を有する２ｎｍから５０ｎｍの間の厚さ）に高ドープｐ型ＧａＮ領域（すなわち、ｐ＋＋ ＧａＮ）を導入し、ＩＩＩ族窒化物キャッピング層１８の下面（例えば、５×１０^１９ｃｍ^-3より大きいドーピング密度を有する２ｎｍから５０ｎｍの間の厚さ）に高ドープｎ型ＧａＮ領域（すなわち、Ｎ＋＋ ＧａＮ）を導入することによって形成することができる。高ドープ領域のドーピング密度は、ＩＩＩ－Ｎキャッピング層１８とＩＩＩ－Ｎボディ層１７との間に形成される接合部における空乏幅が数ナノメートル以下（例えば、１０ｎｍ未満）であり、したがって電子トンネル距離に匹敵するようなものであるべきである。ここで、電子はＩＩＩ族窒化物キャッピング層１８の伝導帯からトンネルすることができ、ＩＩＩ族窒化物ボディ層１７の価電子帯の正孔と再結合し、ソースコンタクト２１とＩＩＩ族窒化物ボディ層１７との間に電気的接続を生成する。

【0077】

図２には示されていないが、Ｎ極性ＩＩＩ－Ｎ材料におけるトンネル接合の質は例えば図１５Ａに示されるように、ＩＩＩ－Ｎボディ層１７とＩＩＩ－Ｎキャッピング層１８との間に薄いＡｌ_yＧａ_1-yＮ（０＜ｙ≦１）層を挿入することによって（界面領域がｐ＋＋ ＧａＮ／Al_yＧａ_1-yN／Ｎ＋＋ ＧａＮとなるように）、さらに改善することができる。Ｎ極性ＩＩＩ－Ｎ材料において、挿入された薄いＡｌ_yＧａ_1-yＮ層の分極荷電が、ＩＩＩ－Ｎボディ層１７との界面での正孔の蓄積、およびＩＩＩ－Ｎキャッピング層１８との界面での電子の蓄積をさらに増大させ、トンネルおよび再結合プロセスを容易にする。薄いＡｌ_yＧａ_1-yＮ層の厚さは、トンネル効果を促進するために、０．５ｎｍ～５ｎｍ、好ましくは０．５ｎｍ～２ｎｍとすることができる。薄いＡｌ_yＧａ_1-yＮ層はまた、ＩＩＩ－Ｎボディ層１７内のＭｇ（ｐ型ドーパント）のＩＩＩ－Ｎキャッピング層１８への拡散を抑制するように作用することができ、その結果、より鋭いドーピングプロファイルが得られ、ＩＩＩ－Ｎボディ層１７とＩＩＩ－Ｎキャッピング層１８との間の接合が改善される。好ましくは、薄いＡｌ_yＧａ_1-yＮ層は、高アルミ成分を有することにより、（ｉ）Ｍｇ拡散障壁を改善し、（ｉｉ）分極荷電およびトンネル接合におけるキャリアの蓄積を増大させ、より良好なトンネル接合コンタクト抵抗をもたらす。アルミニウム組成（ｙ）は５０％を超えることができる（すなわち、ｙ＞０．５）。さらに、Ｉｎ_zＧａ_1-zＮ（０＜ｚ≦１）の薄い層を、Ａｌ_yＧａ_1-yＮ層とＩＩＩ族窒化物キャッピング層１８の底部にあるＮ＋＋層との間に挿入することにより、トンネル結合インターフェースにおける電子蓄積をさらに改善することができる。Ｉｎ_zＧａ_1-zＮ（０<z≦1）層におけるインジウム組成物は５％（すなわち、ｚ＞．０５）より大きくすることができる。ソースコンタクト金属スタックは、Ａｌ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ等であってもよい。ソースコンタクト２１は、金属蒸着および堆積後のアニーリングプロセスによって形成することができる。他のオーミック接触プロセスも、スパッタリングおよびドライエッチング加工を含むことができる。さらに、第１および第２方法の組み合わせを使用して、ＩＩＩ族窒化物材料構造へのソース接続を作成することができ、ソースコンタクト金属層はＩＩＩ族窒化物ボディ層１７と物理的に接触し、トンネル接合は、ＩＩＩ族窒化物キャッピング層１８の凹部内のソース金属２１の側壁接続を通して形成される。

【0078】

ドレイン２２は、層１６内に形成されたデバイス２ＤＥＧチャネル１９に接触する。ドレインコンタクト２２、例えばドレイン電極は、金属スタックによって形成することができる。ドレイン２２はチャネル層１６に接触する。ドレイン電極の２ＤＥＧチャネル１９への改善された接触を可能にするために、ＩＩＩ族窒化物チャネル層１６内に少なくとも部分的に凹部を形成することができる。ドレイン領域８６内のチャネル層１６の一部はドープされたｎ型とすることができ、またはドレインコンタクトとチャネル層１６との間に追加のｎ型層を挿入して、ドレイン金属の２ＤＥＧへの接触を改善することができる。金属スタックは、Ａｌ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ等であってもよい。ドレインコンタクト２２は、金属蒸着および堆積後のアニーリングプロセスによって形成することができる。他のオーミック接触プロセスも、スパッタリングおよびドライエッチング加工を含むことができる。

【0079】

ゲートコンタクト２３の下のＩＩＩ族窒化物材料構造の部分は、領域８１において、デバイスのゲート領域と呼ばれる。ソースおよびドレイン２１および２２の直下、領域８５および８６のＩＩＩ－Ｎ材料構造の部分は、それぞれ、デバイスのソースおよびドレイン領域と呼ばれる。ゲート領域８３とソース領域８５との間、およびゲート領域８３とドレイン領域８６との間のＩＩＩ族窒化物材料の部分はデバイスアクセス領域と呼ばれ、領域８２はソース側アクセス領域であり、領域８３はドレイン側アクセス領域である。

【0080】

図２のＩＩＩ族窒化物材料構造の材料特性は、デバイスがエンハンスメントモードデバイスであることを確実にするために選択することができ、その結果、デバイスは０Ｖより大きい、例えば２Ｖより大きい、または５Ｖより大きい閾値電圧を有する。すなわち、ソース２１に対してゲート２３に０Ｖが印加され、ソース２３に対して正の電圧がドレイン２２に印加されると、ゲート領域のチャネル電荷は、ソース２１が２ＤＥＧチャネル１９から電気的に絶縁されるように空乏化され、デバイスは非導電状態になる。ＩＩＩ族窒化物ボディ層１７は電流ブロッキング層とすることができ、その結果、デバイスが閾値電圧未満にバイアスされると、電流ブロッキング層がソースコンタクトを２ＤＥＧチャネルから分離する。閾値電圧よりも高い十分に正の電圧がソース２１に対してゲート２３に印加されると、ゲート領域内のチャネル電荷が誘起され、デバイスは以下に更に詳細に説明するように、ソース２１とドレイン２２との間で導電性になる。

【0081】

図２は、非バイアス状態（すなわち、デバイス電極に印加される電圧がない場合）で、２ＤＥＧチャネルがＩＩＩ族窒化物チャネル層１６を通って連続的に延在するが、導電性チャネルはソース２１からドレイン２２に連続的に延在しないＩＩＩ族窒化物デバイス２００を示す。次に図３は、ＯＮ状態（すなわち、ゲート２３がデバイスの閾値電圧を超えてバイアスされているとき）にバイアスされたＩＩＩ族窒化物デバイス２００を示しており、導電性チャネルがソース２１からドレイン２２に連続的に延びている。ＩＩＩ族窒化物デバイス２００は、次のように動作する。ゲートコンタクト２３がデバイスの閾値電圧よりも大きい電圧でソース２１に対してバイアスされると、デバイスのゲート領域８１内のゲート絶縁体層３４とＩＩＩ族窒化物ボディ層１７との間の垂直界面に反転チャネル３９が形成され、それによってソースコンタクト２１を２ＤＥＧチャネル１９に電気的に接続する。正電圧がドレイン２２に印加されると、電子はソース２１から、導電性ｎ型ＩＩＩ族窒化物キャッピング層１８内に存在するソース側チャネル２９を通り、ゲート領域８１内のゲート絶縁体層３４とＩＩＩ族窒化物ボディ層１７との間の垂直界面近傍に形成された反転チャネル３９を通って、２ＤＥＧチャネル１９内に流れ、ソースコンタクト２１とドレインコンタクト２２との間に連続デバイスチャネルを形成するドレイン２２に流れる。通常の電流がドレイン２２からソース２１に流れ、デバイスはＯＮであると考えられる。

【0082】

ゲート２３が、デバイスの閾値電圧より低い電圧でソース２１に対してバイアスされると、ＩＩＩ族窒化物ボディ層１７のｐ型ドーパントはゲート絶縁体層３４とＩＩＩ族窒化物ボディ層１７との間の垂直界面の電荷を完全に空乏化させ、これにより、ゲート領域８１内に形成された反転チャネルが存在せず、したがってデバイスチャネルがソースコンタクト２１と２ＤＥＧチャネル１９との間で不連続になる。さらに、正電圧がドレインに印加されると、ＩＩＩ族窒化物チャネル層１６内の２ＤＥＧチャネル１９は空乏化（すなわち、ピンチオフ）する。ゲート領域８１における２ＤＥＧのピンチオフに必要なドレインバイアスは、２ＤＥＧチャネルとゲートの足部（領域２０２）との間の容量結合によって設定され、これはゲート接続されたフィールドプレートとして作用する。ゲート領域２０２の２ＤＥＧと足の間のキャパシタンスは、ゲート－足金属の下のＩＩＩ族窒化物チャネル層１６の厚さ、およびゲート－足金属の下のゲート酸化物層の厚さおよび誘電率によって調整することができる。これらの構成要素は、ゲート領域８１内の２ＤＥＧを完全に空乏化（ピンチオフ）するために必要な最小ドレインバイアス電圧が比較的低い（例えば、３０Ｖ未満）ように設計することができる。ゲート領域８１内の２ＤＥＧチャネル１９を完全に空乏化するために必要な最小電圧は、デバイスのゲートモジュールがデバイス動作中に曝される最大電圧を表す。ドレインバイアスがゲート領域８１における２ＤＥＧのピンチオフ電圧を超えてさらに増加すると、２ＤＥＧの空乏は、ドレイン側アクセス領域８３内にさらに広がる。空乏領域は低ドレイン電圧でソース側アクセス領域８２から始まり、ドレイン電圧が増加することにつれてドレイン側アクセス領域８３に向かって徐々に拡大する。その結果、ゲート８１にかかるストレスが小さくなり、Ｖ_TH安定性が向上し、ＤＩＢＬが非常に低くなる。

【0083】

ソース側アクセス領域で２ＤＥＧが完全に空乏化すると、ドレインに印加される任意の追加の電圧は、ドレイン側アクセス領域の横方向部分によって完全に保持される。ドレイン側アクセス領域の横方向部分は例えば、２００Ｖより大きい、３００Ｖより大きい、６００Ｖより大きい、９００Ｖより大きい、１２００Ｖより大きい、３３００Ｖより大きい、または１０ｋＶより大きい高電圧に耐えるために、フィールドプレートおよび／または電荷バランシング構造を用いて構築することができる。ドレイン側アクセス領域８３の横方向部分によって保持される高電圧は、ゲート領域８１に影響を及ぼさない。基板が接地される場合、ＩＩＩ族窒化物ボディ層１７が受ける最大電圧は、ソース側アクセス領域８２内で２ＤＥＧをピンチオフするために必要な低電圧（例えば、３０Ｖ未満）である。基板がフローティングである場合（すなわち、基板電位が何らかの外部電圧源によって固定されないが、ソースおよびドレインとの容量結合によって内部的に決定される場合）、ソース側アクセス領域８２内のＩＩＩ族窒化物ボディ層は別電圧に曝される場合がある。このようにＩＩＩ族窒化物ボディ層１７のドーピングおよび厚さは、例えば、３００Ｖを超える、６００Ｖを超える、または９００Ｖを超える高電圧に耐えるように構成することができる。ＩＩＩ族窒化物ボディ層１７のドーピングおよび厚さは、フローティング基板構成においてオフ状態の高電圧に曝されたときにＩＩＩ族窒化物ボディ層１７が完全に空乏化しないように構成することができる。

【0084】

ＩＩＩ族窒化物デバイス２００は、トランジスタ、双方向スイッチまたは４象限スイッチ（ＦＱＳ）、および／または任意の適切な半導体デバイスであってもよい。横方向２ＤＥＧゲート領域を有する従来のＩＩＩ族窒化物デバイスは、典型的には前述したように、連続使用下で応力を加えられた後、閾値電圧（Ｖｔｈ）がシフトする。しかしながら、図２のデバイス２００において、ＩＩＩ－Ｎボディ層１７の使用により、ＩＩＩ－Ｎボディ層のない従来の横方向ＩＩＩ－Ｎデバイスと比較して、デバイスのＶ_THシフトを０Ｖに近づけることができる。

【0085】

さらに、ゲート２３がデバイスの閾値電圧より低い電圧でソース２１に対してバイアスされ、ドレインコンタクトに対してソースコンタクトに十分な逆（すなわち、正）電圧バイアスが印加されると、ＩＩＩ族窒化物ボディ層１７とＩＩＩ族窒化物チャネル層１６との間にボディダイオードが形成され、電流はソースコンタクト２１からドレインコンタクト２２まで逆方向にボディダイオードを通って流れることができる。これは、逆伝導モードと呼ばれる。

【0086】

次に、図４を参照すると、Ｎ極性ＩＩＩ族窒化物デバイス４００の断面図が示される。図４のＩＩＩ族窒化物デバイス４００は、少なくともデバイスのゲート領域８１において、ゲート絶縁体層３４とデバイスＩＩＩ族窒化物材料構造との間に、追加のＩＩＩ族窒化物層構造（例えば、再成長ＩＩＩ族窒化物層構造）を含むことを除いて、図２のＩＩＩ族窒化物デバイス２００と同様である。以下、この追加のＩＩＩ－Ｎ層構造を移動度向上層と呼ぶ。

【0087】

図４に見られるように、移動度向上層構造は、複数の層、例えばＧａＮ移動度向上層３１と、ＧａＮ移動度向上層３１上のＡｌＧａＮ移動度向上層３２とを含むことができる。
ＧａＮ層３１およびＡｌＧａＮ層３２は、ゲート領域８１内のＩＩＩ族窒化物ボディ層１７の垂直側壁上に共形的に成長させることができる。移動度向上層は、上部表面上に連続的に延在し、ソースコンタクト２１に延在するＩＩＩ－Ｎキャッピング層１８と直接接触し、ドレインコンタクト２２（図示せず）に延在するＩＩＩ－Ｎチャネル層１６の上部表面上に延在することができる。移動度向上層は、ソース側アクセス領域８２においてＩＩＩ－Ｎキャッピング層１８と直接接触し、ドレイン側アクセス領域８３においてＩＩＩ－Ｎチャネル層１６と直接接触することができる。代替的に、ゲートコンタクト２３はＡｌＧａＮ層３２およびＧａＮ層３１をエッチングするためのエッチングマスクとして使用することができ、これにより、再成長したＩＩＩ族窒化物層構造はゲートコンタクト２３の真下に留まるが、他のあらゆるところでエッチング除去されるか、または部分的にエッチング除去される。

【0088】

ＧａＮ移動度向上層３１は意図せずにドープされた（ＵＩＤ）ＧａＮであってもよく、または、ＧａＮ移動度向上層３１は任意の望ましくないＵＩＤのｎ型またはＵＩＤのｐ型導電性を補償するために、（例えば、Ｓｉ、Ｆｅ、Ｃ、Ｍｇで）ドープされてもよい。ＧａＮ層３１およびＡｌＧａＮ層３２の厚さおよび組成は、移動度および閾値電圧を最適化するように選択することができる。ＧａＮ層３１は、ＩＩＩ族窒化物ボディ層１７の垂直側壁領域上に、０．５ｎｍ～５０ｎｍ、好ましくは２ｎｍ～１０ｎｍの厚さを有することができる。ＧａＮ層３１の厚さが低すぎると、電子散乱がチャネル移動度に負の影響を与える可能性がある。ＧａＮ層３１の厚さが高すぎると、ＩＩＩ族窒化物ボディ層１７内のイオン化されたアクセプタが垂直チャネルを完全に空乏化することができなくなるので、閾値電圧が低くなりすぎる可能性がある。ＡｌＧａＮ層３４は、０．２ｎｍ～２０ｎｍ、好ましくは０．５ｎｍ～３ｎｍの厚さを有することができる。ＡｌＧａＮ層３４の厚さが低すぎる場合、上述のような類似の電子散乱メカニズムは、チャネル移動度に負の影響を与える可能性がある。あるいは、ＡｌＧａＮの厚さが高すぎると、ＡｌＧａＮ層とゲート絶縁体との間の界面に、デバイスの動作を損なう寄生チャネルが形成される可能性がある。ＡｌＧａＮ層は、２０％～１００％、好ましくは５０％～１００％のアルミニウム組成を有することができる。（層３２の全ＩＩＩ族組成に対して）５０％を超えるアルミニウム組成は、ＧａＮ層３１とＡｌＧａＮ層３２との間の障壁高さをより高くすることができ、したがってキャリア閉じ込めを改善し、キャリアが捕捉されるゲート絶縁体に到達することを防止し、Ｖ_TH不安定性を引き起こす。

【0089】

図４には示されていないが、ＧａＮ層３１またはＡｌＧａＮ層３２のいずれかは移動度向上層構造から省略することができる。デバイス４００において、ＧａＮ層３１とＡｌＧａＮ層３２との間の界面に反転チャネルが形成され、したがって、ＩＩＩ族窒化物ボディ層１７のイオン化アクセプタからの電子散乱およびゲート絶縁体層３４からの欠陥を回避し、電子移動度を増大させるので、デバイス２００よりも有利である。増加した電子移動度は、ゲート領域におけるオン抵抗を減少させ、総デバイスサイズを減少させ、製造コストを減少させることができる。また、ゲート領域の電子移動度を高くすると、ゲート長を長くすることにより同じＯＮ状態抵抗を実現でき、これにより短チャネル効果（例：ＤＩＢＬ）を防止し、Ｖ_TH安定性を向上させることができる。

【0090】

あるいは、移動度向上層の厚さおよび組成は、デバイスが空乏モード（Ｄモード）デバイスであるようなものとすることができる。Ｄモードデバイスを形成するために、ＡｌＧａＮ層３２にシリコンをドープすることができ、好ましくは、ＧａＮ層３１とＡｌＧａＮ層３２との間の界面近くにシリコンデルタドーピングプロファイルを用いる。ＡｌＧａＮ層３２中のシリコンドープ領域は、界面から１～１０ｎｍ離れている。シリコンデルタドーピングプロフィール内のイオン化ドナーからの正電荷は、再成長ＡｌＧａＮ／ＧａＮ層間の界面で電子を引きつけ、したがって、ソースコンタクト２１に対してゲートコンタクト２３に電圧（すなわち０Ｖ）が印加されていない場合（Ｄモード動作）であっても、ゲート領域８１内にチャネルを形成する。Ｄモードデバイスの実施形態では、ＡｌＧａＮ層３２の厚さは好ましくは２ｎｍ～５０ｎｍの間とすることができる。

【0091】

デバイス４００は、次のように動作する。ゲートコンタクト２３がデバイスの閾値電圧よりも大きい電圧でソースコンタクト２１に対してバイアスされると、反転層がデバイスのゲート領域８１内のＧａＮ層３１内に電子チャネルを形成し、それによって、ＩＩＩ族窒化物キャッピング層１８を２ＤＥＧチャネル１９に電気的に接続する。正の電圧がドレイン２２に印加されると、電子は図４に示すように、ソース２１から、導電性ＩＩＩ族窒化物キャッピング層１８を通って、ゲート領域８１内のＧａＮ層３１内の電子チャネルを通って、２ＤＥＧチャネル１９内に到達し、そしてソースコンタクト２１とドレインコンタクト２２との間に連続したデバイスチャネルを形成するドレイン２２に流れる。

【0092】

ゲートコンタクト２３がデバイスの閾値電圧より低い電圧でソースコンタクト２１に対してバイアスされると、ＩＩＩ族窒化物ボディ層１７内のｐ型ドーパントは、デバイスのゲート領域８１内にチャネルが存在しないように、ＧａＮ層３１およびＡｌＧａＮ層３２を完全に空乏化させ、したがって、デバイスチャネルは、ソース２１とドレイン２２との間で不連続である。正の電圧がドレインに印加されると、オフ状態におけるデバイス３００の電圧ブロック機構は前述したように、デバイス２００の電圧ブロック機構と同じである。

【0093】

図５を参照すると、Ｎ極性ＩＩＩ族窒化物デバイス５００の断面図が示される。図５のＩＩＩ族窒化物デバイス５００は、ＩＩＩ族窒化物チャネル層１６の上面（基板の反対側）に対するゲート領域８１内のＩＩＩ族窒化物ボディ層１７の平均側壁角αが＜９０°、例えば２０°～８０°、例えば３０°～８０°または３０°～７０°の間であることを除いて、図４のＩＩＩ族窒化物デバイス４００と同様である。この角度αは例えば、ＩＩＩ－Ｎチャネル層１６に対して７０°未満とすることができる。デバイス５００は、デバイス４００より優れたいくつかの性能上の利点を有することができる。ゲート領域８１内の側壁上の再成長したＩＩＩ族窒化物移動度向上層（層３１および３２）の半極性結晶方位に起因して、正味の負の分極電荷がＧａＮ層３１内に生じ、したがって、デバイスの閾値電圧を増加させる。角度α、ＧａＮ層３１およびＡｌＧａＮ層３２の厚さおよび組成は、ＧａＮ層３１とＡｌＧａＮ層３２との間の界面における正味の分極電荷を最適化するように選択される。角αが小さくなるにつれて、ＧａＮ層３１の側壁がＮ極性面に近づくほど、正味の負の分極荷電が増加し、ひいてはデバイスのＶ_THが増加する。また、ＡｌＧａＮ層３２のＡｌ組成物が高いほど、正味の負の分極電荷が高くなり、Ｖ_THも高くなる。これにより、デバイス５００は高いチャネル移動度、低いオン抵抗、および高いブレークダウン電圧を維持しながら、デバイス４００と比較して増加した閾値電圧を有することが可能になる。

【0094】

図５は、ＩＩＩ族窒化物バッファ層１２とＩＩＩ族窒化物バックバリア層１４との間に配置されたｎ型ＧａＮ：Ｓｉ層１３も示す。ＧａＮ：Ｓｉ層１３は、バックバリア層１４の底部付近に寄生２次元正孔－ガスが形成されるのを防止するように作用する。正孔がバックバリアの底部付近に蓄積すると、デバイスは、正孔トラッピングによる寄生漏れ電流およびＶ_TH不安定性を被ることがある。ＧａＮ：Ｓｉ層のドーピングが低すぎると、寄生的な正孔の蓄積が起こり得るが、ドーピングが高すぎると、バックバリア層１４の底付近に寄生的な電子の蓄積が起こり得る。ＧａＮ：Ｓｉ層１３は１ｎｍから５０ｎｍの間の厚さを有することができ、例えば、ＧａＮ：Ｓｉ層１３は、１ｎｍよりも大きい厚さおよび２０ｎｍよりも小さい厚さを有することができる。図２－４には示されていないが、ＧａＮ：Ｓｉ層１３はデバイス２００～４００で説明したように、ＩＩＩ族窒化物バックバリア層１４の第１または第２部分として含めることができる。ゲート、ドレイン、およびソースコンタクト構成は、デバイス１００で説明したものと同様である。

【0095】

図６を参照すると、Ｎ極性ＩＩＩ族窒化物デバイス６００の断面図が示される。図６のＩＩＩ－Ｎデバイス６００は図５のＩＩＩ－Ｎデバイス５００と同様であるが、デバイス６００は追加の（例えば、再成長された）ＩＩＩ－Ｎ移動度向上層構造（ＡｌＧａＮ層３２およびＧａＮ層３１を含む）がソースコンタクト２１とドレインコンタクト２２との間に連続的に延在する点が異なる。ソース側アクセス領域およびドレイン側アクセス領域における再成長ＧａＮ層３１およびＡｌＧａＮ層３２は、以下の理由によりデバイス６００をデバイス５００よりも改善することができる：（ｉ）再成長ＩＩＩ－Ｎ層３１および３２がドレイン側アクセス領域におけるＩＩＩ－Ｎチャネル層１６のエッチングされた上面を再構成し、不動態化すること、（ｉｉ）Ｎ極構造におけるＡｌＧａＮ層３２とＧａＮ層３１との界面における正味の負の分極電荷に起因して、オフ状態において電界が減少し、より低いオフ状態漏れおよびより高いブレークダウン電圧をもたらすことができること、（ｉｉｉ）再成長ＡｌＧａＮ層３２が、ドレイン側アクセス領域における高電圧フィールドプレーティング構造の実現に必要とされる選択的エッチング停止層として作用することができること。あるいは、図６の実施形態の移動度向上層はＡｌＧａＮ層３２を省略することができ、ＧａＮ層３１のみで構成することができる。

【0096】

図６のデバイス６００を形成する方法は、以下の通りである。Ｎ極性ＩＩＩ－Ｎ材料構造が形成される。Ｎ極性ＩＩＩ－Ｎ材料構造を形成するステップは、適切な基板１０上、例えばミスカットされたサファイア基板上にＩＩＩ－Ｎバッファ層１２を形成することを含む。ＩＩＩ族窒化物バッファ層１２は、基板上に薄いＮ極性ＧａＮ核形成層を形成し、この核形成層上に炭素ドープＧａＮバッファ層を形成するステップを含むことができる。バッファ層の上に、ＩＩＩ族窒化物バックバリア層が形成される。第１部分１３がシリコンドープ傾斜ＡｌＧａＮ層であり、第２部分１４が意図せずドープされていない一定組成のＡｌＧａＮ層である。ＩＩＩ族窒化物チャネル層１６がＩＩ－Ｎバックバリア層１４の上に形成され、２次元電子ガス（すなわち、２ＤＥＧ層）１９が層１４と層１６との間の界面に形成される。次に、ｐ型ＩＩＩ－Ｎボディ層１７がＩＩＩ－Ｎチャネル層１６上に形成され、ｎ型ＩＩＩ－Ｎキャッピング層１８がＩＩＩ－Ｎボディ層１７上に形成される。ＩＩＩ－Ｎボディ層１７とＩＩＩ－Ｎキャッピング層１８との間の界面は、トンネル接合を介して形成することができる。トンネル接合を形成するステップは、ｐ⁺⁺／ＡｌＮ／Ｎ⁺⁺材料層構造を形成するステップを含むことができ、例えば、ＩＩＩ族窒化物ボディ層１７の上面に２０ｎｍの厚さのｐ＋＋層（例えば、２ｘ１０¹⁹ｃｍの^-3のマグネシアでドープされた）を形成し、ｐ＋＋層の上に薄いＡｌＮまたはＡｌＧａＮの層（例えば、１．５ｎｍの厚さ）を形成し、そして、例えば、ＩＩＩ族窒化物キャッピング層１８の下面に２０ｎｍの厚さのｎ＋＋層（例えば、２ｘ１０¹⁹ｃｍの^-3の濃度のシリコンでドープされた）を形成することができる。次に、デバイス６００を形成するステップは、デバイスのドレイン側アクセス領域８３内のＩＩＩ族窒化物キャッピング層１８、ＩＩＩ族窒化物ボディ層１７およびＩＩＩ族窒化物チャネル層１６の一部を、例えばドライエッチングによって除去するステップと、ＩＩＩ族窒化物材料構造の表面を露出させるステップと、トレンチ凹部３５を形成するステップとを含む。除去されたＩＩＩ族窒化物材料層の露出側壁はゲート領域８１内に形成され、ＩＩＩ族窒化物チャネル層１６の上面に対する露出側壁の角度は３０～７０度である。次に、ＩＩＩ族窒化物材料構造の露出表面上に再成長したＩＩＩ族窒化物移動度向上層を形成し、この移動度向上層上にゲート誘電体３４を形成する。
次に、移動度向上層およびゲート誘電体は、ソースおよびドレイン領域８５および８６それぞれ、ならびにオプションとして、ソース領域８５内のＩＩＩ族窒化物キャッピング層１８の少なくとも一部において除去される。次に、デバイスを形成するステップは、ｐ型ＩＩＩ－Ｎボディ層１７を電気的に活性化するために、デバイスを高温でアニールするステップを含む。次に、ソースおよびドレイン領域にアルミニウム（Ａｌ）、Ｔｉ／Ａｌなどを含む金属スタックを堆積させることによって、ソースおよびドレインオーミックコンタクトを形成する。最後に、ゲート金属スタック３３（例えば、Ｔｉ／Ａｌ）が、デバイスのゲート領域８１に形成される。

【0097】

図７を参照すると、ＩＩＩ族極性ＩＩＩ－Ｎエンハンスメントモード（Ｅモード）デバイス７００が示される。ＩＩＩ－Ｎデバイス７００は例えば、シリコン、炭化ケイ素、サファイア、ＡｌＮ、またはＧａＮなどの適切な基板６０上に成長された、例えば、ＧａＮまたはＡｌＧａＮなどのＩＩＩ－Ｎバッファ層６２を含む。ＩＩＩ－Ｎバッファ層６２および基板６０は、デバイス２００の層１０および１２と同様の特性を有するか、または同じである。ＩＩＩ族窒化物デバイス７００はさらに、ＩＩＩ族窒化物バッファ層６２上に、例えば意図しないドーピングされた（ＵＩＤ）ＧａＮのＩＩＩ族窒化物チャネル層６６と、ＩＩＩ族窒化物チャネル層６６上に、例えばＡｌ_xＧａ_1-xＮのＩＩＩ族窒化物バリア層６４とを含む。ＩＩＩ－Ｎバリア層６４のバンドギャップは、典型的にはＩＩＩ－Ｎチャネル層６６のバンドギャップよりも大きい。ＩＩＩ－Ｎチャネル層６６はＩＩＩ－Ｎバリア層６４とは異なる組成を有し、ＩＩＩ－Ｎバリア層６４の厚さおよび組成は、２次元電子ガス（２ＤＥＧ）チャネル６９（図６に破線で示す）が層６４と６６との間の界面に隣接するＩＩＩ－Ｎチャネル層６６内に誘起されるように選択される。

【0098】

ＩＩＩ－Ｎボディ層６７は、ＩＩＩ－Ｎバリア層６４の少なくとも一部の上に形成される。ＩＩＩ族窒化物ボディ層６７は図７に示されるように、少なくともゲートコンタクト６３とソースコンタクト２１との間に形成され、ソースコンタクト２１とドレインコンタクト２２との間のデバイスアクセス領域６８３の少なくとも一部において（典型的にはドライまたはウェットエッチングによって）除去される。垂直または実質的に垂直な側壁は、ＩＩＩ族窒化物バリア層６４の上面に対して平均角度αで、ＩＩＩ族窒化物ボディ層６７のドレイン側縁部に沿って形成され、上面は基板６０の反対側である。図７に見られるように、角度αはほぼ９０°（例えば、８０°～９０°）である。しかしながら、ＩＩＩ－Ｎボディ層６７の側壁は、基板６０の反対側のＩＩＩ－Ｎバリア層６４の上面に対して、角度α＜９０°、例えば２０°～８０°で傾斜させることができる。ＩＩＩ－Ｎボディ層６７は、図２の層１７と同様の特性を有するｐドープ層または半絶縁／絶縁層（ｉ－ＧａＮ）のいずれかとすることができる。ｎ型ドープＩＩＩ－Ｎキャッピング層６８は、ＩＩＩ－Ｎボディ層６７の上に形成され、図２のＩＩＩ－Ｎキャッピング層１８と同様の特性を有することができる。ソース２１はｎ型ＩＩＩ－Ｎキャッピング層６８に接触することができ、および／または、ソース２１がＩＩＩ－Ｎボディ層６７と接触するように、ＩＩＩ－Ｎキャッピング層に埋め込まれることができる（図示せず）。ソースをＩＩＩ－Ｎボディ層に接続する方法、ならびに構造的構成は、デバイス２００について説明したものと同じである。

【0099】

ＩＩＩ－Ｎ材料構造層６４、６７、および６８の一部は、ドレインコンタクト２２と反対側のソースコンタクト２１の側面上で除去され、ＩＩＩ－Ｎチャネル層６６の上面がゲート領域６８１内に露出される。ＩＩＩ族窒化物層６４、６７、および６８の垂直側壁が、ＩＩＩ族窒化物バリア層６４の上面に対して角度θでゲート領域６８１内に形成され、上面は基板６０の反対側である。図７に見られるように、角度θはほぼ９０°（例えば、８０°～９０°）である。しかしながら、ＩＩＩ族窒化物層の側壁は、角度θ＜９０°、例えば２０°～８０°の間で傾斜させることができる。デバイスのゲート領域におけるＩＩＩ族窒化物材料構造の側壁は実質的に垂直（９０°、すなわち、非極性面）であるか、または側壁は角度θ＜９０°（すなわち、半極性面）で傾斜される。好ましくは、角度θは、ゲートチャネルが非極性平面上に形成されることを確実にするために９０°（垂直）に近くすることができる。角度θが９０°未満、例えば７０°未満であり、ゲート積層体が、ＡｌＧａＮ／ＧａＮ層を含む再成長ＩＩＩ族窒化物材料構造を備える場合、ＩＩＩ族窒化物極性構造上の半極性平面はＡｌＧａＮ／ＧａＮ界面に正味の正の分極電荷を誘起し、デバイス閾値電圧の望ましくない低下を引き起こす可能性がある。角度θは角度αと実質的に同じであってもよいし、２つの角度が実質的に異なっていてもよい。一方の角度は垂直であってもよく、他方の角度は傾斜していてもよく、例えば、角度αは約９０°であってもよく、角度θは４５°～９０°であってもよい（またはその逆であってもよい）。図示されていないが、材料層６４、６７、および６８の各々は、各層の異なる組成特性およびエッチング特性に起因して、異なる角度を有することができる。明確にするために、角度θおよびαは特に、ＩＩＩ－Ｎバリア層６４の上面（基板の反対側）に対するＩＩＩ－Ｎボディ層６７の角度を指す。

【0100】

ゲートコンタクト６３およびゲート絶縁体層３４は図７に示すように、ＩＩＩ族窒化物材料構造の露出した垂直側壁の上に形成される。図７のデバイス７００はゲート－ソース－ドレイン（Ｇ－Ｓ－Ｄ）構成を有し、すなわち、ソースコンタクト２１は、ゲートコンタクト６３とドレインコンタクト２２との間にある。さらに、デバイス上に配置することができるソース接続されたフィールドプレート構造（図示せず）も、ゲートコンタクト６３とドレインコンタクト２２との間に配置され、ソース電極の全ての部分がゲートとドレインとの間に配置される（すなわち、ソースがゲートコンタクト２１とドレインコンタクト２２との間に完全に含まれる）。

【0101】

さらに、再成長したＩＩＩ族窒化物ゲート移動度向上層６５を、図７に示すように、ゲート絶縁体層３４と、ゲート領域６８１内の露出したＩＩＩ族窒化物材料構造の側壁部分との間に配置することができる。ＩＩＩ族窒化物ゲート向上層６５は例えば、図４の移動度向上層３１および３２とそれぞれ類似の特性を有する複数のＩＩＩ族窒化物層（例えば、ＧａＮおよびＡｌＧａＮ）の組み合わせであってもよい。しかしながら、図７のデバイスにおいて、角度θが９０°未満である場合、ゲート移動度向上層６５はＩＩＩ極配向で成長される。あるいは、再成長ＩＩＩ族窒化物ゲート移動度向上層６５は、デバイス７００が空乏モードデバイスであるような特性で形成することができる。さらに、空乏モード（Ｄモード）デバイスは、デバイス４００に記載された空乏モード再成長ＩＩＩ－Ｎ層構造と同様にＩＩＩ－Ｎゲート移動度エンハンスメント層６５がＳｉでドープされ、または、角度θ（例えば、７０°未満）を減少させることによって、層６５内に半極性面を形成し、層６５内に誘起された正味正分極電荷の大きさが閾値電圧を０Ｖ未満にするとき、製造することができる。連続した２ＤＥＧチャネル層６９は、デバイスのゲート領域で除去されていないＩＩＩ族窒化物バリア層６４の界面近傍のＩＩＩ族窒化物チャネル層６６の領域に存在する。

【0102】

図８を参照すると、ＩＩＩ族極性ＩＩＩ－Ｎデバイス８００の断面図が示されている。図８のＩＩＩ－Ｎデバイス８００は、第１の２ＤＥＧチャネル６９および第２の２ＤＥＧチャネル６９’を有することを除いて、図７のＩＩＩ－Ｎデバイス７００と同様である。第２ＩＩＩ－Ｎバリア層６４’および第２ＩＩＩ－Ｎチャネル層６６’は、ＩＩＩ－Ｎチャネル層６６の下に形成される。第２ＩＩＩ－Ｎバリア層６４’および第２ＩＩＩ－Ｎチャネル層６６’はそれぞれ層６４および６６と同様の組成および厚さを有することができ、または異なることができる。例えば、第２ＩＩＩ－バリア層６４’および第２ＩＩＩ－Ｎチャネル層６６’の組成および厚さは、第２の２ＤＥＧチャネル６９’に誘起された電荷が第１の２ＤＥＧチャネル６９に誘起された電荷よりも小さくなるように選択することができる。さらに、図８のデバイス８００は、デバイス内のη回の交互ＡｌＧａＮ／ＧａＮ（障壁／チャネル）層がη個の２ＤＥＧチャネルを誘発するように、３以上の２ＤＥＧチャネルを有するように構成することができる。ηは５より大きくてもよい。例えば、各２ＤＥＧチャネルは、誘起された電荷が各後続の層で減少し、最も低い電荷が基板１０に近いチャネル内にあり、最も高い電荷が基板１０から遠いチャネル内にあるように構成することができる。デバイス７００内に複数のチャネルを形成すると、必要に応じて追加のチャネルを追加することによって、２ＤＥＧ電荷を移動度に関して最適化することが可能になる。さらに、各チャネルについて２ＤＥＧ電荷密度を調整することにより、各チャネルの２ＤＥＧ電荷を調整して、フィールドプレートを最適化することができる。チャネルがＩＩＩ－Ｎ材料構造内により深いほど、チャネルをフィールドプレートすることがより困難になり、この理由のために、基板の遠位のチャネルから基板の近位のチャネルへの２ＤＥＧ電荷を減少させることが好ましいことがある。加えて図８は、第１再成長ＩＩＩ族窒化物チャネル層６５（ａ）および第２再成長ＩＩＩ族窒化物バリア層６５（ｂ）を有する多層として配置された再成長ＩＩＩ族窒化物ゲート移動度向上層６５の構成要素を示し、これらは、デバイス７００内にも存在し得る。

【0103】

図７および図８のデバイス７００および８００は以下のように動作する：デバイスの閾値電圧（すなわち、ゲート領域のチャネルをオンにするのに必要な電圧）は、ＩＩＩ－Ｎボディ層６７、ＩＩＩ－Ｎ再成長層６５（ａ）および６５（ｂ）、ゲート絶縁体層３４、ならびにゲートコンタクト６３の間の材料スタックによって決定される。ゲートコンタクト６３が、デバイスの閾値電圧よりも大きい電圧でソースコンタクト２１に対してバイアスされると、デバイス６８１のゲート領域において、再成長したＩＩＩ族窒化物ゲート移動度向上層６５内に電子チャネルが形成される。ゲート領域６８１に形成された電子チャネルは、η個の２ＤＥＧチャネルに接続する。正の電圧がドレイン２２に印加されると、電子はソース２１から、導電性ｎ型ＩＩＩ族窒化物キャッピング層６８を通って、ゲート領域の電子チャネルを通って、η個の２ＤＥＧチャネルに流れ込み、ソースコンタクト２１とドレインコンタクト２２との間に連続したデバイスチャネルを形成するドレイン２２に流れる。

【0104】

ゲートコンタクト６３がソースコンタクト２１に対してデバイスの第１閾値電圧よりも低い電圧でバイアスされると、ＩＩＩ－Ｎボディ層６７内のｐ型ドーパントはＩＩＩ－Ｎ層６５（ａ）とＩＩＩ－Ｎ層６５（ｂ）との界面を完全に空乏化し、これにより、ゲート６３とＩＩＩ－Ｎボディ層６７との間のゲート領域６８１内には移動電荷も電子チャネルも存在せず、したがってデバイスチャネルはソース２１とドレイン２２との間で連続しない。正の電圧がドレインに印加されると、電流ブロック機構は、デバイス２００について前述したものと類似している。

【0105】

図９を参照すると、ＩＩＩ族極性ＩＩＩ－Ｎデバイス９００の断面図が示されている。図９のＩＩＩ族窒化物デバイス９００は図７のＩＩＩ族窒化物デバイス７００と同様であるが、デバイス９００はソース－ゲート－ドレイン（Ｓ－Ｇ－Ｄ）構成を有し、すなわち、ゲートコンタクト６３はソースコンタクト２１とドレインコンタクト２２との間にある点が異なる。デバイス８００を製造するために、ＩＩＩ－Ｎバリア層６４を貫通して凹部が形成され、ＩＩＩ－Ｎチャネル層６６の上面が露出され、凹部はチャネル層６６内に部分的に延在することができる。凹部の下のＩＩＩ族窒化物チャネル層６６の領域はオプションとして、ｎ型（例えば、シリコンでドープされる）にドープされて、凹部領域内のデバイスチャネルの移動度を増加させることができる。ＩＩＩ族窒化物バリア層６４内の凹部は、ＩＩＩ族窒化物ボディ層６７の垂直側壁エッジと、デバイスのゲート領域６８１内のドレインコンタクト２１との間にある。再成長したＩＩＩ族窒化物ゲート移動度向上層６５、ゲート絶縁体層３４、およびゲートコンタクト６３は図７に示されるように、ＩＩＩ族窒化物ボディ層６７の垂直側壁およびＩＩＩ族窒化物バリア層６４に形成された凹部の上に共形的に形成される。ＩＩＩ－Ｎゲートエンハンスメント層６５は例えば、図８の移動度エンハンスメント層６５（ａ）および６５（ｂ）とそれぞれ同様の特性を有する複数のＩＩＩ－Ｎ層（例えば、ＧａＮおよびＡｌＧａＮ）の組み合わせとすることができる。移動度向上層６５は、ソースコンタクト２１まで延びるＩＩＩ族窒化物キャッピング層６８の上面にわたって連続的に延びることができ、ドレインコンタクト２２まで延びるＩＩＩ族窒化物バリア層６４の上面にわたって延びることができ、またはゲートコンタクト２３は移動度向上層６５をエッチングするためのエッチングマスクとして使用することができ、これにより、再成長移動度向上層はゲートコンタクト２３の真下に留まるが、他の場所ではエッチング除去される、または部分的にエッチング除去される（図示せず）。
図９のデバイス９００は図７のデバイス７００と比較して、ドレイン側アクセス領域長が短く（すなわち、オン抵抗が低い）、ソースとドレインコンタクトとの間のピーク電界が低いことが可能であるが、しかしながら、ＩＩＩ族窒化物バリア層６４内に凹部を形成するために、追加の処理ステップおよびフォトマスク層が必要とされる場合がある。

【0106】

図１０を参照すると、ＩＩＩ族極性ＩＩＩ－Ｎ空乏モードデバイス１０００が示されている。ＩＩＩ族窒化物デバイス１０００は、適当な基板８０上に成長されたＩＩＩ族窒化物バッファ層１８２、例えば、ＧａＮ、ＡｌＧａＮ、または意図しないドープ（ＵＩＤ）されていないＧａＮを含み、基板８０は例えば、シリコン、炭化ケイ素、サファイア、ＡｌＮ、またはＧａＮである。ＩＩＩ－Ｎバッファ層１８２および基板８０は、デバイス１００の層１２および１０とそれぞれ同様の特性を有するか、または同じである。ＩＩＩ族窒化物ボディ層８７は、ゲートコンタクト２３とソースコンタクト２１との間であってもよいが、ゲートコンタクト２３とドレインコンタクト２２との間ではない。例えば、ＩＩＩ－Ｎボディ層８７はＩＩＩ－Ｎバッファ層全体の上に形成され、次に、図１０に示すように、ゲートコンタクト２３とソースコンタクト２１が積層される箇所の間を除く全部分において除去される（例えば、ドライエッチングおよび／またはウェットエッチングによって）。ＩＩＩ族窒化物ボディ層８７は、図２の層１７と類似の特性を有するｐドープ層とすることができる。Ｎ＋ドープＩＩＩ－Ｎキャッピング層８８は、ＩＩＩ－Ｎボディ層８７の上に形成され、図２のＩＩＩ－Ｎキャッピング層１８と同様の特性を有することができる。ソース２１は前述のように、ｎ＋ＩＩＩ－Ｎキャッピング層８８に接触することができ、または、ソース２１がＩＩＩ－Ｎボディ層８７に接触するように、ＩＩＩ－Ｎキャッピング層に埋め込まれることができる。図１０に示すように、ＩＩＩ－Ｎ材料構造層８７、８８の一部は、ドレイン側アクセス領域８８３において除去され、ゲート領域８８１において少なくとも部分的に除去されて、ＩＩＩ－Ｎバッファ層８２の上面が露出される。

【0107】

チャネル層８１上のＩＩＩ－Ｎチャネル層１８１（例えば、再成長ＧａＮ層）およびＩＩＩ－Ｎバリア層１８３（例えば、再成長ＡｌＧａＮ層）を、ＩＩＩ－Ｎ材料構造の露出した上面上に形成（例えば、堆積）することができる。チャネル層１８１およびバリア層１８２は、後に形成されるソースコンタクト２１とドレインコンタクト２２との間に連続的に延在する。再成長したＩＩＩ族窒化物層１８１および１８３は図１０に示すように、ゲート領域８８１内のＩＩ－Ｎボディ層８７の垂直側壁部分の上方、およびドレイン側アクセス領域８８３内のＩＩ－Ｎバッファ層１８２の上面の上方に共形的に、ｎ＋ＩＩＩ族窒化物キャッピング層８８の上面の上方に配置することができる。再成長されたＩＩＩ－Ｎバリア層１８３のバンドギャップは、典型的には再成長されたＩＩＩ－Ｎチャネル層１８１のバンドギャップよりも大きい。チャネル層１８１はバリア層１８３とは異なる組成を有し、バリア層１８３の厚さおよび組成は、２次元電子ガス（２ＤＥＧ）チャネル８９（図１０において破線で示される）が層１８１と１８３との間の界面に隣接する再成長ＩＩＩ族窒化物チャネル層１８１内に誘導されるように選択される。チャネル層１８１の厚さは、１０ｎｍ～３００ｎｍ、例えば５０ｎｍとすることができる。バリア層１８３の厚さは、１ｎｍ～１００ｎｍ、例えば３０ｎｍとすることができる。ゲート電極がデバイスの閾値電圧を超えてバイアスされると、ｐドープされたＩＩＩ族窒化物ボディ層８７がデバイスのゲート領域８８１内の２ＤＥＧチャネルを完全に空乏化しないように、チャネル層１８１の厚さを十分に厚くすることができる。

【0108】

ゲート絶縁体層３４およびゲートコンタクト２３は、デバイスのゲート領域８８１において、再成長したＩＩＩ族窒化物バリア層８３の上面上にコンフォーマルに堆積することができる。ゲート絶縁体層３４およびゲートコンタクト２３は、図２のデバイス２００で説明したものと同様の特性を有するか、または同一であってもよい。ソースコンタクト２１およびドレインコンタクト２２は、ソース領域８８５およびドレイン領域８８６にそれぞれ形成される。ソースコンタクト２１およびドレインコンタクト２２は、図２のデバイス２００のソースコンタクトおよびドレインコンタクトと同様に構成することができる。ドレイン２２は、再成長したＩＩＩ族窒化物チャネル層１８１に接触する。ドレイン電極の２ＤＥＧチャネル８９への改善された接触を可能にするために、ＩＩＩ族窒化物チャネル層１８１に凹部を形成することができる。

【0109】

図１０の空乏モードＩＩＩ族窒化物デバイス１０００は、次のように動作する。ゲート電極２３がデバイスの閾値電圧よりも大きい電圧でソース２１に対してバイアスされると、２ＤＥＧチャネル８９はソースコンタクト２１とドレインコンタクトとの間の再成長したＩＩＩ族窒化物チャネル層８１を通して連続的に延び、これによりデバイスはＯＮ状態となる。ゲート２３がデバイスの閾値電圧より低い電圧でソース２１に対してバイアスされると、２ＤＥＧチャネル１９はデバイスのゲート領域８８１で電荷が空乏化され、したがって、デバイスチャネルはソース２１とドレイン２２との間で不連続であり、これによりデバイスはＯＦＦ状態になる。

【0110】

横方向ゲート領域を有する従来のＩＩＩ族窒化物デバイスは典型的には前述したように、連続使用下で応力を加えられた後、閾値電圧（Ｖｔｈ）のシフトを示す。しかしながら、図１０のデバイス１０００において、ＩＩＩ－Ｎボディ層８７はＩＩＩ－Ｎボディ層８７のない横方向ＩＩＩ－Ｎデバイスと比較した場合、デバイスのＶ_THシフトを低０Ｖ近くに減することができる。ＩＩＩ－Ｎボディ層の利点は、デバイス２００において以前に記載されている。

【0111】

図１１Ａは、高電圧ＤモードＦＥＴとモノリシックに集積され、例えば６００Ｖよりも大きい、または１２００Ｖよりも大きい高電圧で動作可能な集積ＩＩＩ族窒化物デバイス１１００を生成することができる低電圧ＥモードＦＥＴの実施例の断面図を示す。図１１Ａのデバイス１１００は、デバイスの高電圧部分を制御するように設計された従来の空乏モードモジュールにおけるフィールドプレーティング構造３６と組み合わせて、図６のデバイス６００と同様のデバイスの低電圧エンハンスメントモードゲートモジュールを使用して構成される。デバイスのエンハンスメントモードゲート－モジュールは領域９０１として示され、フィールド－プレーティング構造３６を有する空乏モード高電圧モジュールは領域９０２として示される。

【0112】

図１１Ｂは、例えば６００Ｖより大きい、または１２００Ｖより大きい、３３００Ｖより大きい、または１０ｋＶより大きい高電圧で動作可能な集積ＩＩＩ族窒化物デバイス１２００を作成するために、高電圧ＤモードＦＥＴとモノリシックに集積された低電圧ＥモードＦＥＴの実施例の断面図を示す。図１１Ｂのデバイス１２００は、デバイスの高電圧部分を制御するように設計された電荷バランシングモジュールと組み合わせて、図６のデバイス６００と同様の低電圧増強モードゲートモジュール９０１を使用して構成される。デバイスのエンハンスメントモードゲートモジュールは領域９０１として示され、電荷バランシング構造を有する空乏モード高電圧モジュールは領域９０３として示される。

【0113】

電荷バランシング領域９０３は、デバイス１２００のドレイン側アクセス領域に配置されたＩＩＩ族窒化物電荷バランシング層９０５によって規定される。ＩＩＩ族窒化物電荷バランシング層９０５材料構造は、ドレイン側アクセス領域内のトレンチ凹部３５が形成された後に形成（例えば、再成長）される。ＩＩＩ族窒化物電荷バランシング層９０５は電荷バランシングコンタクト領域９０４を介してソース電極に接続することができ、ドレイン電極から電気的に絶縁される。電荷バランシングコンタクト領域９０４はゲートモジュールに最も近い電荷バランシング領域９０３の側に形成することができ、したがって、ドレイン電極の近くの高電圧からコンタクト領域９０４を保護する。例えば、電荷バランシングコンタクト領域９０４とドレインコンタクト２２との間のＩＩＩ－Ｎ電荷バランシング層９０５の面積は、電荷バランシングコンタクト領域９０４とソースコンタクト２１との間のＩＩＩ－Ｎ電荷バランシング層９０５の面積よりも大きい。

【0114】

ＩＩＩ－Ｎ電荷バランス層９０５は、単一のＩＩＩ－Ｎ層によって、またはＡｌ、Ｉｎ、またはＧａＮ組成物を変化させた複数のＩＩＩ－Ｎ層によって実現することができる。電荷バランシング層スタックは、ｐ型ＩＩＩ－Ｎ層とすることができる。ｐ型ドーピングの組成は、不純物の取り込み（例えば、マグネシウム）によって、または分極ドーピング（例えば、［０００－１］方向の正の分極場勾配）によって提供することができる。ＩＩＩ－Ｎ電荷バランシング層９０５にわたるｐ型ドーピング濃度は、均一なプロファイル、複数の傾斜プロファイル、複数のボックス関数のようなプロファイル、または複数のデルタ関数のようなプロファイルを有することができる。電荷バランシング層９０５は、ｈｉｇｈ－ｋ誘電体材料層とすることができる。

【0115】

電荷バランシング層は、オフ状態において、層９０５内の正味負分極－電荷の密度がＩＩＩ族窒化物チャネル層１６内の正味正分極－電荷の密度の十分に類似している（例えば、５０％以内）ように設計することができる。電荷バランシング層９０５は、小さなオフ状態のドレインバイアス電圧が印加される（例えば、３０Ｖ未満）場合に、ＧａＮチャネル１６内の２ＤＥＧ１９および電荷バランシング層積層内の任意の正キャリア（すなわち、正孔）が、電荷バランシング領域９０３全体にわたって同時に空乏化するように設計することができる。電荷バランシングモジュールの厚さおよび組成は、オフ状態にあるとき、電荷バランシングがドレイン側アクセス領域において均一な横方向および垂直方向の電界を維持しながら高電圧をブロックすることができるように選択することができる。電荷バランシング領域９０３とドレインコンタクト２３との間の距離は、空乏領域がドレインコンタクト２３まで完全に延びないようにするのに十分に大きくすることができる。例えば２ｕｍよりも大きくすることができる。

【0116】

電荷バランス層９０５における高い正孔移動度は、ｐ型モジュレーションドーピングＩＩＩ－Ｎヘテロ構造を用いて達成することができ、例えば、電荷バランス層９０５はＡｌ_xＧａ_1-xＮ層（ｘは０．５より大きくてもよい）から形成することができる。別の実施形態において、電荷バランシング層９０５は、薄いＡｌ_xＧａ_1-xＮ層（ｘは０．５より大きくてもよい）の上に堆積された薄いＧａＮ層で実現することができる。別の実施形態において、電荷バランス層９０５は、薄いＡｌ_xＧａ_1-xＮ層の上に堆積された薄いＧａＮ層の周期的な繰り返しで実現することができる（ここで、ｘは０．５より大きくてもよい）。ＩＩＩ－Ｎヘテロ構造におけるｐ型ドーピング分布は均一なプロファイルを有することができ、または単一もしくは複数のボックス関数状のプロファイルを有することができ、または単一もしくは複数のデルタ関数状のプロファイルを有することができる。電荷バランシング層９０５の長さは、１０ｕｍより長くてもよく、２５ｕｍより長くてもよく、または４５ｕｍより長くてもよい。

【0117】

ソース電極と電荷バランシング層９０５との間の接触は、図１１Ｂの電荷バランシング接触領域９０４に示されている、従来の金属－半導体オーム接触を介して、またはトンネル－接合接触（図２のデバイス２００におけるトンネル接合と同様）を介して形成できる。電荷バランシングコンタクトがトンネル接合で形成される実施形態の場合、ｎ型ＩＩＩ族窒化物層９０６を電荷バランシング層９０５とソース電極金属との間に形成することができる。さらに、ｎ型層９０６は、電荷バランシングコンタクト領域９０４の外側で除去することができる。

【0118】

電荷バランシング層９０５は、空乏モードＩＩＩ－Ｎデバイスで形成することもできる。空乏モードＩＩＩ族窒化物デバイスで使用される場合、電荷バランシング層９０５はエンハンスメントモードデバイスのソース電極に電気的に接続される代わりに、空乏モードデバイスのゲートコンタクト２３に電気的に接続することができる。

【0119】

図２－６と図９－１０のデバイスを実装するためのレイアウトを、図１２、図１３Ａ、図１３Ｂ、図１３Ｃ、図１３Ｄ、図１３Ｅ、図１４Ａ、図１４Ｂ、図１４Ｃ、および図１４Ｄに上面図で示す。図１２は第１デバイスレイアウトの上面図セクションを示し、以後、「プレーンレイアウト」と呼ばれる。垂直デバイスセクション１０１および横方向デバイスセクション１０２は図２に示されるように、ゲート領域８１内のＩＩＩ－Ｎボディ層１７の垂直側壁２０１によって画定される。図１２の上面図から見たこの領域の幅（ゲート２３の幅に沿った）は真っ直ぐな領域であり、デバイスのゲート幅（Ｗ_G）に対応する。「プレーンレイアウト」において、垂直側壁の平面ベクトルは、横方向デバイス部１０２内の電流の流れる方向に平行である。図２－６および図９－１０に示すデバイス２００－６００および９００－１０００の断面図は、図１２に示すように破線６’で示すことができる。

【0120】

図１３Ａおよび１３Ｂは、第２デバイスレイアウト（以下、「櫛レイアウト」と呼ぶ）の上面断面を示し、垂直デバイスセクション１０１と側面デバイスセクション１０２との間の境界は、以下において符号１２１の「歯」と呼ぶ特徴のアレイを形成する一連のセグメントまたは曲線によって画定される。歯１２１は、隣接する歯の間の間隔（図１３Ｂの寸法「ａ」）が２０ｎｍと２０μｍとの間であるように設計され、各歯の幅（図１３Ｂの寸法「ｂ」）は２０ｎｍと２０μｍとの間であり、各歯の長さ（図１３Ｂの寸法「ｃ」）は０μｍと２０μｍとの間であり、歯の基部における角度（図１３Ｂの角度「δ」）は１０度と３５０度との間であり、歯の側面における角度（図１３Ｂの角度「θ」）は１０度と１７０度との間であり、歯の頂部の角度（図１３Ｂの角度「φ」）は１０°と３５０°との間とすることができる。好ましくは、角度δは１００°と２００°との間とすることができる。好ましくは、角度φは１００°と２００°との間とすることができる。

【0121】

あるいは、図１３Ｃおよび図１３Ｄに見られるように、歯のコーナーを丸くすることができる。コーナーの丸みは例えば、歯を画定するために使用されるフォトリソグラフィステップの結果、または横方向デバイス部１０２内のＩＩ－Ｎ材料構造を除去するために使用されるエッチングプロセスの結果である。歯の端部は半径ｒ１を有することができ、一方、歯の内側の角部は図１３Ｄに示されるように、半径ｒ２を有することができる。セグメントの配列は上面図から見たゲート領域８１におけるＩＩＩ－Ｎボディ層１７の縦方向の側壁エッジを表し、デバイス１００－５００および８００－９００のゲート幅（Ｗ_G）に対応する。ゲートコンタクト２３は、ゲート幅全体に沿って垂直側壁を覆うように、ゲート領域８１の上に堆積される。

【0122】

「櫛レイアウト」を「プレーンレイアウト」と比べると、同じチップ面積でゲート幅を広げることができ、例えば、櫛レイアウトのゲート幅をプレーンレイアウトに比べて２倍、５倍、あるいはそれ以上にすることができる。これによりゲートチャネル抵抗を低減し、デバイス全体のオン抵抗を低減することができる。「櫛レイアウト」のその他の利点は、横型デバイス部１０２に流れる電流の方向を変えることなく、縦型ゲート側壁の平面ベクトルを任意に配向させることができることである。この設計パラメータは、垂直ゲート側壁の最良の電気的特性を達成するために必要な結晶面と、横方向デバイス部１０２の最良の電気的特性を達成するために必要な結晶面とが明確であるかまたは異なる場合において、有益である。図２－６と図９－１０に示されるデバイス２００～６００および９００～１０００の断面図は、 図１３Ａに示すように、破線７’で示すことができる。

【0123】

図１３Ｅは、代替デバイスレイアウトの上面図セクションを示し、以後、「フラクタルレイアウト」と呼ばれる。歯の端部は半径ｒ１を有することができ、一方、歯の内側コーナーは図１３Ｄに示されるように、半径ｒ２を有することができる。歯の周囲は「フラクタル」とすることができ、すなわち、図１３Ｅに見られるように、次第に小さくなる自己相似形状を有する。歯の自己相似なスケーリングは、使用されるフォトリソグラフィ装置によって決定される合理的な製作限界まで、例えば、次第に小さくなるスケールで５回まで繰り返すことができる。セグメントの配列は上面図から見たゲート領域８１におけるＩＩＩ－Ｎボディ層１７の縦方向の側壁縁を表し、デバイス２００－６００および９００－１０００のゲート幅（Ｗ_G）に対応する。

【0124】

図１４Ａ、図１４Ｂ、図１４Ｃ、および図１４Ｄは、以下「アイランドレイアウト」と呼ばれる第３デバイスレイアウトの上面断面を示し、垂直デバイスセクション１０１と横方向デバイスセクション１０２との間の境界は、以下「アイランド」と呼ばれる閉じた形状のアレイによって画定される。アイランドのアレイは１次元であってもよい。すなわち、アイランドは図１４Ａにおいてのみ横方向に（すなわち、ドレインコンタクトに平行に）繰り返される。あるいはアイランドは２次元であってもよい。すなわち、アイランドは図１４Ｂに見られるように、横方向および長手方向の両方に繰り返される。各アイランドの直径は、例えば１ｍｍから１００ｍｍの間である。各アイランドの間の間隔は、１ｍｍから１００ｍｍの間であることができる。アイランドは、正多角形、不規則多角形、円形、または任意の他の適切な形状を有することができる。アイランドは、正六角形の形状を有することができる。アイランドは、任意の向きを有することができる。アイランドが正六角形である場合、アイランドの配向は図１４Ａおよび図１４Ｂに見られるように、六角形フラットがドレインコンタクトに垂直になるようにすることができる。あるいは図１４Ｃおよび図１４Ｄに見られるように、ドレインコンタクトに平行にすることができる。各アイランドの周辺は、上面図から見た垂直ゲート－側壁を表す。全てのアイランドの周囲の合計は、デバイスのゲート幅に対応する。ゲートコンタクト２３は、アイランドの周囲に沿って垂直な側壁を覆うように、ゲート領域８１の上に堆積される。ソースコンタクト２１は、ＩＩＩ－Ｎボディ層１７およびＩＩＩ－Ｎキャッピング層１８への電気的接続を確実にするように、各アイランドのセクタ内に堆積される。図２－６および図９－１０に示すデバイス２００－６００および９００－１０００の断面図は、図１４Ａおよび図１４Ｂに示すように、破線８（ａ）’および８（ｂ）’によって示すことができる。「アイランドレイアウト」の利点は、ゲートチャネル抵抗を低減すること、デバイスの全体的なオン状態抵抗などの「櫛レイアウト」の利点に類似している。

【0125】

図１５Ａは、図１５Ａの破線領域１５１によって示されるソースコンタクト２１とｐ型ＩＩＩ族窒化物ボディ層１７との間のトンネル接合、およびソースとドレインとの間に形成される本体ダイオードを形成するために使用される詳細なＩＩＩ族窒化物材料層構造を有する、ＩＩＩ族窒化物材料構造の実施形態（図６のデバイス６００の材料構造など）を示す。
図２で前述したように、ｐ型ＧａＮボディ層１７とＮ型ＧａＮキャッピング層１８との間の界面として、ＩＩＩ－Ｎボディ層１７の上面に高濃度にドープされたｐ型ＧａＮ領域１５４（すなわち、ｐ＋＋ＧａＮ）（例えば、厚さ２ｎｍ～５０ｎｍ、ドーピング密度５×１０^１９ｃｍ^－３より大きい）を導入し、ＩＩＩ－Ｎキャッピング層１８の底面に高濃度にドープされたＮ型ＧａＮ領域１５２（すなわち、Ｎ＋＋ＧａＮ）（例えば、厚さ２ｎｍ～５０ｎｍ、ドーピング密度５×１０^１９ｃｍ^－３より大きい）を導入することによって、トンネル接合コンタクトを形成することができる。Ｎ極性ＩＩＩ－Ｎ材料におけるトンネル接合の質は、層１５２と層１５４との間に薄いＡｌ_yＧａ_1-yＮ（０＜ｙ≦１）層１５３を挿入することによって（トンネル接合界面領域１５１がｐ＋ ＧａＮ／ｐ＋＋ ＧａＮ／Al_yＧａ_1-yN／ｎ＋＋ ＧａＮ／ｎ+ ＧａＮであるように）、さらに改善することができる。薄いＡｌ_yＧａ_1-yＮ層１５３の厚さは、０．５ｎｍから５ｎｍの間、好ましくは０．５ｎｍから２ｎｍの間である。好ましくは、Ａｌ_yＧａ_1-yＮ層１５３が高アルミ構成を有し、例えば、アルミ（ｙ）の構成は５０％より大きくすることができる（すなわち、ｙ＞０．５）。アルミニウム組成は、層がＡｌＮとなるように、ほぼ１００％（すなわち、y＝１）とすることができる。ｐ⁺⁺層１５４およびｎ⁺⁺層１５２はそれぞれ１０～３０ｎｍの厚さであり、５ｘ１０¹⁹ｃｍ^-3より大きいＭｇおよびＳｉ濃度を有することができる。

【0126】

トンネル接合１５１は、ソースコンタクト２１の金属とｐ型ＩＩＩ族窒化物ボディ層１７との間の電気接触を改善するために導入されている。ｐ型ＩＩＩ族窒化物ボディ層１７の電流ブロック特性を検証するために、図１５Ａの材料構造は、ソースおよびドレインコンタクト２１および２２の間の２端子ボディ－ダイオードとして、図１５Ｂによって示されるような特性を測定した。ここで、電流－電圧曲線ＡＡは、ボディダイオードの整流挙動を示している。図１５Ｂに示すように、アノード（すなわち、ソースコンタクト）が順方向バイアス（電圧範囲ＡＢ）である場合、ボディダイオードは伝導モード（～５０Ａ／ｃｍ²の電流密度）で動作し、アノードが逆方向バイアス（電圧範囲ＡＣ）である場合、ボディダイオードはブロックモード（～２００μＡ／ｃｍ²までの漏れ電流）で動作する。

【0127】

図１５Ｃは、ｐ＋＋／ｎ＋＋トンネル接合についての電流－電圧曲線を示し、図１５Ｄは、図１５Ａの破線領域１５１に示される構造のようなｐ＋＋／ＡｌＮ／ｎ＋＋トンネル接合についての電流－電圧曲線を示す。図１５Ｄにおける高度にドープされたｐ型ＧａＮ層１５４と高度にドープされたｎ型ＧａＮ層１５２との間の界面に挿入されたＡｌＮ中間層１５３を有するトンネル接合の接触抵抗は、上述の図の曲線の傾斜によって示されるように、ＡｌＮ中間層１５３が省略された図１５Ｃのトンネル接合構造の接触抵抗よりもはるかに低い。

【0128】

移動度向上層なしで作製されたトランジスタデバイスおよび２．６ｎｍのＧａＮ移動度向上層を備えて作製されたトランジスタデバイス（図６のＧａＮ移動度向上層３１など）の特性評価が、図１６Ａに示されている。カーブ１６２によって示される、移動度向上層のないデバイスについて、１０μＡ／ｍｍにおける閾値電圧（Ｖ_th）、サブスレッショルド勾配（ＳＳ）、および推定縦方向チャンネル移動度（μ）は、それぞれ、＋３．５Ｖ、３６０ｍＶ／ｄｅｃ、および４．３ｃｍ²／Ｖ・ｓである。カーブ１６１によって示される移動度向上層を有するデバイスの場合、１０μＡ／ｍｍにおける閾値電ある（Ｖ_th）、サブスレッショルド勾配（ＳＳ）、および推定縦方向チャンネル移動度（μ）は、＋２．２Ｖ、２２８ｍＶ／ｄｅｃ、および２６ｃｍ²／Ｖ・ｓである。ゲート領域のチャネルをｐ型ボディ層からさらに遠ざけることにより、移動度向上層を持つデバイスの閾値電圧は、予想されるように低くシフトする。移動度向上層の有益な役割は、図１６Ｂおよび図１６Ｃに示されている出力曲線（Ｖ_g ＝０Ｖ、＋２．５Ｖ、＋５Ｖ、＋７．５Ｖで得られたＩ_ds－ｖｓ－Ｖ_ds）においても観察することができる。移動度向上層（図１６Ｃに示す）を用いて製造されたデバイスは、移動度向上層（図１６Ｂに示す）を用いずに製造されたデバイスよりも、低い側壁チャンネルＲ_on（２０．０Ω・ｍｍ対４．２５Ω・ｍｍ）および高いドレイン飽和電流（Ｖ_g＝＋７．５Ｖで４２ｍＡ対５ｍＡ／ｍｍ）を有する。

【0129】

次に、図１６Ｃに示されるような移動度向上層で作製されたデバイスを、図１２および図１３Ｃに示される異なるゲート構造を用いてさらに特性測定した。２ｘ「櫛レイアウト」のゲート側壁設計、および５ｘ「櫛レイアウト」のゲート側壁設計を有するデバイスの電流－電圧出力曲線が、それぞれ、図１７Ａ、図１７Ｂ、および図１７Ｃに示されている。出力曲線は、それぞれ２２．９Ω・ｍｍ、６．６Ω・ｍｍ、および３．８Ω・ｍｍのオン抵抗と、４２ｍＡ／ｍｍ、１１５ｍＡ／ｍｍ、および１８９ｍＡ／ｍｍのVg=＋７．５Ｖにおけるドレイン飽和電流を示すデバイスを示す。「プレーンレイアウト」で作製したデバイスと比較して「櫛レイアウト」でゲート構造を実装することにより、著しいオン抵抗の改善を達成することができる。「プレーンレイアウト」と比較して、「櫛レイアウト」トランジスタにおいて、閾値電圧、サブ閾値勾配および移動度に有害な影響は観測されていない。

【0130】

図１８は、それぞれ１Ｖ、５Ｖ、および１０Ｖの順次増加するドレインバイアスで、５ｘ「櫛レイアウト」および２．６ｎｍのＧａＮ移動度向上層で製造されたデバイス６００に類似したデバイスから取得された電流－電圧曲線を示す。図１８の素子は２Ｖを超えるＶ_thを有し、連続的により高いドレイン電圧でバイアスされたとき、観察可能なＶ_thシフトはなく、無視できるドレイン誘起障壁低下（ＤＩＢＬ）を示すとともにｐ型ＧａＮボディ層を備えたゲートモジュールの優れたブロッキング特性を示す。

【0131】

デバイス閾値安定性をさらに評価するために、高温オフ状態ストレスおよび高温負ゲートバイアスストレスにおいてＶ_thを試験した。高温オフ状態ストレスは、（Ｖ_g；V_d）＝（０Ｖ；１０Ｖ）、１３０℃で１２０時間を超えて実施される。対数時間間隔で、ゲート‐電圧を正の方向に掃引し、電流‐電圧伝達曲線を得る。Ｖ_thの分散は、図１９の時刻の対数関数としてプロットされる。ゲートストレスが１２０時間を超えた後、Ｖ_thは比較的小さな負のＶｔｈシフト～０．１４Ｖを示し、デバイスはストレス期間を通じてノーマリオフ（すなわちＶ_th＞０Ｖ）のままであった。

【0132】

高温負バイアスストレスを１３０°Ｃ、（Ｖ_g；V_d）＝（－４Ｖ；０．１Ｖ）で１２０時間以上実施した。対数時間間隔で、ゲート‐電圧を負の方向に掃引し、電流‐電圧伝達曲線を得る。Ｖ_thの分散は、図２０の時刻の対数関数としてプロットされる。１２０時間以上経過した後、閾値は０．１２Ｖまでの比較的小さな負のＶ_thシフトを示した。

【0133】

両方のストレス条件（オフ状態と負のゲートバイアス）の下で、デバイスはストレス期間を通してノーマリオフ特性を維持する。サブスレッショルド勾配およびサブスレッショルド漏れの劣化は観察されていない。オフ状態および負のゲートバイアス下で比較的安定なＶ_thは、ｐ型ＧａＮボディ層を備えたゲートモジュールの優れた静電特性をさらに示す。

【0134】

いくつかの実施態様を説明してきた。それにもかかわらず、本明細書で説明される技法およびデバイスの趣旨および範囲から逸脱することなく、様々な修正をできることが理解されるであろう。

【0135】

＜実施形態＞

【0136】

本発明は添付の特許請求の範囲において定義されるが、本発明はまた、（代替として）以下の実施形態に従って定義され得ることが理解されるべきである：

【0137】

Ａ１． 実施形態はＩＩＩ－Ｎデバイスを含み、以下を備える：基板上のＩＩＩ－Ｎ材料構造であって、ＩＩＩ－Ｎバッファ、ＩＩＩ－Ｎバリア層、およびＩＩＩ－Ｎチャネル層を備え、ＩＩＩ－Ｎバリア層とＩＩＩ－Ｎチャネル層との間の組成差によって、ＩＩＩ－Ｎチャネル層に２ＤＥＧチャネルが誘起される、ＩＩＩ－Ｎ材料構造；デバイスのソース側アクセス領域内のＩＩＩ－Ｎチャネル層上に配置され、デバイスのドレイン側アクセス領域内のＩＩＩ－Ｎチャネル層上には配置されず、ＩＩＩ－Ｎチャネル層上に配置されたｐ型ＩＩＩ－Ｎボディ層；ｐ型ＩＩＩ－Ｎボディ層上のｎ型ＩＩＩ－Ｎキャッピング層；ソース電極、ゲート電極、およびドレイン電極はそれぞれ基板とは反対側の各ＩＩＩ－Ｎ材料構造上であり；ソース電極はＮ型ＩＩＩ－Ｎキャッピング層に接触し、ｐ型に電気的に接続され、ドレイン電極はＩＩＩ－Ｎチャネル層に接触し；ゲート電極がデバイスの閾値電圧未満の電圧でソース電極に対してバイアスされると、ソース電極は、２ＤＥＧチャネルから電気的に絶縁される。

【0138】

Ａ２． ＩＩＩ－ＮデバイスがＮ極デバイスであるＡ１記載の実施形態。

【0139】

Ａ３． 前記ＩＩＩ－Ｎバリア層は、前記ＩＩＩ－Ｎチャネル層と前記ＩＩＩ－Ｎバッファ層との間にある、Ａ２記載の実施形態。

【0140】

Ａ４． ゲート絶縁体層をさらに含み、前記ゲート絶縁体層および前記ゲート電極は、前記デバイスのゲート領域において、前記ｐ型層の垂直または傾斜した側壁の上に形成され、前記ゲート電極は前記ソース電極に向かって延在する第１部分と、前記ドレイン電極に向かって延在する第２部分とをさらに含む、Ａ１～Ａ３のいずれか１項に記載の実施形態。

【0141】

Ａ５． 前記ＩＩＩ族窒化物デバイスは、ゲート電極がデバイスの閾値電圧よりも大きい電圧でソース電極に対してバイアスされたときに、ゲート絶縁体層に隣接するｐ型ＩＩＩ族窒化物ボディ層に反転チャネルが形成され、前記反転チャネルがドレイン電極に正の電圧が印加されている間にソース電極を２ＤＥＧチャネルに電気的に接続するように構成される、Ａ４記載の実施形態。

【0142】

Ａ６． 前記ＩＩＩ－Ｎデバイスは、前記ゲート電極が前記デバイスの閾値電圧よりも高い電圧で前記ソース電極に対してバイアスされている間に、２ＤＥＧチャネルを含む導電性デバイスチャネルが前記ソース電極から前記ドレイン電極まで連続的に延在し、前記ゲート電極が前記閾値電圧よりも低い電圧で前記ソース電極に対してバイアスされ、前記ドレイン電極が前記ソース電極に対して正の電圧バイアスを有するように構成され、前記デバイスチャネルは、前記ＩＩＩ－Ｎデバイスの前記ゲート領域において移動電荷が空乏化される、Ａ４またはＡ５に記載の実施形態。

【0143】

Ａ７． ゲート絶縁層とＩＩＩ－Ｎボディ層との間にＩＩＩ－Ｎ層構造をさらに含む、Ａ４、Ａ５またはＡ６の実施形態。

【0144】

Ａ８． 前記ＩＩＩ－Ｎ層構造は、前記ソース側アクセス領域において前記ＩＩＩ－Ｎキャッピング層と接触し、前記ドレイン側アクセス領域において前記ＩＩＩ－Ｎチャネル層と接触する、Ａ７に記載の実施形態。

【0145】

Ａ９． 前記ＩＩＩ－Ｎ層構造は、前記ソース電極と前記ドレイン電極との間に連続的に延在する、Ａ７またはＡ８に記載の実施形態。

【0146】

Ａ１０． ＩＩＩ－Ｎ層構造は、ＩＩＩ－Ｎボディ層と接触するＧａＮ層を少なくとも含む、Ａ７、Ａ８またはＡ９の実施形態。

【0147】

Ａ１１． 前記ＩＩＩ－Ｎ層構造は、前記ゲート絶縁層と前記ＧａＮ層との間にＡｌ_xＧａ_1-xＮ層をさらに含み、ｘが０．５と１との間である、Ａ１０に記載の実施形態。

【0148】

Ａ１２． ＩＩＩ－Ｎボディ層の垂直または傾斜した側壁と、反対側のＩＩＩ－Ｎ材料構造の上面との間の角度が、２０°～８０°である、Ａ４～Ａ１１のいずれかに記載の実施形態。

【0149】

Ａ１３． ＩＩＩ－Ｎボディ層とＩＩＩ－Ｎ材料構造との間に０．５ｎｍ～５ｎｍの範囲の厚さを有するＡｌＮ層をさらに含む、Ａ１～Ａ１２のいずれかに記載の実施形態。

【0150】

Ａ１４． ＩＩＩ－Ｎボディ層とＩＩＩ－Ｎキャッピング層との間に０．５ｎｍ～５ｎｍの範囲の厚さを有するＡｌＮ層をさらに含む、Ａ１～Ａ１３のいずれかに記載の実施形態。

【0151】

Ａ１５． 前記ソース電極は前記ｐ型ＩＩＩ－Ｎボディ層に直接接触し、電気的に接続されている、Ａ１～Ａ１４のいずれかに記載の実施形態。

【0152】

Ｂ１． 実施形態はＩＩＩ族窒化物トランジスタを含み、以下を備える：ＩＩＩ族窒化物材料構造；前記ＩＩＩ族窒化物材料構造内の横方向２ＤＥＧチャネルに接続されたドレイン電極；電流ブロッキング層によって前記横方向２ＤＥＧチャネルから分離されたソース電極；ソース電極と前記横方向２ＤＥＧチャネルとの間の傾斜または垂直チャネルに流れる電流を変調するように構成されたゲート電極；前記トランジスタの閾値電圧は０Ｖよりも大きい。

【0153】

Ｂ２． 前記電流ブロッキング層は、５０ｎｍを超える厚さを有する、Ｂ１に記載の実施形態。

【0154】

Ｂ３． 電流ブロッキング層がドープされたｐ型であり、トランジスタの垂直チャネルは、ゲート電極がトランジスタの閾値電圧を下回る電圧でソース電極に対してバイアスされたとき、実質的に電子が空乏化される、Ｂ１またはＢ２記載の実施形態。

【0155】

Ｂ４． 傾斜または垂直チャネルと横方向２ＤＥＧチャネルとの間の角度が２０°～８０°である、Ｂ１、Ｂ２またはＢ３記載の実施形態。

【0156】

Ｂ５． 前記電流ブロッキング層と前記ゲート電極との間にＩＩＩ族窒化物層構造をさらに含む、Ｂ１－Ｂ４のいずれか一項に記載の実施形態。

【0157】

Ｃ１． 実施形態は電子デバイスを含み、以下を備える：Ｎ極ＩＩＩ族窒化物材料構造であって、前記ＩＩＩ族窒化物材料構造は、ＩＩＩ族窒化物チャネル層、ｐ型ＧａＮボディ層、ｎ型ＧａＮキャッピング層を備える；ソースコンタクトとドレインコンタクトとの間のゲートコンタクトであって、前記ｐ型ＧａＮボディ層は前記ソースコンタクトと前記ＩＩＩ族窒化物チャネル層との間にあり、前記ドレインコンタクトは前記ＩＩＩ族窒化物チャネル層と直接接触する；前記ｐ型ＧａＮボディ層のゲートコンタクトと側壁との間のＩＩＩ族窒化物層構造であって、前記ＩＩＩ族窒化物層構造は前記ソースコンタクトと前記ゲートコンタクトとの間の第１領域において前記ｎ型ＧａＮキャッピング層と接触し、前記ゲートコンタクトと前記ドレインコンタクトとの間の第２領域において前記ＩＩＩ－Ｎチャネル層と接触する。

【0158】

Ｃ２． 前記ＩＩＩ－Ｎ層構造が、前記ソースおよびドレインコンタクトの間で連続している、Ｃ１に記載の実施形態。

【0159】

Ｃ３． ＩＩＩ－Ｎ層構造がＧａＮ層を含む、Ｃ１またはＣ２の実施形態。

【0160】

Ｃ４． ＩＩＩ－Ｎ層構造がＡｌｙＧａ１－ｙＮ層をさらに含み、ｙが０．５より大きい、Ｃ３に記載の実施形態。

【0161】

Ｃ５． ＧａＮ層の厚さが２ｎｍ～１０ｎｍである、Ｃ３またはＣ４の実施形態。

【0162】

Ｃ６． 前記ｎ型ＧａＮキャッピング層のシート抵抗が前記ＩＩＩ－Ｎチャネル層のシート抵抗よりも低い、Ｃ１～Ｃ５のいずれかに記載の実施形態。

【0163】

Ｃ７． 前記ｐ型ＧａＮボディ層は、２ｎｍ～５μｍの厚さおよび５×１０^１９ｃｍ^－３未満のドープ濃度を有する、Ｃ１～Ｃ６のいずれかに記載の実施形態。

【0164】

Ｃ８． 前記第２領域における前記ＩＩＩ－Ｎチャネル層の厚さは、前記第１領域における前記ＩＩＩ－Ｎチャネル層の厚さよりも小さい、Ｃ１～Ｃ７のいずれかに記載の実施形態。

【0165】

Ｃ９． 前記ＩＩＩ族窒化物チャネル層の組成は、前記分極場の勾配が［０ ０ ０ －１］方向において負になるように勾配が付けられる、Ｃ１～Ｃ８のいずれかに記載の実施形態。

【0166】

Ｃ１０． ＩＩＩ－Ｎ材料構造がＩＩＩ－Ｎバックバリア層をさらに含み、ＩＩＩ－Ｎチャネル層が、ｐ型ＧａＮボディ層とＩＩＩ－Ｎバックバリア層との間にある、Ｃ１～Ｃ９のいずれかの実施形態。

【0167】

Ｃ１１． ＩＩＩ－Ｎバックバリア層が第１部分、第２部分および第３部分を含み、第１部分はｎ型ＧａＮを含み、第２部分は変化する組成物を有するＡｌＧａＮを含み、第３部分は一定の組成物を有するＡｌＧａＮを含む、Ｃ１０の実施形態。

【0168】

Ｃ１２． ｎ型ＧａＮにシリコンがドープされている、Ｃ１１記載の実施形態。

【0169】

Ｄ１． 実施形態は電子デバイスを含み、以下を備える：第２ドーピング密度を有する第１ｐ型ＧａＮ層上に第１ドーピング密度を有する第１ｎ型ＧａＮ層を含むＮ極性ＩＩＩ族窒化物材料構造；少なくとも部分的に前記ｎ型ＧａＮ層上にある電極；前記電極がトンネル接合を介して前記ｐ型層に電気的に接続され；前記トンネル接合が前記ｐ型ＧａＮ層と前記ｎ型ＧａＮ層との間の界面において０＜ｙ≦１であるＡｌ_ｙＧａ_１－ｙＮ層を含む。

【0170】

Ｄ２． 前記ｎ型層内に凹部をさらに含み、前記電極が少なくとも部分的に前記凹部内にある、Ｄ１に記載の実施形態。

【0171】

Ｄ３． 前記凹部の少なくとも一部が前記ｐ型ＧａＮ層の上面に延在し、前記電極の一部が前記ｐ型ＧａＮ層に直接接触し、前記トンネル接合は、前記ｎ型層内の前記凹部の側壁を介して、前記電極と前記ｐ型ＧａＮ層との間に形成される、Ｄ２記載の実施形態。

【0172】

Ｄ４． ｙが０．５より大きく、Ａｌ_ｙＧａ_１－ｙＮ層の厚さが０．５ｎｍ～５ｎｍである、Ｄ１～Ｄ３のいずれかの実施形態。

【0173】

Ｄ５． 前記トンネル接合は、第１ｎ型ＧａＮ層とＡｌｙＧａ１－ｙＮ層との間の第２ｎ型ＧａＮ層と、第１ｐ型ＧａＮ層とＡｌｙＧａ１－ｙＮ層との間の第２ｐ型ＧａＮ層とをさらに含み、第２ｎ型ＧａＮ層および第２ｐ型ＧａＮ層が、第１および第２ドーピング密度よりも大きなドーピング密度を有する、Ｄ１～Ｄ４のいずれか１項に記載の実施形態。

【0174】

Ｄ６． 前記第２ｐ型ＧａＮ層および前記第２ｎ型ＧａＮ層は、それぞれ、２ｎｍから５０ｎｍの間の厚さおよび５×１０¹⁹ｃｍ^-3を超えるドーピング密度を有する、Ｄ５に記載の実施形態。

【0175】

Ｄ７． 前記第１ｐ型ＧａＮ層が、２ｎｍ～５μｍの厚さおよび５×１０¹⁹ｃｍ^-3未満のドーピング密度を有する、Ｄ１～Ｄ６のいずれか一項に記載の実施形態。

【0176】

Ｅ１． 実施形態はＩＩＩ－Ｎデバイスを動作させる方法を含み、前記方法は以下を有する：閾値電圧よりも大きい電圧でソースコンタクトに対してゲートコンタクトをバイアスするステップであって、反転チャネルがゲート絶縁体層とｐ型ＩＩＩ族窒化物層との間の垂直界面に形成され、それによって、ソースコンタクトを横方向２ＤＥＧチャネルに電気的に接続するステップ；ソースコンタクトに対して正の電圧でドレインコンタクトをバイアスするステップ；電子がソースコンタクトから反転チャネルを通って、横方向２ＤＥＧチャネルに向かって流れ；ソースコンタクトとドレインコンタクトとの間に連続デバイスチャネルが形成される。

【0177】

Ｅ２． さらに、ゲートコンタクトをソースコンタクトに対して閾値電圧未満の電圧でバイアスするステップを有し；ｐ型ＩＩＩ族窒化物層は、ｐ型ＩＩＩ族窒化物層とゲート絶縁体層との間の垂直界面における任意の電荷を完全に空乏化し、これにより、反転チャネルが存在せず、デバイスチャネルがソースコンタクトと横方向２ＤＥＧチャネルとの間で不連続となる、Ｅ１記載の実施形態。

【0178】

Ｅ３． ドレインコンタクトを最小電圧よりも大きな正の電圧でバイアスするステップをさらに含み、２ＤＥＧチャネルはソース側アクセス領域において電荷が完全に空乏化される、Ｅ１またはＥ２記載の実施形態。

【0179】

Ｅ４． 前記最小電圧が１０Ｖ未満である、Ｅ３に記載の実施形態。

【0180】

Ｆ１． 実施形態は電子デバイスを含み、以下を備える：基板と、前記基板上のＩＩＩ族窒化物材料構造；ゲート電極およびゲート絶縁層であって、前記ゲート絶縁層は前記ＩＩＩ族窒化物材料構造と前記ゲート電極との間にある；ソース電極およびドレイン電極であって、前記ソース電極は前記ＩＩＩ族窒化物材料構造と接触する部分を備え、前記ソース電極および前記ドレイン電極は前記基板とは反対側の前記ＩＩＩ族窒化物材料構造の側面上にある；前記ＩＩＩ族窒化物材料構造と接触するソース電極の部分は、前記ゲート電極と前記ドレイン電極との間に形成される。

【0181】

Ｆ２． ゲート領域およびアクセス領域をさらに備え、前記ゲート領域が前記ゲート電極の下にあり、かつ前記アクセス領域が前記ゲート電極と前記ドレインとの間にある；前記ＩＩＩ族窒化物材料構造が第１ＩＩＩ族窒化物チャネル層および第１ＩＩＩ族窒化物バリア層を含み、組成差が、前記ゲート領域と前記ドレインとの間に延びる第１の２ＤＥＧチャネルを誘導する、Ｆ１記載の実施形態。

【0182】

Ｆ３． 前記ＩＩＩ族窒化物材料構造は、前記ＩＩＩ族窒化物チャネル層の上に絶縁性ＧａＮ層を含み、前記絶縁性ＧａＮ層は、前記ＩＩＩ族窒化物材料構造と接触する前記ソース電極の部分と前記２ＤＥＧチャネルとの間にある、Ｆ１またはＦ２の実施形態。

【0183】

Ｆ４． 前記ＩＩＩ族窒化物材料構造は前記ＩＩＩ族窒化物チャネル層の上にｐ型ＧａＮ層を含み、ぜんｋイｐ型ＧａＮ層は、前記ＩＩＩ族窒化物材料構造に接触するソース電極の部分と前記２ＤＥＧチャネルとの間にある、Ｆ１またはＦ２の実施形態。

【0184】

Ｆ５． 前記ｐ型ＧａＮ層の上にｎ型ＧａＮ層をさらに含み、前記ソース電極が前記ｎ型ＧａＮ層および前記ｐ型ＧａＮ層に接続され、前記ｎ型ＧａＮ層および前記ｐ型ＧａＮ層が前記ソース電極と前記ゲート領域との間に延在する、Ｆ４に記載の実施形態。

【0185】

Ｆ６． 前記デバイスはさらに、ＧａＮ／ＡｌＧａＮ層を含む再成長ＩＩＩ族窒化物層構造を備え、前記再成長ＩＩＩ族窒化物層は前記ゲート絶縁層と前記ｐ型ＧａＮ層との間に形成され、前記デバイスが閾値電圧を超えてバイアスされると、前記ゲート領域内の電流伝導チャネルが前記再成長ＩＩＩ族窒化物層を通って延びる、Ｆ４またはＦ５の実施形態。

【0186】

Ｆ７． 前記ＩＩＩ－Ｎ材料構造は以下を備える：２次ＩＩＩ－Ｎチャネル層；基板と１次ＩＩＩ－Ｎチャネル層との間に形成された２次ＩＩＩ－Ｎバリア層；組成差が、ゲート領域とドレインとの間に延在する第２の２ＤＥＧチャネルを誘導する、Ｆ１～Ｆ６のいずれかに記載の実施形態。

【0187】

Ｆ８． ＩＩＩ－Ｎ材料構造のＩＩＩ－ＮチャネルとＩＩＩ－Ｎバリア層とを交互にデバイス内でη回繰り返すことにより、η個の２ＤＥＧチャネルが誘導される、Ｆ７の実施形態。

【0188】

Ｆ９． 各ＩＩＩ－Ｎバリア層の組成は、誘導電荷が各後続層で減少し、最低電荷が基板に近接する２ＤＥＧチャネル内にあり、最高電荷が基板電荷に遠位のチャネル内にあるように構成される、Ｆ８の実施形態。

【0189】

Ｇ１． 実施形態は電子デバイスを含み、以下を備える：基板上のＩＩＩ－Ｎ材料構造であって、前記ＩＩＩ－Ｎ材料構造は以下を備える：ＩＩＩ－Ｎバッファ層上のＩＩＩ－Ｎチャネル層；ＩＩＩ－Ｎチャネル層上のＩＩＩ－Ｎバリア層；ＩＩＩ－Ｎバリア層とＩＩＩ－Ｎチャネル層との間の組成差によって、ＩＩＩ－Ｎチャネル層内に横方向２ＤＥＧチャネルが誘起される；基板の反対側のＩＩＩ－Ｎ材料構造上のソースコンタクト、ゲートコンタクト、およびドレインコンタクト；ソース側アクセス領域内のＩＩＩ－Ｎバリア層上に配置され、ドレイン側アクセス領域内のＩＩＩ－Ｎバリア層上には配置されない、ｐ型ＩＩＩ－Ｎボディ層；ソースコンタクトはｐ型ＩＩＩ－Ｎボディ層に電気的に接続され、ドレインはデバイスが下にバイアスされたときに２ＤＥＧチャネルに電気的に接続され、ソースはデバイスが閾値電圧未満にバイアスされたとき２ＤＥＧチャネルから電気的に絶縁される。

【0190】

Ｇ２． ゲート絶縁体層をさらに含み、ゲート絶縁体層およびゲートコンタクトは、ゲート領域においてｐ型ＩＩＩ族窒化物ボディ層の垂直側壁上に形成され、ゲートコンタクトは、ソースコンタクトに向かって延在する第１部分と、ドレインコンタクトに向かって延在する第２部分とを含む、Ｇ１記載の実施形態。

【0191】

Ｇ３． ｐ型ＩＩＩ族窒化物ボディ層の垂直側壁とドレインコンタクトとの間の領域においてＩＩＩ族窒化物チャネル層の上面を露出させるゲート領域内のＩＩＩ族窒化物バリア層を通じてて形成された凹部をさらに含む、Ｇ１またはＧ２の実施形態。

【0192】

Ｇ４． 前記ゲート絶縁層と前記ＩＩＩ－Ｎボディ層との間に形成された追加のＩＩＩ－Ｎ層構造をさらに含み、前記追加のＩＩＩ－Ｎ層構造は、前記凹部内に少なくとも部分的に形成される、Ｇ３に記載の実施形態。

【0193】

Ｇ５． 前記ゲート絶縁層および前記ゲートコンタクトは、前記凹部内に少なくとも部分的に形成される、Ｇ３またはＧ４に記載の実施形態。

【0194】

Ｇ６． 凹部の下のＩＩＩ族窒化物チャネル層の領域がシリコンでドープされる、Ｇ３、Ｇ４およびＧ５記載の実施形態。

【0195】

Ｇ７． デバイスが閾値電圧より大きい電圧でバイアスされたとき、電子チャネルが、デバイスのゲート領域内の追加のＩＩＩ族窒化物層構造内に形成され、電子チャネルは正の電圧がドレインに印加されたとき、ソースコンタクトを２ＤＥＧチャネルに電気的に接続する、Ｇ４－Ｇ６のいずれかに記載の実施形態。

【0196】

Ｇ８． 閾値電圧が０Ｖより大きいＧ７記載の実施形態。

【0197】

Ｇ９． 前記追加のＩＩＩ－Ｎ層構造が、前記ソースコンタクトと前記ドレインコンタクトとの間に連続的に延在する、Ｇ４－Ｇ８のいずれかに記載の実施形態。

【0198】

Ｇ１０． 前記追加のＩＩＩ－Ｎ層構造が、前記ＩＩＩ－Ｎボディ層と接触するＧａＮ移動度向上層と、前記ＧａＮ移動度向上層と接触するＡｌＧａＮ移動度向上層とを備える、Ｇ４－Ｇ９のいずれかに記載の実施形態。

【0199】

Ｇ１１． ＡｌＧａＮ移動度向上層のアルミニウム組成が、全ＩＩＩ族材料組成と比較して５０％を超えるアルミニウムでＧ１０に記載の実施形態。

【0200】

Ｇ１２． 前記ゲート領域における前記ＩＩＩ－Ｎボディ層の垂直側壁は、前記基板と反対側の前記ＩＩＩ－Ｎバリア層の上面に対して角度を有し、前記角度が２０°～８０°である、Ｇ１～Ｇ１０のいずれかに記載の実施形態。

【0201】

Ｇ１３． 前記デバイスは前記ＩＩＩ－Ｎボディ層と前記ＩＩＩ－Ｎバリア層との間に配置されたＡｌＮ層をさらに含み、前記ＡｌＮ層は、０．５ｎｍ～５．０ｎｍの厚さを有する、Ｇ１～Ｇ１１のいずれかに記載の実施形態。

【0202】

Ｇ１４． 前記デバイスはさらに、ＩＩＩ－Ｎボディ層とＩＩＩ－Ｎキャッピング層との間に配置されたＡｌＮ層を備え、前記ＡｌＮ層は、０．５ｎｍと５．０ｎｍとの間の厚さを有する、Ｇ１－Ｇ１２のいずれかの実施形態。

【0203】

Ｈ１． 実施形態はＩＩＩ－Ｎデバイスを含み、以下を備える：基板上のＩＩＩ族窒化物材料構造；前記ＩＩＩ族窒化物材料構造は、ＩＩＩ族窒化物バッファ層と、ソース側アクセス領域内のＩＩＩ族窒化物バッファ層上に配置されドレイン側アクセス領域においてＩＩＩ族窒化物バッファ層上に配置されないｐ型層；基板とは反対側のＩＩＩ族窒化物バッファ層上にソースコンタクト、ゲートコンタクト、およびドレインコンタクト；ソースコンタクトとドレインコンタクトとの間に延在するＩＩＩ族窒化物材料構造上に形成されるＩＩＩ族窒化物チャネル層およびＩＩＩ族窒化物バリア層；ＩＩＩ族窒化物バリア層とＩＩＩ族窒化物チャネル層との組成差によってＩＩＩ族窒化物チャネル層に２ＤＥＧチャネルが誘起され；ソースコンタクトがｐ型層に接続され、ｐ型層の側壁角によってＩＩＩ族窒化物チャネル層の半極性結晶配向がゲートコンタクトの下の領域で形成される。

【0204】

Ｈ２． 前記ＩＩＩ－Ｎチャネル層は、１０ｎｍ～３００ｎｍの厚さを有する、Ｈ１に記載の実施形態。

【0205】

Ｈ３． ＩＩＩ－Ｎバリア層が１ｎｍ～１００ｎｍの厚さを有する、Ｈ１またはＨ２の実施形態。

【0206】

Ｈ４． デバイスが空乏モードデバイスである、Ｈ１、Ｈ２またはＨ３の実施形態。

【0207】

Ｉ１． 実施形態は電子デバイスを含み、以下を備える：基板上のｎ極性ＩＩＩ－Ｎ材料構造であって、前記ＩＩＩ－Ｎ材料構造は、ＩＩＩ－Ｎバッファ層上のＩＩＩ－Ｎバリア層と、ＩＩＩ－Ｎバリア層上のＩＩＩ－Ｎチャネル層とを備え、ＩＩＩ－Ｎバリア層とＩＩＩ－Ｎチャネル層との間の組成差によって、ＩＩＩ－Ｎチャネル層内に横方向２ＤＥＧチャネルが誘起される；ソース側アクセス領域内のＩＩＩ－Ｎチャネル層上のｐ型ＩＩＩ－Ｎボディ層であって、前記ｐ型ＩＩＩ－Ｎボディ層はＩＩＩ－Ｎチャネル層の上面に対して非ゼロ角度の側壁を有する；ｐ型ＩＩＩ－Ｎボディ層上のＮ型ＩＩＩ－Ｎキャッピング層；Ｎ型ＩＩＩ－Ｎキャッピング層に接触するソースコンタクト；ＩＩＩ－Ｎチャネル層に接触するドレインコンタクト；ゲートコンタクトに接触するゲート絶縁層；前記ゲート絶縁層は非ゼロ角度でｐ型ＩＩＩ－Ｎボディ層の側壁に接触する。

【0208】

Ｉ２．前記ゲート絶縁層と前記ＩＩＩ－Ｎボディ層との間に形成された追加のＩＩＩ－Ｎ層構造をさらに含む、Ｉ１に記載の実施形態。

【図1A】

【図1B】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11A】

【図11B】

【図12】

【図13A】

【図13B】

【図13C】

【図13D】

【図13E】

【図14A】

【図14B】

【図14C】

【図14D】

【図15A】

【図15B】

【図15C】

【図15D】

【図16A】

【図16B】

【図16C】

【図17A】

【図17B】

【図17C】

【図18】

【図19】

【図20】