特許 7426702 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-25

(45)【発行日】2024-02-02

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/822 20060101AFI20240126BHJP

   H01L 27/04 20060101ALI20240126BHJP

【ＦＩ】

H01L27/04 E

H01L27/04 H

【請求項の数】 8

(21)【出願番号】P 2020022429

(22)【出願日】2020-02-13

(65)【公開番号】P2021129009

(43)【公開日】2021-09-02

【審査請求日】2022-11-29

(73)【特許権者】

【識別番号】399011195

【氏名又は名称】ザインエレクトロニクス株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100110582

【弁理士】

【氏名又は名称】柴田 昌聰

(72)【発明者】

【氏名】小勝 秀行

【審査官】岩本 勉

(56)【参考文献】

【文献】特表２００３－５２６９０１（ＪＰ，Ａ）

【文献】特開２０１８－０１７６０５（ＪＰ，Ａ）

【文献】特開２０１７－０３４７９２（ＪＰ，Ａ）

【文献】米国特許出願公開第２００１／００００４２７（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／００３４４０４（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１７／００３３５７４（ＵＳ，Ａ１）

【文献】特開昭６２－０２３１２７（ＪＰ，Ａ）

【文献】特開２０１４－０４５００４（ＪＰ，Ａ）

【文献】特開２０１７－０３４０６５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｌ ２１／８２２

(57)【特許請求の範囲】

【請求項1】

信号処理回路、複数のパッドおよび第１抵抗器を有し、前記複数のパッドのうちの第１パッドと第２パッドとが互いに短絡しておらず、前記第１パッドと基準電位供給端との間に前記第１抵抗器が設けられ、前記第２パッドが前記信号処理回路の信号入力端または信号出力端と接続されている半導体チップと、
前記半導体チップを搭載し、外部との間で信号を入力または出力する複数の端子を有するパッケージと、
を備え、
前記パッケージの前記複数の端子のうちの何れかの特定端子が、第１ボンディングワイヤにより前記第１パッドと接続され、第２ボンディングワイヤにより前記第２パッドと接続されている、
半導体装置。

【請求項2】

前記半導体チップは、前記第２パッドと基準電位供給端との間に設けられた第２抵抗器を有する、
請求項１に記載の半導体装置。

【請求項3】

前記半導体チップは、前記第１パッドと前記第２パッドとの間に設けられた第３抵抗器を有する、
請求項１または２項に記載の半導体装置。

【請求項4】

信号処理回路および複数のパッドを有し、前記複数のパッドのうちの第１パッドと第２パッドとが互いに短絡しておらず、前記第２パッドが前記信号処理回路の信号入力端と接続されている半導体チップと、
前記半導体チップを搭載し、外部との間で信号を入力または出力する複数の端子を有するパッケージと、
前記パッケージの前記複数の端子のうちの何れかの特定端子と基準電位供給端との間に設けられた第４抵抗器と、
を備え、
前記パッケージの前記特定端子が、第１ボンディングワイヤにより前記第１パッドと接続され、第２ボンディングワイヤにより前記第２パッドと接続されている、
受信装置。

【請求項5】

信号処理回路および複数のパッドを有し、前記複数のパッドのうちの第１パッドと第２パッドとが互いに短絡しておらず、前記第２パッドが前記信号処理回路の信号出力端と接続されている半導体チップと、
前記半導体チップを搭載し、外部との間で信号を入力または出力する複数の端子を有するパッケージと、
前記パッケージの前記複数の端子のうちの何れかの特定端子と基準電位供給端との間に設けられた第５抵抗器と、
を備え、
前記パッケージの前記特定端子が、第１ボンディングワイヤにより前記第１パッドと接続され、第２ボンディングワイヤにより前記第２パッドと接続されている、
送信装置。

【請求項6】

前記半導体チップは、前記第１パッドと接続されたＥＳＤ保護素子を有する、
請求項１～３の何れか１項に記載の半導体装置。

【請求項7】

前記半導体チップは、前記第１パッドと接続されたＥＳＤ保護素子を有する、
請求項４に記載の受信装置。

【請求項8】

前記半導体チップは、前記第１パッドと接続されたＥＳＤ保護素子を有する、
請求項５に記載の送信装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関するものである。

【背景技術】

【0002】

半導体装置は、一般に、トランジスタ等の多数の素子からなる信号処理回路および複数のパッドを有する半導体チップを、外部との間で信号を入力または出力する複数の端子を有するパッケージに搭載し、金または銅からなる細径のボンディングワイヤにより半導体チップのパッドとパッケージの端子とを互いに接続して構成される。

【0003】

ボンディングワイヤは寄生インダクタンスを有する。例えば、ボンディングワイヤの典型的な例としてワイヤ長を１ｍｍとしワイヤ径を０.０１５ｍｍとした場合、ボンディングワイヤの寄生インダクタンスは約０.９２ｎＨである。信号の周波数を１０ＧＨｚとした場合、ボンディングワイヤのインピーダンスの絶対値は５７.８Ω（＝2π×10GHz×0.92nH）である。また、パッケージの端子に接続される信号伝送路の特性インピーダンスは例えば５０Ωである。

【0004】

この例に示されるように、ボンディングワイヤのインピーダンスの絶対値（５７.８Ω）は、信号伝送路の特性インピーダンス（５０Ω）に対して無視できないほどの大きさであり、半導体チップ上の信号処理回路による信号処理の性能劣化の要因となる。信号処理回路が処理する信号の周波数が高いほど、その信号処理の性能はボンディングワイヤの寄生インダクタンスの影響を大きく受け易い。

【0005】

ボンディングワイヤの寄生インダクタンスの問題に対処する為の技術が幾つか知られている（特許文献１～３、非特許文献１）。また、ボンディングワイヤを用いることなく半導体チップのパッドと端子とを互いに電気的に接続することができるパッケージ（例えばＷＣＳＰ（Wafer Level Chip Size Package））も知られている。

【先行技術文献】

【特許文献】

【0006】

【文献】米国特許出願公開第２０１０／０２５３４３５号明細書

【文献】米国特許第８４２７７９９号明細書

【文献】米国特許出願公開第２００１／００１５４９０号明細書

【非特許文献】

【0007】

【文献】“what-when-how、In Depth Tutorials and Information、CircuitDesign (GPS) Part 9”，［online］，［令和２年２月１３日検索］，インターネット＜URL：http://what-when-how.com/gps-galileo-dual-rf-front-end-receiver-and-design-fabrication-and-test/circuit-design-gps-part-9/＞

【発明の概要】

【発明が解決しようとする課題】

【0008】

しかし、従来技術では、高速信号伝送におけるボンディングワイヤの寄生インダクタンスの影響を十分に低減することができない。また、ボンディングワイヤを用いることなく半導体チップを搭載することができるパッケージは、コストが高く、高い実装技術が必要とされることになる。

【0009】

本発明は、上記問題点を解消する為になされたものであり、ボンディングワイヤの寄生インダクタンスの影響を低減することができる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0010】

本発明の半導体装置は、(1) 信号処理回路、複数のパッドおよび第１抵抗器を有し、複数のパッドのうちの第１パッドと第２パッドとが互いに短絡しておらず、第１パッドと基準電位供給端との間に第１抵抗器が設けられ、第２パッドが信号処理回路の信号入力端または信号出力端と接続されている半導体チップと、(2) 半導体チップを搭載し、外部との間で信号を入力または出力する複数の端子を有するパッケージと、を備える。パッケージの複数の端子のうちの何れかの特定端子が、第１ボンディングワイヤにより第１パッドと接続され、第２ボンディングワイヤにより第２パッドと接続されている。半導体チップは、第２パッドと基準電位供給端との間に設けられた第２抵抗器を有するのが好適である。また、半導体チップは、第１パッドと第２パッドとの間に設けられた第３抵抗器を有するのが好適である。

【0011】

本発明の半導体装置は、(1) 信号処理回路および複数のパッドを有し、複数のパッドのうちの第１パッドと第２パッドとが互いに短絡しておらず、第２パッドが信号処理回路の信号入力端と接続されている半導体チップと、(2) 半導体チップを搭載し、外部との間で信号を入力または出力する複数の端子を有するパッケージと、を備える。パッケージの複数の端子のうちの何れかの特定端子が、第１ボンディングワイヤにより第１パッドと接続され、第２ボンディングワイヤにより第２パッドと接続されている。本発明の受信装置は、この半導体装置と、パッケージの特定端子と基準電位供給端との間に設けられた第４抵抗器と、を備える。

【0012】

本発明の半導体装置は、(1) 信号処理回路および複数のパッドを有し、複数のパッドのうちの第１パッドと第２パッドとが互いに短絡しておらず、第２パッドが信号処理回路の信号出力端と接続されている半導体チップと、(2) 半導体チップを搭載し、外部との間で信号を入力または出力する複数の端子を有するパッケージと、を備える。パッケージの複数の端子のうちの何れかの特定端子が、第１ボンディングワイヤにより第１パッドと接続され、第２ボンディングワイヤにより第２パッドと接続されている。本発明の送信装置は、この半導体装置と、パッケージの特定端子と基準電位供給端との間に設けられた第５抵抗器と、を備える。

【0013】

本発明の半導体装置において、半導体チップは、第１パッドと接続されたＥＳＤ保護素子を有するのが好適である。

【発明の効果】

【0014】

本発明によれば、ボンディングワイヤの寄生インダクタンスの影響を低減することができる。

【図面の簡単な説明】

【0015】

【図1】図１は、第１比較例の半導体装置２１１の構成を示す図である。

【図2】図２は、第１比較例の半導体装置２１２の構成を示す図である。

【図3】図３は、第２比較例の半導体装置２２１の構成を示す図である。

【図4】図４は、第２比較例の半導体装置２２２の構成を示す図である。

【図5】図５は、第１実施形態の半導体装置１１１の構成を示す図である。

【図6】図６は、第１実施形態の半導体装置１１２の構成を示す図である。

【図7】図７は、等価回路を示す図である。

【図8】図８は、第２実施形態の半導体装置１２１の構成を示す図である。

【図9】図９は、第２実施形態の半導体装置１２２の構成を示す図である。

【図10】図１０は、第３実施形態の半導体装置１３１の構成を示す図である。

【図11】図１１は、第３実施形態の半導体装置１３２の構成を示す図である。

【図12】図１２は、第４実施形態の半導体装置１４１の構成を示す図である。

【図13】図１３は、第４実施形態の半導体装置１４２の構成を示す図である。

【図14】図１４は、第５実施形態の半導体装置１５１および第４抵抗器４０を備える受信装置１の構成を示す図である。

【図15】図１５は、第５実施形態の半導体装置１５２および第５抵抗器８０を備える送信装置２の構成を示す図である。

【発明を実施するための形態】

【0016】

以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

【0017】

以下では、比較例の構成について説明した後、実施形態の構成について説明する。また、各比較例および各実施形態において二つの態様を説明する。一方の態様は半導体チップの信号入力側に特徴を有するものであり、他方の態様は半導体チップの信号出力側に特徴を有するものである。

【0018】

（第１比較例）
図１は、第１比較例の半導体装置２１１の構成を示す図である。この半導体装置２１１は、半導体チップ１０Ｘおよびパッケージ２０を備え、信号伝送路３を伝送されて来た信号を受信するものである。

【0019】

半導体チップ１０Ｘは、信号処理回路１１、ＥＳＤ保護素子１２，１３、複数のパッドおよび抵抗器１６を有し、これらが半導体基板上に形成されている。信号処理回路１１はトランジスタ等の多数の素子からなる。信号処理回路１１は任意である。信号処理回路１１は、例えば、論理回路、高周波差動アンプ、低ノイズアンプ、等である。信号処理回路１１の信号入力端は、複数のパッドのうちの何れかのパッド１４と接続されている。

【0020】

ＥＳＤ保護素子１２，１３は、外部から侵入する静電気などのサージ電圧から信号処理回路１１を保護したり信号処理回路１１の誤動作を防止したりする為に設けられるものであって、例えばダイオードである。一方のＥＳＤ保護素子１２は、電源電位を供給する基準電位供給端とパッド１４との間に設けられている。他方のＥＳＤ保護素子１３は、接地電位を供給する基準電位供給端とパッド１４との間に設けられている。抵抗器１６は、電源電位を供給する基準電位供給端とパッド１４との間に設けられている。

【0021】

パッケージ２０は、半導体チップ１０Ｘを搭載し、外部との間で信号を入力または出力する複数の端子を有する。複数の端子のうちの何れかの端子２１は、ボンディングワイヤ３１によりパッド１４と接続されている。また、端子２１は、信号伝送路３と接続されている。様々な種類のパッケージが知られているが、パッケージ２０は、半導体チップのパッドと端子との間の接続をボンディングワイヤにより行うものであれば任意である。

【0022】

信号伝送路３を伝送されて来てパッケージ２０の端子２１に到達した信号は、その端子２１、ボンディングワイヤ３１およびパッド１４を経て信号処理回路１１の信号入力端に入力される。抵抗器１６は、信号伝送路３の特性インピーダンスと同程度の抵抗値を有する。静電気などのサージ電圧が端子２１に入力された場合であっても、ＥＳＤ保護素子１２，１３が設けられていることにより、信号処理回路１１が保護され、信号処理回路１１の誤動作が防止される。

【0023】

前述したとおり、一例として、信号の周波数は１０ＧＨｚであり、ボンディングワイヤのインピーダンスの絶対値は５７.８Ωであり、信号伝送路３の特性インピーダンスは５０Ωであり、抵抗器１６の抵抗値は５０Ωである。ボンディングワイヤ３１のインピーダンスの絶対値は、信号伝送路３の特性インピーダンスに対して無視できないほどの大きさであり、信号処理回路１１による信号処理の性能劣化の要因となる。信号処理回路１１が処理する信号の周波数が高いほど、その信号処理の性能はボンディングワイヤ３１の寄生インダクタンスの影響を大きく受け易い。

【0024】

図２は、第１比較例の半導体装置２１２の構成を示す図である。この半導体装置２１２は、半導体チップ５０Ｘおよびパッケージ６０を備え、信号伝送路４へ信号を送出するものである。

【0025】

半導体チップ５０Ｘは、信号処理回路５１、ＥＳＤ保護素子５２，５３、複数のパッドおよび抵抗器５６を有し、これらが半導体基板上に形成されている。信号処理回路５１はトランジスタ等の多数の素子からなる。信号処理回路５１は任意である。信号処理回路５１は、例えば、論理回路、高周波差動アンプ、低ノイズアンプ、等である。信号処理回路５１の信号出力端は、複数のパッドのうちの何れかのパッド５４と接続されている。

【0026】

ＥＳＤ保護素子５２，５３は、外部から侵入する静電気などのサージ電圧から信号処理回路５１を保護したり信号処理回路５１の誤動作を防止したりする為に設けられるものであって、例えばダイオードである。一方のＥＳＤ保護素子５２は、電源電位を供給する基準電位供給端とパッド５４との間に設けられている。他方のＥＳＤ保護素子５３は、接地電位を供給する基準電位供給端とパッド５４との間に設けられている。抵抗器５６は、電源電位を供給する基準電位供給端とパッド５４との間に設けられている。

【0027】

パッケージ６０は、半導体チップ５０Ｘを搭載し、外部との間で信号を入力または出力する複数の端子を有する。複数の端子のうちの何れかの端子６１は、ボンディングワイヤ７１によりパッド５４と接続されている。また、端子６１は、信号伝送路４と接続されている。様々な種類のパッケージが知られているが、パッケージ６０は、半導体チップのパッドと端子との間の接続をボンディングワイヤにより行うものであれば任意である。

【0028】

信号処理回路５１の信号出力端から出力された信号は、パッド５４、ボンディングワイヤ７１および端子６１を経て信号伝送路４へ送出される。抵抗器５６は、信号伝送路４の特性インピーダンスと同程度の抵抗値を有する。静電気などのサージ電圧が端子６１に入力された場合であっても、ＥＳＤ保護素子５２，５３が設けられていることにより、信号処理回路５１が保護され、信号処理回路５１の誤動作が防止される。

【0029】

この半導体装置２１２も、半導体装置２１１と同様の問題を有する。すなわち、ボンディングワイヤ７１のインピーダンスの絶対値は、信号伝送路４の特性インピーダンスに対して無視できないほどの大きさであり、信号処理回路５１による信号処理の性能劣化の要因となる。信号処理回路５１が処理する信号の周波数が高いほど、その信号処理の性能はボンディングワイヤ７１の寄生インダクタンスの影響を大きく受け易い。

【0030】

（第２比較例）
図３は、第２比較例の半導体装置２２１の構成を示す図である。この半導体装置２２１は、半導体チップ１０Ｙおよびパッケージ２０を備え、信号伝送路３を伝送されて来た信号を受信するものである。第１比較例の半導体装置２１１の構成（図１）と比べると、第２比較例の半導体装置２２１の構成（図３）は、信号処理回路１１の信号入力端が２つのパッド１４，１５に接続されている点で相違する。半導体チップ１０Ｙ上においてパッド１４とパッド１５とは互いに短絡している。パッケージ２０の端子２１は、ボンディングワイヤ３１によりパッド１４と接続され、ボンディングワイヤ３２によりパッド１５と接続されている。

【0031】

図４は、第２比較例の半導体装置２２２の構成を示す図である。この半導体装置２２２は、半導体チップ５０Ｙおよびパッケージ６０を備え、信号伝送路４へ信号を送出するものである。第１比較例の半導体装置２１２の構成（図２）と比べると、第２比較例の半導体装置２２２の構成（図４）は、信号処理回路５１の信号出力端が２つのパッド５４，５５に接続されている点で相違する。半導体チップ５０Ｙ上においてパッド５４とパッド５５とは互いに短絡している。パッケージ６０の端子６１は、ボンディングワイヤ７１によりパッド５４と接続され、ボンディングワイヤ７２によりパッド５５と接続されている。

【0032】

第２比較例では、半導体チップ上において信号処理回路の信号入力端または信号出力端は２つのパッドと接続されており、これら２つのパッドはパッケージの１つの端子と接続されている。すなわち、信号処理回路の信号入力端または信号出力端とパッケージの１つの端子とは、並列に設けられた２本のボンディングワイヤにより接続されている。これにより、第１比較例と比べて第２比較例では、ボンディングワイヤに起因する寄生インダクタンスの影響を低減することができる。しかし、ボンディングワイヤの寄生インダクタンスの影響の低減は十分ではない。

【0033】

（第１実施形態）
図５は、第１実施形態の半導体装置１１１の構成を示す図である。この半導体装置１１１は、半導体チップ１０Ａおよびパッケージ２０を備え、信号伝送路３を伝送されて来た信号を受信するものである。

【0034】

半導体チップ１０Ａは、信号処理回路１１、ＥＳＤ保護素子１２，１３、複数のパッドおよび第１抵抗器１６を有し、これらが半導体基板上に形成されている。半導体チップ１０Ａ上において複数のパッドのうちの第１パッド１４と第２パッド１５とは互いに短絡していない。信号処理回路１１の信号入力端は、第２パッド１５と接続されている。ＥＳＤ保護素子１２は、電源電位を供給する基準電位供給端と第１パッド１４との間に設けられている。ＥＳＤ保護素子１３は、接地電位を供給する基準電位供給端と第１パッド１４との間に設けられている。第１抵抗器１６は、電源電位を供給する基準電位供給端と第１パッド１４との間に設けられている。

【0035】

パッケージ２０は、半導体チップ１０Ａを搭載し、外部との間で信号を入力または出力する複数の端子を有する。複数の端子のうちの何れかの特定端子２１は、第１ボンディングワイヤ３１により第１パッド１４と接続され、第２ボンディングワイヤ３２により第２パッド１５と接続されている。また、端子２１は、信号伝送路３と接続されている。

【0036】

信号伝送路３を伝送されて来てパッケージ２０の端子２１に到達した信号は、その端子２１、第２ボンディングワイヤ３２および第２パッド１５を経て信号処理回路１１の信号入力端に入力される。信号処理回路１１の入力インピーダンスは、一般に、システムの特性インピーダンス（例えば５０Ω）より十分に大きい。したがって、端子２１に到達した信号は、そのまま信号処理回路１１の信号入力端に伝達される。第１抵抗器１６は、第１パッド１４、第１ボンディングワイヤ３１および端子２１を介して信号伝送路３と接続されており、信号伝送路３の特性インピーダンスと同程度の抵抗値を有する。静電気などのサージ電圧が端子２１に入力された場合であっても、ＥＳＤ保護素子１２，１３が設けられていることにより、信号処理回路１１が保護され、信号処理回路１１の誤動作が防止される。なお、ＥＳＤ保護素子１２，１３は設けられていなくてもよい。

【0037】

図６は、第１実施形態の半導体装置１１２の構成を示す図である。この半導体装置１１２は、半導体チップ５０Ａおよびパッケージ６０を備え、信号伝送路４へ信号を送出するものである。

【0038】

半導体チップ５０Ａは、信号処理回路５１、ＥＳＤ保護素子５２，５３、複数のパッドおよび第１抵抗器５６を有し、これらが半導体基板上に形成されている。半導体チップ５０Ａ上において複数のパッドのうちの第１パッド５４と第２パッド５５とは互いに短絡していない。信号処理回路５１の信号出力端は、第２パッド５５と接続されている。ＥＳＤ保護素子５２は、電源電位を供給する基準電位供給端と第１パッド５４との間に設けられている。ＥＳＤ保護素子５３は、接地電位を供給する基準電位供給端と第１パッド５４との間に設けられている。第１抵抗器５６は、電源電位を供給する基準電位供給端と第１パッド５４との間に設けられている。

【0039】

パッケージ６０は、半導体チップ５０Ａを搭載し、外部との間で信号を入力または出力する複数の端子を有する。複数の端子のうちの何れかの端子６１は、第１ボンディングワイヤ７１により第１パッド５４と接続され、第２ボンディングワイヤ７２により第２パッド５５と接続されている。また、端子６１は、信号伝送路４と接続されている。

【0040】

信号処理回路５１の信号出力端から出力された信号は、第２パッド５５、第２ボンディングワイヤ７２および端子６１を経て信号伝送路４へ送出される。第１抵抗器５６は、信号伝送路４の特性インピーダンスと同程度の抵抗値を有する。静電気などのサージ電圧が端子６１に入力された場合であっても、ＥＳＤ保護素子５２，５３が設けられていることにより、信号処理回路５１が保護され、信号処理回路５１の誤動作が防止される。なお、ＥＳＤ保護素子５２，５３は設けられていなくてもよい。

【0041】

第１実施形態（図５，図６）では、半導体チップ上において、信号処理回路の信号入力端または信号出力端は第２パッドと接続され、第１抵抗器は第１パッドと接続され、第１パッドと第２パッドとは互いに短絡していない。パッケージの１つの端子は、第１ボンディングワイヤにより第１パッドと接続され、第２ボンディングワイヤにより第２パッドと接続されている。

【0042】

この場合、第１ボンディングワイヤ、第２ボンディングワイヤ、第１パッド、第２パッド、第１抵抗器およびＥＳＤ保護素子を含む回路部分は、図７に示されるような等価回路で表わされる。この等価回路の合成インピーダンスＺは下記（１）式で表される。Ｌはボンディングワイヤのインダクタンス値であり、Ｃはパッド等と接地電位との間の容量値であり、Ｒは第１抵抗器の抵抗値であり、ｓはラプラス変換におけるｓ空間演算子である。

【0043】

【数1】

この（２）式においてｓをｊωに置き換えて角周波数ωで表現すると、合成インピーダンスＺは下記（２）式で表される。ｊは虚数単位である。合成インピーダンスＺの絶対値は下記（３）式で表される。ωＲＣの値は１と比べて十分に小さいとしてよいから、（３）式は下記（４）式で近似することができる。

【0044】

【数2】

【0045】

【数3】

【0046】

【数4】

この（４）式から分かるように、Ｌ＝Ｒ^２Ｃとすれば、合成インピーダンスＺはＲと等しくなる。或いは、ＬをＲ^２Ｃに近い値にすれば、合成インピーダンスＺはＲに近い値になる。Ｌ、ＲおよびＣの各値を適切に設定すればよい。例えば、Ｌ＝１ｎＨ、Ｒ＝５０Ωとすると、Ｃ＝４００ｆＦとすればよく、或いは、Ｃを４００ｆＦに近い値にすればよい。このようにすることにより、ボンディングワイヤの寄生インダクタンスの影響を低減することができる。

【0047】

（第２実施形態）
図８は、第２実施形態の半導体装置１２１の構成を示す図である。この半導体装置１２１は、半導体チップ１０Ｂおよびパッケージ２０を備え、信号伝送路３を伝送されて来た信号を受信するものである。第１実施形態における半導体チップ１０Ａと比較すると、第２実施形態における半導体チップ１０Ｂは、第２抵抗器１７を更に有する点で相違する。第２抵抗器１７は、電源電位を供給する基準電位供給端と第２パッド１５との間に設けられている。

【0048】

図９は、第２実施形態の半導体装置１２２の構成を示す図である。この半導体装置１２２は、半導体チップ５０Ｂおよびパッケージ２０を備え、信号伝送路４へ信号を送出するものである。第１実施形態における半導体チップ５０Ａと比較すると、第２実施形態における半導体チップ５０Ｂは、第２抵抗器５７を更に有する点で相違する。第２抵抗器５７は、電源電位を供給する基準電位供給端と第２パッド５５との間に設けられている。

【0049】

第２実施形態（図８，図９）の構成では、第１抵抗器の抵抗値をＲ１とし、第２抵抗器の抵抗値をＲ２とし、信号伝送路の特性インピーダンスをＺ０としたとき、下記（５）式が成り立つように（或いは近似的に成り立つように）することで、ボンディングワイヤの寄生インダクタンスの影響を低減することができる。第２実施形態では、Ｒ１，Ｒ２の双方をＺ０より大きい値とすることができるので、第１実施形態（図５，図６）と比べて、Ｃを小さくすることができ、Ｌが大きな値であっても、上記（４）式の成立（或いは近似的な成立）を容易化することができる。

【0050】

【数5】

【0051】

（第３実施形態）
図１０は、第３実施形態の半導体装置１３１の構成を示す図である。この半導体装置１３１は、半導体チップ１０Ｃおよびパッケージ２０を備え、信号伝送路３を伝送されて来た信号を受信するものである。第１実施形態における半導体チップ１０Ａと比較すると、第３実施形態における半導体チップ１０Ｃは、第３抵抗器１８を更に有する点で相違する。第３抵抗器１８は、第１パッド１４と第２パッド１５との間に設けられている。

【0052】

図１１は、第３実施形態の半導体装置１３２の構成を示す図である。この半導体装置１３２は、半導体チップ５０Ｃおよびパッケージ２０を備え、信号伝送路４へ信号を送出するものである。第１実施形態における半導体チップ５０Ａと比較すると、第３実施形態における半導体チップ５０Ｃは、第３抵抗器５８を更に有する点で相違する。第３抵抗器５８は、第１パッド５４と第２パッド５５との間に設けられている。

【0053】

第３実施形態（図１０，図１１）の構成では、電源電位を供給する基準電位供給端と第１パッドとの間に設けられている第１抵抗器に加えて、第１パッドと第２パッドとの間に第３抵抗器が設けられている。ボンディングワイヤの寄生インダクタンスの影響に因り周波数特性が急峻になりすぎる場合であっても、第３抵抗器が設けられていることにより、その周波数特性を調整することができる。

【0054】

第３実施形態（図１０，図１１）の構成では、第３抵抗器の抵抗値をＲ３とすると、合成インピーダンスＺは下記（６）式で表される。この（６）式を角周波数ωで表すとともに、ωＬ／Ｒ３の値が１と比べて十分に小さく、ωＲＣの値が１と比べて十分に小さいとすると、（６）式は下記（７）式で近似することができる。合成インピーダンスＺの絶対値は下記（８）式で表される。

【0055】

【数6】

【0056】

【数7】

【0057】

【数8】

一方、第１実施形態における前述の（４）式を変形すると下記（９）式のようになる。（８）式と（９）式とを比較すると、下記（１０）式で表される因子の有無の点で相違している。この（１０）式の値は１より小さいので、第１実施形態と比べて第３実施形態では、ボンディングワイヤの寄生インピーダンスの影響を容易に低減することができる。

【0058】

【数9】

【0059】

【数10】

【0060】

（第４実施形態）
図１２は、第４実施形態の半導体装置１４１の構成を示す図である。この半導体装置１４１は、半導体チップ１０Ｄおよびパッケージ２０を備え、信号伝送路３を伝送されて来た信号を受信するものである。第２実施形態における半導体チップ１０Ｂと比較すると、第４実施形態における半導体チップ１０Ｄは、第３抵抗器１８を更に有する点で相違する。第３抵抗器１８は、第１パッド１４と第２パッド１５との間に設けられている。

【0061】

図１３は、第４実施形態の半導体装置１４２の構成を示す図である。この半導体装置１４２は、半導体チップ５０Ｄおよびパッケージ２０を備え、信号伝送路４へ信号を送出するものである。第２実施形態における半導体チップ５０Ｂと比較すると、第４実施形態における半導体チップ５０Ｄは、第３抵抗器５８を更に有する点で相違する。第３抵抗器５８は、第１パッド５４と第２パッド５５との間に設けられている。

【0062】

第４実施形態（図１２，図１３）の構成では、第２実施形態（図８，図９）および第３実施形態（図１０，図１１）の各構成が奏する作用効果が得られる。

【0063】

（第５実施形態）
図１４は、第５実施形態の半導体装置１５１および第４抵抗器４０を備える受信装置１の構成を示す図である。半導体装置１５１は、半導体チップ１０Ｅおよびパッケージ２０を備え、信号伝送路３を伝送されて来た信号を受信するものである。第１実施形態における半導体チップ１０Ａと比較すると、第５実施形態における半導体チップ１０Ｅは、第１抵抗器１６を有していない点で相違する。受信装置１は、半導体チップ内の第１抵抗器１６に替えて、電源電位を供給する基準電位供給欄と端子２１との間に設けられた第４抵抗器４０を備えている。

【0064】

図１５は、第５実施形態の半導体装置１５２および第５抵抗器８０を備える送信装置２の構成を示す図である。半導体装置１５２は、半導体チップ５０Ｅおよびパッケージ２０を備え、信号伝送路４へ信号を送出するものである。第１実施形態における半導体チップ５０Ａと比較すると、第５実施形態における半導体チップ５０Ｅは、第１抵抗器５６を有していない点で相違する。送信装置２は、半導体チップ内の第１抵抗器５６に替えて、電源電位を供給する基準電位供給欄と端子６１との間に設けられた第５抵抗器８０を備えている。

【0065】

第５実施形態（図１４，図１５）の構成では、第１実施形態（図５，図６）の構成が奏する作用効果が得られる。また、終端抵抗としての抵抗器４０，８０が半導体チップの外部に設けられているので、ＬＶＤＳ（Low voltage differential signaling）にも適用することが可能であり、また、好適な抵抗値を有する抵抗器４０，８０を選択して用いることが可能である。

【符号の説明】

【0066】

１…受信装置、２…送信装置、３，４…信号伝送路、１０Ａ～１０Ｅ…半導体チップ、１１…信号処理回路、１２，１３…ＥＳＤ保護素子、１４…第１パッド、１５…第２パッド、１６…第１抵抗器、１７…第２抵抗器、１８…第３抵抗器、２０…パッケージ、２１…端子、３１…第１ボンディングワイヤ、３２…第２ボンディングワイヤ、４０…第４抵抗器、５０Ａ～５０Ｅ…半導体チップ、５１…信号処理回路、５２，５３…ＥＳＤ保護素子、５４…第１パッド、５５…第２パッド、５６…第１抵抗器、５７…第２抵抗器、５８…第３抵抗器、６０…パッケージ、６１…端子、７１…第１ボンディングワイヤ、７２…第２ボンディングワイヤ、８０…第５抵抗器、１１１，１１２，１２１，１２２，１３１，１３２，１４１，１４２，１５１，１５２…半導体装置。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】