特許 7427460 セラミック電子部品、回路基板、およびセラミック電子部品の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-26

(45)【発行日】2024-02-05

(54)【発明の名称】セラミック電子部品、回路基板、およびセラミック電子部品の製造方法

(51)【国際特許分類】

   H01G 4/30 20060101AFI20240129BHJP

   H01C 17/00 20060101ALI20240129BHJP

   H01C 7/02 20060101ALI20240129BHJP

   H01C 7/04 20060101ALI20240129BHJP

   H01C 7/10 20060101ALI20240129BHJP

【ＦＩ】

H01G4/30 201F

H01G4/30 201D

H01G4/30 201G

H01G4/30 311E

H01G4/30 311D

H01G4/30 513

H01G4/30 516

H01G4/30 517

H01C17/00 100

H01C7/02

H01C7/04

H01C7/10

【請求項の数】 7

(21)【出願番号】P 2020016251

(22)【出願日】2020-02-03

(65)【公開番号】P2020178114

(43)【公開日】2020-10-29

【審査請求日】2023-01-05

(31)【優先権主張番号】P 2019081284

(32)【優先日】2019-04-22

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000204284

【氏名又は名称】太陽誘電株式会社

(74)【代理人】

【識別番号】100087480

【弁理士】

【氏名又は名称】片山 修平

(72)【発明者】

【氏名】田中 健大

(72)【発明者】

【氏名】水野 高太郎

(72)【発明者】

【氏名】小和瀬 裕介

【審査官】清水 稔

(56)【参考文献】

【文献】特開２０１１－１３５０８２（ＪＰ，Ａ）

【文献】特開２０１６－０６６７８３（ＪＰ，Ａ）

【文献】特開２０１３－０１２６８８（ＪＰ，Ａ）

【文献】特開２０００－０７７２６０（ＪＰ，Ａ）

【文献】特開２０１７－２１６３５８（ＪＰ，Ａ）

【文献】特開２０１４－１６０７９３（ＪＰ，Ａ）

【文献】特開平０８－１４８３７２（ＪＰ，Ａ）

【文献】特開２０００－３０６７６０（ＪＰ，Ａ）

【文献】特開２０１３－１１５４２４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／３０

Ｈ０１Ｃ １７／００

Ｈ０１Ｃ ７／０２

Ｈ０１Ｃ ７／０４

Ｈ０１Ｃ ７／１０

(57)【特許請求の範囲】

【請求項1】

セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成され、略直方体形状を有する積層チップと、
前記２端面に形成された１対の外部電極と、を備え、
前記外部電極は、第１金属を主成分とし、２０μｍ以下の最大厚みを有し、
前記内部電極層は、前記第１金属よりも融点が高い第２金属と、前記第１金属とを含み、
前記第２金属に対する前記第１金属の拡散係数は、前記第１金属に対する前記第２金属の拡散係数よりも大きく、
前記内部電極層における前記第１金属のモル分率は、２０％以上であり、
前記１対の外部電極のうち同一の外部電極に接続された前記内部電極層のうち互いに隣り合う１０層の内部電極層の範囲において、前記同一の外部電極と前記１０層の内部電極層との接続箇所に前記１０層の内部電極層の隣り合う内部電極層の間隔以上の長さを前記内部電極層の積層方向に有する空間が１個以下であることを特徴とするセラミック電子部品。

【請求項2】

前記第１金属は、Ｃｕであり、
前記第２金属は、Ｎｉであることを特徴とする請求項１記載のセラミック電子部品。

【請求項3】

前記内部電極層における前記第１金属のモル分率は、９０％以下であることを特徴とする請求項１または２のセラミック電子部品。

【請求項4】

前記内部電極層における前記第１金属のモル分率は、６６％以下であることを特徴とする請求項１または２のセラミック電子部品。

【請求項5】

前記内部電極層における前記第１金属のモル分率は、３３％以下であることを特徴とする請求項１または２のセラミック電子部品。

【請求項6】

請求項１から５のいずれか一項に記載のセラミック電子部品を実装した回路基板。

【請求項7】

誘電体層グリーンシートと、第１金属および第２金属を含む内部電極形成用の金属導電ペーストと、を交互に積層し、積層された前記金属導電ペーストを交互に対向する２端面に露出させることによって、略直方体形状のセラミック積層体を形成する第１工程と、
前記セラミック積層体を焼成することで積層チップを形成する第２工程と、
前記積層チップの２端面に、前記第１金属を主成分としかつ最大厚みが２０μｍ以下の外部電極を焼き付ける第３工程と、を含み、
前記第２金属の融点は前記第１金属の融点よりも高く、
前記第２金属に対する前記第１金属の拡散係数は、前記第１金属に対する前記第２金属の拡散係数よりも大きく、
前記金属導電ペーストにおいて、前記第１金属および前記第２金属の合計量に対する前記第１金属のモル分率は、２０％以上９０％以下であることを特徴とするセラミック電子部品の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、セラミック電子部品、回路基板、およびセラミック電子部品の製造方法に関する。

【背景技術】

【0002】

積層セラミックコンデンサなどのセラミック電子部品は、優れた容量密度を有することから、幅広い電子機器に用いられている。外部電極として、一般的にＣｕ（銅）が用いられる。Ｃｕの最適な焼結温度は誘電体層の最適な焼結温度と異なるため、セラミック本体を焼結した後に、ペースト化したＣｕ材料を内部電極露出部に塗布して焼き付ける。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２００１－２１０５４５号公報

【文献】特開２０１４－２４１４５３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

セラミック電子部品の容量体積密度向上のために、例えば外部電極をより薄く形成することが考えられる（例えば、特許文献１参照）。しかしながら、Ｎｉ内部電極およびＣｕ外部電極を用いたセラミック電子部品では、焼き付け時に外部電極のＣｕが内部電極へ大量に拡散する（例えば、特許文献２参照）。内部電極のＮｉが外部電極へ拡散する量が、外部電極のＣｕが内部電極へ拡散する量より少ないため、内部電極の膨張により、外部電極と内部電極と誘電体層との間に空間が発生する。外部電極を薄層化した場合には外部電極の厚さに対して空間が相対的に大きくなるために、耐湿性、耐圧性および信頼性が悪化するおそれがある。

【0005】

本発明は、上記課題に鑑みなされたものであり、耐湿性、耐圧性および信頼性を向上させることができるセラミック電子部品、回路基板、およびセラミック電子部品の製造方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明に係るセラミック電子部品は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が交互に積層され、積層された複数の前記内部電極層が交互に対向する２端面に露出するように形成され、略直方体形状を有する積層チップと、前記２端面に形成された１対の外部電極と、を備え、前記外部電極は、第１金属を主成分とし、２０μｍ以下の最大厚みを有し、前記内部電極層は、前記第１金属よりも融点が高い第２金属と、前記第１金属とを含み、前記第２金属に対する前記第１金属の拡散係数は、前記第１金属に対する前記第２金属の拡散係数よりも大きく、前記１対の外部電極のうち同一の外部電極に接続された前記内部電極層のうち互いに隣り合う１０層の内部電極層の範囲において、前記同一の外部電極と前記１０層の内部電極層との接続箇所に前記１０層の内部電極層の隣り合う内部電極層の間隔以上の長さを前記内部電極層の積層方向に有する空間が１個以下であることを特徴とする。

【0007】

上記セラミック電子部品において、前記第１金属をＣｕとし、前記第２金属をＮｉとしてもよい。

【0008】

上記セラミック電子部品において、前記内部電極層における前記第１金属のモル分率は、１０％以上９０％以下としてもよい。

【0009】

上記セラミック電子部品において、前記内部電極層における前記第１金属のモル分率は、１５％以上６６％以下としてもよい。

【0010】

上記セラミック電子部品において、前記内部電極層における前記第１金属のモル分率は、１５％以上３３％以下としてもよい。

【0011】

本発明に係る回路基板は、上記いずれかのセラミック電子部品を実装した回路基板である。

【0012】

本発明に係るセラミック電子部品の製造方法は、誘電体層グリーンシートと、第１金属および第２金属を含む内部電極形成用の金属導電ペーストと、を交互に積層し、積層された前記金属導電ペーストを交互に対向する２端面に露出させることによって、略直方体形状のセラミック積層体を形成する第１工程と、前記セラミック積層体を焼成することで積層チップを形成する第２工程と、前記積層チップの２端面に、前記第１金属を主成分としかつ最大厚みが２０μｍ以下の外部電極を焼き付ける第３工程と、を含み、前記第２金属の融点は前記第１金属の融点よりも高く、前記第２金属に対する前記第１金属の拡散係数は、前記第１金属に対する前記第２金属の拡散係数よりも大きく、前記金属導電ペーストにおいて、前記第１金属および前記第２金属の合計量に対する前記第１金属のモル分率は、１０％以上９０％以下であることを特徴とする。

【発明の効果】

【0013】

本発明によれば、耐湿性、耐圧性および信頼性を向上させることができるセラミック電子部品、回路基板、およびセラミック電子部品の製造方法を提供することができる。

【図面の簡単な説明】

【0014】

【図1】積層セラミックコンデンサの部分断面斜視図である。

【図2】図１のＡ－Ａ線断面図である。

【図3】図１のＢ－Ｂ線断面図である。

【図4】（ａ）はサイドマージンの断面の拡大図であり、（ｂ）はエンドマージンの断面の拡大図である。

【図5】内部電極層をＮｉとし、積層チップを焼成した後に、積層チップの２端面にＣｕの外部電極を焼き付けた場合の、内部電極層におけるＣｕ検出量を例示するＥＤＳライン分析結果である。

【図6】誘電体層と内部電極層と外部電極との間に発生する空間を例示する図である。

【図7】誘電体層と内部電極層と外部電極との間を例示する図である。

【図8】セラミック電子部品を回路基板に実装した図である。

【図9】積層セラミックコンデンサの製造方法のフローを例示する図である。

【図10】実施例１０における内部電極層におけるＣｕ検出量を例示するＥＤＳライン分析結果である。

【発明を実施するための形態】

【0015】

以下、図面を参照しつつ、実施形態について説明する。

【0016】

（実施形態）
まず、セラミック電子部品の一例として、積層セラミックコンデンサの概要について説明する。図１は、実施形態に係る積層セラミックコンデンサ１００の部分断面斜視図である。図２は、図１のＡ－Ａ線断面図である。図３は、図１のＢ－Ｂ線断面図である。図１～図３で例示するように、積層セラミックコンデンサ１００は、直方体形状を有する積層チップ１０と、積層チップ１０のいずれかの対向する２端面に設けられた外部電極２０ａ，２０ｂとを備える。なお、積層チップ１０の当該２端面以外の４面のうち、積層方向の上面および下面以外の２面を側面と称する。外部電極２０ａ，２０ｂは、積層チップ１０の積層方向の上面、下面および２側面に延在している。ただし、外部電極２０ａ，２０ｂは、互いに離間している。

【0017】

積層チップ１０は、誘電体として機能するセラミック材料を含む誘電体層１１と、内部電極層１２とが、交互に積層された構成を有する。各内部電極層１２の端縁は、積層チップ１０の外部電極２０ａが設けられた端面と、外部電極２０ｂが設けられた端面とに、交互に露出している。それにより、各内部電極層１２は、外部電極２０ａと外部電極２０ｂとに、交互に導通している。その結果、積層セラミックコンデンサ１００は、複数の誘電体層１１が内部電極層１２を介して積層された構成を有する。また、誘電体層１１と内部電極層１２との積層体において、積層方向の最外層には内部電極層１２が配置され、当該積層体の上面および下面は、カバー層１３によって覆われている。カバー層１３は、セラミック材料を主成分とする。例えば、カバー層１３の材料は、誘電体層１１とセラミック材料の主成分が同じである。

【0018】

積層セラミックコンデンサ１００のサイズは、例えば、長さ０．２５ｍｍ、幅０．１２５ｍｍ、高さ０．１２５ｍｍであり、または長さ０．４ｍｍ、幅０．２ｍｍ、高さ０．２ｍｍ、または長さ０．６ｍｍ、幅０．３ｍｍ、高さ０．３ｍｍであり、または長さ１．０ｍｍ、幅０．５ｍｍ、高さ０．５ｍｍであり、または長さ３．２ｍｍ、幅１．６ｍｍ、高さ１．６ｍｍであり、または長さ４．５ｍｍ、幅３．２ｍｍ、高さ２．５ｍｍであるが、これらのサイズに限定されるものではない。

【0019】

外部電極２０ａ，２０ｂは、第１金属を主成分とする。本実施形態においては、一例として、第１金属としてＣｕ（銅）を用いる。内部電極層１２は、当該第１金属よりも融点の高い第２金属を含んでいる。本実施形態においては、一例として、第２金属としてＮｉ（ニッケル）を用いる。誘電体層１１は、例えば、一般式ＡＢＯ_３で表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたＡＢＯ_３－αを含む。例えば、当該セラミック材料として、ＢａＴｉＯ_３（チタン酸バリウム），ＣａＺｒＯ_３（ジルコン酸カルシウム），ＣａＴｉＯ_３（チタン酸カルシウム），ＳｒＴｉＯ_３（チタン酸ストロンチウム），ペロブスカイト構造を形成するＢａ_{１-ｘ－ｙ}Ｃａ_ｘＳｒ_ｙＴｉ_１－ｚＺｒ_ｚＯ_３(０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１)等を用いることができる。

【0020】

図２で例示するように、外部電極２０ａに接続された内部電極層１２と外部電極２０ｂに接続された内部電極層１２とが対向する領域は、積層セラミックコンデンサ１００において電気容量を生じる領域である。そこで、当該領域を、容量領域１４と称する。すなわち、容量領域１４は、異なる外部電極に接続された２つの隣接する内部電極層１２が対向する領域である。

【0021】

外部電極２０ａに接続された内部電極層１２同士が、外部電極２０ｂに接続された内部電極層１２を介さずに対向する領域を、エンドマージン１５と称する。また、外部電極２０ｂに接続された内部電極層１２同士が、外部電極２０ａに接続された内部電極層１２を介さずに対向する領域も、エンドマージン１５である。すなわち、エンドマージン１５は、同じ外部電極に接続された内部電極層１２が異なる外部電極に接続された内部電極層１２を介さずに対向する領域である。エンドマージン１５は、容量を生じない領域である。

【0022】

図３で例示するように、積層チップ１０において、積層チップ１０の２側面から内部電極層１２に至るまでの領域をサイドマージン１６と称する。すなわち、サイドマージン１６は、上記積層構造において積層された複数の内部電極層１２が２側面側に延びた端部を覆うように設けられた領域である。

【0023】

図４（ａ）は、サイドマージン１６の断面の拡大図である。サイドマージン１６は、誘電体層１１と逆パターン層１７とが、容量領域１４における誘電体層１１と内部電極層１２との積層方向において交互に積層された構造を有する。容量領域１４の各誘電体層１１とサイドマージン１６の各誘電体層１１とは、互いに連続する層である。この構成によれば、容量領域１４とサイドマージン１６との段差が抑制される。

【0024】

図４（ｂ）は、エンドマージン１５の断面の拡大図である。サイドマージン１６との比較において、エンドマージン１５では、積層される複数の内部電極層１２のうち、１つおきにエンドマージン１５の端面まで内部電極層１２が延在する。また、内部電極層１２がエンドマージン１５の端面まで延在する層では、逆パターン層１７が積層されていない。容量領域１４の各誘電体層１１とエンドマージン１５の各誘電体層１１とは、互いに連続する層である。この構成によれば、容量領域１４とエンドマージン１５との段差が抑制される。

【0025】

一般的に、金属粉末の焼結温度は、セラミック粉末の焼結温度よりも低くなる傾向にある。そこで、本実施形態においては、内部電極層１２に、外部電極２０ａ，２０ｂの主成分である第１金属の融点よりも高い融点を有する第２金属を含ませてある。この場合、積層チップ１０を焼成する際の誘電体層１１の最適な焼結温度と内部電極層１２の最適な焼結温度との差を小さくすることができる。それにより、内部電極層１２の過焼結を抑制しつつ、誘電体層１１と内部電極層１２とを同時に焼成することができる。

【0026】

しかしながら、第１金属の融点が低いため、外部電極２０ａ，２０ｂを誘電体層１１と一緒に焼成することは困難である。そこで、例えば、積層チップ１０を焼成した後に、ペースト化した第１金属を内部電極層１２の露出部（積層チップ１０の２端面）に塗布して焼き付けることで、外部電極２０ａ，２０ｂを形成することができる。

【0027】

ここで、Ｎｉ内部電極およびＣｕ外部電極を用いた積層セラミックコンデンサについて検討する。Ｎｉ内部電極およびＣｕ外部電極を用いた積層セラミックコンデンサでは、焼き付け時に外部電極のＣｕが内部電極へ大量に拡散する。Ｃｕに対するＮｉの拡散係数よりもＮｉに対するＣｕの拡散係数の方が大きいため、内部電極のＮｉが外部電極へ拡散する量よりも、外部電極のＣｕが内部電極へ拡散する量の方が多くなる。それにより、内部電極が膨張し、外部電極と内部電極と誘電体層との間に空間が発生する。外部電極を薄層化した場合には外部電極の厚さに対して空間が相対的に大きくなるために、耐湿性、耐圧性および信頼性が悪化するおそれがある。

【0028】

図５は、内部電極層をＮｉとし、積層チップを焼成した後に、積層チップの２端面にＣｕの外部電極を焼き付けた場合の、内部電極層におけるＣｕ検出量を例示するＥＤＳライン分析結果である。図５において、横軸は積層チップの端面からの内部電極層の延在方向の位置を示し、０が内部電極と外部電極との接続地点、－側が内部電極層側、＋側が外部電極側である。縦軸は、１秒あたりのＸ線の検出数を示す。内部電極層の焼成時には、内部電極層にＣｕは添加していない。図５に示すように、内部電極層の焼成時にはＣｕを添加していないものの、積層チップの端面近傍では多くのＣｕが検出されている。

【0029】

この場合、内部電極層の膨張により、外部電極と内部電極層と誘電体層との間に空間が発生する。例えば、図６で例示するように、エンドマージン１５における内部電極層１２と外部電極２０ｂとの接続箇所において、積層方向の長さが隣り合う内部電極層１２の間隔以上の空間１８が生じるようになる。ここでの隣り合う内部電極層１２とは、容量領域においては外部電極２０ａに接続された内部電極層１２の１層を挟んで隣り合う２層のことである。もう一方のエンドマージン１５における内部電極層１２と外部電極２０ａとの接続箇所でも、積層方向の長さが隣り合う内部電極層１２の間隔以上の空間１８が生じるようになる。外部電極が薄層化されて外部電極の厚みに対して空間が相対的に大きくなると、積層セラミックコンデンサの耐湿性、耐圧性および信頼性が悪化するおそれがある。なお、図６において、誘電体層１１、内部電極層１２および外部電極２０ｂのハッチを省略し、空間１８に網掛けを付してある。

【0030】

近年、積層セラミックコンデンサ１００の容量体積密度を向上させることが求められている。そこで、外部電極２０ａ，２０ｂを薄層化することが望まれている。本実施形態においては、外部電極２０ａ，２０ｂは、２０μｍ以下の最大厚みを有している。この場合においては、外部電極２０ａ，２０ｂと内部電極層１２と誘電体層１１との間の空間は少ないことが望まれる。

【0031】

そこで、内部電極層１２は、第２金属に加えて、第１金属を含んでいる。この場合、外部電極２０ａ，２０ｂと内部電極層１２との間において、第１金属の濃度差が低減される。それにより、第２金属に対する第１金属の拡散係数が第１金属に対する第２金属の拡散係数よりも大きくても、外部電極２０ａ，２０ｂから内部電極層１２へ拡散する第１金属量を抑制することができる。その結果、図７で例示するように、１対の外部電極２０ａ，２０ｂのうち同一の外部電極に接続される内部電極層１２のうち互いに隣り合う１０層の内部電極層１２の範囲において、当該同一の外部電極と当該１０層の内部電極層１２との接続箇所に当該１０層の内部電極層１２の各間隔以上の長さを有する空間が１個以下とすることができる。ここでの空間の長さは、積層方向の長さのことである。このような構造により、外部電極２０ａ，２０ｂの厚みに対して空間が相対的に小さくなるため、積層セラミックコンデンサ１００の耐湿性、耐圧性および信頼性が向上する。なお、図７の例では、当該１０層の内部電極層１２の各間隔未満の空間が形成されているものの、当該各間隔以上の長さを有する空間は、形成されていない。

【0032】

なお、外部電極２０ａ，２０ｂが薄く形成されている場合に、空間の発生を抑制する効果が顕著となる。例えば、外部電極２０ａ，２０ｂの最大厚みが１８μｍ以下の場合に空間の発生を抑制する効果が顕著となり、最大厚みが１５μｍ以下の場合に空間の発生を抑制する効果がより顕著となる。

【0033】

本実施形態においては、第１金属の一例としてＣｕを用いて第２金属の一例としてＮｉを用いているが、それに限られない。これら以外にも、第１金属よりも第２金属の融点が大きく、第２金属に対する第１金属の拡散係数が第１金属に対する第２金属の拡散係数よりも大きければ、第１金属および第２金属の組み合わせとして採用することができる。

【0034】

なお、内部電極層１２における第１金属のモル分率が低いと、内部電極層１２と外部電極層２０ａ，２０ｂとの間で第１金属の濃度差が十分に低減されないおそれがある。そこで、内部電極層１２における第１金属のモル分率に下限を設けることが好ましい。例えば、内部電極層１２における第１金属のモル分率は、１０％以上であることが好ましく、１５％以上であることがより好ましい。一方、内部電極層１２における第１金属のモル分率が高いと、内部電極層１２全体における融点が低下して、焼成時に内部電極層１２に過焼結が生じ、内部電極層１２の連続性が低下するおそれがある。そこで、内部電極層１２における第１金属のモル分率に上限を設けることが好ましい。例えば、内部電極層１２における第１金属のモル分率は、９０％以下であることが好ましく、６６％以下であることがより好ましく、３３％以下であることがさらに好ましい。特に、内部電極層１２における第１金属のモル分率が１５％以上であると、焼成後の微小な空隙の形成が抑制され、内部電極層１２における第１金属のモル分率が３３％以下であると、焼成時の内部電極層１２の流動が抑制されて誘電体層１１の間隔のばらつきが抑制される。その結果、耐圧性が特に向上する。

【0035】

図８は、実施形態に係る回路基板２００を例示する図である。図８で例示するように、回路基板２００は、基板２０１上に積層セラミックコンデンサ１００が実装された構造を有する。配線パターン２０２ａ、配線パターン２０２ｂなどは、基板２０１上の実装面に実装される。外部電極２０ａは、ハンダ２０３ａを介して配線パターン２０２ａに接続されることで、配線パターン２０２ａに電気的に接続される。外部電極２０ｂは、ハンダ２０３ｂを介して配線パターン２０２ｂに接続されることで、配線パターン２０２ｂに電気的に接続される。このように、積層セラミックコンデンサ１００は、基板２０１上に実装されていてもよい。

【0036】

積層セラミックコンデンサ１００が実装された回路基板２００は、耐湿性、信頼性、耐圧性に優れ、良好な静電容量比、ｔａｎδ比の特性を得ることができる。

【0037】

続いて、積層セラミックコンデンサ１００の製造方法について説明する。図９は、積層セラミックコンデンサ１００の製造方法のフローを例示する図である。

【0038】

（原料粉末作製工程）
まず、図９で例示するように、誘電体層１１を形成するための誘電体材料を用意する。誘電体層１１に含まれるＡサイト元素およびＢサイト元素は、通常はＡＢＯ_３の粒子の焼結体の形で誘電体層１１に含まれる。例えば、ＢａＴｉＯ_３は、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このＢａＴｉＯ_３は、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層１１を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル－ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。

【0039】

得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｇ（マグネシウム）、Ｍｎ（マンガン），Ｖ（バナジウム），Ｃｒ（クロム），希土類元素(Ｙ（イットリウム）,Ｓｍ（サマリウム），Ｅｕ（ユウロピウム），Ｇｄ（ガドリニウム），Ｔｂ（テルビウム），Ｄｙ（ジスプロシウム）,Ｈｏ（ホルミウム）,Ｅｒ(エルビウム)，Ｔｍ（ツリウム）およびＹｂ（イッテルビウム）)の酸化物、並びに、Ｃｏ（コバルト），Ｎｉ，Ｌｉ（リチウム），Ｂ（ホウ素），Ｎａ（ナトリウム），Ｋ（カリウム）およびＳｉ（シリコン）の酸化物もしくはガラスが挙げられる。

【0040】

本実施形態においては、好ましくは、まず誘電体層１１を構成するセラミックの粒子に添加化合物を含む化合物を混合して８２０～１１５０℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、セラミック粉末の平均粒子径は、誘電体層１１の薄層化の観点から、好ましくは５０～３００ｎｍである。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。

【0041】

次に、エンドマージン１５およびサイドマージン１６を形成するための逆パターン材料を用意する。上記の誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Ｍｇ，Ｍｎ，Ｖ，Ｃｒ，希土類元素(Ｙ,Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ,Ｈｏ,Ｅｒ，ＴｍおよびＹｂ)の酸化物、並びに、Ｃｏ，Ｎｉ，Ｌｉ，Ｂ，Ｎａ，ＫおよびＳｉの酸化物もしくはガラスが挙げられる。

【0042】

本実施形態においては、好ましくは、まずエンドマージン１５およびサイドマージン１６を構成するセラミックの粒子に添加化合物を含む化合物を混合して８２０～１１５０℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。

【0043】

（積層工程）
次に、得られた誘電体材料に、ポリビニルブチラール（ＰＶＢ）樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み０．８μｍ以下の帯状の誘電体グリーンシートを塗工して乾燥させる。

【0044】

次に、誘電体グリーンシートの表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層用の第１パターンを配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層１１の主成分セラミックと同じであることが好ましい。本実施形態においては、内部電極形成用の金属導電ペーストに用いる金属粉末として、第１金属および第２金属の混合物を用いる。

【0045】

次に、逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、混練して逆パターン層用の逆パターンペーストを得る。誘電体グリーンシート上において、第１パターンが印刷されていない周辺領域に逆パターンペーストを印刷することで第２パターンを配置し、第１パターンとの段差を埋める。これらの誘電体グリーンシート、第１パターンおよび第２パターンが、第１積層単位である。

【0046】

その後、基材から剥離した状態で、内部電極層１２と誘電体層１１とが互い違いになるように、かつ内部電極層１２が誘電体層１１の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極２０ａ，２０ｂに交互に引き出されるように、積層単位を交互に積層する。例えば、合計の積層数を１００～５００層とする。その後、積層した誘電体グリーンシートの積層体の上下にカバー層１３となるカバーシートを圧着することで、セラミック積層体を得る。

【0047】

（焼成工程）
このようにして得られたセラミック積層体を、酸素分圧１０^－５～１０^－８ａｔｍの還元雰囲気中で１１００～１３００℃で１０分～２時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層チップ１０が得られる。

【0048】

（再酸化処理工程）
その後、Ｎ_２ガス雰囲気中で６００℃～１０００℃で再酸化処理を行ってもよい。

【0049】

（外部電極形成工程）
次に、積層チップ１０に外部電極２０ａ，２０ｂを形成する。具体的には、金属フィラー、ガラスフリット、バインダ、および溶剤を含む外部電極形成用の金属導電ペーストを積層チップ１０の両端面に塗布し、乾燥させる。金属フィラーは、第１金属を主成分とする。その後、外部電極形成用の金属導電ペーストを焼き付ける。それにより、外部電極２０ａ，２０ｂが形成される。なお、バインダおよび溶剤は、焼き付けによって揮発する。なお、焼き付けは、７００℃～９００℃で約３分～３０分、特に７６０℃～８４０℃で５分～１５分行うことが好ましい。本実施形態においては、焼き付け後の外部電極２０ａ，２０ｂの最大厚みを２０μｍ以下とする。なお、外部電極２０ａ，２０ｂの最小厚みは、１．０μｍ以上とすることができる。

【0050】

（めっき処理工程）
その後、めっき処理により、外部電極２０ａ，２０ｂに、Ｃｕ，Ｎｉ，Ｓｎ等の金属コーティングを行ってもよい。

【0051】

本実施形態においては、内部電極形成用の金属導電ペーストに第１金属が混合されている。この場合、内部電極形成用の金属導電ペーストと、外部電極形成用の金属導電ペーストとの間で、第１金属の濃度差が低減される。それにより、外部電極形成用の金属導電ペーストから内部電極層１２へ拡散する第１金属の量が抑制される。その結果、内部電極層１２の膨張が抑制され、外部電極２０ａ，２０ｂと内部電極層１２と誘電体層１１との間における空間の発生が抑制される。

【0052】

なお、内部電極形成用の金属導電ペーストにおける第１金属の混合量が少ないと、内部電極形成用の金属導電ペーストと外部電極形成用の金属導電ペーストとの間で第１金属の濃度差が十分に低減されないおそれがある。この場合、外部電極形成用の金属導電ペーストから内部電極層１２への第１金属の拡散量を十分に抑制することが困難である。そこで、内部電極形成用の金属導電ペーストにおける第１金属の混合量に下限を設ける。具体的には、内部電極形成用の金属導電ペーストにおいて、第１金属および第２金属の合計量に対する第１金属のモル分率を１０％以上とする。これにより、積層セラミックコンデンサ１００の耐湿性、耐圧性および信頼性が向上する。

【0053】

内部電極層１２への第１金属の拡散量をより抑制する観点から、内部電極形成用の金属導電ペーストにおいて、第１金属のモル分率を１５％以上とすることが好ましい。

【0054】

一方、内部電極形成用の金属導電ペーストにおける第１金属の混合量が多いと、内部電極形成用の金属導電ペースト全体における融点が低下して、内部電極層１２に過焼結が生じ、内部電極層１２の連続性が低下するおそれがある。また、内部電極層１２の連続性低下に伴い、積層セラミックコンデンサ１００の静電容量も低下するおそれがある。そこで、内部電極形成用の金属導電ペーストにおける第１金属の混合量に上限を設ける。具体的には、内部電極形成用の金属導電ペーストにおいて、第１金属および第２金属の合計量に対する第１金属のモル分率を９０％以下とする。内部電極層１２の連続性向上の観点から、内部電極形成用の金属導電ペーストにおいて、第１金属のモル分率を８０％以下とすることが好ましく、６６％以下とすることがより好ましく、３３％以下とすることがさらに好ましい。

【0055】

なお、外部電極２０ａ，２０ｂを薄く形成する場合に、空間の発生を抑制する効果が顕著となる。例えば、外部電極２０ａ，２０ｂの最大厚みが１８μｍ以下の場合に空間の発生を抑制する効果が顕著となり、最大厚みが１５μｍ以下の場合に空間の発生を抑制する効果がより顕著となる。

【0056】

なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。

【実施例】

【0057】

以下、実施形態に係る積層セラミックコンデンサを作製し、特性について調べた。

【0058】

（実施例１～１３および比較例１，２）
ＢａＴｉＯ_３のセラミック粉末を用意した。セラミック粉末に添加化合物を添加し、焼結助剤を添加した。添加化合物および焼結助剤を添加したセラミック粉末を十分に湿式混合粉砕して誘電体材料を作製した。逆パターン材料についても、誘電体材料と同様の手順で作製した。誘電体材料に有機バインダおよび溶剤を加えてドクターブレード法にて誘電体グリーンシートを作製した。誘電体グリーンシートの塗工厚みを０．８μｍとし、有機バインダとしてポリビニルブチラール（ＰＶＢ）等を用い、溶剤としてエタノール、トルエン酸等を加えた。その他、可塑剤などを加えた。

【0059】

次に、金属粉末と、共材（チタン酸バリウム）と、バインダ（エチルセルロース）と、溶剤と、必要に応じてその他助剤とを含んでいる内部電極形成用の金属導電ペーストを作製した。比較例１では、金属粉末におけるＣｕのモル分率を０％とし、Ｎｉのモル分率を１００％とした。比較例２では、金属粉末におけるＣｕのモル分率を５％とし、Ｎｉのモル分率を９５％とした。実施例１では、金属粉末におけるＣｕのモル分率を１０％とし、Ｎｉのモル分率を９０％とした。実施例２では、金属粉末におけるＣｕのモル分率を１２％とし、Ｎｉのモル分率を８８％とした。実施例３では、金属粉末におけるＣｕのモル分率を１５％とし、Ｎｉのモル分率を８５％とした。実施例４では、金属粉末におけるＣｕのモル分率を２０％とし、Ｎｉのモル分率を８０％とした。実施例５では、金属粉末におけるＣｕのモル分率を２５％とし、Ｎｉのモル分率を７５％とした。実施例６では、金属粉末におけるＣｕのモル分率を２８％とし、Ｎｉのモル分率を７２％とした。実施例７では、金属粉末におけるＣｕのモル分率を３３％とし、Ｎｉのモル分率を６７％とした。実施例８では、金属粉末におけるＣｕのモル分率を４０％とし、Ｎｉのモル分率を６０％とした。実施例９では、金属粉末におけるＣｕのモル分率を５０％とし、Ｎｉのモル分率を５０％とした。実施例１０では、金属粉末におけるＣｕのモル分率を６６％とし、Ｎｉのモル分率を３４％とした。実施例１１では、金属粉末におけるＣｕのモル分率を７０％とし、Ｎｉのモル分率を３０％とした。実施例１２では、金属粉末におけるＣｕのモル分率を８０％とし、Ｎｉのモル分率を２０％とした。実施例１３では、金属粉末におけるＣｕのモル分率を９０％とし、Ｎｉのモル分率を１０％とした。

【0060】

誘電体グリーンシートに内部電極形成用の金属導電ペーストをスクリーン印刷し、第１パターンを印刷した。次に、逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、混練して逆パターン層用の逆パターンペーストを得た。誘電体グリーンシート上において、第１パターンが印刷されていない周辺領域に逆パターンペーストを印刷することで第２パターンを印刷した。第１パターンおよび第２パターンが印刷された誘電体グリーンシートを２５０枚重ね、その上下にカバーシートをそれぞれ積層した。その後、熱圧着によりセラミック積層体を得て、所定の形状に切断した。その後、還元雰囲気中で１１００℃～１３００℃で１０分～２時間、セラミック積層体を焼成して積層チップ１０を得た。得られた焼結体の形状寸法は、長さ１．０ｍｍ、幅０．５ｍｍであった。次に、積層チップ１０をＮ_２雰囲気下８００℃の条件で再酸化処理を行った。

【0061】

その後、Ｃｕフィラー、ガラスフリット、バインダ、および溶剤を含む外部電極形成用の金属導電ペーストを積層チップ１０の両端面に塗布し、乾燥させた。その後、金属導電ペーストを焼き付けた。それにより、外部電極２０ａ，２０ｂを形成した。外部電極２０ａ，２０ｂの最大厚みは、１８μｍであった。

【0062】

（分析）
実施例１～１３および比較例１，２の積層セラミックコンデンサにおいて、空間の有無、耐湿性、信頼性、耐圧性、静電容量比、およびｔａｎδ比を調べた。表１に結果を示す。なお、内部電極層のＣｕのモル分率は、図２の断面において外部電極の組成物からの拡散の影響を受けないような領域である、たとえば外部電極間を５等分したときの中央部１/５の領域の内部電極層の表面の一定面積をＥＰＭＡで定量分析することによって確認することができる。この分析において、例えば分析対象とする内部電極層の領域は０．３μｍ×０．５μｍとしてもよい。また、ばらつきを回避するため、内部電極層の異なる位置の３箇所を分析した平均値としてもよい。なお、この定量分析による結果は、内部電極層の原料とした金属粉末のＣｕのモル分率と同じとなることが確認された。

【表1】

【0063】

空間の有無は、図１のＡ－Ａ線断面の厚み方向の中央において、内部電極と外部電極との接続位置を中心に、ＳＥＭ（走査型電子顕微鏡）を用いて２０００倍の倍率で観察した。観察範囲において、同一の外部電極に接続される内部電極層のうち互いに隣り合う１０層の内部電極層の範囲において、当該同一の外部電極と当該１０層の内部電極層との接続箇所に当該１０層の内部電極層の各間隔以上の長さを有する空間が１個以下であれば空間が「無し」と判断した、２個以上であれば空間が「有り」と判断した。

【0064】

耐湿性については、４０℃、相対湿度９０％で５００時間保持した後、室温で２４時間放置し、その後に絶縁抵抗を評価した。絶縁抵抗値が１０ＭΩ以上のものを合格「〇」と判断し、１０ＭΩ未満のものを不合格「×」と判断した。

【0065】

信頼性については、ＨＡＬＴ（Highly Accelerated Limit Test）試験機にて、１２５℃１２Ｖの条件で測定を行い、電流量が１Ａを超えないものを合格「〇」と判断し、１Ａを超えるものを不合格「×」と判断した。

【0066】

耐圧性については、室温２５℃でリーク電流が１Ａを超える際の電圧を２５個測定し、その平均値が７０Ｖ以上となるものを優良合格「◎」と判断し、５０～６９Ｖとなるものを合格「○」と判断し、５０Ｖ未満となるものを不合格「×」と判断した。

【0067】

静電容量比（％）については、ＬＣＲメータにて、測定電圧：０．５Ｖ、測定周波数：１ｋＨｚの条件で測定し、比較例１を基準として評価した。

【0068】

ｔａｎδ比（％）については、ＬＣＲメータにて、測定電圧：０．５Ｖ、測定周波数：１ｋＨｚの条件で測定し、比較例１を基準として評価した。

【0069】

表１に示すように、比較例１では空間が「有り」と判断された。これは、内部電極形成用の金属導電ペーストにＣｕを添加しなかったことで、外部電極形成用の金属導電ペーストのＣｕが大量に内部電極層１２に拡散したからであると考えられる。比較例２でも空間が「有り」と判断された。これは、内部電極形成用の金属導電ペーストにＣｕを添加したものの、添加Ｃｕのモル分率が１０％未満と低かったからであると考えられる。また、比較例１，２では、耐湿性および信頼性のいずれも不合格と判断された。これは、空間が発生したからであると考えられる。

【0070】

一方、実施例１～１３では、空間が「無し」と判断された。これは、内部電極形成用の金属導電ペーストに添加したＣｕのモル分率を１０％以上としたことで、外部電極形成用の金属導電ペーストのＣｕの内部電極層１２への拡散が抑制されたからであると考えられる。また、実施例１～１３では、耐湿性、信頼性および耐圧性のいずれも合格と判断された。これは、空間の発生が抑制されたからであると考えられる。以上のことから、内部電極形成用の金属導電ペーストに添加するＣｕのモル分率を１０％以上とすることで、空間の発生が抑制され、耐湿性、信頼性および耐圧性が向上することが確認された。また、実施例１～１３のいずれにおいても、ｔａｎδ比が同等な値を維持した。

【0071】

図１０は、実施例１０における内部電極層１２におけるＣｕ検出量を例示するＥＤＳライン分析結果である。図１０において、横軸は積層チップの端面から内部方向への位置を示し、縦軸は１秒あたりのＸ線の検出数を示す。なお、図１０においては、図５の結果も合わせて示してある。図１０に示すように、予め内部電極形成用の金属導電ペーストにＣｕを混合してあったにも関わらず、実施例１０の結果と図５の結果とは内部電極側で、Ｃｕの検出量が同等であった。これは、内部電極層１２へのＣｕの拡散が抑制されたからであると考えられる。

【0072】

耐圧性試験の結果から、Ｃｕのモル分率を１５～３３％とした実施例３～７で極めて高い耐圧となることが確認された。これは、Ｃｕのモル分率の下限側では内部電極の融点が高くなり、焼成工程において内部電極が十分に流動できずに内部に微小な空隙が残りやすいが、Ｃｕのモル分率を１５％以上とすることによって、このような空隙が低減し極めて高い耐圧性が得られたものと考えられる。一方、Ｃｕのモル分率の上限側では内部電極の融点が低くなり、焼成工程において内部電極が過剰に流動して誘電体層間隔のばらつきが大きくなりやすいが、Ｃｕのモル分率を３３％以下とすることによって、このような誘電体層間隔のばらつきが低減され、極めて高い耐圧性が得られるものと考えられる。

【0073】

なお、実施例１～１２では、実施例１３と比較して高い静電容量比が得られた。この結果から、内部電極形成用の金属導電ペーストにおいて、Ｃｕのモル分率を８０％以下とすることで、内部電極層１２の連続性が高く維持されることがわかった。

【0074】

以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

【符号の説明】

【0075】

１０ 積層チップ
１１ 誘電体層
１２ 内部電極層
１３ カバー層
１４ 容量領域
１５ エンドマージン
１６ サイドマージン
１７ 逆パターン層
２０ａ，２０ｂ 外部電極
１００ 積層セラミックコンデンサ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】