特許 7428098 インダクタ部品及びこれを用いたＤＣＤＣコンバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-29

(45)【発行日】2024-02-06

(54)【発明の名称】インダクタ部品及びこれを用いたＤＣＤＣコンバータ

(51)【国際特許分類】

   H01F 17/04 20060101AFI20240130BHJP

   H02M 3/155 20060101ALI20240130BHJP

   H01F 37/00 20060101ALI20240130BHJP

   H01F 27/00 20060101ALI20240130BHJP

【ＦＩ】

H01F17/04 F

H02M3/155 Y

H01F17/04 A

H01F37/00 A

H01F37/00 C

H01F27/00 R

【請求項の数】 10

(21)【出願番号】P 2020129856

(22)【出願日】2020-07-31

(65)【公開番号】P2022026401

(43)【公開日】2022-02-10

【審査請求日】2023-05-16

(73)【特許権者】

【識別番号】000003067

【氏名又は名称】ＴＤＫ株式会社

(74)【代理人】

【識別番号】100115738

【弁理士】

【氏名又は名称】鷲頭 光宏

(74)【代理人】

【識別番号】100121681

【弁理士】

【氏名又は名称】緒方 和文

(72)【発明者】

【氏名】黒田 朋史

【審査官】古河 雅輝

(56)【参考文献】

【文献】特開２０１９－２１２８０６（ＪＰ，Ａ）

【文献】特開２０１６－４６３９０（ＪＰ，Ａ）

【文献】特開２０１３－２４３３３０（ＪＰ，Ａ）

【文献】特開２０１４－１６８０３８（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／３０７６８６（ＵＳ，Ａ１）

【文献】国際公開第２０１９／１６８１５８（ＷＯ，Ａ１）

【文献】国際公開第２０１９／１６８１５９（ＷＯ，Ａ１）

【文献】特開２０１８－４９９２１（ＪＰ，Ａ）

【文献】特表２０２０－５１１１１０（ＪＰ，Ａ）

【文献】特開２０１７－１９５６８４（ＪＰ，Ａ）

【文献】国際公開第２００７／８８９１４（ＷＯ，Ａ１）

【文献】国際公開第２００４／５５８４１（ＷＯ，Ａ１）

【文献】特開２０１７－１９９７６６（ＪＰ，Ａ）

【文献】特開２００６－３２４４５９（ＪＰ，Ａ）

【文献】国際公開第２０１８／１２３４１０（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｆ １７／００－２１／１２

Ｈ０１Ｆ ２７／００

Ｈ０１Ｆ ２７／０２

Ｈ０１Ｆ ２７／０６

Ｈ０１Ｆ ２７／０８

Ｈ０１Ｆ ２７／２３

Ｈ０１Ｆ ２７／２６－２７／３０

Ｈ０１Ｆ ２７／３２

Ｈ０１Ｆ ２７／３６

Ｈ０１Ｆ ２７／４２

Ｈ０１Ｆ ３０／００－３８／１２

Ｈ０１Ｆ ３８／１６

Ｈ０１Ｆ ３８／４２

Ｈ０２Ｍ ３／００－ ３／４４

(57)【特許請求の範囲】

【請求項1】

互いに直交する第１及び２の方向に延在する複数の磁性薄帯が前記第１及び第２の方向と直交する第３の方向に積層されてなる磁性コアと、
前記磁性コアを前記第３の方向に貫通する第１及び第２の貫通孔に挿入された第１のコイル導体と、
前記磁性コアを前記第３の方向に貫通する第３及び第４の貫通孔に挿入された第２のコイル導体と、を備え、
前記第１及び第２の貫通孔は、前記磁性コアの前記第２の方向における中心位置を前記第１の方向に延在する第１の中心線を対称軸として互いに線対称であり、
前記第３及び第４の貫通孔は、前記第１の中心線を対称軸として互いに線対称であり、
前記第１及び第３の貫通孔は、前記磁性コアの前記第１の方向における中心位置を前記第２の方向に延在する第２の中心線を対称軸として互いに線対称であり、
前記第２及び第４の貫通孔は、前記第２の中心線を対称軸として互いに線対称であり、
前記複数の磁性薄帯のそれぞれは、網目状のクラックによって複数の小片に分割されており、且つ、前記第１乃至第４の貫通孔の周囲を前記クラックよりも大きなスリットによって周方向に分断されることなく前記複数の小片によって取り囲んでいることを特徴とするインダクタ部品。

【請求項2】

前記第１の貫通孔の中心と前記第３の貫通孔の中心の前記第１の方向における距離をｂとし、前記磁性コアの前記第２の方向における幅をＷｙとした場合、ｂ／Ｗｙの値が２６％以上、６５％以下であることを特徴とする請求項１に記載のインダクタ部品。

【請求項3】

前記ｂ／Ｗｙの値が４０％以上、５５％以下であることを特徴とする請求項２に記載のインダクタ部品。

【請求項4】

前記第１の貫通孔の中心と前記第２の貫通孔の中心の前記第２の方向における距離をａとし、前記磁性コアの前記第１の方向における幅及び前記第２の方向における幅のいずれか大きい方をＷとした場合、ａ／Ｗの値が３５％以上、７０％以下であることを特徴とする請求項１乃至３のいずれか一項に記載のインダクタ部品。

【請求項5】

前記磁性薄帯がアモルファス合金又はナノ結晶合金からなることを特徴とする請求項１乃至４のいずれか一項に記載のインダクタ部品。

【請求項6】

前記クラックの平均間隔が１５μｍ以上、１ｍｍ以下であることを特徴とする請求項１乃至５のいずれか一項に記載のインダクタ部品。

【請求項7】

入力端子と出力端子の間に並列に接続された第１及び第２の回路を備え、
前記第１の回路は、直列に接続された第１のスイッチングトランジスタと第１のインダクタを含み、
前記第２の回路は、直列に接続された第２のスイッチングトランジスタと第２のインダクタを含み、
前記第１及び第２のインダクタは、請求項１乃至６のいずれか一項に記載のインダクタ部品からなり、
前記第１のコイル導体が前記第１のインダクタを構成し、前記第２のコイル導体が前記第２のインダクタを構成することを特徴とするＤＣＤＣコンバータ。

【請求項8】

入力端子と中間端子の間に接続された第１のスイッチングトランジスタと、
前記中間端子と出力端子の間に並列に接続された第１及び第２の回路を備え、
前記第１の回路は、直列に接続されたキャパシタと第１のインダクタを含み、
前記第２の回路は、直列に接続された第２のスイッチングトランジスタと第２のインダクタを含み、
前記第１及び第２のインダクタは、請求項１乃至６のいずれか一項に記載のインダクタ部品からなり、
前記第１のコイル導体が前記第１のインダクタを構成し、前記第２のコイル導体が前記第２のインダクタを構成することを特徴とするＤＣＤＣコンバータ。

【請求項9】

前記第１のインダクタと前記第２のインダクタが同極性となるよう接続されていることを特徴とする請求項７又は８に記載のＤＣＤＣコンバータ。

【請求項10】

前記出力端子に現れる出力電圧が前記入力端子に供給される入力電圧の２０％以下となるよう、前記第１及び第２のスイッチングトランジスタが制御されることを特徴とする請求項７乃至９のいずれか一項に記載にＤＣＤＣコンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明はインダクタ部品及びこれを用いたＤＣＤＣコンバータに関し、特に、磁性コアに設けられた貫通孔に２つのコイル導体を挿入した構成を有するインダクタ部品及びこれを用いたＤＣＤＣコンバータに関する。

【背景技術】

【0002】

磁性コアに設けられた貫通孔に２つのコイル導体を挿入した構成を有するインダクタ部品としては、特許文献１に記載されたインダクタ部品が知られている。特許文献１に記載されたインダクタ部品は、貫通孔の周囲が周方向に分断されるよう磁性コアにスリットを設けることによって、２つのコイル導体の結合係数を低減させている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１９－２１２８０６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、磁性コアにスリットを設けるとインダクタンス値が低下するという問題があった。しかも、インダクタンス値はスリットの幅によって大きく変化する一方、スリットの幅を精度良く加工することは容易ではないため、インダクタンス値にばらつきが生じやすいという問題もあった。

【0005】

したがって、本発明は、磁性コアに設けられた貫通孔に２つのコイル導体を挿入した構成を有するインダクタ部品において、インダクタンス値の低下やインダクタンス値のばらつきを抑えることを目的とする。また、本発明は、このようなインダクタ部品を用いたＤＣＤＣコンバータを提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明によるインダクタ部品は、互いに直交する第１及び２の方向に延在する複数の磁性薄帯が第１及び第２の方向と直交する第３の方向に積層されてなる磁性コアと、磁性コアを第３の方向に貫通する第１及び第２の貫通孔に挿入された第１のコイル導体と、磁性コアを第３の方向に貫通する第３及び第４の貫通孔に挿入された第２のコイル導体とを備え、第１及び第２の貫通孔は、磁性コアの第２の方向における中心位置を第１の方向に延在する第１の中心線を対称軸として互いに線対称であり、第３及び第４の貫通孔は、第１の中心線を対称軸として互いに線対称であり、第１及び第３の貫通孔は、磁性コアの第１の方向における中心位置を第２の方向に延在する第２の中心線を対称軸として互いに線対称であり、第２及び第４の貫通孔は、第２の中心線を対称軸として互いに線対称であり、複数の磁性薄帯のそれぞれは、網目状のクラックによって複数の小片に分割されており、且つ、第１乃至第４の貫通孔の周囲をクラックよりも大きなスリットによって周方向に分断されることなく複数の小片によって取り囲んでいることを特徴とする。

【0007】

本発明によれば、網目状のクラックを有する磁性薄帯が積層されてなる磁性コアを用いていることから、貫通孔の周囲にスリットを設ける必要がない。このため、スリットに起因するインダクタンス値の低下やインダクタンス値のばらつきを抑えることが可能となる。

【0008】

本発明において、第１の貫通孔の中心と第３の貫通孔の中心の第１の方向における距離をｂとし、磁性コアの第２の方向における幅をＷｙとした場合、ｂ／Ｗｙの値が２６％以上、６５％以下であっても構わない。これによれば、第１のコイル導体と第２のコイル導体を同極性とした場合において、両者の結合係数を０．０３～０．２の範囲に制御することが可能となる。また、ｂ／Ｗｙの値は、４０％以上、５５％以下であっても構わない。これによれば、第１のコイル導体と第２のコイル導体を同極性とした場合において、両者の結合係数を０．０５～０．１の範囲に制御することが可能となる。

【0009】

本発明において、第１の貫通孔の中心と第２の貫通孔の中心の第２の方向における距離をａとし、磁性コアの第１の方向における幅及び第２の方向における幅のいずれか大きい方をＷとした場合、ａ／Ｗの値が３５％以上、７０％以下であっても構わない。これによれば、得られるインダクタンス値を最大化することが可能となる。

【0010】

本発明において、磁性薄帯はアモルファス合金又はナノ結晶合金からなるものであっても構わない。これによれば、より大きなインダクタンス値を得ることが可能となる。

【0011】

本発明において、クラックの平均間隔は１５μｍ以上、１ｍｍ以下であっても構わない。これによれば、高いインダクタンス値を確保しつつ、磁気飽和を防止することが可能となる。

【0012】

本発明の一実施形態によるＤＣＤＣコンバータは、入力端子と出力端子の間に並列に接続された第１及び第２の回路を備え、第１の回路は直列に接続された第１のスイッチングトランジスタと第１のインダクタを含み、第２の回路は直列に接続された第２のスイッチングトランジスタと第２のインダクタを含み、第１及び第２のインダクタは上記のインダクタ部品からなり、第１のコイル導体が第１のインダクタを構成し、第２のコイル導体が第２のインダクタを構成することを特徴とする。

【0013】

本発明の他の実施形態によるＤＣＤＣコンバータは、入力端子と中間端子の間に接続された第１のスイッチングトランジスタと、中間端子と出力端子の間に並列に接続された第１及び第２の回路を備え、第１の回路は直列に接続されたキャパシタと第１のインダクタを含み、第２の回路は直列に接続された第２のスイッチングトランジスタと第２のインダクタを含み、第１及び第２のインダクタは上記のインダクタ部品からなり、第１のコイル導体が第１のインダクタを構成し、第２のコイル導体が第２のインダクタを構成することを特徴とする。

【0014】

本発明によれば、ＤＣＤＣコンバータに用いる２つのインダクタを１個のインダクタ部品によって実現することが可能となる。

【0015】

本発明において、第１のインダクタと第２のインダクタが同極性となるよう接続されていても構わない。これによれば、第１及び第２のインダクタに流れるリップル電流を抑えつつ、出力電圧の変動を小さくすることが可能となる。

【0016】

本発明において、出力端子に現れる出力電圧が入力端子に供給される入力電圧の２０％以下となるよう、第１及び第２のスイッチングトランジスタを制御しても構わない。これによれば、大きな降圧比を得ることが可能となる。

【発明の効果】

【0017】

このように、本発明によれば、磁性コアに設けられた貫通孔に２つのコイル導体を挿入した構成を有するインダクタ部品において、インダクタンス値の低下やインダクタンス値のばらつきを抑えることが可能となる。また、本発明によれば、このようなインダクタ部品を用いたＤＣＤＣコンバータを提供することが可能となる。

【図面の簡単な説明】

【0018】

【図1】図１は、本発明の一実施形態によるインダクタ部品１の外観を示す略斜視図である。

【図2】図２は、インダクタ部品１の略分解斜視図である。

【図3】図３は、磁性コア２を構成する磁性薄帯Ｍの構造を説明するための図である。

【図4】図４は、磁性コア２の作製方法を説明するための模式図である。

【図5】図５は、磁性コア２の幅Ｗｙ及び貫通孔３１～３４のピッチｂと結合係数ｋの関係を示すシミュレーション結果である。

【図6】図６は、磁性コア２の幅Ｗｘ，Ｗｙのいずれか大きい方Ｗとインダクタンス値Ｌの関係を示すシミュレーション結果である。

【図7】図７は、インダクタ部品１を用いた第１の例によるＤＣＤＣコンバータ４１の回路図である。

【図8】図８は、ＤＣＤＣコンバータ４１において、コイル導体１０，２０の結合係数ｋと出力電圧Ｖｏｕｔの変動及びインダクタＬ１，Ｌ２に流れるリップル電流の関係を示すグラフである。

【図9】図９は、インダクタ部品１を用いた第２の例によるＤＣＤＣコンバータ４２の回路図である。

【図10】図１０は、ＤＣＤＣコンバータ４２において、コイル導体１０，２０の結合係数ｋと出力電圧Ｖｏｕｔの変動及びインダクタＬ１，Ｌ２に流れるリップル電流の関係を示すグラフである。

【発明を実施するための形態】

【0019】

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。

【0020】

図１は、本発明の一実施形態によるインダクタ部品１の外観を示す略斜視図である。また、図２は、インダクタ部品１の略分解斜視図である。

【0021】

図１及び図２に示すように、本実施形態によるインダクタ部品１は、４つの貫通孔３１～３４を有する磁性コア２と、貫通孔３１，３２に挿入されたコイル導体１０と、貫通孔３３，３４に挿入されたコイル導体２０とを備えている。磁性コア２の外形は略直方体形状であり、ｘ方向における幅はＷｘ、ｙ方向における幅はＷｙである。貫通孔３１～３４のｘｙ断面は円形であり、磁性コア２をｚ方向に貫通して設けられている。磁性コア２は、ｘｙ方向に延在する複数の磁性薄帯が樹脂などの非磁性材料を介してｚ方向に積層された構成を有している。コイル導体１０，２０は、銅（Ｃｕ）などの良導体からなる。

【0022】

コイル導体１０は、貫通孔３１に挿入された挿入部１１と、貫通孔３２に挿入された挿入部１２と、磁性コア２の上面２ａ側に位置し、挿入部１１，１２を接続する接続部１３からなり、これらが一体化された構造を有している。挿入部１１，１２のｘｙ断面は円形であり、接続部１３のｘｚ断面は略矩形であることが好ましいが、それぞれ楕円形や矩形などであってもよい。挿入部１１，１２と接続部１３の断面積は互いに一致することが好ましい。磁性コア２の下面２ｂ側に位置する挿入部１１，１２の先端１１ａ，１２ａは、磁性コア２の下面２ｂから突出し、一方が入力端子、他方が出力端子として用いられる。

【0023】

コイル導体２０は、貫通孔３３に挿入された挿入部２１と、貫通孔３４に挿入された挿入部２２と、磁性コア２の上面２ａ側に位置し、挿入部２１，２２を接続する接続部２３からなり、これらが一体化された構造を有している。挿入部２１，２２と接続部２３の断面積は互いに一致することが好ましい。挿入部２１，２２のｘｙ断面は円形であり、接続部２３のｘｚ断面は略矩形であることが好ましいが、それぞれ楕円形や矩形などであってもよい。磁性コア２の下面２ｂ側に位置する挿入部２１，２２の先端２１ａ，２２ａは、磁性コア２の下面２ｂから突出し、一方が入力端子、他方が出力端子として用いられる。

【0024】

図２に示すように、貫通孔３１，３２はｙ方向に配列されており、そのｘ方向位置は互いに一致している。同様に、貫通孔３３，３４はｙ方向に配列されており、そのｘ方向位置は互いに一致している。また、貫通孔３１，３３はｘ方向に配列されており、そのｙ方向位置は互いに一致している。同様に、貫通孔３２，３４はｘ方向に配列されており、そのｙ方向位置は互いに一致している。

【0025】

ここで、磁性コア２のｙ方向における中心位置をｘ方向に延在する中心線Ｘ０を想定した場合、貫通孔３１，３２は中心線Ｘ０を対称軸として互いに線対称に配置され、貫通孔３３，３４は中心線Ｘ０を対称軸として互いに線対称に配置されている。一方、磁性コア２のｘ方向における中心位置をｙ方向に延在する中心線Ｙ０を想定した場合、貫通孔３１，３３は中心線Ｙ０を対称軸として互いに線対称に配置され、貫通孔３２，３４は中心線Ｙ０を対称軸として互いに線対称に配置されている。これにより、コイル導体１０の特性とコイル導体２０の特性がほぼ完全に一致する。ここで、貫通孔３１の中心と貫通孔３２の中心のｙ方向における距離、並びに、貫通孔３３の中心と貫通孔３４の中心のｙ方向における距離はａであり、貫通孔３１の中心と貫通孔３３の中心のｘ方向における距離、並びに、貫通孔３２の中心と貫通孔３４の中心のｘ方向における距離はｂである。

【0026】

図３は、磁性コア２を構成する磁性薄帯Ｍの構造を説明するための図である。

【0027】

磁性コア２を構成する磁性薄帯Ｍは、アモルファス合金やナノ結晶合金などの高透磁率金属材料からなり、図３に示すように、網目状のクラックＣＬによって複数の小片Ｐに分割されている。クラックＣＬは、磁性薄帯Ｍのｘｙ平面方向における透磁率を低下させる役割を果たし、これによりインダクタ部品１の磁気飽和が防止される。インダクタ部品１をＤＣＤＣコンバータに用いる場合、クラックＣＬの平均間隔を１５μｍ以上、１ｍｍ以下とすることにより、磁性薄帯Ｍの透磁率を最適な値に調整することができる。

【0028】

図４は、磁性コア２の作製方法を説明するための模式図である。

【0029】

磁性コア２の作製においては、まず、樹脂などの非磁性材料Ｒを介して複数（例えば４枚）の磁性薄帯Ｍを積層し、プレスすることにより一体化された磁性シート３Ａを作製する。磁性薄帯Ｍの厚みは例えば２０μｍ程度であり、透磁率は例えば２００００程度である。次に、磁性シート３Ａをローラー６で押圧することにより、磁性シート３Ａを構成する磁性薄帯ＭにクラックＣＬを形成する。クラックＣＬの平均間隔や、クラックＣＬによって分割される小片Ｐのサイズについては、ローラー６の径、押圧力、押圧速度などによって調整可能である。これにより、クラックＣＬによって磁性薄帯Ｍが小片化された磁性シート３Ｂが得られる。磁性薄帯ＭがクラックＣＬによって小片化されると、その透磁率は、１００～２００程度に低下し、ＤＣＤＣコンバータに用いた場合に最適な値となる。

【0030】

次に、カッター７を用いて磁性シート３Ｂを磁性コア２と同じ平面サイズに切断することによって、複数の単位磁性コア３を取り出す。そして、樹脂などの非磁性材料４を介して複数の単位磁性コア３を積層し、プレスすることにより、ブロック状の磁性コア２Ａが得られる。磁性コア２Ａの上面及び下面は、ＰＥＴ樹脂などからなるカバーフィルム５で覆っても構わない。そして、ドリル加工によって磁性コア２Ａに貫通孔３１～３４を形成すれば、図１及び図２に示す磁性コア２が完成する。最後に、貫通孔３１～３４にコイル導体１０，２０を挿入すれば、本実施形態によるインダクタ部品１が完成する。

【0031】

このように、磁性コア２は、クラックＣＬによって小片化された磁性薄帯Ｍを積層した後、貫通孔３１～３４を挿入することによって作製することができる。つまり、ブロック状の磁性コア２Ａに対する機械加工は、貫通孔３１～３４を形成するための加工だけであり、磁路を分断するためのスリットなどを形成する必要がない。これにより、貫通孔３１～３４の周囲は、クラックＣＬよりも大きなスリットによって周方向に分断されることなく複数の小片Ｐによって全周が取り囲まれることから、スリットに起因するインダクタンス値の低下やインダクタンス値のばらつきが生じることがない。また、ｚ方向に隣接する磁性薄帯Ｍ間には非磁性材料Ｒ又は４が介在することから、ｚ方向に流れる磁束はほとんど発生しない。このため、ｚ方向の磁束に起因する渦電流がほとんど生じない。

【0032】

ここで、コイル導体１０，２０のインダクタンス値や結合係数は、磁性コア２の平面サイズや貫通孔３１～３４の位置によって変化する。コイル導体１０，２０の結合係数は、一般的にはゼロに近いほど望ましいと考えられているが、後述するように、ＤＣＤＣコンバータ用のインダクタとして用いる場合には、ある程度の結合係数を有していた方が出力電圧の変動が小さくなる。具体的には、コイル導体１０，２０の結合係数を０．０３～０．２の範囲に調整することが好ましく、０．０５～０．１の範囲に調整することがより好ましい。

【0033】

図５は、磁性コア２の幅Ｗｙ及び貫通孔３１～３４のピッチｂと結合係数ｋの関係を示すシミュレーション結果である。シミュレーションにおいては、磁性コア２の幅Ｗｘ，Ｗｙをいずれも６ｍｍ、磁性コア２のｚ方向の厚みを２．８ｍｍ、貫通孔３１～３４の径を０．７ｍｍ、挿入部１１，１２，２１，２２の径を０．６ｍｍとした状態で、貫通孔３１～３４の位置を変化させた。図５に示すように、コイル導体１０，２０の結合係数ｋはｂ／Ｗｙの値が大きくなるほど低下する。ここで、結合係数ｋが０．０３～０．２となるｂ／Ｗｙの値は２６％～６５％、結合係数ｋが０．０５～０．１となるｂ／Ｗｙの値は４０％～５５％である。

【0034】

図６は、磁性コア２の幅Ｗｘ，Ｗｙのいずれか大きい方Ｗとインダクタンス値Ｌの関係を示すシミュレーション結果である。シミュレーションにおいては、磁性コア２の幅Ｗｘ，Ｗｙがいずれも６ｍｍ、磁性コア２のｚ方向の厚みが２．８ｍｍ、貫通孔３１～３４の径が０．７ｍｍ、挿入部１１，１２，２１，２２の径が０．６ｍｍである構成を基本構成とし、Ｗｘ，Ｗｙの和又は積を一定に保った状態でＷｘ，Ｗｙの値を変化させ、或いは、貫通孔３１～３４の位置を変化させた。図６に示すように、インダクタンス値Ｌはａ／Ｗの値が５０％である場合にピーク値を取り、ａ／Ｗの値が３５％以上、７０％以下の範囲において２８０ｎＨのインダクタンス値が得られた。

【0035】

図７は、インダクタ部品１を用いた第１の例によるＤＣＤＣコンバータ４１の回路図である。

【0036】

図７に示すＤＣＤＣコンバータ４１は、一対の入力端子５１，５２と、一対の出力端子５３，５４と、入力端子５１と出力端子５３の間に直列にこの順に接続されたスイッチングトランジスタＳＷ１及びインダクタＬ１と、入力端子５１と出力端子５３の間に直列にこの順に接続されたスイッチングトランジスタＳＷ２及びインダクタＬ２と、出力端子５３，５４間に接続されたキャパシタＣ１とを備えている。スイッチングトランジスタＳＷ１とインダクタＬ１からなる回路と、スイッチングトランジスタＳＷ２とインダクタＬ２からなる回路は、入力端子５１と出力端子５３の間に並列に接続される。入力端子５２と出力端子５４はグランドラインを構成する。スイッチングトランジスタＳＷ１及びインダクタＬ１の接続点とグランドラインの間にはダイオードＤ１が逆方向に接続され、スイッチングトランジスタＳＷ２及びインダクタＬ２の接続点とグランドラインの間にはダイオードＤ２が逆方向に接続される。

【0037】

スイッチングトランジスタＳＷ１，ＳＷ２は、図示しない制御回路によって交互にオンオフし、これにより、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔが生成される。スイッチングトランジスタＳＷ１，ＳＷ２は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの２０％以下となるよう制御することができる。

【0038】

このような構成を有するＤＣＤＣコンバータ４１において、本実施形態によるインダクタ部品１がインダクタＬ１，Ｌ２として用いられる。例えば、コイル導体１０が一方のインダクタＬ１を構成し、コイル導体２０が他方のインダクタＬ２を構成する。これにより、ＤＣＤＣコンバータ４１を構成する部品点数を削減することが可能となる。

【0039】

図８は、ＤＣＤＣコンバータ４１において、コイル導体１０，２０の結合係数ｋと出力電圧Ｖｏｕｔの変動及びインダクタＬ１，Ｌ２に流れるリップル電流の関係を示すグラフであり、出力電圧Ｖｏｕｔが０．６Ｖ、スイッチングトランジスタＳＷ１，ＳＷ２のデューティが０．０５である場合を示している。出力電圧Ｖｏｕｔの変動はピークトゥピークの値（ｍＶ）であり、リップル電流の値は、インダクタＬ１に流れるリップル電流Δｉ（Ｌ１）とインダクタＬ２に流れるリップル電流Δｉ（Ｌ２）の平均値（Ａｐ－ｐ）である。

【0040】

図８に示すように、インダクタＬ１，Ｌ２に流れるリップル電流は、結合係数ｋがゼロである場合に最も小さくなることが分かる。しかしながら、出力電圧Ｖｏｕｔの変動については、結合係数ｋがゼロである場合よりも、結合係数ｋが正方向に大きくなるほど抑制される。結合係数ｋが正方向に大きくなるとリップル電流が増加するが、その増加量は、結合係数ｋの値が０．２以下であれば十分小さく、結合係数ｋの値が０．１以下であればほとんど無視できるレベルである。一方で、出力電圧Ｖｏｕｔの変動を抑える効果を十分に得るためには、結合係数ｋの値は０．０３以上であることが好ましく、結合係数ｋの値は０．０５以上であることがより好ましい。

【0041】

したがって、図７に示すＤＣＤＣコンバータ４１に本実施形態によるインダクタ部品１を用いる場合、コイル導体１０，２０が互いに同極性となるよう接続する必要がある。例えば、挿入部１１，２１の先端１１ａ，２１ａを入力端子として用い、挿入部１２，２２の先端１２ａ，２２ａを出力端子として用いればよい。

【0042】

図９は、インダクタ部品１を用いた第２の例によるＤＣＤＣコンバータ４２の回路図である。

【0043】

図９に示すＤＣＤＣコンバータ４２は、一対の入力端子５１，５２と、一対の出力端子５３，５４と、入力端子５１と中間端子５５の間に接続されたスイッチングトランジスタＳＷ１と、中間端子５５と出力端子５３の間に直列にこの順に接続されたキャパシタＣ２及びインダクタＬ１と、中間端子５５と出力端子５３の間に直列にこの順に接続されたスイッチングトランジスタＳＷ２及びインダクタＬ２と、出力端子５３，５４間に接続されたキャパシタＣ１とを備えている。キャパシタＣ２とインダクタＬ１からなる回路と、スイッチングトランジスタＳＷ２とインダクタＬ２からなる回路は、中間端子５５と出力端子５３の間に並列に接続される。入力端子５２と出力端子５４はグランドラインを構成する。キャパシタＣ２及びインダクタＬ１の接続点とグランドラインの間にはダイオードＤ１が逆方向に接続され、スイッチングトランジスタＳＷ２及びインダクタＬ２の接続点とグランドラインの間にはダイオードＤ２が逆方向に接続される。

【0044】

スイッチングトランジスタＳＷ１，ＳＷ２は、図示しない制御回路によって交互にオンオフし、これにより、入力電圧Ｖｉｎを降圧した出力電圧Ｖｏｕｔが生成される。スイッチングトランジスタＳＷ１，ＳＷ２は、出力電圧Ｖｏｕｔが入力電圧Ｖｉｎの２０％以下となるよう制御することができる。

【0045】

このような構成を有するＤＣＤＣコンバータ４２において、本実施形態によるインダクタ部品１がインダクタＬ１，Ｌ２として用いられる。例えば、コイル導体１０が一方のインダクタＬ１を構成し、コイル導体２０が他方のインダクタＬ２を構成する。これにより、ＤＣＤＣコンバータ４２を構成する部品点数を削減することが可能となる。

【0046】

図１０は、ＤＣＤＣコンバータ４２において、コイル導体１０，２０の結合係数ｋと出力電圧Ｖｏｕｔの変動及びインダクタＬ１，Ｌ２に流れるリップル電流の関係を示すグラフであり、出力電圧Ｖｏｕｔが０．６Ｖ、スイッチングトランジスタＳＷ１，ＳＷ２のデューティが０．１である場合を示している。出力電圧Ｖｏｕｔの変動はピークトゥピークの値（ｍＶ）であり、リップル電流の値は、インダクタＬ１に流れるリップル電流Δｉ（Ｌ１）とインダクタＬ２に流れるリップル電流Δｉ（Ｌ２）の平均値（Ａｐ－ｐ）である。

【0047】

図１０に示すように、インダクタＬ１，Ｌ２に流れるリップル電流は、結合係数ｋがゼロである場合に最も小さくなることが分かる。しかしながら、出力電圧Ｖｏｕｔの変動については、結合係数ｋがゼロである場合よりも、結合係数ｋが正方向に大きくなるほど抑制される。結合係数ｋが正方向に大きくなるとリップル電流が増加するが、その増加量は、結合係数ｋの値が０．２以下であれば十分小さく、結合係数ｋの値が０．１以下であればほとんど無視できるレベルである。一方で、出力電圧Ｖｏｕｔの変動を抑える効果を十分に得るためには、結合係数ｋの値は０．０３以上であることが好ましく、結合係数ｋの値は０．０５以上であることがより好ましい。

【0048】

したがって、図９に示すＤＣＤＣコンバータ４２に本実施形態によるインダクタ部品１を用いる場合、コイル導体１０，２０が互いに同極性となるよう接続する必要がある。例えば、挿入部１１，２１の先端１１ａ，２１ａを入力端子として用い、挿入部１２，２２の先端１２ａ，２２ａを出力端子として用いればよい。

【0049】

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。

【符号の説明】

【0050】

１ インダクタ部品
２，２Ａ 磁性コア
２ａ 磁性コアの上面
２ｂ 磁性コアの下面
３ 単位磁性コア
３Ａ，３Ｂ 磁性シート
４ 非磁性材料
５ カバーフィルム
６ ローラー
７ カッター
１０，２０ コイル導体
１１，１２，２１，２２ 挿入部
１１ａ，１２ａ，２１ａ，２２ａ 挿入部の先端
１３，２３ 接続部
３１～３４ 貫通孔
４１，４２ ＤＣＤＣコンバータ
５１，５２ 入力端子
５３，５４ 出力端子
５５ 中間端子
Ｃ１，Ｃ２ キャパシタ
ＣＬ クラック
Ｄ１，Ｄ２ ダイオード
Ｌ１，Ｌ２ インダクタ
Ｍ 磁性薄帯
Ｐ 小片
Ｒ 非磁性材料
ＳＷ１，ＳＷ２ スイッチングトランジスタ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】