特許 7428500 発光素子駆動回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-29

(45)【発行日】2024-02-06

(54)【発明の名称】発光素子駆動回路

(51)【国際特許分類】

   H01S 5/042 20060101AFI20240130BHJP

   H03K 17/78 20060101ALI20240130BHJP

【ＦＩ】

H01S5/042 630

H03K17/78 E

【請求項の数】 7

(21)【出願番号】P 2019198559

(22)【出願日】2019-10-31

(65)【公開番号】P2021072377

(43)【公開日】2021-05-06

【審査請求日】2022-10-28

(73)【特許権者】

【識別番号】000236436

【氏名又は名称】浜松ホトニクス株式会社

(74)【代理人】

【識別番号】100088155

【弁理士】

【氏名又は名称】長谷川 芳樹

(74)【代理人】

【識別番号】100113435

【弁理士】

【氏名又は名称】黒木 義樹

(74)【代理人】

【識別番号】100140442

【弁理士】

【氏名又は名称】柴山 健一

(74)【代理人】

【識別番号】100174399

【弁理士】

【氏名又は名称】寺澤 正太郎

(72)【発明者】

【氏名】岩崎 裕也

(72)【発明者】

【氏名】堤 世那

【審査官】大西 孝宣

(56)【参考文献】

【文献】特開２００２－３３５０３８（ＪＰ，Ａ）

【文献】特開２００５－３４０７７４（ＪＰ，Ａ）

【文献】特開２０１１－１９９２２０（ＪＰ，Ａ）

【文献】特開２０１９－０６８５２８（ＪＰ，Ａ）

【文献】特開２０１９－１３５７４０（ＪＰ，Ａ）

【文献】特開２００２－２８８８６４（ＪＰ，Ａ）

【文献】米国特許出願公開第２００９／０１８７９２５（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１３／０１８７５６１（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１７／００８５０５７（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／０２７８０１７（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｓ ５／００ － ５／５０

Ｈ０１Ｌ ３３／００ － ３３／６４

Ｈ０３Ｋ １７／７４ － １７／９８

(57)【特許請求の範囲】

【請求項1】

互いに共通のカソードを有する複数の半導体発光素子をそれぞれパルス駆動する複数の駆動回路を備え、
各駆動回路は、
当該駆動回路が駆動する前記半導体発光素子と並列に接続され、該半導体発光素子の非発光時には該半導体発光素子のカソード側の第１のノードからアノード側の第２のノードへ電流を流し、該半導体発光素子の発光時には電流を制限する電流制御要素と、
一方の電極が前記第１のノードと電気的に接続された第１の蓄電素子と、
制御端子及び一対の電流端子を有し、一方の前記電流端子が前記第１の蓄電素子の他方の電極と電気的に接続され、他方の前記電流端子が前記第２のノードと電気的に接続されたスイッチング素子と、
第１の電流遮断要素と、
を有し、
前記複数の駆動回路の前記第１の蓄電素子の前記他方の電極は互いに共通の第１の定電位線と電気的に接続されており、
前記複数の駆動回路の前記第２のノードは、前記第１の電流遮断要素を介して互いに電気的に接続されて互いに短絡しておらず、前記第１の電流遮断要素を介して、前記第１の定電位線よりも低電位であり互いに共通の第２の定電位線と電気的に接続されており、
前記第１の電流遮断要素は、少なくとも特定周波数もしくは特定期間の電流を遮断または抑制する要素であって、少なくとも前記スイッチング素子がオン状態であるときに電流を遮断もしくは抑制する、発光素子駆動回路。

【請求項2】

前記複数の駆動回路それぞれは、前記共通の第１の定電位線と前記第１の蓄電素子の前記他方の電極との間に接続された第２の電流遮断要素を更に有し、
前記第２の電流遮断要素は、少なくとも特定周波数もしくは特定期間の電流を遮断または抑制する要素であって、少なくとも前記スイッチング素子がオン状態であるときに電流を遮断もしくは抑制する、請求項１に記載の発光素子駆動回路。

【請求項3】

前記複数の駆動回路それぞれは、前記第１の蓄電素子の前記他方の電極と前記第２の電流遮断要素との間のノードに一方の電極が接続され、前記第２のノードに他方の電極が接続された第２の蓄電素子を更に有する、請求項２に記載の発光素子駆動回路。

【請求項4】

前記第２の蓄電素子の容量は前記第１の蓄電素子の容量よりも大きい、請求項３に記載の発光素子駆動回路。

【請求項5】

前記第１の電流遮断要素はインダクタを含む、請求項１～４のいずれか１項に記載の発光素子駆動回路。

【請求項6】

前記電流制御要素は抵抗素子を含む、請求項１～５のいずれか１項に記載の発光素子駆動回路。

【請求項7】

前記複数の半導体発光素子は共通の半導体基板上に集積されている、請求項１～６のいずれか１項に記載の発光素子駆動回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、発光素子駆動回路に関する。

【背景技術】

【0002】

特許文献１には、アレイ素子用電流発生回路に関する技術が開示されている。この回路は、一つの基準電圧入力と、それぞれチャネル別に定電流発生回路を構成するトランジスタとを備える。基準電圧入力は、各トランジスタのベースに受動回路を介して接続される。各トランジスタのエミッタは、抵抗を介して共通の接地ラインに接続される。各チャネルの定電流発生回路は、集積回路チップ上の特定領域に集中的に配置される。各トランジスタのコレクタ出力電流は、集積回路チップ内に分散したアレイ機能回路ブロックに個別に供給される。

【0003】

特許文献２には、光ヘッドの光源装置に関する技術が開示されている。この装置は、共通のパッケージと、このパッケージに内蔵されているシングルモード発振の半導体レーザおよびマルチモード発振の半導体レーザと、高周波発振回路とを有する。高周波発振回路は、シングルモード発振の半導体レーザをマルチモード発振に変換するために、当該半導体レーザの駆動電流に重畳する高周波電流を発生する。この装置は、高周波電流に起因する不要輻射を防止する手段を有する。この手段は、マルチモード発振の半導体レーザの給電ラインに設けられた高周波成分吸収回路を含む。高周波成分吸収回路は、バンドパスフィルタ、チョークコイル、またはフェライトビーズである。

【先行技術文献】

【特許文献】

【0004】

【文献】特開平９－２７０５５４号公報

【文献】特開２００２－２８８８６４号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

複数の半導体発光素子を個別に駆動する場合、通常であれば、半導体発光素子毎に独立した駆動回路を用いる。しかし、例えば共通の基板状にモノリシック集積された複数の半導体発光素子などにおいては、カソードが共通で設けられている場合がある。そのような場合、複数の駆動回路が共通カソードを介して互いに短絡することとなり、各半導体発光素子を個別に駆動する場合、駆動電流が共通カソードを通じて他の半導体発光素子に回り込まないための工夫が必要となる。本開示は、カソードが共通で設けられている複数の半導体発光素子を個別に駆動することが可能な発光素子駆動回路を提供することを目的とする。

【課題を解決するための手段】

【0006】

本開示の一側面の発光素子駆動回路は、互いに共通のカソードを有する複数の半導体発光素子をそれぞれパルス駆動する複数の駆動回路を備える。各駆動回路は、当該駆動回路が駆動する半導体発光素子と並列に接続され、該半導体発光素子の非発光時には該半導体発光素子のカソード側の第１のノードからアノード側の第２のノードへ電流を流し、該半導体発光素子の発光時には電流を制限する電流制御要素と、一方の電極が第１のノードと電気的に接続された第１の蓄電素子と、制御端子及び一対の電流端子を有し、一方の電流端子が第１の蓄電素子の他方の電極と電気的に接続され、他方の電流端子が第２のノードと電気的に接続されたスイッチング素子と、第１の電流遮断要素と、を有する。複数の駆動回路の第１の蓄電素子の他方の電極は互いに共通の第１の定電位線と電気的に接続されている。複数の駆動回路の第２のノードは、第１の電流遮断要素を介して互いに電気的に接続されて互いに短絡しておらず、第１の電流遮断要素を介して、第１の定電位線よりも低電位であり互いに共通の第２の定電位線と電気的に接続されている。第１の電流遮断要素は、少なくとも特定周波数もしくは特定期間の電流を遮断または抑制する要素であって、少なくともスイッチング素子がオン状態であるときに電流を遮断もしくは抑制する。

【0007】

この発光素子駆動回路において、第１の蓄電素子の一方の電極は第１のノードと電気的に接続され、他方の電極は第１の定電位線（例えは正の電源配線）と電気的に接続されている。更に、第１のノードには電流制御要素が接続され、電流制御要素は半導体発光素子の非発光時に第１のノードから第２のノードへ電流を流す。第２のノードは、第１の定電位線よりも低電位である第２の定電位線（例えばグランド配線）と電気的に接続されている。従って、各駆動回路のスイッチング素子がオフ状態であるとき（すなわち半導体発光素子の非発光時）、第１の定電位線から各駆動回路の第１の蓄電素子に電流が供給され、第１の蓄電素子において電荷が蓄積される。

【0008】

そして、或る駆動回路のスイッチング素子がオン状態とされると、当該駆動回路の第１の蓄電素子に蓄積された電荷は、第１の蓄電素子の他方の電極から第２のノード、半導体発光素子及び第１のノードを通って第１の蓄電素子の一方の電極へ戻る。これにより、当該駆動回路の半導体発光素子が駆動されて発光する。このとき、電流制御要素は電流を制限するので、電荷は迂回することなく半導体発光素子へ流れることができる。また、仮に第１の電流遮断要素が設けられていない場合、電荷の一部は、第２のノードから他の駆動回路の第２のノードへ流れ、他の駆動回路の半導体発光素子及び共通カソードを通って当該駆動回路の第１の蓄電素子へ戻る。この場合、他の駆動回路の半導体発光素子も発光してしまい、半導体発光素子の個別駆動を実現できない。これに対し、上記の発光素子駆動回路では、複数の駆動回路の第２のノードの間に第１の電流遮断要素が介在しており、複数の駆動回路の第２のノードは互いに短絡していない。故に、電荷の一部が第２のノードから他の駆動回路の第２のノードへ流れることを遮断または抑制し、他の駆動回路の半導体発光素子が発光することを防いで個別駆動を実現することができる。

【0009】

本開示の一側面において、複数の駆動回路それぞれは、共通の第１の定電位線と第１の蓄電素子の他方の電極との間に接続された第２の電流遮断要素を更に有し、第２の電流遮断要素は、少なくとも特定周波数もしくは特定期間の電流を遮断または抑制する要素であって、少なくともスイッチング素子がオン状態であるときに電流を遮断もしくは抑制してもよい。この場合、スイッチング素子がオン状態であるときに第１の定電位線から電流がスイッチング素子を通って第２のノードに流れることを防ぎ、第２のノードの電位上昇を抑制することができる。これにより、スイッチング素子の制御端子と他方の電流端子との間の電位差（一例ではＦＥＴのゲート－ソース間電圧）を保ち、スイッチング素子のオン／オフを安定して行うことができる。

【0010】

本開示の一側面において、複数の駆動回路それぞれは、第１の蓄電素子の他方の電極と第２の電流遮断要素との間のノードに一方の電極が接続され、第２のノードに他方の電極が接続された第２の蓄電素子を更に有してもよい。この場合、各駆動回路のスイッチング素子がオフ状態であるとき（すなわち半導体発光素子の非発光時）、第１の定電位線から各駆動回路の第２の蓄電素子に電流が供給され、第２の蓄電素子において電荷が蓄積される。そして、半導体発光素子を発光させて第１の蓄電素子の電荷が排出された後、第２の電流遮断要素による電流の遮断または抑制にかかわらず、第２の蓄電素子に蓄積されている電荷でもって第１の蓄電素子を瞬時に再充電することができる。

【0011】

本開示の一側面において、第２の蓄電素子の容量は第１の蓄電素子の容量よりも大きくてもよい。この場合、例えば短い時間間隔でもって半導体発光素子を複数回発光させる場合に、第２の電流遮断要素による電流の遮断または抑制にかかわらず、第１の蓄電素子を発光のたびに再充電することができる。

【0012】

本開示の一側面において、第１の電流遮断要素はインダクタを含んでもよい。この場合、インダクタはローパスフィルタとして機能し、パルス駆動における高い周波数の電流を遮断または抑制することができる。従って、スイッチング素子がオン状態とされる際に通過しようとする電流を遮断もしくは抑制することができる。

【0013】

本開示の一側面において、電流制御要素は抵抗素子を含んでもよい。この場合、電流制御要素のインピーダンスが半導体発光素子の順方向のインピーダンスよりも高くなるので、半導体発光素子の発光時に電流を制限することができる。また、電流制御要素のインピーダンスが半導体発光素子の逆方向のインピーダンスよりも低くなるので、半導体発光素子の非発光時には電流を流すことができる。

【0014】

本開示の一側面において、複数の半導体発光素子は共通の半導体基板上に集積されてもよい。この場合、複数の半導体発光素子のカソードを互いに共通とすれば、半導体基板を小さくでき、発光装置の小型化に寄与できる。

【発明の効果】

【0015】

本開示によれば、カソードが共通で設けられている複数の半導体発光素子を個別に駆動できる発光素子駆動回路を提供することが可能となる。

【図面の簡単な説明】

【0016】

【図1】本開示の一実施形態に係る発光素子駆動回路１の構成を示す回路図である。

【図2】半導体発光素子アレイ１４を概略的に示す平面図である。

【図3】各駆動回路２Ａ～２Ｄのトランジスタ３がオフ状態であるとき（すなわち発光素子４の非発光時）に流れる電流Ｉａを示す図である。

【図4】駆動回路２Ａのトランジスタ３がオン状態とされたときに流れる駆動電流Ｉｂを示す図である。

【図5】第１の比較例に係る駆動回路２０Ａの構成を示す回路図である。

【図6】第２の比較例に係る駆動回路２０Ｂの構成を示す回路図である。

【図7】第３の比較例に係る駆動回路２０Ｃの構成を示す回路図である。

【図8】第４の比較例に係る駆動回路３０の構成を示す回路図である。

【図9】図８に示された回路において、或るトランジスタ３がオン状態とされたときに流れる電流を示す図である。

【図10】一実施形態の駆動回路１が備える電源系統を概念的に示す回路図である。

【図11】トランジスタ３がオン状態となったとき（すなわち発光素子４の発光時）の、キャパシタ７からの電流経路を示す図である。

【図12】２つの半導体発光素子４を個別に駆動する（すなわち駆動回路２Ａ，２Ｂのみを備える）発光素子駆動回路の動作をシミュレーションした結果を示すグラフである。

【図13】４つの半導体発光素子４を個別に駆動する一実施形態の駆動回路１を実際に作製し、発光の様子を撮った画像である。

【図14】一変形例に係る駆動回路１Ａの構成を示す回路図である。

【発明を実施するための形態】

【0017】

本開示の発光素子駆動回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。なお、下記の説明において、電気的に接続されるとは、特に明示がない限り、抵抗が実質的にゼロである導電線によって接続されている場合、及び、抵抗等の電子部品を介して接続されている場合の双方を含む。また、短絡するとは、実質的にゼロの電気抵抗でもって互いに接続されることをいう。

【0018】

図１は、本開示の一実施形態に係る発光素子駆動回路１（以下、単に駆動回路１という）の構成を示す回路図である。図１に示すように、この駆動回路１は、複数（図示例では４つ）の駆動回路２Ａ～２Ｄを備える。各駆動回路２Ａ～２Ｄは、互いに共通のカソードを有する複数（図示例では４つ）の半導体発光素子４（以下、単に発光素子４という）をそれぞれパルス駆動する回路である。発光素子４は、例えばレーザダイオードである。発光素子４の出力波長は、例えば近赤外域に含まれる。一実施例では、各発光素子４のピーク発振波長は９０５ｎｍであり、各発光素子４のピーク出力は例えば１００Ｗである。この場合、例えばＬｉＤＡＲ（Light Detection and Ranging）に好適な半導体発光素子アレイを提供できる。

【0019】

図２は、半導体発光素子アレイ１４を概略的に示す平面図である。半導体発光素子アレイ１４は、共通の半導体基板１７上に複数の発光素子４が集積されたモノリシック構造を有する。出力波長が近赤外域である場合、半導体基板１７の材料は例えばＧａＡｓまたはＩｎＰなどであり、活性層を含む半導体層の材料は例えばＡｌＧａＡｓ、ＩｎＧａＡｓまたはＩｎＧａＡｓＰである。半導体基板１７の裏面には共通のカソード電極が設けられ、半導体層上には互いに分離された複数のアノード電極が設けられている。半導体発光素子アレイ１４は、複数のアノード電極にそれぞれ接続された複数のアノード端子１５と、共通のカソード電極に接続された一つのカソード端子１６とを有する。

【0020】

再び図１を参照する。各駆動回路２Ａ～２Ｄは、互いに同一の回路構成を有する。各駆動回路２Ａ～２Ｄは、トランジスタ３と、キャパシタ５（第１の蓄電素子）と、電流制御要素６と、キャパシタ７（第２の蓄電素子）と、電流遮断要素８（第１の電流遮断要素）と、電流遮断要素９（第２の電流遮断要素）と、抵抗素子１３とを有する。

【0021】

トランジスタ３は、本実施形態におけるスイッチング素子の例であって、各発光素子４を個別に駆動するための選択手段である。トランジスタ３は、例えば電界効果トランジスタ（ＦＥＴ）である。以下においては、トランジスタ３がエンハンスメント型のｎチャネルＭＯＳＦＥＴである場合を例示するが、トランジスタ３はこれに限られるものではない。また、トランジスタ３はＦＥＴに限られず、例えばバイポーラトランジスタであってもよい。トランジスタ３は、制御端子及び一対の電流端子を有する。トランジスタ３がＦＥＴである場合、制御端子はゲートであり、一対の電流端子はソース及びドレインである。トランジスタ３がバイポーラトランジスタである場合、制御端子はベースであり、一対の電流端子はコレクタ及びエミッタである。なお、図１には、トランジスタ３が内部に有する寄生ダイオード１２が明示されている。

【0022】

電流制御要素６は、該電流制御要素６が属する駆動回路が駆動する発光素子４と並列に接続されている。具体的には、発光素子４のカソード側のノードＮ₁（第１のノード）と、アノード側のノードＮ₂（第２のノード）との間において、電流制御要素６と発光素子４とが互いに並列に接続されている。電流制御要素６は、発光素子４の非発光時にはノードＮ₁からノードＮ₂へ電流を流し、発光素子４の発光時にはノードＮ₂からノードＮ₁への電流を制限する。電流制御要素６は、例えば抵抗素子またはダイオードといった様々な電子部品を個別に又は複合して含むことができる。図では、電流制御要素６として抵抗素子を例示する。この場合、ノードＮ₁からノードＮ₂への電流方向に関しては、発光素子４の逆方向になるため抵抗素子を介して電流が流れ、ノードＮ₂からノードＮ₁への電流方向に関しては、発光素子４の順方向になるため発光素子４を介して電流が流れる。電流制御要素６が抵抗素子である場合、その抵抗値は例えば５Ω以上１ｋΩ以下である。なお、電流制御要素６がダイオードである場合、該ダイオードの接続方向は、発光素子４とは逆向き（ノードＮ₁がアノード側、ノードＮ₂がカソード側）となる。なお、電流制御要素６の抵抗値が小さいほど、後述するキャパシタ５への蓄電速度を速めることができる。

【0023】

キャパシタ５は、例えば回路基板上に実装されたチップコンデンサである。キャパシタ５は、一対の電極を有し、該一対の電極間に電荷を蓄積する。キャパシタ５の容量値は、例えば５００ｐＦ以上１５００ｐＦ以下である。なお、キャパシタ５の容量値は、発光素子４から出力されるパルス光のピーク出力及びパルス幅に影響する。キャパシタ５の容量値が大きいほど、パルス光のピーク出力及びパルス幅が大きくなる。キャパシタ５の一方の電極は、ノードＮ₁と電気的に接続されている。キャパシタ５の他方の電極は、トランジスタ３の一方の電流端子（例えばドレイン）と、実質的にゼロの抵抗でもって電気的に接続されている。トランジスタ３の他方の電流端子（例えばソース）は、ノードＮ₂と、実質的にゼロの抵抗でもって電気的に接続されている。なお、ノードＮ₂の電位は、トランジスタ３の制御端子に印加される電圧の基準電位とされる。

【0024】

キャパシタ５の他方の電極は、互いに直列に接続された抵抗素子１３及び電流遮断要素９を介して、電源線１０（第１の定電位線）と電気的に接続されている。電源線１０は、駆動回路２Ａ～２Ｄに対して共通に設けられた正電位の電源線である。電源線１０は、電源線１０よりも低電位である基準電位線１１（第２の定電位線）との間に所定の電源電圧を供給する。基準電位線１１もまた、駆動回路２Ａ～２Ｄに対して共通に設けられている。

【0025】

電流遮断要素８は、ノードＮ₂と基準電位線１１との間に電気的に接続されている。具体的には、電流遮断要素８の一端がノードＮ₂と電気的に接続され、他端が基準電位線１１と電気的に接続されている。すなわち、駆動回路２Ａ～２ＤのノードＮ₂は、電流遮断要素８を介して互いに電気的に接続されており、互いに短絡していない。また、駆動回路２Ａ～２ＤのノードＮ₂は、必ず電流遮断要素８を介して基準電位線１１と電気的に接続されている。ノードＮ₂と電流遮断要素８との間、及び電流遮断要素８と基準電位線１１との間の抵抗は、実質的にゼロである。

【0026】

電流遮断要素８は、少なくとも特定周波数もしくは特定期間の電流を遮断または抑制する要素である。ここでいう特定周波数とは、パルス駆動電流の立ち上がり及び立ち下がりの周波数であり、特定期間とは、パルス駆動電流の立ち上がりから立ち下がりまでの期間をいう。すなわち、電流遮断要素８は、少なくともトランジスタ３がオン状態であるときに電流を遮断もしくは抑制する。特定周波数の電流を遮断または抑制する要素としては、例えばフェライトビーズなどのインダクタ、または抵抗素子が挙げられる。特定期間の電流を遮断または抑制する要素としては、例えばトランジスタが挙げられる。電流遮断要素８は、これらの電子部品を個別に又は複合して含むことができる。図１は、電流遮断要素８としてインダクタのみからなる回路を例示する。その場合、電流遮断要素８はローパスフィルタとして機能する。

【0027】

電流遮断要素９は、電源線１０と、キャパシタ５の上記他方の電極（すなわち電源線１０側の電極）との間に接続されている。言い換えると、キャパシタ５の他方の電極は、電流遮断要素９を介して電源線１０と電気的に接続されている。電流遮断要素９は、電流遮断要素８と同様に、少なくとも特定周波数もしくは特定期間の電流を遮断または抑制する要素であって、少なくともトランジスタ３がオン状態であるときに電流を遮断もしくは抑制する。特定周波数の電流を遮断または抑制する要素としては、例えばインダクタまたは抵抗素子が挙げられる。特定期間の電流を遮断または抑制する要素としては、例えばトランジスタが挙げられる。電流遮断要素９は、これらの電子部品を個別に又は複合して含むことができる。図１は、電流遮断要素９としてインダクタのみからなる回路を例示する。その場合、電流遮断要素９はローパスフィルタとして機能する。なお、電流遮断要素８，９がローパスフィルタである場合、それらのカットオフ周波数は互いに等しくてもよく、互いに異なってもよい。また、電流遮断要素８，９が共にインダクタである場合、それらのインダクタンスは互いに等しくてもよく、互いに異なってもよい。

【0028】

キャパシタ７は、例えば回路基板上に実装されたチップコンデンサである。キャパシタ７は、一対の電極を有し、該一対の電極間に電荷を蓄積する。キャパシタ７の容量値は、キャパシタ５の容量値よりも大きく、例えば０．１μＦ以上である。言い換えると、キャパシタ７の容量値は、例えばキャパシタ５の容量値の１００倍以上である。キャパシタ７の一方の電極は、ノードＮ₃と電気的に接続されている。ノードＮ₃は、キャパシタ５の電源線１０側の電極と電流遮断要素９との間（本実施形態では、抵抗素子１３と電流遮断要素９との間）のノードである。キャパシタ７の他方の電極は、ノードＮ₂と電気的に接続されている。

【0029】

以上に説明した駆動回路１において、キャパシタ５の一方の電極はノードＮ₁と電気的に接続され、他方の電極は電源線１０と電気的に接続されている。更に、ノードＮ₁には電流制御要素６が接続され、電流制御要素６は発光素子４の非発光時にノードＮ₁からノードＮ₂へ電流を流す。ノードＮ₂は、電源線１０よりも低電位である基準電位線１１と電気的に接続されている。従って、各駆動回路２Ａ～２Ｄのトランジスタ３がオフ状態であるとき（すなわち発光素子４の非発光時）、図３に示すように、電源線１０から各駆動回路２Ａ～２Ｄのキャパシタ５に電流Ｉａが供給され、キャパシタ５において電荷が蓄積される。

【0030】

そして、或る駆動回路（ここでは駆動回路２Ａとして説明する）のトランジスタ３がオン状態とされると、当該駆動回路２Ａのキャパシタ５に蓄積された電荷は、図４に示すように、駆動電流Ｉｂとしてキャパシタ５の電源線１０側の電極からトランジスタ３、ノードＮ₂、発光素子４及びノードＮ₁を通って瞬時に流れ、キャパシタ５の逆側の電極に戻る。これにより、当該駆動回路２Ａの発光素子４がパルス駆動されて発光する。このとき、電流制御要素６は電流を制限するので、駆動電流Ｉｂは迂回することなく発光素子４へ流れることができる。また、抵抗素子１３は、キャパシタ７に蓄積された電荷がトランジスタ３へ流れることを阻害する。なお、同様の動作は駆動回路２Ｂ，２Ｃ，２Ｄのいずれにおいても可能である。

【0031】

ここで、本実施形態に係る駆動回路１によって得られる作用効果について、比較例とともに説明する。図５は、第１の比較例に係る駆動回路２０Ａの構成を示す回路図である。この駆動回路２０Ａは、単一の発光素子４Ａを駆動するための回路であって、発光素子４Ａのカソードと基準電位線１１との間に直列に接続されたトランジスタ２１と、電源線１０と基準電位線１１との間に直列に接続され、且つ互いに直列に接続された抵抗素子２３及びキャパシタ２２とを有する。発光素子４のアノードは、抵抗素子２３とキャパシタ２２との間のノードに接続されている。

【0032】

この駆動回路２０Ａにおいて、トランジスタ２１がオフ状態であるときには、電源線１０からの電流がキャパシタ２２に供給され、キャパシタ２２に電荷が蓄積される。そして、トランジスタ２１がオン状態になると、キャパシタ２２に蓄積された電荷は、発光素子４Ａ及びトランジスタ２１を通って基準電位線１１へ瞬時に流れる。これにより、発光素子４Ａがパルス駆動されて発光する。

【0033】

図６は、共通カソードを有する４つの発光素子４を駆動するための第２の比較例に係る駆動回路２０Ｂの構成を示す回路図である。この駆動回路２０Ｂは、発光素子４毎に設けられた抵抗素子２３及びキャパシタ２２と、４つの発光素子４に対して共通に設けられたトランジスタ２１とを備える。各発光素子４と抵抗素子２３及びキャパシタ２２との接続態様は、図５と同様である。トランジスタ２１は、４つの発光素子４の共通カソードと基準電位線１１との間に直列に接続されている。電源線１０は、各発光素子４に対して共通である。

【0034】

この駆動回路２０Ｂにおいて、トランジスタ２１がオフ状態であるときには、電源線１０からの電流が各キャパシタ２２に供給され、各キャパシタ２２に電荷が蓄積される。そして、トランジスタ２１がオン状態になると、各キャパシタ２２に蓄積された電荷は、各発光素子４及びトランジスタ２１を通って基準電位線１１へ瞬時に流れる。これにより、４つの発光素子４が同時にパルス駆動されて発光する。従って、この駆動回路２０Ｂでは４つの発光素子４を個別に駆動することはできない。

【0035】

そこで、共通カソードを有する４つの発光素子４を個別に駆動するための改良を検討する。図７は、改良した第３の比較例に係る駆動回路２０Ｃを示す回路図である。この駆動回路２０Ｃは、図６の駆動回路２０Ｂの構成に加えて、４つのトランジスタ２４、４つのトランジスタ２５、及び抵抗素子２６を更に備える。

【0036】

トランジスタ２４，２５は、発光素子４毎に設けられたスイッチング回路を構成する。トランジスタ２４は、共通の電源線１０とキャパシタ２２及び発光素子４との間に直列に接続され、キャパシタ２２へ供給される電流を制御する。トランジスタ２５は、抵抗素子２７と直列回路を構成し、該直列回路の抵抗素子２７側の一端は電源線１０に接続され、他端は基準電位線１１に接続されている。トランジスタ２５と抵抗素子２７との間のノードはトランジスタ２４の制御端子に接続されており、該ノードの電位がトランジスタ２４の制御端子に印加される。すなわち、トランジスタ２５のオン／オフに対応してトランジスタ２４のオン／オフが切り替えられる。トランジスタ２４は例えばｐチャネルＭＯＳＦＥＴであり、トランジスタ２５は例えばｎチャネルＭＯＳＦＥＴである。このような構成によれば、高耐圧のスイッチング回路を構成することができる。抵抗素子２６は、４つのキャパシタ２２と共通の基準電位線１１との間に直列に接続されている。

【0037】

この駆動回路２０Ｃにおいては、まず、発光させたい発光素子４に対応するキャパシタ２２に電荷を蓄積するために、当該発光素子４に対応するトランジスタ２５をオン状態とする。これにより、当該発光素子４に対応するトランジスタ２４がオン状態となり、当該キャパシタ２２に電荷が蓄積される。その後、トランジスタ２１をオン状態にすると、当該キャパシタ２２から当該発光素子４に電流が瞬時に供給され、当該発光素子４がパルス駆動されて発光する。

【0038】

しかしながら、この駆動回路２０Ｃには次の問題がある。すなわち、発光させたい発光素子４に対応するキャパシタ２２に電荷を蓄積すると、当該キャパシタ２２の両端電圧が上昇する。トランジスタ２１がオフ状態である間、この両端電圧は、当該発光素子４を介して他の３つの発光素子４のカソードに逆バイアスとして印加され、この逆バイアスに比例した大きさの逆電流が、発光素子４を流れて他の３つのキャパシタ２２に供給される。これにより、他の３つのキャパシタ２２にも電荷が蓄積されてしまう。従って、トランジスタ２１をオン状態にすると、各キャパシタ２２から各発光素子４に電流が瞬時に供給され、４つの発光素子４が同時にパルス駆動されて発光することとなる。すなわち、この駆動回路２０Ｃでも、４つの発光素子４を個別に駆動することは難しい。

【0039】

そこで、本発明者は、共通カソードを有する４つの発光素子４を個別に駆動するための回路について更に検討を重ねた。図８は、第４の比較例に係る駆動回路３０を示す回路図である。この駆動回路３０は、各発光素子４毎に設けられたトランジスタ３、キャパシタ５、及び電流制御要素６を備える。なお、トランジスタ３、キャパシタ５、及び電流制御要素６の相互接続関係は図１に示した本実施形態と同様である。但し、駆動回路３０では、キャパシタ５の電源線１０側の電極は抵抗素子１３のみを介して共通の電源線１０と接続されており、ノードＮ₂は基準電位線１１に短絡している。また、キャパシタ７（図１を参照）は設けられていない。

【0040】

この駆動回路３０において、各トランジスタ３がオフ状態であるとき（すなわち発光素子４の非発光時）、電源線１０から各キャパシタ５に電流が供給され、キャパシタ５において電荷が蓄積される。そして、或るトランジスタ３（例として左端のトランジスタ３）がオン状態とされると、当該トランジスタ３に接続されたキャパシタ５に蓄積された電荷は、図９に示すように、駆動電流Ｉｂとしてトランジスタ３、ノードＮ₂、発光素子４及びノードＮ₁を通って瞬時に流れ、キャパシタ５に戻る。これにより、当該発光素子４がパルス駆動されて発光する。このとき、電流制御要素６は電流を制限するので、駆動電流Ｉｂは迂回することなく発光素子４へ流れることができる。

【0041】

しかしながら、図９に示すように、駆動電流Ｉｂの一部Ｉｂａは、ノードＮ₂から他の発光素子４のノードＮ₂へ流れ、他の発光素子４及び共通カソードを通って元のキャパシタ５へ戻る。この場合、他の発光素子４も発光してしまい、発光素子４の個別駆動を実現できない。

【0042】

これに対し、図１に示す本実施形態の駆動回路１では、駆動回路２Ａ～２ＤのノードＮ₂の間に電流遮断要素８が介在しており、駆動回路２Ａ～２ＤのノードＮ₂は互いに短絡していない。電流遮断要素８は、少なくとも特定周波数もしくは特定期間の電流を遮断または抑制する要素であって、少なくともトランジスタ３がオン状態であるときに電流を遮断もしくは抑制する。故に、駆動電流Ｉｂの一部がノードＮ₂から他の駆動回路のノードＮ₂へ流れることを遮断または抑制し、他の駆動回路の発光素子４が発光することを防いで個別駆動を実現することができる。

【0043】

また、本実施形態のように、駆動回路２Ａ～２Ｄそれぞれは、共通の電源線１０とキャパシタ５の電源線１０側の電極との間に接続された電流遮断要素９を有してもよい。電流遮断要素９は、電流遮断要素８と同様に、少なくとも特定周波数もしくは特定期間の電流を遮断または抑制する要素であって、少なくともトランジスタ３がオン状態であるときに電流を遮断もしくは抑制する。この場合、トランジスタ３がオン状態であるときに電源線１０から電流がトランジスタ３を通ってノードＮ₂に流れることを防ぐ。故に、該電流が電流遮断要素８を通過することによるノードＮ₂の電位上昇を抑制することができる。これにより、トランジスタ３の制御端子（例えばゲート）と他方の電流端子（例えばソース）との間の電位差（ゲート－ソース間電圧）を保ち、トランジスタ３のオン／オフを安定して行うことができる。

【0044】

本実施形態のように、駆動回路２Ａ～２Ｄそれぞれは、キャパシタ５の電源線１０側の電極と電流遮断要素９との間のノードＮ₃に一方の電極が接続され、ノードＮ₂に他方の電極が接続されたバイパスコンデンサとしてのキャパシタ７を有してもよい。この場合、トランジスタ３がオフ状態であると（すなわち発光素子４の非発光時）、電源線１０からキャパシタ７に電流が供給され、キャパシタ７において電荷が蓄積される。そして、発光素子４を発光させてキャパシタ５の電荷が排出された後、電流遮断要素９による電流の遮断または抑制にかかわらず、キャパシタ７に蓄積されている電荷でもってキャパシタ５を瞬時に再充電することができる。従って、短時間で再び発光素子４を発光させることができ、各発光素子４の高速駆動が可能となる。

【0045】

ここで、図１０は、本実施形態の駆動回路１が備える電源系統を概念的に示す回路図である。図１０には、説明の簡単化のため、駆動回路２Ａ～２Ｄのうち２つの駆動回路２Ａ，２Ｂが有する、キャパシタ７と、電流遮断要素８としてのインダクタと、電流遮断要素９としてのインダクタとが示されている。また、図１０には、共通の電源線１０と、共通の基準電位線１１とが併せて示されている。駆動回路１では、電流遮断要素８，９を構成する複数のインダクタによってフィルタ回路が構成されており、各駆動回路２Ａ，２Ｂの電源系統は、このフィルタ回路によって互いに仮想的に分離されている。図中には、駆動回路２Ａに電源電圧を供給する仮想的な電源線１０ａ及び基準電位線１１ａと、駆動回路２Ｂに電源電圧を供給する仮想的な電源線１０ｂ及び基準電位線１１ｂとが示されている。

【0046】

このフィルタ回路において、各インダクタは、パルス駆動電流の立ち上がり及び立ち下がりの周波数を含む高周波数域を遮断するローパスフィルタとして機能する。また、キャパシタ７は、当該周波数における電源インピーダンス（負荷が接続されている箇所から見た電源側のインピーダンス）を下げるためのバイパスコンデンサとして機能する。

【0047】

図１１は、トランジスタ３がオン状態となったとき（すなわち発光素子４の発光時）の、キャパシタ７からの電流経路を示す図である。図１１に示すように、キャパシタ７の電源線１０側の電極から出力された電流Ｉｃは、トランジスタ３を通ったのち、ノードＮ₂を経てキャパシタ７の基準電位線１１側の電極へ戻る。このように、発光素子４の発光時、キャパシタ７から出力された電流Ｉｃは全てキャパシタ７へ戻り、電流遮断要素８へは向かわないので、ノードＮ₂の電位を上昇させる要因にはならない。

【0048】

図１２は、２つの発光素子４を個別に駆動する（すなわち駆動回路２Ａ，２Ｂのみを備える）発光素子駆動回路の動作をシミュレーションした結果を示すグラフである。このシミュレーションでは、一方の発光素子４を発光させ、その間、他方の発光素子４を消光状態で維持した。図１２の横軸は時間（単位：ナノ秒）を表し、縦軸は発光素子４を流れる電流の大きさを表す。同図に示すように、一方の発光素子４の電流（グラフＧ１）はパルス状に変化しており、一方の発光素子４にはパルス駆動電流Ｉｂが供給されたことがわかる。また、他方の発光素子４の電流（グラフＧ２）は全く変化しておらず、他方の発光素子４にはパルス駆動電流Ｉｂが殆ど供給されないことがわかる。すなわち、本実施形態の駆動回路１によれば、発光させる発光素子４の光出力Ｐａと、発光させない発光素子４の光出力Ｐｂとの比（Ｐｂ／Ｐａ）を極めて小さくすることができる。

【0049】

図１３は、４つの発光素子４を個別に駆動する本実施形態の駆動回路１を実際に作製し、発光の様子を撮った画像である。同図には、発光する一つの発光素子４に対応する領域Ａ₂と、その両隣に隣接する発光しない２つの発光素子４に対応する領域Ａ₁，Ａ₃とが示されている。同図に示されるように、発光する明るい領域Ａ₂と比較して、発光しない領域Ａ₁，Ａ₃の暗さの度合いが極めて高いことがわかる。

【0050】

本実施形態のように、キャパシタ７の容量はキャパシタ５の容量より大きくてもよい。この場合、例えば短い時間間隔でもって発光素子４を複数回発光させる場合に、電流遮断要素９による電流の遮断または抑制にかかわらず、キャパシタ５を発光のたびに再充電することができる。

【0051】

本実施形態のように、電流遮断要素８はインダクタを含んでもよい。この場合、インダクタはローパスフィルタとして機能し、パルス駆動における高い周波数の電流を遮断または抑制することができる。従って、トランジスタ３がオン状態とされる際に通過しようとする電流を遮断もしくは抑制することができる。

【0052】

本実施形態のように、電流制御要素６は抵抗素子を含んでもよい。この場合、電流制御要素６のインピーダンスが発光素子４の順方向のインピーダンスよりも高くなるので、発光素子４の発光時に電流を制限することができる。また、電流制御要素６のインピーダンスが発光素子４の逆方向のインピーダンスよりも低くなるので、発光素子４の非発光時には電流を流すことができる。故に、発光素子４の非発光時にはノードＮ₁からノードＮ₂へ電流を流し、発光素子４の発光時には電流を制限する電流制御要素６を容易に実現することができる。また、抵抗素子の抵抗値を（より好ましくは、抵抗素子１３の抵抗値と併せて）適切に選択することにより、キャパシタ５に電荷が蓄積される速度を制御することができる。

【0053】

本実施形態のように、複数の発光素子４は共通の半導体基板１７上に集積されてもよい。この場合、複数の発光素子４のカソードを互いに共通とすれば、半導体基板１７を小さくでき、発光装置の小型化に寄与できる。

【0054】

（変形例）
図１４は、上記実施形態の一変形例に係る駆動回路１Ａを示す回路図である。この変形例では、駆動回路２Ａ～２Ｄのうち一の駆動回路（例えば駆動回路２Ｄ）のノードＮ₂が、電流遮断要素８を介することなく直接に（実質的にゼロの抵抗にて）基準電位線１１と電気的に接続されている。また、駆動回路２Ａ～２ＤのノードＮ₂は、互いに短絡することなく電流遮断要素８を介して互いに接続されている。従って、駆動回路２ＣのノードＮ₂は１つの電流遮断要素８を介して基準電位線１１と電気的に接続されており、駆動回路２ＢのノードＮ₂は２つの電流遮断要素８を介して基準電位線１１と電気的に接続されており、駆動回路２ＡのノードＮ₂は３つの電流遮断要素８を介して基準電位線１１と電気的に接続されている。

【0055】

駆動回路２Ａ～２ＤのノードＮ₂と基準電位線１１との接続態様は図１に示された形態に限られず、例えば本変形例のような形態であってもよい。本変形例においても、駆動回路２Ａ～２ＤのノードＮ₂が互いに短絡することなく電流遮断要素８を介して互いに接続されており、且つ、電流遮断要素８を介して又は直接に基準電位線１１と電気的に接続されているので、上記実施形態と同様の効果を奏することができる。

【0056】

本開示による発光素子駆動回路は、上述した実施形態及び変形例に限られるものではなく、他に様々な変形が可能である。例えば、図１では電流遮断要素８，９を構成するフィルタとしてインダクタを例示しているが、電流遮断要素８，９を構成するフィルタとしては、パルス駆動における高い周波数（例えばＧＨｚ帯）のＡＣ電流を遮断または抑制し、低い周波数（例えばＤＣ～ｋＨｚ帯）の電流を通すローパスフィルタまたはバンドパスフィルタであれば、例えばチップフェライトビーズ、ＲＣフィルタ回路など他の様々な要素を適用することができる。特に、チップフェライトビーズは各駆動回路毎に単一のチップで済み、駆動回路１を簡易に構成できる。

【0057】

また、電流遮断要素８，９のうち少なくとも一方は、必ずしもフィルタである必要はない。前述したように、図１の電流遮断要素８，９は、少なくとも特定周波数の電流を遮断または抑制する要素として、インダクタに代えて（或いはインダクタに加えて）抵抗素子を含んでもよい。特に、発光素子４の駆動周期が比較的長い場合には、電流遮断要素８，９は抵抗素子のみによって構成されてもよい。この場合、電流遮断要素８としての抵抗素子の一端がノードＮ₂と電気的に接続され、他端が基準電位線１１と電気的に接続される。また、キャパシタ５の他方の電極は、電流遮断要素９としての抵抗素子を介して電源線１０と電気的に接続される。但しこの場合、全ての周波数帯域において電流を抑制するので、電力損失が大きくなり、また、キャパシタ５の再充電に時間を要する。これに対し、電流遮断要素８，９がフィルタにより構成される場合、電力損失を小さくでき、また、キャパシタ５の再充電を短時間で行うことができる。

【0058】

また、前述したように、図１の電流遮断要素８，９のうち少なくとも一方は、少なくとも特定期間の電流を遮断または抑制する要素として、インダクタに代えて（或いはインダクタに加えて）トランジスタ等のスイッチング素子を含んでもよい。この場合、トランジスタ３がオン状態である期間（すなわち発光素子４の発光中）を含む一定の期間、スイッチング素子をオフ状態とし、他の期間においてはスイッチング素子をオン状態とするとよい。このような場合であっても、上記実施形態と同様の効果を奏することができる。但し、駆動回路の個数分のスイッチング素子と、それらのスイッチング素子を駆動するための制御回路などが更に必要となる。これに対し、電流遮断要素８，９がフィルタにより構成される場合、制御回路が必要なく、またスイッチング素子よりも安価に構成できるので、製造コストの削減や装置の小型化の点で有利である。

【0059】

また、図１では各駆動回路２Ａ～２Ｄがそれぞれ１個の発光素子４を駆動する場合を例示しているが、各駆動回路２Ａ～２Ｄはそれぞれ２個以上の発光素子４を駆動してもよい。言い換えると、発光素子４の個数は、駆動回路２Ａ～２Ｄの個数より多くてもよい。その場合、図１に示される各発光素子４は、互いに並列または直列に接続された２個以上の発光素子４にそれぞれ置き換えられる。

【符号の説明】

【0060】

１，１Ａ…発光素子駆動回路、２Ａ～２Ｄ…駆動回路、３…トランジスタ、４，４Ａ…半導体発光素子、５…キャパシタ、６…電流制御要素、７…キャパシタ、８…（第１の）電流遮断要素、９…（第２の）電流遮断要素、１０…電源線、１０ａ，１０ｂ…仮想的な電源線、１１…基準電位線、１１ａ，１１ｂ…仮想的な基準電位線、１２…寄生ダイオード、１３…抵抗素子、１４…半導体発光素子アレイ、１５…アノード端子、１６…カソード端子、１７…半導体基板、２０Ａ，２０Ｂ，２０Ｃ…駆動回路、２１…トランジスタ、２２…キャパシタ、２３…抵抗素子、２４，２５…トランジスタ、２６，２７…抵抗素子、３０…駆動回路、Ｎ₁…（第１の）ノード、Ｎ₂…（第２の）ノード、Ｎ₃…ノード。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】