特許 7428577 発振装置およびシンセサイザシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2024-01-29

(45)【発行日】2024-02-06

(54)【発明の名称】発振装置およびシンセサイザシステム

(51)【国際特許分類】

   H03L 7/14 20060101AFI20240130BHJP

   H03L 7/095 20060101ALI20240130BHJP

   H03K 5/00 20060101ALI20240130BHJP

【ＦＩ】

H03L7/14

H03L7/095

H03K5/00 K

【請求項の数】 11

(21)【出願番号】P 2020073631

(22)【出願日】2020-04-16

(65)【公開番号】P2021170739

(43)【公開日】2021-10-28

【審査請求日】2022-10-07

(73)【特許権者】

【識別番号】000232483

【氏名又は名称】日本電波工業株式会社

(74)【代理人】

【識別番号】110004222

【氏名又は名称】弁理士法人創光国際特許事務所

(74)【代理人】

【識別番号】100166006

【弁理士】

【氏名又は名称】泉 通博

(74)【代理人】

【識別番号】100154070

【弁理士】

【氏名又は名称】久恒 京範

(74)【代理人】

【識別番号】100153280

【弁理士】

【氏名又は名称】寺川 賢祐

(72)【発明者】

【氏名】木村 弘樹

(72)【発明者】

【氏名】土屋 昇一

【審査官】志津木 康

(56)【参考文献】

【文献】特開平０９－１７２３７２（ＪＰ，Ａ）

【文献】特開２０１１－０４０９６７（ＪＰ，Ａ）

【文献】特開２００６－２６１８９８（ＪＰ，Ａ）

【文献】特開平１１－３０８１０２（ＪＰ，Ａ）

【文献】特開平１１－０４１０９１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／０１６４５３２（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｌ１／００－９／００

Ｈ０３Ｋ５／００－９９／００

(57)【特許請求の範囲】

【請求項1】

入力信号に対応する周波数の発振信号を出力する発振器と、
前記発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号と、前記発振信号が前記基準信号にロックしていることを示すロック信号とを出力するＰＬＬ回路と、
一定の電圧レベルの第２信号を出力する第２信号出力部と、
前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記発振器に接続する第１切換部と、
前記第１切換部が前記第２信号出力部と前記発振器とを接続している状態において、前記ＰＬＬ回路が前記ロック信号を出力したことに基づき、前記第１切換部が前記ＰＬＬ回路と前記発振器とを接続する状態に切り換える制御部と
を備え、
前記制御部は、前記ＰＬＬ回路が予め定められた第１期間を超えて前記ロック信号を継続して出力したことに応じて、前記ＰＬＬ回路と前記発振器とを接続する、
発振装置。

【請求項2】

入力信号に対応する周波数の発振信号を出力する発振器と、
前記発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号と、前記発振信号が前記基準信号にロックしていることを示すロック信号とを出力するＰＬＬ回路と、
一定の電圧レベルの第２信号を出力する第２信号出力部と、
前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記発振器に接続する第１切換部と、
前記第１切換部が前記第２信号出力部と前記発振器とを接続している状態において、前記ＰＬＬ回路が前記ロック信号を出力したことに基づき、前記第１切換部が前記ＰＬＬ回路と前記発振器とを接続する状態に切り換える制御部と、
前記第２信号出力部および前記第１切換部の間に設けられ、前記第２信号出力部を前記第１切換部および第１終端回路のいずれか一方に接続する第３切換部と
を備え、
前記制御部は、前記第１切換部を制御して前記ＰＬＬ回路を前記発振器に接続した場合、前記第３切換部を制御して前記第２信号出力部を前記第１終端回路に接続する、
発振装置。

【請求項3】

入力信号に対応する周波数の発振信号を出力する発振器と、
前記発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号と、前記発振信号が前記基準信号にロックしていることを示すロック信号とを出力するＰＬＬ回路と、
一定の電圧レベルの第２信号を出力する第２信号出力部と、
前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記発振器に接続する第１切換部と、
前記第１切換部が前記第２信号出力部と前記発振器とを接続している状態において、前記ＰＬＬ回路が前記ロック信号を出力したことに基づき、前記第１切換部が前記ＰＬＬ回路と前記発振器とを接続する状態に切り換える制御部と、
前記ＰＬＬ回路および前記第１切換部の間に設けられ、前記ＰＬＬ回路を前記第１切換部および第２終端回路のいずれか一方に接続する第４切換部と
を備え、
前記制御部は、前記第１切換部を制御して前記第２信号出力部を前記発振器に接続した場合、前記第４切換部を制御して前記ＰＬＬ回路を前記第２終端回路に接続する、
発振装置。

【請求項4】

前記制御部は、前記ＰＬＬ回路が予め定められた第１期間を超えて前記ロック信号を継続して出力したことに応じて、前記ＰＬＬ回路と前記発振器とを接続する、請求項２または３に記載の発振装置。

【請求項5】

前記制御部は、
前記第１期間を計測する第１タイマと、
前記第１期間よりも短い予め定められた第２期間を計測する第２タイマと
を有し、
前記ＰＬＬ回路が前記第２タイマによる前記第２期間の計測が終了しても前記ロック信号を継続して出力したことに応じて、前記第１タイマによる前記第１期間の計測を開始し、
前記ＰＬＬ回路が前記第１タイマによる前記第１期間の計測が終了しても前記ロック信号を継続して出力したことに応じて、前記ＰＬＬ回路と前記発振器とを接続する、
請求項１または４に記載の発振装置。

【請求項6】

前記第１切換部と前記発振器との間にループフィルタが設けられている、請求項１から５のいずれか一項に記載の発振装置。

【請求項7】

前記基準信号を検出する基準信号検出部を更に備え、
前記制御部は、前記基準信号検出部の前記基準信号を検出していない検出結果に応じて、前記第２信号出力部を前記発振器に接続する、
請求項１から６のいずれか一項に記載の発振装置。

【請求項8】

前記基準信号が前記ＰＬＬ回路に入力されている間に前記ＰＬＬ回路が出力する前記第１信号の電圧レベルを検出する信号検出部を更に備え、
前記第２信号出力部は、前記第１信号の電圧レベルに基づく前記第２信号の前記一定の電圧レベルを出力する、
請求項７に記載の発振装置。

【請求項9】

入力信号に対応する周波数の発振信号を出力する発振器と、
前記発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号と、前記発振信号が前記基準信号にロックしていることを示すロック信号とを出力するＰＬＬ回路と、
一定の電圧レベルの第２信号を出力する第２信号出力部と、
前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記発振器に接続する第１切換部と、
前記第１切換部が前記第２信号出力部と前記発振器とを接続している状態において、前記ＰＬＬ回路が前記ロック信号を出力したことに基づき、前記第１切換部が前記ＰＬＬ回路と前記発振器とを接続する状態に切り換える制御部と、
前記基準信号を検出する基準信号検出部と、
前記基準信号が前記ＰＬＬ回路に入力されている間に前記ＰＬＬ回路が出力する前記第１信号の電圧レベルを検出する信号検出部と、
前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記信号検出部に接続する第２切換部と
を備え、
前記制御部は、前記第１切換部を制御して、前記基準信号を検出していない検出結果に応じて、前記第２信号出力部を前記発振器に接続し、
前記第２信号出力部は、前記第１信号の電圧レベルに基づく前記第２信号の前記一定の電圧レベルを出力する、
発振装置。

【請求項10】

前記制御部は、前記第２切換部を制御して、前記基準信号検出部が前記基準信号を検出した検出結果に応じて、前記ＰＬＬ回路を前記信号検出部に接続し、前記基準信号検出部が前記基準信号を検出していない検出結果に応じて、前記第２信号出力部を前記信号検出部に接続する、請求項９に記載の発振装置。

【請求項11】

請求項１から１０のいずれか一項に記載の前記発振装置と、
入力する電圧に応じた周波数の発振信号を出力する電圧制御発振器と、
前記電圧制御発振器の発振信号に基づく信号と、前記発振装置が出力する発振信号との位相を比較して、比較結果に応じた駆動信号を前記電圧制御発振器に出力するＰＬＬ制御装置と
を備える、シンセサイザシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、発振装置およびシンセサイザシステムに関する。

【背景技術】

【0002】

従来、単一の周波数で発振する発振素子を用いて異なる周波数の発振信号を安定に出力させる回路として、ＰＬＬ（Phase Locked Loop）回路といった位相同期回路が知られている。このようなＰＬＬ回路において、基準信号が供給されなくなっても、予め定められた電気信号を発振素子に供給する自走モードに切り換えることで、発振信号の出力を継続させる発振装置が知られている（例えば、特許文献１～４を参照）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１１－４０９６７号公報

【文献】特開２０１８－１４８５１４号公報

【文献】特開２０１７－９２７３８号公報

【文献】特開２００９－１５９０１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

このような発振装置は、基準信号の位相と発振信号の位相とを比較して制御するので、基準信号および発振信号の周波数が一致していても、ＰＬＬ回路が発振信号を基準信号にロックさせるように、位相を調節して発振周波数を変動させてしまうことがある。例えば、外部基準信号が入力したことに対応して、自走モードから外部基準信号に同期させるモードに切り換えると、発振信号の周波数が大きく変動してしまうことがあった。

【0005】

そこで、本発明はこれらの点に鑑みてなされたものであり、ＰＬＬ回路を有する発振装置において、外部基準信号に同期させる状態と自走モードで動作させる状態とを切り換えた場合に生じる発振周波数の変動を低減できるようにすることを目的とする。

【課題を解決するための手段】

【0006】

本発明の第１の態様においては、入力信号に対応する周波数の発振信号を出力する発振器と、前記発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号と、前記発振信号が前記基準信号にロックしていることを示すロック信号とを出力するＰＬＬ回路と、一定の電圧レベルの第２信号を出力する第２信号出力部と、前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記発振器に接続する第１切換部と、前記第１切換部が前記第２信号出力部と前記発振器とを接続している状態において、前記ＰＬＬ回路が前記ロック信号を出力したことに基づき、前記第１切換部が前記ＰＬＬ回路と前記発振器とを接続する状態に切り換える制御部とを備える、発振装置を提供する。

【0007】

前記制御部は、前記ＰＬＬ回路が予め定められた第１期間を超えて前記ロック信号を継続して出力したことに応じて、前記ＰＬＬ回路と前記発振器とを接続してもよい。

【0008】

前記制御部は、前記第１期間を計測する第１タイマと、前記第１期間よりも短い予め定められた第２期間を計測する第２タイマとを有し、前記ＰＬＬ回路が前記第２タイマによる前記第２期間の計測が終了しても前記ロック信号を継続して出力したことに応じて、前記第１タイマによる前記第１期間の計測を開始し、前記ＰＬＬ回路が前記第１タイマによる前記第１期間の計測が終了しても前記ロック信号を継続して出力したことに応じて、前記ＰＬＬ回路と前記発振器とを接続してもよい。

【0009】

前記第１切換部と前記発振器との間にループフィルタが設けられていてもよい。

【0010】

前記基準信号を検出する基準信号検出部を更に備え、前記制御部は、前記基準信号を検出していない検出結果に応じて、前記第２信号出力部を前記発振器に接続してもよい。

【0011】

前記基準信号が前記ＰＬＬ回路に入力されている間に前記ＰＬＬ回路が出力する前記第１信号の電圧レベルを検出する信号検出部を更に備え、前記第２信号出力部は、前記第１信号の電圧レベルに基づく前記第２信号の前記一定の電圧レベルを出力してもよい。

【0012】

前記ＰＬＬ回路および前記第２信号出力部のいずれか一方を前記信号検出部に接続する第２切換部を更に備えてもよい。

【0013】

前記制御部は、前記第２切換部を制御して、前記基準信号検出部が前記基準信号を検出した検出結果に応じて、前記ＰＬＬ回路を前記信号検出部に接続し、前記基準信号検出部が前記基準信号を検出していない検出結果に応じて、前記第２信号出力部を前記信号検出部に接続してもよい。

【0014】

前記第２信号出力部および前記第１切換部の間に設けられ、前記第２信号出力部を前記第１切換部および第１終端回路のいずれか一方に接続する第３切換部を更に備え、前記制御部は、前記第１切換部を制御して前記ＰＬＬ回路を前記発振器に接続した場合、前記第３切換部を制御して前記第２信号出力部を前記第１終端回路に接続してもよい。

【0015】

前記ＰＬＬ回路および前記第１切換部の間に設けられ、前記ＰＬＬ回路を前記第１切換部および第２終端回路のいずれか一方に接続する第４切換部を更に備え、前記制御部は、前記第１切換部を制御して前記第２信号出力部を前記発振器に接続した場合、前記第４切換部を制御して前記ＰＬＬ回路を前記第２終端回路に接続してもよい。

【0016】

本発明の第２の態様においては、第１の態様の前記発振装置と、入力する電圧に応じた周波数の発振信号を出力する電圧制御発振器と、前記電圧制御発振器の発振信号に基づく信号と、前記発振装置が出力する発振信号との位相を比較して、比較結果に応じた駆動信号を前記電圧制御発振器に出力するＰＬＬ制御装置とを備える、シンセサイザシステムを提供する。

【発明の効果】

【0017】

本発明によれば、ＰＬＬ回路を有する発振装置において、外部基準信号と同期させる状態と自走モードで動作させる状態とを切り換えた場合に生じる発振周波数の変動を低減できるという効果を奏する。

【図面の簡単な説明】

【0018】

【図1】本実施形態に係るシンセサイザシステム１０の構成例を示す。

【図2】比較対象の発振装置２０の構成例を示す。

【図3】本実施形態に係る発振装置１００の第１構成例を示す。

【図4】本実施形態に係るＰＬＬ回路２２０が出力するロック信号の第１例を示す。

【図5】本実施形態に係るＰＬＬ回路２２０が出力するロック信号の第２例を示す。

【図6】本実施形態に係る発振装置１００の第２構成例を示す。

【図7】本実施形態に係る発振装置１００の第３構成例を示す。

【図8】第３構成例の発振装置１００の動作フローの一例を示す。

【図9】比較対象の発振装置２０の発振周波数の変化の一例を示す。

【図10】第３構成例の発振装置１００の発振周波数の変化の一例を示す。

【発明を実施するための形態】

【0019】

［シンセサイザシステム１０の構成例］
図１は、本実施形態に係るシンセサイザシステム１０の構成例を示す。シンセサイザシステム１０は、予め定められた周波数帯域の発振信号を出力する。シンセサイザシステム１０は、例えば、数十ＭＨｚ程度から数十ＧＨｚ程度の範囲の発振信号を出力する。シンセサイザシステム１０は、一例として、４７０ＭＨｚ程度から７７０ＭＨｚ程度の範囲の発振信号を出力する。シンセサイザシステム１０は、発振装置１００と、電圧制御発振器１１０と、ＰＬＬ制御装置１２０と、出力調整部１３０と、制御部１４０とを備える。

【0020】

発振装置１００は、外部から供給される基準信号に同期して、予め定められた周波数の発振信号を出力する。発振装置１００は、例えば、数ＭＨｚ程度から数十ＭＨｚ程度の周波数の発振信号を出力する。本実施形態において、発振装置１００は、略４０ＭＨｚの周波数の発振信号を出力する例を説明する。また、基準信号の周波数を略１０ＭＨｚとする。

【0021】

電圧制御発振器１１０は、入力する電圧に応じた周波数の発振信号を出力する、発振周波数可変の発振器である。電圧制御発振器１１０は、例えば、数十ＭＨｚ程度から数十ＧＨｚ程度の範囲の周波数を有する発振信号を出力する。

【0022】

ＰＬＬ制御装置１２０は、電圧制御発振器１１０の発振信号に基づく信号と、発振装置１００が出力する発振信号との位相を比較して、比較結果に応じた駆動信号を電圧制御発振器１１０に出力する。ＰＬＬ制御装置１２０は、例えば、電圧制御発振器１１０の発振信号を分周する分周器と、分周器の出力信号の位相と発振装置１００の発振信号の位相とを比較する位相比較器と、位相比較器の比較結果を平滑化するループフィルタとを有する。

【0023】

ＰＬＬ制御装置１２０が有する分周器は、制御信号に応じて分周比が可変の分周器である。ＰＬＬ制御装置１２０は、分周器の分周比を異ならせることで、電圧制御発振器１１０の発振信号を異なる周波数に変更する駆動信号を出力する。ＰＬＬ制御装置１２０の具体的な構成は既知なので、詳細についての説明は省略する。

【0024】

出力調整部１３０は、電圧制御発振器１１０が出力する発振信号の信号レベルを調整する。出力調整部１３０は、例えば、可変アッテネータ１３２、増幅器１３４、信号レベル検出回路１３６、フィルタ部１３８等を有する。

【0025】

可変アッテネータ１３２は、入力信号の信号レベルを減衰させる。可変アッテネータ１３２は、例えば、制御信号に応じて減衰量が可変のアッテネータである。可変アッテネータ１３２は、増幅器１３４の前段および／または後段に設けられている。図１は、可変アッテネータ１３２が増幅器１３４の前段に設けられている例を示す。増幅器１３４は、入力する信号を増幅して出力する。増幅器１３４は、増幅率が固定の増幅器を有してよく、これに代えて、制御信号に応じて増幅率が可変の増幅器を有してもよい。

【0026】

信号レベル検出回路１３６は、シンセサイザシステム１０の出力信号の信号レベルを検出する。信号レベル検出回路１３６は、例えば、増幅器１３４の出力信号の信号レベルを検出する。信号レベル検出回路１３６は、検出した信号レベルの情報を制御部１４０に供給する。

【0027】

フィルタ部１３８は、電圧制御発振器１１０が出力する発振信号を通過させ、当該発振信号の周波数帯域とは異なる周波数の信号成分を低減させる。フィルタ部１３８は、バンドパスフィルタ、ローパスフィルタ、ハイパスフィルタのうち少なくとも１つを有する。

【0028】

制御部１４０は、発振装置１００、ＰＬＬ制御装置１２０、および出力調整部１３０を制御する。制御部１４０は、例えば、基準信号の検出結果に応じた制御信号を発振装置１００に供給して、発振装置１００が出力する発振信号の周波数を安定化させる。また、制御部１４０は、出力すべき周波数に応じた制御信号をＰＬＬ制御装置１２０に供給して、電圧制御発振器１１０が出力する発振信号の周波数を設定する。

【0029】

制御部１４０は、出力調整部１３０から受け取った信号レベルの情報に応じた制御信号を出力調整部１３０に供給して、出力調整部１３０が出力する出力信号を予め定められた信号レベルに調節してもよい。制御部１４０は、例えば、外部から受け取る指示信号に応じて、発振信号の周波数、信号レベル等を制御してもよい。また、制御部１４０は、ユーザ等からの出力周波数、信号レベル等の指示を受け付ける入力部等を更に有してもよい。

【0030】

制御部１４０は、集積回路等で構成されていることが望ましい。例えば、制御部１４０は、ＦＰＧＡ（Field Programmable Gate Array）、ＤＳＰ（Digital Signal Processor）、および／またはＣＰＵ（Central Processing Unit）を含む。

【0031】

制御部１４０の少なくとも一部をコンピュータ等で構成する場合、当該制御部１４０は、記憶部を含む。記憶部は、一例として、制御部１４０を実現するコンピュータ等のＢＩＯＳ（Basic Input Output System）等を格納するＲＯＭ（Read Only Memory）、および作業領域となるＲＡＭ（Random Access Memory）を含む。また、記憶部は、ＯＳ（Operating System）、アプリケーションプログラム、および／または当該アプリケーションプログラムの実行時に参照されるデータベースを含む種々の情報を格納してよい。即ち、記憶部は、ＨＤＤ（Hard Disk Drive）および／またはＳＳＤ（Solid State Drive）等の大容量記憶装置を含んでよい。

【0032】

ＣＰＵ等のプロセッサは、記憶部に記憶されたプログラムを実行することによって制御部１４０として機能する。制御部１４０は、ＧＰＵ（Graphics Processing Unit）等を含んでもよい。

【0033】

以上の本実施形態に係るシンセサイザシステム１０は、電圧制御発振器１１０が出力する予め定められた周波数帯域の発振信号の周波数および信号レベルを安定化させて出力する。シンセサイザシステム１０は、基準信号の供給が途絶えても、発振装置１００を制御することで、出力する発振信号の周波数および信号レベルの変動を低減させる。このような発振装置１００を説明するために、まずは比較対象の発振装置について説明する。

【0034】

［比較対象の発振装置２０の構成例］
図２は、比較対象の発振装置２０の構成例を示す。発振装置２０は、外部から供給される基準信号に同期して、予め定められた周波数の発振信号を出力する。図２は、発振装置２０が略４０ＭＨｚの周波数の発振信号を出力する例を示す。発振装置２０は、発振器２１０と、ＰＬＬ回路２２０と、定電圧出力部２３０と、第１切換部２４０と、基準信号検出部２５０とを備える。なお、発振装置２０の動作は、制御部１４０によって制御される。

【0035】

発振器２１０は、入力信号に対応する周波数の発振信号を出力する。発振器２１０は、０．１ｐｐｍ程度以下の周波数安定度を有することが望ましい。発振器２１０は、例えば、入力する電圧に応じて出力する発振信号の周波数を微調整可能なＯＣＸＯ（Oven Controlled Crystal Oscillator）等の水晶発振器である。

【0036】

ＰＬＬ回路２２０は、発振器２１０の発振信号に基づく信号と基準信号との位相を比較して、比較結果に応じた第１信号を出力する。ＰＬＬ回路２２０は、例えば、発振器２１０の発振信号を分周する分周器と、分周器の出力信号の位相と基準信号の位相とを比較する位相比較器と、位相比較器の比較結果を平滑化するループフィルタとを有する。ＰＬＬ回路２２０は、ループフィルタの出力を第１信号として出力する。

【0037】

ＰＬＬ回路２２０は、位相比較器の比較結果を電圧信号に変換し、変換した電圧信号をループフィルタに供給するチャージポンプ回路を更に有してもよい。また、ＰＬＬ回路２２０は、位相比較器による比較結果をロック検出信号として出力してもよい。ＰＬＬ回路２２０は、集積回路で構成されていてもよい。ＰＬＬ回路２２０の具体的な構成は既知なので、詳細についての説明は省略する。

【0038】

定電圧出力部２３０は、予め定められた略一定の電圧を出力する。予め定められた略一定の電圧は、ＰＬＬ回路２２０が安定な動作をしている状態において出力する電圧と略一致する電圧である。定電圧出力部２３０は、例えば、略一定の電圧の値を記憶する記憶部と、記憶部に記憶された電圧値をアナログ信号に変換するＤＡ変換器とを有する。この場合、記憶部および記憶部からデータを読み出す構成等は、制御部１４０に設けられていてもよい。

【0039】

第１切換部２４０は、制御信号に応じて、ＰＬＬ回路２２０および定電圧出力部２３０のいずれか一方を発振器２１０に接続する。第１切換部２４０は、例えば、２入力１出力のアナログスイッチである。なお、第１切換部２４０および発振器２１０の間には、ノイズ等を低減させるためのフィルタ等が設けられていてもよい。

【0040】

基準信号検出部２５０は、基準信号を検出する。基準信号検出部２５０は、基準信号が入力しているか否かを検出する。基準信号検出部２５０は、例えば、時間とともに変化する信号の実効的な大きさを示す実効値ＲＭＳ（Root Mean Square）を検出する。基準信号検出部２５０は、基準信号の実効値が予め定められた実効値の範囲内であるか否かを検出してもよい。基準信号検出部２５０は、検出結果を制御部１４０に供給する。

【0041】

制御部１４０は、基準信号検出部２５０による基準信号の検出結果に応じて、第１切換部を制御する。制御部１４０は、例えば、基準信号検出部２５０が基準信号を検出した検出結果に応じて、ＰＬＬ回路２２０を発振器２１０に接続する。制御部１４０は、また、基準信号の実効値が予め定められた実効値の範囲内である検出結果に応じて、ＰＬＬ回路２２０を発振器２１０に接続してもよい。これにより、発振器２１０は、ＰＬＬ回路２２０による位相制御によって発振周波数が安定化される。本実施形態において、ＰＬＬ回路２２０による位相制御によって発振器２１０を動作させている状態を位相制御モードと呼ぶ。

【0042】

制御部１４０は、基準信号検出部２５０が基準信号を検出していない検出結果に応じて、定電圧出力部２３０を発振器２１０に接続する。制御部１４０は、また、基準信号の実効値が予め定められた実効値の範囲外である検出結果に応じて、定電圧出力部２３０を発振器２１０に接続してもよい。

【0043】

例えば、基準信号を発生させる信号源が故障した場合、信号源と発振装置２０との接続配線の断線等、基準信号の入力に異常が発生している場合、制御部１４０は、略一定の電圧を発振器２１０に供給する。略一定の電圧は、安定動作をしているＰＬＬ回路２２０から出力される電圧と略一致するので、発振器２１０は、略一定の電圧に対応する発振周波数の発振信号を安定に出力する。なお、発振装置２０が基準信号を用いずに、略一定の電圧を発振器２１０に供給して動作している状態を自走モードと呼ぶ。

【0044】

以上のように、発振装置２０は、基準信号が供給されなくなっても、予め定められた電気信号を発振器２１０に供給する自走モードに切り換えることで発振信号の出力を継続させることができる。また、制御部１４０は、基準信号の供給が復活した場合は、ＰＬＬ回路２２０を発振器２１０に接続してもよい。これにより、一時的に基準信号の供給が切断されても、発振装置２０は、発振器２１０からの発振信号の出力を継続して出力させることができる。

【0045】

しかしながら、発振装置２０のＰＬＬ回路２２０は、基準信号の位相と発振信号の位相とを比較して制御するので、基準信号および発振信号の周波数が一致していても、位相が略一致していない場合は、第１信号を変更して位相を一致させるように動作する。例えば、基準信号が入力したことに対応して自走モードから位相制御モードに切り換える場合、ＰＬＬ回路２２０が位相を一致させるように動作して、発振信号の周波数が大きく変動してしまうことがあった。

【0046】

そこで、本実施形態に係る発振装置１００は、発振信号が基準信号にロックしていることを示すロック信号を用いることで、自走モードから位相制御モードに切り換えた場合に生じる発振周波数の変動を低減できるようにする。このような発振装置１００について次に説明する。

【0047】

［発振装置１００の第１構成例］
図３は、本実施形態に係る発振装置１００の第１構成例を示す。第１構成例の発振装置１００において、図２に示された比較対象の発振装置２０の動作と略同一のものには同一の符号を付け、説明を省略する。第１構成例の発振装置１００は、発振器２１０と、ＰＬＬ回路２２０と、第１切換部２４０と、基準信号検出部２５０と、ループフィルタ３００と、第２信号出力部３１０とを備える。なお、発振装置１００の動作は、制御部１４０によって制御される。

【0048】

第１構成例の発振装置１００において、ＰＬＬ回路２２０は、第１信号と、ロック信号とを出力する。ロック信号は、発振器２１０の発振信号が基準信号にロックしていることを示す信号である。ロック信号は、例えば、発振信号および基準信号を位相比較器が比較して出力する比較信号である。位相比較器は、一例として、位相が一致している場合にハイレベルとなり、位相が一致していない場合にローレベルとなるデジタル信号のロック信号を出力する。ＰＬＬ回路２２０は、このようなロック信号を制御部１４０に供給する。

【0049】

また、ＰＬＬ回路２２０には、ループフィルタが含まれていてもよく、これに代えて、ループフィルタが含まれていなくてもよい。図３は、ＰＬＬ回路２２０とループフィルタ３００とが分離されて形成されている例を示す。この場合、ループフィルタ３００は、第１切換部２４０と発振器２１０との間に設けられていることが望ましい。

【0050】

ループフィルタ３００は、第１切換部２４０の後段に設けられていることにより、ＰＬＬ回路２２０から出力される雑音成分だけでなく、発振器２１０を駆動する信号の変動、駆動信号に混入するノイズ等を低減できる。なお、発振器２１０の駆動信号の変動をより低減させるべく、例えば、ループフィルタ３００の時定数は、図２に示す比較対象のＰＬＬ回路２２０に含まれているループフィルタの時定数よりも長く設定されていることが望ましい。

【0051】

第２信号出力部３１０は、一定の電圧レベルの第２信号を出力する。図３は、第２信号出力部３１０が制御部１４０から受け取る制御信号に基づく第２信号を出力する例を示す。この場合、第２信号出力部３１０は、ＤＡ変換器を有し、制御部１４０から受け取るデジタル信号をアナログ信号に変換した結果を第２信号として出力する。

【0052】

これに代えて、発振装置１００は、第２信号に対応するデジタル値を記憶する記憶部を有し、第２信号出力部３１０は、制御部１４０を介さずに記憶部からデジタル値を読み出して第２信号を出力してもよい。第２信号は、例えば、予め定められた略一定の電圧であり、ＰＬＬ回路２２０が安定な動作をしている状態において出力する電圧と略一致する電圧である。

【0053】

第１切換部２４０は、制御信号に応じて、ＰＬＬ回路２２０および第２信号出力部３１０のいずれか一方を発振器２１０に接続する。制御部１４０は、例えば、基準信号検出部２５０が基準信号を検出していない検出結果に応じて、第２信号出力部３１０を発振器２１０に接続する。この場合、制御部１４０は、基準信号を検出していない検出結果を受け取ると速やかに第２信号出力部３１０を発振器２１０に接続することが好ましい。また、制御部１４０は、基準信号の実効値が予め定められた実効値の範囲外である検出結果に応じて、第２信号出力部３１０を発振器２１０に接続してもよい。

【0054】

このように、基準信号を発生させる信号源が故障した場合、信号源と発振装置１００との接続配線の断線等、基準信号の入力に異常が発生している場合、制御部１４０は、第１信号の電圧に相当する第２信号を発振器２１０に供給する。この場合の制御部１４０の動作は、図２で説明した制御部１４０の動作と同様であり、基準信号が供給されなくなると、位相制御モードから自走モードに切り換えることで発振信号の出力を継続させる。

【0055】

また、制御部１４０は、第１切換部２４０が第２信号出力部３１０と発振器２１０とを接続している自走モードの状態において、ＰＬＬ回路２２０がロック信号を出力したことに基づき、第１切換部２４０がＰＬＬ回路２２０と発振器２１０とを接続する位相制御モードの状態に切り換える。なお、図２において、制御部１４０は、基準信号の供給が復活した場合、ＰＬＬ回路２２０を発振器２１０に接続して自走モードから位相制御モードに切り換える例を説明した。

【0056】

自走モードは位相制御をしていないので、一定電圧で駆動していても、発振器２１０から出力する発振信号の位相が徐々にずれてしまうことがある。そして、自走モードから位相制御モードに切り換えると、発振器２１０の発振信号をＰＬＬ回路２２０が分周した分周信号の周波数と基準信号の周波数とが略一致したとしても、分周信号の位相と基準信号の位相とが異なってしまうことがある。この場合、ＰＬＬ回路２２０は、分周信号の位相と基準信号の位相とを一致させるように動作するので、発振器２１０の発振周波数を一時的に大きく変動させてしまうことがある。

【0057】

そこで、本実施形態に係る制御部１４０は、基準信号検出部２５０から基準信号を検出しても位相制御モードへは切り換えない。制御部１４０が自走モードを継続させるので、ＰＬＬ回路２２０は、入力した基準信号の位相と、自走モードで駆動されている発振器２１０の発振信号の分周信号との位相を比較する。そして、制御部１４０は、ＰＬＬ回路２２０からロック信号を受け取ったことに応じて、自走モードから位相制御モードへと切り換える。

【0058】

このように、発振装置１００は、基準信号が入力しても自走モードを継続させ、ＰＬＬ回路２２０において発振器２１０の発振信号が基準信号にロックしてから位相制御モードに切り換える。これにより、自走モードから位相制御モードへの切り換えにおいて、発振信号の位相のずれを低減させて、発振周波数の変動を低減できる。

【0059】

なお、自走モードにおいては、第２信号出力部３１０が発振器２１０に略一定の電圧の第２信号を供給するので、発振信号の位相が大きく変化することはほとんどない。例えば、分周信号の周波数と基準信号の周波数とが略一致したまま自走モードを継続させると、分周信号の位相と基準信号の位相とは、徐々に一致するように変動することがある。この場合、更に自走モードを継続させると、分周信号の位相と基準信号の位相とが略一致した状態になり、その後、徐々に位相が異なるように変動する。

【0060】

また、例えば、分周信号の周波数と基準信号の周波数とが僅かに異なっている場合においても、自走モードを継続させると、分周信号の周波数が基準信号の周波数に近づくように変動することがある。この場合、更に自走モードを継続させると、分周信号の周波数と基準信号の周波数とが略一致した状態になり、その後、徐々に周波数が異なるように変動することがある。

【0061】

ＰＬＬ回路２２０から制御部１４０へと供給されるロック信号は、このような分周信号と基準信号との間の位相および周波数の変化を反映した信号波形となる。ロック信号の信号波形について、次に説明する。

【0062】

［ロック信号の例］
図４は、本実施形態に係るＰＬＬ回路２２０が出力するロック信号の第１例を示す。図４の横軸は時間を示し、縦軸は信号の電圧レベルを示す。図４において、基準信号検出部２５０が出力する基準信号の検出結果を示す検出信号の一例を点線で示す。検出信号は、例えば、信号レベルがローレベルの場合に基準信号を検出していない状態を示し、信号レベルがハイレベルの場合に基準信号を検出している状態を示す。図４は、時刻ｔ１以降において、基準信号が発振装置１００に入力した例を示す。

【0063】

また、図４において、ＰＬＬ回路２２０が出力するロック信号の一例を実線で示す。ロック信号は、例えば、信号レベルがローレベルの場合に分周信号の位相と基準信号の位相とがロックしていない状態を示し、信号レベルがハイレベルの場合に分周信号の位相と基準信号の位相とがロックしている状態を示す。図４は、分周信号の位相と基準信号の位相とが一時的に略一致している状態を示す。

【0064】

この場合、例えば、分周信号の位相と基準信号の位相とが徐々に一致する方向に変化すると、ロック信号の信号レベルがハイレベルになる時間が長くなり、また、ローレベルになる時間が短くなる。そして、分周信号の位相と基準信号の位相とが一致すると、ロック信号の信号レベルはハイレベルのままになる。

【0065】

図５は、本実施形態に係るＰＬＬ回路２２０が出力するロック信号の第２例を示す。図５は、図４と同様に、横軸は時間を示し、縦軸は信号の電圧レベルを示す。また、検出信号を点線で示し、ロック信号を実線で示す。図５は、時刻ｔ２以降において検出信号がハイレベルとなり、時刻ｔ３以降においてロック信号がハイレベルとなった例を示す。そして、時刻ｔ３以降のロック信号がハイレベルとなってから、分周信号の位相と基準信号の位相とが略一致することになる。この場合、分周信号および基準信号の周波数と位相とが略一致しているので、自走モードから位相制御モードへ切り換えても、発振信号の周波数のずれをより低減させることができる。

【0066】

そこで、制御部１４０は、ＰＬＬ回路２２０が予め定められた第１期間を超えてロック信号を継続して出力したことに応じて、ＰＬＬ回路２２０と発振器２１０とを接続してもよい。第１期間は、例えば、基準信号の信号周期の０．０１倍程度から０．３倍程度の間の期間である。第１期間は、基準信号の信号周期の０．１倍程度から０．２倍程度の間の期間であることが望ましい。

【0067】

なお、このようなハイレベルのロック信号が継続することを検出するために、制御部１４０は、タイマを用いてもよい。例えば、制御部１４０は、ロック信号がハイレベルとなったことに応じて、時間の計測を開始して第１期間を計測する第１タイマを有する。この場合、制御部１４０は、第１タイマによる第１期間の計測が終了してもロック信号がハイレベルのまま継続していることに応じて、ＰＬＬ回路２２０と発振器２１０とを接続する。

【0068】

また、制御部１４０は、２つのタイマを用いて第１期間を計測してもよい。例えば、制御部１４０は、第１タイマに加えて、第１期間よりも短い予め定められた第２期間を計測する第２タイマを更に有する。そして、制御部１４０は、ＰＬＬ回路２２０が第２タイマによる第２期間の計測が終了してもロック信号を継続して出力したことに応じて、第１タイマによる第１期間の計測を開始する。第２期間は、例えば、第１期間の０．０１倍から０．３倍程度の期間である。

【0069】

制御部１４０は、ＰＬＬ回路２２０が第１タイマによる第１期間の計測が終了してもロック信号を継続して出力したことに応じて、ＰＬＬ回路２２０と発振器２１０とを接続する。これにより、ロック信号が一時的に立ち上がった場合、または、雑音が入力した場合に、第１タイマが動作することを防止して、第１タイマによる第１期間の計測を安定に動作させることができる。

【0070】

以上の本実施形態に係る発振装置１００において、基準信号検出部２５０が基準信号を検出しなかった検出結果に応じて、位相制御モードから自走モードに切り換える例を説明した。ここで、発振装置１００を構成する部品等は、環境変動、経時変化等により、特性が変化してしまうことがある。例えば、発振器２１０の入力電圧に対する出力周波数の応答特性が変化してしまうことがある。この場合、位相制御モードから自走モードへの切り換えにおいて、発振信号の周波数が変動してしまうことがあった。

【0071】

そこで、本実施形態に係る発振装置１００は、ＰＬＬ回路２２０の出力電圧を監視し、監視した結果に基づく信号を用いることで、位相制御モードおよび自走モードの間を切り換えた場合に生じる発振周波数の変動を低減できるようにしてもよい。このような発振装置１００について次に説明する。

【0072】

［発振装置１００の第２構成例］
図６は、本実施形態に係る発振装置１００の第２構成例を示す。第２構成例の発振装置１００において、図３に示された第１構成例の発振装置１００の動作と略同一のものには同一の符号を付け、説明を省略する。第２構成例の発振装置１００は、信号検出部３２０を更に備える。

【0073】

信号検出部３２０は、基準信号がＰＬＬ回路２２０に入力されている間にＰＬＬ回路２２０が出力する第１信号を検出する。信号検出部３２０は、例えば、第１切換部２４０から発振器２１０へと伝送される信号を分岐した信号が入力される。信号検出部３２０は、例えば、ＡＤ変換器を有し、第１信号の電圧をデジタル値に変換した結果を検出結果として出力する。信号検出部３２０は、アッテネータおよび／または増幅器を更に有し、第１信号の電圧レベルを調整してからデジタル値に変換してもよい。

【0074】

信号検出部３２０は、例えば、第１信号の検出結果を制御部１４０に供給する。この場合、制御部１４０は、信号検出部３２０の検出結果を受けとり、受け取った検出結果を記憶部等に記憶する。そして、制御部１４０は、信号検出部３２０の検出結果に基づくデジタル信号を第２信号出力部に供給する。

【0075】

第２信号出力部３１０は、第１信号の検出結果に基づく第２信号を出力する。第２信号出力部３１０は、例えば、制御部１４０から受け取る第１信号のデジタル信号に対応する第２信号を出力する。この場合、第２信号出力部３１０は、第１信号の電圧レベルに基づく第２信号の一定の電圧レベルを出力する。これに代えて、信号検出部３２０は、記憶部等に第１信号の検出結果を記憶し、第２信号出力部３１０は、制御部１４０を介さずに直接記憶部から検出結果を読み出してもよい。

【0076】

以上の第２構成例の発振装置１００は、位相制御モードから自走モードに切り換える場合、第１信号の電圧に相当する第２信号を発振器２１０に供給する。第２信号の電圧は、安定動作をしているＰＬＬ回路２２０から出力される電圧の検出結果なので、発振器２１０は、ＰＬＬ回路２２０で制御されていた場合に出力していた発振信号と同様の周波数の発振信号を継続して出力できる。

【0077】

このように、第２構成例の発振装置１００は、第１信号の検出結果に対応する第２信号を用いるので、第２信号の電圧値を第１信号の電圧値と略一致させた値にすることができる。したがって、位相制御モードから自走モードへの切り換えが生じても、切換時に発生する発振周波数の変動を低減できる。

【0078】

以上のように、第２構成例の発振装置１００は、ＰＬＬ回路２２０が出力する第１信号の検出結果を用いることで、発振周波数の変動を低減させる。したがって、信号検出部３２０は、ＰＬＬ回路２２０による位相制御モードで動作をしている期間において、定期的に第１信号を検出し、検出結果を更新することが望ましい。また、信号検出部３２０の単位時間当たりの第１信号の検出タイミングは、多い方が好ましい。

【0079】

なお、ＰＬＬ回路２２０が出力する第１信号が変動することもあり、また、第１信号の検出結果に誤差が含まれることもある。そこで、第２信号出力部３１０が出力する第２信号の電圧レベルは、基準信号がＰＬＬ回路２２０に入力されている間にＰＬＬ回路２２０が出力する第１信号の電圧値を平滑化した電圧レベルであることが望ましい。この場合、制御部１４０が第１信号の検出結果の移動平均を算出して第２信号出力部３１０に供給してもよく、これに代えて、第２信号出力部３１０が第１信号の検出結果を平均化してもよい。

【0080】

以上の本実施形態に係る発振装置１００において、自走モードで動作している間にＰＬＬ回路２２０がロック信号を出力したことに基づき、自走モードから制御モードへ切り換える例を説明した。ここで、基準信号が入力してから自走モードを継続させた場合に、分周信号の位相が基準信号の位相に一致するように変化するには長い時間の経過が必要となることがある。

【0081】

そこで、第２構成例の発振装置１００は、自走モードで動作している間に基準信号が入力した場合、第２信号出力部３１０が第１信号の検出結果に基づく第２信号を出力してもよい。自走モードにおいて基準信号が発振装置１００に入力されると、ＰＬＬ回路２２０は、自走モードで駆動された発振信号の位相を基準信号の位相に近づけるための第１信号を出力する。信号検出部３２０がこのような第１信号を検出し、検出した第１信号に対応する第２信号を第２信号出力部３１０が発振器２１０に供給することで、自走モードにおける分周信号の位相を基準信号の位相に速やかに近づけることができる。

【0082】

以上のように、第２構成例の発振装置１００は、ＰＬＬ回路２２０が出力する第１信号の検出結果に対応する第２信号を用いることで、位相制御モードおよび自走モードの間を切り換えた場合に生じる発振周波数の変動を低減させることができる。この場合、発振装置１００は、例えば、第１信号および第２信号をモニタしてもよい。また、発振装置１００は、ＰＬＬ回路２２０を終端させてから第１信号を検出してもよい。更に、発振装置１００は、第２信号出力部３１０が出力する第２信号を検出してもよい。このような発振装置１００について、次に説明する。

【0083】

［発振装置１００の第３構成例］
図７は、本実施形態に係る発振装置１００の第３構成例を示す。第３構成例の発振装置１００において、図３および図６に示された第１構成例および第２構成例の発振装置１００の動作と略同一のものには同一の符号を付け、説明を省略する。第３構成例の発振装置１００は、第２切換部３３０、第１終端回路４１０、第２終端回路４２０、第３切換部４３０、および第４切換部４４０を更に備える。

【0084】

第２切換部３３０は、ＰＬＬ回路２２０および第２信号出力部３１０のいずれか一方を信号検出部３２０に接続する。第２切換部３３０は、例えば、第１切換部２４０と同様に、２入力１出力のアナログスイッチである。第２切換部３３０の一方の入力端子には、例えば、ＰＬＬ回路２２０が出力する第１信号を分岐した信号が入力する。ＰＬＬ回路２２０および第２切換部３３０の間には、アッテネータおよび増幅回路等の信号レベルを調節する回路が設けられていてもよい。また、ＰＬＬ回路２２０および第１切換部２４０の間に、信号レベルを調節する回路が設けられていてもよい。

【0085】

第２切換部３３０の他方の入力端子には、例えば、第２信号出力部３１０が出力する第２信号を分岐した信号が入力する。第２信号出力部３１０および第２切換部３３０の間には、アッテネータおよび増幅回路等の信号レベルを調節する回路が設けられていてもよい。また、第２信号出力部３１０および第１切換部２４０の間に、信号レベルを調節する回路が設けられていてもよい。なお、第２切換部３３０および信号検出部３２０の間には、ノイズを低減させるためのフィルタ等が設けられていてもよい。

【0086】

制御部１４０は、第２切換部３３０を制御して、基準信号検出部２５０が基準信号を検出した検出結果に応じて、ＰＬＬ回路２２０を信号検出部３２０に接続する。これにより、信号検出部３２０は、基準信号がＰＬＬ回路２２０に入力している間、ＰＬＬ回路２２０が出力する第１信号を検出することができる。

【0087】

また、制御部１４０は、基準信号検出部２５０が基準信号を検出していない検出結果に応じて、第２信号出力部３１０を信号検出部３２０に接続する。これにより、信号検出部３２０は、基準信号がＰＬＬ回路２２０に入力していない間、第２信号出力部３１０が出力する第２信号を検出することができる。

【0088】

以上の第２切換部３３０は、例えば、信号検出部３２０が第１信号および第２信号を検出して比較できるように設けられていてもよい。これにより、発振装置１００は、第１切換部２４０の切り換え動作を実行する前に、第１信号および第２信号を検出して比較結果を確認することができる。

【0089】

例えば、制御部１４０は、第１切換部２４０を制御してＰＬＬ回路２２０を発振器２１０に接続している期間に、第２切換部３３０を制御して、ＰＬＬ回路２２０および信号検出部３２０の接続と、第２信号出力部３１０および信号検出部３２０の接続とを、予め定められた時間が経過する毎に切り換える。このように、発振器２１０の発振周波数を位相制御モードで安定化させている期間に、ＰＬＬ回路２２０が出力している第１信号と、第１信号の検出結果に基づく第２信号とを定期的にモニタして比較する。これにより、制御部１４０は、第１信号に対応した第２信号が出力しているか否かを確認できる。

【0090】

例えば、第１信号および第２信号の検出結果が予め定められた時間が経過しても略一致する電圧にならない場合、制御部１４０は、異常が発生していると判断できる。この場合、制御部１４０は、一例として、ユーザ等に異常の発生を通知する。また、制御部１４０は、第１信号および第２信号の検出結果が略一致する電圧となっている場合、正常動作していることを表示部等に表示させてもよい。

【0091】

第１終端回路４１０は、第２信号出力部３１０を終端させるための回路である。第１終端回路４１０は、例えば、発振器２１０の入力インピーダンスと略等しいインピーダンスを有する。また、第１終端回路４１０は、第２信号出力部３１０が発振器２１０を動作させる接続状態において、第２信号出力部３１０の出力端子に負荷として加わるインピーダンスと略等しいインピーダンスを有することがより望ましい。

【0092】

第３切換部４３０は、第２信号出力部３１０および第１切換部２４０の間に設けられ、第２信号出力部３１０を第１切換部２４０および第１終端回路４１０のいずれか一方に接続する。第３切換部４３０は、例えば、１入力２出力のアナログスイッチである。第３切換部４３０の入力端子には、例えば、第２信号出力部３１０が出力する第２信号を分岐した信号が入力する。第２信号出力部３１０および第３切換部４３０の間には、アッテネータおよび増幅回路等の信号レベルを調節する回路等が設けられていてもよい。

【0093】

制御部１４０は、第２信号出力部３１０が出力する第２信号をモニタする場合、第３切換部４３０を制御して、第２信号出力部３１０の出力を第１終端回路４１０に接続して終端させる。例えば、制御部１４０は、第１切換部２４０を制御してＰＬＬ回路２２０を発振器２１０に接続した場合、第３切換部４３０を制御して第２信号出力部３１０を第１終端回路４１０に接続する。

【0094】

これにより、第２信号出力部３１０の出力端子には、発振器２１０を自走モードで動作させる負荷と同様の負荷で終端されることになる。そして、ＰＬＬ回路２２０によって発振器２１０が位相制御モードで動作している間に、適切なインピーダンスで終端した第２信号出力部３１０の出力をモニタできる。したがって、信号検出部３２０は、第２信号出力部３１０が出力する第２信号を、実際の発振器２１０の駆動動作時に近い値として正確に検出することができる。

【0095】

なお、発振器２１０を位相制御モードで動作させつつ、第２信号出力部３１０の出力をモニタしている場合に、基準信号検出部２５０が基準信号の入力がなくなったことを検出すると、制御部１４０は、発振器２１０を自走モードに切り換える。この場合、制御部１４０は、第３切換部４３０を制御して第２信号出力部３１０を第１切換部２４０に接続してから、第１切換部２４０を制御して第２信号出力部３１０を発振器２１０に接続する。これにより、第２信号出力部３１０が出力する第２信号を速やかに発振器２１０に供給することができる。

【0096】

第２終端回路４２０は、ＰＬＬ回路２２０を終端させるための回路である。第２終端回路４２０は、例えば、発振器２１０の入力インピーダンスと略等しいインピーダンスを有する。また、第２終端回路４２０は、ＰＬＬ回路２２０が発振器２１０を動作させる接続状態において、ＰＬＬ回路２２０の出力端子に負荷として加わるインピーダンスと略等しいインピーダンスを有することがより望ましい。

【0097】

第４切換部４４０は、ＰＬＬ回路２２０および第１切換部２４０の間に設けられ、ＰＬＬ回路２２０を第１切換部２４０および第２終端回路４２０のいずれか一方に接続する。第４切換部４４０は、例えば、１入力２出力のアナログスイッチである。第４切換部４４０の入力端子には、例えば、ＰＬＬ回路２２０が出力する第１信号を分岐した信号が入力する。ＰＬＬ回路２２０および第４切換部４４０の間には、アッテネータおよび増幅回路等の信号レベルを調節する回路等が設けられていてもよい。

【0098】

制御部１４０は、ＰＬＬ回路２２０が出力する第１信号をモニタする場合、第４切換部４４０を制御して、ＰＬＬ回路２２０の出力を第２終端回路４２０に接続して終端させる。例えば、制御部１４０は、第１切換部２４０を制御して第２信号出力部３１０を発振器２１０に接続した場合、第４切換部４４０を制御してＰＬＬ回路２２０を第２終端回路４２０に接続する。

【0099】

これにより、ＰＬＬ回路２２０の出力端子には、発振器２１０を位相制御モードで動作させる負荷と同様の負荷で終端されることになる。そして、第２信号出力部３１０によって発振器２１０を自走モードで動作している間に、適切なインピーダンスで終端したＰＬＬ回路２２０の出力をモニタできる。したがって、信号検出部３２０は、ＰＬＬ回路２２０が出力する第１信号を、実際の発振器２１０の駆動動作時に近い値として正確に検出することができる。

【0100】

なお、発振器２１０を自走モードで動作させている場合にＰＬＬ回路２２０がロック信号を出力したことに基づいて、制御部１４０は発振器２１０の動作を位相制御モードに切り換える。この場合、制御部１４０は、第４切換部４４０を制御してＰＬＬ回路２２０を第１切換部２４０に接続してから、第１切換部２４０を制御してＰＬＬ回路２２０を発振器２１０に接続する。これにより、ＰＬＬ回路２２０が出力する第１信号を速やかに発振器２１０に供給することができる。

【0101】

［発振装置１００の動作フローの一例］
図８は、第３構成例の発振装置１００の動作フローの一例を示す。なお、図８に示す動作フローにおいて、上述した第３切換部４３０および第４切換部４４０の動作を省略した。まず、制御部１４０は初期設定を行う（Ｓ１０１０）。制御部１４０は、例えば、記憶部に記憶されている初期値を第２信号出力部３１０に供給する。第２信号出力部３１０は、初期値に応じた第２信号を出力する。ここで、初期値は、過去に信号検出部３２０が第１信号を検出した検出結果でよく、これに代えて、予め設計または算出された値等でもよい。

【0102】

次に、制御部１４０は、基準信号検出部２５０による基準信号の検出結果を確認する（Ｓ１０２０）。制御部１４０は、基準信号が検出されていない場合（Ｓ１０２０：Ｎｏ）、第１切換部２４０を制御して、第２信号出力部３１０を発振器２１０に接続する（Ｓ１０３０）。これにより、発振器２１０は自走モードで動作する。なお、第２信号出力部３１０および発振器２１０が既に接続されている場合、制御部１４０は、第１切換部２４０の接続を維持させる。

【0103】

ここで、制御部１４０は、第２切換部３３０を制御して、第２信号出力部３１０を信号検出部３２０に接続し、第２信号をモニタしてもよい。制御部１４０は、基準信号が検出されるまで、Ｓ１０２０およびＳ１０３０を繰り返し、自走モードの動作を継続させる。

【0104】

制御部１４０は、基準信号が検出された場合（Ｓ１０２０：Ｙｅｓ）、ＰＬＬ回路２２０から出力されるロック信号の受信を確認する（Ｓ１０４０）。ここで、制御部１４０は、第２切換部３３０を制御して、ＰＬＬ回路２２０を信号検出部３２０に接続し、第１信号をモニタする。

【0105】

ＰＬＬ回路２２０からロック信号を受信せず（Ｓ１０４０：Ｎｏ）、予め定められた時間が経過した場合（Ｓ１０５０：Ｙｅｓ）、制御部１４０は、第１信号の検出結果に基づき、第２信号の電圧レベルを更新する（Ｓ１０６０）。また、ＰＬＬ回路２２０からロック信号を受信せず（Ｓ１０４０：Ｎｏ）、予め定められた時間が経過していない場合（Ｓ１０５０：Ｎｏ）、制御部１４０は、第２信号を更新しない。制御部１４０は、ＰＬＬ回路２２０から出力されるロック信号を受信するまでＳ１０２０からＳ１０６０までの動作を繰り返す。

【0106】

制御部１４０は、ＰＬＬ回路２２０からロック信号を受信した場合（Ｓ１０４０：Ｙｅｓ）、ＰＬＬ回路２２０が予め定められた第１期間を超えてロック信号を継続して出力したか否かを判断する（Ｓ１０７０）。第１期間が経過するまでＰＬＬ回路２２０のロック信号が継続しなかった場合（Ｓ１０７０：Ｎｏ）、制御部１４０は、Ｓ１０２０に戻って、基準信号が入力しているか否かを確認する。

【0107】

第１期間を超えてＰＬＬ回路２２０がロック信号を出力し続けた場合（Ｓ１０７０：Ｙｅｓ）、制御部１４０は、第１切換部２４０を制御して、ＰＬＬ回路２２０を発振器２１０に接続する（Ｓ１０８０）。これにより、発振器２１０の動作は自走モードから位相制御モードに切り換わる。

【0108】

次に、制御部１４０は、第２切換部３３０を制御して、ＰＬＬ回路２２０および信号検出部３２０の接続と、第２信号出力部３１０および信号検出部３２０の接続とを、予め定められた時間が経過する毎に切り換える。制御部１４０は、第１信号および第２信号を定期的にモニタして比較する（Ｓ１０９０）。制御部１４０は、信号検出部３２０の第１信号の検出結果を更新してもよい。

【0109】

次に、制御部１４０は、基準信号検出部２５０による基準信号の検出結果を確認する（Ｓ１１００）。制御部１４０は、基準信号が検出されている場合（Ｓ１１００：Ｙｅｓ）、Ｓ１０９０およびＳ１１００の動作を繰り返し、位相制御モードを継続させる。

【0110】

制御部１４０は、基準信号が検出されなかった場合（Ｓ１１００：Ｎｏ）、第１切換部２４０を制御して、第２信号出力部３１０を発振器２１０に接続し、自走モードに切り換える（Ｓ１１１０）。制御部１４０は、Ｓ１０２０に戻り、基準信号の検出結果を確認する。

【0111】

制御部１４０は、例えば、動作の停止が入力された場合、異常を検出した場合等に動作を停止するまで、以上の動作フローを繰り返す。このように、本実施形態に係る発振装置１００は、位相制御モードにおいて、基準信号が入力している状態から基準信号の入力がなくなった状態に変化した場合、直ちに自走モードに切り換える。そして、制御部１４０は、自走モードにおいて、ＰＬＬ回路２２０がロック信号を継続して出力したことに応じて、位相制御モードに切り換える。このような動作による発振器２１０の発振周波数の変化について次に説明する。

【0112】

［発振周波数の変化の例］
図９は、比較対象の発振装置２０の発振周波数の変化の一例を示す。図９Ａは、基準信号の信号レベルが低下して位相制御モードから自走モードに切り換えた場合の発振器２１０の発振周波数を示す。図９Ｂは、基準信号が入力して自走モードから位相制御モードに切り換えた場合の発振器２１０の発振周波数を示す。

【0113】

図９の横軸は時間を示し、縦軸は発振器２１０の発振周波数を示す。なお、縦軸の発振周波数は、位相制御モードで発振器２１０を動作させた場合の発振周波数を０Ｈｚとしている。ここで、発振器２１０の発振周波数は、数百ＭＨｚ程度である。

【0114】

図９Ａは、略０秒の時刻において、基準信号の信号レベルが低下し、位相制御モードから自走モードへ切り換えた例を示す。言い換えると、図９Ａの横軸の略０秒の時刻からの時間は、モードを切り換えてからの経過時間を示す。そして、モードを切り換えた場合に、発振器２１０の発振周波数が１５０Ｈｚを超えて変動してしまうことが観測された。また、図９Ｂは、略０秒の時刻において、基準信号が入力し、自走モードから位相制御モードへ切り換えた例を示す。この場合、発振器２１０の発振周波数が１０００Ｈｚを超えて変動してしまうことが観測された。

【0115】

図１０は、第３構成例の発振装置１００の発振周波数の変化の一例を示す。図１０Ａは、基準信号の信号レベルが低下して位相制御モードから自走モードに切り換えた場合の発振器２１０の発振周波数を示す。図１０Ｂは、基準信号が入力して自走モードから位相制御モードに切り換えた場合の発振器２１０の発振周波数を示す。

【0116】

図１０の横軸は時間を示し、縦軸は発振器２１０の発振周波数を示す。なお、縦軸の発振周波数は、位相制御モードで発振器２１０を動作させた場合の発振周波数を０Ｈｚとしている。ここで、発振器２１０の発振周波数は、数百ＭＨｚ程度である。

【0117】

図１０Ａは、略０秒の時刻において、基準信号の信号レベルが低下し、位相制御モードから自走モードへ切り換えた例を示す。本実施形態に係る発振装置１００を用いることにより、発振器２１０の発振周波数の変動を１０Ｈｚ程度以下に低減できたことがわかる。また、図１０Ｂは、０秒よりも前の、例えば、１０秒から数十秒前の時刻において、基準信号が入力した例を示す。基準信号が入力してから１０秒から数十秒程度が経過した後に、自走モードから位相制御モードへ切り換わり、発振器２１０の発振周波数を１０Ｈｚ程度以下に低減できたことがわかる。

【0118】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されず、その要旨の範囲内で種々の変形及び変更が可能である。例えば、装置の全部又は一部は、任意の単位で機能的又は物理的に分散・統合して構成することができる。また、複数の実施の形態の任意の組み合わせによって生じる新たな実施の形態も、本発明の実施の形態に含まれる。組み合わせによって生じる新たな実施の形態の効果は、もとの実施の形態の効果を併せ持つ。

【符号の説明】

【0119】

１０ シンセサイザシステム
２０ 発振装置
１００ 発振装置
１１０ 電圧制御発振器
１２０ ＰＬＬ制御装置
１３０ 出力調整部
１３２ 可変アッテネータ
１３４ 増幅器
１３６ 信号レベル検出回路
１３８ フィルタ部
１４０ 制御部
２１０ 発振器
２２０ ＰＬＬ回路
２３０ 定電圧出力部
２４０ 第１切換部
２５０ 基準信号検出部
３００ ループフィルタ
３１０ 第２信号出力部
３２０ 信号検出部
３３０ 第２切換部
４１０ 第１終端回路
４２０ 第２終端回路
４３０ 第３切換部
４４０ 第４切換部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】